KR20190082106A - 전력 변환 회로의 보호 제어 장치 및 그 제어 방법 - Google Patents

전력 변환 회로의 보호 제어 장치 및 그 제어 방법 Download PDF

Info

Publication number
KR20190082106A
KR20190082106A KR1020180168626A KR20180168626A KR20190082106A KR 20190082106 A KR20190082106 A KR 20190082106A KR 1020180168626 A KR1020180168626 A KR 1020180168626A KR 20180168626 A KR20180168626 A KR 20180168626A KR 20190082106 A KR20190082106 A KR 20190082106A
Authority
KR
South Korea
Prior art keywords
bit
control unit
communication control
reject
signal
Prior art date
Application number
KR1020180168626A
Other languages
English (en)
Other versions
KR102169101B1 (ko
Inventor
마코토 오이시
Original Assignee
도요타 지도샤（주）
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도요타 지도샤（주） filed Critical 도요타 지도샤（주）
Publication of KR20190082106A publication Critical patent/KR20190082106A/ko
Application granted granted Critical
Publication of KR102169101B1 publication Critical patent/KR102169101B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
    • B60L3/00—Electric devices on electrically-propelled vehicles for safety purposes; Monitoring operating variables, e.g. speed, deceleration or energy consumption
    • B60L3/0023—Detecting, eliminating, remedying or compensating for drive train abnormalities, e.g. failures within the drive train
    • B60L3/003—Detecting, eliminating, remedying or compensating for drive train abnormalities, e.g. failures within the drive train relating to inverters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0781—Error filtering or prioritizing based on a policy defined by the user or on a policy defined by a hardware/software module, e.g. according to a severity level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/02—Comparing digital values
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/10—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/10—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers
    • H02H7/12—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/10—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers
    • H02H7/12—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers
    • H02H7/125—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers for rectifiers
    • H02H7/1255—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers for rectifiers responsive to internal faults, e.g. by monitoring ripple in output voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L5/00—Automatic control of voltage, current, or power
    • H03L5/02—Automatic control of voltage, current, or power of power
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33515—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with digital control

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Mechanical Engineering (AREA)
  • Sustainable Development (AREA)
  • Transportation (AREA)
  • Sustainable Energy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Inverter Devices (AREA)
  • Remote Monitoring And Control Of Power-Distribution Networks (AREA)
  • Control Of Ac Motors In General (AREA)
  • Dc-Dc Converters (AREA)
  • Communication Control (AREA)

Abstract

전력 변환 회로(12)의 보호 제어 장치(20)는, 컴퓨터(22)와 통신 제어부(30)와 셧다운 회로(40)를 구비한다. 컴퓨터는, 전력 변환 회로로부터 제 1 넘버의 제 1 신호선(18)에 출력되는 페일 신호를 모니터함과 함께, 각 페일 신호를 유효 또는 리젝트 중 어느 것으로 할지의 리젝트 정보를 작성한다. 통신 제어부는, 제 1 넘버 미만의 제 2 넘버의 통신선(38)을 통하여 컴퓨터로부터 리젝트 정보를 수신함과 함께 리젝트 정보에 의거하여 제 1 넘버의 제 2 신호선에 리젝트 신호를 출력한다. 셧다운 회로는, 통신 제어부와 동일 칩 또는 동일 모듈로서 구성되며, 제 1 넘버의 제 1 신호선으로부터의 페일 신호와 제 1 넘버의 제 2 신호선으로부터의 리젝트 신호에 의거하여 전력 변환 회로의 구동 허가 또는 셧다운을 행한다.

Description

전력 변환 회로의 보호 제어 장치 및 그 제어 방법{PROTECTION CONTROL APPARATUS FOR POWER CONVERSION CIRCUITRY AND CONTROL METHOD THEREOF}
본 발명은, 전력 변환 회로의 보호 제어 장치 및 전력 변환 회로의 보호 제어 장치의 제어 방법에 관한 것이다.
전력 변환 회로의 보호 제어 장치의 일례로서는, 전력 변환 회로(컨버터)의 전원 배선의 과전압을 검출하는 과전압 검출 회로로부터의 과전압 신호에 의거하여 전력 변환 회로의 차단 지령 신호를 발생시켜 제 1 신호선을 통하여 전력 변환 회로에 출력하는 연산 장치(CPU)와, 연산 장치로부터의 출력 신호(전력 변환 회로의 차단 지령 신호나 리젝트 신호)와 과전압 검출 회로로부터의 출력 신호에 의거하여, 과전압 신호가 발생되었을 때에 전력 변환 회로의 차단 지령 신호를 발생시켜 제 2 신호선을 통하여 전력 변환 회로에 출력하는 논리 회로를 구비하는 것이 제안되고 있다(예를 들면, 일본공개특허 특개2009-201195 참조). 이 장치에서는, 제 1 신호선과 제 2 신호선 중 어느 것에 단선 등의 이상(異常)이 발생해도, 차단 지령 신호를 전력 변환 회로에 전달할 수 있다.
상기 서술의 전력 변환 회로의 보호 제어 장치에서는, 전력 변환 회로의 차단 지령 신호 및 리젝트 신호의 종류가 증가하면, 연산 장치와 전력 변환 회로를 접속하는 신호선의 수나, 연산 장치와 논리 회로를 접속하는 신호선의 수가 많아져, 고장율이 증가한다.
본 발명은, 전력 변환 회로의 차단 지령 신호 및 리젝트 신호의 종류가 증가하였을 때의 고장율의 증가를 억제하는 전력 변환 회로의 보호 제어 장치 및 전력 변환 회로의 보호 제어 장치의 제어 방법을 제공한다.
본 발명의 제 1 양태와 관련된 전력 변환 회로의 보호 제어 장치는, 컴퓨터, 통신 제어부, 및 셧다운 회로를 구비한다. 컴퓨터는, 상기 전력 변환 회로로부터 제 1 넘버의 제 1 신호선에 출력되는 복수의 페일 신호를 모니터함과 함께, 상기 페일 신호의 각각을 유효 또는 리젝트 중 어느 것으로 할지의 리젝트 정보를 작성하도록 구성된다. 통신 제어부는, 제 2 넘버의 통신선을 통하여 상기 컴퓨터로부터 상기 각 페일 신호의 상기 리젝트 정보를 수신함과 함께 상기 리젝트 정보에 의거하여 상기 제 1 넘버의 제 2 신호선에 복수의 리젝트 신호를 출력하도록 구성된다. 상기 제 2 넘버는 상기 제 1 넘버 미만이다. 셧다운 회로는, 상기 통신 제어부와 동일 칩 또는 동일 모듈로서 구성되며, 상기 제 1 넘버의 상기 제 1 신호선으로부터의 상기 페일 신호와 상기 제 1 넘버의 상기 제 2 신호선으로부터의 상기 리젝트 신호에 의거하여 상기 전력 변환 회로의 구동 허가 또는 셧다운을 행하도록 구성된다.
이러한 구성에 의해, 통신선의 개수(제 2 넘버)를 비교적 적게 할 수 있고, 제 1, 제 2 신호선의 개수(제 1 넘버)가 증가하였을 때에 통신선의 개수가 증가하는 것을 억제할 수 있기 때문에, 고장율이 증가하는 것을 억제할 수 있다. 또한, 제 1, 제 2 신호선의 개수를 동일하게 하기 때문에, 제 1 신호선의 개수보다 제 2 신호선의 개수가 적을 때(예를 들면, 제 2 신호선이 1개일 때)와는 상이하며, 제 2 신호선 중 어느 것에 이상이 발생하였을 때에, 복수의 페일 신호(제 2 신호선이 1개일 때에는 모든 페일 신호)가 리젝트되어 버리는 것을 회피할 수 있다.
본 발명의 상기 양태의 보호 제어 장치로서, 상기 컴퓨터와 상기 통신 제어부와의 통신은, 상기 제 1 넘버에 따른 소정 비트수마다 행해지는 것으로 해도 된다. 이와 같이 하면, 제 1 넘버(페일 신호의 종류수)에 따른 소정 비트수마다 통신할 수 있다.
또한, 본 발명의 상기 양태의 보호 제어 장치에 있어서, 상기 제 2 넘버는, 상기 제 1 넘버에 관계없이 일정값으로서 정해지는 것으로 해도 된다. 이와 같이 하면, 제 1, 제 2 신호선의 개수(제 1 넘버)가 증가되었을 때에 통신선의 개수(제 2 넘버)가 증가하는 것을 보다 억제할 수 있다. 이 경우, 제 2 넘버는, 값 4 이하인 것으로 해도 된다.
또한, 본 발명의 전력 변환 회로의 보호 제어 장치에 있어서, 상기 컴퓨터는, 상기 리젝트 정보를 각 비트에 포함하는 제 1 비트열을 상기 통신 제어부에 송신한 후에, 제 2 비트열을 상기 통신 제어부에 송신하도록 구성되며, 상기 통신 제어부는, 상기 제 1 비트열을 수신하면, 상기 제 1 비트열에 포함되는 상기 각 비트의 리젝트 정보를 저장하고, 상기 제 2 비트열을 수신하면, 저장한 상기 각 비트의 리젝트 정보를 대응하는 상기 리젝트 신호에 반영시키도록 구성되어도 된다. 이와 같이 하면, 제 1, 제 2 비트열의 통신(2단계의 통신)에 의해, 각 비트의 리젝트 정보를 대응하는 리젝트 신호에 반영시킬 수 있다. 이 경우, 제 2 비트열은, 각 비트에 리젝트 정보를 포함하지 않는 것으로 해도 된다.
이 경우, 상기 통신 제어부는, 상기 제 1 비트열의 수신에 따라, 상기 리젝트 정보를 각 비트에 포함하는 회신 비트열을 상기 컴퓨터에 회신하도록 구성되어도 되고, 상기 컴퓨터는, 상기 회신 비트열을 수신하면, 상기 제 1 비트열에 포함되는 상기 각 비트의 리젝트 정보와 상기 회신 비트열에 포함되는 상기 각 비트의 리젝트 정보를 비교하여, 양자가 일치할 때에 상기 제 2 비트열을 상기 통신 제어부에 송신하도록 구성되어도 된다. 또한, 상기 통신 제어부는, 상기 제 2 비트열의 수신에 따라, 상기 각 비트의 리젝트 정보를 대응하는 상기 리젝트 신호에 반영시킴과 함께 각 리젝트 신호의 반영 결과를 각 비트에 포함하는 반영 비트열을 상기 컴퓨터에 회신하도록 구성되어도 되고, 상기 컴퓨터는, 상기 반영 비트열을 수신하면, 상기 제 1 비트열에 포함되는 상기 각 비트의 리젝트 정보와 상기 반영 비트열에 포함되는 상기 반영 결과를 비교하도록 구성되어도 된다. 또한, 상기 컴퓨터는, 상기 제 2 비트열을 상기 통신 제어부에 송신한 후에, 상기 각 비트의 리젝트 정보와 관련되는 리젝트 관련 정보를 각 비트에 포함하는 제 3 비트열을 상기 통신 제어부에 송신하도록 구성되어도 되고, 상기 통신 제어부는, 상기 제 3 비트열을 수신하면, 상기 제 1 비트열에 포함되는 상기 각 비트의 리젝트 정보와 상기 제 3 비트열에 포함되는 대응하는 비트의 상기 리젝트 관련 정보를 비교하여, 비교 결과를 상기 컴퓨터에 제 3 신호선을 통하여 출력하도록 구성되어도 된다. 또한, 상기 컴퓨터는, 상기 제 2 비트열을 상기 통신 제어부에 송신한 후에, 상기 각 비트의 리젝트 정보와 관련되는 리젝트 관련 정보를 각 비트에 포함하는 제 3 비트열을 상기 통신 제어부에 송신하도록 구성되고, 상기 통신 제어부는, 상기 제 3 비트열을 수신하면, 상기 제 1 비트열에 포함되는 상기 각 비트의 리젝트 정보 또는 상기 제 3 비트열에 포함되는 상기 각 비트의 리젝트 관련 정보와, 대응하는 상기 리젝트 신호에 상기 리젝트 정보를 반영시킨 반영 결과를 비교하여, 비교 결과를 상기 컴퓨터에 제 3 신호선을 통하여 출력하도록 구성되어도 된다. 또한, 상기 컴퓨터는, 상기 셧다운 회로로부터 상기 전력 변환 회로로부터 출력되는, 상기 전력 변환 회로의 구동을 허가하는 제 1 지시 신호 또는 상기 전력 변환 회로를 셧다운하는 제 2 지시 신호를 모니터하도록 구성되어도 된다. 또한, 상기 통신 제어부는, 소정의 비트열을 수신하면, 상기 소정의 비트열의 수신이 정상적으로 완료되었는지 여부를 판정하도록 구성되어도 된다. 이들과 같이 하면, 컴퓨터와 통신 제어부의 통신이 정상으로 행해졌는지 여부를 판정할 수 있어, 컴퓨터와 통신 제어부와의 통신의 신뢰성을 향상시킬 수 있다. 이러한 경우, 상기 컴퓨터는, 상기 통신 제어부와의 통신 이상을 검지하였을 때에는, 상기 통신 이상의 검출 결과를 기억하는 것으로 해도 된다. 이와 같이 하면, 이상 이력을 메인터넌스 시에 작업자에 인식시킬 수 있다.
본 발명의 상기 양태의 보호 제어 장치에 있어서, 상기 컴퓨터는, 상기 리젝트 정보를 각 비트에 포함하는 비트열을 상기 통신 제어부에 송신하고, 상기 통신 제어부는, 상기 비트열을 수신하면, 상기 비트열의 각 비트에 포함되는 상기 리젝트 정보를 대응하는 상기 리젝트 신호에 반영시키도록 구성되어도 된다. 이와 같이 하면, 간이하게 각 비트의 리젝트 정보를 대응하는 리젝트 신호에 반영시킬 수 있다.
이 경우, 상기 통신 제어부는, 상기 비트열의 수신에 따라, 상기 각 비트의 리젝트 정보를 대응하는 상기 리젝트 신호에 반영시킴과 함께 각 리젝트 신호의 반영 결과를 포함하는 반영 비트열을 상기 컴퓨터에 회신하도록 구성되고, 상기 컴퓨터는, 상기 반영 비트열을 수신하면, 상기 비트열에 포함되는 상기 각 비트의 리젝트 정보와 상기 반영 비트열에 포함되는 상기 반영 결과를 비교하도록 구성되어도 된다. 또한, 상기 통신 제어부는, 상기 각 비트의 리젝트 정보를 대응하는 상기 리젝트 신호에 반영시켰는지 여부의 정보를 상기 컴퓨터에 제 3 신호선을 통하여 출력하도록 구성되어도 된다. 또한, 상기 컴퓨터는, 상기 전력 변환 회로의 구동을 허가하는 제 1 지시 신호 또는 상기 전력 변환 회로를 셧다운하는 제 2 지시 신호를 모니터하도록 구성되어도 된다. 여기서, 상기 제 1 지시 신호 및 상기 제 2 지시 신호는 상기 셧다운 회로로부터 상기 전력 변환 회로에 출력된다. 또한, 상기 통신 제어부는, 소정의 비트열을 수신하면, 상기 소정의 비트열의 수신이 정상적으로 완료되었는지 여부를 판정하도록 구성되어도 된다. 이들과 같이 하면, 컴퓨터와 통신 제어부와의 통신이 정상적으로 행해졌는지 여부를 판정할 수 있고, 컴퓨터와 통신 제어부와의 통신의 신뢰성을 향상시킬 수 있다. 이러한 경우, 상기 컴퓨터는, 상기 통신 제어부와의 통신 이상을 검지하였을 때에는, 상기 통신 이상의 검출 결과를 기억하는 것으로 해도 된다. 이와 같이 하면, 이상 이력을 메인터넌스 시에 작업자에게 인식시킬 수 있다.
본 발명의 제 2 양태는, 전력 변환 회로를 위한 보호 제어 장치의 제어 방법이다. 상기 보호 제어 장치는, 컴퓨터와, 통신 제어부와, 상기 통신 제어부와 동일 칩 또는 동일 모듈로서 구성된 셧다운 회로를 구비한다. 상기 제어 방법은: 상기 전력 변환 회로로부터 제 1 넘버의 제 1 신호선에 출력되는 복수의 페일 신호를 모니터함과 함께, 상기 페일 신호의 각각을 유효 또는 리젝트 중 어느 것으로 할지의 리젝트 정보를, 상기 컴퓨터에 의해, 작성하는 것; 제 2 넘버의 통신선을 통하여 상기 컴퓨터로부터 상기 각 페일 신호의 상기 리젝트 정보를 수신함과 함께 상기 리젝트 정보에 의거하여 상기 제 1 넘버의 제 2 신호선에 복수의 리젝트 신호를, 상기 통신 제어부에 의해, 출력하는 것; 및 상기 제 1 넘버의 상기 제 1 신호선으로부터의 상기 페일 신호와 상기 제 1 넘버의 상기 제 2 신호선으로부터의 상기 리젝트 신호에 의거하여 상기 전력 변환 회로의 구동 허가 또는 셧다운을, 상기 셧다운 회로에 의해, 행하는 것을 포함한다. 상기 제 2 넘버는 상기 제 1 넘버 미만이다.
본 발명의 예시적인 실시 형태의 특징, 이점, 및 기술적 그리고 산업적 중요성이 첨부 도면을 참조하여 하기에 기술될 것이며, 첨부 도면에서 동일한 도면 부호는 동일한 요소를 나타낸다.
도 1은 본 발명의 제 1 실시예로서의 전력 변환 회로의 보호 제어 장치를 구비하는 구동 장치의 구성의 개략을 나타내는 구성도이다.
도 2는 전자 제어 유닛의 구성의 개략을 나타내는 구성도이다.
도 3은 제 1 실시예의 마이크로 컴퓨터 및 통신 제어부의 시퀀스의 일례를 나타내는 플로우 차트이다.
도 4는 제 1 송신 패킷 및 제 1 회신 패킷의 내용의 일례를 나타내는 설명도이다.
도 5는 제 1 송신 패킷 및 제 1 회신 패킷의 내용의 일례를 나타내는 설명도이다.
도 6은 RG 설정 송신 커맨드에서의 마이크로 컴퓨터와 통신 제어부와의 통신의 모습의 일례를 나타내는 설명도이다.
도 7은 통신 감시 처리의 내용의 일례를 나타내는 설명도이다.
도 8은 제 1 회신 패킷의 체크 내용의 일례를 나타내는 설명도이다.
도 9는 제 2 송신 패킷 및 제 2 회신 패킷의 내용의 일례를 나타내는 설명도이다.
도 10은 제 2 송신 패킷 및 제 2 회신 패킷의 내용의 일례를 나타내는 설명도이다.
도 11은 RG 설정 반영 커맨드에서의 마이크로 컴퓨터와 통신 제어부와의 통신의 모습의 일례를 나타내는 설명도이다.
도 12는 제 2 회신 패킷의 체크 내용의 일례를 나타내는 설명도이다.
도 13은 전력 변환 회로나 전자 제어 유닛의 모습의 일례를 나타내는 설명도이다.
도 14는 변형예의 마이크로 컴퓨터 및 통신 제어부의 시퀀스의 일례를 나타내는 플로우 차트이다.
도 15는 제 3 송신 패킷 및 제 3 회신 패킷의 내용의 일례를 나타내는 설명도이다.
도 16은 제 3 회신 패킷의 체크 내용의 일례를 나타내는 설명도이다.
도 17은 변형예의 경우의 전력 변환 회로나 전자 제어 유닛의 모습의 일례를 나타내는 설명도이다.
도 18은 변형예의 전자 제어 유닛의 구성의 개략을 나타내는 구성도이다.
도 19는 변형예의 전자 제어 유닛의 구성의 개략을 나타내는 구성도이다.
도 20은 변형예의 전자 제어 유닛의 구성의 개략을 나타내는 구성도이다.
도 21은 제 2 실시예의 전자 제어 유닛의 구성의 개략을 나타내는 구성도이다.
도 22는 제 2 실시예의 마이크로 컴퓨터 및 통신 제어부의 시퀀스의 일례를 나타내는 플로우 차트이다.
도 23은 제 4 패킷과 제 5 패킷과 제 6 패킷의 내용의 일례를 나타내는 설명도이다.
도 24는 통신 감시 처리의 내용의 일례를 나타내는 설명도이다.
도 25는 제 2 실시예의 전력 변환 회로나 전자 제어 유닛의 모습의 일례를 나타내는 설명도이다.
도 26은 변형예의 마이크로 컴퓨터 및 통신 제어부의 시퀀스의 일례를 나타내는 플로우 차트이다.
도 27은 변형예의 전력 변환 회로나 전자 제어 유닛의 모습의 일례를 나타내는 설명도이다.
도 28은 변형예의 전자 제어 유닛의 구성의 개략을 나타내는 구성도이다.
도 29는 변형예의 마이크로 컴퓨터 및 통신 제어부의 시퀀스의 일례를 나타내는 플로우 차트이다.
도 30은 변형예의 마이크로 컴퓨터 및 통신 제어부의 시퀀스의 일례를 나타내는 플로우 차트이다.
도 31은 제 3 실시예의 전자 제어 유닛의 구성의 개략을 나타내는 구성도이다.
도 32는 제 3 실시예의 마이크로 컴퓨터 및 통신 제어부의 시퀀스의 일례를 나타내는 플로우 차트이다.
도 33은 제 3 실시예의 전력 변환 회로나 전자 제어 유닛의 모습의 일례를 나타내는 설명도이다.
이어서, 본 발명을 실시하기 위한 형태를 실시예를 이용하여 설명한다.
실시예 1
도 1은, 본 발명의 제 1 실시예로서의 전력 변환 회로의 보호 제어 장치를 구비하는 구동 장치(10)의 구성의 개략을 나타내고, 도 2는, 전자 제어 유닛(20)의 구성의 개략을 나타낸다. 구동 장치(10)는, 도 1에 나타내는 바와 같이, 모터(11)와, 전력 변환 회로(12)와, 배터리(13)와, 전자 제어 유닛(20)을 구비한다. 제 1 실시예에서는, 전력 변환 회로(12)(인버터(12a)나 승압 컨버터(12b))가 「전력 변환 회로」의 일례이며, 전자 제어 유닛(20)이 「전력 변환 회로의 보호 제어 장치」의 일례이다.
모터(11)는, 예를 들면 동기 발전 전동기로서 구성되어 있다. 전력 변환 회로(12)는, 인버터(12a) 및 승압 컨버터(12b)를 구비한다. 인버터(12a)는, 복수의 스위칭 소자(예를 들면, 6개의 스위칭 소자)의 스위칭에 의해, 전력 라인(15)의 직류 전력을 교류 전력으로 변환하여 모터(11)를 구동한다. 승압 컨버터(12b)는, 복수의 스위칭 소자(예를 들면, 2개의 스위칭 소자)의 스위칭에 의해, 배터리(13)가 접속된 전력 라인(16)의 전력을 승압하여 전력 라인(15)에 공급한다. 배터리(13)는, 예를 들면 리튬 이온 이차 전지나 니켈 수소 이차 전지로서 구성되어 있다. 전자 제어 유닛(20)은, 전력 변환 회로(12)의 각 스위칭 소자를 스위칭 제어(구동 제어)하거나 셧다운(구동 정지)하거나 한다.
전자 제어 유닛(20)은, 도 2에 나타내는 바와 같이, 마이크로 컴퓨터(22)와, 통신 제어부(30) 및 셧다운부(40)를 가지는 보호 제어부(29)를 구비한다.
상기 서술의 전력 변환 회로(12)는, n개의 신호선(18)을 통하여 보호 제어부(29)의 셧다운부(40)와 접속되어 있으며, n개의 신호선(18)에 페일 신호(FAIL[1]~FAIL[n])를 출력한다. 값 n은, 전력 변환 회로(12)의 페일의 종류수이며, [ ] 내의 번호 1~n은, 각 페일에 대응하는 번호이다. 각 페일로서는, 예를 들면, 전력 변환 회로(12)의 각 스위칭 소자의 과전류나 과열이나 개방 고장이나 폐쇄 고장, 전력 라인(15)의 과전압, 전력 라인(16)의 과전압 등을 들 수 있다. 전력 변환 회로(12)는, 번호 i(i: 1~n)에 대응하는 페일이 발생하고 있지 않을 때에는, 페일 신호(FAIL[i])를 논리 레벨에 있어서의 Hi 레벨의 신호로 하고, 번호 i에 대응하는 페일이 발생하고 있을 때에는, 페일 신호(FAIL[i])를 논리 레벨에 있어서의 Lo 레벨의 신호로 한다.
마이크로 컴퓨터(22)는, 1칩으로서 구성되어 있으며, 도면에는 나타내지 않지만, CPU를 중심으로 하는 마이크로 프로세서로서 구성되어 있고, CPU 외에, 처리 프로그램을 기억하는 ROM이나, 데이터를 일시적으로 기억하는 RAM, 입출력 포트, 통신 포트를 구비한다. 마이크로 컴퓨터(22)에는, 모터(11)의 회전자의 회전 위치나 각 상(相)의 상전류, 전력 라인(15, 16)의 전압 등을 검출하는 각종 센서로부터의 신호가 입력 포트를 통하여 입력되고, 마이크로 컴퓨터(22)로부터는, 전력 변환 회로(12)의 각 스위칭 소자로의 스위칭 제어 신호가 출력 포트를 통하여 출력된다. 이러한 신호의 입출력은, 본 발명의 중핵을 이루지 않기 때문에, 상세한 설명을 생략한다.
마이크로 컴퓨터(22)는, n개의 신호선(18)의 페일 신호(FAIL[1]~FAIL[n])를 모니터한다. 또한, 마이크로 컴퓨터(22)는, n개보다 적은 4개의 통신선(24)을 통하여 보호 제어부(29)의 통신 제어부(30)와 접속되어 있다. 4개의 통신선(24)은, 제 1 실시예에서는, 마이크로 컴퓨터(22)로부터 통신 제어부(30)에 칩 셀렉트 신호와 클록 신호와 커맨드의 비트열(패킷)을 송신하기 위한 3개의 통신선(CS, CLK, SDI), 및, 통신 제어부(30)로부터 마이크로 컴퓨터(22)에 비트열(패킷)을 안서 백으로서 회신하기 위한 1개의 통신선(SDO)으로 했다. 또한, 마이크로 컴퓨터(22)는, 페일 신호(FAIL[1]~FAIL[n])에 의거하여 페일 신호(FAIL[1]~FAIL[n])의 각각을 유효 또는 리젝트 중 어느 것으로 할지를 판정하고, 그 판정 결과를 리젝트 정보(RGi[1]~RGi[n])로서 통신선(24)을 통하여 통신 제어부(30)에 송신한다.
보호 제어부(29)는, ASIC(1칩)로서 구성되어 있다. 보호 제어부(29)의 통신 제어부(30)는, 상기 서술한 바와 같이, 4개의 통신선(24)을 통하여(칩 사이에서 통신 가능하게) 마이크로 컴퓨터(22)와 접속되어 있으며, 마이크로 컴퓨터(22)로부터 리젝트 정보(RGi[1]~RGi[n])를 수신한다. 또한, 통신 제어부(30)는, n개의 신호선(38)을 통하여 셧다운부(40)와 접속되어 있으며, 리젝트 정보(RGi[1]~RGi[n])에 의거하여 n개의 신호선(38)에 리젝트 신호(RG[1]~RG[n])를 출력한다. 통신 제어부(30)는, 번호 i(i: 1~n)에 대응하는 페일 신호(FAIL[i])를 유효로 할 때에는, 리젝트 신호(RG[i])를 논리 레벨에 있어서의 Lo 레벨의 신호로 하고, 번호 i에 대응하는 페일 신호(FAIL[i])를 리젝트(마스크)할 때에는, 리젝트 신호(RG[i])를 논리 레벨에 있어서의 Hi 레벨의 신호로 한다.
또한, 통신 제어부(30)는, 기능 블록으로서, 마이크로 컴퓨터(22)로부터 비트열(패킷)을 수신하여 도면에 나타내지 않은 RAM의 제 1 영역에 래치하는(일시적으로 기억하는) 수신부(31)와, 마이크로 컴퓨터(22)에 패킷을 안서 백으로서 회신하는 회신부(32)와, 래치한 비트열(패킷)에 포함되는 리젝트 정보(RGi[1]~RGi[n])를 RAM의 제 2 영역에 저장하는 저장부(33)와, 저장한 리젝트 정보(RGi[1]~RGi[n])를 리젝트 신호(RG[1]~RG[n])에 반영시키는 반영부(34)와, 마이크로 컴퓨터(22)와의 통신선(24)을 통한 통신을 감시하는 감시부(35)를 구비한다.
보호 제어부(29)의 셧다운부(40)는, 논리 회로로서 구성되어 있으며, n개의 OR 회로(43[1]~43[n])를 가지는 리젝트 회로(42)와, AnD 회로(45)를 가지는 판정 회로(44)를 구비한다.
리젝트 회로(42)는, n개의 신호선(18)을 통하여 전력 변환 회로(12)에 접속됨과 함께 n개의 신호선(38)을 통하여 통신 제어부(30)에 접속되어 있다. 또한, 리젝트 회로(42)는, n개의 신호선(48)을 통하여 판정 회로(44)에 접속되어 있다. 리젝트 회로(42)의 각 OR 회로(43[i](i: 1~n))는, 전력 변환 회로(12)로부터 신호선(18)을 통하여 입력되는 페일 신호(FAIL[i])와 통신 제어부(30)로부터 신호선(38)을 통하여 입력되는 리젝트 신호(RG[i]) 중 적어도 하나가 Hi 레벨의 신호일 때에는, 신호선(48)에 출력하는 중간 신호(MI[i])를 논리 레벨에 있어서의 Hi 레벨의 신호로 한다. 리젝트 회로(42)의 각 OR 회로(43[i])는, 페일 신호(FAIL[i])와 리젝트 신호(RG[i])가 모두 Lo 레벨의 신호일 때에는, 중간 신호(MI[i])를 논리 레벨에 있어서의 Lo 레벨의 신호로 한다.
판정 회로(44)는, n개의 신호선(48)을 통하여 리젝트 회로(42)에 접속됨과 함께 1개의 신호선(49)을 통하여 전력 변환 회로(12)에 접속되어 있다. 판정 회로(44)의 AnD 회로(45)는, OR 회로(43[1]~43[n])로부터 신호선(48)을 통하여 입력되는 중간 신호(MI[1]~MI[n])의 모두가 Hi 레벨의 신호일 때에는, 신호선(49)에 출력되는 보호 제어 신호를 논리 레벨에 있어서의 Hi 레벨의 신호로 하고, 중간 신호(MI[1]~MI[n]) 중 적어도 하나가 Lo 레벨의 신호일 때에는, 보호 제어 신호를 논리 레벨에 있어서의 Lo 레벨의 신호로 한다. 보호 제어 신호에 있어서의 Hi 레벨의 신호는, 전력 변환 회로(12)의 구동 제어를 허가하는 구동 허가 지령에 상당하고, Lo 레벨의 신호는, 전력 변환 회로(12)를 셧다운(구동 정지)하는 차단 지령에 상당한다. 전력 변환 회로(12)는, 보호 제어 신호가 Hi 레벨의 신호(구동 허가 지령)일 때에는, 마이크로 컴퓨터(22)로부터의 스위칭 지령에 의해 구동 제어되고, 보호 제어 신호가 Lo 레벨의 신호(차단 지령)일 때에는, 마이크로 컴퓨터(22)로부터의 스위칭 지령의 유무에 관계없이 셧다운(구동 정지)된다.
이와 같이 구성된 셧다운부(40)에서는, 전력 변환 회로(12)로부터의 페일 신호(FAIL[1]~FAIL[n])의 모두가 Hi 레벨의 신호일 때(어느 페일도 발생하고 있지 않을 때)에는, 중간 신호(MI[1]~MI[n])의 모두가 Hi 레벨의 신호가 되어, 보호 제어 신호가 Hi 레벨의 신호(구동 허가 지령)가 된다.
한편, 전력 변환 회로(12)로부터의 페일 신호(FAIL[1]~FAIL[n]) 중 적어도 하나가 Lo 레벨의 신호일 때(적어도 1종류의 페일이 발생하고 있을 때)에는, 아래와 같이 된다. 번호 j(j: 1~n 중 어느 것)의 페일 신호(FAIL[j])가 Lo 레벨의 신호로 하여 설명한다. 통신 제어부(30)로부터의 리젝트 신호(RG[j])가 Lo 레벨일 때(페일 신호(FAIL[j])를 유효로 할 때)에는, 중간 신호(MI[j])가 Lo 레벨의 신호가 되고, 보호 제어 신호가 Lo 레벨의 신호(차단 지령)가 된다. 이에 대하여, 통신 제어부(30)로부터의 리젝트 신호(RG[j])가 Hi 레벨의 신호일 때(페일 신호(FAIL[j])를 리젝트 할 때)에는, 중간 신호(MI[j])가 Hi 레벨이 되고, 중간 신호(MI[1]~MI[n])의 모두가 Hi 레벨의 신호이면, 보호 제어 신호가 Hi 레벨의 신호(구동 허가 지령)가 된다.
이어서, 이와 같이 구성된 제 1 실시예의 전자 제어 유닛(20)의 동작, 특히, 마이크로 컴퓨터(22) 및 통신 제어부(30)의 시퀀스에 대해 설명한다. 제 1 실시예의 이하의 설명에서는, 전력 변환 회로(12)의 페일의 종류수로서의 값(n)이 12인 경우에 대해 설명한다. 도 3은, 마이크로 컴퓨터(22) 및 통신 제어부(30)의 시퀀스의 일례를 나타내는 플로우 차트이다. 도 3의 시퀀스는, 마이크로 컴퓨터(22)에 의해 모니터 중인 페일 신호(FAIL[1]~FAIL[12]) 중 적어도 하나가 Lo 레벨의 신호가 되었을 때(적어도 1종류의 페일이 발생하였을 때)에 실행이 개시된다.
도 3의 시퀀스에서는, 마이크로 컴퓨터(22)는, 먼저, 리젝트 정보(RGi[1]~RGi[12])를 작성한다(단계 S100). 이 처리는, 상기 서술한 바와 같이, 페일 신호(FAIL[1]~FAIL[12])에 의거하여 페일 신호(FAIL[1]~FAIL[12])의 각각을 유효 또는 리젝트 중 어느 것으로 할지를 판정하고, 그 판정 결과를 리젝트 정보(RGi[1]~RGi[12])로 함으로써 행해진다. 제 1 실시예에서는, 번호(i(i=1~n))에 대응하는 페일 신호(FAIL[i])가 Hi 레벨의 신호일 때나, Lo 레벨의 신호이고 또한 페일 신호(FAIL[i])를 유효로 할 때에는, 리젝트 정보(RGi[i])에 값 0을 설정하며, 페일 신호(FAIL[i])가 Lo 레벨의 신호이고 또한 페일 신호(FAIL[i])를 리젝트할 때에는, 리젝트 정보(RGi[i])에 값 1을 설정하는 것으로 했다. 또한, 페일 신호(FAIL[i])가 Lo 레벨의 신호일 때에 있어서, 페일 신호(FAIL[i])를 유효 또는 리젝트 중 어느 것으로 할지는, 각종 정보에 의거하여 퇴피 주행을 허가할 것인지 여부를 판정한 결과에 따라 결정된다.
계속해서, 마이크로 컴퓨터(22)는, 리젝트 정보(RGi[1]~RGi[12])를 포함하는 제 1 송신 패킷을 작성함으로써 RG 설정 송신 커맨드를 준비하고(단계 S110), 마이크로 컴퓨터(22) 및 통신 제어부(30)는, RG 설정 송신 커맨드를 실행한다(단계 S120). RG 설정 송신 커맨드에서는, 마이크로 컴퓨터(22)는, 제 1 송신 패킷을 통신 제어부(30)에 송신한다. 또한, 통신 제어부(30)는, 수신부(31)에 의해, 제 1 송신 패킷을 수신하여 래치하고, 저장부(33)에 의해, 제 1 송신 패킷에 포함되는 리젝트 정보(RGi[1]~RGi[12])를 저장하며, 회신부(32)에 의해, 제 1 회신 패킷을 안서 백(A)으로서 마이크로 컴퓨터(22)에 회신한다.
도 4 및 도 5는, 제 1 송신 패킷 및 제 1 회신 패킷의 내용의 일례를 나타내고, 도 6은, RG 설정 송신 커맨드에서의 마이크로 컴퓨터(22)와 통신 제어부(30)와의 통신의 모습의 일례를 나타낸다. 도 4 및 도 5에 나타내는 바와 같이, 제 1 송신 패킷 및 제 1 회신 패킷은, 모두, 15비트(bit0~bit14)의 패킷이다.
제 1 송신 패킷은, 구체적으로는, 이하와 같다. bit0은, 스타트 비트(패킷 스타트를 통지하는 비트)이며, 제 1 실시예에서는, 값 1로 했다. bit1은, 커맨드 비트(RG 설정 송신 커맨드를 의미하는 비트)이며, 제 1 실시예에서는, 값 0으로 했다. bit2~bit13은, 리젝트 정보(RGi[1]~RGi[12])의 비트이다. bit14는, 패리티 비트이며, 짝수 패리티나 홀수 패리티 등 미리 정해진 형식에 의거하여 설정된다.
제 1 회신 패킷은, 구체적으로는, 이하와 같다. bit0은, 스타트 비트이며, 제 1 실시예에서는, 값 1로 했다. bit1~bit13은, 마이크로 컴퓨터(22)로부터 수신한 제 1 송신 패킷의 bit1~bit13의 값을 그대로 회신하는 비트이다. bit14는, 전회의 커맨드(RG 설정 송신 커맨드 또는 후술의 RG 설정 반영 커맨드)의 실행 결과를 나타내는 비트이며, 전회의 커맨드의 실행이 성공하였을 때에는 값 1이 설정되고, 실패하였을 때에는 값 0이 설정된다. 또한, RG 설정 송신 커맨드의 첫회 실행 시에는, 전회의 커맨드가 없는 점에서, bit14에는 값 1이 설정된다.
도 6에 나타내는 바와 같이, RG 설정 송신 커맨드에서의 마이크로 컴퓨터(22)와 통신 제어부(30)와의 통신에서는, 마이크로 컴퓨터(22)는, 칩 셀렉트 신호를 논리 레벨에 있어서의 Hi 레벨의 신호로부터 Lo 레벨의 신호로 전환한 후에, 클록 신호로서, 논리 레벨에 있어서의 Lo 레벨의 신호와 Hi 레벨의 신호와의 전환에 의해 클록 주기(Tc)의 16클록(펄스)의 신호를 출력하고, 그 후에, 칩 셀렉트 신호를 Hi 레벨의 신호로 전환한다. 또한, 마이크로 컴퓨터(22)는, 제 1 송신 패킷(도 4 및 도 5에서 설명한 패킷)을, bit0~bit14의 순으로, 클록 신호의 1클록째의 상승보다 클록 주기(Tc)의 대략 반주기만큼 빠른 타이밍으로부터 클록 신호의 15클록째의 하강과 대략 동일한 타이밍까지에 걸쳐 송신한다. 통신 제어부(30)는, 클록 신호의 각 상승의 타이밍에서, 수신부(31)에 의해, 수신 중인 bit(bit0~bit14)를 인식하여 래치함과 함께, 저장부(33)에 의해, 래치한 bit 중 리젝트 정보(RGi[1]~RGi[12])의 bit(bit2~bit13)를 저장한다. 또한, 통신 제어부(30)는, 회신부(32)에 의해, 제 1 회신 패킷(도 4 및 도 5에서 설명한 패킷)을, bit0~bit14의 순으로, 클록 신호의 1클록째의 하강과 대략 동일한 타이밍으로부터 클록 신호의 16클록째의 하강과 대략 동일한 타이밍까지에 걸쳐 회신한다.
이와 같이 단계 S120의 RG 설정 송신 커맨드의 실행을 종료하면, 통신 제어부(30)는, 통신 감시 처리를 행함으로써 제 1 송신 패킷의 수신이 정상적으로 완료되었는지 여부를 판정한다(단계 S130, S140). 도 7은, 통신 감시 처리의 내용의 일례를 나타낸다. 도 7에 나타내는 바와 같이, 통신 감시 처리에서는, 패킷의 인터벌 감시나 패리티 감시, 헤더 감시, 클록수 감시, 데이터 감시를 행하는 것으로 했다.
패킷의 인터벌 감시에서는, 칩 셀렉트 신호에 있어서의 Lo 레벨의 신호의 간격(Hi 레벨의 신호의 계속 시간)을 감시하고, Lo 레벨의 신호의 간격이 소정 시간 Tint(예를 들면, 90msec나 100msec, 110msec 등) 미만일 때에는, 정상이라고 판정하고, Lo 레벨의 신호의 간격이 소정 시간 Tint 이상일 때에는, 이상이라고 판정한다.
패킷의 패리티 감시에서는, 1패킷을 수신할 때마다, 패리티 체크 대상 비트(bit0~bit13)와 패리티 비트(bit14)를 이용하여 패리티 비트를 감시하고, 패리티 비트가 OK일 때(미리 정해진 형식에 적합할 때)에는, 정상이라고 판정하고, 패리티 비트가 NG일 때(미리 정해진 형식에 적합하지 않을 때)에는, 이상이라고 판정한다.
패킷의 헤더 감시에서는, 1패킷을 수신할 때마다, 스타트 비트 및 커맨드 비트를 감시하고, 스타트 비트 및 커맨드 비트가 규정의 조합일 때(예를 들면, RG 설정 송신 커맨드에서는 「1」 및 「0」일 때)에는, 정상이라고 판정하고, 규정 외의 조합일 때에는, 이상이라고 판정한다.
패킷의 클록수 감시에서는, 1패킷을 수신할 때마다, 클록수를 감시하고, 클록수가 16클록일 때에는, 정상이라고 판정하고, 클록수가 16클록 이외일 때에는, 이상이라고 판정한다.
패킷의 데이터 감시에서는, 1패킷을 수신할 때마다, 데이터 비트를 감시한다. 그리고, RG 설정 송신 커맨드의 실행 종료 직후의 경우, 무시한다(정상인지 이상인지를 판정하지 않는다). 또한, 후술의 RG 설정 반영 커맨드의 실행 종료 직후의 경우, bit2~bit13이 전부 0일 때에는, 정상이라고 판정하고, bit2~bit13이 전부 0 이외일 때에는, 이상이라고 판정한다.
제 1 실시예에서는, 통신 감시 처리에 있어서, 패킷의 인터벌 감시나 패리티 감시, 헤더 감시, 클록수 감시, 데이터 감시 중 모두에서 정상이라고 판정하였을 때에는, 제 1 송신 패킷의 수신이 정상적으로 완료되었다고 판정하는 것으로 했다. 또한, 패킷의 인터벌 감시나 패리티 감시, 헤더 감시, 클록수 감시, 데이터 감시 중 적어도 하나에서 이상이라고 판정하였을 때에는, 제 1 송신 패킷의 수신이 정상적으로 완료되어 있지 않다고 판정하는 것으로 했다. 이와 같은 통신 감시 처리의 실행에 의해, 제 1 송신 패킷의 수신이 정상적으로 완료되었는지 여부를 판정할 수 있어, 마이크로 컴퓨터(22)와 통신 제어부(30)와의 통신의 신뢰성을 향상시킬 수 있다.
단계 S130, S140에서 제 1 송신 패킷의 수신이 정상적으로 완료되었다고 판정하였을 때에는, RG 설정 송신 커맨드의 실행이 성공하였다고 판정한다(단계 S150). 한편, 제 1 송신 패킷의 수신이 정상적으로 완료되어 있지 않다고 판정하였을 때에는, RG 디폴트 복귀 처리를 실행함과 함께(단계 S160), RG 설정 송신 커맨드의 실행이 실패하였다고 판정한다(단계 S170). RG 디폴트 복귀 처리에서는, 저장부(33)에 의해, 리젝트 정보(RGi[1]~RGi[12])에 대응하는 bit2~bit13을 전부 값 0으로서 재저장함과 함께, 반영부(34)에 의해, 리젝트 신호(RG[1]~RG[12]) 중 모두를 Lo 레벨의 신호로 한다.
또한, 단계 S120의 RG 설정 송신 커맨드의 실행을 종료하면, 마이크로 컴퓨터(22)는, RG 설정 송신 커맨드에서 통신 제어부(30)로부터 수신한 제 1 회신 패킷의 체크 처리를 행한다(단계 S180, S190). 도 8은, 제 1 회신 패킷의 체크 내용의 일례를 나타낸다. 도 8에 나타내는 바와 같이, 제 1 회신 패킷의 체크 처리에서는, bit0에 대해서는 값 1인지 여부를 판정하고, bit1에 대해서는 값 0인지 여부를 판정하며, bit2~bit13에 대해서는 제 1 송신 패킷의 송신값과 일치하는지 여부를 판정하고, bit14에 대해서는 값 1인지 여부를 판정한다.
그리고, bit0이 값 1이고 또한 bit1이 값 0이고 또한 bit2~bit13이 제 1 송신 패킷의 송신값과 일치하고 또한 bit14가 값 1일 때에는, 제 1 회신 패킷의 체크 결과를 OK로 한다. 한편, bit0이 값 0일 때나, bit1이 값 1일 때, bit2~bit13 중 적어도 하나가 제 1 송신 패킷의 송신값과 일치하지 않을 때, bit14가 값 0일 때에는, 제 1 회신 패킷의 체크 결과를 NG로 한다. 이와 같은 제 1 회신 패킷의 체크 처리의 실행에 의해, RG 설정 송신 커맨드가 정상적으로 실행되었는지 여부를 판정할 수 있고, 마이크로 컴퓨터(22)와 통신 제어부(30)와의 통신의 신뢰성을 향상시킬 수 있다.
단계 S180, S190에서 제 1 회신 패킷의 체크 결과가 OK일 때에는, 마이크로 컴퓨터(22)는, 제 2 송신 패킷을 준비(작성)함으로써 RG 설정 반영 커맨드를 준비하고(단계 S200), 마이크로 컴퓨터(22) 및 통신 제어부(30)는, RG 설정 반영 커맨드를 실행한다(단계 S210). RG 설정 반영 커맨드에서는, 마이크로 컴퓨터(22)는, 제 2 송신 패킷을 통신 제어부(30)에 송신한다. 또한, 통신 제어부(30)는, 수신부(31)에 의해, 제 2 송신 패킷을 수신하여 래치하고, 반영부(34)에 의해, RG 설정 송신 커맨드로 저장한 리젝트 정보(RGi[1]~RGi[12])를 리젝트 신호(RG[1]~RG[12])에 반영하며, 회신부(32)에 의해, 제 2 회신 패킷을 안서 백(B)으로서 마이크로 컴퓨터(22)에 회신한다. 반영부(34)는, 번호 i(i: 1~12)의 리젝트 정보(RGi[i])가 값 0일 때에는, 리젝트 신호(RG[i])를 Lo 레벨의 신호로 하고, 리젝트 정보(RGi[i])가 값 1일 때에는, 리젝트 신호(RG[i])를 Hi 레벨의 신호로 한다.
도 9 및 도 10은, 제 2 송신 패킷 및 제 2 회신 패킷의 내용의 일례를 나타내고, 도 11은, RG 설정 반영 커맨드에서의 마이크로 컴퓨터(22)와 통신 제어부(30)와의 통신의 모습의 일례를 나타낸다. 도 9 및 도 10에 나타내는 바와 같이, 제 2 송신 패킷 및 제 2 회신 패킷은, 모두, 15비트(bit0~bit14)의 패킷이다.
제 2 송신 패킷은, 구체적으로는, 이하와 같다. bit0은, 스타트 비트이며, 제 1 실시예에서는, 값 1로 했다. bit1은, 커맨드 비트(RG 설정 반영 커맨드를 의미하는 비트)이며, 제 1 실시예에서는, 값 1로 했다. bit2~bit13은, bit1과 마찬가지로 커맨드 비트이며, 제 1 실시예에서는, 값 0으로 했다. bit14는, 패리티 비트이며, 짝수 패리티나 홀수 패리티 등 미리 정해진 형식에 의거하여 설정된다.
제 2 회신 패킷은, 구체적으로는, 이하와 같다. bit0은, 스타트 비트이며, 제 1 실시예에서는, 값 1로 했다. bit1은, 마이크로 컴퓨터(22)로부터 수신한 제 2 송신 패킷의 bit1의 값을 그대로 회신하는 비트이다. bit2~bit13은, 반영부(34)에 의한 리젝트 신호(RG[1]~RG[12])의 반영 결과를 나타내는 비트이며, 대응하는 리젝트 신호가 Lo 레벨의 신호일 때에는 값 0이 설정되고, Hi 레벨의 신호일 때에는 값 1이 설정된다. bit14는, 전회의 커맨드(상기 서술의 RG 설정 송신 커맨드)의 실행 결과를 나타내는 비트이며, 전회의 커맨드의 실행이 성공하였을 때에는 값 1이 설정되고, 실패하였을 때에는 값 0이 설정된다.
도 11에 나타내는 바와 같이, RG 설정 반영 커맨드에서의 마이크로 컴퓨터(22)와 통신 제어부(30)와의 통신에서는, 마이크로 컴퓨터(22)는, 칩 셀렉트 신호를 논리 레벨에 있어서의 Hi 레벨의 신호로부터 Lo 레벨의 신호로 전환한 후에, 클록 신호로서, 논리 레벨에 있어서의 Lo 레벨의 신호와 Hi 레벨의 신호와의 전환에 의해 클록 주기(Tc)의 16클록(펄스)의 신호를 출력하고, 그 후에, 칩 셀렉트 신호를 Hi 레벨의 신호로 전환한다. 또한, 마이크로 컴퓨터(22)는, 제 2 송신 패킷(도 9 및 도 10에서 설명한 패킷)을, bit0~bit14의 순으로, 클록 신호의 1클록째의 상승보다 클록 주기(Tc)의 대략 반주기만큼 빠른 타이밍으로부터 클록 신호의 15클록째의 하강과 대략 동일한 타이밍까지에 걸쳐 송신한다. 통신 제어부(30)는, 클록 신호의 각 상승의 타이밍에서, 수신부(31)에 의해, 수신 중인 bit(bit0~bit14)를 인식하여 래치함과 함께, 반영부(34)에 의해, 수신 중인 bit가 bit2~bit13일 때에, RG 설정 송신 커맨드로 저장한 리젝트 정보(RGi[1]~RGi[12])를 리젝트 신호(RG[1]~RG[12])에 반영시킨다. 또한, 통신 제어부(30)는, 회신부(32)에 의해, 제 2 회신 패킷(도 9 및 도 10에서 설명한 패킷)을, bit0~bit14의 순으로, 클록 신호의 1클록째의 하강과 대략 동일한 타이밍으로부터 클록 신호의 16클록째의 하강과 대략 동일한 타이밍까지에 걸쳐 회신한다.
이와 같이 단계 S210의 RG 설정 반영 커맨드의 실행을 종료하면, 통신 제어부(30)는, 상기 서술의 통신 감시 처리(도 7 참조)를 행함으로써 제 2 송신 패킷의 수신이 정상적으로 완료되었는지 여부를 판정한다(단계 S220, S230). 이와 같은 통신 감시 처리의 실행에 의해, 제 2 송신 패킷의 수신이 정상적으로 완료되었는지 여부를 판정할 수 있어, 마이크로 컴퓨터(22)와 통신 제어부(30)와의 통신의 신뢰성을 향상시킬 수 있다.
단계 S220, S230에서 제 2 송신 패킷의 수신이 정상적으로 완료되었다고 판정하였을 때에는, RG 설정 반영 커맨드의 실행이 성공하였다고 판정한다(단계 S240). 한편, 제 2 송신 패킷의 수신이 정상적으로 완료되어 있지 않다고 판정하였을 때에는, 상기 서술의 RG 디폴트 복귀 처리를 실행함과 함께(단계 S250), RG 설정 반영 커맨드의 실행이 실패하였다고 판정한다(단계 S260).
계속해서, 통신 제어부(30)는, 마이크로 컴퓨터(22)와의 통신이 두절되어 있는지 여부를 상기 서술의 패킷의 인터벌 감시에 의해 판정하고(단계 S270), 마이크로 컴퓨터(22)와의 통신이 두절되어 있지 않다고 판정되었을 때에는, 처음으로 되돌아간다. 이와 같이 처음으로 되돌아가면, 다음회의 단계 S120의 RG 설정 송신 커맨드의 실행을 기다린다. 한편, 마이크로 컴퓨터(22)와의 통신이 두절되어 있다고 판정하였을 때에는, 상기 서술의 RG 디폴트 복귀 처리를 실행하여(단계 S280), 본 루틴을 종료한다.
또한, 단계 S210의 RG 설정 반영 커맨드의 실행을 종료하면, 마이크로 컴퓨터(22)는, RG 설정 반영 커맨드로 통신 제어부(30)로부터 수신한 제 2 회신 패킷의 체크 처리를 행한다(단계 S290, S300). 도 12는, 제 2 회신 패킷의 체크 내용의 일례를 나타낸다. 도 12에 나타내는 바와 같이, 제 2 회신 패킷의 체크 처리에서는, bit0에 대해서는 값 1인지 여부를 판정하고, bit1에 대해서는 값 1인지 여부를 판정하며, bit2~bit13에 대해서는 제 1 송신 패킷(RG 설정 송신 커맨드)의 송신값과 일치하는지 여부를 판정하고, bit14에 대해서는 값 1인지 여부를 판정한다.
그리고, bit0이 값 1이고 또한 bit1이 값 1이고 또한 bit2~bit13이 제 1 송신 패킷(RG 설정 송신 커맨드)의 송신값과 일치하고 또한 bit14가 값 1일 때에는, 제 2 회신 패킷의 체크 결과를 OK로 한다. 한편, bit0이 값 0일 때나, bit1이 값 0일 때, bit2~bit13 중 적어도 하나가 제 1 송신 패킷의 송신값(RG 설정 송신 커맨드에서의 송신값)과 일치하지 않을 때, bit14가 값 0일 때에는, 제 2 회신 패킷의 체크 결과를 NG로 한다. 이와 같은 제 2 회신 패킷의 체크 처리의 실행에 의해, RG 설정 송신 커맨드 및 RG 설정 반영 커맨드가 정상적으로 실행되었는(리젝트 정보(RGi[1]~RGi[12])가 리젝트 신호(RG[1]~RG[12])에 정상적으로 반영되었는)지 여부를 판정할 수 있어, 마이크로 컴퓨터(22)와 통신 제어부(30)와의 통신의 신뢰성을 향상시킬 수 있다.
단계 S290, S300에서 제 2 회신 패킷의 체크 결과가 OK일 때에는, 리트라이 횟수(k)에 값 0을 설정하여(단계 S310), 단계 S100으로 되돌아간다. 이와 같이, 마이크로 컴퓨터(22) 및 통신 제어부(30)가, RG 설정 송신 커맨드와 RG 설정 반영 커맨드를 번갈아 반복 실행함으로써, 마이크로 컴퓨터(22)로부터 통신 제어부(30)에 리젝트 정보(RGi[1]~RGi[12])가 송신되며, 통신 제어부(30)에 의해, 리젝트 정보(RGi[1]~RGi[12])가 리젝트 신호(RG[1]~RG[12])에 반영된다. 그리고, 셧다운부(40)에 의해, 전력 변환 회로(12)로부터의 페일 신호(FAIL[1]~FAIL[12])와 통신 제어부(30)로부터의 리젝트 신호(RG[1]~RG[12])에 의거하여 보호 제어 신호가 구동 허가 지령 또는 차단 지령이 된다.
단계 S180, S190에서 제 1 회신 패킷의 체크 결과가 NG일 때나, 단계 S290, S300에서 제 2 회신 패킷의 체크 결과가 NG일 때에는, 리트라이 횟수(k)를 임계값(kref)과 비교하고(단계 S320), 리트라이 횟수(k)가 임계값(kref) 미만일 때에는, 리트라이 횟수(k)를 값 1만큼 인크리먼트하여(단계 S330), 단계 S100으로 되돌아간다. 여기서, 임계값(kref)으로서는, 예를 들면 값 3이나 값 4, 값 5 등이 이용된다. 단계 S320에서 리트라이 횟수(k)가 임계값(kref)과 동등할 때에는, 마이크로 컴퓨터(22)와 통신 제어부(30)와의 통신 이상을 검지(확정)하고, 이상 이력을 마이크로 컴퓨터(22)의 RAM 등의 기록 영역(도시 생략)에 기록하여(단계 S340), 본 루틴을 종료한다. 이상 이력을 마이크로 컴퓨터(22)의 RAM에 기억함으로써, 그 이상 이력을 메인터넌스 시에 작업자에게 인식시킬 수 있다.
도 13은, 전력 변환 회로(12)나 전자 제어 유닛(20)의 모습의 일례를 나타낸다. 도 13에 나타내는 바와 같이, 전력 변환 회로(12)에 페일이 발생하고 있지 않을 때에는(시각 t1보다 이전)에는, 리젝트 회로(42)가 페일 신호를 유효로 하고 있으며, 판정 회로(44)로부터의 보호 제어 신호가 구동 허가 지령으로 되어 있으며, 마이크로 컴퓨터(22)로부터의 스위칭 지령에 의해 전력 변환 회로(12)가 구동 제어된다. 이 때, 마이크로 컴퓨터(22)와 통신 제어부(30)와의 사이에서 통신은 행해지지 않는다.
전력 변환 회로(12)에 페일이 발생하면(시각 t1), 리젝트 회로(42)가 페일 신호를 유효로 하고 있기 때문에, 판정 회로(44)로부터의 보호 제어 신호가 차단 지령이 되어, 전력 변환 회로(12)가 구동 정지된다. 이 때에도, 마이크로 컴퓨터(22)와 통신 제어부(30)와의 사이에서 통신은 행해지지 않는다.
마이크로 컴퓨터(22)가 전력 변환 회로(12)로부터의 페일 신호를 리젝트한다고 판정하면(시각 t2), 마이크로 컴퓨터(22) 및 통신 제어부(30)가, RG 설정 송신 커맨드(제 1 송신 패킷이나 제 1 회신 패킷의 통신, 제 1 송신 패킷에 포함되는 리젝트 정보의 저장)를 실행한 후에 RG 설정 반영 커맨드(제 2 송신 패킷이나 제 2 회신 패킷의 통신, 리젝트 정보의 리젝트 신호로의 반영)를 실행한다. 그러면, 리젝트 회로(42)가 페일 신호를 리젝트하고, 판정 회로(44)로부터의 보호 제어 신호가 구동 허가 지령이 되어, 마이크로 컴퓨터(22)에 의한 전력 변환 회로(12)의 구동 제어가 재개된다. 그 후에도, 마이크로 컴퓨터(22) 및 통신 제어부(30)가, RG 설정 송신 커맨드와 RG 설정 반영 커맨드를 번갈아 반복 실행한다. 이에 따라, 리젝트 정보가 리젝트 신호에 순차 반영된다.
이상 설명한 제 1 실시예의 전자 제어 유닛(20)에서는, 마이크로 컴퓨터(22)와 통신 제어부(30)와 셧다운부(40)를 구비하고, 통신 제어부(30)와 셧다운부(40)가 ASIC(1칩)로서 구성되어 있다. 그리고, 전력 변환 회로(12)와 셧다운부(40)가 n개(전력 변환 회로(12)의 페일의 종류수)의 신호선(18)을 개재하여 접속됨과 함께 통신 제어부(30)와 셧다운부(40)가 n개의 신호선(38)을 개재하여 접속되어 있으며, 마이크로 컴퓨터(22)와 통신 제어부(30)가 n개 보다 적은 4개의 통신선(24)을 개재하여 접속되어 있다. 이에 따라, 마이크로 컴퓨터(22)와 통신 제어부(30)를 접속하는 통신선(24)의 개수를 비교적 적게 할 수 있고, 신호선(18)의 개수(전력 변환 회로(12)의 페일의 종류수)가 증가하였을 때에 통신선(24)의 개수가 증가하는 것을 억제할 수 있기 때문에, 고장율이 증가하는 것을 억제할 수 있다. 또한, 페일 신호(FAIL[1]~FAIL[n])용의 신호선(18)과 리젝트 신호(RG[1]~RG[n])용의 신호선(38)과의 개수가 동일하기 때문에, 신호선(38) 중 하나에 이상이 발생하였을(Hi 레벨의 신호에 고정되었을) 때에, 복수의 페일 신호(FAIL[1]~FAIL[n])가 리젝트되어 버리는 것을 회피할 수 있다.
또한, 제 1 실시예의 전자 제어 유닛(20)에서는, 통신 제어부(30)는, RG 설정 송신 커맨드나 RG 설정 반영 커맨드의 실행이 종료되면, 통신 감시 처리에 의해, 제 1 송신 패킷이나 제 2 송신 패킷의 수신이 정상적으로 완료되었는지 여부를 판정한다. 또한, 마이크로 컴퓨터(22)는, RG 설정 송신 커맨드나 RG 설정 반영 커맨드의 실행이 종료되면, 제 1 회신 패킷이나 제 2 회신 패킷의 체크 처리를 실행한다. 이들로부터, 마이크로 컴퓨터(22)와 통신 제어부(30)와의 통신의 신뢰성을 향상시킬 수 있다. 게다가, 마이크로 컴퓨터(22)와 통신 제어부(30)와의 통신 이상이 발생하였을 때에, 패킷의 어느 비트에서 이상이 발생하였는지를 특정할 수도 있다.
제 1 실시예의 전자 제어 유닛(20)에서는, 통신 제어부(30)는, RG 설정 송신 커맨드나 RG 설정 반영 커맨드의 실행이 종료되면, 통신 감시 처리를 실행하는 것으로 했지만, 통신 감시 처리를 실행하지 않는 것으로 해도 된다.
제 1 실시예의 전자 제어 유닛(20)에서는, 마이크로 컴퓨터(22)는, RG 설정 송신 커맨드나 RG 설정 반영 커맨드의 실행이 종료되면, 제 1 회신 패킷이나 제 2 회신 패킷의 체크 처리를 실행하는 것으로 했지만, 제 1 회신 패킷이나 제 2 회신 패킷의 체크 처리를 실행하지 않는 것으로 해도 된다.
제 1 실시예의 전자 제어 유닛(20)에서는, 도 3의 마이크로 컴퓨터(22) 및 통신 제어부(30)의 시퀀스가 실행되는 것으로 했지만, 이 대신에, 도 14의 마이크로 컴퓨터(22) 및 통신 제어부(30)의 시퀀스가 실행되는 것으로 해도 된다. 도 14의 시퀀스는, 단계 S110~S210, S290, S300의 처리 대신에 단계 S400~S430의 처리를 실행하는 점을 제외하고, 도 3의 시퀀스와 동일하다. 따라서, 동일의 처리에 대해서는 동일한 단계 번호를 부여하고, 그 상세한 설명을 생략한다.
도 14의 시퀀스에서는, 마이크로 컴퓨터(22)는, 단계 S100에서 리젝트 정보(RGi[1]~RGi[12])를 작성하면, 리젝트 정보(RGi[1]~RGi[12])를 포함하는 제 3 송신 패킷을 작성함으로써 RG 설정 커맨드를 준비한다(단계 S400). 계속해서, 마이크로 컴퓨터(22) 및 통신 제어부(30)는, RG 설정 커맨드를 실행한다(단계 S410). RG 설정 커맨드에서는, 마이크로 컴퓨터(22)는, 제 3 송신 패킷을 통신 제어부(30)에 송신한다. 또한, 통신 제어부(30)는, 수신부(31)에 의해, 제 3 송신 패킷을 수신하여 래치하고, 저장부(33)에 의해, 제 3 송신 패킷에 포함되는 리젝트 정보(RGi[1]~RGi[12])를 저장하고, 반영부(34)에 의해, 리젝트 정보(RGi[1]~RGi[12])를 리젝트 신호(RG[1]~RG[12])에 반영하여, 회신부(32)에 의해, 제 3 회신 패킷을 안서 백(C)으로서 마이크로 컴퓨터(22)에 회신한다.
도 15는, 제 3 송신 패킷 및 제 3 회신 패킷의 내용의 일례를 나타낸다. 도 15에 나타내는 바와 같이, 제 3 송신 패킷 및 제 3 회신 패킷은, 모두, 15비트(bit0~bit14)의 패킷이다. 제 3 송신 패킷은, 상기 서술의 제 1 송신 패킷(도 4 및 도 5 참조)과 동일한 패킷으로 하고, 제 3 회신 패킷은, 상기 서술의 제 2 회신 패킷(도 9 및 도 10 참조)과 동일한 패킷으로 했다. 또한, RG 설정 커맨드에서의 마이크로 컴퓨터(22)와 통신 제어부(30)와의 통신은, 도 6의 「제 1 송신 패킷」을 「제 3 송신 패킷」으로, 「저장부」를 「저장부 및 반영부」로, 「제 1 회신 패킷」을 「제 3 회신 패킷」으로 치환한 것과 동일하게 행해진다.
이와 같이 단계 S410의 RG 설정 커맨드의 실행을 종료하면, 통신 제어부(30)는, 상기 서술의 단계 S220으로 진행된다. 이 경우, 통신 감시 처리(도 7 참조)에 있어서의 패킷의 데이터 감시는, RG 설정 송신 커맨드의 실행 종료 직후일 때와 동일하게 행해진다(도 7 참조).
또한, 단계 S410의 RG 설정 커맨드의 실행을 종료하면, 마이크로 컴퓨터(22)는, RG 설정 커맨드로 통신 제어부(30)로부터 수신한 제 3 회신 패킷의 체크 처리를 행한다(단계 S420, S430). 도 16은, 제 3 회신 패킷의 체크 내용의 일례를 나타내는 설명도이다. 도 16에 나타내는 바와 같이, 제 3 회신 패킷의 체크 처리에서는, bit0에 대해서는 값 1인지 여부를 판정하고, bit1에 대해서는 값 1인지 여부를 판정하며, bit2~bit13에 대해서는 제 3 송신 패킷의 송신값과 일치하는지 여부를 판정하고, bit14에 대해서는 값 1인지 여부를 판정한다.
그리고, bit0이 값 1이고 또한 bit1이 값 1이고 또한 bit2~bit13이 제 3 송신 패킷의 송신값과 일치하고 또한 bit14이 값 1일 때에는, 제 3 회신 패킷의 체크 결과를 OK로 한다. 한편, bit0이 값 0일 때나, bit1이 값 0일 때, bit2~bit13 중 적어도 하나가 제 3 송신 패킷의 송신값과 일치하지 않을 때, bit14가 값 0일 때에는, 제 3 회신 패킷의 체크 결과를 NG로 한다. 이와 같은 제 3 회신 패킷의 체크 처리의 실행에 의해, RG 설정 커맨드가 정상적으로 실행되었는지 여부를 판정할 수 있어, 마이크로 컴퓨터(22)와 통신 제어부(30)와의 통신의 신뢰성을 향상시킬 수 있다.
단계 S420, S430에서 제 3 회신 패킷의 체크 결과가 OK일 때에는, 상기 서술의 단계 S310으로 진행된다. 한편, 단계 S420, S430에서 제 3 회신 패킷의 체크 결과가 NG일 때에는, 상기 서술의 단계 S320으로 진행된다.
마이크로 컴퓨터(22) 및 통신 제어부(30)가, RG 설정 커맨드를 반복 실행함으로써, 제 1 실시예와 마찬가지로, 마이크로 컴퓨터(22)로부터 통신 제어부(30)에 리젝트 정보(RGi[1]~RGi[12])가 송신되고, 통신 제어부(30)에 의해, 리젝트 정보(RGi[1]~RGi[12])가 리젝트 신호(RG[1]~RG[12])에 반영된다. 그리고, 셧다운부(40)에 의해, 전력 변환 회로(12)로부터의 페일 신호(FAIL[1]~FAIL[12])와 통신 제어부(30)로부터의 리젝트 신호(RG[1]~RG[12])에 의거하여 보호 제어 신호가 구동 허가 지령 또는 차단 지령이 된다.
도 17은, 이 변형예의 경우의 전력 변환 회로(12)나 전자 제어 유닛(20)의 모습의 일례를 나타낸다. 도 17에 있어서, 시각 t12보다 이전에 대해서는, 도 13의 시각 t2보다 이전과 동일하다. 도 17에 나타내는 바와 같이, 마이크로 컴퓨터(22)가 전력 변환 회로(12)로부터의 페일 신호를 리젝트한다고 판정하면(시각 t12), 마이크로 컴퓨터(22) 및 통신 제어부(30)가, RG 설정 커맨드(제 3 송신 패킷이나 제 3 회신 패킷의 통신, 제 3 송신 패킷에 포함되는 리젝트 정보의 저장 및 리젝트 신호로의 반영)를 실행한다. 그러면, 리젝트 회로(42)가 페일 신호를 리젝트하고, 판정 회로(44)로부터의 보호 제어 신호가 구동 허가 지령이 되어, 마이크로 컴퓨터(22)에 의한 전력 변환 회로(12)의 구동 제어가 재개된다. 그 후에도, 마이크로 컴퓨터(22) 및 통신 제어부(30)가, RG 설정 커맨드를 반복 실행한다. 이에 따라, 리젝트 정보가 리젝트 신호에 순차 반영된다.
이 변형예의 전자 제어 유닛(20)에서는, 통신 제어부(30)는, RG 설정 커맨드의 실행이 종료되면, 통신 감시 처리를 실행하는 것으로 했지만, 통신 감시 처리를 실행하지 않는 것으로 해도 된다.
또한, 이 변형예의 전자 제어 유닛(20)에서는, 마이크로 컴퓨터(22)는, RG 설정 커맨드의 실행이 종료되면, 제 3 회신 패킷의 체크 처리를 실행하는 것으로 했지만, 제 3 회신 패킷의 체크 처리를 실행하지 않는 것으로 해도 된다.
제 1 실시예의 전자 제어 유닛(20)에서는, 도 2에 나타낸 바와 같이, 마이크로 컴퓨터(22)와 통신 제어부(30)가 4개의 통신선(CS, CLK, SDI, SDO)(24)을 개재하여 접속되는, 즉, 통신 물리층이 4선식 시리얼 통신으로서 구성되는 것으로 했다. 그러나, 도 18의 변형예의 전자 제어 유닛(20B)에 나타내는 바와 같이, 마이크로 컴퓨터(22)와 통신 제어부(30)가 3개의 통신선(CLK, SDI, SDO)(24B)을 개재하여 접속되는, 즉, 통신 물리층이 3선식 시리얼 통신으로서 구성되는 것으로 해도 된다. 또한, 도 19의 변형예의 전자 제어 유닛(20C)에 나타내는 바와 같이, 마이크로 컴퓨터(22)와 통신 제어부(30)가 2개의 통신선(TxD, RxD)(24C)을 개재하여 접속되는, 즉, 통신 물리층이 UART(비동기식 시리얼 통신)로서 구성되는 것으로 해도 된다. 또한, 도 20의 변형예의 전자 제어 유닛(20D)에 나타내는 바와 같이, 마이크로 컴퓨터(22)와 통신 제어부(30)가 쌍방향 통신용의 1개의 통신선(24D)을 개재하여 접속되는, 즉, 통신 물리층이 1와이어(쌍방향 통신 데이터 버스)로서 구성되는 것으로 해도 된다.
실시예 2
이어서, 본 발명의 제 2 실시예의 전자 제어 유닛(120)에 대해 설명한다. 도 21은, 제 2 실시예의 전자 제어 유닛(120)의 구성의 개략을 나타낸다. 제 2 실시예의 전자 제어 유닛(120)은, 마이크로 컴퓨터(22)와 통신 제어부(30)가 4개의 통신선(CS, CLK, SDI, SDO)(24)을 개재하여 접속되는 대신에 3개의 통신선(CS, CLK, SDI)(124) 및 1개의 신호선(125)을 개재하여 접속되는 점을 제외하고, 도 2에 나타낸 제 1 실시예의 전자 제어 유닛(20)과 동일하다. 따라서, 중복된 설명을 회피하기 위해, 전자 제어 유닛(120) 중 전자 제어 유닛(20)과 동일한 구성에 대해서는, 동일한 부호를 부여하고, 그 상세한 설명을 생략한다. 이 전자 제어 유닛(120)에서는, 마이크로 컴퓨터(22)는, 통신 제어부(30)로부터 패킷을 수신하지 않는다. 이에 따라, 마이크로 컴퓨터(22)의 통신용의 리소스를 삭감할 수 있어, 마이크로 컴퓨터(22)의 비용의 저감이나 마이크로 컴퓨터(22)의 선택 사항의 증가를 도모할 수 있다. 한편, 마이크로 컴퓨터(22)와 통신 제어부(30)와의 통신 이상이 발생하였을 때에, 제 1 실시예의 전자 제어 유닛(20)과 같이, 패킷의 어느 비트에서 이상이 발생하였는지를 특정할 수 없다.
이 전자 제어 유닛(120)에서는, 도 3의 마이크로 컴퓨터(22) 및 통신 제어부(30)의 시퀀스 대신에, 도 22의 마이크로 컴퓨터(22) 및 통신 제어부(30)의 시퀀스가 실행된다. 도 22의 시퀀스는, 단계 S110~S210, S290, S300의 처리 대신에 단계 S500~S700의 처리를 실행하는 점을 제외하고, 도 3의 시퀀스와 동일하다. 따라서, 동일한 처리에 대해서는 동일한 단계 번호를 부여하고, 그 상세한 설명을 생략한다. 제 2 실시예에서도, 제 1 실시예와 마찬가지로, 전력 변환 회로(12)의 페일의 종류수로서의 값 n이 12인 경우에 대해 설명한다.
도 22의 시퀀스에서는, 마이크로 컴퓨터(22)는, 단계 S100에서 리젝트 정보(RGi[1]~RGi[12])를 작성하면, 리젝트 정보(RGi[1]~RGi[12])를 포함하는 제 4 패킷을 작성함으로써 RG 설정 송신 커맨드를 준비한다(단계 S500). 계속해서, 마이크로 컴퓨터(22) 및 통신 제어부(30)는, RG 설정 송신 커맨드를 실행한다(단계 S510). 본 루틴의 RG 설정 송신 커맨드에서는, 마이크로 컴퓨터(22)는, 제 4 패킷을 통신 제어부(30)에 송신하고, 통신 제어부(30)는, 수신부(31)에 의해, 제 4 패킷을 수신하여 래치한다.
도 23은, 제 4 패킷과 제 5 패킷(후술)과 제 6 패킷(후술)의 내용의 일례를 나타낸다. 도 23에 나타내는 바와 같이, 제 4 패킷은, 15비트(bit0~bit14)의 패킷이며, 상기 서술의 제 1 송신 패킷(도 4 및 도 5 참조)과 동일한 패킷으로 했다. 또한, 본 루틴의 RG 설정 송신 커맨드에서의 마이크로 컴퓨터(22)와 통신 제어부(30)와의 통신은, 도 6의 「제 1 송신 패킷」을 「제 4 패킷」으로 치환함과 함께 「저장부」 및 「제 1 회신 패킷」의 란을 삭제한 것과 동일하게 행해진다.
이와 같이 단계 S510의 RG 설정 송신 커맨드의 실행을 종료하면, 통신 제어부(30)는, 상기 서술의 통신 감시 처리(도 7 참조)를 행함으로서 제 4 패킷의 수신이 정상적으로 완료되었는지 여부를 판정한다(단계 S520, S530). 이와 같은 통신 감시 처리의 실행에 의해, 제 4 패킷의 수신이 정상적으로 완료되었는지 여부를 판정할 수 있어, 마이크로 컴퓨터(22)와 통신 제어부(30)와의 통신의 신뢰성을 향상시킬 수 있다.
단계 S520, S530에서 제 4 패킷의 수신이 정상적으로 완료되었다고 판정하였을 때에는, 저장부(33)에 의해, 제 4 패킷에 포함되는 리젝트 정보(RGi[1]~RGi[12])를 저장한다(단계 S540). 한편, 제 4 패킷의 수신이 정상적으로 완료되어 있지 않다고 판정하였을 때에는, 상기 서술의 RG 디폴트 복귀 처리를 실행한다(단계 S550).
또한, 단계 S510의 RG 설정 송신 커맨드의 실행을 종료하면, 마이크로 컴퓨터(22)는, 제 5 패킷을 작성함으로써 RG 설정 반영 커맨드를 준비하고(단계 S560), 마이크로 컴퓨터(22) 및 통신 제어부(30)는, RG 설정 반영 커맨드를 실행한다(단계 S570). 본 루틴의 RG 설정 반영 커맨드에서는, 마이크로 컴퓨터(22)는, 제 5 패킷을 통신 제어부(30)에 송신하고, 통신 제어부(30)는, 수신부(31)에 의해, 제 5 패킷을 수신하여 래치한다. 도 23에 나타낸 바와 같이, 제 5 패킷은, 15비트(bit0~bit14)의 패킷이며, 상기 서술의 제 2 송신 패킷(도 9 및 도 10 참조)과 동일한 패킷으로 했다. 또한, 본 루틴의 RG 설정 반영 커맨드에서의 마이크로 컴퓨터(22)와 통신 제어부(30)와의 통신은, 도 6의 「제 1 송신 패킷」을 「제 5 패킷」으로 치환함과 함께 「저장부」 및 「제 1 회신 패킷」의 란을 삭제한 것과 동일하게 행해진다.
이와 같이 단계 S570의 RG 설정 반영 커맨드의 실행을 종료하면, 통신 제어부(30)는, 상기 서술의 통신 감시 처리(도 7 참조)를 행함으로써 제 5 패킷의 수신이 정상적으로 완료되었는지 여부를 판정한다(단계 S580, S590). 이와 같은 통신 감시 처리의 실행에 의해, 제 5 패킷의 수신이 정상적으로 완료되었는지 여부를 판정할 수 있어, 마이크로 컴퓨터(22)와 통신 제어부(30)와의 통신의 신뢰성을 향상시킬 수 있다.
단계 S580, S590에서 제 5 패킷의 수신이 정상적으로 완료되었다고 판정하였을 때에는, 반영부(34)에 의해, 단계 S540 또는 단계 S550의 처리에서 저장한 리젝트 정보(RGi[1]~RGi[12])를 리젝트 신호(RG[1]~RG[12])에 반영시킨다(단계 S600). 한편, 제 5 패킷의 수신이 정상적으로 완료되어 있지 않다고 판정하였을 때에는, 상기 서술의 RG 디폴트 복귀 처리를 실행한다(단계 S610).
또한, 단계 S570의 RG 설정 반영 커맨드의 실행을 종료하면, 마이크로 컴퓨터(22)는, 제 6 패킷을 작성함으로써 RG 설정 체크 커맨드를 준비하고(단계 S620), 마이크로 컴퓨터(22) 및 통신 제어부(30)는, RG 설정 체크 커맨드를 실행한다(단계 S630). 이 RG 설정 체크 커맨드에서는, 마이크로 컴퓨터(22)는, 제 6 패킷을 통신 제어부(30)에 송신하고, 통신 제어부(30)는, 수신부(31)에 의해, 제 6 패킷을 수신하여 래치한다.
도 23에 나타낸 바와 같이, 제 6 패킷은, 15비트(bit0~bit14)의 패킷이며, 구체적으로는, 이하와 같다. bit0 및 bit1은, 그 조합으로서 스타트 비트 및 커맨드 비트(RG 설정 체크 커맨드를 의미하는 비트)를 의미하는 것이며, 제 2 실시예에서는, 양자를 값 0으로 했다. bit2~bit13은, 리젝트 정보(RGi[1]~RGi[12])의 반전값의 비트이다. bit14는, 패리티 비트이다. 또한, 본 루틴의 RG 설정 체크 커맨드에서의 마이크로 컴퓨터(22)와 통신 제어부(30)와의 통신은, 도 6의 「제 1 송신 패킷」을 「제 6 패킷」으로 치환함과 함께 「저장부」 및 「제 1 회신 패킷」의 란을 삭제한 것과 동일하게 행해진다.
이와 같이 단계 S630의 RG 설정 체크 커맨드의 실행을 종료하면, 통신 제어부(30)는, 상기 서술의 통신 감시 처리(도 7 참조)를 행함으로써 제 6 패킷의 수신이 정상적으로 완료되었는지 여부를 판정한다(단계 S640, S650). 도 24는, 이 경우의 통신 감시 처리의 내용의 일례를 나타낸다. 도 24의 통신 감시 처리의 내용은, 패킷의 데이터 감시의 내용을 변경한(RG 설정 체크 커맨드에서의 이상 판정의 내용을 추가한) 점을 제외하고, 도 7의 통신 감시 처리의 내용과 동일하다. 도 24에 나타내는 바와 같이, 이 경우의 패킷의 데이터 감시에서는, 1패킷을 수신할 때마다, 데이터 비트를 감시하고, RG 설정 체크 커맨드의 실행 종료 직후의 경우, bit2~bit13에 대해, 저장값(저장부(33)에 의해 저장한 리젝트 정보(RGi[1]~RGi[12]), 기본적으로는, 단계 S540에서 저장한 리젝트 정보(RGi[1]~RGi[12]))와 래치값(RG 설정 체크 커맨드로 수신부(31)에 의해 래치한 리젝트 정보(RGi[1]~RGi[12]))를 비교한다. 그리고, bit2~bit13 모두에 대해 저장값과 래치값이 일치하지 않을 때에는, 정상이라고 판정하고, bit2~bit13 중 적어도 하나에 대해 저장값과 래치값이 일치할 때에는, 이상이라고 판정한다. 이와 같은 통신 감시 처리의 실행에 의해, 제 6 패킷의 수신이 정상적으로 완료되었는지 여부를 판정할 수 있어, 마이크로 컴퓨터(22)와 통신 제어부(30)와의 통신의 신뢰성을 향상시킬 수 있다.
단계 S640, S650에서 제 6 패킷의 수신이 정상적으로 완료되었다고 판정하였을 때에는, OK 플래그를 준비한다(단계 S660). 한편, 제 6 패킷의 수신이 정상적으로 완료되어 있지 않다고 판정하였을 때에는, 상기 서술의 RG 디폴트 복귀 처리를 실행하여(단계 S670), NG 플래그를 준비한다(단계 S680).
그리고, 통신 제어부(30)는, OK 플래그 또는 NG 플래그를 신호선(125)을 통하여 마이크로 컴퓨터(22)에 출력하고(단계 S690), 상기 서술의 단계 S270으로 진행된다. 제 2 실시예에서는, OK 플래그의 출력으로서 신호선(125)의 전압 레벨을 Hi 레벨로 함과 함께, NG 플래그의 출력으로서 신호선(125)의 전압 레벨을 Lo 레벨로 하는 것으로 했다. 또한, 시스템 기동 시부터 단계 S690의 처리가 최초로 실행될 때까지의 동안은, OK 플래그의 출력으로서 신호선(125)의 전압 레벨을 Hi 레벨로 하는 것으로 했다.
마이크로 컴퓨터(22)는, 통신 제어부(30)로부터의 플래그가 OK 플래그인지 NG 플래그인지를 판정한다(단계 S700). 그리고, OK 플래그일 때에는, 상기 서술의 단계 S310으로 진행된다. 한편, NG 플래그일 때에는, 상기 서술의 단계 S320으로 진행된다. 이 단계 S700의 처리에 의해, 리젝트 정보(RGi[1]~RGi[12])가 리젝트 신호(RG[1]~RG[12])에 정상적으로 반영되었는지 여부를 판정할 수 있어, 마이크로 컴퓨터(22)와 통신 제어부(30)와의 통신의 신뢰성을 향상시킬 수 있다.
마이크로 컴퓨터(22) 및 통신 제어부(30)가, RG 설정 송신 커맨드와 RG 설정 반영 커맨드와 RG 설정 체크 커맨드를 이 순으로 반복 실행함으로써, 제 1 실시예와 마찬가지로, 마이크로 컴퓨터(22)로부터 통신 제어부(30)에 리젝트 정보(RGi[1]~RGi[12])가 송신되고, 통신 제어부(30)에 의해, 리젝트 정보(RGi[1]~RGi[12])가 리젝트 신호(RG[1]~RG[12])에 반영된다. 그리고, 셧다운부(40)에 의해, 전력 변환 회로(12)로부터의 페일 신호(FAIL[1]~FAIL[12])와 통신 제어부(30)로부터의 리젝트 신호(RG[1]~RG[12])에 의거하여 보호 제어 신호가 구동 허가 지령 또는 차단 지령이 된다.
도 25는, 제 2 실시예의 전력 변환 회로(12)나 전자 제어 유닛(120)의 모습의 일례를 나타낸다. 도 25에 있어서, 시각 t22보다 이전에 대해서는, 도 13의 시각 t2보다 이전과 동일하다. 도 25에 나타내는 바와 같이, 마이크로 컴퓨터(22)가 전력 변환 회로(12)로부터의 페일 신호를 리젝트한다고 판정하면(시각 t22), 마이크로 컴퓨터(22) 및 통신 제어부(30)가 RG 설정 송신 커맨드(제 4 패킷의 통신)를 실행하고, 통신 제어부(30)가 제 4 패킷에 포함되는 리젝트 정보를 저장하며, 마이크로 컴퓨터(22) 및 통신 제어부(30)가 RG 설정 반영 커맨드(제 5 패킷의 통신)를 실행하여, 통신 제어부(30)가 리젝트 정보를 리젝트 신호에 반영시킨다. 그러면, 리젝트 회로(42)가 페일 신호를 리젝트하고, 판정 회로(44)로부터의 보호 제어 신호가 구동 허가 지령이 되어, 마이크로 컴퓨터(22)에 의한 전력 변환 회로(12)의 구동 제어가 재개된다. 그리고, 마이크로 컴퓨터(22) 및 통신 제어부(30)이 RG 설정 체크 커맨드(제 6 패킷의 통신)를 실행하여, 통신 제어부(30)가 OK 플래그 또는 NG 플래그를 마이크로 컴퓨터(22)에 출력한다.
이상 설명한 제 2 실시예의 전자 제어 유닛(120)에서는, 제 1 실시예와 마찬가지로, 마이크로 컴퓨터(22)와 통신 제어부(30)와 셧다운부(40)를 구비하고, 통신 제어부(30)와 셧다운부(40)가 ASIC(1칩)로서 구성되어 있다. 그리고, 전력 변환 회로(12)와 셧다운부(40)가 n개(전력 변환 회로(12)의 페일의 종류수)의 신호선(18)을 개재하여 접속됨과 함께 통신 제어부(30)와 셧다운부(40)가 n개의 신호선(38)을 개재하여 접속되어 있으며, 마이크로 컴퓨터(22)와 통신 제어부(30)가 n개보다 적은 4개의 배선(3개의 통신선(124) 및 1개의 신호선(125))을 개재하여 접속되어 있다. 이에 따라, 마이크로 컴퓨터(22)와 통신 제어부(30)를 접속하는 통신선(124) 및 신호선(125)의 토탈 개수를 비교적 적게 할 수 있어, 신호선(18)의 개수(전력 변환 회로(12)의 페일의 종류수)가 증가하였을 때에 통신선(124) 및 신호선(125)의 개수가 증가하는 것을 억제할 수 있기 때문에, 고장율이 증가하는 것을 억제할 수 있다. 또한, 페일 신호(FAIL[1]~FAIL[n])용의 신호선(18)과 리젝트 신호(RG[1]~RG[n])용의 신호선(38)의 개수가 동일하기 때문에, 신호선(38) 중 하나에 이상이 발생하였을(Hi 레벨의 신호에 고정되었을) 때에, 복수의 페일 신호(FAIL[1]~FAIL[n])가 리젝트되어 버리는 것을 회피할 수 있다.
또한, 제 2 실시예의 전자 제어 유닛(120)에서는, 통신 제어부(30)는, RG 설정 송신 커맨드나 RG 설정 반영 커맨드, RG 설정 체크 커맨드의 실행이 종료되면, 통신 감시 처리에 의해, 제 4 패킷이나 제 5 패킷, 제 6 패킷의 수신이 정상적으로 완료되었는지 여부를 판정한다. 또한, 통신 제어부(30)는, RG 설정 체크 커맨드의 실행이 종료되면, 통신 감시 처리를 실행하여 OK 플래그 또는 NG 플래그를 마이크로 컴퓨터(22)에 출력하고, 마이크로 컴퓨터(22)는, 통신 제어부(30)로부터의 플래그가 OK 플래그인지 NG 플래그인지를 판정한다. 이들로부터, 마이크로 컴퓨터(22)와 통신 제어부(30)와의 통신의 신뢰성을 향상시킬 수 있다.
제 2 실시예의 전자 제어 유닛(120)에서는, RG 설정 체크 커맨드의 실행을 종료하여 통신 제어부(30)가 통신 감시 처리를 행할 때의 패킷의 데이터 감시에서는, 도 24에 나타낸 바와 같이, bit2~bit13에 대해, 저장값(저장부(33)에 의해 저장한 값, 기본적으로는, 단계 S540에서 저장한 값)과 래치값(RG 설정 체크 커맨드로 수신부(31)에 의해 래치한 값)을 비교하여, bit2~bit13의 모두에 대해 저장값과 래치값이 일치하지 않을 때에는, 정상이라고 판정하고, bit2~bit13 중 적어도 하나에 대해 저장값과 래치값이 일치할 때에는, 이상이라고 판정하는 것으로 했다. 그러나, bit2~bit13에 대해, 리젝트 신호(RG[1]~RG[12])의 반영 결과에 대응하는 값(Hi 레벨의 신호일 때에는 값 1, Lo 레벨의 신호일 때에는 값 0)과 저장값을 비교하여, bit2~bit13의 모두에 대해 반영 결과에 대응하는 값과 저장값이 일치할 때에는, 정상이라고 판정하고, bit2~bit13 중 적어도 하나에 대해 반영 결과에 대응하는 값과 저장값이 일치하지 않을 때에는, 이상이라고 판정하는 것으로 해도 된다. 또한, bit2~bit13에 대해, 리젝트 신호(RG[1]~RG[12])의 반영 결과에 대응하는 값과 래치값을 비교하여, bit2~bit13의 모두에 대해 반영 결과에 대응하는 값과 래치값이 일치하지 않을 때에는, 정상이라고 판정하고, bit2~bit13 중 적어도 하나에 대해 반영 결과에 대응하는 값과 래치값이 일치할 때에는, 이상이라고 판정하는 것으로 해도 된다.
제 2 실시예의 전자 제어 유닛(120)에서는, 통신 제어부(30)는, RG 설정 송신 커맨드나 RG 설정 반영 커맨드, RG 설정 체크 커맨드의 실행이 종료되면, 통신 감시 처리를 실행하는 것으로 했지만, 통신 감시 처리를 실행하지 않는 것으로 해도 된다. 또한, 제 2 실시예에서는, 통신 제어부(30)는, RG 설정 체크 커맨드의 실행이 종료되면, 통신 감시 처리를 실행하여, OK 플래그 또는 NG 플래그를 마이크로 컴퓨터(22)에 출력하는 것으로 했지만, OK 플래그 또는 NG 플래그를 마이크로 컴퓨터(22)에 출력하지 않는 것으로 해도 된다.
제 2 실시예의 전자 제어 유닛(120)에서는, 도 22의 마이크로 컴퓨터(22) 및 통신 제어부(30)의 시퀀스가 실행되는 것으로 했지만, 이 대신에, 도 26의 마이크로 컴퓨터(22) 및 통신 제어부(30)의 시퀀스가 실행되는 것으로 해도 된다. 도 26의 시퀀스는, 단계 S500~S680의 처리 대신에 단계 S800~S870의 처리를 실행하는 점을 제외하고, 도 22의 시퀀스와 동일하다. 따라서, 동일한 처리에 대해서는 동일한 단계 번호를 부여하고, 그 상세한 설명을 생략한다.
도 26의 시퀀스에서는, 마이크로 컴퓨터(22)는, 단계 S100에서 리젝트 정보(RGi[1]~RGi[12])를 작성하면, 리젝트 정보(RGi[1]~RGi[12])를 포함하는 제 7 패킷을 작성함으로써 RG 설정 커맨드를 준비한다(단계 S800). 계속해서, 마이크로 컴퓨터(22) 및 통신 제어부(30)는, RG 설정 커맨드를 실행한다(단계 S810). 본 루틴의 RG 설정 커맨드에서는, 마이크로 컴퓨터(22)는, 제 7 패킷을 통신 제어부(30)에 송신하고, 통신 제어부(30)는, 수신부(31)에 의해, 제 7 패킷을 수신하여 래치한다. 제 7 패킷은, 상기 서술의 제 1 패킷(도 4 및 도 5 참조)과 동일한 패킷으로 했다. 또한, 본 루틴의 RG 설정 커맨드에서의 마이크로 컴퓨터(22)와 통신 제어부(30)와의 통신은, 도 6의 「제 1 송신 패킷」을 「제 7 패킷」으로 치환함과 함께 「저장부」 및 「제 1 회신 패킷」의 란을 삭제한 것과 동일하게 행해진다.
이와 같이 단계 S810의 RG 설정 커맨드의 실행을 종료하면, 통신 제어부(30)는, 상기 서술의 통신 감시 처리(도 7 참조)를 행함으로써 제 7 패킷의 수신이 정상적으로 완료되었는지 여부를 판정한다(단계 S820, S830). 이 경우, 통신 감시 처리에 있어서의 패킷의 데이터 감시는, RG 설정 송신 커맨드의 실행 종료 직후일 때와 동일하게 행해진다. 이와 같은 통신 감시 처리의 실행에 의해, 제 7 패킷의 수신이 정상적으로 완료되었는지 여부를 판정할 수 있어, 마이크로 컴퓨터(22)와 통신 제어부(30)와의 통신의 신뢰성을 향상시킬 수 있다.
단계 S820, S830에서 제 7 패킷의 수신이 정상적으로 완료되었다고 판정하였을 때에는, 저장부(33)에 의해 제 7 패킷에 포함되는 리젝트 정보(RGi[1]~RGi[12])를 저장함과 함께 반영부(34)에 의해 리젝트 정보(RGi[1]~RGi[12])를 리젝트 신호(RG[1]~RG[12])에 반영하여(단계 S840), OK 플래그를 준비한다(단계 S850). 한편, 제 7 패킷의 수신이 정상적으로 완료되어 있지 않다고 판정하였을 때에는, 상기 서술의 RG 디폴트 복귀 처리를 실행하여(단계 S860), NG 플래그를 준비한다(단계 S870).
그리고, 통신 제어부(30)는, OK 플래그 또는 NG 플래그를 신호선(125)을 통하여 마이크로 컴퓨터(22)에 출력하고(단계 S690), 상기 서술의 단계 S270으로 진행된다. 또한, 마이크로 컴퓨터(22)는, 통신 제어부(30)로부터의 플래그를 입력하면서, 상기 서술의 단계 S700으로 진행된다.
마이크로 컴퓨터(22) 및 통신 제어부(30)가 RG 설정 커맨드를 반복 실행함으로써, 제 1 실시예과 마찬가지로, 마이크로 컴퓨터(22)로부터 통신 제어부(30)에 리젝트 정보(RGi[1]~RGi[12])가 송신되고, 통신 제어부(30)에 의해, 리젝트 정보(RGi[1]~RGi[12])가 리젝트 신호(RG[1]~RG[12])에 반영된다. 그리고, 셧다운부(40)에 의해, 전력 변환 회로(12)로부터의 페일 신호(FAIL[1]~FAIL[12])와 통신 제어부(30)로부터의 리젝트 신호(RG[1]~RG[12])에 의거하여 보호 제어 신호가 구동 허가 지령 또는 차단 지령이 된다.
도 27은, 이 변형예의 전력 변환 회로(12)나 전자 제어 유닛(120)의 모습의 일례를 나타내는 설명도이다. 도 27에 있어서, 시각 t32보다 이전에 대해서는, 도 13의 시각 t2보다 이전과 동일하다. 도 27에 나타내는 바와 같이, 마이크로 컴퓨터(22)가 전력 변환 회로(12)로부터의 페일 신호를 리젝트한다고 판정하면(시각 t32), 마이크로 컴퓨터(22) 및 통신 제어부(30)가 RG 설정 커맨드(제 7 패킷의 통신)를 실행하고, 통신 제어부(30)가 제 7 패킷에 포함되는 리젝트 정보를 저장 및 리젝트 신호에 반영시킨다. 그러면, 리젝트 회로(42)가 페일 신호를 리젝트하여, 판정 회로(44)로부터의 보호 제어 신호가 구동 허가 지령이 되어, 마이크로 컴퓨터(22)에 의한 전력 변환 회로(12)의 구동 제어가 재개된다. 그리고, 통신 제어부(30)가 OK 플래그 또는 NG 플래그를 마이크로 컴퓨터(22)에 출력한다.
이 변형예의 전자 제어 유닛(120)에서는, 통신 제어부(30)는, RG 설정 커맨드의 실행이 종료되면, 통신 감시 처리를 실행하는 것으로 했지만, 통신 감시 처리를 실행하지 않는 것으로 해도 된다. 또한, 이 변형예에서는, 통신 제어부(30)는, RG 설정 커맨드의 실행이 종료되면, 통신 감시 처리를 실행하여, OK 플래그 또는 NG 플래그를 마이크로 컴퓨터(22)에 출력하는 것으로 했지만, OK 플래그 또는 NG 플래그를 마이크로 컴퓨터(22)에 출력하지 않는 것으로 해도 된다.
제 2 실시예의 전자 제어 유닛(120)에서는, 마이크로 컴퓨터(22)와 통신 제어부(30)가 3개의 통신선(CS, CLK, SDI)(124) 및 1개의 신호선(125)을 개재하여 접속되는 것으로 했다. 그러나, 도 28의 변형예의 전자 제어 유닛(120B)에 나타내는 바와 같이, 마이크로 컴퓨터(22)와 통신 제어부(30)가 3개의 통신선(CS, CLK, SDI)(124)을 개재하여 접속되고, 또한, 마이크로 컴퓨터(22)가 신호선(49)의 보호 제어 신호를 모니터하는 것으로 해도 된다.
이 경우, 도 22의 마이크로 컴퓨터(22) 및 통신 제어부(30)의 시퀀스 대신에, 도 29의 마이크로 컴퓨터(22) 및 통신 제어부(30)의 시퀀스가 실행된다. 도 29의 시퀀스는, 단계 S630~S700의 처리 대신에, 단계 S710, S720의 처리를 실행하는 점을 제외하고, 도 22의 시퀀스와 동일하다. 따라서, 동일한 처리에 대해서는 동일한 단계 번호를 부여하고, 그 상세한 설명을 생략한다.
도 29의 시퀀스에서는, 마이크로 컴퓨터(22)는, 단계 S560의 RG 설정 반영 커맨드의 실행을 종료한 후 소정 시간 T11이 경과하면, 신호선(49)의 보호 제어 신호를 확인하여(단계 S710), 보호 제어 신호가 구동 허가 지령인지 차단 지령인지를 판정함으로써, 리젝트 정보(RGi[1]~RGi[12])가 리젝트 신호(RG[1]~RG[12])에 정상적으로 반영되었는지 여부를 판정한다(단계 S720).
여기서, 소정 시간 T11은, RG 설정 반영 커맨드의 실행을 종료한 후 리젝트 정보(RGi[1]~RGi[12])가 리젝트 신호(RG[1]~RG[12])에 반영될 때까지에 필요로 하는 시간이고, 또한, 패킷의 인터벌 감시에서 이용되는 소정 시간 Tint보다 어느 정도 짧은 시간으로서 정해진다. 이 단계 S720의 처리에서도, 상기 서술의 단계 S700의 처리와 마찬가지로, 리젝트 정보(RGi[1]~RGi[12])가 리젝트 신호(RG[1]~RG[12])에 정상적으로 반영되었는지 여부를 판정할 수 있어, 마이크로 컴퓨터(22)와 통신 제어부(30)와의 통신의 신뢰성을 향상시킬 수 있다.
단계 S720에서 리젝트 정보(RGi[1]~RGi[12])가 리젝트 신호(RG[1]~RG[12])에 정상적으로 반영되었다고 판정하였을 때에는, 상기 서술의 단계 S310으로 진행된다. 한편, 리젝트 정보(RGi[1]~RGi[12])가 리젝트 신호(RG[1]~RG[12])에 정상적으로 반영되지 않았다고 판정하였을 때에는, 상기 서술의 단계 S320으로 진행된다.
이 변형예의 전자 제어 유닛(120B)에서는, 도 22의 마이크로 컴퓨터(22) 및 통신 제어부(30)의 시퀀스의 단계 S620~S700의 처리 대신에 단계 S710, S720의 처리를 실행하는 도 29의 마이크로 컴퓨터(22) 및 통신 제어부(30)의 시퀀스가 실행 되는 것으로 했다. 그러나, 도 26의 마이크로 컴퓨터(22) 및 통신 제어부(30)의 시퀀스의 단계 S690, S700의 처리 대신에 단계 S710, S720의 처리를 실행하는 도 30의 마이크로 컴퓨터(22) 및 통신 제어부(30)의 시퀀스가 실행되는 것으로 해도 된다. 도 30의 시퀀스의 단계 S710, S720의 처리는, 도 29의 시퀀스의 단계 S710, S720의 처리와 동일한 처리이다.
이 변형예의 전자 제어 유닛(120B)에서는, 통신 제어부(30)는, RG 설정 커맨드의 실행이 종료되면, 통신 감시 처리를 실행하는 것으로 했지만, 통신 감시 처리를 실행하지 않는 것으로 해도 된다.
실시예 3
이어서, 본 발명의 제 3 실시예의 전자 제어 유닛(220)에 대해 설명한다. 도 31은, 제 3 실시예의 전자 제어 유닛(220)의 구성의 개략을 나타낸다. 제 3 실시예의 전자 제어 유닛(220)은, 통신 제어부(30)를 통신 제어부(230)로 치환한 점(보호 제어부(29)를 보호 제어부(229)로 치환한 점)을 제외하고, 도 28의 전자 제어 유닛(120B)과 동일하다. 따라서, 중복된 설명을 회피하기 위해, 전자 제어 유닛(220) 중 전자 제어 유닛(120B)과 동일한 구성에 대해서는, 동일한 부호를 부여하고, 그 상세한 설명을 생략한다. 이 전자 제어 유닛(220)에서는, 제 2 실시예의 전자 제어 유닛(120)과 마찬가지로, 마이크로 컴퓨터(22)는, 통신 제어부(230)로부터 패킷을 수신하지 않는다. 이에 따라, 마이크로 컴퓨터(22)의 통신용의 리소스를 삭감할 수 있어, 마이크로 컴퓨터(22)의 비용의 저감이나 마이크로 컴퓨터(22)의 선택지의 증가를 도모할 수 있다. 한편, 마이크로 컴퓨터(22)와 통신 제어부(230)와의 통신 이상이 발생하였을 때에, 제 1 실시예의 전자 제어 유닛(20)과 같이, 패킷의 어느 비트에서 이상이 발생하였는지를 특정할 수 없다.
보호 제어부(229)는, 통신 제어부(230) 및 셧다운부(40)가 일체로 수지 몰드되는 등 하여 모듈로서 구성되어 있다. 통신 제어부(230)는, 범용품 또는 그 조합에 의해 구성되어 있으며, 기능 블록으로서, 통신 제어부(30)와 동일한 수신부(31) 및 감시부(35)와, 통신 데이터의 시리얼값을 패럴렐값으로 변환하는 신호 변환부(231)를 구비한다. 통신 제어부(230)를 범용품 또는 그 조합에 의해 구성하기 때문에, 개발 비용의 저감을 도모할 수 있다. 한편, 통신 제어부(230)를 셧다운부(40)와 함께 ASIC(1칩)로서 구성할 수 없기 때문에, 별도의 IC로서 구성하고, 고장율의 증가를 억제하기 위해 셧다운부(40)와 함께 수지 몰드하는 등 하여 모듈화할 필요가 있다.
이 전자 제어 유닛(220)에서는, 도 32의 마이크로 컴퓨터(22) 및 통신 제어부(230)의 시퀀스가 실행된다. 도 32의 시퀀스는, 단계 S110~S210, S290, S300의 처리 대신에 단계 S900~S980의 처리를 실행하는 점을 제외하고, 도 3의 시퀀스와 동일하다. 따라서, 동일한 처리에 대해서는 동일한 단계 번호를 부여하고, 그 상세한 설명을 생략한다. 제 3 실시예에서도, 제 1 실시예와 마찬가지로, 전력 변환 회로(12)의 페일의 종류수로서의 값 n이 12인 경우에 대해 설명한다.
도 32의 시퀀스에서는, 마이크로 컴퓨터(22)는, 단계 S100에서 리젝트 정보(RGi[1]~RGi[12])를 작성하면, 리젝트 정보(RGi[1]~RGi[12])를 포함하는 제 8 패킷을 작성함으로써 RG 설정 커맨드를 준비한다(단계 S900). 계속해서, 마이크로 컴퓨터(22) 및 통신 제어부(230)는, RG 설정 커맨드를 실행한다(단계 S910). 본 루틴의 RG 설정 커맨드에서는, 마이크로 컴퓨터(22)는, 제 8 패킷을 통신 제어부(230)에 송신하고, 통신 제어부(230)는, 수신부(31)에 의해, 제 8 패킷을 수신하여 래치한다. 제 8 패킷은, 상기 서술의 제 1 송신 패킷(도 4 및 도 5 참조)과 동일한 패킷으로 했다. 또한, 본 루틴의 RG 설정 커맨드에서의 마이크로 컴퓨터(22)와 통신 제어부(230)와의 통신은, 도 6의 「제 1 송신 패킷」을 「제 8 패킷」으로 치환함과 함께 「저장부」 및 「제 1 회신 패킷」의 란을 삭제한 것과 동일하게 행해진다.
이와 같이 단계 S910의 RG 설정 커맨드의 실행을 종료하면, 통신 제어부(230)는, 신호 변환부(231)에 의해, 제 8 패킷에 포함되는 시리얼값의 리젝트 정보(RGi[1]~RGi[12])를 패럴렐값의 리젝트 정보(RGi[1]~RGi[12])로 변환한다(단계 S920).
계속해서, 통신 제어부(230)는, 상기 서술의 통신 감시 처리(도 7 참조)를 행함으로써 제 8 패킷의 수신이 정상적으로 완료되었는지 여부를 판정한다(단계 S930, S940). 이 경우, 통신 감시 처리에 있어서의 패킷의 데이터 감시는, RG 설정 송신 커맨드의 실행 종료 직후일 때와 동일하게 행해진다. 이와 같은 통신 감시 처리의 실행에 의해, 제 8 패킷의 수신이 정상적으로 완료되었는지 여부를 판정할 수 있어, 마이크로 컴퓨터(22)와 통신 제어부(230)와의 통신의 신뢰성을 향상시킬 수 있다.
단계 S930, S940에서 제 8 패킷의 수신이 정상적으로 완료되었다고 판정하였을 때에는, 신호 변환부(231)에 의해, 패럴렐값의 리젝트 정보(RGi[1]~RGi[12])를 리젝트 신호(RG[1]~RG[12])에 반영시킨다(단계 S950). 한편, 제 8 패킷의 수신이 정상적으로 완료되어 있지 않다고 판정하였을 때에는, 상기 서술의 RG 디폴트 복귀 처리를 실행한다(단계 S960).
마이크로 컴퓨터(22)는, 단계 S910의 RG 설정 커맨드의 실행을 종료한 후 소정 시간 T21이 경과하면, 신호선(49)의 보호 제어 신호를 확인하고(단계 S970), 보호 제어 신호가 구동 허가 지령인지 차단 지령인지를 판정함으로써, 리젝트 정보(RGi[1]~RGi[12])가 리젝트 신호(RG[1]~RG[12])에 정상적으로 반영되었는지 여부를 판정한다(단계 S980). 여기서, 소정 시간 T21은, 상기 서술의 소정 시간 T11과 동일한 시간이 이용된다.
단계 S980에서 리젝트 정보(RGi[1]~RGi[12])가 리젝트 신호(RG[1]~RG[12])에 정상적으로 반영되었다고 판정하였을 때에는, 상기 서술의 단계 S310으로 진행된다. 한편, 리젝트 정보(RGi[1]~RGi[12])가 리젝트 신호(RG[1]~RG[12])에 정상적으로 반영되지 않았다고 판정하였을 때에는, 상기 서술의 단계 S320으로 진행된다.
도 33은, 제 3 실시예의 전력 변환 회로(12)나 전자 제어 유닛(220)의 모습의 일례를 나타낸다. 도 33에 있어서, 시각 t42보다 이전에 대해서는, 도 13의 시각 t2보다 이전과 동일하다. 도 33에 나타내는 바와 같이, 마이크로 컴퓨터(22)가 전력 변환 회로(12)로부터의 페일 신호를 리젝트한다고 판정하면(시각 t42), 마이크로 컴퓨터(22) 및 통신 제어부(230)가 RG 설정 커맨드(제 8 패킷의 통신)를 실행하고, 통신 제어부(230)가 제 8 패킷에 포함되는 리젝트 정보를 시리얼값으로부터 패럴렐값으로 변환하여 리젝트 신호에 반영시킨다. 그러면, 리젝트 회로(42)가 페일 신호를 리젝트하여, 판정 회로(44)로부터의 보호 제어 신호가 구동 허가 지령이 되어, 마이크로 컴퓨터(22)에 의한 전력 변환 회로(12)의 구동 제어가 재개된다. 그리고, 마이크로 컴퓨터(22)는, 보호 제어 신호를 확인하면서, RG 설정 커맨드를 반복 실행한다.
이상 설명한 제 3 실시예의 전자 제어 유닛(220)에서는, 제 1 실시예와 마찬가지로, 마이크로 컴퓨터(22)와 통신 제어부(230)와 셧다운부(40)를 구비하고, 통신 제어부(230)와 셧다운부(40)가 모듈로서 구성되어 있다. 그리고, 전력 변환 회로(12)와 셧다운부(40)가 n개(전력 변환 회로(12)의 페일의 종류수)의 신호선(18)을 개재하여 접속됨과 함께 통신 제어부(230)와 셧다운부(40)가 n개의 신호선(38)을 개재하여 접속되어 있으며, 마이크로 컴퓨터(22)와 통신 제어부(230)가 3개의 통신선(124)을 개재하여 접속되어 있다. 이에 따라, 마이크로 컴퓨터(22)와 통신 제어부(230)를 접속하는 통신선(124)의 개수를 비교적 적게 할 수 있어, 신호선(18)의 개수(전력 변환 회로(12)의 페일의 종류수)가 증가하였을 때에 통신선(124)의 개수가 증가하는 것을 억제할 수 있기 때문에, 고장율이 증가하는 것을 억제할 수 있다. 또한, 페일 신호(FAIL[1]~FAIL[n])용의 신호선(18)과 리젝트 신호(RG[1]~RG[n])용의 신호선(38)과의 개수가 동일하기 때문에, 신호선(38) 중 하나에 이상이 발생하였을(Hi 레벨의 신호에 고정되었을) 때에, 복수의 페일 신호(FAIL[1]~FAIL[n])가 리젝트되어 버리는 것을 회피할 수 있다.
또한, 제 3 실시예의 전자 제어 유닛(220)에서는, 통신 제어부(230)는, RG 설정 커맨드의 실행이 종료되면, 통신 감시 처리에 의해, 제 8 패킷의 수신이 정상적으로 완료되었는지 여부를 판정한다. 또한, 마이크로 컴퓨터(22)는, 신호선(49)의 보호 제어 신호를 모니터한다. 이들로부터, 마이크로 컴퓨터(22)와 통신 제어부(230)와의 통신의 신뢰성을 향상시킬 수 있다.
제 3 실시예의 전자 제어 유닛(220)에서는, 통신 제어부(230)는, RG 설정 커맨드의 실행이 종료되면, 통신 감시 처리를 실행하는 것으로 했지만, 통신 감시 처리를 실행하지 않는 것으로 해도 된다.
제 3 실시예의 전자 제어 유닛(220)에서는, 마이크로 컴퓨터(22)는, 신호선(49)의 보호 제어 신호를 모니터하는 것으로 했지만, 신호선(49)의 보호 제어 신호를 모니터하지 않는 것으로 해도 된다.
제 1~제 3 실시예에서는, 리트라이 횟수(k)가 임계값(kref)과 동등할 때에는, 마이크로 컴퓨터(22)와 통신 제어부(30, 230)와의 통신 이상을 검지(확정)하여, 이상 이력을 마이크로 컴퓨터(22)의 RAM 등의 기억 영역(도시 생략)에 기록하는 것으로 했다. 그러나, 마이크로 컴퓨터(22)와 통신 제어부(30, 230)와의 통신 이상을 검지해도, 이상 이력을 마이크로 컴퓨터(22)의 RAM에 기억하지 않는 것으로 해도 된다. 또한, 마이크로 컴퓨터(22)와 통신 제어부(30, 230)와의 통신 이상을 검지하였을 때에는, 경고등(도시 생략)을 점등하는 것으로 해도 된다.
제 1~제 3 실시예에서는, 마이크로 컴퓨터(22)와 통신 제어부(30, 230)와의 데이터 통신을, 패킷 단위로 행하는 것으로 했지만, 패킷 단위 이외, 예를 들면 비트 스트림 등으로 행하는 것으로 해도 된다.
실시예의 주요한 요소와 「발명의 내용」의 란에 기재한 발명의 주요한 요소와의 대응 관계에 대해 설명한다. 제 1 실시예 및 제 2 실시예에서는, 마이크로 컴퓨터(22)가 「컴퓨터」의 일례이며, 통신 제어부(30)가 「통신 제어부」의 일례이고, 셧다운부(40)가 「셧다운 회로」의 일례이다. 제 3 실시예에서는, 마이크로 컴퓨터(22)가 「컴퓨터」의 일례이며, 통신 제어부(230)가 「통신 제어부」의 일례이고, 셧다운부(40)가 「셧다운 회로」의 일례이다.
또한, 실시예의 주요한 요소와 「발명의 내용」의 란에 기재한 발명의 주요한 요소와의 대응 관계는, 실시예가 「발명의 내용」의 란에 기재한 발명을 실시하기 위한 형태를 구체적으로 설명하기 위한 일례인 점에서, 「발명의 내용」의 란에 기재한 발명의 요소를 한정하는 것은 아니다. 즉, 「발명의 내용」의 란에 기재한 발명에 관한 해석은 그 란의 기재에 의거하여 행해져야 하는 것이며, 실시예는 「발명의 내용」의 란에 기재한 발명의 구체적인 일례에 지나지 않는 것이다.
이상, 본 발명을 실시하기 위한 형태에 대해 실시예를 이용하여 설명했지만, 본 발명은 이와 같은 실시예에 전혀 한정되는 것은 아니고, 본 발명의 요지를 일탈하지 않는 범위 내에 있어서, 다양한 형태로 실시할 수 있는 것은 물론이다.
본 발명은, 전력 변환 회로의 보호 제어 장치의 제조 산업 등에 이용 가능하다.

Claims (15)

  1. 전력 변환 회로(12)의 보호 제어 장치(20; 20B; 20C; 20D; 120; 120B; 220)로서,
    상기 전력 변환 회로(12)로부터 제 1 넘버의 제 1 신호선(18)에 출력되는 복수의 페일 신호를 모니터함과 함께, 상기 페일 신호의 각각을 유효 또는 리젝트 중 어느 것으로 할지의 리젝트 정보를 작성하도록 구성되는 컴퓨터(22);
    제 2 넘버의 통신선(24; 24B; 24C; 24D; 124)을 통하여 상기 컴퓨터(22)로부터 상기 각 페일 신호의 상기 리젝트 정보를 수신함과 함께 상기 리젝트 정보에 의거하여 상기 제 1 넘버의 제 2 신호선(38)에 복수의 리젝트 신호를 출력하도록 구성되는 통신 제어부(30; 230) - 상기 제 2 넘버는 상기 제 1 넘버 미만임 - ; 및
    상기 통신 제어부(30; 230)와 동일 칩 또는 동일 모듈로서 구성되고, 상기 제 1 넘버의 상기 제 1 신호선(18)으로부터의 상기 페일 신호와 상기 제 1 넘버의 상기 제 2 신호선(38)으로부터의 상기 리젝트 신호에 의거하여 상기 전력 변환 회로(12)의 구동 허가 또는 셧다운을 행하도록 구성되는 셧다운 회로(40)를 구비하는 전력 변환 회로(12)의 보호 제어 장치(20; 20B; 20C; 20D; 120; 120B; 220).
  2. 제 1 항에 있어서,
    상기 컴퓨터(22)와 상기 통신 제어부(30; 230)와의 통신은, 상기 제 1 넘버에 따른 소정 비트수마다 행해지는 보호 제어 장치(20; 20B; 20C; 20D; 120; 120B; 220).
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 넘버는, 상기 제 1 넘버에 관계없이 일정값으로서 정해지는 보호 제어 장치(20; 20B; 20C; 20D; 120; 120B; 220).
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 컴퓨터(22)는, 상기 리젝트 정보를 각 비트에 포함하는 제 1 비트열을 상기 통신 제어부(30)에 송신한 후에, 제 2 비트열을 상기 통신 제어부에 송신하도록 구성되고; 및
    상기 통신 제어부(30)는, 상기 제 1 비트열을 수신하면, 상기 제 1 비트열에 포함되는 상기 각 비트의 리젝트 정보를 저장하고, 상기 제 2 비트열을 수신하면, 저장한 상기 각 비트의 리젝트 정보를 대응하는 상기 리젝트 신호에 반영시키도록 구성되는 보호 제어 장치(20; 20B; 20C; 20D; 120; 120B).
  5. 제 4 항에 있어서,
    상기 통신 제어부(30)는, 상기 제 1 비트열의 수신에 따라, 상기 리젝트 정보를 각 비트에 포함하는 회신 비트열을 상기 컴퓨터(22)에 회신하도록 구성되고; 및
    상기 컴퓨터(22)는, 상기 회신 비트열을 수신하면, 상기 제 1 비트열에 포함되는 상기 각 비트의 리젝트 정보와 상기 회신 비트열에 포함되는 상기 각 비트의 리젝트 정보를 비교하여, 양자가 일치할 때에 상기 제 2 비트열을 상기 통신 제어부(30)에 송신하도록 구성되는 보호 제어 장치(20; 20B; 20C; 20D).
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 통신 제어부(30)는, 상기 제 2 비트열의 수신에 따라, 상기 각 비트의 리젝트 정보를 대응하는 상기 리젝트 신호에 반영시킴과 함께 각 리젝트 신호의 반영 결과를 각 비트에 포함하는 반영 비트열을 상기 컴퓨터(22)에 회신하도록 구성되고; 및
    상기 컴퓨터는, 상기 반영 비트열을 수신하면, 상기 제 1 비트열에 포함되는 상기 각 비트의 리젝트 정보와 상기 반영 비트열에 포함되는 상기 반영 결과를 비교하도록 구성되는 보호 제어 장치(20; 20B; 20C; 20D).
  7. 제 4 항에 있어서,
    상기 컴퓨터(22)는, 상기 제 2 비트열을 상기 통신 제어부에 송신한 후에, 상기 각 비트의 리젝트 정보와 관련되는 리젝트 관련 정보를 각 비트에 포함하는 제 3 비트열을 상기 통신 제어부(30)에 송신하도록 구성되고; 및
    상기 통신 제어부는, 상기 제 3 비트열을 수신하면, 상기 제 1 비트열에 포함되는 상기 각 비트의 리젝트 정보와 상기 제 3 비트열에 포함되는 대응하는 비트의 상기 리젝트 관련 정보를 비교하여, 비교 결과를 상기 컴퓨터에 제 3 신호선(125)을 통하여 출력하도록 구성되는 보호 제어 장치(120).
  8. 제 4 항에 있어서,
    상기 컴퓨터(22)는, 상기 제 2 비트열을 상기 통신 제어부에 송신한 후에, 상기 각 비트의 리젝트 정보와 관련되는 리젝트 관련 정보를 각 비트에 포함하는 제 3 비트열을 상기 통신 제어부(30)에 송신하도록 구성되고; 및
    상기 통신 제어부(30)는, 상기 제 3 비트열을 수신하면, 상기 제 1 비트열에 포함되는 상기 각 비트의 리젝트 정보 또는 상기 제 3 비트열에 포함되는 상기 각 비트의 리젝트 관련 정보와, 대응하는 상기 리젝트 신호에 상기 리젝트 정보를 반영시킨 반영 결과를 비교하여, 비교 결과를 상기 컴퓨터에 제 3 신호선(125)을 통하여 출력하도록 구성되는 보호 제어 장치(120).
  9. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 컴퓨터(22)는, 상기 리젝트 정보를 각 비트에 포함하는 비트열을 상기 통신 제어부(30; 230)에 송신하도록 구성되고; 및
    상기 통신 제어부(30; 230)는, 상기 비트열을 수신하면, 상기 비트열에 포함되는 각 비트의 상기 리젝트 정보를 대응하는 상기 리젝트 신호에 반영시키도록 구성되는 보호 제어 장치(20; 20B; 20C; 20D; 120; 120B; 220).
  10. 제 9 항에 있어서,
    상기 통신 제어부(30)는, 상기 비트열의 수신에 따라, 상기 각 비트의 리젝트 정보를 대응하는 상기 리젝트 신호에 반영시킴과 함께 각 리젝트 신호의 반영 결과를 각 비트에 포함하는 반영 비트열을 상기 컴퓨터(22)에 회신하도록 구성되고; 및
    상기 컴퓨터(22)는, 상기 반영 비트열을 수신하면, 상기 비트열에 포함되는 상기 각 비트의 리젝트 정보와 상기 반영 비트열에 포함되는 상기 반영 결과를 비교하도록 구성되는 보호 제어 장치(20; 20B; 20C; 20D).
  11. 제 9 항에 있어서,
    상기 통신 제어부(30)는, 상기 각 비트의 리젝트 정보를 대응하는 상기 리젝트 신호에 반영시켰는지 여부의 정보를 상기 컴퓨터(22)에 제 3 신호선(125)을 통하여 출력하도록 구성되는 보호 제어 장치(120).
  12. 제 4 항 또는 제 9 항에 있어서,
    상기 컴퓨터(22)는, 상기 전력 변환 회로(12)의 구동을 허가하는 제 1 지시 신호 또는 상기 전력 변환 회로를 셧다운하는 제 2 지시 신호를 모니터하도록 구성되고, 상기 제 1 지시 신호 및 상기 제 2 지시 신호는 상기 셧다운 회로(40)로부터 상기 전력 변환 회로에 출력되는 보호 제어 장치(120B; 220).
  13. 제 4 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 통신 제어부(30; 230)는, 소정의 비트열을 수신하면, 상기 소정의 비트열의 수신이 정상적으로 완료되었는지 여부를 판정하도록 구성되는 보호 제어 장치(20; 20B; 20C; 20D; 120; 120B; 220).
  14. 제 5 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 컴퓨터(22)는, 상기 통신 제어부(30; 230)와의 통신 이상을 검지하였을 때에는, 상기 통신 이상의 검출 결과를 기억하도록 구성되는 보호 제어 장치(20; 20B; 20C; 20D; 120; 120B; 220).
  15. 전력 변환 회로(12)를 위한 보호 제어 장치(20; 20B; 20C; 20D; 120; 120B; 220)의 제어 방법으로서, 상기 보호 제어 장치(20; 20B; 20C; 20D; 120; 120B; 220)는, 컴퓨터(22)와, 통신 제어부(30; 230)와, 상기 통신 제어부(30; 230)와 동일 칩 또는 동일 모듈로서 구성된 셧다운 회로(40)를 구비하고,
    상기 제어 방법은:
    상기 전력 변환 회로(12)로부터 제 1 넘버의 제 1 신호선(18)에 출력되는 복수의 페일 신호를 모니터함과 함께, 상기 페일 신호의 각각을 유효 또는 리젝트 중 어느 것으로 할지의 리젝트 정보를, 상기 컴퓨터(22)에 의해, 작성하는 것;
    제 2 넘버의 통신선(24; 24B; 24C; 24D; 124)을 통하여 상기 컴퓨터(22)로부터 상기 각 페일 신호의 상기 리젝트 정보를 수신함과 함께 상기 리젝트 정보에 의거하여 상기 제 1 넘버의 제 2 신호선(38)에 복수의 리젝트 신호를, 상기 통신 제어부(30; 230)에 의해, 출력하는 것 - 상기 제 2 넘버는 상기 제 1 넘버 미만임 - ; 및
    상기 제 1 넘버의 상기 제 1 신호선(18)으로부터의 상기 페일 신호와 상기 제 1 넘버의 상기 제 2 신호선(38)으로부터의 상기 리젝트 신호에 의거하여 상기 전력 변환 회로(12)의 구동 허가 또는 셧다운을, 상기 셧다운 회로(40)에 의해, 행하는 것을 구비하는 제어 방법.
KR1020180168626A 2017-12-29 2018-12-24 전력 변환 회로의 보호 제어 장치 및 그 제어 방법 KR102169101B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017255130A JP6927032B2 (ja) 2017-12-29 2017-12-29 電力変換回路の保護制御装置
JPJP-P-2017-255130 2017-12-29

Publications (2)

Publication Number Publication Date
KR20190082106A true KR20190082106A (ko) 2019-07-09
KR102169101B1 KR102169101B1 (ko) 2020-10-22

Family

ID=65033333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180168626A KR102169101B1 (ko) 2017-12-29 2018-12-24 전력 변환 회로의 보호 제어 장치 및 그 제어 방법

Country Status (6)

Country Link
US (1) US10432083B2 (ko)
EP (1) EP3506492B1 (ko)
JP (1) JP6927032B2 (ko)
KR (1) KR102169101B1 (ko)
CN (1) CN109994999B (ko)
RU (1) RU2701365C1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114585054B (zh) * 2022-02-23 2023-11-14 北京小米移动软件有限公司 Wifi连接控制方法、装置及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000092029A (ja) * 1998-09-09 2000-03-31 Nec Corp 通信回線の品質に応じてデータ送信を制御する方法及び装置
JP2009201195A (ja) * 2008-02-19 2009-09-03 Toyota Motor Corp 電力変換回路の保護制御装置
KR101528101B1 (ko) * 2014-05-22 2015-06-11 세방전지(주) 에너지저장시스템의 제어장치 및 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3166129B2 (ja) * 1992-02-05 2001-05-14 横河電機株式会社 スイッチング電源装置
US7599818B2 (en) * 2005-09-02 2009-10-06 Siemens Energy & Automation, Inc. Control and diagnostics of power delivery system
RU2367083C1 (ru) * 2005-09-02 2009-09-10 Сименс Энержди Энд Отомейшн, Инк. Управление и диагностика систем доставки энергии
JP2007310714A (ja) 2006-05-19 2007-11-29 Seiko Epson Corp 集積回路装置、デバッグツール、デバッグシステム、マイクロコンピュータ及び電子機器
US7630841B2 (en) * 2007-03-30 2009-12-08 Texas Instruments Incorporated Supervising and sequencing commonly driven power supplies with digital information
US8892914B2 (en) * 2011-12-08 2014-11-18 Active-Semi, Inc. Programmable fault protect for processor controlled high-side and low-side drivers
JP5700062B2 (ja) * 2013-03-22 2015-04-15 トヨタ自動車株式会社 電力変換システム
JP2016504907A (ja) * 2013-10-28 2016-02-12 アドバンスド チャージング テクノロジーズ， エルエルシーＡｄｖａｎｃｅｄ Ｃｈａｒｇｉｎｇ Ｔｅｃｈｎｏｌｏｇｉｅｓ，Ｌｌｃ 家電装置に電力を供給するための電気回路
RU2572088C1 (ru) * 2014-06-24 2015-12-27 Общество с ограниченной ответственностью "Научно-производственный центр "Судовые электротехнические системы" (ООО "НПЦ "СЭС") Устройство контроля работы обратимого преобразователя напряжения в энергоустановке с источниками переменного и постоянного тока
WO2016075721A1 (ja) * 2014-11-11 2016-05-19 ルネサスエレクトロニクス株式会社 命令実行制御システム及び命令実行制御方法
JP6816345B2 (ja) 2015-04-24 2021-01-20 富士電機株式会社 駆動制御装置
US9685901B2 (en) * 2015-06-12 2017-06-20 Semiconductor Components Industries, Llc Motor controller with flexible protection modes
US9537383B1 (en) * 2015-07-14 2017-01-03 Allegro Microsystems, Llc Switching regulator with controllable dead time and quick start
CN108141145B (zh) * 2015-09-18 2020-11-24 株式会社安川电机 逆变器装置以及逆变器装置的控制方法
JPWO2017086054A1 (ja) * 2015-11-17 2018-09-06 日本電産株式会社 システムインパッケージおよびモータ駆動回路装置
JP2017135897A (ja) 2016-01-28 2017-08-03 パナソニックＩｐマネジメント株式会社 給電制御装置、モータ駆動装置及び給電制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000092029A (ja) * 1998-09-09 2000-03-31 Nec Corp 通信回線の品質に応じてデータ送信を制御する方法及び装置
JP2009201195A (ja) * 2008-02-19 2009-09-03 Toyota Motor Corp 電力変換回路の保護制御装置
KR101528101B1 (ko) * 2014-05-22 2015-06-11 세방전지(주) 에너지저장시스템의 제어장치 및 방법

Also Published As

Publication number Publication date
US20190207509A1 (en) 2019-07-04
BR102018077340A2 (pt) 2019-07-16
KR102169101B1 (ko) 2020-10-22
RU2701365C1 (ru) 2019-09-25
CN109994999B (zh) 2021-09-10
JP2019122124A (ja) 2019-07-22
CN109994999A (zh) 2019-07-09
EP3506492A1 (en) 2019-07-03
JP6927032B2 (ja) 2021-08-25
EP3506492B1 (en) 2021-10-27
US10432083B2 (en) 2019-10-01

Similar Documents

Publication Publication Date Title
JP4610380B2 (ja) 電力変換装置
US8476860B2 (en) Electric power converter
KR20190082106A (ko) 전력 변환 회로의 보호 제어 장치 및 그 제어 방법
CN101825673B (zh) 一种led检测装置
EP1916794B1 (en) Error detector and error detection method
US11300951B2 (en) Input module of industrial control apparatus
JP2014068466A (ja) 充電装置
KR101819710B1 (ko) 통신 방법, 통신 시스템 및 그 디바이스
BR102018077340B1 (pt) Aparelho e método de controle de proteção para conjunto de circuitos de conversão de potência
WO2021180148A1 (zh) 识别充电盒开关盖的方法、耳机、充电盒、系统
JP4507706B2 (ja) 光伝送装置及び電力変換システム
JP5726476B2 (ja) 電力変換器用制御装置
JPH1168802A (ja) 環境異常監視システム
JP2001268774A (ja) 保護継電器
KR101554714B1 (ko) 인버터 제어장치 및 인버터 제어방법
CN113098091A (zh) 电源提供装置与适配器的交互方法及系统
JP2022027070A (ja) 状態判定システム、及び工作機械
CN115276923A (zh) 冗余通信电路和故障确定方法
EP1926024B1 (en) Serial communication control system
JP2001245472A (ja) 電気機器の制御回路
CN118074071A (zh) 一种光纤差动保护的多重冗余架构设计方法及系统
CN116089045A (zh) 状态机状态同步切换方法、装置、可读介质及电子设备
CN110968019A (zh) 一种电流信号传输系统及方法
JPH04150538A (ja) シリアル通信割り込み処理装置およびその処理方法
JP2003060500A (ja) カウンタ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right