KR20190074334A

KR20190074334A - 표시 장치

Info

Publication number: KR20190074334A
Application number: KR1020170175161A
Authority: KR
Inventors: 나지수; 전희진
Original assignee: 삼성디스플레이 주식회사
Priority date: 2017-12-19
Filing date: 2017-12-19
Publication date: 2019-06-28
Also published as: US20190189059A1; CN109949740A; CN109949740B; US10685605B2; KR102521356B1

Abstract

표시 장치는 데이터 전압을 생성하는 데이터 구동부, 상기 데이터 구동부에 연결된 일단 및 제1 입력 노드에 연결된 타단을 포함하고, 제1 화소열에 대응하는 데이터 전압이 인가되는 제1 출력 라인, 상기 데이터 구동부에 연결된 일단 및 제2 입력 노드에 연결된 타단을 포함하고, 제2 화소열에 대응하는 데이터 전압이 인가되는 제2 출력 라인, 제1 데이터 라인에 연결된 제1 출력 노드, 상기 제1 데이터 라인에 인접한 제2 데이터 라인에 연결된 제2 출력 노드, 상기 제2 데이터 라인에 인접한 제3 데이터 라인에 연결된 제3 출력 노드, 상기 제1 입력 노드, 상기 제1 출력 노드, 및 상기 제2 출력 노드에 연결되고, 상기 제1 출력 라인에 인가되는 제1 데이터 전압을 상기 제1 데이터 라인과 상기 제2 데이터 라인에 선택적으로 전달하는 제1 스위칭부, 및 상기 제2 입력 노드, 상기 제2 출력 노드, 및 상기 제3 출력 노드에 연결되고, 상기 제2 출력 라인에 인가되는 제2 데이터 전압을 상기 제2 데이터 라인과 상기 제3 데이터 라인에 선택적으로 전달하는 제2 스위칭부를 포함한다.

Description

표시 장치{DISPLAY DEVICE}

본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 데이터 전압의 충전 효율을 높일 수 있는 표시 장치에 관한 것이다.

표시 장치에 대한 기술이 발전함에 따라 표시 장치는 대형화, 고해상도화, 고속화되고 있다. 이에 따라, 정해진 시간 동안 더욱 많은 수의 게이트 라인에 게이트 신호가 인가되어야 하고, 화소에 데이터 전압이 입력되는 시간은 그 만큼 짧아질 수 밖에 없다. 화소에 데이터 전압이 입력되는 시간이 짧아짐에 따라 화소에 데이터 전압이 충분히 충전되지 못하여 색상이 열화되는 컬러 크로스토크(color crosstalk), 충전성 얼룩 등이 발생할 수 있다.

본 발명이 해결하고자 하는 기술적 과제는 데이터 전압의 충전 효율을 높일 수 있는 표시 장치를 제공함에 있다.

본 발명의 일 실시예에 따른 표시 장치는 데이터 전압을 생성하는 데이터 구동부, 상기 데이터 구동부에 연결된 일단 및 제1 입력 노드에 연결된 타단을 포함하고, 제1 화소열에 대응하는 데이터 전압이 인가되는 제1 출력 라인, 상기 데이터 구동부에 연결된 일단 및 제2 입력 노드에 연결된 타단을 포함하고, 제2 화소열에 대응하는 데이터 전압이 인가되는 제2 출력 라인, 제1 데이터 라인에 연결된 제1 출력 노드, 상기 제1 데이터 라인에 인접한 제2 데이터 라인에 연결된 제2 출력 노드, 상기 제2 데이터 라인에 인접한 제3 데이터 라인에 연결된 제3 출력 노드, 상기 제1 입력 노드, 상기 제1 출력 노드, 및 상기 제2 출력 노드에 연결되고, 상기 제1 출력 라인에 인가되는 제1 데이터 전압을 상기 제1 데이터 라인과 상기 제2 데이터 라인에 선택적으로 전달하는 제1 스위칭부, 및 상기 제2 입력 노드, 상기 제2 출력 노드, 및 상기 제3 출력 노드에 연결되고, 상기 제2 출력 라인에 인가되는 제2 데이터 전압을 상기 제2 데이터 라인과 상기 제3 데이터 라인에 선택적으로 전달하는 제2 스위칭부를 포함한다.

상기 제1 스위칭부는, 제1 디먹스 제어 신호가 인가되는 게이트 전극, 상기 제1 입력 노드에 연결된 제1 전극, 및 상기 제1 출력 노드에 연결된 제2 전극을 포함하는 제1 스위치, 및 제2 디먹스 제어 신호가 인가되는 게이트 전극, 상기 제1 입력 노드에 연결된 제1 전극, 및 상기 제2 출력 노드에 연결된 제2 전극을 포함하는 제2 스위치를 포함할 수 있다.

상기 제2 스위칭부는, 상기 제1 디먹스 제어 신호가 인가되는 게이트 전극, 상기 제2 입력 노드에 연결된 제1 전극, 및 상기 제2 출력 노드에 연결된 제2 전극을 포함하는 제3 스위치, 및 상기 제2 디먹스 제어 신호가 인가되는 게이트 전극, 상기 제2 입력 노드에 연결된 제1 전극, 및 상기 제3 출력 노드에 연결된 제2 전극을 포함하는 제3 스위치를 포함할 수 있다.

상기 제2 디먹스 제어 신호는 상기 제1 디먹스 제어 신호의 역상 신호일 수 있다.

상기 제1 화소열은 상기 제1 데이터 라인과 상기 제2 데이터 라인 사이에 위치하는 복수의 제1 화소를 포함하고, 상기 제2 화소열은 상기 제2 데이터 라인과 상기 제3 데이터 라인 사이에 위치하는 복수의 제2 화소를 포함하고, 상기 복수의 제1 화소 중에서 홀수의 화소행에 위치하는 화소는 상기 제1 데이터 라인에 연결되고, 상기 복수의 제1 화소 중에서 짝수의 화소행에 위치하는 화소는 상기 제2 데이터 라인에 연결되고, 상기 복수의 제2 화소 중에서 홀수의 화소행에 위치하는 화소는 상기 제2 데이터 라인에 연결되고, 상기 복수의 제2 화소 중에서 짝수의 화소행에 위치하는 화소는 상기 제3 데이터 라인에 연결될 수 있다.

상기 복수의 제1 화소 및 상기 복수의 제2 화소에 연결되는 복수의 게이트 라인, 및 상기 복수의 게이트 라인에 게이트 온 전압의 게이트 신호를 순차적으로 인가하는 게이트 구동부를 더 포함하고, 상기 게이트 신호의 게이트 온 전압은 2 수평주기 동안 인가되고, 시간적으로 인접한 게이트 온 전압의 게이트 신호는 1 수평주기 동안 서로 중첩될 수 있다.

상기 제1 스위칭부는 제1 디먹스 제어 신호에 따라 상기 제1 데이터 전압을 상기 제1 데이터 라인에 전달하고, 제2 디먹스 제어 신호에 따라 상기 제1 데이터 전압을 상기 제2 데이터 라인에 전달하고, 상기 제2 스위칭부는 상기 제1 디먹스 제어 신호에 따라 상기 제2 데이터 전압을 상기 제2 데이터 라인에 전달하고, 상기 제2 디먹스 제어 신호에 따라 상기 제2 데이터 전압을 상기 제3 데이터 라인에 전달하며, 상기 제1 디먹스 제어 신호와 상기 제2 디먹스 제어 신호는 상기 제1 수평주기의 게이트 온 전압과 상기 제1 수평주기의 게이트 오프 전압의 조합으로 이루어질 수 있다.

상기 홀수의 화소행에 대응하는 게이트 라인에 인가되는 게이트 신호가 게이트 온 전압으로 인가되는 시점에 상기 제1 디먹스 제어 신호가 게이트 온 전압으로 인가될 수 있다.

상기 짝수의 화소행에 대응하는 게이트 라인에 인가되는 게이트 신호가 게이트 온 전압으로 인가되는 시점에 상기 제2 디먹스 제어 신호가 게이트 온 전압으로 인가될 수 있다.

상기 홀수의 화소행에 대응하는 게이트 라인에 인가되는 게이트 신호가 게이트 온 전압으로 인가되는 시점부터 미리 정해진 선행 시간 이후에 상기 제1 디먹스 제어 신호가 게이트 온 전압으로 인가될 수 있다.

상기 짝수의 화소행에 대응하는 게이트 라인에 인가되는 게이트 신호가 게이트 온 전압으로 인가되는 시점부터 상기 선행 시간 이후에 상기 제2 디먹스 제어 신호가 게이트 온 전압으로 인가될 수 있다.

상기 선행 시간은 게이트 신호가 게이트 오프 전압에서 게이트 온 전압으로 변동하는 시간에 대응할 수 있다.

상기 선행 시간은 1/2 수평주기일 수 있다.

본 발명의 다른 실시예에 따른 표시 장치는 제2 방향으로 배열되는 복수의 제1 화소를 포함하는 제1 화소열, 상기 제1 화소열에 인접하여 상기 제2 방향으로 배열되는 복수의 제2 화소를 포함하는 제2 화소열, 상기 제1 화소열의 일측에 위치하고 상기 제2 방향으로 연장되는 제1 데이터 라인, 상기 제1 화소열과 상기 제2 화소열 사이에 위치하고 상기 제2 방향으로 연장되는 제2 데이터 라인, 상기 제2 화소열의 타측에 위치하고 상기 제2 방향으로 연장되는 제3 데이터 라인, 상기 제1 화소열에 대응하는 제1 출력 라인에 인가되는 제1 데이터 전압을 상기 제1 데이터 라인과 상기 제2 데이터 라인에 선택적으로 인가하는 제1 스위칭부, 및 상기 제2 화소열에 대응하는 제2 출력 라인에 인가되는 제2 데이터 전압을 상기 제2 데이터 라인과 상기 제3 데이터 라인에 선택적으로 인가하는 제2 스위칭부를 포함한다.

상기 복수의 제1 화소 중에서 홀수의 화소행에 위치하는 화소는 상기 제1 데이터 라인에 연결되고, 상기 복수의 제1 화소 중에서 짝수의 화소행에 위치하는 화소는 상기 제2 데이터 라인에 연결되고, 상기 복수의 제2 화소 중에서 홀수의 화소행에 위치하는 화소는 상기 제2 데이터 라인에 연결되고, 상기 복수의 제2 화소 중에서 짝수의 화소행에 위치하는 화소는 상기 제3 데이터 라인에 연결될 수 있다.

상기 제1 스위칭부가 상기 제1 데이터 전압을 상기 제1 데이터 라인에 전달할 때 상기 제2 스위칭부는 상기 제2 데이터 전압을 상기 제2 데이터 라인에 전달하고, 상기 제1 스위칭부가 상기 제1 데이터 전압을 상기 제2 데이터 라인에 전달할 때 상기 제2 스위칭부는 상기 제2 데이터 전압을 상기 제3 데이터 라인에 전달할 수 있다.

상기 복수의 제1 화소 및 상기 복수의 제2 화소에 연결되고, 상기 제2 방향과 교차하는 제1 방향으로 연장되는 복수의 게이트 라인을 더 포함하고, 상기 복수의 게이트 라인에는 게이트 온 전압과 게이트 오프 전압의 조합으로 이루어진 게이트 신호가 순차적으로 인가되고, 상기 게이트 신호의 게이트 온 전압은 2 수평주기 동안 인가되고, 시간적으로 인접한 게이트 온 전압의 게이트 신호는 1 수평주기 동안 서로 중첩될 수 있다.

본 발명의 또 다른 실시예에 따른 표시 장치는 복수의 화소열, 상기 복수의 화소열의 개수에 대응하는 개수의 복수의 스위칭부, 및 상기 복수의 화소열의 개수보다 하나 많은 개수의 복수의 데이터 라인을 포함하고, 상기 복수의 스위칭부 각각은, 대응하는 화소열에 포함된 복수의 화소 중 일부가 연결된 제1 데이터 라인에 데이터 전압을 전달하는 제1 스위치, 및 상기 대응하는 화소열에 포함된 복수의 화소 중 나머지가 연결된 제2 데이터 라인에 데이터 전압을 전달하는 제2 스위치를 포함하고, 상기 복수의 스위칭부 중에서 어느 하나의 제1 스위칭부에 포함된 제2 스위치는 상기 제1 스위칭부에 인접한 제2 스위칭부에 포함된 제1 스위치와 서로 연결되어 있다.

상기 제1 스위칭부에 포함된 제2 스위치에 연결된 데이터 라인은 상기 제2 스위칭부에 포함된 제1 스위치에 연결될 수 있다.

게이트 라인에 게이트 온 전압의 게이트 신호가 인가되는 시간을 증가시킬 수 있고, 화소에 입력되는 데이터 전압의 충전 효율을 높일 수 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸다.
도 2는 일 실시예에 따른 화소를 나타낸다.
도 3은 도 1의 표시 장치의 구동 방법의 일 실시예를 나타내는 타이밍도이다.
도 4는 도 1의 표시 장치의 구동 방법의 다른 실시예를 나타내는 타이밍도이다.

이하, 첨부한 도면을 참고로 하여 본 발명의 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.

본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.

또한, 도면에서 나타난 각 구성의 크기 또는 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.

또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

이하, 도 1을 참조하여 본 발명의 일 실시예에 따른 표시 장치에 대하여 설명하고, 도 2를 참조하여 표시 장치에 포함되는 화소의 일 예에 대하여 설명하며, 도 1 내지 도 3을 참조하여 표시 장치의 구동 방법에 대하여 설명한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸다.

도 1을 참조하면, 표시 장치는 신호 제어부(100), 게이트 구동부(200), 데이터 구동부(300), 디먹스부(400), 및 표시부(600)를 포함한다. 표시 장치는 유기 발광 다이오드 또는 무기 발광 다이오드 등을 포함하는 발광 표시 장치일 수 있다. 또는 표시 장치는 액정 표시 장치일 수 있다.

신호 제어부(100)는 외부 장치로부터 입력되는 영상 신호(ImS) 및 동기 신호를 수신한다. 영상 신호(ImS)는 복수의 화소의 휘도(luminance) 정보를 포함할 수 있다. 휘도는 정해진 수효, 예를 들어, 1024(=2¹⁰), 256(=2⁸) 또는 64(=2⁶)개의 계조(gray) 레벨을 가질 수 있다. 동기 신호는 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 및 메인 클록 신호(MCLK)를 포함할 수 있다.

신호 제어부(100)는 영상 신호(ImS), 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 및 메인 클록 신호(MCLK)에 따라 제1 구동 제어신호(CONT1), 제2 구동 제어신호(CONT2), 영상 데이터 신호(ImD), 및 디먹스 제어 신호(DX1, DX2)를 생성할 수 있다.

신호 제어부(100)는 수직 동기 신호(Vsync)에 따라 프레임 단위로 영상 신호(ImS)를 구분하고, 수평 동기 신호(Hsync)에 따라 게이트 라인(G1-Gn) 단위로 영상 신호(ImS)를 구분하여 영상 데이터 신호(ImD)를 생성할 수 있다. 신호 제어부(100)는 영상 데이터 신호(ImD)를 제1 구동 제어신호(CONT1)와 함께 데이터 구동부(300)로 전달한다. 신호 제어부(100)는 제2 구동 제어신호(CONT2)를 게이트 구동부(200)에 전달한다.

표시부(600)는 행렬 형태로 배열된 복수의 화소(PX), 대략 행 방향(X)으로 연장되어 서로가 거의 평행한 복수의 게이트 라인(G1-Gn), 및 대략 열 방향(Y)으로 연장되어 서로가 거의 평행한 복수의 데이터 라인(D1-D(m+1))을 포함한다. 복수의 게이트 라인(G1-Gn)과 복수의 데이터 라인(D1-(Dm+1))은 복수의 화소(PX)에 연결된다. n과 m은 2 이상의 정수일 수 있다. 행 방향(X)은 제1 방향이고, 열 방향(Y)은 제1 방향과 교차하는 제2 방향일 수 있다. 제1 방향과 제2 방향은 수직일 수 있다. 또한, 설명의 편의를 위해, 행 방향(X)을 좌측 방향과 우측 방향으로 구분하여 지시한다.

예를 들어, 복수의 화소(PX)는 m×n 행렬 형태로 배열되고, n개의 게이트 라인(G1-Gn) 각각은 대응하는 화소행의 m개의 화소(PX)에 연결될 수 있다. 그리고, 데이터 라인(D1-D(m+1))의 수는 m개의 화소열(PXC1-PXCm)보다 하나 많은 m+1개일 수 있고, m+1개의 데이터 라인(D1-D(m+1)) 각각은 대응하는 화소열(PXC1-PXCm)의 복수의 화소(PX)에 연결될 수 있다. 이때, 홀수의 게이트 라인(G1, G3, ..., G(n-1))에 연결되는 홀수의 화소행에 포함되는 복수의 화소(PX)는 일측(예를 들어, 좌측)에 인접한 데이터 라인(D1-Dm)에 연결되고, 짝수의 게이트 라인(G2, G4, ..., Gn)에 연결되는 짝수의 화소행에 포함되는 복수의 화소(PX)는 타측(예를 들어, 우측)에 인접한 데이터 라인(D2-D(m+1))에 연결될 수 있다. 이에 따라, 첫 번째의 제1 데이터 라인(D1)과 마지막의 제m+1 데이터 라인(D(m+1)) 각각에는 n/2개의 화소(PX)가 연결되고, 나머지의 데이터 라인(D2-Dm) 각각에는 n개의 화소(PX)가 연결될 수 있다.

표시부(600)는 복수의 게이트 라인(G1-Gn)에 인가되는 게이트 신호와 복수의 데이터 라인(D1-(Dm+1))에 인가되는 데이터 전압에 따라 영상이 표시되는 표시 영역일 수 있다. 표시 영역 이외의 주변 영역을 비표시 영역이라 할 수 있다.

복수의 화소(PX) 각각은 기본색(primary color) 중 하나의 빛을 낼 수 있다. 기본색의 예로는 적색, 녹색, 청색의 삼원색을 들 수 있으며, 이들 삼원색의 공간적 합 또는 시간적 합으로 원하는 색상이 표시될 수 있다. 적색을 표시하는 적색 화소, 녹색을 표시하는 녹색 화소, 및 청색을 표시하는 청색 화소에 의해 색상이 표시될 수 있으며, 적색 화소, 녹색 화소, 및 청색 화소를 합쳐서 하나의 화소라고 부르기도 한다. 실시예에 따라, 기본색은 황색(yellow), 청록색(cyan), 자홍색(magenta) 등이 될 수 있다.

게이트 구동부(200)는 복수의 게이트 라인(G1-Gn)에 연결되고, 제2 구동 제어신호(CONT2)에 따라 복수의 게이트 신호를 생성하여 복수의 게이트 라인(G1-Gn)에 인가할 수 있다. 제2 구동 제어신호(CONT2)는 복수의 클록 신호를 포함할 수 있고, 게이트 구동부(200)는 복수의 클록 신호에 동기하여 게이트 온 전압의 게이트 신호를 복수의 게이트 라인(G1-Gn)에 순차적으로 인가할 수 있다. 게이트 구동부(200)는 복수의 게이트 구동 블록(SR1-SRn)을 포함할 수 있다. 복수의 게이트 구동 블록(SR1-SRn)은 복수의 게이트 라인(G1-Gn)에 각각 연결되고, 복수의 게이트 구동 블록(SR1-SRn)이 게이트 온 전압의 게이트 신호를 복수의 게이트 라인(G1-Gn)에 순차적으로 인가할 수 있다.

데이터 구동부(300)는 제1 구동 제어신호(CONT1)에 따라 영상 데이터 신호(ImD)를 샘플링 및 홀딩하고, 영상 데이터 신호(ImD)에 대응하는 데이터 전압을 생성할 수 있다. 데이터 구동부(300)에는 복수의 출력 라인(DO1-DOm)이 연결되고, 데이터 구동부(300)는 생성된 데이터 전압을 복수의 출력 라인(DO1-DOm)에 인가할 수 있다. m개의 화소열(PXC1-PXCm)에 대응하여 m개의 출력 라인(DO1-DOm)이 데이터 구동부(300)에 연결될 수 있다. 데이터 구동부(300)는 m개의 출력 라인(DO1-DOm)에 m개의 화소열(PXC1-PXCm)에 대응하는 데이터 전압을 인가할 수 있다.

복수의 출력 라인(DO1-DOm) 각각은 데이터 구동부(300)에 연결된 일단 및 입력 노드(NA1-NAm)에 연결된 타단을 포함한다. 도 1에 예시한 바와 같이, 제1 출력 라인(DO1)은 데이터 구동부(300)에 연결된 일단 및 제1 입력 노드(NA1)에 연결된 타단을 포함할 수 있다. 제1 출력 라인(DO1)에는 제1 화소열(PXC1)에 대응하는 데이터 전압이 인가될 수 있다. 제2 출력 라인(DO2)은 데이터 구동부(300)에 연결된 일단 및 제2 입력 노드(NA2)에 연결된 타단을 포함할 수 있다. 제2 출력 라인(DO2)에는 제2 화소열(PXC2)에 대응하는 데이터 전압이 인가될 수 있다. 제3 출력 라인(DO3)은 데이터 구동부(300)에 연결된 일단 및 제3 입력 노드(NA3)에 연결된 타단을 포함할 수 있다. 제3 출력 라인(DO3)에는 제3 화소열(PXC3)에 대응하는 데이터 전압이 인가될 수 있다. 제m 출력 라인(DOm)은 데이터 구동부(300)에 연결된 일단 및 제m 입력 노드(NAm)에 연결된 타단을 포함할 수 있다. 제m 출력 라인(DOm)에는 제m 화소열(PXCm)에 대응하는 데이터 전압이 인가될 수 있다.

도 1에서는 신호 제어부(100)와 데이터 구동부(300)가 별도로 마련되는 것을 예로 들어 설명하였으나, 실시예에 따라 신호 제어부(100)가 데이터 구동부(300)에 포함될 수 있으며, 신호 제어부(100)와 데이터 구동부(300)가 하나의 구동 IC로 일체화될 수 있다.

디먹스부(400)는 복수의 출력 라인(DO1-DOm)에 연결되는 복수의 스위칭부(DM1-DMm)를 포함할 수 있다. 디먹스부(400)는 m개의 화소열(PXC1-PXCm)에 대응하여 m개의 스위칭부(DM1-DMm)를 포함할 수 있다. 복수의 스위칭부(DM1-DMm)는 대응하는 화소열(PXC1-PXCm)의 일측(예를 들어, 좌측)에 인접한 데이터 라인에 연결되는 제1 스위치(SA1-SAm) 및 대응하는 화소열(PXC1-PXCm)의 타측(예를 들어, 우측)에 인접한 데이터 라인에 연결되는 제2 스위치(SB1-SBm)를 포함할 수 있다. 제1 스위치(SA1-SAm)의 게이트 전극에는 제1 디먹스 제어 신호(DX1)가 인가되고, 제2 스위치(SB1-SBm)의 게이트 전극에는 제2 디먹스 제어 신호(DX2)가 인가될 수 있다.

도 1에 예시한 바와 같이, 제1 스위칭부(DM1)에 포함되는 제1 스위치(SA1)는 제1 디먹스 제어 신호(DX1)가 인가되는 게이트 전극, 제1 입력 노드(NA1)에 연결된 제1 전극, 및 제1 출력 노드(NB1)에 연결된 제2 전극을 포함할 수 있다. 제1 출력 노드(NB1)는 제1 데이터 라인(D1)에 연결된다. 제1 데이터 라인(D1)은 제1 화소열(PXC1)의 일측(예를 들어, 좌측)에 위치할 수 있다. 제1 화소열(PXC1)은 제1 스위칭부(DM1) 또는 제1 출력 라인(DO1)에 대응할 수 있다. 제1 화소열(PXC1)은 제1 데이터 라인(D1)과 제2 데이터 라인(D2) 사이에 위치하는 복수의 화소(PX)를 포함할 수 있다.

제1 스위칭부(DM1)에 포함되는 제2 스위치(SB1)는 제2 디먹스 제어 신호(DX2)가 인가되는 게이트 전극, 제1 입력 노드(NA1)에 연결된 제1 전극, 및 제2 출력 노드(NB2)에 연결된 제2 전극을 포함할 수 있다. 제2 출력 노드(NB2)는 제2 데이터 라인(D2)에 연결된다. 제2 데이터 라인(D2)은 제1 화소열(PXC1)의 타측(예를 들어, 우측)에 위치할 수 있다.

제2 스위칭부(DM2)에 포함되는 제1 스위치(SA2)는 제1 디먹스 제어 신호(DX1)가 인가되는 게이트 전극, 제2 입력 노드(NA2)에 연결된 제1 전극, 및 제2 출력 노드(NB2)에 연결된 제2 전극을 포함할 수 있다. 제2 출력 노드(NB2)는 제2 데이터 라인(D2)에 연결되며, 제2 데이터 라인(D2)은 제2 화소열(PXC2)의 일측(예를 들어, 좌측)에 위치할 수 있다. 제2 화소열(PXC2)은 제2 스위칭부(DM2) 또는 제2 출력 라인(DO2)에 대응할 수 있다. 제2 화소열(PXC2)은 제2 데이터 라인(D2)과 제3 데이터 라인(D3) 사이에 위치하는 복수의 화소(PX)를 포함할 수 있다. 제2 스위칭부(DM2)에 포함되는 제2 스위치(SB2)는 제2 디먹스 제어 신호(DX2)가 인가되는 게이트 전극, 제2 입력 노드(NA2)에 연결된 제1 전극, 및 제3 출력 노드(NB3)에 연결된 제2 전극을 포함할 수 있다. 제3 출력 노드(NB3)는 제3 데이터 라인(D3)에 연결되며, 제3 데이터 라인(D3)은 제2 화소열(PXC2)의 타측(예를 들어, 우측)에 위치할 수 있다.

제3 스위칭부(DM3)에 포함되는 제1 스위치(SA3)는 제1 디먹스 제어 신호(DX1)가 인가되는 게이트 전극, 제3 입력 노드(NA3)에 연결된 제1 전극, 및 제3 출력 노드(NB3)에 연결된 제2 전극을 포함할 수 있다. 제3 출력 노드(NB3)는 제3 데이터 라인(D3)에 연결된다. 제3 데이터 라인(D3)은 제3 화소열(PXC3)의 일측(예를 들어, 좌측)에 위치할 수 있다. 제3 화소열(PXC3)은 제3 스위칭부(DM3) 또는 제3 출력 라인(DO3)에 대응한다. 제3 화소열(PXC3)은 제3 데이터 라인(D3)과 제4 데이터 라인(D4) 사이에 위치하는 복수의 화소(PX)를 포함할 수 있다. 제3 스위칭부(DM3)에 포함되는 제1 스위치(SA3)의 제2 전극은 제3 출력 노드(NB3)를 통해 제2 스위칭부(DM2)에 포함된 제2 스위치(SB2)의 제2 전극에 연결된다.

제3 스위칭부(DM3)에 포함되는 제2 스위치(SB3)는 제2 디먹스 제어 신호(DX2)가 인가되는 게이트 전극, 제3 입력 노드(NA3)에 연결된 제1 전극, 및 제4 출력 노드(NB4)에 연결된 제2 전극을 포함할 수 있다. 제4 출력 노드(NB4)는 제4 데이터 라인(D4)에 연결되며, 제4 데이터 라인(D4)은 제3 화소열(PXC3)의 타측(예를 들어, 우측)에 위치할 수 있다.

제m 스위칭부(DMm)에 포함되는 제1 스위치(SAm)는 제1 디먹스 제어 신호(DX1)가 인가되는 게이트 전극, 제m 입력 노드(NAm)에 연결된 제1 전극, 및 제m 출력 노드(NBm)에 연결된 제2 전극을 포함할 수 있다. 제m 출력 노드(NBm)는 제m 데이터 라인(Dm)에 연결된다. 제m 데이터 라인(Dm)은 제m 화소열(PXCm)의 일측(예를 들어, 좌측)에 위치할 수 있다. 제m 화소열(PXCm)은 제m 스위칭부(DMm) 또는 제m 출력 라인(DOm)에 대응할 수 있다. 제m 화소열(PXCm)은 제m 데이터 라인(Dm)과 제m+1 데이터 라인(D(m+1)) 사이에 위치하는 복수의 화소(PX)를 포함할 수 있다. 제m 스위칭부(DMm)에 포함되는 제1 스위치(SAm)의 제2 전극은 제m 출력 노드(NBm)를 통해 제n-1 스위칭부(미도시)에 포함된 제2 스위치(미도시)의 제2 전극에 연결된다.

제m 스위칭부(DMm)에 포함되는 제2 스위치(SBm)는 제2 디먹스 제어 신호(DX2)가 인가되는 게이트 전극, 제m 입력 노드(NAm)에 연결된 제1 전극, 및 제m+1 출력 노드(NB(m+1))에 연결된 제2 전극을 포함할 수 있다. 제m+1 출력 노드(NB(m+1))는 제m+1 데이터 라인(D(m+1))에 연결되며, 제m+1 데이터 라인(D(m+1))은 제m 화소열(PXCm)의 타측(예를 들어, 우측)에 위치할 수 있다.

이와 같이, 복수의 스위칭부(DM1-DMm)의 제1 스위치(SA1-SAm)는 대응하는 화소열(PXC1-PXCm)의 일측(예를 들어, 좌측)에 위치하는 데이터 라인(D1-Dm)을 대응하는 출력 라인(DO1-DOm)에 연결킬 수 있다. 그리고 복수의 스위칭부(DM1-DMm)의 제2 스위치(SB1-SBm)는 대응하는 화소열(PXC1-PXCm)의 타측(예를 들어, 우측)에 위치하는 데이터 라인(D2-D(m+1))을 대응하는 출력 라인(DO1-DOm)에 연결시킬 수 있다. 그리고 인접한 스위칭부(DM1-DMm) 간에 제1 스위치(SA1-SAm)의 제2 전극과 제2 스위치(SB1-SBm)의 제2 전극이 서로 연결될 수 있다. 이때, 첫 번째의 제1 데이터 라인(D1)에는 제1 스위칭부(DM1)의 제1 스위치(SA1)만이 연결되고, 마지막의 제m+1 데이터 라인(D(m+1))에는 제m 스위칭부(DMm)의 제2 스위치(SBm)만이 연결될 수 있다.

제1 스위치(SA1-SAm)는 제1 디먹스 제어 신호(DX1)에 따라 출력 라인(DO1-DOm)에 인가되는 데이터 전압을 대응하는 화소열(PXC1-PXCm)의 일측(예를 들어, 좌측)에 인접한 데이터 라인(D1-Dm)에 전달할 수 있다. 그리고 제2 스위치(SB1-SBm)는 제2 디먹스 제어 신호(DX2)에 따라 출력 라인(DO1-DOm)에 인가되는 데이터 전압을 대응하는 화소열(PXC1-PXCm)의 타측(예를 들어, 우측)에 인접한 데이터 라인(D2-D(m+1))에 전달할 수 있다.

제1 스위치(SA1-SAm)와 제2 스위치(SB1-SBm)는 p-채널 전계 효과 트랜지스터일 수 있다. p-채널 전계 효과 트랜지스터는 게이트 전극에 인가되는 로우 레벨 전압에 의해 턴 온되고 게이트 전극에 인가되는 하이 레벨 전압에 의해 턴 오프된다. 또는, 실시예에 따라 제1 스위치(SA1-SAm) 또는 제2 스위치(SB1-SBm)는 n-채널 전계 효과 트랜지스터일 수 있다. n-채널 전계 효과 트랜지스터는 게이트 전극에 인가되는 하이 레벨 전압에 의해 턴 온되고 게이트 전극에 인가되는 로우 레벨 전압에 의해 턴 오프된다. 이하, 제1 스위치(SA1-SAm)와 제2 스위치(SB1-SBm)가 p-채널 전계 효과 트랜지스터인 것을 예로 들어 설명한다.

도 2는 일 실시예에 따른 화소를 나타낸다.

도 2를 참조하면, 도 1의 복수의 게이트 라인(G1-Gm) 중 어느 하나의 게이트 라인(Gi)과 복수의 데이터 라인(D1-D(m+1)) 중 어느 하나의 데이터 라인(Dj)에 연결된 화소(PX)를 예로 들어 설명한다.

화소(PX)는 화소 회로(10) 및 발광 소자(LED)를 포함한다. 화소 회로(10)는 스위칭 트랜지스터(M1), 구동 트랜지스터(M2), 및 유지 커패시터(Cst)를 포함할 수 있다.

스위칭 트랜지스터(M1)는 게이트 라인(Gi)에 연결된 게이트 전극, 데이터 라인(Dj)에 연결된 제1 전극, 및 구동 트랜지스터(M2)의 게이트 전극에 연결된 제2 전극을 포함한다. 스위칭 트랜지스터(M1)는 게이트 라인(Gi)에 인가된 게이트 온 전압의 게이트 신호에 의해 턴 온되고, 데이터 라인(Dj)에 인가된 데이터 전압을 구동 트랜지스터(M2)의 게이트 전극에 전달한다.

구동 트랜지스터(M2)는 스위칭 트랜지스터(M1)의 제2 전극에 연결된 게이트 전극, 제1 전원 전압(ELVDD)에 연결된 제1 전극, 및 발광 소자(LED)에 연결된 제2 전극을 포함한다. 구동 트랜지스터(M2)는 게이트 전극에 인가된 데이터 전압에 대응하는 전류를 발광 소자(LED)로 흘릴 수 있다.

유지 커패시터(Cst)는 제1 전원 전압(ELVDD)에 연결된 일 전극 및 구동 트랜지스터(M2)의 게이트 전극에 연결된 타 전극을 포함한다. 유지 커패시터(Cst)는 구동 트랜지스터(M2)에 인가된 데이터 전압을 유지시키는 역할을 할 수 있다.

발광 소자(LED)는 구동 트랜지스터(M2)의 타단에 연결된 애노드 전극, 제2 전원 전압(ELVSS)에 연결된 캐소드 전극, 및 애노드 전극과 캐소드 전극 사이에 위치하는 발광층을 포함할 수 있다. 제1 전원 전압(ELVDD)은 하이 레벨 전압이고, 제2 전원 전압(ELVSS)은 로우 레벨 전압일 수 있다. 발광층은 유기 발광 물질과 무기 발광 물질 중 적어도 하나를 포함할 수 있다. 발광 소자(LED)는 유기 발광 물질을 포함하는 유기 발광 다이오드 또는 무기 발광 물질을 포함하는 무기 발광 다이오드일 수 있다.

스위칭 트랜지스터(M1)와 구동 트랜지스터(M2)는 p-채널 전계 효과 트랜지스터일 수 있다. 또는, 실시예에 따라 스위칭 트랜지스터(M1) 또는 구동 트랜지스터(M2)는 n-채널 전계 효과 트랜지스터일 수 있다. 이하, 스위칭 트랜지스터(M1)와 구동 트랜지스터(M2)가 p-채널 전계 효과 트랜지스터인 것을 예로 들어 설명한다.

이상, 도 2에서 설명한 화소(PX)는 표시 장치의 구동 방법을 설명하기 위한 일 실시예에 불과하며, 화소(PX)의 구조는 한정되지 않으며, 다양한 구조의 화소(PX)가 표시 장치에 적용될 수 있다.

이제, 도 1 내지 도 3을 참조하여 표시 장치의 구동 방법에 대하여 설명한다.

도 3은 도 1의 표시 장치의 구동 방법의 일 실시예를 나타내는 타이밍도이다.

도 1 내지 도 3을 참조하면, 게이트 구동부(200)는 복수의 게이트 라인(G1-Gn)에 복수의 게이트 신호(S1-Sn)를 인가한다. 복수의 게이트 신호(S1-Sn)는 로우 레벨(L)의 게이트 온 전압 및 하이 레벨(H)의 게이트 오프 전압의 조합으로 이루어질 수 있다. 게이트 온 전압의 게이트 신호(S1-Sn)는 복수의 게이트 라인(G1-Gn)에 순차적으로 인가될 수 있다. 복수의 게이트 신호(S1-Sn) 각각의 게이트 온 전압은 2 수평주기 동안 인가될 수 있고, 시간적으로 인접한 게이트 온 전압의 게이트 신호(S1-Sn)는 1 수평주기 동안 서로 중첩될 수 있다. 수평주기(1H)는 수평 동기 신호(Hsync)의 한 주기와 동일할 수 있다.

예를 들어, 제1 게이트 라인(G1)에 인가되는 제1 게이트 신호(S1)는 2 수평주기 동안 게이트 온 전압으로 인가되고, 제2 게이트 라인(G2)에 인가되는 제2 게이트 신호(S2)는 게이트 온 전압의 제1 게이트 신호(S1)의 인가 시점에서 1 수평주기 이후에 게이트 온 전압으로 인가된다. 그리고 제3 게이트 라인(G3)에 인가되는 제3 게이트 신호(S3)는 게이트 온 전압의 제2 게이트 신호(S2)의 인가 시점에서 1 수평주기 이후에 게이트 온 전압으로 인가된다. 이러한 방식으로, 제1 게이트 라인(G1)부터 제n 게이트 라인(Gn)까지 게이트 온 전압의 게이트 신호(S1-Sn)가 순차적으로 인가될 수 있다.

제1 디먹스 제어 신호(DX1)와 제2 디먹스 제어 신호(DX2)는 로우 레벨(L)의 게이트 온 전압 및 하이 레벨(H)의 게이트 오프 전압의 조합으로 이루어질 수 있다. 제1 디먹스 제어 신호(DX1)는 1 수평주기의 게이트 온 전압과 1 수평주기의 게이트 오프 전압이 반복적으로 인가되는 클록 신호일 수 있다. 제2 디먹스 제어 신호(DX2)는 제1 디먹스 제어 신호(DX2)의 역상 신호일 수 있다.

예를 들어, 제1 디먹스 제어 신호(DX1)는 제1 게이트 신호(S1)가 게이트 온 전압으로 인가되는 시점부터 1 수평주기 동안 게이트 온 전압으로 인가되고, 다음의 1 수평주기 동안 게이트 오프 전압으로 인가되며, 1 수평주기 간격으로 게이트 온 전압과 게이트 오프 전압으로 반복적으로 변동될 수 있다. 그리고 제2 디먹스 제어 신호(DX2)는 제1 게이트 신호(S1)가 게이트 온 전압으로 인가되는 시점부터 1 수평주기 동안 게이트 오프 전압으로 인가되고, 다음의 1 수평주기 동안 게이트 온 전압으로 인가되며, 1 수평주기 간격으로 게이트 오프 전압과 게이트 온 전압으로 반복적으로 변동될 수 있다.

제1 게이트 신호(S1)와 제1 디먹스 제어 신호(DX1)가 게이트 온 전압으로 인가되는 1 수평주기 동안, 제1 게이트 라인(G1)에 연결된 복수의 화소(PX) 각각의 스위칭 트랜지스터(M1)가 턴 온되고, 복수의 스위칭부(DM1-DMm) 각각의 제1 스위치(SA1-SAm)가 턴 온된다. 이때, 데이터 구동부(300)는 제1 데이터 전압(DATA(1))을 복수의 출력 라인(DO1-DOm)으로 출력하고, 제1 데이터 전압(DATA(1))은 제1 스위치(SA1-SAm)를 통해 제1 그룹의 데이터 라인(D1-Dm)에 전달된다. 제1 그룹의 데이터 라인(D1-Dm)은 전체의 데이터 라인(D1-D(m+1))에서 마지막의 제m+1 데이터 라인(D(m+1))을 제외한 데이터 라인(D1-Dm)일 수 있다. 즉, 제1 게이트 라인(G1)에 연결된 복수의 화소(PX)를 포함하는 제1 화소행에 대응하는 제1 데이터 전압(DATA(1))이 제1 스위치(SA1-SAm)를 통해 제1 그룹의 데이터 라인(D1-Dm)에 전달될 수 있다. 제1 게이트 라인(G1)에 연결된 복수의 화소(PX)는 각각의 일측(예를 들어, 좌측)에 인접한 제1 그룹의 데이터 라인(D1-Dm)에 연결되어 있으므로, 제1 스위치(SA1-SAm)를 통해 제1 그룹의 데이터 라인(D1-Dm)에 전달되는 제1 데이터 전압(DATA(1))이 제1 게이트 라인(G1)에 연결된 복수의 화소(PX)에 입력될 수 있다. 제1 데이터 전압(DATA(1))은 각 화소(PX)의 스위칭 트랜지스터(M1)를 통해 구동 트랜지스터(M2)에 전달되고, 제1 화소행에 포함된 복수의 화소(PX)는 제1 데이터 전압(DATA(1))에 대응하는 휘도로 발광할 수 있다.

다음으로, 제2 게이트 신호(S2)와 제2 디먹스 제어 신호(DX2)가 게이트 온 전압으로 인가되는 1 수평주기 동안, 제2 게이트 라인(G2)에 연결된 복수의 화소(PX) 각각의 스위칭 트랜지스터(M1)가 턴 온되고, 복수의 스위칭부(DM1-DMm) 각각의 제2 스위치(SB1-SBm)가 턴 온된다. 이때, 제1 게이트 신호(S1)는 게이트 온 전압을 유지하고, 제1 디먹스 제어 신호(DX1)는 게이트 오프 전압으로 변동된다. 데이터 구동부(300)는 제2 데이터 전압(DATA(2))을 복수의 출력 라인(DO1-DOm)으로 출력하고, 제2 데이터 전압(DATA(2))은 제2 스위치(SB1-SBm)를 통해 제2 그룹의 데이터 라인(D2-D(m+1))에 전달된다. 제2 그룹의 데이터 라인(D2-D(m+1))은 전체의 데이터 라인(D1-D(m+1)) 중에서 첫 번째의 제1 데이터 라인(D1)을 제외한 데이터 라인(D2-D(m+1))일 수 있다. 즉, 제2 게이트 라인(G2)에 연결된 복수의 화소(PX)를 포함하는 제2 화소행에 대응하는 제2 데이터 전압(DATA(2))이 제2 스위치(SB1-SBm)를 통해 제2 그룹의 데이터 라인(D2-D(m+1))에 전달될 수 있다. 제2 게이트 라인(G2)에 연결된 복수의 화소(PX)는 각각의 타측(예를 들어, 우측)에 인접한 제2 그룹의 데이터 라인(D2-D(m+1))에 연결되어 있으므로, 제2 스위치(SB1-SBm)를 통해 제2 그룹의 데이터 라인(D2-D(m+1))에 전달되는 제2 데이터 전압(DATA(2))이 제2 게이트 라인(G2)에 연결된 복수의 화소(PX)에 입력될 수 있다. 제2 데이터 전압(DATA(2))은 각 화소(PX)의 스위칭 트랜지스터(M1)를 통해 구동 트랜지스터(M2)에 전달되고, 제2 화소행에 포함된 복수의 화소(PX)는 제2 데이터 전압(DATA(2))에 대응하는 휘도로 발광할 수 있다.

다음으로, 제3 게이트 신호(S3)와 제1 디먹스 제어 신호(DX1)가 게이트 온 전압으로 인가되는 1 수평주기 동안, 제3 게이트 라인(G3)에 연결된 복수의 화소(PX) 각각의 스위칭 트랜지스터(M1)가 턴 온되고, 복수의 스위칭부(DM1-DMm) 각각의 제1 스위치(SA1-SAm)가 턴 온된다. 이때, 제2 게이트 신호(S2)는 게이트 온 전압을 유지하고, 제2 디먹스 제어 신호(DX2)는 게이트 오프 전압으로 변동된다. 데이터 구동부(300)는 제3 데이터 전압(DATA(3))을 복수의 출력 라인(DO1-DOm)으로 출력하고, 제3 데이터 전압(DATA(3))은 제1 스위치(SA1-SAm)를 통해 제1 그룹의 데이터 라인(D1-Dm)에 전달된다. 즉, 제3 게이트 라인(G3)에 연결된 복수의 화소(PX)를 포함하는 제3 화소행에 대응하는 제3 데이터 전압(DATA(3))이 제1 스위치(SA1-SAm)를 통해 제1 그룹의 데이터 라인(D1-Dm)에 전달될 수 있다. 제3 게이트 라인(G3)에 연결된 복수의 화소(PX)는 각각의 일측(예를 들어, 좌측)에 인접한 제1 그룹의 데이터 라인(D1-Dm)에 연결되어 있으므로, 제1 스위치(SA1-SAm)를 통해 제1 그룹의 데이터 라인(D1-Dm)에 전달되는 제3 데이터 전압(DATA(3))이 제3 게이트 라인(G3)에 연결된 복수의 화소(PX)에 입력될 수 있다. 제3 데이터 전압(DATA(3))은 각 화소(PX)의 스위칭 트랜지스터(M1)를 통해 구동 트랜지스터(M2)에 전달되고, 제3 화소행에 포함된 복수의 화소(PX)는 제3 데이터 전압(DATA(3))에 대응하는 휘도로 발광할 수 있다.

다음으로, 제4 게이트 신호(S4)와 제2 디먹스 제어 신호(DX2)가 게이트 온 전압으로 인가되는 1 수평주기 동안, 제4 게이트 라인(G4)에 연결된 복수의 화소(PX) 각각의 스위칭 트랜지스터(M1)가 턴 온되고, 복수의 스위칭부(DM1-DMm) 각각의 제2 스위치(SB1-SBm)가 턴 온된다. 이때, 제3 게이트 신호(S3)는 게이트 온 전압을 유지하고, 제1 디먹스 제어 신호(DX1)는 게이트 오프 전압으로 변동된다. 데이터 구동부(300)는 제4 데이터 전압(DATA(4))을 복수의 출력 라인(DO1-DOm)으로 출력하고, 제4 데이터 전압(DATA(4))은 제2 스위치(SB1-SBm)를 통해 제2 그룹의 데이터 라인(D2-D(m+1))에 전달된다. 즉, 제4 게이트 라인(G4)에 연결된 복수의 화소(PX)를 포함하는 제4 화소행에 대응하는 제4 데이터 전압(DATA(4))이 제2 스위치(SB1-SBm)를 통해 제2 그룹의 데이터 라인(D2-D(m+1))에 전달될 수 있다. 제4 게이트 라인(G4)에 연결된 복수의 화소(PX)는 각각의 타측(예를 들어, 우측)에 인접한 제2 그룹의 데이터 라인(D2-D(m+1))에 연결되어 있으므로, 제2 스위치(SB1-SBm)를 통해 제2 그룹의 데이터 라인(D2-D(m+1))에 전달되는 제4 데이터 전압(DATA(4))이 제4 게이트 라인(G4)에 연결된 복수의 화소(PX)에 인가될 수 있다. 제4 데이터 전압(DATA(4))은 각 화소(PX)의 스위칭 트랜지스터(M1)를 통해 구동 트랜지스터(M2)에 전달되고, 제4 화소행에 포함된 복수의 화소(PX)는 제4 데이터 전압(DATA(4))에 대응하는 휘도로 발광할 수 있다.

이러한 방식으로, 한 프레임 동안 제1 화소행부터 제n 화소행까지 순차적으로 데이터 전압(DATA)이 복수의 화소(PX)에 입력될 수 있다.

상술한 바와 같이, 홀수의 게이트 라인(G1, G3, ..., G(n-1))에 연결된 화소(PX)에는 제1 그룹의 데이터 라인(D1-Dm)을 통해 데이터 전압(DATA)이 인가되고, 짝수의 게이트 라인(G2, G4, ..., Gn)에 연결된 화소(PX)에는 제2 그룹의 데이터 라인(D2-D(m+1))을 통해 데이터 전압(DATA)이 인가됨에 따라 복수의 게이트 신호(S1-Sn) 각각의 게이트 온 전압은 2 수평주기 동안 유지될 수 있다.

게이트 신호(S1-Sn)는 순차적으로 연결된 복수의 게이트 구동 블록(SR1-SRn)으로부터 순차적으로 출력되는 신호이고, 로우 레벨 전압에서 하이 레벨 전압으로 변동하거나 하이 레벨 전압에서 로우 레벨 전압으로 변동하는 신호이다. 반면, 데이터 전압(DATA)은 데이터 구동부(300)에서 복수의 데이터 라인(D1-D(m+1))에 동시에 출력되고 앞서 출력된 데이터 전압(DATA)과의 차이에 해당하는 만큼 변동한다. 따라서, 데이터 전압(DATA)은 빠르게 복수의 데이터 라인(D1-D(m+1))에 충전되는 반면, 게이트 신호(S1-Sn)는 상대적으로 느리게 게이트 라인(G1-Gn)에 충전 또는 방전된다.

만일, 게이트 신호(S1-Sn)가 게이트 온 전압으로 인가되는 시간이 1 수평주기인 경우, 실제적으로 데이터 전압(DATA)이 화소(PX)에 입력되는 시간은 1 수평주기에서 게이트 신호(S1-Sn)가 게이트 오프 전압에서 게이트 온 전압으로 변동하는 시간과 게이트 온 전압에서 게이트 오프 전압으로 변동하는 시간을 제외한 시간이 될 수 있다.

하지만, 상술한 바와 같이 게이트 온 전압의 게이트 신호(S1-Sn)가 2 수평주기 동안 유지됨에 따라 1 수평주기에서 게이트 신호(S1-Sn)가 게이트 오프 전압에서 게이트 온 전압으로 변동되는 시간을 제외한 나머지 모든 시간 동안 데이터 전압(DATA)이 화소(PX)에 입력될 수 있다. 즉, 화소(PX)에 데이터 전압(DATA)이 입력되는 시간을 증가시킬 수 있고, 화소(PX)에 입력되는 데이터 전압(DATA)의 충전 효율을 향상시킬 수 있다.

이하, 도 4를 참조하여 도 1의 표시 장치의 다른 실시예의 구동 방법에 대하여 설명한다. 도 3에서 설명한 특징과 비교하여 차이점 위주로 설명한다.

도 4는 도 1의 표시 장치의 구동 방법의 다른 실시예를 나타내는 타이밍도이다.

도 4를 참조하면, 게이트 온 전압의 제1 게이트 신호(S1)가 인가되는 시점은 제1 디먹스 제어 신호(DX1)가 게이트 온 전압으로 인가되는 시점보다 선행 시간(PT)만큼 빠를 수 있다. 즉, 게이트 온 전압의 제1 게이트 신호(S1)가 인가되는 시점부터 선행 시간(PT) 이후에 제1 디먹스 제어 신호(DX1)가 게이트 온 전압으로 인가될 수 있다.

게이트 온 전압의 제2 게이트 신호(S2)가 인가되는 시점은 제2 디먹스 제어 신호(DX2)가 게이트 온 전압으로 인가되는 시점보다 선행 시간(PT)만큼 빠를 수 있다. 즉, 게이트 온 전압의 제2 게이트 신호(S2)가 인가되는 시점부터 선행 시간(PT) 이후에 제2 디먹스 제어 신호(DX2)가 게이트 온 전압으로 인가될 수 있다.

또한, 게이트 온 전압의 제3 게이트 신호(S3)가 인가되는 시점은 제1 디먹스 제어 신호(DX1)가 게이트 온 전압으로 변동되는 시점보다 선행 시간(PT)만큼 빠를 수 있다. 즉, 게이트 온 전압의 제3 게이트 신호(S3)가 인가되는 시점부터 선행 시간(PT) 이후에 제1 디먹스 제어 신호(DX1)가 게이트 온 전압으로 변동될 수 있다.

또한, 게이트 온 전압의 제4 게이트 신호(S4)가 인가되는 시점은 제2 디먹스 제어 신호(DX2)가 게이트 온 전압으로 변동되는 시점보다 선행 시간(PT)만큼 빠를 수 있다. 즉, 게이트 온 전압의 제4 게이트 신호(S4)가 인가되는 시점부터 선행 시간(PT) 이후에 제2 디먹스 제어 신호(DX2)가 게이트 온 전압으로 변동될 수 있다.

즉, 게이트 온 전압의 게이트 신호(S1-Sn)이 인가되는 시점은 대응하는 제1 디먹스 제어 신호(DX1) 또는 제2 디먹스 제어 신호(DX2)가 게이트 온 전압으로 변동하는 시점보다 선행 시간(PT)만큼 빠를 수 있다.

선행 시간(PT)은 대략 1/2 수평주기일 수 있다. 또는 선행 시간(PT)은 게이트 신호(S1-Sn)가 게이트 오프 전압에서 게이트 온 전압으로 변동하는 시간에 대응될 수 있다.

이에 따라, 선행 시간(PT) 동안 게이트 신호(S1-Sn)가 게이트 오프 전압에서 게이트 온 전압으로 변동되고, 그 후 게이트 신호(S1-Sn)가 게이트 온 전압으로 유지되는 1 수평주기 동안 데이터 라인(D1-D(m+1))에 데이터 전압(DATA)이 인가되어 화소(PX)에 입력될 수 있다. 또한, 1 수평주기 동안 데이터 전압(DATA)이 화소(PX)에 입력되고, 그 후 나머지 시간 동안 게이트 신호(S1-Sn)가 게이트 온 전압에서 게이트 오프 전압으로 변동될 수 있다. 즉, 게이트 신호(S1-Sn)가 게이트 오프 전압에서 게이트 온 전압으로 변동하는 시간이나 게이트 온 전압에서 게이트 오프 전압으로 변동하는 시간에 상관없이 데이터 전압(DATA)은 1 수평주기 동안 화소(PX)에 입력될 수 있고, 화소(PX)에 입력되는 데이터 전압(DATA)의 충전 효율이 향상될 수 있다.

이러한 차이점을 제외하고, 도 1 내지 도 3의 실시예에서 설명한 특징들은 도 4의 실시예에 모두 적용될 수 있으므로, 실시예들 간에 중복되는 설명은 생략한다.

지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

100: 신호 제어부
200: 게이트 구동부
300: 데이터 구동부
400: 디먹스부
600: 표시부

Claims

데이터 전압을 생성하는 데이터 구동부;
상기 데이터 구동부에 연결된 일단 및 제1 입력 노드에 연결된 타단을 포함하고, 제1 화소열에 대응하는 데이터 전압이 인가되는 제1 출력 라인;
상기 데이터 구동부에 연결된 일단 및 제2 입력 노드에 연결된 타단을 포함하고, 제2 화소열에 대응하는 데이터 전압이 인가되는 제2 출력 라인;
제1 데이터 라인에 연결된 제1 출력 노드;
상기 제1 데이터 라인에 인접한 제2 데이터 라인에 연결된 제2 출력 노드;
상기 제2 데이터 라인에 인접한 제3 데이터 라인에 연결된 제3 출력 노드;
상기 제1 입력 노드, 상기 제1 출력 노드, 및 상기 제2 출력 노드에 연결되고, 상기 제1 출력 라인에 인가되는 제1 데이터 전압을 상기 제1 데이터 라인과 상기 제2 데이터 라인에 선택적으로 전달하는 제1 스위칭부; 및
상기 제2 입력 노드, 상기 제2 출력 노드, 및 상기 제3 출력 노드에 연결되고, 상기 제2 출력 라인에 인가되는 제2 데이터 전압을 상기 제2 데이터 라인과 상기 제3 데이터 라인에 선택적으로 전달하는 제2 스위칭부를 포함하는 표시 장치.
제1 항에 있어서,
상기 제1 스위칭부는,
제1 디먹스 제어 신호가 인가되는 게이트 전극, 상기 제1 입력 노드에 연결된 제1 전극, 및 상기 제1 출력 노드에 연결된 제2 전극을 포함하는 제1 스위치; 및
제2 디먹스 제어 신호가 인가되는 게이트 전극, 상기 제1 입력 노드에 연결된 제1 전극, 및 상기 제2 출력 노드에 연결된 제2 전극을 포함하는 제2 스위치를 포함하는 표시 장치.
제2 항에 있어서,
상기 제2 스위칭부는,
상기 제1 디먹스 제어 신호가 인가되는 게이트 전극, 상기 제2 입력 노드에 연결된 제1 전극, 및 상기 제2 출력 노드에 연결된 제2 전극을 포함하는 제3 스위치; 및
상기 제2 디먹스 제어 신호가 인가되는 게이트 전극, 상기 제2 입력 노드에 연결된 제1 전극, 및 상기 제3 출력 노드에 연결된 제2 전극을 포함하는 제3 스위치를 포함하는 표시 장치.
제3 항에 있어서,
상기 제2 디먹스 제어 신호는 상기 제1 디먹스 제어 신호의 역상 신호인 표시 장치.
제1 항에 있어서,
상기 제1 화소열은 상기 제1 데이터 라인과 상기 제2 데이터 라인 사이에 위치하는 복수의 제1 화소를 포함하고,
상기 제2 화소열은 상기 제2 데이터 라인과 상기 제3 데이터 라인 사이에 위치하는 복수의 제2 화소를 포함하고,
상기 복수의 제1 화소 중에서 홀수의 화소행에 위치하는 화소는 상기 제1 데이터 라인에 연결되고, 상기 복수의 제1 화소 중에서 짝수의 화소행에 위치하는 화소는 상기 제2 데이터 라인에 연결되고,
상기 복수의 제2 화소 중에서 홀수의 화소행에 위치하는 화소는 상기 제2 데이터 라인에 연결되고, 상기 복수의 제2 화소 중에서 짝수의 화소행에 위치하는 화소는 상기 제3 데이터 라인에 연결되는 표시 장치.
제5 항에 있어서,
상기 복수의 제1 화소 및 상기 복수의 제2 화소에 연결되는 복수의 게이트 라인; 및
상기 복수의 게이트 라인에 게이트 온 전압의 게이트 신호를 순차적으로 인가하는 게이트 구동부를 더 포함하고,
상기 게이트 신호의 게이트 온 전압은 2 수평주기 동안 인가되고, 시간적으로 인접한 게이트 온 전압의 게이트 신호는 1 수평주기 동안 서로 중첩되는 표시 장치.
제6 항에 있어서,
상기 제1 스위칭부는 제1 디먹스 제어 신호에 따라 상기 제1 데이터 전압을 상기 제1 데이터 라인에 전달하고, 제2 디먹스 제어 신호에 따라 상기 제1 데이터 전압을 상기 제2 데이터 라인에 전달하고,
상기 제2 스위칭부는 상기 제1 디먹스 제어 신호에 따라 상기 제2 데이터 전압을 상기 제2 데이터 라인에 전달하고, 상기 제2 디먹스 제어 신호에 따라 상기 제2 데이터 전압을 상기 제3 데이터 라인에 전달하며,
상기 제1 디먹스 제어 신호와 상기 제2 디먹스 제어 신호는 상기 제1 수평주기의 게이트 온 전압과 상기 제1 수평주기의 게이트 오프 전압의 조합으로 이루어지는 표시 장치.
제7 항에 있어서,
상기 홀수의 화소행에 대응하는 게이트 라인에 인가되는 게이트 신호가 게이트 온 전압으로 인가되는 시점에 상기 제1 디먹스 제어 신호가 게이트 온 전압으로 인가되는 표시 장치.
제8 항에 있어서,
상기 짝수의 화소행에 대응하는 게이트 라인에 인가되는 게이트 신호가 게이트 온 전압으로 인가되는 시점에 상기 제2 디먹스 제어 신호가 게이트 온 전압으로 인가되는 표시 장치.
제7 항에 있어서,
상기 홀수의 화소행에 대응하는 게이트 라인에 인가되는 게이트 신호가 게이트 온 전압으로 인가되는 시점부터 미리 정해진 선행 시간 이후에 상기 제1 디먹스 제어 신호가 게이트 온 전압으로 인가되는 표시 장치.
제10 항에 있어서,
상기 짝수의 화소행에 대응하는 게이트 라인에 인가되는 게이트 신호가 게이트 온 전압으로 인가되는 시점부터 상기 선행 시간 이후에 상기 제2 디먹스 제어 신호가 게이트 온 전압으로 인가되는 표시 장치.
제11 항에 있어서,
상기 선행 시간은 게이트 신호가 게이트 오프 전압에서 게이트 온 전압으로 변동하는 시간에 대응하는 표시 장치.
제11 항에 있어서,
상기 선행 시간은 1/2 수평주기인 표시 장치.
제2 방향으로 배열되는 복수의 제1 화소를 포함하는 제1 화소열;
상기 제1 화소열에 인접하여 상기 제2 방향으로 배열되는 복수의 제2 화소를 포함하는 제2 화소열;
상기 제1 화소열의 일측에 위치하고 상기 제2 방향으로 연장되는 제1 데이터 라인;
상기 제1 화소열과 상기 제2 화소열 사이에 위치하고 상기 제2 방향으로 연장되는 제2 데이터 라인;
상기 제2 화소열의 타측에 위치하고 상기 제2 방향으로 연장되는 제3 데이터 라인;
상기 제1 화소열에 대응하는 제1 출력 라인에 인가되는 제1 데이터 전압을 상기 제1 데이터 라인과 상기 제2 데이터 라인에 선택적으로 인가하는 제1 스위칭부; 및
상기 제2 화소열에 대응하는 제2 출력 라인에 인가되는 제2 데이터 전압을 상기 제2 데이터 라인과 상기 제3 데이터 라인에 선택적으로 인가하는 제2 스위칭부를 포함하는 표시 장치.
제14 항에 있어서,
상기 복수의 제1 화소 중에서 홀수의 화소행에 위치하는 화소는 상기 제1 데이터 라인에 연결되고, 상기 복수의 제1 화소 중에서 짝수의 화소행에 위치하는 화소는 상기 제2 데이터 라인에 연결되고,
상기 복수의 제2 화소 중에서 홀수의 화소행에 위치하는 화소는 상기 제2 데이터 라인에 연결되고, 상기 복수의 제2 화소 중에서 짝수의 화소행에 위치하는 화소는 상기 제3 데이터 라인에 연결되는 표시 장치.
제15 항에 있어서,
상기 제1 스위칭부가 상기 제1 데이터 전압을 상기 제1 데이터 라인에 전달할 때 상기 제2 스위칭부는 상기 제2 데이터 전압을 상기 제2 데이터 라인에 전달하고, 상기 제1 스위칭부가 상기 제1 데이터 전압을 상기 제2 데이터 라인에 전달할 때 상기 제2 스위칭부는 상기 제2 데이터 전압을 상기 제3 데이터 라인에 전달하는 표시 장치.
제15 항에 있어서,
상기 복수의 제1 화소 및 상기 복수의 제2 화소에 연결되고, 상기 제2 방향과 교차하는 제1 방향으로 연장되는 복수의 게이트 라인을 더 포함하고,
상기 복수의 게이트 라인에는 게이트 온 전압과 게이트 오프 전압의 조합으로 이루어진 게이트 신호가 순차적으로 인가되고, 상기 게이트 신호의 게이트 온 전압은 2 수평주기 동안 인가되고, 시간적으로 인접한 게이트 온 전압의 게이트 신호는 1 수평주기 동안 서로 중첩되는 표시 장치.
제17 항에 있어서,
상기 제1 스위칭부는 제1 디먹스 제어 신호에 따라 상기 제1 데이터 전압을 상기 제1 데이터 라인에 전달하고, 제2 디먹스 제어 신호에 따라 상기 제1 데이터 전압을 상기 제2 데이터 라인에 전달하고,
상기 제2 스위칭부는 상기 제1 디먹스 제어 신호에 따라 상기 제2 데이터 전압을 상기 제2 데이터 라인에 전달하고, 상기 제2 디먹스 제어 신호에 따라 상기 제2 데이터 전압을 상기 제3 데이터 라인에 전달하며,
상기 제1 디먹스 제어 신호와 상기 제2 디먹스 제어 신호는 상기 제1 수평주기의 게이트 온 전압과 상기 제1 수평주기의 게이트 오프 전압의 조합으로 이루어지는 표시 장치.
복수의 화소열;
상기 복수의 화소열의 개수에 대응하는 개수의 복수의 스위칭부; 및
상기 복수의 화소열의 개수보다 하나 많은 개수의 복수의 데이터 라인을 포함하고,
상기 복수의 스위칭부 각각은,
대응하는 화소열에 포함된 복수의 화소 중 일부가 연결된 제1 데이터 라인에 데이터 전압을 전달하는 제1 스위치; 및
상기 대응하는 화소열에 포함된 복수의 화소 중 나머지가 연결된 제2 데이터 라인에 데이터 전압을 전달하는 제2 스위치를 포함하고,
상기 복수의 스위칭부 중에서 어느 하나의 제1 스위칭부에 포함된 제2 스위치는 상기 제1 스위칭부에 인접한 제2 스위칭부에 포함된 제1 스위치와 서로 연결되어 있는 표시 장치.
제19 항에 있어서,
상기 제1 스위칭부에 포함된 제2 스위치에 연결된 데이터 라인은 상기 제2 스위칭부에 포함된 제1 스위치에 연결되는 표시 장치.