KR100563886B1 - 표시 장치 - Google Patents

Abstract

동작점 전압 신호 및 전류 비디오 신호에 의해 화소를 구동한다. 비디오 데이터 처리 회로(46A, 46B)에서, 동작점 전압 신호 및 전류 비디오 신호를 취득하여 기억하고, 1수평 라인의 기간 데이터 라인에 전류 신호를 출력한다. 따라서, 동작점 전압 신호 및 전류 비디오 신호에 의해, 전류 구동형 화소 회로(50)를 구동할 수 있다.

비디오 데이터 처리 회로, 데이터 라인, 화소 회로, 전류 구동형 화소 회로, 수평 시프트 레지스터

Description

표시 장치{DISPLAY DEVICE}

도 1은 실시예의 구성을 도시하는 도면.

도 2는 화소 회로의 구성예를 도시하는 도면.

도 3은 도 1의 회로를 보다 상세히 도시하는 도면.

도 4는 도 1, 도3의 회로의 각종 신호 파형을 도시하는 도면.

도 5는 도 1, 도 3의 회로의 타이밍차트.

도 6은 DS1, DS2의 발생을 위한 회로 구성을 도시하는 도면.

도 7은 도 6의 회로의 신호 파형을 도시하는 도면.

도 8은 화소 회로의 다른 구성예를 도시하는 도면.

도 9는 도 8의 화소 회로를 채용한 경우의 구성을 도시하는 도면.

도 10은 화소 회로의 또 다른 구성예를 도시하는 도면.

도 11은 도 10의 회로의 각종 신호 파형을 도시하는 도면.

도 12는 다른 실시예의 구성을 도시하는 도면.

도 13은도 12의 실시예에서의 신호 파형을 도시하는 도면.

도 14는 RGB의 3색 표시를 행하는 경우의 비디오 신호의 취득 신호의 발생을 위한 회로를 도시하는 도면.

도 15는 도 14의 회로에서의 신호 파형도.

도 16은 표시 장치의 전체 구성을 도시하는 모식도.

<도면의 주요 부분에 대한 부호의 설명>

40 : 수평 시프트 레지스터

46 : 비디오 데이터 처리 회로

50 : 전류 구동형 화소 회로

74, 76 : NAND 게이트

80 : 전류·전압 변환 회로

본 발명은, 매트릭스 형상으로 배치된 화소에 전류 비디오 신호를 공급하여, 이 전류 비디오 신호에 대응하는 전류를 발광 소자에 흘려 표시를 행하는 표시 장치에 관한 것이다.

자발광 소자인 일렉트로루미네센스(Electroluminescence: 이하 EL) 소자를 각 화소에 발광 소자로서 이용한 EL 표시 장치는, 자발광형임과 함께, 얇고 소비 전력이 작은 등의 유리한 점이 있어, 액정 표시 장치(LCD)나 CRT 등의 표시 장치를 대체할 표시 장치로서 주목받고 있다.

특히, EL 소자를 개별로 제어하는 박막 트랜지스터(TFF) 등의 스위치 소자를 각 화소에 설치하여, 화소마다 EL 소자를 제어하는 액티브 매트릭스형 EL 표시 장치에서는, 고정밀의 표시가 가능하다.

이 액티브 매트릭스형 EL 표시 장치에서는, 기판 상에 복수개의 게이트 라인이 행 방향으로 연장되며, 복수개의 데이터 라인 및 전원 라인이 열 방향으로 연장되어 있고, 각 화소는 유기 EL 소자와, 선택 TFT, 구동용 TFT 및 축적 용량을 구비하고 있다. 게이트 라인을 선택함으로써 선택 TFT를 온하여, 데이터 라인 상의 데이터 전압(전압 비디오 신호)을 축적 용량에 충전하고, 이 전압으로 구동 TFT를 온하여 전원 라인으로부터의 전력을 유기 EL 소자에 흘리고 있다.

또한, 하기의 특허 문헌1에는, 각 화소에서, 제어용의 트랜지스터로서 p채널의 2개의 TFT를 추가하고, 데이터 라인에 표시 데이터에 따른 데이터 전류(전류 비디오 신호)를 흘리는 회로가 도시되어 있다.

즉, 이 특허 문헌1의 회로에서는, 전류 비디오 신호를 데이터 라인에 흘리고, 이 전류 비디오 신호를 전류 전압 변환용 TFT에 흘려 구동 TFT의 게이트 전압을 설정한다.

이 특허 문헌1에 기재된 회로에 따르면, 데이터 라인에 흐르는 데이터 전류에 따라, 구동 TFT의 게이트 전압을 설정할 수 있다. 이 때문에, 데이터 라인에 전압 신호를 공급하는 것과 비교하여, 정확한 EL 소자의 구동 전류 제어를 행할 수 있다. 또한, 전류 전압 변환용의 TFT를 공용함으로써, 소자 수를 비교적 적게 할 수 있다.

[특허 문헌1]

일본 특개2001-147659호 공보

그러나, 상기 특허 문헌1에서는, 데이터 라인에 데이터 전류를 흘리기 위한 드라이버의 구성 등에 대하여 구체적인 기재는 없다. 한편, 실제로 데이터 라인에 데이터 전류를 흘림으로써 구동 TFT의 게이트 전압을 설정하는 경우에는, 그 설정에 상당한 시간이 걸린다고 하는 문제가 있다.

본 발명은, 전류 구동형 화소 회로를 효과적으로 구동할 수 있는 표시 장치에 관한 것이다.

본 발명은, 매트릭스 형상으로 배치된 화소마다 발광 소자를 갖고, 표시를 행하는 표시 장치로서, 1화소에 대한 전압 신호 및 전류 비디오 신호의 양방을 받아들여, 전류 비디오 신호에 따른 전류를 흘리고 있을 때의 전압을 유지하고, 유지한 전압에 따른 데이터 전류를 출력하는 비디오 데이터 처리 회로와, 비디오 데이터 처리 회로로부터의 데이터 전류를 흘리는 데이터 라인과, 이 데이터 라인에 접속되며, 데이터 라인에 흐르는 데이터 전류에 따른 전압을 유지함과 함께, 유지한 전압에 따라 구동 소자를 구동하여 발광 소자를 발광시키는 화소 회로를 갖는 것을 특징으로 한다.

이와 같이, 전압 신호를 이용함으로써, 데이터 기입 속도를 빠르게 할 수 있고, 전류 비디오 신호를 이용함으로써 정확한 전류 제어를 행할 수 있다.

또한, 상기 비디오 데이터 처리 회로는, 당초 전압 신호 및 전류 비디오 신호의 양방에 의해 전압을 설정하고, 그 후 전류 비디오 신호만을 받아들여, 그 전류 비디오 신호에 따른 전압을 유지하는 것이 바람직하다.

또한, 상기 비디오 데이터 처리 회로는, 1라인분의 전류 비디오 신호에 따른 전압을 각각 별개로 유지하는 유지 수단과, 이 유지 수단에 의해, 유지되어 있는 1라인분의 전압에 따른 데이터 전류를 각각 대응하는 데이터 라인에 공급하는 출력 수단을 적어도 2조 갖고, 한쪽의 조의 유지 수단에 상기 전압 신호 또는 전류 비디오 신호를 기입하고 있는 동안에, 다른쪽의 조의 출력 수단으로부터 상기 데이터 전류를 데이터 라인에 출력하고, 이것을 순차적으로 전환하여, 선순차의 표시를 행하는 것이 바람직하다.

또한, 상기 비디오 데이터 처리 회로는, 게이트·드레인간을 단락한 상태에서, 전압 신호 및 전류 비디오 신호가 게이트 및 드레인에 공급되는 출력 트랜지스터와, 이 출력 트랜지스터의 게이트 전압을 유지하는 유지 수단을 갖고, 상기 출력 트랜지스터가 유지 수단에 유지되어 있는 전압에 따라, 상기 데이터 라인에 데이터 전류를 출력하는 것이 바람직하다.

또한, 상기 화소 회로의 구동 소자는 트랜지스터이고, 또한 이 구동 소자와, 상기 비디오 데이터 처리 회로의 출력 트랜지스터는 그 전도형이 반대인 것이 바람직하다.

또한, 상기 전류 비디오 신호 및 전압 신호는, 1수평 라인 내의 인접하는 복수의 화소에 대한 신호에 대하여 병렬로 동시에 상기 비디오 데이터 처리 회로에 공급되는 것이 바람직하다.

또한, 상기 비디오 데이터 처리 회로로부터 출력되는 데이터 전류에 따라, 대응하는 데이터 라인용 전압 신호를 출력하는 전류 전압 변환 회로를 더 갖고, 이 전류 전압 변환 회로가, 데이터 라인용 전압 신호 및 상기 데이터 전류를 데이터 라인에 공급하는 것이 바람직하다.

<실시예>

이하, 본 발명의 실시예에 대하여 도면에 기초하여 설명한다.

도 1은 실시예의 구성을 도시하는 도면으로서, 한쌍의 클럭 CKH1, CKH2는 수평 시프트 레지스터(40)에 입력된다. 이 클럭 CKH1, CKH2는 통상의 비디오 신호에서의 화소 클럭에 해당하는 화소마다의 비디오 신호에 대응하여 H, L을 반복하는 신호이고, CKH2는 CKH1의 반전 신호이다.

수평 시프트 레지스터(40)의 출력 VSR_I에는, 한쌍의 n채널 TFT42A, TFT42B의 게이트가 접속되고, 출력 VSR_V에는, 한쌍의 n채널 TFT52A, TFT52B의 게이트가 접속되어 있다. TFT42A, TFT42B는, 그 드레인이 전류 비디오 신호 라인 VideoISignal에 접속되고(이 예에서는 R 신호 라인), TFT52A, TFT52B는, 그 드레인이 동작점 전압 신호 라인 VopeSignal에 접속되어 있다(이 예에서는 R 신호 라인). 그리고, TFT42A, TFT52A의 소스는 n채널 TFT44A의 드레인에, TFT42B, TFT52B의 소스는 TFT44B의 드레인에 접속되고, TFT44A, TFT44B의 소스는, 비디오 데이터 처리 회로(46A, 46B)에 각각 접속되어 있다. 또한, TFT44A, TFT44B의 게이트에는, 각각 데이터 선택 신호 DS2, DS1이 입력됨과 함께, 이 데이터 선택 신호 DS2, DS1은 비디오 데이터 처리 회로(46A, 46B)에도 입력되어 있다.

비디오 데이터 처리 회로(46A, 46B)는, 각 열에 대응하여 설치되며, 각각 입력되는 대응하는 화소의 발광 휘도를 나타내는 전류 비디오 신호 VideoISignal을 기억하고, 이 기억한 비디오 신호를 데이터 전류로서 데이터 라인 Data에 출력한다. 특히, 비디오 데이터 처리 회로(46A, 46B)는, 당초 전류 비디오 신호 VideoISignal뿐만 아니라, 동작점 전압 신호 VopeSignal도 받아들여, 이 양방에 따라 데이터 전류를 출력하기 위한 전압을 기억한다. 또한, 동작점 전압 신호 VopeSignal은, 전류 출력용의 TFT에서, 전류 비디오 신호 VideoISignal에 대응한 전류를 흘리기 위해 설정해야 할 게이트 전압(동작점 전압)에 따라 결정되는 전압의 신호로서, 출력용 TFT의 게이트 전압을 조기에 설정하고자 하는 전압에 가까운 전압으로 이행시킨다. 또한, 이 동작점 전압은, 도 3에 도시한 바와 같이, TFT64의 게이트 전압이 전류 비디오 신호 VideoISignal에 대응하는 데이터 전류를 흘린 경우의 TFT64의 게이트 전압으로서, TFT64의 특성과, 전류 비디오 신호 VideoISignal에 따라 결정된다.

또한, 여기서는, 1라인 중의 1열에 대응하는 1개의 비디오 데이터 처리 회로(46A, 46B)만을 나타내고 있기 때문에, 이 비디오 데이터 처리 회로(46A, 46B)는, 1화소분의 데이터를 기억하고 이것을 1라인의 기간에 걸쳐, 데이터 전류로서 출력한다. 또한, 여기서 비디오 데이터 처리 회로(46A, 46B)의 1열에 2개가 설치되어 있는 것은, 각 열의 비디오 데이터 처리 회로(46A, 46B)의 한쪽에 1라인분의 비디오 데이터가 순차적으로 입력되어 기억된 경우에, 그 비디오 데이터 처리 회로(46A, 46B)가 그 후의 1라인의 기간 기억한 데이터에 대응하는 전류를 출력하고, 그 출력하고 있는 기간에 다른쪽의 비디오 데이터 처리 회로(46B, 46A)가 다음 라인의 데이터를 기억해 두기 위해서이다.

비디오 데이터 처리 회로(46A, 46B)의 출력은, 각각 n채널 TFT48A, TFT48B의 드레인에 접속되어 있고, 이 TFT48A, TFT48B의 게이트에는, 각각 선택 신호 DS1, DS2가 공급되어 있다. 그리고, 이들 TFT48B, TFT48A의 소스는 대응하는 열의 데이터 라인 Data에 접속되어 있다. 따라서, TFT44A가 온으로 되어 있을 때에는, TFT48B가 온으로 되어, 비디오 데이터 처리 회로(46B)의 출력이 데이터 라인 Data에 공급되고, TFT44B가 온으로 되어 있을 때에는, TFT48A가 온으로 되어, 비디오 데이터 처리 회로(46A)의 출력이 데이터 라인 Data에 공급된다.

이에 의해, 전의 라인의 비디오 신호에 의해 1라인분의 데이터가 기입된 후 그 1라인분의 데이터가 1라인의 기간 각각 출력되는 동작이 순차적으로 반복되게 된다.

그리고, 데이터 라인 Data에는, 전류 구동형 화소 회로(50)가 접속되어 있고, 이들 화소 회로(50)가 게이트 라인에 의해 순차적으로 선택 구동된다. 또한, 본 실시예에서는, 전류 구동형 화소 회로(50)를 이용하고 있기 때문에, 각 게이트 라인은 Write 및 Erase의 2개의 라인으로 이루어져 있다.

여기서, 각 화소 회로(50)의 구성예에 대하여, 도 2에 기초하여 설명한다. 이와 같이, 게이트 라인 Write에 게이트가 접속된 p채널 TFT(선택 TFT)3의 일단이 전류원 CS(비디오 데이터 처리 회로(46)에 대응함)로부터의 데이터 전류 Iw를 흘리는 데이터 라인 Data에 접속되고, 타단은 p채널 TFT1 및 p 채널 TFT4의 일단에 접속되어 있다. TFT1는, 타단이 전원 라인 PVDD에 접속되고, 게이트가 유기 EL 소자 OLED 구동용의 p채널 TFT(구동 TFT)2의 게이트에 접속되어 있다. 또한, TFT4는, 타단이 TFT1 및 TFT2의 게이트에 접속되어 있고, 이 TFT1 및 TFT2의 게이트는, 보조 용량 C를 통해, 전원 라인 PVDD에 접속되어 있다. 그리고, TFT4의 게이트는 게이트 라인 Erase에 접속되어 있다.

이 구성에서는, Write를 L로 하여 TFT3을 온함과 함께, Erase를 L로 하여 TFT4를 온한다. 그리고, 데이터 라인 Data에 데이터 전류 Iw를 흘린다. 이에 의해, TFT1은 그 게이트 소스간이 단락되어, 전류 Iw가 TFT1, TFT3에 흐른다. 따라서, 이 전류 Iw가 전압으로 변환되어, 그 전압이 TFT1, TFT2의 게이트에 설정된다. 그리고, TFT3, TFT4가 오프된 후에는, TFT2의 게이트 전압은 보조 용량 C에 의해 유지되기 때문에, 그 후에도 전류 Iw에 대응한 전류가 TFT2에 흘러, 이 전류에 의해 유기 EL(OLED)이 발광한다. 그리고, Erase를 L로 함으로써, TFT4가 온되어, TFT1의 게이트 전압이 상승하고, 보조 용량 C가 방전되어 데이터가 소거되며, TFT1, TFT2가 오프된다.

이 회로에 따르면, TFT1에 전류가 흐름으로써, 이 TFT1과 전류 미러를 구성하는 TFT2에도 대응하는 전류가 흐른다. 그리고, 이 상태에서 TFT1, TFT2의 게이트 전압이 결정되고, 그 전압이 보조 용량 C에 유지되며, 그 전압에 따라 TFT2의 전류량이 결정된다.

다음으로, 도 3에는 비디오 데이터 처리 회로(46A, 46B)의 내부 구성을 도시하고 있다. 여기서, 비디오 데이터 처리 회로(46A, 46B)는, 기본적으로 동일한 회로이므로, A, B의 첨자를 생략하고, 설명한다.

비디오 데이터 처리 회로(46)는, 각각 3개의 n채널 TFT62, TFT64, TFT68과, 유지용 컨덴서(66)로 구성되어 있다. 즉, TFT62의 게이트에는, TFT42와 마찬가지로 신호 VSR_I가 공급되어 있다. 또한, TFT62의 드레인은 TFT44의 소스에 접속되고, 소스는 TFT68의 드레인에 접속되어 있다. 이 TFT68은, 그 게이트에 TFT44와 마찬가지로 데이터 선택 신호 DS1, 2(TFT68A의 게이트에 DS2, TFT68B의 게이트에 DS1)가 각각 접속되어 있다. 그리고, TFT68의 드레인이 TFT64의 게이트에 접속되어 있다. TFT64의 드레인은, TFT62의 드레인과 마찬가지로 TFT44의 소스에 접속되고, TFT64의 소스는 접지에 접속되어 있다. 그리고, TFT64의 게이트·소스 사이에 컨덴서(66)가 접속되어 있다.

도 4에는 신호 VSR_V, VSR_I의 파형이 도시되어 있다. 이와 같이, 신호 VSR_V, VSR_I는 동시에 H로 되며, VSR_V는 CKH1 또는 CKH2의 H 기간의 2배의 기간 H로 되며, VSR_I는 CKH1 또는 CKH2의 H 기간의 4배의 기간 H로 된다. 따라서, VSR_V 및 VSR_I의 양방이 H로 됨으로써, TFT42, TFT62, TFT52가 온으로 된다. 또한, TFT44A 및 TFT48B, 또는 TFT44B 및 TFT48A가 온으로 되어 있다.

이에 의해, VideoISignal 및 VopeSignal의 양방이 TFT62, TFT64의 드레인에 공급된다. 여기서, TFT62의 소스와 TFT64의 게이트 사이에는 TFT68이 배치되며, 이 TFT68도 온하고 있다.

따라서, 컨덴서(66)에 VideoISignal 및 VopeSignal의 양방의 신호에 의한 충전이 행해진다. 그리고, 이 컨덴서(66)의 충전 전압에 따른 전류가 TFT64로부터 접지에 흐른다.

다음으로, VSR_V가 L로 되어 TFT52가 오프로 되지만, VSR_I는 H를 유지한다. 따라서, TFT62가 온되어 TFT64의 게이트·드레인간이 단락되어 있는 상태에서 TFT42를 통해 공급되는 VideoISignal이, TFT64를 통해 접지로 흐르고, 그 상태의 게이트 전압이 컨덴서(66)에 의해 유지된다. 그리고, VSR_I가 L로 됨으로써, TFT42, TFT62가 오프로 되어, TFT64의 게이트 전압이 결정된다.

그리고, 다음 라인의 데이터 기입의 타이밍으로 된 경우에, 상술한 바와 같이 하여 신호의 기입이 행해진 TFT64A 또는 TFT64B에 대응하는 TFT48A 또는 TFT48B가 온되어, TFT64A 또는 TFT64B로부터, 데이터 라인 Data로부터 VidcoISignal과 동일한 데이터 전류 Iw가 흐르고, 이에 의해 전류 구동형 화소 회로(50)가 구동된다.

또한, 이 데이터 전류 Iw를 출력하고 있는 TFT64의 게이트에 접속되어 있는 TFT68A 또는 TFT68B는 오프로 되기 때문에, 전류 비디오 신호 VideoISignal 및 동작점 전압 신호 VopeSignal에 의한 신호의 기입이 행해지지 않는다.

이와 같이, 본 실시예에서는, 비디오 데이터 처리 회로(46)에 데이터를 기입할 때에, 당초 2개의 신호 VSR_V, VSR_I에 의해 컨덴서(66)(66A, 66B)의 충전을 행한다. 따라서, 비교적 단시간에, 컨덴서(66)를 충전할 수 있다. 그리고, 그 후에는 전류 비디오 신호 VideoISignal을 TFT64로 흘리면서, 컨덴서(66)를 충전한다. 따라서, 컨덴서(66)에, 전류 비디오 신호 VideoISignal을 흘리고 있을 때의 게이트 전압을 유지할 수 있다. 따라서, 실제로 전류 구동형 화소 회로(50)에 공급하는 데이터 전류를 매우 정확한 것으로 할 수 있다.

여기서, 도 3에서, 비디오 데이터에 의해, 컨덴서(66)가 충전되어 있는 동안, TFT64(64A, 64B)에 흐르는 전류는 접지로 흐른다. 따라서, 이 TFT64(64A, 64B)에 흐르는 전류에 의해, GND의 전위가 국부적으로 상승하게 되는 것이 생각된다. 비디오 데이터는, 점순차로 컨덴서(66)(66A, 66B)에 기입되지만, 그 때에 GND의 전위가 변화되면, 이것이 노이즈로 되어, 정확한 비디오 데이터를 취득할 수 없다.

본 실시예에서는, 비디오 데이터 처리 회로(46A, 46B)에서의 TFT64A, TFT64B의 소스는, 각각 서로 다른 배선을 통해, GND에 접속되어 있다. 이에 의해, 각 배선으로부터 따로따로 GND에 유입되기 때문에, GND의 전위가 국부적으로 상승하는 것을 억제할 수 있다. 즉, TFT64A, TFT64B의 소스측은 동일한 GND이며, 배선은 공통화되는 것이 일반적이지만, 본 실시예와 같이, 배선을 분할화함으로써, 안정된 비디오 데이터의 기입을 행할 수 있다. 예를 들면, TFT44B가 온되어, 컨덴서(66B)에 데이터를 기입할 때에는, TFT64B가 온되어 이 TFT64B를 통해 전류가 GND에 흐른다. 이 때, TFT48A가 온되어 있어, 데이터 라인 DL로부터의 전류가 TFT64A를 통해 GND에 흐른다. 본 실시예에서는, TFT64A, TFT64B를 각각의 라인을 통해 GND에 접속하고 있기 때문에, GND를 향하여 전류를 안정적으로 흘릴 수 있다.

또한, 이 도 3에서는, TFT64A, TFT64B에 n채널 TFT를 채용하고 있기 때문에, 소스가 GND에 접속되어 있지만, 후술하는 도 9와 같이, TFT64A, TFT64B로서 p채널 TFT를 채용한 경우에는, 소스는 PVDD에 접속된다.

또한, 게이트에 데이터 선택 신호 DS2가 공급되는 n채널 TFT44A에, p채널 TFT를 병렬 접속하고, 이 병렬 접속한 TFT의 게이트에, 신호 DS1을 공급하면 된다. 이에 의해, TFT44A와 병렬 접속한 TFT는 동일한 타이밍에서 온 오프한다. 또한, 게이트에 신호 DS1이 공급되는 n채널 TFT44B에도, p채널 TFT를 병렬 접속하고, 동일한 타이밍에서 온 오프시키면 된다. 이와 같이, 트랜지스터를 병렬 접속함으로써, 기입 신호에의 노이즈를 제거할 수 있고, 또한 스위치로서의 능력을 높일 수 있어, 기입 전압의 선택 범위를 크게 할 수 있다.

또한, TFT62는, 복수개 병렬로 배치하여, 회로에 용장성을 갖게 하는 것이 바람직하다. 또한, 병렬 배치된 TFT62의 소스 전극은, 접지 전압 혹은 부전위 등 임의의 전원에 접속하고, 레이아웃적으로 서로 다른 배선으로 함으로써 각 전원의 변동을 억제할 수 있다.

또한, 데이터 선택 신호 DS1, DS2는, 복수 별도로 발생해 놓고, TFT44와, TFT48을 따로따로 구동하는 것이 바람직하다. 이와 같이 분리함으로써, 각 동작을 확실하게 행할 수 있다.

도 5에는 도 1, 도 3의 회로에서의 동작의 타이밍차트가 도시되어 있다. DS1, DS2는, 1수평 기간(1H)마다 H, L을 반복하는 상보적인 신호이며, 극성이 반대로 되어 있다. 수평 시프트 레지스터(40)로부터 출력되는 VSR_V(VSR_V1, VSR_V2, …), VSR_I(VSR_I1, VSR_I2, …)는, 대응하는 비디오 데이터 처리 회로(46)가 전류 비디오 신호 VideoISignal(VideoI1, VideoI2, …), 동작점 전압 신호 VopeSignal(Vope1, Vope2, …)을 취득하는 타이밍을 제어하는 것이다.

비디오 신호의 전환에 따라 (Vope1, VideoI1), (Vope2, VideoI2), …가 출력되고, 이 비디오 신호에 대응하는 열의 화소의 신호가 공급되는 단계에서, 각 열에 대응한 (VSR_V1, VSR_I1), (VSR_V2, VSR_I2)가 순차적으로 H로 되어, 비디오 신호 가 대응하는 각 열의 비디오 데이터 처리 회로(46A, 46B)에 순차적으로 취득된다.

비디오 데이터 처리 회로(46A)에 비디오 신호가 취득된 다음 수평 라인의 비디오 신호가 공급될 때에는, Write1 및 Erase1이 L로 되어 있고, 또한 모든 비디오 데이터 처리 회로(46A)로부터의 출력(데이터 전류)이 1H 기간 각 데이터 라인 DL에 공급된다. 따라서, 이 Data1(열)-1(행), 1-2, …에 기초하여, 각 화소 회로가 발광한다. 이 때, 1라인분의 비디오 신호(전류 비디오 신호 VideoISignal)는 비디오 데이터 처리 회로(46B)에 순차적으로 기억된다. 또한, Erase만이 L로 되어, 보조 용량 C의 방전을 행하는 기간에 대해서는 도시하고 있지 않다. 데이터의 기입 타이밍 이전의 타이밍에서 Erase만을 L로 하고 있다.

다음 수평 기간에서는, Write2 및 Erase2가 L로 되어 있고, 또한 모든 비디오 데이터 처리 회로(46A)로부터의 출력(데이터 전류)이 1H 기간 각 데이터 라인 DL에 공급된다. 따라서, 이 Data1-2, 2-2, …에 기초하여, 각 화소 회로(50)의 유기 EL 소자 OLED가 발광한다.

또한, 본 실시예에서는, 전류 구동형 화소 회로(50)에서의 TFT의 전도형은, 구동 TFT2를 포함하여 모두 p채널이다. TFT2가 p채널인 경우, 비디오 데이터를 기입할 때에는, 설정 전류 Iw가 화소 내의 고전압인 PVDD로부터 데이터 라인을 지나 비디오 데이터 처리 회로(46)에 인입된다. 본 실시예에서는, 비디오 데이터 처리 회로(46)에서의 TFT64를 n채널로 하여, 그 소스를 접지에 접속하고 있다. 이에 의해, 소스를 저전위로 하여 설정 전류 Iw를 정확하게 제어할 수 있다.

이와 같이, 전류 구동형 화소 회로(50)에서의 구동 소자인 구동 TFT2와, 비 디오 데이터 처리 회로에서의 출력 트랜지스터인 TFT64의 전도형을 반대로 함으로써, 설정 전류 Iw를 정확하게 제어할 수 있다.

도 6에는 신호 DS1, DS2를 생성하기 위한 회로의 구성을 도시하고 있다. 또한, 이 회로에서의 각종 신호의 파형을 도 7에 도시한다.

1수평 기간마다 H, L을 반복하는 상보적인 신호인 CKV1, CKV2는, 각각 AND 게이트(70, 72)에 입력되며, 여기로부터 DS2, DS1이 각각 출력된다. 수직 기간의 표시의 개시를 나타내는 스타트 신호 STV의 반전 신호인 XSTV는 NAND 게이트(74)에 입력되며, 수직 기간에서의 표시의 종료를 나타내는 VOUT의 반전 신호인 XVOUT는 NAND 게이트(76)에 입력된다. NAND 게이트(74)의 출력은 NAND 게이트(76)에 입력되고, NAND 게이트(76)의 출력은 NAND 게이트(74)에 입력되어 있으며, 양 NAND 게이트(74, 76)의 출력은 신호 DSE로서, AND 게이트(70, 72)에 입력되어 있다. NAND 게이트(74, 76)는, XSTV의 L에 의해 L로 세트되고, XVOUT의 L에 의해 L로 리세트되는 플립플롭을 구성하고 있으며, 신호 DSE는, VOUT의 H로부터 STV의 H까지의 수직 블랭킹 기간에 L로 된다. 그리고, 이 DSE가 AND 게이트(70, 72)에 입력되어 있기 때문에, DS2, DS1은 수직 블랭킹 기간에 L을 유지하고, 표시 기간에만 신호 CKV1, CKV2와 마찬가지로 H, L을 반복하는 신호로 된다.

또한, 인에이블 신호 ENB는, 게이트 라인의 전환 시에 있어서, L로 되어, 게이트 라인 Write, Erase에 대한 출력을 금지하여, 전환 시에 있어서 화소 회로가 동작하지 않도록 하는 신호이다.

이와 같이, 상술한 바와 같은 신호 DSE를 이용함으로써, 수직 블랭킹 기간에 서, 신호 DS1, DS2를 L로 고정할 수 있어, 이 기간에서의 대응하는 소자(신호 DS1, DS2에 의해 온 오프되는 소자)의 동작을 금지하여, 전력 절약화를 도모할 수 있다.

또한, DS1과, DS2를 독립적으로 출력하고, 이들을 별도의 배선을 통해 TFT44, TFT48에 공급하여, 이들을 제어한다. 따라서, 1개의 신호 라인에 출력한 신호에 의해, TFT44와, TFT48의 양방을 제어하는 경우에 비해, AND 게이트(70, 72)를 구성하는 트랜지스터의 능력을 작게 할 수 있어, 지연 시간의 축소, 레이아웃 면적의 저감, 또한 저소비 전력화를 도모할 수 있다. 예를 들면, AND 게이트(70, 72)를 1개로 한 경우, 이 AND 게이트를 구성하는 트랜지스터의 게이트 폭(W)은 300㎛ 이상이 필요로 된다. 한편, 본 실시예와 같이, DS1과 DS2의 2개의 신호를 독립적으로 출력하는 구성으로 한 경우에는, AND 게이트를 구성하는 트랜지스터의 게이트 폭은 30㎛ 정도로 할 수 있다. 이에 의해, 트랜지스터의 면적을 작게 할 수 있어, 레이아웃 면적을 저감할 수 있으므로, 저소비 전력화를 도모할 수 있다. 또한, 트랜지스터의 구동 능력을 높이는 것이 용이하여, 지연 시간을 축소할 수 있다.

도 8 및 도 9에는 다른 실시예의 구성을 도시하고 있다. 또한, 도 8 및 도 9는 도 2 및 도 3에 대응하고 있다.

도 8에는, 본 실시예에서의, 전류 구동형 화소 회로(50)의 구성이 도시되어 있고, 이와 같이 TFT1, TFT2, TFT3, TFT4에 n채널 TFT를 이용하고 있다.

TFT3의 일단이 전류원 CS로부터의 데이터 전류 Iw를 흘리는 데이터 라인 data에 접속되고, 타단은 TFT1 및 TFT(구동 TFT)4의 일단에 접속되어 있다. TFT1 은 타단이 접지에 접속되고, 게이트가 유기 EL 소자 OLED 구동용의 TFT2의 게이트에 접속되어 있다. 또한, TFT4는, 타단이 TFT1 및 TFT2의 게이트에 접속되어 있고, 이 TFT1 및 TFT2의 게이트는 보조 용량 C를 통해 접지에 접속되어 있다. 그리고, TFT4의 게이트는 게이트 라인 Erase에 접속되어 있다.

데이터 기입 시에는, 게이트 라인 Write, Erase에 H 레벨의 신호를 공급한다. 이에 의해, TFT3, TFT4가 온되어 전류원 CS로부터의 데이터 전류 Iw가 TFT3, TFT1을 통해 접지에 흐른다. 이 때, TFT4가 온으로 되어 있고, TFT1과, TFT2는 전류 미러를 구성하고 있으며, TFT2에도 전류 Iw에 대응한 전류가 흐른다. 그리고, 이 상태에서의 TFT1의 게이트 전압이 보조 용량 C에 유지된다. 그리고, Erase를 L로 할 때까지, TFT2를 통해 구동 전류가 유기 EL(OLED)에 흐른다.

또한, 이러한 n채널 TFT를 이용한 경우, 전류원 CS에 대응하는 비디오 데이터 처리 회로(46)에 대해서도 전류의 방향을 반대로 할 필요가 있다. 따라서, 도 9에 도시한 바와 같이, TFT64A, TFT64B로서, p채널 TFT를 이용하고, 소스를 전원 PVDD에 접속한다. 이에 의해, 비디오 신호가 컨덴서(66A, 66B)에 유지되며, 그 전압에 따라, TFT64A, TFT64B에 전류가 흐르고, 이것이 데이터 라인 Data에 공급된다.

여기서, 본 실시예에서는, 전류 구동형 화소 회로(50)에서의 TFT의 전도형은, 구동 TFT2를 포함하여 모두 n채널이다. TFT2가 n채널인 경우, 비디오 데이터(데이터 전류)를 기입할 때에는, 설정 전류 Iw가 비디오 데이터 처리 회로(46)로부터 데이터 라인을 지나 전류 구동형 화소 회로(50)에 공급된다. 따라서, 비디오 데이터 처리 회로(46)에서의 TFT64를 p채널로 하고, 그 소스를 전원 PVDD에 접속하고 있다. 이에 의해, 소스를 고전위로 하여 데이터 전류 Iw를 정확하게 제어할 수 있다.

이와 같이, 전류 구동형 화소 회로(50)에서의 구동 소자인 구동 TFT2와, 비디오 데이터 처리 회로에서의 출력 트랜지스터인 TFT64의 전도형을 반대로 함으로써, 설정 전류 Iw를 정확하게 제어할 수 있다.

또한, 전류 구동형 화소 회로로서는, 도 10에 도시한 바와 같은 직접 지정형의 것도 바람직하다.

전원 PVDD에는, p채널의 TFT10의 소스가 접속되고, 그 드레인에는 n채널 TFT12를 통해 유기 EL 소자(14)의 애노드가 접속되며, 유기 EL 소자(14)의 캐소드가 접지에 접속되어 있다.

또한, TFT10의 게이트는, p채널 TFT16에 의해 데이터 라인 data(data1, data2)에 접속됨과 함께, 보조 용량 C를 통해, 전원 라인 PVDD에 접속되어 있다. 또한, TFT10과 TFT12와의 접속점은 p채널 TFT18을 통해 데이터 라인 Data에 접속되어 있다.

그리고, TFT18의 게이트에는 행 방향으로 연장되는 라이트 라인 WriteI가 접속되고, TFT12, TFT16의 게이트에는 동일하게 행 방향으로 연장되는 라이트 라인 WriteV가 접속되어 있다.

또한, 본 실시예에서는, 데이터 라인 data로서, 제1 데이터 라인 data1과, 제2 데이터 라인 data2의 2개를 각 열(컬럼)에 대응하여 설치하고 있다. 그리고, TFT16, TFT18이, 1행 걸러 제1 데이터 라인 data1과, 제2 데이터 라인 data2에 교대로 접속되어 있다.

또한, 제1 및 제2 데이터 라인 data1, data2는, 각각 스위치 SW1, SW2를 통해, 전류 비디오 신호 Ivideo 및 전압 신호 VopeData 중 어느 하나가 전환되어 공급되도록 되어 있으며, 이 전류 비디오 신호 Ivideo가 상술한 실시예에서의 데이터 라인에 공급되는 신호이다. 또한, 스위치 SW1은, 신호 SW1-I가 H일 때에 Ivideo를 선택하고, SW1-V가 H일 때에 VopeData를 선택한다. 또한, 스위치 SW2는, 신호 SW2-I가 H일 때에 Ivideo를 선택하고, SW2-V가 L일 때에 VopeData를 선택한다.

이러한 회로에서의 각종 제어 클럭에 대하여, 도 11에 기초하여 설명한다. 우선, 2개의 클럭 CKV1, CKV2는, 1개 건넌 행(수평 라인)의 화소 회로에의 신호의 제어를 위해, 1H(1수평 기간)마다 상보적으로 H, L을 반복한다. 즉, 클럭 CKV1이 H인 기간에는 클럭 CKV2가 L로 되며, 이것을 반복한다.

각 행마다의 라이트 신호 WriteV-1, V-2, V-3, …는, 2H 기간에 L로 되지만, 이 L로 되는 타이밍이 각 행에서 1H 기간씩 순차적으로 어긋나 있다. CKV1이 H로 되는 타이밍에서 2클럭 기간 WriteV-1이 L로 되며, 이에 대하여 1H 기간 어긋나서, WriteV-2, WriteV-3이 순차적으로 L로 된다.

또한, 라이트 신호 WriteI-1, I-2, I-3, …는, 각각 라이트 신호 WriteV-1, V-2, V-3의 L의 후반의 1H 기간에 각각 L로 된다.

그리고, 스위치 SW1의 제어 신호 SW1-V는, 라이트 신호 WriteV-1, V-3, V-5, …이 L의 기간의 전반에 H로 되어, 데이터 라인 data1을 VopeData에 접속하고, 스 위치 SW2의 제어 신호 SW2-V는, 라이트 신호 WriteV-2, V-4, V-6, …가 L의 기간의 전반에 H로 되어, 데이터 라인 data1을 VopeData에 접속한다.

또한, 스위치 SW1의 제어 신호 SW1-I는, 라이트 신호 WriteI-1, I-3, I-5, …가 L의 기간에 H로 되어, 데이터 라인 data2를 Ivideo에 접속하고, 스위치 SW2의 제어 신호 SW2-I는, 라이트 신호 WriteI-2, I-4, I-6, …가 L의 기간에 H로 되어, 데이터 라인 data2를 Ivideo에 접속한다.

여기서, 이러한 클럭에 의한 1개의 화소(도면에서의 상측 화소)에서의 동작을 설명한다.

SW1-V가 H로 됨으로써, 스위치 SW1이 VopeData를 선택한다. 또한, WriteV-1이 L이고, WriteI-1이 H인 것에 의해, TFT12, TFT18이 오프, TFT16이 온으로 되어, VopeData가 보조 용량 C에 충전되며, TFT10의 게이트 전위로 세트된다.

여기서, 이 VopeData는, 그 화소에 대한 휘도 데이터(RGB별의 데이터이면, RGB별의 휘도 데이터)에 기초한 전압값으로서, 이 전압의 공급에 의해, 보조 용량 C의 충전은 조기에 완료된다.

다음으로, SW1-V가 L로 되고 SW1-I가 H로 된다. 이에 의해 스위치 SW1이 Ivideo를 선택한다. 또한, WriteV-1이 L을 유지하지만, WriteI-1이 L로 되는 것에 의해, TFT18이 온되어, 전원 PVDD로부터의 TFT10, TFT18을 통해, 전류 Ivideo가 흐른다. 그리고, 이 전류 Ivideo가 TFT10을 흐르고 있는 상태에서의 TFT10의 게이트 전압이 보조 용량 C에 기입된다. 여기서, 상술한 바와 같이 TFT10의 게이트 전압은 VopeData에 의해 예비적으로 세트되어 있으며, Ivideo에 의한 충방전량은 조금 이므로, 다계조 시의 작은 최소 휘도 전류에 의해서도 조기에 충방전을 완료할 수 있다.

이와 같이 하여, 휘도 데이터의 기입이 종료되기 때문에, WriteV-1, WriteI-1이 H로 된다. 이에 의해, TFT12가 온으로 되어, 전원 PVDD로부터의 전류가 유기 EL 소자(14)에 흐른다. 여기서, TFT10의 게이트 전압은, Ivideo가 흐르고 있을 때의 전압으로 세트되며, 이 전압이 보조 용량 C에 의해 유지되어 있다. 따라서, 유기 EL 소자(14)에 흐르는 전류가 Ivideo와 동일하게 된다.

이와 같이, 본 실시예는, TFT10에 Ivideo를 흘려 그 게이트 전위를 세트하는 직접 지정 방식으로, 정확한 전류 제어를 행할 수 있다. 그리고, 게이트 전압을 사전에 VopeData에 의해 세트할 수 있기 때문에, 휘도 데이터의 기입에 필요한 시간을 대폭적으로 단축하여, 다계조의 표시에도 용이하게 대응할 수 있다.

여기서, 입력하는 전압 VopeData에 대하여 설명한다. 이 전압 VopeData는, 비디오 정보를 직접 의미하는 전압이 아니라, 유기 EL 소자(14)에 흘리는 휘도 정보인 전류 신호 Ioled를 흘리는 TFT10의 동작점을 부여하는 전압 정보이다. 즉, 휘도 정보에 대응하여 데이터 라인 data에 흘리는 전류 IvideoData는, 유기 EL 소자(14)에 흐르는 전류 Ioled와 거의 동일할 것이다(Ivideo≒Ioled). 그리고, TFT10, TFT18을 온하여, Ivideo를 흘리고 있을 때이면, 이들의 온 저항을 VDD로부터 감산한 값으로서, VopeData=VDD-(Vgd+VTFT18)로 된다. 또한, 유기 EL 소자(14)에 전류 Ioled를 흘리고 있을 때이면, TFT12의 온 저항 VTFT12와, 유기 발광 소자의 온 저항 Voled와, TFT10의 게이트 드레인간 전압에 Vgd의 합, 즉 VopeData=Voled+V12+Vgd로 된다.

이와 같이 하여, VopeData는 결정할 수 있다. 그리고, 소자의 특성은 사전에 알고 있기 때문에, 휘도 신호에 따라 VopeData를 구할 수 있다. 따라서, 화소 설계를 행할 때에, 사전에 시뮬레이션에 의해, 입력 휘도 신호와 VopeData의 변환에 대한 곡선을 구해 놓고, 이 곡선에 기초하여 변환을 행하는 회로를 설치하고, 이 출력을 VopeData로서 공급하면 된다.

또한, 도 1, 도 3, 도 9, 도 12에서의 VopeSignal은, 비디오 데이터 처리 회로(46) 내의 출력 TFT64의 게이트 전압을 그 동작점 전압으로 세트하기 위한 것으로, TFT46의 특성에 기초하여, 상술과 마찬가지로 결정된다.

또한, 본 실시예에서는, 데이터 라인 data1에 병렬하여, 데이터 라인 data2를 갖고 있다. 그리고, 수직 방향의 각 화소는, 교대로 데이터 라인 data1, data2에 접속되며, 각 화소에, 클럭 CKV1의 1H분 어긋난 타이밍에서, VopeData의 기입, Ivideo의 기입이 행해진다. 따라서, 수직 방향의 각 화소의 유기 EL 소자(14)의 발광 개시 타이밍은 각각 1H분 어긋난다. 그리고, data1은, 2H에서 1라인째의 화소에의 데이터를 기입한 후, 다음의 2H에서 3라인째의 화소에의 데이터 기입을 행하고, 이것을 홀수 행의 화소에 순차적으로 행한다. 또한, data2는, 2라인째의 화소에의 데이터를 기입한 후, 4라인째의 화소에의 데이터 기입을 행하고, 이것을 짝수의 화소에 순차적으로 행한다. 그리고, 1라인째의 화소에의 데이터 기입에 대하여, 2라인째의 화소에의 데이터 기입은, 1H만큼 후로 되어 있다. 따라서, 1라인째의 화소로부터, 하방을 향하여 1H마다 순차적으로 기입이 행해지게 된다. 따라서, VopeData의 기입에 1H, Ivideo의 기입에 1H의 합계 2클럭을 1화소의 데이터 기입에 필요로 하지만, 1열의 데이터 기입에 필요한 시간은, 1라인에 1H에서 데이터 기입을 행한 경우와 마찬가지로 된다.

또한, 상술한 설명에서는, 1열의 화소에 대해서만 설명하였지만, 실제로는, 1H 기간에, 1행분의 모든 화소에 대한 전압(VopeData) 기입을 순차적으로 행하고, 다음 1H 기간에 1행분의 모든 화소에 대한 전류(Ivideo) 기입을 행한다. 그리고, 1개의 라인에서, 전류 기입을 행하고 있는 경우에는, 다음 행에서, 전압 기입을 병렬하여 행한다.

특히, 전압 기입은, 1H의 기간에서 1라인의 모든 화소분의 VopeData를 data 또는 data2에 데이터를 순차적으로 설정하여 행하는 점순차 방식으로 한다. 한편, 전류 기입은, 상술한 바와 같이, 1H의 기간에 1라인의 모든 화소분의 Ivideo를 data1 또는 data2에 한번에 실어 행하는 선순차 방식으로 하고 있다.

또한, 전류 기입에 대해서는, 1라인의 화소를 복수의 블록으로 분할하고, 이 블록마다 그 블록 내의 data1 또는 data2에 Ivideo를 병행하여 데이터를 싣는 블록 순차 방식으로 행해도 된다. 이 경우, 블록의 수 N은, 1H 기간을 전류 기입 시간으로 나눈 수로 결정한다. 예를 들면, 전류 기입 시간을 tw로 하면, N=1H÷tw로 된다. 이에 의해, 확실하게 전류 기입을 종료할 수 있다.

또한, SW1, SW2에서는, IVideo 또는 VopeData 중 어느 하나를 선택하였지만, VopeData를 선택하고 있는 기간에도 데이터 라인에 IVideo를 공급해도 된다.

도 12에는 이러한 전류 구동형 화소 회로(50)를 전압 신호와 전류 비디오 신 호의 양방에서 구동하는 경우의 회로를 도시하고 있다.

이와 같이, 비디오 데이터 처리 회로(46A, 46B)의 출력은, TFT48A, TFT48B에서 어느 하나가 선택되어, 전류 전압 변환 회로(80)에 입력된다. 그리고, 이 전류 전압 변환 회로(80)에서, 전류 비디오 신호를 컨덴서에 충전하는 것 등에 의해, 구동 TFT의 동작점 부근의 전압의 V 출력(VopeData)을 발생하고, 전류 전압 변환 회로(80)는, 전류 비디오 신호에 대응하는 전류 신호인 I 출력과, 전압 신호인 V 출력의 양방을 출력한다.

V 출력은 n채널 TFT82A를 통해 데이터 라인 Data에 공급되며, I 출력은 p채널 TFT82B를 통해 데이터 라인 Data에 공급된다. 따라서, TFT82A, TFT82B가 도 10에서의 스위치 SW1 또는 SW2에 대응한다.

따라서, 이 회로에서, 비디오 데이터 처리 회로(46)에서 발생된 전류 비디오 신호로부터, 전류 전압 변환 회로(80)에서 전압 신호 VopeData가 발생되며, 도 9에 도시한 직접 지정형의 전류 구동형 화소 회로(50)에 순차적으로 공급된다.

여기서, TFT82A, TFT82B의 게이트에는 전환 신호 VIS가 공급된다. 따라서, 데이터 라인 Data는 1열 1개이고, 이 전환 신호 VIS는, 1수평 라인의 기간 내에서 전환할 필요가 있다. 도 13에는 이 전환 신호 VIS의 파형이 도시되어 있다. 이와 같이, 1수평 라인의 당초 H이며, 그 후 L로 전환되는 신호로 함으로써, 데이터 라인 Data에 1수평 기간의 당초에 VopeData를 공급하고, 그 후 Ivideo를 공급할 수 있다.

또한, 도 10과 같이, 데이터 라인을 1열에 2개 설치하는 경우에는, 전류 전 압 변환 회로 TFT82A, TFT82B를 1열에 2개 설치하고, 순차적으로 신호를 출력하도록 구성하면 된다.

또한, 도 12의 회로에서는, 전압 신호의 출력 후, 전류 신호를 출력하고, 양자를 동시에 데이터 라인에 출력하지 않는 구성으로 하였다. 그러나, 당초 전압 신호와 전류 신호의 양방을 출력하고, 그 후 전류 신호만을 출력하는 구성으로 해도 된다.

도 14에는, RGB의 3색의 화소가 열 방향으로 배열된 회로에서, 각 색 4열(모두해서 12열)을 1세트로 하여, 구동하는 회로의 예가 도시되어 있다. 즉, VopeSignal 및 VidcoISignal로서, 각각 RGB(3색)×4=12개의 라인이 병렬하여 배치되며, 이들 12개의 라인에 4화소분의 기간 동일한 신호가 병행하여 공급된다. 또한, 이 회로에서의 타이밍차트가 도 15에 도시되어 있다.

수평 시프트 레지스터(40)로서, HSR1∼HSR4의 4개가 도시되어 있고, 이 HSR1∼HSR4는, 통상의 수평 방향의 전송 클럭 CKH1, CKH2가 공급되며, 이에 의해 순차적으로 H를 전송한다. 또한, DSR1은, 미러 표시를 행하기 위한 신호를 발생하기 위한 회로로서, 이 회로의 출력에 따라, 수평 시프트 레지스터(40)에서의 H의 전송 방향이 반전된다. 또한, 도면에서는, CSH 및 그 반전 신호 XCSH의 극성에 따라, HSR1의 출력 XA1 또는 HSR4의 출력 XA4가 선택된다. 이하의 설명에서는, HSR1→HSR4의 방향에서 H가 전달되어, XA1이 선택되는 것으로 한다.

HSR1∼HSR4에 대응하여, 인버터 INV(도면에서는 3개의 인버터의 직렬 접속으로 표시되어 있음)와, NAND 게이트 NAND(도면에서는 1개의 NAND 게이트와 2개의 인 버터의 직렬 접속으로 표시되어 있음)가 각각 4개 설치되어 있다. 4개의 인버터 INV에는, HSR1로부터의 XA1이 입력되고, 4개의 NAND 게이트 NAND에는, HSR1로부터의 XA1과, HSR2, HSR3으로부터의 A2, A3을 NOR 게이트 NOR에서 NOR을 취한 신호가 공급되어 있다.

1조의 인버터 INV와 NAND 게이트 NAND에는, RGB의 각각에 대하여 비디오 데이터 처리 회로(46)가 접속되어 있다. 즉, HSR1∼HSR4의 각각에 B용, R용, G용의 비디오 데이터 처리 회로(46)가 접속되어 있다.

그리고, 상술한 바와 같이, VopeSignal 및 VideoISignal로서, RGB(3색)×4=12개의 라인이 병렬로 배치되어 있고, 12개의 비디오 데이터 처리 회로(46)에, 해당하는 VopeSignal 및 VideoISignal이 1개씩 입력되어 있다.

따라서, 이 회로에 의해, 12개의 비디오 데이터 처리 회로(46)에 동시에 동작점 전압 신호 VopeSignal 및 전류 비디오 신호 VideoISignal의 기입이 행해진다.

여기서, 도 15에 타이밍차트가 도시되어 있다. 수평 스타트 신호 STH의 H 후의 CKHCHK1의 상승에서 시프트 레지스터 DSR1이 H로 되며, 그 H의 HSR1∼HSR4에의 전송이 개시된다. 즉, HSR1은, D1이 상승한 후의 1번째의 CKH1의 하강에서 H로 되고, CKH1의 2번째의 하강에서 L로 된다. HSR2는 D1이 상승한 후에 있어서의 CKH1의 1번째의 상승에서 H로 되며, 2번째의 상승에서 L로 된다. HSR3은 CKH1의 2번째의 하강에서 H로 되고, 3번째의 하강에서 L로 되며, HSR4는 CKL1의 2번째 상승에서 H로 되고, 3번째의 상승에서 L로 된다. 따라서, 도 HSR1의 H 기간의 후반은 HSR2도 H, HSR2의 H의 후반은 HSR3도 H, HSR3의 H의 후반은 HSR4도 H로 된다.

그리고, XA1의 L은, 인버터 INV를 통해, VSR_V로서 각 비디오 데이터 처리 회로(46)에 공급된다. 이 때문에, HSR1이 H인 기간 12개의 비디오 데이터 처리 회로(46)에 동작점 전압 신호 VopeSignal이 공급된다.

또한, NAND 게이트 NAND에는, XA1 및 NOR 게이트 NOR의 출력이 공급되어 있다. 그리고, NOR 게이트 NOR에는, HSR2, 3의 출력 신호인 A2, A3이 공급되어 있다. 이 때문에, NOR 게이트의 출력 XISWE는, A2, A3 중 어느 하나가 H인 기간 L로 된다. NAND 게이트 NAND의 출력은, XA1 또는 XISWE의 L에서 H로 된다. 따라서, HSR1, 2, 3의 H의 기간에 NAND 게이트 NAND의 출력이 H로 되며, 이것이 VSR_I로서 12개의 비디오 데이터 처리 회로(46)에 공급된다.

이에 의해, 12개의 비디오 데이터 처리 회로(46)에서, 동작점 전압 신호 및 전류 비디오 신호의 기입이 병행하여 행해진다.

이와 같이 하여, 12개의 비디오 데이터 처리 회로(46)에서의 처리가 종료된 경우에는, 동작점 전압 신호 VopeSignal 및 전류 비디오 신호 VideoISignal이 다음 1세트의 것으로 전환되어, 4개의 수평 시프트 레지스터 HSR5∼8에 H를 전송하여, 상술과 마찬가지의 동작으로, 12개의 비디오 데이터 처리 회로(46)에서, 병행하여 데이터의 기입이 행해진다.

도 16은 본 실시예에 따른 표시 장치(100)의 전체 구성을 도시하는 모식도로서, 화소 기판의 개략적인 구성을 도시하고 있다. 화소 기판(110)은, 예를 들면 유리 기판으로 구성되며, 중앙 부분이 복수의 화소가 배치되는 표시 영역(112)으로 되어 있다. 표시 영역의 상방에는, 수평 드라이버(114)가 설치되어 있다. 이 수 평 드라이버(114)는, 수평 시프트 레지스터(40), 비디오 데이터 처리 회로(46) 등을 포함하고, 데이터 라인 data에 전압 신호 및 전류 비디오 신호를 공급한다. 표시 영역의 좌측에는, 수직 드라이버(116)가 설치되어 있다. 이 수직 드라이버(16)는, 수평 방향으로 연장되는 Write 및 Erase 라인을 제어하며, 선택하는 수평 라인을 결정한다.

그리고, 화소 기판(100)의 표시 영역(112)의 하방에는, 인터페이스(118)가 배치되어 있으며, 여기에는 외부로부터 각종 클럭, 전압 신호, 전류 비디오 신호가 공급되어 있다. 인터페이스(118)는, 수평 방향의 전송에 필요한 소정의 클럭과, 전압 신호, 전류 비디오 신호를 수평 드라이버(114)에 공급하고, 수직 방향의 전송에 필요한 클럭을 수직 드라이버(116)에 공급한다. 따라서, 표시 영역(112)에서, 외부로부터 공급되는 전류 비디오 신호에 기초한 표시가 행해진다.

또한, 통상의 비디오 신호는, 전압이 휘도값을 나타내는 것이고, 전류 비디오 신호는, 통상의 비디오 신호를 전압 전류 변환하여 작성된다. 본 실시예에서는, 전압 신호 및 전류 비디오 신호를 외부로부터 받아들이는 구성으로 하였지만, 통상의 비디오 신호를 받아들여, 본 표시 장치의 내부에서, 전압 신호 및 전류 비디오 신호를 작성해도 된다.

이상 설명한 바와 같이, 본 발명에 따르면, 전압 신호와 전류 비디오 신호의 양방을 이용하여, 비교적 빨리 데이터의 기입을 종료함과 함께, 전류 구동형 화소 회로를 이용하여 정확한 발광 전류 제어를 행할 수 있다.

Claims (19)

1. 매트릭스 형상으로 배치된 화소마다 발광 소자를 갖고, 표시를 행하는 표시 장치로서,

   1화소에 대한 전압 신호 및 전류 비디오 신호의 양방을 받아들여, 전류 비디오 신호에 따른 전류를 흘리고 있을 때의 전압을 유지하고, 그 유지한 전압에 따른 데이터 전류를 출력하는 비디오 데이터 처리 회로와,

   상기 비디오 데이터 처리 회로로부터의 데이터 전류를 흘리는 데이터 라인과,

   상기 데이터 라인에 접속되며, 그 데이터 라인에 흐르는 데이터 전류에 따른 전압을 유지함과 함께, 그 유지한 전압에 따라 구동 소자를 구동하여 발광 소자를 발광시키는 화소 회로

   를 갖는 것을 특징으로 하는 표시 장치.
2. 제1항에 있어서,

   상기 비디오 데이터 처리 회로는, 당초 전압 신호 및 전류 비디오 신호의 양방에 의해 전압을 설정하고, 그 후 전류 비디오 신호만을 받아들여, 그 전류 비디오 신호에 따른 전압을 유지하는 것을 특징으로 하는 표시 장치.
3. 제2항에 있어서,

   상기 비디오 데이터 처리 회로는,

   1라인분의 전류 비디오 신호에 따른 전압을 각각 별개로 유지하는 유지 수단과,

   상기 유지 수단에 의해, 유지되어 있는 1라인분의 전압에 따른 데이터 전류를 각각 대응하는 데이터 라인에 공급하는 출력 수단

   을 적어도 2조 갖고,

   한쪽의 조의 유지 수단에 상기 전압 신호 또는 전류 비디오 신호를 기입하고 있는 동안에, 다른쪽의 조의 출력 수단으로부터 상기 데이터 전류를 데이터 라인에 출력하고, 이것을 순차적으로 전환하여, 선순차의 표시를 행하는 것을 특징으로 하는 표시 장치.
4. 제1항 내지 제3항 중 어느 한 항에 있어서,

   상기 비디오 데이터 처리 회로는, 게이트·드레인간을 단락한 상태에서, 전압 신호 및 전류 비디오 신호가 게이트 및 드레인에 공급되는 출력 트랜지스터와, 이 출력 트랜지스터의 게이트 전압을 유지하는 유지 수단

   을 갖고, 상기 출력 트랜지스터가 상기 유지 수단에 유지되어 있는 전압에 따라, 상기 데이터 라인에 데이터 전류를 출력하는 것을 특징으로 하는 표시 장치.
5. 제4항에 있어서,

   상기 화소 회로의 구동 소자는 트랜지스터이고,

   또한 이 구동 소자와, 상기 비디오 데이터 처리 회로의 출력 트랜지스터는 그 전도형이 반대인 것을 특징으로 하는 표시 장치.
6. 제1항 내지 제3항 중 어느 한 항에 있어서,

   상기 전류 비디오 신호 및 전압 신호는, 1수평 라인 내의 인접하는 복수의 화소에 대한 신호에 대하여 병렬하여 동시에 상기 비디오 데이터 처리 회로에 공급되는 것을 특징으로 하는 표시 장치.
7. 제1항 내지 제3항 중 어느 한 항에 있어서,

   상기 비디오 데이터 처리 회로로부터 출력되는 데이터 전류에 따라, 대응하는 데이터 라인용 전압 신호를 출력하는 전류 전압 변환 회로를 더 갖고,

   상기 전류 전압 변환 회로가, 데이터 라인용 전압 신호 및 상기 데이터 전류를 데이터 라인에 공급하는 것을 특징으로 하는 표시 장치.
8. 제1항 내지 제3항 중 어느 한 항에 있어서,

   상기 매트릭스 형상으로 배치된 화소의 각 열에 대응한 레지스터를 포함하는 수평 시프트 레지스터를 갖고,

   상기 수평 시프트 레지스터로부터, 상기 전압 신호 및 전류 신호를 각 열의 데이터 라인에 순차적으로 공급하기 위한 선택 신호를 출력하는 것을 특징으로 하는 표시 장치.
9. 제8항에 있어서,

   상기 비디오 데이터 처리 회로는, 상기 수평 시프트 레지스터의 출력에 의해, 상기 전압 신호 및 전류 비디오 신호를 받아들이는 것이 제어되는 것을 특징으로 하는 표시 장치.
10. 제1항 내지 제3항 중 어느 한 항에 있어서,

    상기 비디오 데이터 처리 회로는, 적어도 3개의 트랜지스터와, 1개의 컨덴서를 포함하는 것을 특징으로 하는 표시 장치.
11. 제3항에 있어서,

    상기 2조의 출력 수단은, 일단이 데이터 라인에 접속되고, 타단이 1개의 전원에 접속되는 분할된 개개의 전원 라인에 접속되어 있는 것을 특징으로 하는 표시 장치.
12. 제3항에 있어서,

    상기 2조의 유지 수단에의 어느 하나에 전류 비디오 신호를 공급하여 그것에 따른 전압을 유지시킬지를 제어하는 선택용 트랜지스터를 각 유지 수단에 대응하여 1개씩 설치하고,

    이들 상기 2개의 선택용 트랜지스터 중 어느 하나를 온할지를 제어하는 제어 신호를 상기 2개의 선택용 트랜지스터에 공급하는 제어 라인을 상기 2개의 선택용 트랜지스터에 따라 1개씩 별도로 설치하는 것을 특징으로 하는 표시 장치.
13. 제12항에 있어서,

    상기 제어 신호는, 1수평 라인마다 하이 레벨 또는 로우 레벨로 되는 한쌍의 상보적인 신호인 것을 특징으로 하는 표시 장치.
14. 제13항에 있어서,

    상기 제어 신호는, 수직 귀선 기간을 제외한 수직 표시 기간에 한정하여 출력되는 것을 특징으로 하는 표시 장치.
15. 제14항에 있어서,

    상기 제어 신호는, 1수평 라인마다 하이 레벨 또는 로우 레벨로 되는 한쌍의 상보적인 신호인 CKV1, CKV2와, 수직 표시 기간의 개시 타이밍을 나타내는 신호인 STV, 수직 표시 기간의 종료 타이밍을 나타내는 신호인 VOUT의 논리 연산에 의해 작성되는 것을 특징으로 하는 표시 장치.
16. 제1항에 있어서,

    상기 비디오 데이터 처리 회로는,

    전류 비디오 신호에 따른 전압을 유지하는 컨덴서와,

    상기 컨덴서에의 전류 비디오 신호의 공급을 제어하는 입력 제어 트랜지스터와,

    상기 컨덴서에 유지되어 있는 전압을 제어단에 받아, 대응하는 데이터 전류를 출력하는 출력 트랜지스터와,

    상기 출력 트랜지스터의 출력을 상기 데이터 라인에 출력할지의 여부를 제어하는 출력 제어 트랜지스터

    를 갖고,

    상기 입력 제어 트랜지스터와, 상기 출력 제어 트랜지스터는, 별개로 설치된 제어 라인에 의해 공급되는 제어 신호에 의해 제어되는 것을 특징으로 하는 표시 장치.
17. 제1항에 있어서,

    상기 데이터 라인은 1열에 2개씩 설치되고,

    상기 2개의 데이터 라인에 대하여, 1열의 화소 회로가 교대로 접속되며,

    1개의 데이터 라인에 의해 1개의 화소 회로에 2수평 기간에 걸쳐 전압 신호 또는 전류 비디오 신호를 공급하고,

    다른 데이터 라인에 의해, 열 방향 1개 아래의 화소 회로에 1수평 기간 지연된 타이밍으로부터 2수평 기간에 걸쳐 전압 신호 또는 전류 비디오 신호를 공급하며,

    이것을 순차적으로 아래의 화소 회로에 대하여 행하는 것을 특징으로 하는 표시 장치.
18. 제17항에 있어서,

    상기 전압 신호는, 상기 2수평 기간의 전반의 1수평 기간에 상기 데이터 라인에 공급되며, 상기 전류 비디오 신호는, 상기 2수평 기간의 후반의 1수평 기간에 상기 데이터 라인에 공급되는 것을 특징으로 하는 표시 장치.
19. 매트릭스 형상으로 배치된 화소마다 발광 소자를 갖고, 이 발광 소자를 발광시켜 표시를 행하는 표시 장치로서,

    상기 발광 소자의 발광 휘도로 결정된 전압 신호와, 상기 발광 소자의 발광 휘도로 결정된 전류 신호의 2종류의 비디오 신호를 외부로부터 받아들이고,

    상기 2종류의 비디오 신호를 이용하여 상기 발광 소자의 발광 휘도를 제어하는 것을 특징으로 하는 표시 장치.

Images