KR20210144402A - 데이터 구동회로와 이를 이용한 표시장치 - Google Patents

데이터 구동회로와 이를 이용한 표시장치 Download PDF

Info

Publication number
KR20210144402A
KR20210144402A KR1020200061711A KR20200061711A KR20210144402A KR 20210144402 A KR20210144402 A KR 20210144402A KR 1020200061711 A KR1020200061711 A KR 1020200061711A KR 20200061711 A KR20200061711 A KR 20200061711A KR 20210144402 A KR20210144402 A KR 20210144402A
Authority
KR
South Korea
Prior art keywords
voltage
data
color
output
digital
Prior art date
Application number
KR1020200061711A
Other languages
English (en)
Inventor
오대석
조용완
윤용우
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200061711A priority Critical patent/KR20210144402A/ko
Priority to US17/319,973 priority patent/US11423821B2/en
Priority to CN202110527015.3A priority patent/CN113707098B/zh
Publication of KR20210144402A publication Critical patent/KR20210144402A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

데이터 구동회로와 이를 이용한 표시장치가 개시된다. 데이터 구동회로는 서브 픽셀의 컬러 배치가 서로 다른 표시장치들에 공용화가 가능하며, 제2 컬러의 감마보상전압을 출력하는 제2 분압회로; 제3 컬러의 감마보상전압을 출력하는 제3 분압회로; 상기 제1 분압 회로에 연결되어 상기 제1 컬러의 입력 데이터를 상기 제1 컬러의 감마보상 전압으로 변환하여 제1 채널의 데이터 전압을 출력하는 제1 디지털-아날로그 변환기; 상기 제2 분압 회로에 연결되어 상기 제2 컬러의 입력 데이터를 상기 제2 컬러의 감마보상 전압으로 변환하여 제2 채널의 데이터 전압을 출력하는 제2 디지털-아날로그 변환기; 및 상기 제3 분압 회로에 연결되어 상기 제3 컬러의 입력 데이터를 상기 제3 컬러의 감마보상 전압으로 변환하여 제3 채널의 데이터 전압을 출력하는 제3 디지털-아날로그 변환기를 포함한다.

Description

데이터 구동회로와 이를 이용한 표시장치{DATA DRIVING CIRCUIT AND DISPLAY DEVICE USING THE SAME}
본 발명은 픽셀 구동용 데이터 구동회로와 이를 이용한 표시장치에 관한 것이다.
평판 표시장치는 액정 표시장치(Liquid Crystal Display : LCD), 전계 발광 표시장치(Electroluminescence Display), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 등이 알려져 있다.
전계 발광 표시장치는 발광층의 재료에 따라 무기 발광 표시장치와 유기 발광 표시장치로 나뉘어질 수 있다. 액티브 매트릭스 타입(active matrix type)의 유기 발광 표시장치는 스스로 발광하는 유기 발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 유기 발광 표시장치는 OLED(Organic Light Emitting Diode, OLED"라 함)가 픽셀들 각각에 형성된다. 유기 발광 표시장치는 응답속도가 빠르고 발광효율, 휘도, 시야각 등이 우수할 뿐 아니라, 블랙 계조를 완전한 블랙으로 표현할 수 있기 때문에 명암비(contrast ratio)와 색재현율이 우수하다.
표시장치는 그 응용 분야에 맞게 서브 픽셀 렌더링이 다양하게 개발되고 있다. 서브 픽셀 배치 구조에 따라 데이터 구동회로가 설계된다. 데이터 구동회로는 특정 서브 픽셀 배치 구조에 최적화도록 개발될 수 있다. 이 경우, 데이터 구동회로는 다른 서브 픽셀 배치 구조를 갖는 모델들에서 호환성이 없기 때문에 부품 공용화가 어렵다.
데이터 구동회로에서 공통 감마 보상 전압이 적용될 수 있다. 이 경우, 재현된 영상에서 일부 컬러에서 화질이 저하될 수 있다.
본 발명은 전술한 필요성 및/또는 문제점을 해결하는 것을 목적으로 한다. 본 발명은 화질 저하 없이 다양한 서브 픽셀 배치에 적용 가능한 데이터 구동회로와 이를 이용한 표시장치를 제공한다.
본 발명의 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 데이터 구동회로는 제1 컬러의 감마보상전압을 출력하는 제1 분압회로; 제2 컬러의 감마보상전압을 출력하는 제2 분압회로; 제3 컬러의 감마보상전압을 출력하는 제3 분압회로; 상기 제1 분압 회로에 연결되어 상기 제1 컬러의 입력 데이터를 상기 제1 컬러의 감마보상 전압으로 변환하여 제1 채널의 데이터 전압을 출력하는 제1 디지털-아날로그 변환기; 상기 제2 분압 회로에 연결되어 상기 제2 컬러의 입력 데이터를 상기 제2 컬러의 감마보상 전압으로 변환하여 제2 채널의 데이터 전압을 출력하는 제2 디지털-아날로그 변환기; 및 상기 제3 분압 회로에 연결되어 상기 제3 컬러의 입력 데이터를 상기 제3 컬러의 감마보상 전압으로 변환하여 제3 채널의 데이터 전압을 출력하는 제3 디지털-아날로그 변환기를 포함한다.
상기 채널들 중 일부는 멀티플렉서를 통해 표시패널의 데이터 라인들에 연결되고, 상기 채널들 중 적어도 하나는 상기 표시패널의 대응하는 데이터 라인에 직접 연결된다.
본 발명의 표시장치는 상기 데이터 구동회로에 의해 구동되는 표시패널을 포함한다.
본 발명은 각 컬러별 최적의 감마보상전압을 출력하는 복수의 분압회로들과, 이 분압회로들로부터 입력된 감마보상전압으로 데이터 전압을 출력하는 복수의 디지털-아날로그 변환기들(DAC)을 포함한 공용 데이터 구동부를 이용하여 다양한 모델의 표시패널들을 화질 저하 없을 구동할 수 있다. 따라서, 본 발명은 데이터 구동부가 집적된 드라이브 IC를 서브 픽셀 렌더링이 서로 다른 다양한 표시장치에서 공용화할 수 있다.
본 발명은 각 컬러의 감마 특성에 최적화된 컬러별 감마보상 전압으로 픽셀들을 구동함으로써 화질을 향상할 수 있고 픽셀들의 충전 시간을 길게 할 수 있다. 나아가, 본 발명은 표시패널의 해상도가 증가하여 수평 기간이 감소하더라도 픽셀들의 충전 시간을 확보할 수 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 실시예에 따른 표시장치를 보여 주는 블록도이다.
도 2 내지 도 4는 다양한 서브 픽셀 렌더링을 보여 주는 도면들이다.
도 5는 디멀티플렉서의 스위치 소자들을 보여 주는 회로도이다.
도 6은 본 발명의 픽셀 회로를 개략적으로 보여 주는 도면이다.
도 7 및 도 8은 본 발명의 실시예에 따른 표시장치에 적용 가능한 픽셀 회로들을 상세히 보여 주는 회로도들이다.
도 9는 데이터 구동부의 회로 구성을 개략적으로 보여 주는 블록도이다.
도 10은 공통 감마기준전압을 이용하여 두 컬러의 서브 픽셀들에 데이터 전압을 공급하는 예를 보여 주는 도면이다.
도 11은 각 컬러의 감마 커브를 보여 주는 도면이다.
도 12a 및 도 12b는 본 발명의 제1 실시예에 따른 데이터 구동부, 멀티플렉서 및 픽셀 어레이를 보여 주는 도면들이다.
도 13은 본 발명의 제2 실시예에 따른 데이터 구동부, 멀티플렉서 및 픽셀 어레이를 보여 주는 도면이다.
도 14는 본 발명의 제3 실시예에 따른 데이터 구동부, 멀티플렉서 및 픽셀 어레이를 보여 주는 도면이다.
도 15는 본 발명의 제4 실시예에 따른 데이터 구동부, 멀티플렉서 및 픽셀 어레이를 보여 주는 도면이다.
도 16은 호스트 시스템으로부터 표시패널까지 데이터 흐름을 보여 주는 도면이다.
도 17 내지 도 19는 동일한 회로 구성을 갖는 데이터 구동부가 다양한 표시패널들의 데이터 라인들을 구동하는 예를 보여 주는 도면들이다.
도 20은 도 15에 도시된 멀티플렉서를 다른 실시예를 보여 주는 도면이다.
도 21은 데이터 구동부와 터치 센서 구동부가 집적된 공용 드라이브 IC의 회로 구성을 개략적으로 보여 주는 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명은 도면에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 실질적으로 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 명세서 상에서 언급된 “구비한다”, “포함한다”, “갖는다”, “이루어진다” 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수로 해석될 수 있다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 구성요소들 간에 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 그 구성요소들 사이에 하나 이상의 다른 구성 요소가 개재될 수 있다.
구성 요소들을 구분하기 위하여 제1, 제2 등이 사용될 수 있으나, 이 구성 요소들은 구성 요소 앞에 붙은 서수나 구성 요소 명칭으로 그 기능이나 구조가 제한되지 않는다.
이하의 실시예들은 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하다. 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
픽셀들 각각은 컬러 구현을 위하여 컬러가 서로 다른 복수의 서브 픽셀들로 나뉘어지고, 서브 픽셀들 각각은 스위치 소자 또는 구동 소자로 이용되는 트랜지스터를 포함한다. 이러한 트랜지스터는 TFT(Thin Film Transistor)로 구현될 수 있다.
표시장치의 구동 회로는 입력 영상의 픽셀 데이터를 픽셀들에 기입한다. 평판 표시장치의 구동 회로는 데이터 신호를 데이터 라인들에 공급하는 데이터 구동부와, 게이트 신호를 게이트 라인들에 공급하는 게이트 구동부 등을 포함한다.
본 발명의 표시장치에서 픽셀 회로와 게이트 구동부 각각은 복수의 트랜지스터들을 포함하여 표시패널의 기판 상에 직접 형성될 수 있다. 트랜지스터는 MOSFET(Metal-Oxide-Semiconductor FET) 구조의 TFT로 구현될 수 있으며, 산화물 반도체를 포함한 Oxide TFT 또는 저온 폴리 실리콘(Low Temperature Poly Silicon, LTPS)을 포함한 LTPS TFT일 수 있다.
트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 채널 트랜지스터의 경우, 캐리어가 전자(electron)이기 때문에 소스로부터 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 채널 트랜지스터에서 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 채널 트랜지스터의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 채널 트랜지스터에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 따라서, 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되지 않는다. 이하의 설명에서 트랜지스터의 소스와 드레인을 제1 및 제2 전극으로 칭하기로 한다.
게이트 신호는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 스윙(swing)할 수 있다. 게이트 온 전압은 트랜지스터의 문턱 전압 보다 높은 전압으로 설정된다. 게이트 오프 전압은 트랜지스터의 문턱 전압 보다 낮은 전압으로 설정된다.
트랜지스터는 게이트 온 전압에 응답하여 턴-온(turn-on)되는 반면, 게이트 오프 전압에 응답하여 턴-오프(turn-off)된다. n 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 하이 전압(Gate High Voltage, VGH 또는 VEH)이고, 게이트 오프 전압은 게이트 로우 전압(Gate Low Voltage, VGL 또는 VEL)일 수 있다. p 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 로우 전압(VGL 또는 VEL)이고, 게이트 오프 전압은 게이트 하이 전압(VGH 또는 VEH)일 수 있다. 이하의 실시예에서, 픽셀 회로의 트랜지스터들이 p 채널 트랜지스터로 구현된 예를 중심으로 설명되지만 본 발명은 이에 한정되지 않는다는 것에 주의하여야 한다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다. 이하의 실시예들에서, 표시장치는 유기발광 표시장치를 중심으로 설명되지만 본 발명은 이에 한정되지 않는다.
도 1 내지 도 4를 참조하면, 본 발명의 실시예에 따른 표시장치는 표시패널(100), 표시패널(100)의 픽셀들에 픽셀 데이터를 기입(write)하기 위한 표시패널 구동부, 및 픽셀들과 표시패널 구동부의 구동에 필요한 전원을 발생하는 전원부(140)를 포함한다.
표시패널(100)은 화면 상에서 입력 영상을 표시하는 픽셀 어레이를 포함한다. 픽셀 어레이는 복수의 데이터 라인들(102), 데이터 라인들(103)과 교차되는 복수의 게이트 라인들(103), 및 매트릭스 형태로 배치되는 픽셀들을 포함한다. 표시패널(100)은 픽셀들에 공통으로 연결된 전원 라인을 더 포함할 수 있다.
픽셀 어레이는 복수의 픽셀 라인들(L1~Ln)을 포함한다. 픽셀 라인들(L1~Ln) 각각은 표시패널(100)의 픽셀 어레이에서 라인 방향(X)을 따라 배치된 1 라인의 픽셀들을 포함한다. 1 픽셀 라인에 배치된 픽셀들은 게이트 라인들(103)을 공유한다. 데이터 라인 방향을 따라 컬럼 방향(Y)으로 배치된 서브 픽셀들은 동일한 데이터 라인(102)을 공유한다. 1 수평 기간(1H)은 1 프레임 기간을 픽셀 라인들(L1~Ln)의 총 개수로 나눈 시간이다.
표시패널(100)은 비투과형 표시패널 또는 투과형 표시패널로 구현될 수 있다. 투과형 표시패널은 화면 상에 영상이 표시되고 배경의 실물이 보이는 투명 표시장치에 적용될 수 있다.
표시패널은 플렉시블 표시패널로 제작될 수 있다. 플렉시블 표시패널은 플라스틱 기판을 이용하는 OLED 패널로 구현될 수 있다. 플라스틱 OLED 패널의 픽셀 어레이와 발광 소자는 백 플레이트(Back plate) 상에 접착된 유기 박막 필름 상에 배치될 수 있다.
플라스틱 OLED 패널의 백 플레이트는 PET(Polyethylene terephthalate) 기판일 수 있다. 백 플레이트 상에 유기 박막 필름이 배치된다. 유기 박막 필름 상에 픽셀 회로와 발광 소자가 적층되고, 그 위에 터치 센서 어레이가 형성될 수 있다. 백 플레이트는 픽셀 어레이가 습도에 노출되지 않도록 유기 박막 필름을 향하는 투습을 차단한다. 유기 박막 필름은 얇은 PI(Polyimide) 필름 기판일 수 있다. 유기 박막 필름 상에 도시하지 않은 절연 물질로 다층의 버퍼막이 형성될 수 있다. 유기 박막 필름 상에 픽셀 회로와 터치 센서 어레이에 인가되는 전원이나 신호를 공급하기 위한 픽셀 어레이의 배선들이 형성될 수 있다.
픽셀들(101) 각각은 컬러 구현을 위하여 적색 서브 픽셀, 녹색 서브 픽셀, 청색 서브 픽셀로 나뉘어질 수 있다. 픽셀들 각각은 백색 서브 픽셀을 더 포함할 수 있다. 서브 픽셀들 각각은 픽셀 회로를 포함한다. 이하에서 픽셀은 서브 픽셀과 같은 의미로 해석될 수 있다. 이하에서, 제1 컬러는 적색, 녹색, 및 청색 중 어느 하나를 의미하며, 제2 및 제3 컬러는 제1 컬러를 제외한 두 컬러를 의미한다.
투명 표시장치에서, 서브 픽셀들 각각은 도 2에 도시된 바와 같이 투과부(101T), 발광부(101E), 비투과 및 비발광부(101N)를 포함할 수 있다. 투과부(101T)는 발광 소자의 발광층, 컬러 필터(Color filter), 픽셀 회로 등이 빛의 투과를 방해하는 요소가 최소화된 부분이다. 투과부(101T)는 표시패널(100) 밖의 실제 사물을 포함한 실물 배경이 그대로 보이는 투명 부분이다. 투과부(101T)에 신호 배선이 배치될 수 있다. 이 경우, 투과부(101T)의 투과율 저하를 줄이기 위하여 신호 배선이 투명한 신호 배선으로 형성될 수 있다. 신호 배선으로 인한 투과부(101T)의 투과율 저하를 방지하기 위하여, 투과부(101T)에 신호 배선이 배치되지 않을 수도 있다. 이를 위하여, 신호 배선이 투과부(101T)를 우회하는 패턴으로 형성될 수 있다. 신호 배선은 데이터 라인(102), 게이트 라인(103), 및 전원 라인 등을 포함할 수 있다.
발광부(101E)는 발광 소자의 발광층을 포함하여 픽셀 데이터의 계조에 대응하는 빛으로 발광되는 부분이다. 발광층은 OLED의 발광층(EML)일 수 있다. 발광부(101E)는 픽셀 어레이의 가로 배선과 중첩될 수 있다. 가로 배선은 게이트 라인(103)을 포함할 수 있다. 발광부(101E)는 컬러 필터를 포함할 수 있다. 발광부(101E)는 빛이 투과되는 투과부를 포함할 수 있으나, 발광부(101E)의 투과율은 투과부(101T) 보다 낮다.
비투과 및 비발광부(101N)는 발광 소자(EL)의 발광층이 없고 블랙 매트릭스(Black matrix, BM)에 의해 가려진 부분이다. 비투과 및 비발광부(101N)는 세로 배선을 포함할 수 있다. 세로 배선은 데이터 라인(102)과 전원 라인을 포함할 수 있다. 전원 라인은 ELVDD 라인, Vref 라인, Vini 라인 중 하나 이상일 수 있다.
픽셀들은 리얼(real) 컬러 픽셀과, 펜타일(pentile) 픽셀로 배치될 수 있다. 펜타일 픽셀은 미리 설정된 펜타일 픽셀 렌더링 알고리즘(pixel rendering algorithm)을 이용하여 도 2 및 도 3에 도시된 바와 같이 컬러가 다른 두 개의 서브 픽셀들을 하나의 픽셀(101)로 구동하여 리얼 컬러 픽셀 보다 높은 해상도를 구현할 수 있다. 펜타일 픽셀 렌더링 알고리즘은 픽셀들 각각에서 부족한 컬러 표현을 인접한 픽셀에서 발광된 빛의 컬러로 보상할 수 있다. 리얼 컬러 픽셀의 경우, 도 4에 도시된 바와 같이 하나의 픽셀(101)이 제1 내지 제3 컬러의 서브 픽셀들을 포함한다. 도 2 내지 도 4에서, Vdata는 데이터 라인들(102)에 인가되는 데이터 전압이고, GATE는 게이트 라인들(103)에 인가되는 게이트 신호이다.
표시패널(100) 상에 터치 센서들이 배치될 수 있다. 터치 입력은 별도의 터치 센서들을 이용하여 센싱되거나 픽셀들을 통해 센싱될 수 있다. 터치 센서들은 온-셀(On-cell type) 또는 애드 온 타입(Add on type)으로 표시패널의 화면 상에 배치되거나 픽셀 어레이에 내장되는 인-셀(In-cell type) 터치 센서들로 구현될 수 있다.
전원부(140)는 직류-직류 변환기(DC-DC Converter)를 이용하여 표시패널(100)의 픽셀 어레이와 표시패널 구동부의 구동에 필요한 직류(DC) 전원을 발생한다. 직류-직류 변환기는 차지 펌프(Charge pump), 레귤레이터(Regulator), 벅 변환기(Buck Converter), 부스트 변환기(Boost Converter) 등을 포함할 수 있다. 전원부(140)는 도시하지 않은 호스트 시스템으로부터 인가되는 직류 입력 전압의 레벨을 조정하여 감마 기준 전압(VGMA), 게이트 온 전압(VGL, VEL). 게이트 오프 전압(VGH, VEH), 픽셀 구동 전압(ELVDD), 저전위 전원 전압(ELVSS), 기준/초기화 전압(Vref, Vini) 등의 직류 전압을 발생할 수 있다. 감마 기준 전압(VGMA)은 데이터 구동부(110)에 공급된다. 게이트 온 전압(VGL, VEL)과 게이트 오프 전압(VGH, VEH)은 게이트 구동부(120)에 공급된다. 픽셀 구동 전압(ELVDD), 저전위 전원 전압(ELVSS), 및 기준/초기화 전압(Vref, Vini)은 픽셀들에 공통으로 공급된다.
표시패널 구동부는 타이밍 콘트롤러(Timing controller, TCON)(130)의 제어 하에 표시패널(100)의 픽셀들에 입력 영상의 픽셀 데이터를 기입한다.
표시패널 구동부는 데이터 구동부(110)와 게이트 구동부(120)를 포함한다. 표시패널 구동부는 데이터 구동부(110)와 데이터 라인들(102) 사이에 배치된 멀티플렉서 어레이(112)를 더 포함할 수 있다.
멀티플렉서 어레이(112)는 복수의 멀티플렉서(Multiplexer, MUX)를 이용하여 데이터 구동부(110)의 채널들을 출력된 데이터 전압을 데이터 라인들(102)에 순차적으로 연결한다. 멀티플렉서 어레이(112)는 표시패널(100) 상에 배치된 다수의 스위치 소자들을 포함할 수 있다.
표시패널 구동부는 터치 센서들을 구동하기 위한 터치 센서 구동부를 더 포함할 수 있다. 터치 센서 구동부는 도 1에서 생략되어 있다. 데이터 구동부와 터치 센서 구동부는 하나의 드라이브 IC(Integrated Circuit)에 집적될 수 있다. 모바일 기기나 웨어러블 기기에서 타이밍 콘트롤러(130), 전원부(140), 데이터 구동부(110) 등은 하나의 드라이브 IC에 집적될 수 있다.
표시패널 구동부는 타이밍 콘트롤러(130)의 제어 하에 저속 구동 모드로 동작할 수 있다. 저속 구동 모드는 입력 영상을 분석하여 입력 영상이 미리 설정된 프레임 개수 만큼 변화가 없을 때 표시장치의 소비 전력을 줄이기 위하여 설정될 수 있다. 저속 구동 모드는 정지 영상이 일정 시간 이상 입력될 때 픽셀들의 리프레쉬 레이트(Refresh rate)를 낮춤으로써 표시패널 구동부와 표시패널(100)의 소비 전력을 줄일 수 있다. 저속 구동 모드는 정지 영상이 입력될 때에 한정되지 않는다. 예컨대, 표시장치가 대기 모드로 동작하거나, 사용자 명령 또는 입력 영상이 소정 시간 이상 표시패널 구동 회로에 입력되지 않을 때 표시패널 구동 회로는 저속 구동 모드로 동작할 수 있다.
데이터 구동부(110)는 DAC(Digital to Analog Converter)를 이용하여 매 프레임 기간마다 타이밍 콘트롤러(130)로부터 디지털 신호로 수신되는 입력 영상의 픽셀 데이터를 감마 보상 전압으로 변환하여 데이터 전압을 발생한다. 감마 기준 전압(VGMA)은 분압회로를 통해 계조별 감마 보상 전압으로 분압된다. 계조별 감마 보상 전압은 데이터 구동부(110)의 DAC에 제공된다. 데이터 전압은 데이터 구동부(110)의 채널들 각각에서 출력 버퍼를 통해 출력된다.
게이트 구동부(120)는 픽셀 어레이의 TFT 어레이 및 배선들과 함께 표시패널(100) 상에 직접 형성되는 GIP(Gate in panel) 회로로 구현될 수 있다. GIP 회로는 표시패널(100)의 비표시 영역인 베젤 영역(Bezel, BZ) 상에 배치되거나 입력 영상이 재현되는 픽셀 어레이 내에 분산 배치될 수 있다. 게이트 구동부(120)는 타이밍 콘트롤러(130)의 제어 하에 게이트 신호를 게이트 라인들(103)로 순차적으로 출력한다. 게이트 구동부(120)는 시프트 레지스터(Shift register)를 이용하여 게이트 신호를 시프트시킴으로써 그 신호들을 게이트 라인들(103)에 순차적으로 공급할 수 있다. 게이트 신호는 유기 발광 표시장치에서 스캔 신호와, 발광 제어 신호(이하, “EM 신호”라 함)를 포함할 수 있다. 스캔 신호는 게이트 온 전압(VGL)과 게이트 오프 전압(VGH) 사이에서 스윙하는 스캔 펄스를 포함한다. EM 신호는 게이트 온 전압(VEL)과 게이트 오프 전압(VEH) 사이에서 스윙하는 EM 펄스를 포함할 수 있다.
스캔 펄스는 데이터 전압에 동기되어 데이터가 기입될 라인의 픽셀들을 선택한다. EM 신호는 픽셀들의 발광 시간을 정의한다.
게이트 구동부(120)는 제1 게이트 구동부(121)와 제2 게이트 구동부(122)를 포함할 수 있다. 제1 게이트 구동부(121)는 타이밍 콘트롤러(130)로부터의 스타트 펄스(start pulse)와 시프트 클럭(Shift clock)에 응답하여 스캔 펄스를 출력하고, 시프트 클럭 타이밍에 맞추어 스캔 펄스를 시프트한다. 제2 게이트 구동부(122)는 타이밍 콘트롤러(130)로부터의 스타트 펄스와 시프트 클럭에 응답하여 EM 펄스를 출력하고, 시프트 클럭에 따라 EM 펄스를 순차적으로 시프트한다.
타이밍 콘트롤러(130)는 호스트 시스템으로부터 입력 영상의 디지털 비디오 데이터(DATA)와, 그와 동기되는 타이밍 신호를 수신한다. 타이밍 신호는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 클럭(CLK) 및 데이터 인에이블신호(DE) 등을 포함할 수 있다. 데이터 인에이블신호(DE)를 카운트하는 방법으로 수직 기간과 수평 기간을 알 수 있기 때문에 수직 동기신호(Vsync)와 수평 동기신호(Hsync)는 생략될 수 있다. 데이터 인에이블신호(DE)는 1 수평 기간(1H)의 주기를 갖는다.
호스트 시스템은 TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, 개인용 컴퓨터(PC), 홈 시어터 시스템, 모바일 기기, 웨어러블 기기, 차량 시스템 중 어느 하나일 수 있다.
타이밍 콘트롤러(130)는 입력 프레임 주파수를 i 배 체배하여 입력 프레임 주파수×i(i는 0 보다 큰 양의 정수) Hz의 프레임 주파수로 표시패널 구동부의 동작 타이밍을 제어할 수 있다. 입력 프레임 주파수는 NTSC(National Television Standards Committee) 방식에서 60Hz이며, PAL(Phase-Alternating Line) 방식에서 50Hz이다. 타이밍 콘트롤러(130)는 저속 구동 모드에서 픽셀들의 리프레쉬 레이트를 낮추기 위하여 프레임 주파수를 1Hz ~ 30Hz 사이의 주파수로 낮추어 표시패널 구동부의 구동 주파수를 낮출 수 있다.
타이밍 콘트롤러(130)는 호스트 시스템으로부터 수신된 타이밍 신호(Vsync, Hsync, DE)를 바탕으로서 데이터 구동부(110)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호, 멀티플렉서 어레이(112)의 동작 타이밍을 제어하기 위한 MUX 신호(MUX1, MUX2), 게이트 구동부(120)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호를 발생한다. 타이밍 콘트롤러(130)는 표시패널 구동부의 동작 타이밍을 제어하여 데이터 구동부(110), 멀티플렉서 어레이(112), 터치 센서 구동부, 및 게이트 구동부(120)를 동기시킨다.
타이밍 콘트롤러(130)로부터 출력된 게이트 타이밍 제어신호의 전압 레벨은 도시하지 않은 레벨 시프터(Level shifter)를 통해 게이트 온 전압(VGL, VEL)과 게이트 오프 전압(VGH, VEH)으로 변환되어 게이트 구동부(120)에 공급될 수 있다. 레벨 시프터는 게이트 타이밍 제어신호의 로우 레벨 전압(low level voltage)을 게이트 로우 전압(VGL)으로 변환하고, 게이트 타이밍 제어신호의 하이 레벨 전압(high level voltage)을 게이트 하이 전압(VGH)으로 변환한다. 게이트 타이밍 신호는 스타트 펄스와 시프트 클럭을 포함한다.
데이터 구동부와 데이터 라인들 사이에 디멀티플렉서(Demultiplexer, DEMUX)가 연결될 수 있다. 디멀티플렉서는 데이터 구동부(110)의 한 채널로부터 출력되는 데이터 전압을 데이터 라인들(102)에 시분할 분배함으로써 데이터 구동부(110)의 채널 개수를 줄일 수 있다. 본 발명은 화질 저하 없는 데이터 구동부의 부품 공용화와 픽셀의 충전 시간을 확보하기 위하여 디멀티플렉서를 이용하지 않고 멀티플렉서를 통해 데이터 구동부와 픽셀 어레이의 데이터 라인들을 연결한다.
도 5는 디멀티플렉서의 스위치 소자들을 보여 주는 회로도이다.
도 5를 참조하면, 디멀티플렉서(21, 22)는 입력 노드가 하나이고 출력 노드가 N(N은 2 이상의 양의 정수)인 1:N 디멀티플렉서일 수 있다. 디멀티플렉서(21, 22)는 제1 및 제2 스위치 소자(M1, M2)를 포함할 수 있다.
제1 스위치 소자(M1)는 제1 DEMUX 신호(DEMUX1)의 게이트 온 전압(VGL)에 응답하여 턴-온된다. 이 때, 데이터 구동부(110)의 제1 채널(CH1)은 출력 버퍼(AMP)를 통해 데이터 전압(Vdata)을 출력하고, 데이터 전압(Vdata)은 제1 스위치 소자(M1)를 통해 제1 데이터 라인(1021)에 인가된다. 이와 동시에, 데이터 구동부(110)의 제2 채널(CH2)은 출력 버퍼(AMP)를 통해 데이터 전압(Vdata)을 출력하고, 데이터 전압(Vdata)은 제1 스위치 소자(M1)를 통해 제3 데이터 라인(1023)에 인가된다. 따라서, 1/2 수평 기간 동안 제1 및 제3 데이터 라인(1021, 1023)의 커패시터에 데이터 전압(Vdata)이 충전된다.
이어서, 제2 스위치 소자(M2)는 제2 DEMUX 신호(DEMUX2)의 게이트 온 전압(VGL)에 응답하여 턴-온된다. 이 때, 데이터 구동부(110)의 제1 채널(CH1)은 출력 버퍼(AMP)를 통해 데이터 전압(Vdata)을 출력하고, 이 데이터 전압(Vdata)은 제2 스위치 소자(M2)를 통해 제2 데이터 라인(1022)에 인가된다. 이와 동시에, 데이터 구동부(110)의 제2 채널(CH2)은 출력 버퍼(AMP)를 통해 데이터 전압(Vdata)을 출력하고, 이 데이터 전압(Vdata)은 제2 스위치 소자(M2)를 통해 제4 데이터 라인(1024)에 인가된다. 따라서, 1/2 수평 기간 동안 제2 및 제4 데이터 라인들(1022, 1024)의 커패시터에 데이터 전압이 충전된다.
도 6은 본 발명의 픽셀 회로를 개략적으로 보여 주는 도면이다.
도 6을 참조하면, 픽셀 회로는 발광 소자(EL), 구동 소자(DT), 및 회로부(10, 20, 30)을 포함한다. 구동 소자(DT)와 회로부(10, 20, 30)의 스위치 소자 각각은 트랜지스터로 구현될 수 있다. 픽셀 회로의 트랜지스터들은 p 채널 TFT로 구현될 수 있으나 이에 한정되지 않는다.
제1 회로부(10)는 픽셀 구동 전압(ELVDD)을 구동 소자(DT)에 공급한다. 구동 소자(DT)는 게이트(DRG), 소스(DRS), 및 드레인(DRD)을 포함한다. 제2 회로부(20)는 구동 소자(DT)의 게이트(DRG)에 연결된 커패시터를 충전하고, 1 프레임 기간 동안 커패시터의 전압을 유지한다. 제3 회로부(30)는 구동 소자(DT)를 통해 픽셀 구동 전압(ELVDD)으로부터 공급되는 전류를 발광 소자(EL)에 제공한다. 제1 연결부(12)는 제1 회로부(10)와 제2 회로부(20)를 연결한다. 제2 연결부(23)는 제2 회로부(20)와 제3 회로부(30)를 연결한다. 제3 연결부(13)는 제3 회로부(30)와 제1 회로부(10)를 연결한다.
회로부(10, 20, 30)는 구동 소자(DT)의 문턱 전압(Vth)을 센싱하고 그 문턱 전압(Vth) 만큼 데이터 전압(Vdata)을 보상하는 내부 보상 회로를 포함할 수 있다.
도 7 및 도 8은 본 발명에 적용 가능한 픽셀 회로들을 상세히 보여 주는 회로도들이다.
표시패널(100)은 픽셀 구동 전압(ELVDD)을 픽셀들(P)에 공급하기 위한 제1 전원 라인(41), 저전위 전원 전압(ELVSS)을 픽셀들(101)에 공급하기 위한 제2 전원 라인(42), 및 픽셀 회로를 초기화하기 위한 기준/초기화 전압(Vref, Vini)을 픽셀들(P)에 공급하기 위한 제3 전원 라인(43, 44)을 포함할 수 있다. 전원 라인들은 전원부(140)로부터 출력된 직류 전압을 픽셀들(101)에 공통으로 인가한다.
도 7 및 도 8에서, 발광 소자(EL)는 OLED로 구현될 수 있다. OLED는 애노드와 캐소드 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)을 포함할 수 있다. OLED의 애노드와 캐소드에 전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자가 형성되어 발광층(EML)에서 가시광이 방출된다.
도 7을 참조하면, 발광 소자(EL)의 애노드는 제4 노드(n4)를 통해 제4 및 제5 스위치 소자들(T4, T5)에 연결된다. 발광 소자(EL)의 캐소드는 저전위 전원 전압(ELVSS)이 인가되는 제2 전원 라인(42)에 연결된다. 구동 소자(DT)는 게이트-소스간 전압(Vgs)에 따라 발광 소자(EL)로 흐르는 전류양을 조절하여 발광 소자(EL)를 구동한다. 발광 소자(EL)로 흐르는 전류는 제4 스위치 소자(T4)에 의해 스위칭될 수 있다. 커패시터(Cst)는 제1 노드(n1)와 제2 노드(n2) 사이에 연결된다.
제1 스위치 소자(T1)는 제2 스캔 신호(SCAN2)에 응답하여 데이터 전압(Vdata)을 제1 노드(n1)에 공급한다. 제1 스위치 소자(T1)는 제2 게이트 라인(1032)에 연결된 게이트, 데이터 라인(102)에 연결된 제1 전극, 및 제1 노드(n1)에 연결된 제2 전극을 포함한다.
제2 스캔 신호(SCAN2)는 제2 게이트 라인(1032)을 통해 픽셀들(P)에 공급된다. 제2 스캔 신호(SCAN2)는 게이트 온 전압(VGL)의 펄스로 발생된다. 제2 스캔 신호(SCAN2)의 펄스는 센싱 단계(Ts)을 정의한다. 제2 스캔 신호(SCAN2)의 펄스폭은 대략 1 수평 기간(1H)으로 설정될 수 있다. 제2 스캔 신호(SCAN2)는 제1 스캔 신호(SCAN1) 보다 늦게 게이트 온 전압(VGL)으로 변하고, 제1 스캔 신호(SCAN1)와 동시에 게이트 오프 전압(VGH)으로 변한다. 제2 스캔 신호(SCAN2)의 펄스폭은 제1 스캔 신호(SCAN1)의 그 것 보다 작게 설정된다. 초기화 단계(Ti)과 발광 단계(Tem) 동안, 제2 스캔 신호(SCAN2)의 전압은 게이트 오프 전압(VGH)을 유지한다.
제2 스위치 소자(T2)는 제1 스캔 신호(SCAN1)에 응답하여 구동 소자(DT)의 게이트와 구동 소자(DT)의 제2 전극을 연결하여 구동 소자(DT)를 다이오드(Diode)로 동작하게 한다. 제2 스위치 소자(T2)는 제1 게이트 라인(1031)에 연결된 게이트, 제2 노드(n2)에 연결된 제1 전극, 및 제3 노드(n3)에 연결된 제2 전극을 포함한다.
제1 스캔 신호(SCAN1)는 제1 게이트 라인(1031)을 통해 픽셀들(P)에 공급된다. 제1 스캔 신호(SCAN1)는 게이트 온 전압(VGL)의 펄스로 발생될 수 있다. 제1 스캔 신호(SCAN1)의 펄스는 초기화 단계(Ti)과 센싱 단계(Ts)을 정의한다. 발광 단계(Tem) 동안, 제1 스캔 신호(SCAN1)의 전압은 게이트 오프 전압(VGH)을 유지한다.
제3 스위치 소자(T3)는 EM 신호[EM(N)]에 응답하여 소정의 기준 전압(Vref)을 제1 노드(n1)에 공급한다. 기준 전압(Vref)은 제3 전원 라인(43)을 통해 픽셀들(P)에 공급된다. 제3 스위치 소자(T3)는 제3 게이트 라인(1033)에 연결된 게이트, 제1 노드(n1)에 연결된 제1 전극, 및 제3 전원 라인(43)에 연결된 제2 전극을 포함한다. EM 신호[EM(N)]는 발광 소자(EL)의 온/오프(on/off) 시간을 정의한다.
EM 신호[EM(N)]의 펄스는 센싱 단계(Ts) 동안 제1 노드(n1)와 제3 전원 라인(43) 사이의 전류 패스(current path)를 차단하고, 발광 소자(EL)의 전류 패스를 차단하기 위하여 게이트 오프 전압(VGH)로 발생될 수 있다. EM 신호[EM(N)]는 제2 스캔 신호(SCAN2)가 게이트 온 전압(VGL)으로 반전될 때 게이트 오프 전압(VGH)으로 반전되고, 제1 및 제2 스캔 신호(SCAN1, SCAN2)가 게이트 오프 전압(VGH)으로 반전된 후에 게이트 온 전압(VGL)으로 반전될 수 있다. 저계조의 휘도를 정밀하게 표현하기 위하여, EM 신호[EM(N)]는 발광 단계(Tem) 동안 소정의 듀티비(duty ration)로 게이트 온 전압(VGL)과 게이트 오프 전압(VGH) 사이에서 스윙(swing)할 수 있다.
제4 스위치 소자(T4)는 EM 신호[EM(N)]에 응답하여 발광 소자(EL)의 전류 패스를 스위칭한다. 제4 스위치 소자(T4)의 게이트는 제3 게이트 라인(1033)에 연결된다. 제4 스위치 소자(T4)의 제1 전극은 제3 노드(n3)에 연결되고, 제4 스위치 소자(T4)의 제2 전극은 제4 노드(n4)에 연결된다.
제5 스위치 소자(T5)는 제1 스캔 신호(SCAN1)의 게이트 온 전압(VGL)에 따라 턴-온되어 초기화 단계(Ti)과 센싱 단계(Ts) 동안 제4 노드(n4)에 기준 전압(Vref)을 공급한다. 초기화 단계(Ti)과 센싱 단계(Ts) 동안, 발광 소자(EL)의 애노드 전압이 기준 전압(Vref)으로 방전된다. 이 때, 발광 소자(EL)는 애노드와 캐소드간 전압이 자신의 문턱 전압 보다 작기 때문에 발광되지 않는다. 제5 스위치 소자(T5)는 제1 게이트 라인(1031)에 연결된 게이트, 제3 전원 라인(43)에 연결된 제1 전극, 및 제4 노드(n4)에 연결된 제2 전극을 포함한다.
구동 소자(DT)는 게이트-소스 간 전압(Vgs)에 따라 발광 소자(EL)에 흐르는 전류를 조절하여 발광 소자(EL)를 구동한다. 구동 소자(DT)는 제2 노드(n2)에 연결된 게이트, 제1 전원 라인(41)에 연결된 제1 전극, 및 제3 노드(n3)에 연결된 제2 전극을 포함한다. 픽셀 구동 전압(ELVDD)은 제1 전원 라인(41)을 통해 픽셀들(P)에 공급된다.
도 7에 도시된 픽셀 회로는 내부 보상 회로를 포함한다. 내부 보상 회로의 동작은 초기화 단계(Ti), 센싱 단계(Ts), 및 발광 단계(Tem)로 나뉘어질 수 있다.
초기화 단계(Ti)에서, 제1 스캔 신호(SCAN1)와 EM 신호[EM(N)]의 전압이 게이트 온 전압(VGL)이다. 제2 내지 제5 스위치 소자들(T2~T5)이 초기화 단계(Ti)에 턴-온되어 제1 노드(n1), 제2 노드(n2) 및 제4 노드(n4)의 전압이 기준 전압(Vref)으로 방전된다. 그 결과, 초기화 단계(Ti)에서 커패시터(Cst), 구동 소자(DT)의 게이트 전압, 및 발광 소자(EL)의 애노드 전압이 기준 전압(Vref)으로 초기화된다.
센싱 단계(Ts)에서 제1, 제2 및 제5 스위치 소자들(T1, T2, T5)이 스캔 신호(SCAN1, SCAN2)의 게이트 온 전압(VGL)에 따라 턴-온된다. 이 때, 데이터 전압(Vdata)이 제1 노드(n1)에 인가되고, 제2 노드(n2)의 전압이 ELVDD+Vth으로 변한다. 그 결과, 센싱 단계(Ts)에 구동 소자(DT)의 문턱 전압(Vth)이 센싱되어 제2 노드(n2)에 충전된다. 커패시터(Cst)에 센싱 단계(Ts) 동안 구동 소자(DT)의 문턱 전압(Vth) 만큼 보상된 데이터 전압(Vdata)이 충전된다.
발광 단계(Tem)에서 EM 신호[EM(N)]의 전압이 게이트 온 전압(VGL)으로 반전된다. 제3 및 제4 스위치 소자들(T3, T4)은 발광 단계(Tem)에서 턴-온된다. 이 때, 제1 노드(n1)의 전압은 기준 전압(Vref)으로 변하고, 제2 노드(n2)의 전압은 Vref-Vdata+ELVDD+Vth로 변한다. 발광 단계(Tem)에서 발광 소자(EL)는 구동 소자(DT)를 통해 제공 받는 전류에 의해 구동되어 발광된다. 발광 소자(EL)에 흐르는 전류는 구동 소자(DT)의 게이트-소스간 전압(Vge)에 따라 조절된다. 구동 소자(DT)의 게이트-소스간 전압(Vge)은 발광 단계(Tem) 동안 Vgs = Vref-Vdata+Vth이다.
도 8을 참조하면, 이 픽셀 회로에 인가되는 게이트 신호는 제N-1 스캔 신호[SCAN(N-1)], 제N 스캔 신호[SCAN(N)], 및 EM 신호[EM(N)]를 포함한다. 제N-1 스캔 신호[SCAN(N-1)]는 제N-1 픽셀 라인의 데이터 전압(Vdata)에 동기된다. 제N 스캔 신호[SCAN(N)]는 제N 픽셀 라인의 데이터 전압(Vdata)에 동기된다. 제N 스캔 신호[SCAN(N)]의 펄스는 제N-1 스캔 신호(SCAN(N-1))와 동일한 펄스폭으로 발생되고, 제N-1 스캔 신호[SCAN(N-1)]의 펄스 보다 늦게 발생된다.
커패시터(Cst)는 제1 노드(n11)와 제2 노드(n12) 사이에 연결된다. 픽셀 구동 전압(ELVDD)은 제1 전원 라인(41)을 통해 픽셀 회로에 공급된다. 제1 노드(n11)는 제1 전원 라인(41), 제3 스위치 소자(T13)의 제1 전극, 및 커패시터(Cst)의 제1 전극에 연결된다.
제1 스위치 소자(T11)는 제N 스캔 신호[SCAN(N)]의 게이트 온 전압(VGL)에 따라 턴-온되어 구동 소자(DT)의 게이트와 제2 전극을 연결한다. 제1 스위치 소자(T11)는 제2 게이트 라인(1035)에 연결된 게이트, 제2 노드(n12)에 연결된 제1 전극, 및 제3 노드(n13)에 연결된 제2 전극을 포함한다. 제N 스캔 신호[SCAN(N)]는 제2 게이트 라인(1035)을 통해 픽셀들(P)에 공급된다. 제3 노드(n13)는 구동 소자(DT)의 게이트, 제1 스위치 소자(T11)의 제2 전극, 및 제4 스위치 소자(T14)의 제1 전극에 연결된다.
제2 스위치 소자(T12)는 제N 스캔 신호[SCAN(N)]의 게이트 온 전압(VGL)에 따라 턴-온되어 데이터 전압(Vdata)을 구동 소자(DT)의 제1 전극에 인가한다. 제2 스위치 소자(T12)는 제2 게이트 라인(1035)에 연결된 게이트, 제5 노드(n15)에 연결된 제1 전극, 및 데이터 라인(102)에 연결된 제2 전극을 포함한다. 제5 노드(n15)는 구동 소자(DT)의 제1 전극, 제2 스위치 소자(T12)의 제1 전극, 및 제3 스위치 소자(T13)의 제2 전극에 연결된다.
제3 스위치 소자(T13)는 EM 신호[EM(N)]에 응답하여 픽셀 구동 전압(ELVDD)을 구동 소자(DT)의 제1 전극에 공급한다. 제3 스위치 소자(T13)는 제3 게이트 라인(1036)에 연결된 게이트, 제1 전원 라인(41)에 연결된 제1 전극, 및 제5 노드(n15)에 연결된 제2 전극을 포함한다. EM 신호[EM(N)]는 제3 게이트 라인(1036)을 통해 픽셀들(P)에 공급된다.
제4 스위치 소자(T14)는 EM 신호[EM(N)]의 게이트 온 전압(VGL)에 따라 턴-온되어 구동 소자(DT)의 제2 전극을 발광 소자(EL)의 애노드에 연결한다. 제4 스위치 소자(T14)의 게이트는 제3 게이트 라인(1036)에 연결된다. 제4 스위치 소자(T14)의 제1 전극은 제3 노드(n13)에 연결되고, 제4 스위치 소자(T14)의 제2 전극은 제4 노드(n14)에 연결된다. 제4 노드(n14)는 발광 소자(EL)의 애노드, 제4 스위치 소자(T14)의 제2 전극, 및 제6 스위치 소자(T16)의 제2 전극에 연결된다.
제5 스위치 소자(T15)는 제N-1 스캔 신호[SCAN(N-1)]의 게이트 온 전압(VGL)에 따라 턴-온되어 제2 노드(n12)를 제3 전원 라인(44)에 연결하여 초기화 단계(Ti) 동안 커패시터(Cst)와 구동 소자(DT)의 게이트를 초기화한다. 제5 스위치 소자(T15)는 제1 게이트 라인(1034)에 연결된 게이트, 제2 노드(n12)에 연결된 제1 전극, 및 제3 전원 라인(44)에 연결된 제2 전극을 포함한다.
제N-1 스캔 신호[SCAN(N-1)]는 제1 게이트 라인(1034)을 통해 픽셀들(P)에 공급된다. 초기화 전압(Vini)은 제3 전원 라인(44)을 통해 픽셀들(P)에 공급된다.
제6 스위치 소자(T16)는 제N-1 스캔 신호[SCAN(N-1)]의 게이트 온 전압(VGL)에 따라 턴-온되어 초기화 단계(Ti) 동안 제3 전원 라인(44)을 발광 소자(EL)의 애노드에 연결한다. 초기화 단계(Ti) 동안 발광 소자(EL)의 애노드 전압이 제6 스위치 소자(T16)를 통해 초기화 전압(Vini)으로 방전된다. 이 때, 발광 소자(EL)는 애노드와 캐소드간 전압이 자신의 문턱 전압 보다 작기 때문에 발광되지 않는다. 제6 스위치 소자(T16)는 제1 게이트 라인(1034)에 연결된 게이트, 제3 전원 라인(44)에 연결된 제1 전극, 및 제4 노드(n14)에 연결된 제2 전극을 포함한다.
구동 소자(DT)는 게이트-소스 간 전압(Vgs)에 따라 발광 소자(EL)에 흐르는 전류를 조절하여 발광 소자(EL)를 구동한다. 구동 소자(DT)는 제2 노드(n12)에 연결된 게이트, 제5 노드(n15)에 연결된 제1 전극, 및 제3 노드(n13)에 연결된 제2 전극을 포함한다.
도 8에 도시된 픽셀 회로는 내부 보상 회로를 포함한다. 내부 보상 회로의 동작은 초기화 단계(Ti), 센싱 단계(Ts), 및 발광 단계(Tem)로 나뉘어질 수 있다.
초기화 단계(Ti)에서 제4 및 제5 스위치 소자들(T14, T15)이 제N-1 스캔 신호[SCAN(N-1)]의 게이트 온 전압(VGL)에 따라 턴-온된다. 이 때, 제2 및 제4 노드(n12, n14)의 전압이 초기화 전압(Vini)으로 방전된다. 그 결과, 초기화 단계(Ti)에 커패시터(Cst), 구동 소자(DT)의 게이트 전압, 및 발광 소자(EL)의 애노드 전압이 초기화 전압(Vini)으로 초기화된다.
센싱 단계(Ts)에서 제1 및 제2 스위치 소자들(T11, T12)이 제N 스캔 신호[SCAN(N)]의 게이트 온 전압(VGL)에 따라 턴-온된다. 이 때, 데이터 전압(Vdata)이 제5 노드(n15)에 인가되고, 제2 노드(n12)의 전압이 Vdata+Vth으로 변한다. 그 결과, 센싱 단계(Ts)에 구동 소자(DT)의 문턱 전압(Vth)이 센싱되어 제2 노드(n12)에 충전된다. 커패시터(Cst)에 센싱 단계(Ts) 동안 구동 소자(DT)의 문턱 전압(Vth)이 보상된 데이터 전압(Vdata)이 충전된다.
발광 단계(Tem)에 EM 신호[EM(N)]의 전압이 게이트 온 전압(VGL)으로 반전된다. 제3 및 제4 스위치 소자들(T13, T14)이 발광 단계(Tem)에 턴-온된다. 발광 단계(Tem) 동안 구동 소자(DT)를 통해 발광 소자(EL)에 전류가 흘러 발광 소자(EL)가 발광될 수 있다.
발광 소자(EL)에 흐르는 전류는 구동 소자(DT)의 게이트-소스간 전압(Vge)에 따라 조절된다. 구동 소자(DT)의 게이트-소스간 전압(Vge)은 발광 단계(Tem) 동안 Vgs = Vdata+Vth-ELVDD이다.
전원부(140)는 제1 레지스터 설정값에 따라 제1 컬러의 감마기준전압(R1~n)을 출력하는 제1 감마기준전압 발생회로, 제2 레지스터 설정값에 따라 제2 컬러의 감마기준전압(G1~n)을 출력하는 제2 감마기준전압 발생회로, 및 제3 레지스터 설정값에 따라 제3 컬러의 감마기준전압(B1~n)을 출력하는 제1, 감마기준전압 발생회로를 포함한다. 따라서, 전원부(140)는 컬러별로 독립된 감마기준전압을 발생한다. 발광소자의 발광층은 재료특성상 컬러별로 효율이 다르기 때문에 감마보상전압은 컬러별로 독립적으로 설정되어야만 최적의 화질을 구현할 수 있다. 컬러별 독립 감마기준전압(R1~n, G1~n, B1~n)은 도 9에 도시된 데이터 구동부(111)의 분압회로들(91~93)에 공급된다.
도 9는 데이터 구동부(110)의 회로 구성을 개략적으로 보여 주는 블록도이다. 데이터 구동부(110)는 도 9와 같은 회로 구성을 갖는 하나 이상의 드라이브 IC로 구현될 수 있다.
데이터 구동부(110)는 직병렬 변환부(94), 클럭 복원부(97), DAC(95), 출력부(96), 복수의 분압회로들(91~93)을 포함한다.
타이밍 콘트롤러(130)는 차동 신호(Differential Signal)의 디지털 신호로 직렬 데이터(SDATA)를 데이터 구동부(110)에 전송할 수 있다. 직렬 데이터(SDATA)는 입력 영상의 픽셀 데이터, 픽셀에 기입되지 않는 비표시 데이터, 그리고 클럭을 포함할 수 있다.
클럭 복원부(97)는 위상 고정 루프(Phase locked loop, PLL) 또는 지연 락 루프(Delay Locked loop, DLL)를 이용하여 타이밍 콘트롤러(130)로부터 수신된 클럭을 체배하여 데이터 샘플링을 위한 클럭을 발생하여 직병렬 변환부(94)에 제공한다. 직병렬 변환부(94)는 타이밍 콘트롤러(130)로부터 수신되는 직렬 데이터(SDATA)를 클럭 복원부(97)로부터의 클럭에 따라 샘플링하여 병렬 데이터로 변환한다. 직병렬 변환부(94)는 시프트 레지스터와 래치(latch)를 포함할 수 있다. 래치는 타이밍 콘트롤러(130)로부터 수신된 소스 출력 인에이블 신호(SOE)에 응답하여 복수의 채널들에서 데이터를 동시에 출력한다.
분압회로들(91~93)은 직렬로 연결된 복수 개의 저항들을 이용하여 감마기준전압을 분압하여 각 컬러의 계조별 감마보상전압을 출력한다. 각 컬러에서 감마기준전압이 전압 레벨이 다른 10 단계의 전압으로 발생될 수 있다. 이 감마기준전압이 분압회로들(91~93)에 의해 256 또는 1024 계조의 계조별 감마보상전압으로 분압될 수 있다. 제1 분압회로(91)는 제1 컬러의 감마기준전압(R1~n)을 분압하여 제1 컬러의 계조별 감마보상전압을 DAC(95)에 공급한다. 제2 분압회로(92)는 제2 컬러의 감마기준전압(G1~n)을 분압하여 제2 컬러의 계조별 감마보상전압을 DAC(95)에 공급한다. 제3 분압회로(93)는 제3 컬러의 감마기준전압(B1~n)을 분압하여 제3 컬러의 계조별 감마보상전압을 DAC(95)에 공급한다.
DAC(95)는 직병렬 변환부(94)로부터 입력된 디지털 데이터를 분압회로들(91~93)로부터 제공된 컬러별 독립 감마보상전압으로 변환하여 각 계조의 타겟 전압으로 설정된 데이터 전압(Vdata)을 출력한다. 데이터 전압(Vdata)은 출력부(96)를 통해 멀티플렉서 어레이(112)를 통해 데이터 라인들(102)로 전달되거나 데이터 라인들(102)에 직접 인가될 수 있다. 출력부(96)는 각 채널마다 DAC(95)의 출력 노드에 연결된 출력 버퍼(AMP)를 통해 데이터 전압을 출력한다.
데이터 구동부의 채널 수를 줄이기 위하여 디멀티플렉서를 통해 서로 다른 컬러의 데이터 전압이 데이터 라인들에 분배될 때 화질 열화가 발생될 수 있다. 이를 도 10 및 도 11을 결부하여 설명하기로 한다.
도 10은 공통 감마기준전압을 이용하여 두 컬러의 서브 픽셀들에 데이터 전압을 공급하는 예를 보여 주는 도면이다.
도 10을 참조하면, 공통 분압회로(98)가 DAC(95)에 연결될 수 있다. 공통 분압회로(98)는 공통 감마기준전압(CREF)을 분압하여 공통 감마보상전압을 DAC(95)에 제공한다. 공통 분압회로(98)로부터 출력된 감마보상전압은 두 컬러의 데이터 전압으로 변환된다.
DAC(95)에 제1 컬러의 서브 픽셀(10G)에 기입될 제1 데이터(G)와, 제2 컬러의 서브 픽셀(10B)에 기입될 제2 데이터(B)가 순차적으로 입력된다. DAC(95)는 제1 및 제2 데이터(GB)를 공통 감마보상전압으로 변환하여 제1 데이터 전압을 출력한 후에 제2 데이터 전압을 출력한다.
디멀티플렉서(DEMUX)는 제1 데이터 전압을 데이터 라인(102)에 공급한 후에 제2 데이터 전압을 데이터 라인(102)에 공급한다. 따라서, 공통 감마보상전압으로 변환된 제1 데이터 전압이 제1 컬러의 서브 픽셀(10G)에 인가된 후, 제2 데이터전압이 제2 컬러의 서브 픽셀(10B)에 인가된다.
각 컬러에서 발광층의 효율이 다르기 때문에 이상적인(ideal) 광학 보상이 되기 위하여, 도 11에 도시된 바와 같이 데이터(DATA)의 계조에 따른 데이터 전압이 컬러 별로 다르게 설정되어야 한다. 도 11에서 RGMA는 적색의 감마커브이고, GGMA는 녹색의 감마커브이다. BGMA는 청색의 감마커브이다. 그런데, 공통 감마보상전압은 두 컬러 중 높은 감마 커브의 감마기준전압으로부터 발생된다. 도 10의 예에서, 청색과 녹색 서브 픽셀들에 인가될 데이터 전압은 공통 감마보상전압으로 얻어지기 때문에 동일한 계조에서 동일한 전압 레벨을 갖는다. 이 경우, 녹색 서브 픽셀이 이상적인 감마 커브의 휘도로 발광되지 않기 때문에 화질이 저하된다.
본 발명의 데이터 구동부(110)는 각 컬러에서 독립적인 감마보상전압을 적용하여 화질 저하 없이 다양한 서브 픽셀 렌더링에 호환성을 갖는다. 따라서, 본 발명은 서브 픽셀 배치 구조가 다른 다양한 모델의 표시장치에서 화질 저하를 초래하지 않는 데이터 구동부(110)의 부품 공용화를 실현할 수 있다.
도 12a 및 도 12b는 본 발명의 제1 실시예에 따른 데이터 구동부, 멀티플렉서 및 픽셀 어레이를 보여 주는 도면들이다. 도 12a 및 도 12b에서 직병렬 변환부(94), 클럭 복원부(97) 등이 생략되어 있고, 픽셀 어레이는 일부 서브 픽셀만 간략히 표현되어 있다. 도 12a 및 도 12b에서 “D-IC”는 데이터 구동부가 집적된 드라이브 IC을 나타낸다. “PANEL”은 표시패널(100)을 나타낸다. 도 12a 및 도 12b의 서브 픽셀 배치에서, 하나의 픽셀은 두 컬러의 서브 픽셀들을 포함할 수 있다. 이 경우, 타이밍 콘트롤러(130)는 이웃한 픽셀들에서 동일 컬러의 데이터들의 평균값으로 데이터를 변환하여 데이터 구동부(130)로 전송할 수 있다.
도 12a를 참조하면, 데이터 구동부(110)는 제1 컬러의 계조별 감마보상전압을 출력하는 제1 분압회로(91), 제2 컬러의 계조별 감마보상전압을 출력하는 제2 분압회로(92), 제3 컬러의 계조별 감마보상전압을 출력하는 제3 분압회로(93), 제1 분압 회로(91)에 연결된 제1 DAC(95R), 제2 분압 회로(92)에 연결된 제2 DAC(95G), 제3 분압 회로(93)에 연결된 제3 DAC(95B) 등을 포함한다.
도 12a에서, R1 및 G1은 제1 픽셀 라인(L1)의 기수 번째 픽셀에 입력될 제1 픽셀 데이터일 수 있다. R3 및 B3는 제2 픽셀 라인(L2)의 기수 번째 픽셀에 입력될 제3 픽셀 데이터일 수 있다.
데이터 구동부(110)의 제2 및 제3 채널들(CH2, CH3)은 멀티플렉서(201)에 연결된다. 멀티플렉서(201)는 표시패널(PANEL) 상에 배치될 수 있다. 멀티플렉서(201)는 전술한 실시예에서 채널 개수를 줄이기 위해 적용된 디멀티플렉서의 입출력 구조와 다르다는 것에 주의하여야 한다. 멀티플렉서(201)는 입력 노드가 i(i는 양의 정수) 개이고 출력 노드가 j(j는 양의 정수)이다. 도면에서 멀티플렉서(201)는 2:1 멀티플렉서로 예시되었으나 이에 한정되지 않는다. 디멀티플렉서는 1 수평 기간을 나누어 N 개의 데이터 전압을 출력하기 때문에 픽셀들의 데이터 전압 충전 시간이 1/N으로 감소된다. 이에 비하여, 멀티플렉서(201)는 1 수평 기간 동안 데이터 전압을 충전하기 때문에 픽셀들의 데이터 전압 충전 시간을 충분히 확보할 수 있다.
멀티플렉서(201)는 제1 및 제2 스위치 소자(M01, M02)를 포함할 수 있다. 제1 스위치 소자(M01)는 데이터 구동부(110)의 제2 채널(CH2)과 제2 데이터 라인(S2) 사이에 연결된다. 제1 스위치 소자(M01)는 제1 수평 기간 동안 제1 MUX 신호(MUX1)의 펄스에 응답하여 턴-온되어 제2 채널(CH2)로부터의 데이터 전압을 제2 데이터 라인(S2)에 공급한다. 제2 스위치 소자(M02)는 제2 수평 기간 동안 제2 MUX 신호(MUX2)의 펄스에 응답하여 턴-온되어 제3 채널(CH3)로부터의 데이터 전압을 제2 데이터 라인(S2)에 공급한다. MUX 신호들(MUX1, MUX2)의 펄스는 게이트 온 전압(VGL)으로 발생된다. MUX 신호들(MUX1, MUX2)의 펄스 폭(W)은 대략 1 수평 기간(1H)에서 수평 블랭크 기간(HB)을 뺀 시간으로 설정될 수 있다. 제2 MUX 신호(MUX2)는 제1 MUX 신호(MUX1)에 비해 위상이 늦다. 제1 및 제2 스위치 소자들(M01, M-2)은 MUX 신호(MUX1, MUX2)에 응답하여 1 수평 기간 단위로 교대로 온/오프될 수 있다.
멀티플렉서(201)는 전술한 실시예에서 채널 개수를 줄이기 위해 적용된 디멀티플렉서의 입출력 구조와 다르다는 것에 주의하여야 한다. 멀티플렉서(201)는 입력 노드가 N 개이고 출력 노드가 하나이다. 도면에서 멀티플렉서(201)는 2:1 멀티플렉서로 예시되었으나 이에 한정되지 않는다.
제1 DAC(95R)는 데이터 구동부(110)의 제1 채널(CH1)에 배치된다. 제1 DAC(95R)는 직병렬 변환부(94)로부터 입력된 제1 컬러의 제1 및 제2 데이터(R1, R3)를 제1 분압회로(91)로부터의 제1 컬러의 감마보상전압으로 변환하여 제1 수평 기간 동안 제1 R 데이터 전압을 출력한 후에 제2 수평 기간 동안 제2 R 데이터 전압을 출력한다. 제1 DAC(95R)로부터 출력된 제1 및 제2 R 데이터 전압은 제1 채널(CH1)의 출력 버퍼를 통해 제1 데이터 라인(S1)에 직접 인가된다. 제1 R 데이터 전압은 제1 수평 기간 동안 제1 픽셀 라인(L1)의 R 서브 픽셀(10R1)에 충전된다. 제2 R 데이터 전압은 제2 수평 기간 동안 제2 픽셀 라인(L2)의 R 서브 픽셀(10R3)에 충전된다.
제2 DAC(95G)는 데이터 구동부(110)의 제2 채널(CH2)에 배치된다. 제3 DAC(95B)는 데이터 구동부(110)의 제3 채널(CH3)에 배치된다. 데이터 구동부(110)의 제2 및 제3 채널들(CH2, CH3)은 멀티플렉서(201)에 연결된다.
제2 DAC(95G)는 직병렬 변환부(94)로부터 입력된 제2 컬러의 데이터(G1)와 비표시 데이터(NC)를 제2 분압회로(92)로부터의 제2 컬러의 감마보상전압으로 변환하여 제1 수평 기간 동안 G 데이터 전압을 출력한 후에 제2 수평 기간 동안 무효 데이터 전압을 출력한다. 제2 DAC(95G)로부터 출력된 G 데이터 전압은 제1 수평 기간 동안 멀티플렉서(201)의 제1 스위치 소자(M01)를 통해 제2 데이터 라인(S2)에 인가된다. G 데이터 전압은 제1 수평 기간 동안 제1 픽셀 라인(L1)의 G 서브 픽셀(10G1)에 충전된다. 반면에, 무효 데이터 전압은 제1 스위치 소자(M01)가 제2 수평 기간에 오프 상태이므로 제2 데이터 라인(S2)으로 전달되지 않고 제3 수평 기간 동안 출력되는 G 데이터 전압으로 변한다. 따라서, 제2 DAC(95G)에 입력된 비표시 데이터는 데이터 구동부(110)로부터 출력되지 않고 다음 유효 데이터에 의해 덮여 쓰여져(overwrite) 버려진다.
제3 DAC(95B)는 직병렬 변환부(94)로부터 입력된 비표시 데이터(NC)와 제3 컬러의 데이터(B3)를 제3 분압회로(93)로부터의 제3 컬러의 감마보상전압으로 변환하여 제1 수평 기간 동안 무효 데이터 전압을 출력한 후에 제2 수평 기간 동안 B 데이터 전압을 출력한다. 제3 DAC(95B)로부터 출력된 B 데이터 전압은 제2 수평 기간 동안 멀티플렉서(201)의 제2 스위치 소자(M02)를 통해 제2 데이터 라인(S2)에 인가된다. 반면에, 무효 데이터 전압은 제2 스위치 소자(M02)가 제1 수평 기간에 오프 상태이므로 제2 데이터 라인(S2)으로 전달되지 않고 제2 수평 기간 동안 출력되는 B 데이터 전압으로 변한다. 따라서, 제3 DAC(95B)에 입력된 비표시 데이터는 데이터 구동부(110)로부터 출력되지 않고 다음 유효 데이터에 의해 덮여 쓰여져 버려진다.
도 12b에 도시된 데이터 구동부(110), 멀티플렉서(201), 및 서브 픽셀들은 도 12a에 도시된 실시예와 비교할 때 그 구조는 실질적으로 동일하고 컬러가 다르다. 도 12b에서 전술한 실시예와 실질적으로 동일한 부분에 대하여는 상세한 설명이 생략된다.
도 12b를 참조하면, 제1 분압회로(91)는 제1 컬러의 감마기준전압(G1~n)을 분압하여 제1 컬러의 계조별 감마보상전압을 제1 DAC(95G)에 공급한다. 제2 분압회로(92)는 제2 컬러의 감마기준전압(R1~n)을 분압하여 제2 컬러의 계조별 감마보상전압을 제2 DAC(95R)에 공급한다. 제3 분압회로(93)는 제3 컬러의 감마기준전압(B1~n)을 분압하여 제3 컬러의 계조별 감마보상전압을 제3 DAC(95B)에 공급한다. 각 컬러의 감마기준전압은 Programmable Gamma IC의 레지스터 설정값에 따라 그 전압 레벨이 조절될 수 있고, 다른 컬러의 감마기준전압으로 변경될 수 있다.
제1 DAC(95G)는 데이터 구동부(110)의 제1 채널(CH1)에 배치된다. 제1 DAC(95G)는 직병렬 변환부(94)로부터 입력된 제1 컬러의 제1 및 제2 데이터(G1, G3)를 제1 분압회로(91)로부터의 제1 컬러의 감마보상전압으로 변환하여 제1 수평 기간 동안 제1 G 데이터 전압을 출력한 후에 제2 수평 기간 동안 제2 G 데이터 전압을 출력한다. 제1 DAC(95G)로부터 출력된 제1 및 제2 G 데이터 전압은 제1 채널(CH1)의 출력 버퍼를 통해 제1 데이터 라인(S1)에 직접 인가된다. 제1 G 데이터 전압은 제1 수평 기간 동안 제1 픽셀 라인(L1)의 G 서브 픽셀(10G1)에 충전된다. 제2 G 데이터 전압은 제2 수평 기간 동안 제2 픽셀 라인(L2)의 G 서브 픽셀(10G3)에 충전된다.
제2 DAC(95R)는 직병렬 변환부(94)로부터 입력된 제2 컬러의 데이터(R1)와 비표시 데이터(NC)를 제2 분압회로(92)로부터의 제2 컬러의 감마보상전압으로 변환하여 제1 수평 기간 동안 R 데이터 전압을 출력한 후에 제2 수평 기간 동안 무효 데이터 전압을 출력한다. 제2 DAC(95R)로부터 출력된 R 데이터 전압은 제1 수평 기간 동안 멀티플렉서(201)의 제1 스위치 소자(M01)를 통해 제2 데이터 라인(S2)에 인가된다. R 데이터 전압은 제1 수평 기간 동안 제1 픽셀 라인(L1)의 R 서브 픽셀(10R1)에 충전된다. 반면에, 무효 데이터 전압은 제1 스위치 소자(M01)가 제2 수평 기간에 오프 상태이므로 제2 데이터 라인(S2)으로 전달되지 않는다.
제3 DAC(95B)는 직병렬 변환부(94)로부터 입력된 비표시 데이터(NC)와 제3 컬러의 데이터(B3)를 제3 분압회로(93)로부터의 제3 컬러의 감마보상전압으로 변환하여 제1 수평 기간 동안 무효 데이터 전압을 출력한 후에 제2 수평 기간 동안 B 데이터 전압을 출력한다. 제3 DAC(95B)로부터 출력된 B 데이터 전압은 제2 수평 기간 동안 멀티플렉서(201)의 제2 스위치 소자(M02)를 통해 제2 데이터 라인(S2)에 인가된다. 반면에, 무효 데이터 전압은 제2 스위치 소자(M02)가 제1 수평 기간에 오프 상태이므로 제2 데이터 라인(S2)으로 전달되지 않는다.
본 발명은 각 컬러의 감마 특성에 최적화된 컬러별 감마보상 전압으로 픽셀들을 구동함으로써 화질을 향상할 수 있고 픽셀들의 충전 시간을 길게 할 수 있다. 나아가, 본 발명은 표시패널의 해상도가 증가하여 수평 기간이 감소하더라도 픽셀들의 충전 시간을 확보할 수 있다.
도 13은 본 발명의 제2 실시예에 따른 데이터 구동부, 멀티플렉서 및 픽셀 어레이를 보여 주는 도면이다. 도 13에서 직병렬 변환부(94), 클럭 복원부(97) 등이 생략되어 있고, 픽셀 어레이는 일부 서브 픽셀만 간략히 표현되어 있다. 도 13에서, 하나의 픽셀은 두 컬러의 서브 픽셀들을 포함할 수 있다. 이 경우, 타이밍 콘트롤러(130)는 이웃한 픽셀들에서 동일 컬러의 데이터들의 평균값으로 데이터를 변환하여 데이터 구동부(130)로 전송할 수 있다.
도 13을 참조하면, 데이터 구동부(110)는 제1 컬러의 계조별 감마보상전압을 출력하는 제1 분압회로(91), 제2 컬러의 계조별 감마보상전압을 출력하는 제2 분압회로(92), 제3 컬러의 계조별 감마보상전압을 출력하는 제3 분압회로(93), 제1 분압 회로(91)에 연결된 제1 DAC(95R), 제2 분압 회로(92)에 연결된 제2 및 제4 DAC(95G1, 95G2), 제3 분압 회로(93)에 연결된 제3 DAC(95B) 등을 포함한다.
제1 분압회로(91)는 제1 컬러의 감마기준전압(R1~n)을 분압하여 제1 컬러의 계조별 감마보상전압을 제1 DAC(95R)에 공급한다. 제2 분압회로(92)는 제2 컬러의 감마기준전압(G1~n)을 분압하여 제2 컬러의 계조별 감마보상전압을 제2 및 제4 DAC(95G1, 95G2)에 공급한다. 제3 분압회로(93)는 제3 컬러의 감마기준전압(B1~n)을 분압하여 제3 컬러의 계조별 감마보상전압을 제3 DAC(95B)에 공급한다.
데이터 구동부(110)의 제1 및 제3 채널들(CH1, CH3)은 멀티플렉서들(51, 52)에 연결된다. 멀티플렉서들(51, 52)은 표시패널(PANEL) 상에 배치될 수 있다.
제1 멀티플렉서(51)는 제1 및 제2 스위치 소자(M11, M12)를 포함할 수 있다. 제1 스위치 소자(M11)는 데이터 구동부(110)의 제1 채널(CH1)과 제1 데이터 라인(S1) 사이에 연결된다. 제1 스위치 소자(M11)는 제1 수평 기간 동안 제1 MUX 신호(MUX1)의 펄스에 응답하여 턴-온되어 제1 채널(CH1)로부터의 데이터 전압을 제1 데이터 라인(S1)에 공급한다. 제2 스위치 소자(M12)는 데이터 구동부(110)의 제3 채널(CH3)과 제1 데이터 라인(S1) 사이에 연결된다. 제2 스위치 소자(M12)는 제2 수평 기간 동안 제2 MUX 신호(MUX2)의 펄스에 응답하여 턴-온되어 제3 채널(CH3)로부터의 데이터 전압을 제1 데이터 라인(S1)에 공급한다. 제2 MUX 신호(MUX2)는 제1 MUX 신호(MUX1)에 비해 위상이 늦다. 제1 및 제2 스위치 소자들(M11, M12)은 MUX 신호(MUX1, MUX2)에 응답하여 1 수평 기간 단위로 교대로 온/오프될 수 있다.
제2 멀티플렉서(52)는 제3 및 제4 스위치 소자(M13, M14)를 포함할 수 있다. 제3 스위치 소자(M13)는 데이터 구동부(110)의 제3 채널(CH3)과 제3 데이터 라인(S3) 사이에 연결된다. 제3 스위치 소자(M13)는 제1 수평 기간 동안 제1 MUX 신호(MUX1)의 펄스에 응답하여 턴-온되어 제3 채널(CH3)로부터의 데이터 전압을 제3 데이터 라인(S3)에 공급한다. 제4 스위치 소자(M14)는 데이터 구동부(110)의 제1 채널(CH3)과 제3 데이터 라인(S3) 사이에 연결된다. 제4 스위치 소자(M14)는 제2 수평 기간 동안 제2 MUX 신호(MUX2)의 펄스에 응답하여 턴-온되어 제1 채널(CH1)로부터의 데이터 전압을 제3 데이터 라인(S3)에 공급한다.
제1 DAC(95R)는 데이터 구동부(110)의 제1 채널(CH1)에 배치된다. 제1 DAC(95R)는 제1 컬러의 제1 및 제2 데이터(R1, R4)를 제1 분압회로(91)로부터의 제1 컬러의 감마보상전압으로 변환하여 제1 수평 기간 동안 제1 R 데이터 전압을 출력한 후에 제2 수평 기간 동안 제2 R 데이터 전압을 출력한다. 제1 DAC(95R)로부터 출력된 제1 R 데이터 전압은 제1 수평 기간 동안 제1 스위치 소자(M11)를 통해 제1 데이터 라인(S1)에 인가된다. 제1 DAC(95R)로부터 출력된 제2 R 데이터 전압은 제2 수평 기간 동안 제4 스위치 소자(M14)를 통해 제3 데이터 라인(S3)에 인가된다. 제1 R 데이터 전압은 제1 수평 기간 동안 제1 픽셀 라인(L1)의 R 서브 픽셀(10R1)에 충전된다. 제2 R 데이터 전압은 제2 수평 기간 동안 제2 픽셀 라인(L2)의 R 서브 픽셀(10R4)에 충전된다.
제2 DAC(95G1)는 데이터 구동부(110)의 제2 채널(CH2)에 배치된다. 제2 DAC(95G1)는 직병렬 변환부(94)로부터 입력된 제2 컬러의 제1 및 제2 데이터(G1, G3)를 제2 분압회로(92)로부터의 제2 컬러의 감마보상전압으로 변환하여 제1 수평 기간 동안 제1 G 데이터 전압을 출력한 후에 제2 수평 기간 동안 제2 G 데이터 전압을 출력한다. 제2 DAC(95G1)로부터 출력된 제1 및 제2 G 데이터 전압은 제2 채널(CH2)의 출력 버퍼를 통해 제2 데이터 라인(S2)에 직접 인가된다. 제1 G 데이터 전압은 제1 수평 기간 동안 제1 픽셀 라인(L1)의 G 서브 픽셀(10G1)에 충전된다. 제2 G 데이터 전압은 제2 수평 기간 동안 제2 픽셀 라인(L2)의 G 서브 픽셀(10G3)에 충전된다.
제3 DAC(95B)는 데이터 구동부(110)의 제3 채널(CH1)에 배치된다. 제3 DAC(95B)는 제3 컬러의 제1 및 제2 데이터(B2, B3)를 제3 분압회로(93)로부터의 제3 컬러의 감마보상전압으로 변환하여 제1 수평 기간 동안 제1 B 데이터 전압을 출력한 후에 제2 수평 기간 동안 제2 B 데이터 전압을 출력한다. 제3 DAC(95B)로부터 출력된 제1 B 데이터 전압은 제1 수평 기간 동안 제3 스위치 소자(M13)를 통해 제3 데이터 라인(S3)에 인가된다. 제3 DAC(95B)로부터 출력된 제2 B 데이터 전압은 제2 수평 기간 동안 제2 스위치 소자(M12)를 통해 제1 데이터 라인(S1)에 인가된다. 제1 B 데이터 전압은 제1 수평 기간 동안 제1 픽셀 라인(L1)의 B 서브 픽셀(10B2)에 충전된다. 제2 B 데이터 전압은 제2 수평 기간 동안 제2 픽셀 라인(L2)의 B 서브 픽셀(10B3)에 충전된다.
제4 DAC(95G2)는 데이터 구동부(110)의 제4 채널(CH4)에 배치된다. 제4 DAC(95G2)는 직병렬 변환부(94)로부터 입력된 제2 컬러의 제1 및 제2 데이터(G2, G4)를 제2 분압회로(92)로부터의 제2 컬러의 감마보상전압으로 변환하여 제1 수평 기간 동안 제1 G 데이터 전압을 출력한 후에 제2 수평 기간 동안 제2 G 데이터 전압을 출력한다. 제4 DAC(95G2)로부터 출력된 제1 및 제2 G 데이터 전압은 제4 채널(CH4)의 출력 버퍼를 통해 제4 데이터 라인(S4)에 직접 인가된다. 제1 G 데이터 전압은 제1 수평 기간 동안 제1 픽셀 라인(L1)의 G 서브 픽셀(10G2)에 충전된다. 제2 G 데이터 전압은 제2 수평 기간 동안 제2 픽셀 라인(L2)의 G 서브 픽셀(10G4)에 충전된다.
도 13에서 컬러는 변경될 수 있다. 예를 들어, 녹색(G)은 적색(B)으로, 청색(B) 및 적색(R)은 각각 녹색(G)과 청색(B)으로 변경될 수 있다.
도 14는 본 발명의 제3 실시예에 따른 데이터 구동부, 멀티플렉서 및 픽셀 어레이를 보여 주는 도면이다.
도 14를 참조하면, 데이터 구동부(110)는 제1 컬러의 계조별 감마보상전압을 출력하는 제1 분압회로(91), 제2 컬러의 계조별 감마보상전압을 출력하는 제2 분압회로(92), 제3 컬러의 계조별 감마보상전압을 출력하는 제3 분압회로(93), 제1 분압 회로(91)에 연결된 제1 및 제4 DAC들(95R1, 95R2), 제2 분압 회로(92)에 연결된 제2 및 제5 DAC들(95B1, 95B2), 제3 분압 회로(93)에 연결된 제3 및 제6 DAC들(95G1, 95G2) 등을 포함한다.
제1 분압회로(91)는 제1 컬러의 감마기준전압(R1~n)을 분압하여 제1 컬러의 계조별 감마보상전압을 제1 및 제4 DAC들(95R1, 95R2)에 공급한다. 제2 분압회로(92)는 제2 컬러의 감마기준전압(B1~n)을 분압하여 제2 컬러의 계조별 감마보상전압을 제2 및 제5 DAC(95B1, 95B2)에 공급한다. 제3 분압회로(93)는 제3 컬러의 감마기준전압(G1~n)을 분압하여 제3 컬러의 계조별 감마보상전압을 제3 및 제6 DAC들(95G1, 95G2)에 공급한다. 각 컬러의 감마기준전압은 Programmable Gamma IC의 레지스터 설정값에 따라 그 전압 레벨이 조절될 수 있고, 다른 컬러의 감마기준전압으로 변경될 수 있다.
데이터 구동부(110)의 제1, 제2, 제4 및 제5 채널들(CH1, CH2, CH4, CH5)은 멀티플렉서들(61, 62)에 연결된다. 멀티플렉서들(61, 62)은 표시패널(PANEL) 상에 배치될 수 있다.
제1 멀티플렉서(61)는 제1 및 제2 스위치 소자(M21, M22)를 포함할 수 있다. 제1 스위치 소자(M21)는 데이터 구동부(110)의 제1 채널(CH1)과 제1 데이터 라인(S1) 사이에 연결된다. 제1 스위치 소자(M11)는 제1 수평 기간 동안 제1 MUX 신호(MUX1)의 펄스에 응답하여 턴-온되어 제1 채널(CH1)로부터의 데이터 전압을 제1 데이터 라인(S1)에 공급한다. 제2 스위치 소자(M22)는 데이터 구동부(110)의 제2 채널(CH2)과 제1 데이터 라인(S1) 사이에 연결된다. 제2 스위치 소자(M12)는 제2 수평 기간 동안 제2 MUX 신호(MUX2)의 펄스에 응답하여 턴-온되어 제2 채널(CH2)로부터의 데이터 전압을 제1 데이터 라인(S1)에 공급한다.
제2 멀티플렉서(52)는 제3 및 제4 스위치 소자(M23, M24)를 포함할 수 있다. 제3 스위치 소자(M23)는 데이터 구동부(110)의 제5 채널(CH5)과 제3 데이터 라인(S3) 사이에 연결된다. 제3 스위치 소자(M23)는 제1 수평 기간 동안 제1 MUX 신호(MUX1)의 펄스에 응답하여 턴-온되어 제5 채널(CH5)로부터의 데이터 전압을 제3 데이터 라인(S3)에 공급한다. 제4 스위치 소자(M24)는 데이터 구동부(110)의 제4 채널(CH4)과 제3 데이터 라인(S3) 사이에 연결된다. 제4 스위치 소자(M14)는 제2 수평 기간 동안 제2 MUX 신호(MUX2)의 펄스에 응답하여 턴-온되어 제4 채널(CH4)로부터의 데이터 전압을 제3 데이터 라인(S3)에 공급한다.
제1 DAC(95R1)는 데이터 구동부(110)의 제1 채널(CH1)에 배치된다. 제1 DAC(95R1)는 제1 컬러의 데이터(R1)와 비표시 데이터(NC)를 제1 분압회로(91)로부터의 제1 컬러의 감마보상전압으로 변환하여 제1 수평 기간 동안 R 데이터 전압을 출력한 후에 제2 수평 기간 동안 무효 데이터 전압을 출력한다. 제1 DAC(95R)로부터 출력된 R 데이터 전압은 제1 수평 기간 동안 제1 스위치 소자(M21)를 통해 제1 데이터 라인(S1)에 인가된다. R 데이터 전압은 제1 수평 기간 동안 제1 픽셀 라인(L1)의 R 서브 픽셀(10R1)에 충전된다. 무효 데이터 전압은 제1 스위치 소자(M21)가 제2 수평 기간 동안 오프 상태이기 때문에 제1 데이터 라인(S1)으로 전달되지 않는다.
제2 DAC(95B1)는 데이터 구동부(110)의 제2 채널(CH2)에 배치된다. 제2 DAC(95B1)는 직병렬 변환부(94)로부터 입력된 비표시 데이터(NC)와 제2 컬러의 데이터(B3)를 제2 분압회로(92)로부터의 제2 컬러의 감마보상전압으로 변환하여 제1 수평 기간 동안 무효 데이터 전압을 출력한 후에 제2 수평 기간 동안 B 데이터 전압을 출력한다. 무효 데이터 전압은 제2 스위치 소자(M22)가 제1 수평 기간 동안 오프 상태이기 때문에 제1 데이터 라인(S1)으로 전달되지 않는다. 제2 DAC(95B1)로부터 출력된 B 데이터 전압은 제2 채널(CH2)의 출력 버퍼와 제2 스위치 소자(M22)를 통해 제1 데이터 라인(S2)에 인가된다. B 데이터 전압은 제2 수평 기간 동안 제2 픽셀 라인(L1)의 B 서브 픽셀(10B31)에 충전된다.
제3 DAC(95G1)는 데이터 구동부(110)의 제3 채널(CH3)에 배치된다. 제3 DAC(95G1)는 직병렬 변환부(94)로부터 입력된 제3 컬러의 제1 및 제2 데이터(G1, G3)를 제3 분압회로(93)로부터의 제3 컬러의 감마보상전압으로 변환하여 제1 수평 기간 동안 제1 G 데이터 전압을 출력한 후에 제2 수평 기간 동안 제2 G 데이터 전압을 출력한다. 제3 DAC(95G1)로부터 출력된 제1 및 제2 G 데이터 전압은 제3 채널(CH3)의 출력 버퍼를 통해 제2 데이터 라인(S2)에 직접 인가된다. 제1 G 데이터 전압은 제1 수평 기간 동안 제1 픽셀 라인(L1)의 G 서브 픽셀(10G1)에 충전된다. 제2 G 데이터 전압은 제2 수평 기간 동안 제2 픽셀 라인(L2)의 G 서브 픽셀(10G3)에 충전된다.
제4 DAC(95R2)는 데이터 구동부(110)의 제4 채널(CH4)에 배치된다. 제4 DAC(95R1)는 비표시 데이터(NC)와 제1 컬러의 데이터(R4)를 제1 분압회로(91)로부터의 제1 컬러의 감마보상전압으로 변환하여 제1 수평 기간 동안 무효 데이터 전압을 출력한 후에 제2 수평 기간 동안 R 데이터 전압을 출력한다. 무효 데이터 전압은 제4 스위치 소자(M24)가 제1 수평 기간 동안 오프 상태이기 때문에 제3 데이터 라인(S3)으로 전달되지 않는다. 제4 DAC(95R2)로부터 출력된 R 데이터 전압은 제2 수평 기간 동안 제4 스위치 소자(M14)를 통해 제3 데이터 라인(S3)에 인가된다. 제4 DAC(95R2)로부터 출력된 R 데이터 전압은 제2 수평 기간 동안 제2 픽셀 라인(L2)의 R 서브 픽셀(10R4)에 충전된다.
제5 DAC(95B2)는 데이터 구동부(110)의 제5 채널(CH5)에 배치된다. 제5 DAC(95B2)는 제2 컬러의 데이터(B2)와 비표시 데이터(NC)를 제2 분압회로(92)로부터의 제2 컬러의 감마보상전압으로 변환하여 제1 수평 기간 동안 B 데이터 전압을 출력하고, 제2 수평 기간 동안 무효 데이터 전압을 출력한다. 제5 DAC(95B2)로부터 출력된 B 데이터 전압은 제1 수평 기간 동안 제3 스위치 소자(M13)를 통해 제3 데이터 라인(S3)에 인가된다. 제5 DAC(95B2)로부터 출력된 B 데이터 전압은 제1 수평 기간 동안 제1 픽셀 라인(L1)의 B 서브 픽셀(10B2)에 충전된다. 무효 데이터 전압은 제3 스위치 소자(M23)가 제2 수평 기간 동안 오프 상태이기 때문에 제3 데이터 라인(S3)으로 전달되지 않는다.
제6 DAC(95G2)는 데이터 구동부(110)의 제6 채널(CH4)에 배치된다. 제6 DAC(95G2)는 직병렬 변환부(94)로부터 입력된 제3 컬러의 제1 및 제2 데이터(G2, G4)를 제3 분압회로(93)로부터의 제3 컬러의 감마보상전압으로 변환하여 제1 수평 기간 동안 제1 G 데이터 전압을 출력한 후에 제2 수평 기간 동안 제2 G 데이터 전압을 출력한다. 제6 DAC(95G2)로부터 출력된 제1 및 제2 G 데이터 전압은 제6 채널(CH6)의 출력 버퍼를 통해 제4 데이터 라인(S4)에 직접 인가된다. 제6 DAC(95G2)로부터 출력된 제1 G 데이터 전압은 제1 수평 기간 동안 제1 픽셀 라인(L1)의 G 서브 픽셀(10G2)에 충전된다. 제2 G 데이터 전압은 제2 수평 기간 동안 제2 픽셀 라인(L2)의 G 서브 픽셀(10G4)에 충전된다.
도 15는 본 발명의 제4 실시예에 따른 데이터 구동부, 멀티플렉서 및 픽셀 어레이를 보여 주는 도면이다.
도 15를 참조하면, 데이터 구동부(110)는 제1 컬러의 계조별 감마보상전압을 출력하는 제1 분압회로(91), 제2 컬러의 계조별 감마보상전압을 출력하는 제2 분압회로(92), 제3 컬러의 계조별 감마보상전압을 출력하는 제3 분압회로(93), 제1 분압 회로(91)에 연결된 제1 DAC(95R), 제2 분압 회로(92)에 연결된 제2 DAC(95G), 및 제3 분압 회로(93)에 연결된 제3 DAC(95B), 제1 및 제3 채널들(CH1, CH3)의 DAC들(95R, 95B)로부터 출력된 데이터 전압의 경로를 스위칭하는 제1 멀티플렉서(99) 등을 포함한다.
제1 분압회로(91)는 제1 컬러의 감마기준전압(R1~n)을 분압하여 제1 컬러의 계조별 감마보상전압을 제1 DAC(95R)에 공급한다. 제2 분압회로(92)는 제2 컬러의 감마기준전압(G1~n)을 분압하여 제2 컬러의 계조별 감마보상전압을 제2 DAC(95G)에 공급한다. 제3 분압회로(93)는 제3 컬러의 감마기준전압(B1~n)을 분압하여 제3 컬러의 계조별 감마보상전압을 제3 DAC(95B)에 공급한다. 각 컬러의 감마기준전압은 Programmable Gamma IC의 레지스터 설정값에 따라 그 전압 레벨이 조절될 수 있고, 다른 컬러의 감마기준전압으로 변경될 수 있다.
제1 DAC(95R)는 데이터 구동부(110)의 제1 채널(CH1)에 배치된다. 제1 DAC(95R)는 제1 컬러의 데이터(R)를 제1 분압회로(91)로부터의 제1 컬러의 감마보상전압으로 변환한다. 제2 DAC(95G)는 데이터 구동부(110)의 제2 채널(CH2)에 배치된다. 제2 DAC(95G)는 제2 컬러의 데이터(G)를 제2 분압회로(92)로부터의 제2 컬러의 감마보상전압으로 변환한다. 제3 DAC(95B)는 데이터 구동부(110)의 제3 채널(CH3)에 배치된다. 제3 DAC(95G1)는 제3 컬러의 제1 및 제2 데이터(B)를 제3 분압회로(93)로부터의 제3 컬러의 감마보상전압으로 변환한다.
제1 멀티플렉서(99)는 데이터 구동부(110)가 집적된 드라이브 IC(D-IC)에 내장된다. 제1 멀티플렉서(99)는 표시패널(PANEL) 상에 배치된 제2 멀티플렉서(70)와 동기된다. 제1 멀티플렉서(99)는 타이밍 콘트롤러(130)의 제어 하에 제2 수평 기간의 제1 1/2 기간(t03) 내에서 제3 DAC(95B)로부터 출력되는 제3 컬러의 데이터 전압을 제1 채널(CH1)의 출력 버퍼로 공급한 후에, 제2 수평 기간의 제2 1/2 기간(t04) 내에서 제1 DAC(95R)로부터 출력되는 제1 컬러의 데이터 전압을 제3 채널(CH3)의 출력 버퍼로 공급한다.
제2 멀티플렉서(70)는 타이밍 콘트롤러(130)로부터 발생된 MUX 신호들(MUX1, MUX2)에 응답하여 데이터 구동부(110)의 각 채널들(CH1, CH2, CH3)로부터 출력되는 데이터 전압을 대응하는 데이터 라인들(S1~S4)에 공급한다. MUX 신호들(MUX1, MUX2)의 펄스 폭(W)은 1 수평 기간(1H)에서 수평 블랭크 기간(HB)을 뺀 나머지 기간의 1/2 기간으로 설정될 수 있다. 제1 MUX 신호(MUX1)의 제1 펄스(71)는 제1 수평 기간의 제1 1/2 기간(t01) 동안 게이트 온 전압(VGL)으로 발생된다. 제1 MUX 신호(MUX1)의 제2 펄스(73)는 제2 수평 기간의 제1 1/2 기간(t03) 동안 게이트 온 전압(VGL)으로 발생된다. 제2 MUX 신호(MUX2)는 제1 MUX 신호(MUX1)에 비하여 위상이 늦다. 제2 MUX 신호(MUX2)의 제1 펄스(72)는 제1 수평 기간의 제2 1/2 기간(t02) 동안 게이트 온 전압(VGL)으로 발생된다. 제2 MUX 신호(MUX2)의 제2 펄스(74)는 제2 수평 기간의 제2 1/2 기간(t04) 동안 게이트 온 전압(VGL)으로 발생된다.
제2 멀티플렉서(70)는 데이터 구동부(110)의 제1, 제2 및 제3 채널(CH1, CH2, CH3)을 대응하는 데이터 라인들(S1, S2, S3, S4)에 연결하는 제1 내지 제4 스위치 소자들(M31, M32, M33, M34)을 포함한다.
제1 스위치 소자(M31)는 데이터 구동부(110)의 제1 채널(CH1)과 제1 데이터 라인(S1) 사이에 연결된다. 제1 스위치 소자(M31)는 제1 수평 기간의 제1 1/2 기간(t01)에 제1 MUX 신호(MUX1)의 제1 펄스(71)에 응답하여 턴-온된다. 이 때, 제1 DAC(95R)로부터 출력된 제1 컬러의 데이터 전압이 제1 데이터 라인(S1)에 공급되어 R 서브 픽셀(10R1)에 충전된다. 이어서, 제1 스위치 소자(M31)는 제2 수평 기간의 제1 1/2 기간(t03)에 제1 MUX 신호(MUX1)의 제2 펄스(73)에 응답하여 턴-온된다. 이 때, 제1 멀티플렉서(99)는 제3 DAC(95B)로부터 출력된 제3 컬러의 데이터 전압을 제1 채널(CH1)의 출력 버퍼(AMP에 공급하고, 이 데이터 전압이 제1 스위치 소자(M31)를 통해 제1 데이터 라인(S1)에 공급되어 B 서브 픽셀(10B3)에 충전된다.
제2 스위치 소자(M32)는 데이터 구동부(110)의 제2 채널(CH2)과 제2 데이터 라인(S2) 사이에 연결된다. 제2 스위치 소자(M32)는 제1 수평 기간의 제1 1/2 기간(t01)에 제1 MUX 신호(MUX1)의 제1 펄스(71)에 응답하여 턴-온된다. 이 때, 제2 DAC(95G)로부터 출력된 제2 컬러의 데이터 전압이 제2 데이터 라인(S2)에 공급되어 G 서브 픽셀(10G1)에 충전된다. 이어서, 제2 스위치 소자(M32)는 제2 수평 기간의 제1 1/2 기간(t03)에 제1 MUX 신호(MUX1)의 제2 펄스(73)에 응답하여 턴-온된다. 이 때, 제2 DAC(95G)로부터 출력된 제2 컬러의 다른 데이터 전압이 제2 데이터 라인(S2)에 공급되어 G 서브 픽셀(10G3)에 충전된다.
제3 스위치 소자(M33)는 데이터 구동부(110)의 제3 채널(CH3)과 제3 데이터 라인(S3) 사이에 연결된다. 제3 스위치 소자(M33)는 제2 수평 기간의 제1 1/2 기간(t03)에 제2 MUX 신호(MUX2)의 제1 펄스(72)에 응답하여 턴-온된다. 이 때, 제3 DAC(95B)로부터 출력된 제3 컬러의 데이터 전압이 제3 데이터 라인(S3)에 공급되어 B 서브 픽셀(10B2)에 충전된다. 이어서, 제3 스위치 소자(M33)는 제2 수평 기간의 제2 1/2 기간(t04)에 제2 MUX 신호(MUX2)의 제2 펄스(74)에 응답하여 턴-온된다. 이 때, 제1 멀티플렉서(99)는 제1 DAC(95R)로부터 출력된 제1 컬러의 데이터 전압을 제3 채널(CH3)의 출력 버퍼(AMP에 공급하고, 이 데이터 전압이 제3 스위치 소자(M33)를 통해 제3 데이터 라인(S3)에 공급되어 R 서브 픽셀(10R4)에 충전된다.
제4 스위치 소자(M34)는 데이터 구동부(110)의 제2 채널(CH2)과 제4 데이터 라인(S4) 사이에 연결된다. 제4 스위치 소자(M34)는 제2 수평 기간의 제1 1/2 기간(t03)에 제2 MUX 신호(MUX2)의 제1 펄스(72)에 응답하여 턴-온된다. 이 때, 제2 DAC(95G)로부터 출력된 제2 컬러의 데이터 전압이 제4 데이터 라인(S4)에 공급되어 G 서브 픽셀(10G2)에 충전된다. 이어서, 제4 스위치 소자(M34)는 제2 수평 기간의 제2 1/2 기간(t04)에 제2 MUX 신호(MUX2)의 제2 펄스(74)에 응답하여 턴-온된다. 이 때, 제2 DAC(95G)로부터 출력된 제2 컬러의 다른 데이터 전압이 제4 데이터 라인(S4)에 공급되어 G 서브 픽셀(10G4)에 충전된다.
멀티플렉서(70)에서 스위치 소자들(M31~M32)의 응답 속도를 빠르게 하기 위하여 MUX 신호들(MUX1, MUX2)의 펄스들 간에 라이징 에지와 폴링 에지가 중첩될 수 있다.
도 15에서 생략되었지만 데이터 구동부의 출력 채널들 중 적어도 하나는 도 20의 예와 같이 대응하는 데이터 라인에 직접 연결되어 DAC(95R, 95G, 95B)의 출력 전압이 데이터 라인에 직접 인가될 수 있다. 도 15에서 서브 픽셀 렌더링에서 서브 픽셀들의 컬러가 변경될 수 있으며, 변경된 서브 픽셀들의 컬러에 맞게 DAC에 인가되는 컬러별 감마기준전압이 변경될 수 있다. 한편, 데이터 구동부의 제1 멀티플렉서(70)는 도 20에 도시된 멀티플렉서들과 실질적으로 동일하다.
도 16은 호스트 시스템으로부터 표시패널까지 데이터 흐름을 보여 주는 도면이다. 도 16에서 “PC”는 호스트 시스템을, “T-CON”은 타이밍 콘트롤러를, “D-C”는 데이터 구동부를, “PANEL”은 표시패널을 각각 나타낸다.
도 16을 참조하면, 호스트 시스템(PC)은 제1 포트(port)를 통해 기수 픽셀 데이터(ODD DATA)를 타이밍 콘트롤러(T-CON)에 전송함과 동시에 제2 포트를 통해 우수 픽셀 데이터(EVEN DATA)를 타이밍 콘트롤러(T-CON)에 전송될 수 있다. 기수 픽셀 데이터(ODD DATA)는 표시패널(PANEL)의 기수 번째 픽셀들(P1, P3)에 기입될 데이터(R1, G1, B1)을 포함한다. 우수 픽셀 데이터(EVEN DATA)는 표시패널(PANEL)의 우수 번째 픽셀들(P2, P4)에 기입될 데이터(R1, G1, B1)을 포함한다. 기수 번째 픽셀들(P1, P3)과 우수 번째 픽셀들(P2, P4) 각각은 두 개의 서브 픽셀들을 포함할 수 있다.
타이밍 콘트롤러(T-CON)는 호스트 시스템으로부터 입력된 픽셀 데이터(ODD DATA, EVEN DATA)를 서브 픽셀 배치에 맞게 재정렬하고, 미리 설정된 서브 픽셀 렌더링 알고리즘에 따라 일부 컬러의 데이터를 변조한다. 예를 들어, 타이밍 콘트롤러(T-CON)는 이웃한 픽셀 데이터에서 R 데이터(R1, R2)를 그 데이터들의 평균값(Ra)으로 변조하고, B 데이터(B1, B2)를 그 데이터들의 평균값(Ba)으로 변조할 수 있다. 타이밍 콘트롤러(T-CON)는 두 데이터가 하나의 값으로 변조된 결과로 발생된 빈(empty) 데이터 위치에 미리 설정된 비표시 데이터(NC)를 추가하여 데이터를 정렬할 수 있다. 비표시 데이터(NC)의 값은 특정 값 예를 들어, 0(zero)로 설정될 수 있으나 이에 한정되지 않는다.
도 17 내지 도 19는 동일한 회로 구성을 갖는 데이터 구동부가 다양한 표시패널들의 데이터 라인들을 구동하는 예를 보여 주는 도면들이다. 여기서, 다양한 표시패널들은 서브 픽셀 렌더링이 응용 분야에 따라 다르게 설계된 표시패널들을 의미한다. 이러한 데이터 구동부가 집적된 드라이브 IC(D-IC)는 서브 픽셀 렌더링으로 픽셀들이 배열된 표시패널의 데이터 라인들을 구동하는 예를 보여 주는 도면들이다. 도 17에서 하나의 픽셀(PIX)은 R, G, 및 B 서브 픽셀들(10R, 10G, 10B)를 포함한다. 도 18 및 도 19에서 하나의 픽셀(P1, P3)은 컬러가 다른 두 개의 서브 픽셀들을 포함한다. 도 17 내지 도 19에서 드라이브 IC(D-IC)는 실질적으로 동일한 회로 구성을 가지며 화질 저하 없이 다양한 서브 픽셀 렌더링을 갖는 표시패널들의 데이터 라인들을 구동할 수 있다. 따라서, 드라이브 IC(D-IC)는 표시장치의 다양한 모델에서 공용화될 수 있다.
도 20은 도 15에 도시된 멀티플렉서를 다른 실시예를 보여 주는 도면이다. 도 15 및 도 20에 도시된 드라이브 IC는 실질적으로 동일한 회로 구성으로 구현될 수 있으며, 서브 픽셀 렌더링이 서로 다른 표시패널에 적용되어 다양한 모델들에서 공용화될 수 있다.
도 20을 참조하면, 데이터 구동부(110)는 제1 및 제2 멀티플렉서(991, 992)를 포함한다. 제1 멀티플렉서(991)는 타이밍 콘트롤러(130)의 제어 하에 제4 DAC(95B)의 출력 전압을 제2 채널(CH2)에 배치된 증폭기(AMP)의 입력단에 공급할 수 있다. 제2 멀티플렉서(992)는 타이밍 콘트롤러(130)의 제어 하에 제2 DAC(95G)의 출력 전압을 제4 채널(CH4)에 배치된 증폭기(AMP)의 입력단에 공급할 수 있다. 따라서, 제4 DAC(95B)로부터 출력된 데이터 전압이 제2 채널(CH2)에 연결된 제2 데이터 라인(S2)을 통해 B 서브 픽셀(10B3)에 충전될 수 있다. 제2 DAC(95G)로부터 출력된 데이터 전압은 제4 채널(CH4)에 연결된 제4 데이터 라인(S4)을 통해 G 서브 픽셀(10G4)에 충전될 수 있다.
도 21은 데이터 구동부와 터치 센서 구동부가 집적된 공용 드라이브 IC의 회로 구성을 개략적으로 보여 주는 도면이다. 도 21에서 “DATA CH”은 데이터 전압이 출력되는 데이터 구동부의 채널들이다. “TOUCH CH”은 터치 센서 채널들이다.
도 21을 참조하면, 드라이브 IC(SRIC)는 데이터 신호 처리부(3000), 터치 센서 구동부(2100), 감마보상전압 발생부(1000), 입/출력 인터페이스부(1100), 터치 채널부(2000)를 포함한다.
입/출력 인터페이스부(1100)는 입력 영상의 픽셀 데이터가 수신되는 수신회로와, 터치 센서의 좌표 데이터가 출력되는 송신회로를 포함할 수 있다. 감마보상전압 발생부(2000)는 전술한 바와 같이 컬러별 감마보상전압을 독립적으로 발생하는 분압회로들을 포함한다. 데이터 신호 처리부(3000)는 데이터 구동부(110)의 디지털 신호 처리부와, 아날로그 신호 처리부를 포함한다. 디지털 신호 처리부는 직병별 변환부의 디지털 회로를 포함한다. 아날로그 신호 처리부는 DAC들과 출력 버퍼들을 포함한다. 제1 DAC(R-DAC)는 제1 분압회로로부터의 감마보상전압으로 제1 컬러(R)의 데이터 전압을 출력한다. 제2 DAC(G-DAC)는 제1 분압회로로부터의 감마보상전압으로 제2 컬러(G)의 데이터 전압을 출력한다. 제3 DAC(B-DAC)는 제3 분압회로로부터의 감마보상전압으로 제3 컬러(B)의 데이터 전압을 출력한다.
터치 센서 구동부(2100)는 터치 센서 구동 신호를 발생하고 터치 센서의 출력 신호를 미리 설정된 터치 인식 알고리즘으로 분석하여 터치 좌표 데이터를 발생하는 회로들을 포함한다. 터치 채널부(2000)에 표시패널(PNL)의 픽셀 어레이 상에 배치된 터치 센서들과 연결된 터치 패드들이 배치된다.
전술한 실시예들은 단독으로 적용되거나 조합될 수 있다.
본 발명의 다양한 실시예들에 따른 데이터 구동회로와 이를 이용한 표시장치는 다음과 같이 설명될 수 있다.
실시예1: 데이터 구동회로는 도 12-20에 도시된 바와 같이 서브 픽셀의 컬러 배치가 서로 다른 표시장치들에 공용 가능한 데이터 구동회로에 있어서, 제1 컬러의 감마보상전압을 출력하는 제1 분압회로(91); 제2 컬러의 감마보상전압을 출력하는 제2 분압회로(92); 제3 컬러의 감마보상전압을 출력하는 제3 분압회로(93); 상기 제1 분압 회로(91)에 연결되어 상기 제1 컬러의 입력 데이터를 상기 제1 컬러의 감마보상 전압으로 변환하여 제1 채널(CH1)의 데이터 전압을 출력하는 제1 디지털-아날로그 변환기(95R); 상기 제2 분압 회로(92)에 연결되어 상기 제2 컬러의 입력 데이터를 상기 제2 컬러의 감마보상 전압으로 변환하여 제2 채널(CH2)의 데이터 전압을 출력하는 제2 디지털-아날로그 변환기(95G); 및 상기 제3 분압 회로(93)에 연결되어 상기 제3 컬러의 입력 데이터를 상기 제3 컬러의 감마보상 전압으로 변환하여 제3 채널(CH3)의 데이터 전압을 출력하는 제3 디지털-아날로그 변환기(95B)를 포함한다.
상기 채널들 중 일부는 멀티플렉서(201)를 통해 표시패널의 데이터 라인들에 연결되고, 상기 채널들 중 적어도 하나는 상기 표시패널의 대응하는 데이터 라인에 직접 연결된다.
실시예2: 상기 데이터 구동회로는 도 15 및 도 20에 도시된 바와 같이 상기 제1 채널에 배치되어 상기 제1 디지털-아날로그 변환기의 출력 전압을 표시패널로 출력하는 제1 출력 버퍼(AMP); 상기 제2 채널에 배치되어 상기 제2 디지털-아날로그 변환기의 출력 전압을 표시패널로 출력하는 제2 출력 버퍼(AMP); 상기 제3 채널에 배치되어 상기 제3 디지털-아날로그 변환기의 출력 전압을 표시패널로 출력하는 제3 출력 버퍼(AMP), 상기 디지털-아날로그 변압기들 중 일부의 출력 전압을 다른 채널의 출력 버퍼에 공급하는 제2 멀티플렉서(70)를 더 포함할 수 있다.
상기 제2 멀티플렉서는 상기 제1 디지털 아날로그 변환기의 출력 전압을 다른 채널의 출력 버퍼로 전달하고, 상기 제3 디지털 아날로그 변환기의 출력 전압을 다른 채널의 출력 버퍼로 전달한다.
실시예3: 표시장치는 도 12 내지 도 20에 도시된 바와 같이 복수의 데이터 라인들, 복수의 제1 컬러의 서브 픽셀들, 복수의 제2 컬러의 서브 픽셀들, 및 복수의 제3 컬러의 서브 픽셀들을 포함한 표시패널; 및 제1 컬러의 감마보상전압을 출력하는 제1 분압회로(91), 제2 컬러의 감마보상전압을 출력하는 제2 분압회로(92), 제3 컬러의 감마보상전압을 출력하는 제3 분압회로(93), 상기 제1 분압 회로(91)에 연결되어 상기 제1 컬러의 입력 데이터를 상기 제1 컬러의 감마보상 전압으로 변환하여 제1 채널(CH1)의 데이터 전압을 출력하는 제1 디지털-아날로그 변환기(95R), 상기 제2 분압 회로(92)에 연결되어 상기 제2 컬러의 입력 데이터를 상기 제2 컬러의 감마보상 전압으로 변환하여 제2 채널(CH2)의 데이터 전압을 출력하는 제2 디지털-아날로그 변환기(95G), 및 상기 제3 분압 회로(93)에 연결되어 상기 제3 컬러의 입력 데이터를 상기 제3 컬러의 감마보상 전압으로 변환하여 제3 채널(CH3)의 데이터 전압을 출력하는 제3 디지털-아날로그 변환기(95B)를 포함한 데이터 구동부(D-IC)를 포함한다.
상기 제1 채널(CH1)로부터 출력된 데이터 전압이 상기 제1 컬러의 서브 픽셀들에 충전되고, 상기 제2 채널(CH2)로부터 출력된 데이터 전압이 상기 제2 컬러의 서브 픽셀들에 충전되고, 상기 제3 채널(CH3)로부터 출력된 데이터 전압이 상기 제3 컬러의 서브 픽셀들에 충전된다.
실시예4: 상기 표시장치는 도 12-14, 및 도 16-19에 도시된 바와 같이 상기 데이터 구동부의 채널들 중 일부를 상기 표시패널의 데이터 라인들에 연결하는 멀티플렉서를 더 포함할 수 있다. 상기 데이터 구동부의 채널들 중 적어도 하나는 상기 표시패널의 대응하는 데이터 라인에 직접 연결될 수 있다.
실시예5: 상기 데이터 구동부는 도 15 및 도 20에 도시된 바와 같이 상기 제1 채널에 배치되어 상기 제1 디지털-아날로그 변환기의 출력 전압을 표시패널로 출력하는 제1 출력 버퍼(AMP); 상기 제2 채널에 배치되어 상기 제2 디지털-아날로그 변환기의 출력 전압을 표시패널로 출력하는 제2 출력 버퍼(AMP); 및 상기 제3 채널에 배치되어 상기 제3 디지털-아날로그 변환기의 출력 전압을 표시패널로 출력하는 제3 출력 버퍼(AMP)를 더 포함할 수 있다.
상기 멀티플렉서는 상기 제1 디지털 아날로그 변환기의 출력 전압을 다른 채널의 출력 버퍼로 전달하고, 상기 제3 디지털 아날로그 변환기의 출력 전압을 다른 채널의 출력 버퍼로 전달할 수 있다.
실시예6: 표시장치는 도 12에 도시된 바와 같이 제1 데이터 라인(S1)에 연결된 제1 컬러의 서브 픽셀들, 제2 데이터 라인(S2)에 연결된 제2 및 제3 컬러의 서브 픽셀들을 포함한 표시패널; 제1 컬러의 감마보상전압을 출력하는 제1 분압회로(91), 제2 컬러의 감마보상전압을 출력하는 제2 분압회로(92), 제3 컬러의 감마보상전압을 출력하는 제3 분압회로(93), 상기 제1 분압 회로(91)에 연결되어 상기 제1 컬러의 입력 데이터를 상기 제1 컬러의 감마보상 전압으로 변환하여 제1 채널(CH1)의 데이터 전압을 출력하는 제1 디지털-아날로그 변환기(95R), 상기 제2 분압 회로(92)에 연결되어 상기 제2 컬러의 입력 데이터를 상기 제2 컬러의 감마보상 전압으로 변환하여 제2 채널(CH2)의 데이터 전압을 출력하는 제2 디지털-아날로그 변환기(95G), 및 상기 제3 분압 회로(93)에 연결되어 상기 제3 컬러의 입력 데이터를 상기 제3 컬러의 감마보상 전압으로 변환하여 제3 채널(CH3)의 데이터 전압을 출력하는 제3 디지털-아날로그 변환기(95B)를 포함한 데이터 구동부(D-IC); 및 상기 데이터 구동부의 일부 채널들을 대응하는 데이터 라인들에 연결하는 멀티플렉서(201)를 구비한다.
상기 데이터 구동부의 채널들 중 적어도 하나가 대응하는 데이터 라인에 직접 연결된다.
실시예7: 상기 데이터 구동부의 제1 채널(CH1)이 상기 제1 데이터 라인에 연결되어 상기 제1 디지털-아날로그 변환기로부터 제1 및 제2 수평 기간 동안 출력되는 상기 제1 컬러의 데이터 전압이 상기 제1 데이터 라인에 연속으로 인가된다.
실시예8: 상기 멀티플렉서는 상기 제2 채널과 상기 제2 데이터 라인 사이에 연결되어 상기 제1 수평 기간 동안 제1 MUX 신호(MUX1)에 응답하여 상기 제2 디지털 아날로그 변환기로부터 출력되는 제2 컬러의 데이터 전압을 상기 제2 데이터 라인에 인가하는 제1 스위치 소자(M01); 및 상기 제3 채널과 상기 제2 데이터 라인 사이에 연결되어 상기 제2 수평 기간 동안 제2 MUX 신호(MUX2)에 응답하여 상기 제3 디지털 아날로그 변환기로부터 출력되는 제3 컬러의 데이터 전압을 상기 제2 데이터 라인에 인가하는 제2 스위치 소자(M02)를 포함한다.
실시예9: 상기 제1 디지털 아날로그 변환기는 상기 제1 수평 기간에 입력 받은 제1-1 컬러(R1)의 디지털 데이터를 상기 제1 컬러의 감마보상전압으로 변환하여 제1-1 컬러의 데이터 전압을 출력한 후에, 상기 제2 수평 기간에 입력 받은 제1-2 컬러(R3)의 디지털 데이터를 상기 제1 컬러의 감마보상전압으로 변환하여 제1-2 컬러의 데이터 전압을 출력할 수 있다.
상기 제2 디지털 아날로그 변환기는 상기 제1 수평 기간에 입력 받은 상기 제2 컬러(G1)의 디지털 데이터를 상기 제2 컬러의 감마보상전압으로 변환하여 상기 제2 컬러의 데이터 전압을 출력한 후에, 상기 제2 수평 기간에 입력 받은 비표시 디지털 데이터를 상기 제2 컬러의 감마보상전압으로 변환하여 무효 데이터 전압을 출력할 수 있다.
상기 제3 디지털 아날로그 변환기는 상기 제1 수평 기간에 입력 받은 상기 비표시 디지털 데이터를 상기 제3 컬러의 감마보상전압으로 변환하여 상기 제3 컬러의 데이터 전압을 출력한 후에, 상기 제2 수평 기간에 입력 받은 상기 제3 컬러(B3)의 디지털 데이터를 상기 제3 컬러의 감마보상전압으로 변환하여 무효 데이터 전압을 출력할 수 있다.
상기 무효 데이터 전압의 전송 경로가 상기 멀티플렉서에 의해 차단될 수 있다.
실시예10: 표시장치는 도 13에 도시된 바와 같이, 제1 데이터 라인(S1)에 연결된 제1 컬러(R)의 제1 서브 픽셀(10R1) 및 제3 컬러(B)의 제1 서브 픽셀(10B3), 제2 데이터 라인(S2)에 연결된 제2 컬러(G)의 제1 및 제2 서브 픽셀들(10G1, 10G3), 제3 데이터 라인(S3)에 연결된 상기 제3 컬러(B)의 제2 서브 픽셀(10B2) 및 상기 제1 컬러(R)의 제2 서브 픽셀(10R4), 및 제4 데이터 라인(S4)에 연결된 상기 제2 컬러(G)의 제3 서브 픽셀(10G2) 및 제4 서브 픽셀(10G4)를 포함한 표시패널; 상기 제1 컬러의 감마보상전압을 출력하는 제1 분압회로(91), 상기 제2 컬러의 감마보상전압을 출력하는 제2 분압회로(92), 상기 제3 컬러의 감마보상전압을 출력하는 제3 분압회로(93), 상기 제1 분압 회로(91)에 연결되어 상기 제1 컬러의 입력 데이터를 상기 제1 컬러의 감마보상 전압으로 변환하여 제1 채널(CH1)의 데이터 전압을 출력하는 제1 디지털-아날로그 변환기(95R), 상기 제2 분압 회로(92)에 연결되어 상기 제2 컬러의 입력 데이터를 상기 제2 컬러의 감마보상 전압으로 변환하여 제2 채널(CH2)의 데이터 전압을 출력하는 제2 디지털-아날로그 변환기(95G1), 상기 제3 분압 회로(93)에 연결되어 상기 제3 컬러의 입력 데이터를 상기 제3 컬러의 감마보상 전압으로 변환하여 제3 채널(CH3)의 데이터 전압을 출력하는 제3 디지털-아날로그 변환기(95B), 및 상기 제2 분압 회로(92)에 연결되어 상기 제2 컬러의 입력 데이터를 상기 제2 컬러의 감마보상 전압으로 변환하여 제4 채널(CH4)의 데이터 전압을 출력하는 제4 디지털-아날로그 변환기(95G2)를 포함한 데이터 구동부(D-IC); 및 상기 데이터 구동부의 채널들 중 일부 채널들을 대응하는 데이터 라인들에 연결하는 제1 및 제2 멀티플렉서(51, 52)를 구비한다.
상기 데이터 구동부의 채널들 중 적어도 하나가 대응하는 데이터 라인에 직접 연결된다.
실시예11: 상기 제2 채널이 상기 제2 데이터 라인에 연결되어 상기 제2 디지털-아날로그 변환기로부터 제1 및 제2 수평 기간 동안 출력되는 상기 제2 컬러의 데이터 전압이 상기 제2 데이터 라인에 연속으로 인가될 수 있다. 상기 제4 채널이 상기 제4 데이터 라인에 연결되어 상기 제4 디지털-아날로그 변환기로부터 상기 제1 및 제2 수평 기간 동안 출력되는 상기 제2 컬러의 데이터 전압이 상기 제4 데이터 라인에 연속으로 인가될 수 있다.
실시예12: 상기 제1 멀티플렉서(51)는 상기 제1 채널과 상기 제1 데이터 라인 사이에 연결되어 상기 제1 수평 기간 동안 제1 MUX 신호(MUX1)에 응답하여 상기 제1 디지털 아날로그 변환기로부터 출력되는 상기 제1 컬러의 데이터 전압을 상기 제1 데이터 라인에 인가하는 제1 스위치 소자(M11); 및 상기 제3 채널과 상기 제1 데이터 라인 사이에 연결되어 상기 제2 수평 기간 동안 제2 MUX 신호(MUX2)에 응답하여 상기 제3 디지털 아날로그 변환기로부터 출력되는 상기 제3 컬러의 데이터 전압을 상기 제1 데이터 라인에 인가하는 제2 스위치 소자(M12)를 포함할 수 있다.
상기 제2 멀티플렉서(52)는 상기 제3 채널과 상기 제3 데이터 라인 사이에 연결되어 상기 제1 수평 기간 동안 상기 제1 MUX 신호(MUX1)에 응답하여 상기 제3 디지털 아날로그 변환기로부터 출력되는 상기 제3 컬러의 데이터 전압을 상기 제3 데이터 라인에 인가하는 제3 스위치 소자(M13); 및 상기 제1 채널과 상기 제3 데이터 라인 사이에 연결되어 상기 제2 수평 기간 동안 상기 제2 MUX 신호(MUX2)에 응답하여 상기 제1 디지털 아날로그 변환기로부터 출력되는 상기 제1 컬러의 데이터 전압을 상기 제3 데이터 라인에 인가하는 제4 스위치 소자(M14)를 포함할 수 있다.
실시예13: 표시장치는 도 13에 도시된 바와 같이 제1 데이터 라인(S1)에 연결된 제1 컬러(R)의 제1 서브 픽셀(10R1) 및 제2 컬러(B)의 제1 서브 픽셀(10B3), 제2 데이터 라인(S2)에 연결된 제3 컬러(G)의 제1 및 제2 서브 픽셀들(10G1, 10G2), 제3 데이터 라인(S3)에 연결된 상기 제2 컬러(B)의 제2 서브 픽셀(10B2) 및 상기 제1 컬러(R)의 제2 서브 픽셀(10R4), 및 제4 데이터 라인(S4)에 연결된 상기 제3 컬러(G)의 제3 서브 픽셀(10G2) 및 제4 서브 픽셀(10G4)를 포함한 표시패널; 상기 제1 컬러의 감마보상전압을 출력하는 제1 분압회로(91), 상기 제2 컬러의 감마보상전압을 출력하는 제2 분압회로(92), 상기 제3 컬러의 감마보상전압을 출력하는 제3 분압회로(93), 상기 제1 분압 회로(91)에 연결되어 상기 제1 컬러의 입력 데이터를 상기 제1 컬러의 감마보상 전압으로 변환하여 제1 채널(CH1)의 데이터 전압을 출력하는 제1 디지털-아날로그 변환기(95R1), 상기 제2 분압 회로(92)에 연결되어 상기 제2 컬러의 입력 데이터를 상기 제2 컬러의 감마보상 전압으로 변환하여 제2 채널(CH2)의 데이터 전압을 출력하는 제2 디지털-아날로그 변환기(95B1), 상기 제3 분압 회로(93)에 연결되어 상기 제3 컬러의 입력 데이터를 상기 제3 컬러의 감마보상 전압으로 변환하여 제3 채널(CH3)의 데이터 전압을 출력하는 제3 디지털-아날로그 변환기(95G1), 상기 제1 분압 회로(91)에 연결되어 상기 제1 컬러의 입력 데이터를 상기 제1 컬러의 감마보상 전압으로 변환하여 제4 채널(CH4)의 데이터 전압을 출력하는 제4 디지털-아날로그 변환기(95R2), 상기 제2 분압 회로(92)에 연결되어 상기 제2 컬러의 입력 데이터를 상기 제2 컬러의 감마보상 전압으로 변환하여 제5 채널(CH5)의 데이터 전압을 출력하는 제5 디지털-아날로그 변환기(95B2), 및 상기 제3 분압 회로(93)에 연결되어 상기 제3 컬러의 입력 데이터를 상기 제3 컬러의 감마보상 전압으로 변환하여 제6 채널(CH6)의 데이터 전압을 출력하는 제6 디지털-아날로그 변환기(95G2)를 포함한 데이터 구동부(D-IC); 및 상기 데이터 구동부의 채널들 중 일부 채널들을 대응하는 데이터 라인들에 연결하는 제1 및 제2 멀티플렉서(61, 62)를 구비한다.
상기 데이터 구동부의 채널들 중 적어도 하나가 대응하는 데이터 라인에 직접 연결된다.
실시예14: 상기 제3 채널이 상기 제2 데이터 라인에 연결되어 상기 제3 디지털-아날로그 변환기로부터 제1 및 제2 수평 기간 동안 출력되는 상기 제3 컬러의 데이터 전압이 상기 제2 데이터 라인에 연속으로 인가될 수 있다. 상기 제6 채널이 상기 제4 데이터 라인에 연결되어 상기 제6 디지털-아날로그 변환기로부터 상기 제1 및 제2 수평 기간 동안 출력되는 상기 제3 컬러의 데이터 전압이 상기 제6 데이터 라인에 연속으로 인가될 수 있다.
실시예15: 상기 제1 멀티플렉서(61)는 상기 제1 채널과 상기 제1 데이터 라인 사이에 연결되어 상기 제1 수평 기간 동안 제1 MUX 신호(MUX1)에 응답하여 상기 제1 디지털 아날로그 변환기로부터 출력되는 상기 제1 컬러의 데이터 전압을 상기 제1 데이터 라인에 인가하는 제1 스위치 소자(M21); 및 상기 제2 채널과 상기 제1 데이터 라인 사이에 연결되어 상기 제2 수평 기간 동안 제2 MUX 신호(MUX2)에 응답하여 상기 제2 디지털 아날로그 변환기로부터 출력되는 상기 제2 컬러의 데이터 전압을 상기 제1 데이터 라인에 인가하는 제2 스위치 소자(M12)를 포함할 수 있다.
상기 제2 멀티플렉서(62)는 상기 제5 채널과 상기 제3 데이터 라인 사이에 연결되어 상기 제1 수평 기간 동안 상기 제1 MUX 신호(MUX1)에 응답하여 상기 제5 디지털 아날로그 변환기로부터 출력되는 상기 제2 컬러의 데이터 전압을 상기 제3 데이터 라인에 인가하는 제3 스위치 소자(M23); 및 상기 제4 채널과 상기 제3 데이터 라인 사이에 연결되어 상기 제1 수평 기간 동안 상기 제2 MUX 신호(MUX2)에 응답하여 상기 제4 디지털 아날로그 변환기로부터 출력되는 상기 제1 컬러의 데이터 전압을 상기 제3 데이터 라인에 인가하는 제4 스위치 소자(M24)를 포함할 수 있다.
실시예16: 표시자치는 도 15 및 도 20에 도시된 바와 같이 제1 데이터 라인(S1)에 연결된 제1 컬러(R)의 제1 서브 픽셀(10R1) 및 제3 컬러(B)의 제1 서브 픽셀(10B3), 제2 데이터 라인(S2)에 연결된 제2 컬러(G)의 제1 및 제2 서브 픽셀들(10G1, 10G2), 제3 데이터 라인(S3)에 연결된 상기 제3 컬러(B)의 제2 서브 픽셀(10B2) 및 상기 제1 컬러(R)의 제2 서브 픽셀(10R4), 및 제4 데이터 라인(S4)에 연결된 상기 제3 컬러(G)의 제3 서브 픽셀(10G2) 및 제4 서브 픽셀(10G4)를 포함한 표시패널; 및 상기 제1 컬러의 감마보상전압을 출력하는 제1 분압회로(91), 상기 제2 컬러의 감마보상전압을 출력하는 제2 분압회로(92), 상기 제3 컬러의 감마보상전압을 출력하는 제3 분압회로(93), 상기 제1 분압 회로(91)에 연결되어 상기 제1 컬러의 입력 데이터를 상기 제1 컬러의 감마보상 전압으로 변환하여 제1 및 제3 채널(CH1, CH3)을 통해 출력될 데이터 전압을 출력하는 제1 디지털-아날로그 변환기(95R), 상기 제2 분압 회로(92)에 연결되어 상기 제2 컬러의 입력 데이터를 상기 제2 컬러의 감마보상 전압으로 변환하여 제2 채널(CH2)을 통해 출력될 데이터 전압을 출력하는 제2 디지털-아날로그 변환기(95B1), 상기 제3 분압 회로(93)에 연결되어 상기 제3 컬러의 입력 데이터를 상기 제3 컬러의 감마보상 전압으로 변환하여 상기 제1 및 제3 채널(CH1, CH3)을 통해 출력될 데이터 전압을 출력하는 제3 디지털-아날로그 변환기(95G), 상기 제1 디지털-아날로그 변환기(95R)의 출력 전압을 상기 제3 채널 공급하고 상기 제3 디지털 아날로그 변환기(95G)의 출력 전압을 상기 제1 채널에 공급하는 제1 멀티플렉서를 포함한 데이터 구동부(D-IC)를 구비한다.
실시예17: 상기 표시장치는 상기 데이터 구동부의 채널들 중 적어도 일부를 대응하는 데이터 라인들에 연결하는 제2 멀티플렉서(70)를 더 포함할 수 있다.
실시예18: 상기 제2 멀티플렉서(70)는 상기 제1 채널과 상기 제1 데이터 라인 사이에 연결된 제1 스위치 소자(M31); 상기 제2 채널과 상기 제2 데이터 라인 사이에 연결된 제2 스위치 소자(M32); 상기 제3 채널과 상기 제3 데이터 라인 사이에 연결된 제3 스위치 소자(M33); 및 상기 제2 채널과 상기 제4 데이터 라인 사이에 연결된 제4 스위치 소자(M34)를 포함할 수 있다.
상기 제1 스위치 소자는 제1 MUX 신호(MUX1)의 제1 펄스(71)에 따라 턴-온되어 상기 제1 디지털 아날로그 변환기의 출력 전압을 상기 제1 데이터 라인에 공급한 후, 제2 MUX 신호(MUX2)의 제1 펄스에 이어서 발생되는 상기 제1 MUX 신호의 제2 펄스(73)에 따라 턴-온되어 상기 제1 멀티플렉서를 통해 입력된 상기 제3 디지털-아날로그 변환기의 출력 전압을 상기 제1 데이터 라인에 공급할 수 있다.
상기 제2 스위치 소자는 상기 제1 MUX 신호의 제1 펄스에 따라 턴-온되어 상기 제2 디지털-아날로그 변환기의 출력 전압을 상기 제2 데이터 라인에 공급한 후, 상기 제1 MUX 신호의 제2 펄스에 따라 턴-온되어 상기 제2 디지털-아날로그 변환기의 출력 전압을 상기 제2 데이터 라인에 공급할 수 있다.
상기 제3 스위치 소자는 상기 제2 MUX 신호(MUX2)의 제1 펄스에 따라 턴-온되어 상기 제3 디지털-아날로그 변환기의 출력 전압을 상기 제3 데이터 라인에 공급한 후, 상기 제1 MUX 신호의 제2 펄스에 이어서 발생되는 상기 제2 MUX 신호의 제2 펄스에 따라 턴-온되어 상기 제1 멀티플렉서를 통해 입력된 상기 제1 디지털-아날로그 변환기의 출력 전압을 상기 제3 데이터 라인에 공급할 수 있다.
상기 제4 스위치 소자는 상기 제2 MUX 신호의 제1 펄스에 따라 턴-온되어 상기 제2 디지털-아날로그 변환기의 출력 전압을 상기 제4 데이터 라인에 공급한 후, 상기 제2 MUX 신호의 제2 펄스에 따라 턴-온되어 상기 제2 디지털-아날로그 변환기의 출력 전압을 상기 제4 데이터 라인에 공급할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
100 : 표시패널 101 : 픽셀
102 : 데이터 라인 103 : 게이트 라인
110 : 데이터 구동부 112, 201, 51, 52, 61, 62 : 멀티플렉서
120 : 게이트 구동부 130 : 타이밍 콘트롤러
91, 92, 93: 분압회로 95: DAC
96: 출력부

Claims (18)

  1. 서브 픽셀의 컬러 배치가 서로 다른 표시장치들에 공용 가능한 데이터 구동회로에 있어서,
    제1 컬러의 감마보상전압을 출력하는 제1 분압회로;
    제2 컬러의 감마보상전압을 출력하는 제2 분압회로;
    제3 컬러의 감마보상전압을 출력하는 제3 분압회로;
    상기 제1 분압 회로에 연결되어 상기 제1 컬러의 입력 데이터를 상기 제1 컬러의 감마보상 전압으로 변환하여 제1 채널의 데이터 전압을 출력하는 제1 디지털-아날로그 변환기;
    상기 제2 분압 회로에 연결되어 상기 제2 컬러의 입력 데이터를 상기 제2 컬러의 감마보상 전압으로 변환하여 제2 채널의 데이터 전압을 출력하는 제2 디지털-아날로그 변환기; 및
    상기 제3 분압 회로에 연결되어 상기 제3 컬러의 입력 데이터를 상기 제3 컬러의 감마보상 전압으로 변환하여 제3 채널의 데이터 전압을 출력하는 제3 디지털-아날로그 변환기를 포함하고,
    상기 채널들 중 일부는 멀티플렉서를 통해 표시패널의 데이터 라인들에 연결되고, 상기 채널들 중 적어도 하나는 상기 표시패널의 대응하는 데이터 라인에 직접 연결되는 데이터 구동회로.
  2. 제 1 항에 있어서,
    상기 제1 채널에 배치되어 상기 제1 디지털-아날로그 변환기의 출력 전압을 표시패널로 출력하는 제1 출력 버퍼;
    상기 제2 채널에 배치되어 상기 제2 디지털-아날로그 변환기의 출력 전압을 표시패널로 출력하는 제2 출력 버퍼; 및
    상기 제3 채널에 배치되어 상기 제3 디지털-아날로그 변환기의 출력 전압을 표시패널로 출력하는 제3 출력 버퍼를 더 포함하고,
    상기 멀티플렉서는,
    상기 제1 디지털 아날로그 변환기의 출력 전압을 다른 채널의 출력 버퍼로 전달하고, 상기 제3 디지털 아날로그 변환기의 출력 전압을 다른 채널의 출력 버퍼로 전달하는 데이터 구동회로.
  3. 복수의 데이터 라인들, 복수의 제1 컬러의 서브 픽셀들, 복수의 제2 컬러의 서브 픽셀들, 및 복수의 제3 컬러의 서브 픽셀들을 포함한 표시패널; 및
    제1 컬러의 감마보상전압을 출력하는 제1 분압회로, 제2 컬러의 감마보상전압을 출력하는 제2 분압회로, 제3 컬러의 감마보상전압을 출력하는 제3 분압회로, 상기 제1 분압 회로에 연결되어 상기 제1 컬러의 입력 데이터를 상기 제1 컬러의 감마보상 전압으로 변환하여 제1 채널의 데이터 전압을 출력하는 제1 디지털-아날로그 변환기, 상기 제2 분압 회로에 연결되어 상기 제2 컬러의 입력 데이터를 상기 제2 컬러의 감마보상 전압으로 변환하여 제2 채널의 데이터 전압을 출력하는 제2 디지털-아날로그 변환기, 및 상기 제3 분압 회로에 연결되어 상기 제3 컬러의 입력 데이터를 상기 제3 컬러의 감마보상 전압으로 변환하여 제3 채널의 데이터 전압을 출력하는 제3 디지털-아날로그 변환기를 포함한 데이터 구동부를 포함하고,
    상기 제1 채널로부터 출력된 데이터 전압이 상기 제1 컬러의 서브 픽셀들에 충전되고, 상기 제2 채널로부터 출력된 데이터 전압이 상기 제2 컬러의 서브 픽셀들에 충전되고, 상기 제3 채널로부터 출력된 데이터 전압이 상기 제3 컬러의 서브 픽셀들에 충전되는 표시장치.
  4. 제 3 항에 있어서,
    상기 데이터 구동부의 채널들 중 일부를 상기 표시패널의 데이터 라인들에 연결하는 멀티플렉서를 더 포함하고,
    상기 데이터 구동부의 채널들 중 적어도 하나는 상기 표시패널의 대응하는 데이터 라인에 직접 연결되는 표시장치.
  5. 제 3 항에 있어서,
    상기 데이터 구동부는,
    상기 제1 채널에 배치되어 상기 제1 디지털-아날로그 변환기의 출력 전압을 표시패널로 출력하는 제1 출력 버퍼;
    상기 제2 채널에 배치되어 상기 제2 디지털-아날로그 변환기의 출력 전압을 표시패널로 출력하는 제2 출력 버퍼; 및
    상기 제3 채널에 배치되어 상기 제3 디지털-아날로그 변환기의 출력 전압을 표시패널로 출력하는 제3 출력 버퍼를 더 포함하고,
    상기 멀티플렉서는,
    상기 제1 디지털 아날로그 변환기의 출력 전압을 다른 채널의 출력 버퍼로 전달하고, 상기 제3 디지털 아날로그 변환기의 출력 전압을 다른 채널의 출력 버퍼로 전달하는 표시장치.
  6. 제1 데이터 라인에 연결된 제1 컬러의 서브 픽셀들, 제2 데이터 라인에 연결된 제2 및 제3 컬러의 서브 픽셀들을 포함한 표시패널;
    제1 컬러의 감마보상전압을 출력하는 제1 분압회로, 제2 컬러의 감마보상전압을 출력하는 제2 분압회로, 제3 컬러의 감마보상전압을 출력하는 제3 분압회로, 상기 제1 분압 회로에 연결되어 상기 제1 컬러의 입력 데이터를 상기 제1 컬러의 감마보상 전압으로 변환하여 제1 채널의 데이터 전압을 출력하는 제1 디지털-아날로그 변환기, 상기 제2 분압 회로에 연결되어 상기 제2 컬러의 입력 데이터를 상기 제2 컬러의 감마보상 전압으로 변환하여 제2 채널의 데이터 전압을 출력하는 제2 디지털-아날로그 변환기, 및 상기 제3 분압 회로에 연결되어 상기 제3 컬러의 입력 데이터를 상기 제3 컬러의 감마보상 전압으로 변환하여 제3 채널의 데이터 전압을 출력하는 제3 디지털-아날로그 변환기를 포함한 데이터 구동부; 및
    상기 데이터 구동부의 일부 채널들을 대응하는 데이터 라인들에 연결하는 멀티플렉서를 구비하고,
    상기 데이터 구동부의 채널들 중 적어도 하나가 대응하는 데이터 라인에 직접 연결되는 표시장치.
  7. 제 6 항에 있어서,
    상기 데이터 구동부의 제1 채널이 상기 제1 데이터 라인에 연결되어 상기 제1 디지털-아날로그 변환기로부터 제1 및 제2 수평 기간 동안 출력되는 상기 제1 컬러의 데이터 전압이 상기 제1 데이터 라인에 연속으로 인가되는 표시장치.
  8. 제 7 항에 있어서,
    상기 멀티플렉서는,
    상기 제2 채널과 상기 제2 데이터 라인 사이에 연결되어 상기 제1 수평 기간 동안 제1 MUX 신호에 응답하여 상기 제2 디지털 아날로그 변환기로부터 출력되는 제2 컬러의 데이터 전압을 상기 제2 데이터 라인에 인가하는 제1 스위치 소자; 및
    상기 제3 채널과 상기 제2 데이터 라인 사이에 연결되어 상기 제2 수평 기간 동안 제2 MUX 신호에 응답하여 상기 제3 디지털 아날로그 변환기로부터 출력되는 제3 컬러의 데이터 전압을 상기 제2 데이터 라인에 인가하는 제2 스위치 소자를 포함하는 표시장치.
  9. 제 8 항에 있어서,
    상기 제1 디지털 아날로그 변환기는 상기 제1 수평 기간에 입력 받은 제1-1 컬러의 디지털 데이터를 상기 제1 컬러의 감마보상전압으로 변환하여 제1-1 컬러의 데이터 전압을 출력한 후에, 상기 제2 수평 기간에 입력 받은 제1-2 컬러의 디지털 데이터를 상기 제1 컬러의 감마보상전압으로 변환하여 제1-2 컬러의 데이터 전압을 출력하고,
    상기 제2 디지털 아날로그 변환기는 상기 제1 수평 기간에 입력 받은 상기 제2 컬러의 디지털 데이터를 상기 제2 컬러의 감마보상전압으로 변환하여 상기 제2 컬러의 데이터 전압을 출력한 후에, 상기 제2 수평 기간에 입력 받은 비표시 디지털 데이터를 상기 제2 컬러의 감마보상전압으로 변환하여 무효 데이터 전압을 출력하고,
    상기 제3 디지털 아날로그 변환기는 상기 제1 수평 기간에 입력 받은 상기 비표시 디지털 데이터를 상기 제3 컬러의 감마보상전압으로 변환하여 상기 제3 컬러의 데이터 전압을 출력한 후에, 상기 제2 수평 기간에 입력 받은 상기 제3 컬러의 디지털 데이터를 상기 제3 컬러의 감마보상전압으로 변환하여 무효 데이터 전압을 출력하고,
    상기 무효 데이터 전압의 전송 경로가 상기 멀티플렉서에 의해 차단되는 표시장치.
  10. 제1 데이터 라인에 연결된 제1 컬러의 제1 서브 픽셀 및 제3 컬러의 제1 서브 픽셀, 제2 데이터 라인에 연결된 제2 컬러의 제1 및 제2 서브 픽셀들, 제3 데이터 라인에 연결된 상기 제3 컬러의 제2 서브 픽셀 및 상기 제1 컬러의 제2 서브 픽셀, 및 제4 데이터 라인에 연결된 상기 제2 컬러의 제3 서브 픽셀 및 제4 서브 픽셀를 포함한 표시패널;
    상기 제1 컬러의 감마보상전압을 출력하는 제1 분압회로, 상기 제2 컬러의 감마보상전압을 출력하는 제2 분압회로, 상기 제3 컬러의 감마보상전압을 출력하는 제3 분압회로, 상기 제1 분압 회로에 연결되어 상기 제1 컬러의 입력 데이터를 상기 제1 컬러의 감마보상 전압으로 변환하여 제1 채널의 데이터 전압을 출력하는 제1 디지털-아날로그 변환기, 상기 제2 분압 회로에 연결되어 상기 제2 컬러의 입력 데이터를 상기 제2 컬러의 감마보상 전압으로 변환하여 제2 채널의 데이터 전압을 출력하는 제2 디지털-아날로그 변환기, 상기 제3 분압 회로에 연결되어 상기 제3 컬러의 입력 데이터를 상기 제3 컬러의 감마보상 전압으로 변환하여 제3 채널의 데이터 전압을 출력하는 제3 디지털-아날로그 변환기, 및 상기 제2 분압 회로에 연결되어 상기 제2 컬러의 입력 데이터를 상기 제2 컬러의 감마보상 전압으로 변환하여 제4 채널의 데이터 전압을 출력하는 제4 디지털-아날로그 변환기를 포함한 데이터 구동부; 및
    상기 데이터 구동부의 채널들 중 일부 채널들을 대응하는 데이터 라인들에 연결하는 제1 및 제2 멀티플렉서를 구비하고,
    상기 데이터 구동부의 채널들 중 적어도 하나가 대응하는 데이터 라인에 직접 연결되는 표시장치.
  11. 제 10 항에 있어서,
    상기 제2 채널이 상기 제2 데이터 라인에 연결되어 상기 제2 디지털-아날로그 변환기로부터 제1 및 제2 수평 기간 동안 출력되는 상기 제2 컬러의 데이터 전압이 상기 제2 데이터 라인에 연속으로 인가되고,
    상기 제4 채널이 상기 제4 데이터 라인에 연결되어 상기 제4 디지털-아날로그 변환기로부터 상기 제1 및 제2 수평 기간 동안 출력되는 상기 제2 컬러의 데이터 전압이 상기 제4 데이터 라인에 연속으로 인가되는 표시장치.
  12. 제 11 항에 있어서,
    상기 제1 멀티플렉서는,
    상기 제1 채널과 상기 제1 데이터 라인 사이에 연결되어 상기 제1 수평 기간 동안 제1 MUX 신호에 응답하여 상기 제1 디지털 아날로그 변환기로부터 출력되는 상기 제1 컬러의 데이터 전압을 상기 제1 데이터 라인에 인가하는 제1 스위치 소자; 및
    상기 제3 채널과 상기 제1 데이터 라인 사이에 연결되어 상기 제2 수평 기간 동안 제2 MUX 신호에 응답하여 상기 제3 디지털 아날로그 변환기로부터 출력되는 상기 제3 컬러의 데이터 전압을 상기 제1 데이터 라인에 인가하는 제2 스위치 소자를 포함하고,
    상기 제2 멀티플렉서는,
    상기 제3 채널과 상기 제3 데이터 라인 사이에 연결되어 상기 제1 수평 기간 동안 상기 제1 MUX 신호에 응답하여 상기 제3 디지털 아날로그 변환기로부터 출력되는 상기 제3 컬러의 데이터 전압을 상기 제3 데이터 라인에 인가하는 제3 스위치 소자; 및
    상기 제1 채널과 상기 제3 데이터 라인 사이에 연결되어 상기 제2 수평 기간 동안 상기 제2 MUX 신호에 응답하여 상기 제1 디지털 아날로그 변환기로부터 출력되는 상기 제1 컬러의 데이터 전압을 상기 제3 데이터 라인에 인가하는 제4 스위치 소자를 포함하는 표시장치.
  13. 제1 데이터 라인에 연결된 제1 컬러의 제1 서브 픽셀 및 제2 컬러의 제1 서브 픽셀, 제2 데이터 라인에 연결된 제3 컬러의 제1 및 제2 서브 픽셀들, 제3 데이터 라인에 연결된 상기 제2 컬러의 제2 서브 픽셀 및 상기 제1 컬러의 제2 서브 픽셀, 및 제4 데이터 라인에 연결된 상기 제3 컬러의 제3 서브 픽셀 및 제4 서브 픽셀를 포함한 표시패널;
    상기 제1 컬러의 감마보상전압을 출력하는 제1 분압회로, 상기 제2 컬러의 감마보상전압을 출력하는 제2 분압회로, 상기 제3 컬러의 감마보상전압을 출력하는 제3 분압회로, 상기 제1 분압 회로에 연결되어 상기 제1 컬러의 입력 데이터를 상기 제1 컬러의 감마보상 전압으로 변환하여 제1 채널의 데이터 전압을 출력하는 제1 디지털-아날로그 변환기, 상기 제2 분압 회로에 연결되어 상기 제2 컬러의 입력 데이터를 상기 제2 컬러의 감마보상 전압으로 변환하여 제2 채널의 데이터 전압을 출력하는 제2 디지털-아날로그 변환기, 상기 제3 분압 회로에 연결되어 상기 제3 컬러의 입력 데이터를 상기 제3 컬러의 감마보상 전압으로 변환하여 제3 채널의 데이터 전압을 출력하는 제3 디지털-아날로그 변환기, 상기 제1 분압 회로에 연결되어 상기 제1 컬러의 입력 데이터를 상기 제1 컬러의 감마보상 전압으로 변환하여 제4 채널의 데이터 전압을 출력하는 제4 디지털-아날로그 변환기, 상기 제2 분압 회로에 연결되어 상기 제2 컬러의 입력 데이터를 상기 제2 컬러의 감마보상 전압으로 변환하여 제5 채널의 데이터 전압을 출력하는 제5 디지털-아날로그 변환기, 및 상기 제3 분압 회로에 연결되어 상기 제3 컬러의 입력 데이터를 상기 제3 컬러의 감마보상 전압으로 변환하여 제6 채널의 데이터 전압을 출력하는 제6 디지털-아날로그 변환기를 포함한 데이터 구동부; 및
    상기 데이터 구동부의 채널들 중 일부 채널들을 대응하는 데이터 라인들에 연결하는 제1 및 제2 멀티플렉서를 구비하고,
    상기 데이터 구동부의 채널들 중 적어도 하나가 대응하는 데이터 라인에 직접 연결되는 표시장치.
  14. 제 13 항에 있어서,
    상기 제3 채널이 상기 제2 데이터 라인에 연결되어 상기 제3 디지털-아날로그 변환기로부터 제1 및 제2 수평 기간 동안 출력되는 상기 제3 컬러의 데이터 전압이 상기 제2 데이터 라인에 연속으로 인가되고,
    상기 제6 채널이 상기 제4 데이터 라인에 연결되어 상기 제6 디지털-아날로그 변환기로부터 상기 제1 및 제2 수평 기간 동안 출력되는 상기 제3 컬러의 데이터 전압이 상기 제6 데이터 라인에 연속으로 인가되는 표시장치.
  15. 제 14 항에 있어서,
    상기 제1 멀티플렉서는,
    상기 제1 채널과 상기 제1 데이터 라인 사이에 연결되어 상기 제1 수평 기간 동안 제1 MUX 신호에 응답하여 상기 제1 디지털 아날로그 변환기로부터 출력되는 상기 제1 컬러의 데이터 전압을 상기 제1 데이터 라인에 인가하는 제1 스위치 소자; 및
    상기 제2 채널과 상기 제1 데이터 라인 사이에 연결되어 상기 제2 수평 기간 동안 제2 MUX 신호에 응답하여 상기 제2 디지털 아날로그 변환기로부터 출력되는 상기 제2 컬러의 데이터 전압을 상기 제1 데이터 라인에 인가하는 제2 스위치 소자를 포함하고,
    상기 제2 멀티플렉서는,
    상기 제5 채널과 상기 제3 데이터 라인 사이에 연결되어 상기 제1 수평 기간 동안 상기 제1 MUX 신호에 응답하여 상기 제5 디지털 아날로그 변환기로부터 출력되는 상기 제2 컬러의 데이터 전압을 상기 제3 데이터 라인에 인가하는 제3 스위치 소자; 및
    상기 제4 채널과 상기 제3 데이터 라인 사이에 연결되어 상기 제1 수평 기간 동안 상기 제2 MUX 신호에 응답하여 상기 제4 디지털 아날로그 변환기로부터 출력되는 상기 제1 컬러의 데이터 전압을 상기 제3 데이터 라인에 인가하는 제4 스위치 소자를 포함하는 표시장치.
  16. 제1 데이터 라인에 연결된 제1 컬러의 제1 서브 픽셀 및 제3 컬러의 제1 서브 픽셀, 제2 데이터 라인에 연결된 제2 컬러의 제1 및 제2 서브 픽셀들, 제3 데이터 라인에 연결된 상기 제3 컬러의 제2 서브 픽셀 및 상기 제1 컬러의 제2 서브 픽셀, 및 제4 데이터 라인에 연결된 상기 제3 컬러의 제3 서브 픽셀 및 제4 서브 픽셀를 포함한 표시패널; 및
    상기 제1 컬러의 감마보상전압을 출력하는 제1 분압회로, 상기 제2 컬러의 감마보상전압을 출력하는 제2 분압회로, 상기 제3 컬러의 감마보상전압을 출력하는 제3 분압회로, 상기 제1 분압 회로에 연결되어 상기 제1 컬러의 입력 데이터를 상기 제1 컬러의 감마보상 전압으로 변환하여 제1 및 제3 채널을 통해 출력될 데이터 전압을 출력하는 제1 디지털-아날로그 변환기, 상기 제2 분압 회로에 연결되어 상기 제2 컬러의 입력 데이터를 상기 제2 컬러의 감마보상 전압으로 변환하여 제2 채널을 통해 출력될 데이터 전압을 출력하는 제2 디지털-아날로그 변환기, 상기 제3 분압 회로에 연결되어 상기 제3 컬러의 입력 데이터를 상기 제3 컬러의 감마보상 전압으로 변환하여 상기 제1 및 제3 채널을 통해 출력될 데이터 전압을 출력하는 제3 디지털-아날로그 변환기, 상기 제1 디지털-아날로그 변환기의 출력 전압을 상기 제3 채널 공급하고 상기 제3 디지털 아날로그 변환기의 출력 전압을 상기 제1 채널에 공급하는 제1 멀티플렉서를 포함한 데이터 구동부를 구비하는 표시장치.
  17. 제 16 항에 있어서,
    상기 데이터 구동부의 채널들 중 적어도 일부를 대응하는 데이터 라인들에 연결하는 제2 멀티플렉서를 더 포함하는 표시장치.
  18. 제 17 항에 있어서,
    상기 제2 멀티플렉서는,
    상기 제1 채널과 상기 제1 데이터 라인 사이에 연결된 제1 스위치 소자;
    상기 제2 채널과 상기 제2 데이터 라인 사이에 연결된 제2 스위치 소자;
    상기 제3 채널과 상기 제3 데이터 라인 사이에 연결된 제3 스위치 소자; 및
    상기 제2 채널과 상기 제4 데이터 라인 사이에 연결된 제4 스위치 소자를 포함하고,
    상기 제1 스위치 소자는 제1 MUX 신호의 제1 펄스에 따라 턴-온되어 상기 제1 디지털 아날로그 변환기의 출력 전압을 상기 제1 데이터 라인에 공급한 후, 제2 MUX 신호의 제1 펄스에 이어서 발생되는 상기 제1 MUX 신호의 제2 펄스에 따라 턴-온되어 상기 제1 멀티플렉서를 통해 입력된 상기 제3 디지털-아날로그 변환기의 출력 전압을 상기 제1 데이터 라인에 공급하고,
    상기 제2 스위치 소자는 상기 제1 MUX 신호의 제1 펄스에 따라 턴-온되어 상기 제2 디지털-아날로그 변환기의 출력 전압을 상기 제2 데이터 라인에 공급한 후, 상기 제1 MUX 신호의 제2 펄스에 따라 턴-온되어 상기 제2 디지털-아날로그 변환기의 출력 전압을 상기 제2 데이터 라인에 공급하고,
    상기 제3 스위치 소자는 상기 제2 MUX 신호의 제1 펄스에 따라 턴-온되어 상기 제3 디지털-아날로그 변환기의 출력 전압을 상기 제3 데이터 라인에 공급한 후, 상기 제1 MUX 신호의 제2 펄스에 이어서 발생되는 상기 제2 MUX 신호의 제2 펄스에 따라 턴-온되어 상기 제1 멀티플렉서를 통해 입력된 상기 제1 디지털-아날로그 변환기의 출력 전압을 상기 제3 데이터 라인에 공급하고,
    상기 제4 스위치 소자는 상기 제2 MUX 신호의 제1 펄스에 따라 턴-온되어 상기 제2 디지털-아날로그 변환기의 출력 전압을 상기 제4 데이터 라인에 공급한 후, 상기 제2 MUX 신호의 제2 펄스에 따라 턴-온되어 상기 제2 디지털-아날로그 변환기의 출력 전압을 상기 제4 데이터 라인에 공급하는 표시장치.
KR1020200061711A 2020-05-22 2020-05-22 데이터 구동회로와 이를 이용한 표시장치 KR20210144402A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200061711A KR20210144402A (ko) 2020-05-22 2020-05-22 데이터 구동회로와 이를 이용한 표시장치
US17/319,973 US11423821B2 (en) 2020-05-22 2021-05-13 Data driving circuit and display device using the same
CN202110527015.3A CN113707098B (zh) 2020-05-22 2021-05-14 数据驱动电路和使用该数据驱动电路的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200061711A KR20210144402A (ko) 2020-05-22 2020-05-22 데이터 구동회로와 이를 이용한 표시장치

Publications (1)

Publication Number Publication Date
KR20210144402A true KR20210144402A (ko) 2021-11-30

Family

ID=78608226

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200061711A KR20210144402A (ko) 2020-05-22 2020-05-22 데이터 구동회로와 이를 이용한 표시장치

Country Status (3)

Country Link
US (1) US11423821B2 (ko)
KR (1) KR20210144402A (ko)
CN (1) CN113707098B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11942030B1 (en) 2022-09-28 2024-03-26 Samsung Display Co., Ltd. Source driver, display device or electronic device including source driver, and method of driving the same

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022115118A1 (en) * 2020-11-25 2022-06-02 Google Llc Column interchangeable mux structure in amoled displays
JP7515424B2 (ja) * 2021-01-29 2024-07-12 ラピステクノロジー株式会社 表示ドライバ及び表示装置
US20240021164A1 (en) * 2021-05-11 2024-01-18 Google Llc Odd and even row sequential driving in amoled with pentile arrangement
US20240046876A1 (en) * 2021-12-16 2024-02-08 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Driving circuit, display panel and display device
US20240013708A1 (en) * 2022-07-08 2024-01-11 X Display Company Technology Limited Multiplexed column drivers for passive-matrix control
US20240096266A1 (en) * 2022-09-21 2024-03-21 Samsung Display Co., Ltd. Data driver, display device having data driver, and electronic device having data driver
TWI828412B (zh) * 2022-11-10 2024-01-01 友達光電股份有限公司 顯示裝置
CN116597771B (zh) * 2023-05-24 2024-02-02 北京显芯科技有限公司 一种发光基板及其驱动方法、显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090027372A (ko) * 2007-09-12 2009-03-17 삼성전자주식회사 디지털 아날로그 컨버터 및 이의 구동 방법과 이를포함하는 소스 드라이버 및 표시 장치
US20170046993A1 (en) * 2015-08-10 2017-02-16 Novatek Microelectronics Corp. Display driving circuit
KR20130057673A (ko) * 2011-11-24 2013-06-03 삼성전자주식회사 감마 셋틀링 타임을 저감하기 위한 데이터 드라이버 구동 방법 및 디스플레이 드라이브 장치
KR102456353B1 (ko) * 2015-04-29 2022-10-20 엘지디스플레이 주식회사 4원색 유기발광 표시장치와 그 구동방법
US10078980B2 (en) * 2016-04-25 2018-09-18 Samsung Electronics Co., Ltd. Data driver, display driving circuit, and operating method of display driving circuit
KR102555060B1 (ko) * 2016-09-30 2023-07-17 엘지디스플레이 주식회사 액정표시장치와 그 구동 방법
KR102318387B1 (ko) 2017-03-14 2021-10-28 삼성전자주식회사 표시 설정에 따른 감마 전압 운용 방법 및 이를 지원하는 전자 장치
KR102450738B1 (ko) 2017-11-20 2022-10-05 삼성전자주식회사 소스 구동 회로 및 이를 포함하는 디스플레이 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11942030B1 (en) 2022-09-28 2024-03-26 Samsung Display Co., Ltd. Source driver, display device or electronic device including source driver, and method of driving the same

Also Published As

Publication number Publication date
US20210366343A1 (en) 2021-11-25
US11423821B2 (en) 2022-08-23
CN113707098A (zh) 2021-11-26
CN113707098B (zh) 2024-05-31

Similar Documents

Publication Publication Date Title
CN113707098B (zh) 数据驱动电路和使用该数据驱动电路的显示装置
KR102369624B1 (ko) 표시패널과 이를 이용한 전계 발광 표시장치
US11430368B2 (en) Data driving device and display device using the same
KR20220068537A (ko) 표시장치와 그 구동 방법
KR102608779B1 (ko) 표시장치와 그 구동 방법
KR102625961B1 (ko) 전계 발광 표시장치
US20230178033A1 (en) Data driving circuit and display device including the same
KR102493592B1 (ko) 픽셀 회로와 이를 이용한 표시장치
US11854484B2 (en) Pixel circuit and display device including the same
KR102625440B1 (ko) 표시패널과 이를 이용한 전계 발광 표시장치
US11862086B2 (en) Pixel circuit and display device including the same
KR20200081856A (ko) 표시장치
KR20230009053A (ko) 픽셀 회로와 이를 이용한 픽셀 구동 방법 및 표시장치
KR20220032767A (ko) 게이트 구동 장치와 이를 이용한 표시장치
KR102665082B1 (ko) 픽셀 회로와 이를 이용한 표시장치
US20240212612A1 (en) Display panel and display device including the same
US11810518B2 (en) Gate driving circuit and display panel including the same
US20230010792A1 (en) Gate driving circuit and display device including the same
KR20230009257A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230082766A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230044911A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230009250A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230034821A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230009254A (ko) 게이트 구동 회로와 이를 포함한 표시장치
GB2611619A (en) Pixel circuit and display device including the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal