KR20190060525A - 고효율 마이크로 엘이디 모듈의 제조방법 - Google Patents

고효율 마이크로 엘이디 모듈의 제조방법 Download PDF

Info

Publication number
KR20190060525A
KR20190060525A KR1020170158825A KR20170158825A KR20190060525A KR 20190060525 A KR20190060525 A KR 20190060525A KR 1020170158825 A KR1020170158825 A KR 1020170158825A KR 20170158825 A KR20170158825 A KR 20170158825A KR 20190060525 A KR20190060525 A KR 20190060525A
Authority
KR
South Korea
Prior art keywords
led
micro
semiconductor layer
substrate
forming
Prior art date
Application number
KR1020170158825A
Other languages
English (en)
Other versions
KR102456882B1 (ko
Inventor
유태경
Original Assignee
주식회사 루멘스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 루멘스 filed Critical 주식회사 루멘스
Priority to KR1020170158825A priority Critical patent/KR102456882B1/ko
Priority to JP2018015036A priority patent/JP6499778B1/ja
Priority to PCT/KR2018/010393 priority patent/WO2019103291A1/ko
Priority to US16/185,979 priority patent/US10847506B2/en
Publication of KR20190060525A publication Critical patent/KR20190060525A/ko
Application granted granted Critical
Publication of KR102456882B1 publication Critical patent/KR102456882B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin

Abstract

고효율 마이크로 엘이디 모듈 제조방법이 개시된다. 상기 고효율 마이크로 엘이디 모듈 제조방법은, 사파이어 기판 상에 에피층을 성장시키고, 상기 에피층에 다수의 엘이디 셀을 형성하고, 하나의 엘이디 셀마다 하나의 개별 전극패드가 할당되도록 다수의 개별 전극패드를 형성하고, 상기 다수의 엘이디 셀 주변 영역에 공통 전극패드를 형성하여, 마이크로 엘이디를 준비하는 단계; 상기 다수의 개별 전극패드에 대응하는 다수의 개별 전극과 상기 공통 전극패드에 대응하는 공통 전극을 포함하는 서브마운트 기판을 준비하는 단계; 다수의 본딩 연결부에 의해, 상기 다수의 개별 전극과 상기 다수의 개별 전극 패드 사이, 그리고, 상기 공통 전극 패드와 상기 공통 전극 사이가 연결되도록, 상기 마이크로 엘이디를 상기 서브마운트 기판에 실장하는 단계; 상기 마이크로 엘이디와 상기 서브마운트 기판 사이에 완충층을 형성하는 단계; 및 상기 사파이어 기판과 상기 에피층 사이의 경계 부근에 레이저를 조사하여, 상기 사파이어 기판을 상기 에피층으로부터 분리하는 단계를 포함하며, 상기 완충층은 상기 레이저에 의해 발생한 에너지를 적어도 이웃하는 엘이디 셀들 사이에서 흡수하여, 상기 에피층 또는 상기 서브마운트 기판의 손상을 억제한다.

Description

고효율 마이크로 엘이디 모듈의 제조방법{method for making high efficiency micro LED module}
본 발명은 사파이어 기판을 성장 기판으로 하여 제작된 마이크로 엘이디를 서브마운트 기판에 마운팅하여 마이크로 엘이디 모듈을 제조하는 방법에 관한 것으로서, 더 상세하게는, 마이크로 엘이디를 서브마운트 기판에 마운팅한 후, 사파이어 기판으로 인해 야기될 수 있는 광 추출 효율 저하를 막도록, 마이크로 엘이디의 사파이어 기판을 레이저 리프트 오프 방식으로 제거하되, 레이저가 마이크로 엘이디의 엘이디 셀들 사이에서 마이크로 엘이디의 에피층 및/또는 서브마운트 기판의 회로를 손상하는 것을 방지할 수 있는 마이크로 엘이디 모듈 제조방법에 관한 것이다.
본 발명의 출원인에 의해, 마이크로 엘이디 모듈을 제조하는 방법에 대한 연구가 이루어지고 있다. 연구 중에 있는 마이크로 엘이디 모듈은 다수의 엘이디 셀을 포함하는 마이크로 엘이디를 서브마운트 기판 상에 플립칩 본딩하여 제작된다. 마이크로 엘이디는 사파이어 기판과, 상기 사파이어 기판 상에 형성되고 다수의 엘이디 셀을 갖는 질화갈륨계 반도체 발광부를 포함한다. 반도체 발광부는 식각에 의해 형성된 n형 반도체층 노출 영역을 포함하며, 상기 n형 반도체층 노출 영역 상에 상기 다수의 엘이디 셀이 매트릭스 배열로 형성된다. 각 엘이디 셀은 n형 반도체층, 활성층 및 p형 도전형 반도체층을 포함하고, 각 엘이디 셀의 p형 반도체층에는 p형 전극패드가 형성된다. 또한 상기 n형 반도체층 노출 영역에는 n형 전극패드가 형성된다. 한편, 서브마운트 기판은 마이크로 엘이디의 전극패드들에 대응되게 마련된 다수의 전극들을 포함한다. 솔더 범프를 이용하여 마이크로 엘이디를 마운드 기판에 플립칩 본딩함으로써, 마이크로 엘이디의 전극패드들이 서브마운트 기판의 전극들과 연결된다. 위와 같은 마이크로 엘이디 모듈은 다수의 엘이디 셀 상부에 성장 기판인 사파이어 기판이 일체화되어 있다. 서브마운트에 형성된 전극들과 마이크로 엘이디에 구비된 전극패드를 통해 다수의 엘이디 셀에 전원을 인가하면, 다수의 엘이디 셀이 발광하는데, 이때, 엘이디 셀, 특히, 엘이디 셀 내 활성층에서 발생한 광은 사파이어 기판을 거친 후 방출되어야 하는데, 이로 인해, 사파이어 기판으로 인한 광 손실이 많았다. 또한, 마이크로 엘이디 모듈이 미세 크기를 갖는 디스플레이 장치로의 적용되는 경우, 엘이디 셀에서 나온 광의 진행 방향이 사파이어 기판을 거치는 동안 크게 변하게 되어 심각한 영상 품질 저하를 일으킬 수 있다. 이에 대하여, 서브마운트 기판에 대한 마이크로 엘이디의 마운팅 전에, 사파이어 기판을 제거하는 것이 고려된 바 있다. 그러나, 마이크로 엘이디에서 사파이어 기판을 제거하는 경우, 마이크로 엘이디가 크게 휘는 변형을 겪게 되는 문제점이 있다. 또한, 사파이어 기판을 제거하는 보편적인 방식은 레이저를 반도체층과 사파이어 기판 사이의 경계, 더 구체적으로는, 언도포트 반도체층에 레이저의 에너지가 흡수되게 하여, 사파이어 기판을 제거하는 것인데, 다수의 엘이디 셀이 있는 경우, 이웃하는 엘이디 셀들 사이에서는 에피층 두께가 대략 2㎛ 정도로 얇아 레이저에 의한 에너지가 서브마운트 기판 상의 회로를 손상시키거나 또는 에피층을 손상시킬 우려가 컸다.
본 발명이 해결하고자 하는 과제는, 마이크로 엘이디와 서브마운트 기판 사이에 안정적인 결합력을 확보한 후, 마이크로 엘이디의 사파이어 기판을 레이저 리프트 오프(LLO; Laser Lift OFF) 공정으로 제거하여, 사파이어 기판으로 인해 야기될 수 있는 광 추출 효율 저하를 막을 수 있는 마이크로 엘이디 모듈 제조방법을 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 과제는 서브마운트 기판과 결합되어 있는 마이크로 엘이디로부터 사파이어 기판을 레이저 리프트 오프 공정으로 제거하되, 이웃하는 엘이디 셀들 사이에서 레이저에 의해 마이크로 엘이디 또는 서브마운트 기판이 손상되는 것을 억제할 수 있는, 마이크로 엘이디 모듈 제조방법을 제공하는 것이다.
본 발명의 일면에 따른 마이크로 엘이디 모듈 제조방법은, 사파이어 기판 상에 반도체층을 형성하고, 상기 반도체층에 다수의 엘이디 셀을 형성하고, 상기 하나의 엘이디 셀마다 하나의 전극패드가 할당되도록 다수의 전극패드를 형성하여, 마이크로 엘이디를 준비하는 단계; 상기 다수의 전극패드에 대응하는 다수의 전극을 포함하는 서브마운트 기판을 준비하는 단계; 상기 다수의 전극패드와 상기 다수의 전극 사이가 다수의 본딩 연결부에 의해 연결되도록, 상기 마이크로 엘이디를 상기 서브마운트 기판에 마운팅하는 단계; 상기 마이크로 엘이디와 상기 서브마운트 기판 사이에 완충층을 형성하는 단계; 및 상기 사파이어 기판과 상기 반도체층 사이에 레이저를 조사하여, 상기 사파이어 기판에서 상기 반도체층을 분리하는 단계를 포함하며, 상기 완충층은 상기 레이저에 의해 발생한 에너지를 적어도 이웃하는 엘이디 셀들 사이에서 흡수한다.
일 실시예에 따라, 상기 마이크로 엘이디를 준비하는 단계는, 상기 반도체층의 일부분들로서, 언도프트 반도체층, n형 반도체층, 활성층 및 p형 반도체층을 형성하고, 상기 반도체층을 일정 깊이 식각하여, 다수의 엘이디 셀들을 분리하는 n형 도랑들과 상기 다수의 엘이디 셀들의 외곽을 둘러싸는 n형 외곽 영역을 형성하는 단계와, 상기 다수의 엘이디 셀 각각의 p형 반도체층 상에 개별 전극패드가 형성되고, 상기 n형 외곽 영역에 공통 전극패드가 형성하는 단계를 포함하며, 상기 서브마운트 기판을 준비하는 단계는 상기 개별 전극패드에 대응하는 공통 전극과 상기 공통 전극패드에 대응하는 공통 전극을 형성하는 단계를 포함한다.
일 실시예에 따라, 상기 완충층은, 상기 다수의 개별 전극패드와 상기 다수의 개별 전극 사이를 연결하는 내측 본딩 연결부 주위를 덮는 내측부, 상기 공통 전극패드와 상기 공통 전극 사이를 연결하는 외측 본딩 연결부 주위를 덮는 외측부를 포함한다.
일 실시예에 따라, 상기 완충층은 상기 마이크로 엘이디의 외곽 측면을 덮는 최외곽부를 포함한다.
일 실시예에 따라, 상기 완충층을 형성하는 단계는, 상기 다수의 본딩 연결부 형성을 위한 솔더가 용융 및 경화된 후, 액상 또는 겔상의 접착물질을 상기 마이크로 엘이디와 상기 서브마운트 기판 사이에 채워 넣은 후 경화시킨다.
일 실시예에 따라, 상기 마이크로 엘이디를 준비하는 단계는, 상기 개별 전극패드 단부 표면과 상기 공통 전극패드의 단부 표면이 동일 평면 상에 있도록 다른 두께를 갖는다.
일 실시에에 따라, 상기 마이크로 엘이디를 준비하는 단계는, 상기 개별 전극패드와 상기 공통 전극패드를 형성한 후에, 상기 개별 전극패드를 노출시키는 제1 패드 노출 홀과 상기 공통 전극패드를 노출시키는 제2 패드 노출 홀을 포함하는 전기 절연성 셀 커버층을 형성하는 단계를 더 포함한다.
일 실시예에 따라, 상기 사파이어 기판을 제거하는 단계는, 상기 사파이어 기판을 통과하고 상기 언도프트 반도체층에 흡수되는 파장의 레이저를 조사하여, 상기 언도프트 반도체층과 함께 사파이어 기판을 제거하고, 상기 에피층에 남은 상기 언도프트 반도체층을 식각하여, 제거한다.
일 실시예에 따라, 완충층을 형성하는 단계는, 상기 완충층이 상기 n형 반도체층과 상기 사파이어 기판 사이의 경계를 넘지 않는 높이에서 상기 n형 반도체층의 측면을 덮도록, 상기 완충층을 형성한다.
일 실시예에 따라, 상기 다수의 본딩 연결부 각각은 솔더를 포함하고, 상기 마이크로 엘이디를 상기 서브마운트 기판에 마운팅하는 단계는, 상기 마이크로 엘이디의 상측에서 상기 엘이디 셀을 투과한 후 상기 개별 전극패드에 도달하는 레이저로 상기 개별 전극패드를 가열하고, 상기 개별 전극패드의 온도 상승에 의해, 상기 솔더를 용융시킨다.
본 발명의 다른 측면에 따른 고효율 엘이디 모듈은, n형 반도체층과, 상기 n형 반도체층의 일면에 형성되고 활성층 및 p형 반도체층을 차례로 포함하는 다수의 엘이디 셀과, 상기 다수의 엘이디 셀 각각의 p형 반도체층에 형성되는 개별 전극패드와, 상기 다수의 엘이디 셀의 주변의 n형 영역에 형성된 공통 전극패드를 포함하는 마이크로 엘이디; 상기 개별 전극패드에 대응되는 개별 전극과 상기 공통 전극패드에 대응되는 공통 전극을 포함하되, 본딩 연결부에 의해, 상기 개별 전극과 상기 개별 전극 패드 사이, 그리고, 상기 공통 전극과 상기 공통 전극 패드 사이가 연결된, 서브마운트 기판; 및 상기 마이크로 엘이디와 상기 서브마운트 기판 사이에 형성된 완충층을 포함하며, 상기 n형 반도체층의 타면은 상기 n형 반도체층과 사파이어 기판 사이에 조사된 레이저에 의해 사파이어 기판이 제거된 면이고, 상기 완충층은 상기 레이저가 조사될 때 이웃하는 엘이디 셀들 사이에서 레이저에 의한 에너지를 흡수하여, 상기 레이저에 의해 상기 마이크로 엘이디 또는 상기 서브마운트 기판이 손상되는 것을 억제하는데 이용된다.
본 발명의 다른 측면에 따르면, 사파이어 기판 상에 반도체층을 형성하고, 상기 반도체층에 다수의 엘이디 셀을 형성하고, 상기 하나의 엘이디 셀마다 하나의 전극패드가 할당되도록 다수의 전극패드를 형성하여, 마이크로 엘이디를 준비하는 단계; 상기 다수의 전극패드에 대응하는 다수의 전극을 포함하는 서브마운트 기판을 준비하는 단계; 상기 다수의 전극패드와 상기 전극 사이에, 다수의 본딩 연결부에 의해 연결되도록, 상기 마이크로 엘이디를 상기 서브마운트 기판에 마운팅하는 단계; 상기 마이크로 엘이디와 상기 서브마운트 기판 사이에 완충층을 형성하는 단계; 및 상기 사파이어 기판과 상기 반도체층 사이에 레이저를 조사하여, 상기 사파이어 기판에서 상기 반도체층을 분리하는 단계를 포함하는 마이크로 엘이디 모듈 제조방법이 제공되며, 이 마이크로 엘이디 모듈 제조방법에 있어서, 상기 다수의 본딩 연결부에 의한 상기 마이크로 엘이디와 상기 서브마운트 기판 사이의 결합력과 상기 완충층에 의한 상기 마이크로 엘이디와 상기 서브마운트 기판 사이의 결합력의 합은 상기 사파이어 기판이 제거될 때 상기 서브마운트 기판과 상기 마이크로 엘이디 사이에 작용하는 인장력보다 크다.
본 발명에 따른 마이크로 엘이디 모듈 제조방법은, 마이크로 엘이디와 서브마운트 기판 사이에 안정적인 결합력을 확보한 후 마이크로 엘이디의 사파이어 기판을 레이저 리프트 오프(LLO; Laser Lift OFF) 공정으로 제거하여, 사파이어 기판으로 인해 야기될 수 있는 광 추출 효율 저하를 막을 수 있다.
도 1은 본 발명의 일 실시예에 따른 마이크로 엘이디 모듈을 설명하기 위한 도면이다.
도 2a 내지 도 2e는 마이크로 엘이디를 제작하는 공정을 설명하기 위한 도면이다.
도 3 및 도 4는 서브마운트 기판에 범프를 형성하여 준비하는 공정을 설명하기 위한 도면들이다.
도 5는 본 발명의 일 실시예에 따른 마이크로 엘이디 모듈 제조방법의 마운팅 공정을 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시예에 따른 마이크로 엘이디 모듈 제조방법의 완충층 형성 공정을 설명하기 위한 도면이다.
도 7은 본 발명의 일 실시예에 따른 마이크로 엘이디 모듈 제조방법의 사파이어 제거 공정을 설명하기 위한 도면이다.
도 8은 본 발명의 다른 실시예를 설명하기 위한 도면들이다.
이하에서는 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 첨부된 도면들 및 실시예들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 사람이 용이하게 이해할 수 있도록 간략화되고 예시된 것이므로, 도면들 및 실시예들이 본 발명의 범위를 한정하는 것으로 해석되어서는 아니 될 것이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 마이크로 엘이디 모듈은, 매트릭스 배열로 형성된 복수의 엘이디 셀(130)을 포함하는 하나 이상의 마이크로 엘이디(100)와, 상기 마이크로 엘이디(100)가 마운팅되는 서브마운트 기판(200)을 포함한다. 마이크로 엘이디(100)는, 외곽 가장자리 영역 측에 하나 이상의 공통 전극패드(140)를 구비하고, 안쪽에는 매트릭스 배열의 엘이디 셀(100)들 각각에 대응되는 개별 전극패드(150)가 다수개로 형성된다. 상기 서브마운트 기판(200)은 상기 공통 전극패드(140)와 상기 개별 전극패드(150)들에 대응되게 형성된 패드형 전극(240, 240')을 포함한다. 본 명세서에서 용어 개별 전극패드는 하나의 엘이디 셀에 구비된 n형 반도체층 또는 p형 반도체층에 개별 접속된 전극패드를 의미하는 것이고, 공통 전극패드는 여러 개의 엘이디 셀의 n형 또는 p형 반도체층에 공통적으로 접속되는 전극패드를 의미한다.
상기 마이크로 엘이디(100)는 반도체층들의 성장 기판인 사파이어 기판이 제거되고 없는 제1 면과 그 반대 측의 제2 면을 갖는 n형 반도체층(132)을 포함한다. 또한, 상기 마이크로 엘이디(10)는 상기 n형 반도체층(132)의 제2 면에 행렬 배열로 어레이 되어 있는 다수의 엘이디 셀(130)을 포함한다. 상기 다수의 엘이디 셀(130)은 상기 n형 반도체층(132)으로부터 일 방향으로 차례대로 성장된 활성층(133)과, p형 반도체층(134)을 포함한다. 상기 n형 반도체층(132)은 상기 제2 면에서 활성층(133)을 향해 돌출부를 포함할 수 있으며, 이 경우, 상기 활성층(133)은 상기 n형 반도체층(132)의 돌출부와 상기 p형 반도체층(134) 사이에 개재된다. 상기 제1 면은 사파이어 기판 및 그 격자 부정합 완화를 위해 사파이어 기판과 n형 반도체층(132) 사이에 형성된 버퍼층 또는 언도프트 반도체층이 제거되고 n형 반도체층(132)이 노출된 면일 수 있다.
위와 같은 구조에 의해, 상기 엘이디 셀(130)들 전체의 주변을 둘러싸는 외곽에 n형 반도체층(131)을 노출시키는 n형 외곽 영역이 형성되고, 이웃하는 엘이디 셀들(130) 사이에는 n형 반도체층(132)을 노출시키는 n형 도랑이 형성된다. n형 외곽 영역과 n형 도랑은 n형 반도체층(132)에 형성되었던 활성층(133)과 p형 반도체층(134)가 제거되어 n형 반도체층(132)이 노출된 부분이다
또한, 상기 마이크로 엘이디(100)는 상기 다수의 엘이디 셀(130)과 상기 n형 반도체층(132)의 노출면을 덮도록 형성된 전기 절연성의 셀 커버층(160)을 포함하며, 상기 셀 커버층(160)은 상기 전극패드(140, 150)들을 노출시키는 패드 노출홀들을 포함한다. 상기 패드 노출홀은 엘이디 셀(130)들 각각의 p형의 개별 전극패드(150)를 노출시키는 복수의 제1 패드 노출홀과 n형의 공통 전극패드(140)를 노출시키는 제2 패드 노출홀을 포함한다.
상기 서브마운트 기판(200)은 상기 마이크로 엘이디(100)에 구비된 다수의 엘이디 셀(130)에 상응하는 다수의 CMOS셀(미도시됨)들과, 마이크로 엘이디(100)의 전극패드들에 대응되는 다수의 전극(240, 240')을 포함하는 액티브 매트릭스 기판인 것이 바람직하다. 또한, 상기 서브마운트 기판(200) 측에는 상기 전극(240, 240')을 덮도록 전기 절연성의 전극 커버층이 형성되며, 상기 전극 커버층은 상기 전극(240, 240')을 노출시키는 전극 노출홀을 포함한다.
또한, 본 실시예에 따른 마이크로 엘이디 모듈은 상기 서브마운트 기판(200) 측 전극들(240', 240) 각각을 상기 마이크로 엘이디(100) 측 전극패드(140, 150)들에 연결하는 다수의 본딩 연결부(270, 260)들을 포함한다.
본 실시예에서, 상기 다수의 본딩 연결부(270, 260)들 각각은 상기 서브마운트 기판(200)의 전극들 각각에 연결된 채 수직 방향으로 돌출된 범프(270 또는 260)를 포함한다. 본 실시예에 있어서, 상기 범프(270, 260) 각각은 Cu 필라(272, 262)와, 상기 Cu 필라(272, 262) 상단에 형성된 솔더(274, 264)을 포함한다. Cu 필라를 포함하는 범프(270, 260)를 대신하여 다른 금속 재료를 포함하는 범프가 이용될 수도 있다.
상기 솔더(274, 264)는, SnAg 솔더 재료로 형성된 것으로서, 원래 반구 형태를 유지하지만, 반용융 상태로 상기 패드 노출홀에 삽입된 후 압축되어 상기 패드 노출홀 내에서 변형된 상태로 상기 전극패드(140, 150)에 접합된다.
상기 솔더(264, 274)는 반용융 상태로 상기 패드 노출홀에 일부 삽입된 후 경화되므로, 미끄러짐 없이 정확한 위치에서 Cu 필라(262, 272)와 전극패드(150, 140) 사이를 단단하게 고정한다. 압축 변형 후 경화된 솔더(264, 274)는 상기 패드 노출홀 내에 삽입되어 패드 노출홀의 직경 또는 최대폭과 동일한 직경 또는 최대폭을 갖는 내부 솔더부와, 상기 패드 노출홀 바깥쪽에서 상기 패드 노출홀의 주변 셀 커버층(160) 표면에 접해 있는 외부 솔더부를 포함한다.
또한, 본 실시예에 따른 마이크로 엘이디 모듈은 마이크로 엘이디(100)와 서브마운트 기판(200) 사이에 에너지 흡수층의 기능을 하는 완충층(700)을 포함한다. 상기 완충층(700)은, 예컨대 에폭시 또는 실리콘 등과 같이 접착력을 갖는 절연성 접착 재료로 형성된 것으로서, 상기 적어도 마이크로 엘이디(100)가 서브마운트 기판(200)에 마운팅된 후, 레이저 리프트 오프 공정에 의해 마이크로 엘이디(100)의 n형 반도체층(132)로부터 사파이어 기판과 버퍼층을 제거하고자 할 때, 마이크로 엘이디(100)와 서브마운트 기판(200) 사이에 결합력을 강화시켜주는 한편, 이웃하는 엘이디 셀(130)들 사이에서 서브마운트 기판(200)의 회로 손상과 마이크로 엘이디(100)의 엘이디 셀 없는 에피층이 손상되는 것을 방지한다. 완충층(700)이 없는 경우에는, 레이저에 의해 얇은 두께의 에피층이 손상될 수 있고, 레이저가 그 에피층을 쉽게 통과하여 서브마운트 기판(200)의 회로 등을 손상시키게 된다. 또한, 상기 완충층(700)은 에너지를 흡수하는 역할과 더불어 앞에서 언급한 바와 같이 마이크로 엘이디(100)과 서브마운트 기판(200) 사이의 결합력을 더 강화한다. 레이저 리프트 오프 공정시 마이크로 엘이디(100)와 서브마운트 기판(200) 사이에 가해지는 인장력이 상기 완충층(700)에 의해 보강된 서브마운트(200)과 마이크로 엘이디(100) 사이의 결합력보다 작게 함으로써, 사파이어 기판이 안정적으로 분리될 수 있다.
상기 완충층(700)은, 상기 마이크로 엘이디(100)와 상기 서브마운트 기판(200) 사이에 전체적으로 채워져, 전극패드(150, 140)와 전극(240, 240')을 연결하는 본딩 연결부(260, 270)들 각각의 측면을 전체적으로 덮는다. 또한, 상기 완충층(700)은 내측부(710)와 외측부(720)를 포함하며, 상기 내측부(710)는 개별 전극패드(150)와 개별 전극(240)들 사이를 연결하는 내측 본딩 연결부(260)들 주위를 덮고 있고, 외측부(720)는 공통 전극패드(140)가 있는 n형 반도체층 노출영역에서 공통 전극패드(140)와 공통 전극(240') 사이를 연결하는 외측 본딩 연결부(270) 주위를 덮고 있다.
또한, 상기 서브마운트 기판(200)은 상기 마이크로 엘이디(100)가 마운팅되는 영역 외곽에 빈 영역을 포함한다. 그리고, 상기 완충층(700)은 상기 서브마운트 기판(200)의 외곽 빈 영역 상에서 상기 마이크로 엘이디(100)의 외곽 측면을 덮는 최외곽부(730)를 더 포함하는 것이 바람직하다. 상기 완충층(700)의 최외곽부(720)는 상기 n형 반도체층(132)의 사파이어 기판이 제거되면 면을 넘지 않는 높이에서 상기 n형 반도체층(132)의 측면을 덮고 있다.
이하에서는, 마이크로 엘이디 제작 공정과, 마이크로 엘이디를 서브마운트 기판에 마운팅하는 공정에 대해 차례로 설명한다.
마이크로 엘이디 제작
도 2a 내지 도 2e를 참조하여 마이크로 엘이디를 제작하는 공정에 대하여 설명한다.
먼저, 도 2a에 도시된 바와 같이, 열팽창 계수가 대략 7.6㎛m-1K인 성장기판인 사파이어 기판(131)의 주면(primary surface) 상에 버퍼층(131a), n형 반도체층(132), 활성층(133) 및 p형 반도체층(134)을 포함하는 에피층이 형성된다.
다음, 도 2b에 도시된 바와 같이, 마스크 패턴을 이용하여 상기 에피층을 일정 깊이 식각하여, 엘이디 셀(130)들을 분리하는 n형 도랑(101)들과, 적어도 상기 엘이디 셀(130)들의 외곽을 둘러싸는 n형 외곽 영역(102)을 형성하며, 이에 의해, n형 반도체층(132) 상에 활성층(133) 및 p형 반도체층(134)을 모두 포함하는 다수의 엘이디 셀(130)들이 형성된다. 그리고, 상기 n형 반도체층(132)과 활성층(133) 사이, 상기 활성층(133)과 p형 반도체층(134) 사이, 그리고, p형 반도체층(134)의 노출 표면 상에는 임의의 기능들을 수행하는 다른 반도체층들이 개재될 수 있다.
다음, 도 2c에 도시된 바와 같이, 엘이디 셀(130)들 각각의 p형 반도체층(134) 상에 p형 개별 전극패드(150)를 형성하고, n형 반도체층(132) 노출 영역(102) 중 외곽 영역에 n형 공통 전극패드(140)를 형성한다. 상기 p형 개별 전극패드(150)와 상기 n형 공통 전극패드(140)의 두께를 다르게 함으로써, 상기 p형 반도체층(134)과 n형 반도체층(132)의 높이 차이를 보상하고, 이에 의해, 상기 p형 개별 전극패드(150)의 단부 표면과 상기 n형 공통 전극패드(140)의 단부 표면이 동일 평면 상에 있도록 해줄 수도 있다.
다음, 도 2d에 도시된 바와 같이, 상기 엘이디 셀(130)들과 상기 n형 반도체층(132)의 노출 영역(n형 외곽 영역 및 n형 도랑)을 모두 덮도록 전기 절연성 셀 커버층(160)을 형성한다.
다음, 도 2e에 도시된 바와 같이, 상기 p형 개별 전극패드(150)를 노출시키는 제1 패드 노출 홀(162)과 상기 n형 공통 전극패드(140)를 노출시키는 제2 패드 노출 홀(164)을 형성한다. 제1 패드 노출 홀(162)과 상기 제2 패드 노출홀(164)은 마스크 패턴을 이용한 식각에 의해 형성될 수 있다. 본 실시예에서, 상기 셀 커버층(160)은 상기 엘이디 셀(130)들의 단면 프로파일을 따라 거의 일정 두께로 형성되어, 이웃하는 엘이디 셀(130) 사이의 골(101)의 폭 및 깊이를 감소시키지만, 그 골이 그대로 유지되도록 함을 알 수 있다. 그러나, 상기 셀 커버층(160)이 상기 골(101)을 완전히 메우도록 형성될 수도 있다.
제작된 마이크로 엘이디(100)의 엘이디 셀(130) 크기는 수 내지 수십 ㎛ 크기, 더 바람직하게는, 5㎛ 이하인 것이 바람직하며, 따라서, 각 엘이디 셀(130)에 형성된 p형 개별 전극패드(150)의 크기는 5㎛ 미만인 것이 바람직하다.
서브마운트 기판 준비 및 범프 형성
먼저 도 3을 참조하면, 필라 범프 형성 단계 전에, 대략 15,000㎛ × 10,000㎛ 크기를 가지며 엘이디 셀들에 대응되는 CMOS셀들이 형성된 Si 기반 서브마운트 기판(200)이 준비된다. 상기 서브마운트 기판(200)은 전술한 다수의 엘이디 셀에 상응하는 복수의 CMOS셀들과, 마이크로 엘이디의 p형 전극패드들에 대응되는 다수의 개별 전극(240)들과, 마이크로 엘이디의 n형 전극패드에 대응되는 공통 전극(240')을 포함할 수 있다. 상기 서브마운트 기판(200)은 Si 기반 기판 모재(201) 상에 행렬 배열로 형성되어 CMOS셀들과 연결되는 다수의 전극(240, 240')들과, 상기 전극(240, 240')들을 덮도록 형성된 절연성 전극 커버층(250)을 포함하며, 이 절연성 전극 커버층(250)에는 개별 전극(240)들을 노출시키는 전극 노출홀(252)들이 형성된다.
한편, 상기 범프를 형성하는 공정은 제1 세척 단계, UBM(Under Bump Metallurgy) 형성 단계, 포토리소그래피 단계, 스컴 제거 단계, Cu 플레이팅 단계, 솔더 금속 플레이팅 단계, PR 제거 단계, UBM 식각 단계, 제2 세척 단계, 리플로우 단계 및 제3 세척 단계를 포함할 수 있다.
제1 세척 단계는 스크러버(scrubber)를 이용하여 도 4의 (a)와 같이 도입된 서브마운트 기판(200)에 대하여 세척을 수행한다. 서브마운트 기판(200)은 CMOS 공정에 의해 CMOS셀이 형성된 기판 모재(201)에 Al 또는 Cu 재료에 의해 형성된 패드형 전극(240)과, 상기 전극(240)의 일 영역을 노출시키는 전극 노출홀(252)을 구비한 채 상기 기판 모재(201)에 형성된 전극 커버층(250)을 포함한다.
UBM 형성 단계는, 도 4의 (b)에 도시된 바와 같이, 전극(240)과 Cu 필라 사이의 접착성을 높이고 솔더의 확산을 방지하기 위한 UBM(261)을 상기 전극 커버층(250)과 상기 전극(240)을 덮도록 서브마운트 기판(200) 상에 형성한다. 본 실시예에서 UBM(261)은 Ti/Cu 적층 구조로 형성되는 것이며, 해당 금속의 스퍼터링에 의해 형성될 수 있다. 여기에서, UBM(261)은 넓은 의미에서 전극(240)의 일부일 수 있다는 점에 유의한다.
포토리소그래피 단계(103)는, 도 4의 (c) 에 도시된 바와 같이, 서브마운트 기판(200) 상의 UBM(261)을 전체적으로 덮도록 감광성 PR(Photoresist; 300)을 형성한 후, 그 위에 마스크 패턴(미도시됨)을 올려놓고 빛을 가해 전극(240) 직상의 UBM(261) 일 영역만을 노출시키는 전극 노출홀(302)을 형성한다. 다음, 포토리소그래피 단계 수행 중 발생한 스컴을 제거하는 스컴 제거 단계가 수행된다.
다음, Cu 플레이팅(plating) 단계(S105)와 솔더 금속 플레이팅 단계(S106)가 차례로 수행되어, 도 4의 (d)에 도시된 바와 같이, PR(300)의 오프닝(302)을 통해 먼저 Cu가 플레이팅되어 Cu 필라(262)가 형성되며, 상기 Cu 필라(262) 상에 솔더 금속으로서 SnAg가 플레이팅되어 SnAg 솔더(264)가 일정 두께의 층상으로 형성된다. 본 명세서에서, Cu가 Cu 또는 Cu를 포함하는 Cu합금일 수 있다는 것에 유의한다.
다음, PR 제거 단계가 수행되어, 도 4의 (e)에 도시된 바와 같이, Cu 필라(262)와 솔더(264)를 포함하는 범프의 상면과 측면이 노출된다.
다음, UBM 식각 단계가 수행되어, 도 4의 (f)에 도시된 바와 같이, Cu 필라(262) 직하 영역에 위치하는 UBM(261)을 제외한 나머지 UBM이 식각으로 제거된다. 다음, 잔류물을 제거하는 제2 세척 단계가 수행된다. UBM 식각 단계 후, 서브마운트 기판(200)의 전극(240) 상의 UBM(261) 상에 Cu 필라(262) 및 솔더 캡(264)이 차례로 적층된 범프(260)가 형성된다. 다음, 리플로우 단계가 수행되어, 층상의 솔더(264)가 용융 후 경화되어, 그 솔더(264)이 도 4의 (g)에 도시된 것과 같은 반구형 또는 반원 단면 형상으로 형성한다. 급속 열처리(RTP; Rapid Thermal Processing)가 유용하게 이용될 수 있다. 다음, 리플로우 단계 후에 다시 잔류물을 제거하는 제3 세척 단계가 수행된다.
상기 서브마운트 기판(200) 상의 Cu 필라 범프(260)들 간격은 Cu 필라(262)의 직경과 거의 같은 것이 바람직하며, Cu 필라 범프(260)의 간격이 5㎛를 초과하지 않는 것이 좋다. 만일 Cu 필라 범프(260)의 간격이 5㎛을 초과하면 Cu 필라 범프(260)의 직경 및 그에 상응하는 엘이디 셀의 크기도 커져야 하므로 마이크로 엘이디를 포함하는 디스플레이 장치의 정밀도를 떨어뜨릴 수 있게 된다.
마운팅
도 5에 도시된 바와 같이, 2.6㎛m-1K의 열팽창 계수를 갖는 Si 기판 모재를 기반으로 하는 서브마운트 기판(200)에 Si 기판 모재의 열팽창 계수의 약 2.5배에 이르는 7.6㎛m-1K의 열팽창 계수를 갖는 사파이어 기판(131)을 기반으로 한 마이크로 엘이디(100) 간의 플립칩 본딩이 수행된다.
앞에서 언급한 바와 같이, 서브마운트 기판(200)은 마이크로 엘이디(100)의 전극패드(150)들에 대응되게 마련된 다수의 전극들을 포함하며, 상기 다수의 전극들 각각에는 Cu 필라(262, 272)와 SnAg 솔더(264, 274)로 구성된 범프(260, 270)가 미리 형성된다.
위와 같은 범프를 이용해 마이크로 엘이디(100)를 서브마운트 기판(200)에 플립칩 본딩함으로써, 마이크로 엘이디(100)의 전극패드(150)들이 서브마운트 기판(200)의 전극들과 연결된다. 마이크로 엘이디(100)와 서브마운트 기판(200) 사이의 솔더(264), 더 구체적으로는, 마이크로 엘이디(100)의 각 엘이디 셀(130)에 형성된 전극패드(150)와 서브마운트 기판(200) 사이에 개재된 범프(260)의 솔더(264)가 가열되어, 마이크로 엘이디(100)와 서브마운트 기판(200)이 플립칩 본딩된다. 본 발명의 실시예에 따르면, 마이크로 엘이디(100)의 상측에서 엘이디 셀(130)을 투과한 후 엘이디 셀(130)에 형성된 전극패드(150)까지 도달하는 레이저로 전극패드(150)를 가열하고, 그 전극패드(150)의 온도 상승에 의해, 솔더(264)가 용용된 후 굳어지게 하는, 본딩 방식이 매우 유리하게 이용될 수 있다.
완충층 형성
다음, 도 7에 도시된 바와 같이 마이크로 엘이디(100)와 상기 서브마운트 기판(200) 사이에 완충층(700)을 형성한다. 상기 완충층(700)은, 상기 다수의 본딩 연결부 형성을 위한 솔더가 용융 및 경화된 후, 에폭시 또는 실리콘 접착제와 같이 접착성을 갖는 액상 또는 겔상의 접착물질을 상기 마이크로 엘이디(100)와 서브마운트 기판(200) 사이에 채워 넣은 후 경화시켜 형성된다. 상기 완충층(700)은 이하 상세히 설명되는 바와 같이 상기 마이크로 엘이디(100)가 서브마운트 기판(200)에 마운팅된 후, 레이저 리프트 오프 공정에 의해 마이크로 엘이디(100)의 n형 반도체층(132)로부터 사파이어 기판과 버퍼층을 제거하고자 할 때, 엘이디 셀(130)이 없는 영역, 즉, 이웃하는 엘이디 셀(130)들 사이의 영역과, 엘이디 셀(130)의 주변 n형 영역에 도달하는 레이저의 에너지를 흡수하여, 그 에너지에 의한 발열에 의해, 서브마운트 기판(200)의 회로와 마이크로 엘이디(100)의 에피층이 손상되는 것을 억제한다. 게다가, 상기 완충층(700)은, 레이저 리프트 오프 공정에 의해 마이크로 엘이디(100)의 n형 반도체층(132)로부터 사파이어 기판과 버퍼층을 제거하고자 할 때, 상기 마이크로 엘이디(100)와 상기 서브마운트 기판(200) 사이에 결합력을 강화시켜주는 결합력 강화층으로서의 역할도 추가로 할 수 있다.
본 발명의 실시예에 따르면, 레이저 리프트 오프 공정시 마이크로 엘이디(100)와 서브마운트 기판(200) 사이에 가해지는 인장력이 상기 완충층(700)에 의해 보강된 서브마운트(200)과 마이크로 엘이디(100) 사이의 결합력보다 작게 함으로써, 사파이어 기판이 안정적으로 분리될 수 있다.
상기 완충층(700)은, 상기 마이크로 엘이디(100)와 상기 서브마운트 기판(200) 사이에 전체적으로 채워져, 전극패드(150, 140)와 전극(240, 240')을 연결하는 본딩 연결부(260, 270)들 각각의 측면을 전체적으로 덮는다. 또한, 상기 완충층(700)은 내측부(710)과 외측부(720)를 포함하며, 내측부(710)는 개별 전극패드(150)와 개별 전극(240)들 사이를 연결하는 내측 본딩 연결부(260)들 주위를 덮고 있고, 외측부(720)는 공통 전극패드(140)가 있는 n형 반도체층 노출영역에서 공통 전극패드(140)와 공통 전극(240') 사이를 연결하는 외곽 본딩 연결부(270) 주위를 덮고 있다,
또한, 상기 서브마운트 기판(200)은 상기 마이크로 엘이디(100)가 마운팅되는 영역 외곽에 빈 영역을 포함한다. 그리고, 상기 완충층(700)은 상기 서브마운트 기판(200)의 외곽 빈 영역 상에서 상기 마이크로 엘이디(100)의 외곽 측면, 더 구체적으로는, n형 반도체층(132)의 외곽 측면을 부분적으로 덮는다. 상기 완충층(700)의 최외곽부(730)는 상기 n형 반도체층(132)과 상기 사파이어 기판(200) 사이의 경계를 넘지 않는 높이에서 상기 n형 반도체층(132)의 측면을 덮고 있다. 만일 상기 완충층(700)의 일부가 사파이어 기판(200)과 접하는 경우에는, 사파이어 기판(200)의 분리를 어렵게 만들 수 있으므로, 반드시 완충층(700)의 높이는 상기 사파이어 기판(200)과 접하지 않는 높이로 정해져야 한다. 완충층(700)의 최외곽부(730)는 다수의 엘이디 셀(130) 주변에서 엘이디 셀 없이 존재하는 n형 영역의 에피층이 레이저에 의해 손상되거나 또는 그 n형 영역의 에피층을 투과한 레이저가 서브마운트 기판 상의 회로를 가열하는 것으로 인한 서브마운트 기판의 손상을 방지한다.
사파이어 기판 제거
서브마운트 기판(200) 상에 마이크로 엘이디(100)가 마운팅되고 이 마이크로 엘이디와 서브마운트 기판(200) 사이에 완충층(700)이 개재된 상태에서, 사파이어 기판(131)과 n형 반도체층(132) 사이에 있는 버퍼층(131a)에 레이저를 흡수시켜 사파이어 기판(131)을 제거하는 레이저 리프트 공정이 수행된다. 레이저는 사파이어 기판(131)을 통해 GaN 버퍼층(131a)에 조사된다. 레이저는 GaN 버퍼층 또는 언도프트 GaN층(131a)에 흡수되지만 사파이어 기판(131)에 흡수되지 않는다. GaN 버퍼층 또는 언도프트 GaN층(131a)에 흡수된 레이저에 의해 GaN 버퍼층 또는 언도프트 GaN층 (131a)이 liquid-Ga와 N2로 분해되며, 이에 의해, 사파이어 기판(131)을 마이크로 엘이디(100)로부터 분리할 수 있다.
이때, 완충층(700)은 레이저 리프트 오프 공정에 의해 마이크로 엘이디(100)의 n형 반도체층(132)으로부터 사파이어 기판(131)이 분리될 때, 레이저에 의해 발생한 에너지를 엘이디 셀이 존재하지 않는 영역에서 주로 흡수하여, 마이크로 엘이디(100) 및 서브마운트 기판(200)이 레이저로 인해 손상되는 것을 막는 한편, 그에 더하여, 마이크로 엘이디(100)와 서브마운트 기판(200) 사이에 결합력을 강화시킨다. 상기 레이저 리프트 오프 공정시 마이크로 엘이디(100)와 서브마운트 기판(200) 사이에 가해지는 인장력이 상기 완충층(700)에 의해 보강된 서브마운트(200)과 마이크로 엘이디(100) 사이의 결합력보다 작게 함으로써, 사파이어 기판이 안정적으로 분리될 수 있다.
[다른 실시예]
도 8은 참조하면, 본 발명의 다른 실시예에 따른 마이크로 엘이디 모듈을 도시한 도면으로서, 이를 참조하면, 사파이어 기판(131) 제거에 의해, 버퍼층 또는 언도프트 반도체층(131a) 일부가 제거되고, 버퍼층 또는 언도프트 반도체층(131a)의 일부는 n형 반도체층(132)에 남아 있다. 즉, 앞선 실시예에 있어서는 사파이어 기판(131) 제거에 의해 n형 반도체층(132)가 노출되지만 본 실시예에서는, 사파이어 기판(131) 제거에 의해 버퍼층 또는 언도프트 반도체층(131a)가 노출된다.
대안적으로, 상기 레이저에 의해, 상기 버퍼층 또는 언도프트 반도체층과 함께 사파이어 기판을 제거하고, 상기 에피층에 남은 상기 버퍼층 또는 언도프트 반도체층을 식각하여, 제거할 수도 있다.
100..............................마이크로 엘이디
130..............................엘이디 셀
131..............................엘이디 기판(또는, 사파이어 기판)
200..............................서브마운트 기판
700...............................완충층

Claims (12)

  1. 사파이어 기판 상에 반도체층을 형성하고, 상기 반도체층에 다수의 엘이디 셀을 형성하고, 상기 하나의 엘이디 셀마다 하나의 전극패드가 할당되도록 다수의 전극패드를 형성하여, 마이크로 엘이디를 준비하는 단계;
    상기 다수의 전극패드에 대응하는 다수의 전극을 포함하는 서브마운트 기판을 준비하는 단계;
    상기 다수의 전극패드와 상기 다수의 전극 사이가 다수의 본딩 연결부에 의해 연결되도록, 상기 마이크로 엘이디를 상기 서브마운트 기판에 마운팅하는 단계;
    상기 마이크로 엘이디와 상기 서브마운트 기판 사이에 완충층을 형성하는 단계; 및
    상기 사파이어 기판과 상기 반도체층 사이에 레이저를 조사하여, 상기 사파이어 기판에서 상기 반도체층을 분리하는 단계를 포함하며,
    상기 완충층은 상기 레이저에 의해 발생한 에너지를 적어도 이웃하는 엘이디 셀들 사이에서 흡수하는 것을 특징으로 하는 엘이디 모듈 제조방법.
  2. 청구항 1에 있어서, 상기 마이크로 엘이디를 준비하는 단계는, 상기 반도체층의 일부분들로서, 언도프트 반도체층, n형 반도체층, 활성층 및 p형 반도체층을 형성하고, 상기 반도체층을 일정 깊이 식각하여, 다수의 엘이디 셀들을 분리하는 n형 도랑들과 상기 다수의 엘이디 셀들의 외곽을 둘러싸는 n형 외곽 영역을 형성하는 단계와, 상기 다수의 엘이디 셀 각각의 p형 반도체층 상에 개별 전극패드가 형성되고, 상기 n형 외곽 영역에 공통 전극패드가 형성하는 단계를 포함하며,
    상기 서브마운트 기판을 준비하는 단계는 상기 개별 전극패드에 대응하는 공통 전극과 상기 공통 전극패드에 대응하는 공통 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 고효율 마이크로 엘이디 모듈 제조방법
  3. 청구항 2에 있어서, 상기 완충층은, 상기 다수의 개별 전극패드와 상기 다수의 개별 전극 사이를 연결하는 내측 본딩 연결부 주위를 덮는 내측부, 상기 공통 전극패드와 상기 공통 전극 사이를 연결하는 외측 본딩 연결부 주위를 덮는 외측부를 포함하는 것을 특징으로 하는 고효율 마이크로 엘이디 모듈 제조방법.
  4. 청구항 1에 있어서, 상기 완충층은 상기 마이크로 엘이디의 외곽 측면을 덮는 최외곽부를 포함하는 것을 특징으로 하는 고효율 마이크로 엘이디 모듈 제조방법.
  5. 청구항 1에 있어서, 상기 완충층을 형성하는 단계는, 상기 다수의 본딩 연결부 형성을 위한 솔더가 용융 및 경화된 후, 액상 또는 겔상의 접착물질을 상기 마이크로 엘이디와 상기 서브마운트 기판 사이에 채워 넣은 후 경화시키는 것을 특징으로 하는 고효율 마이크로 엘이디 모듈 제조방법.
  6. 청구항 2에 있어서, 상기 마이크로 엘이디를 준비하는 단계는, 상기 개별 전극패드 단부 표면과 상기 공통 전극패드의 단부 표면이 동일 평면 상에 있도록 다른 두께를 갖는 것을 특징으로 하는 고효율 마이크로 엘이디 모듈 제조방법.
  7. 청구항 2에 있어서, 상기 마이크로 엘이디를 준비하는 단계는, 상기 개별 전극패드와 상기 공통 전극패드를 형성한 후에, 상기 개별 전극패드를 노출시키는 제1 패드 노출 홀과 상기 공통 전극패드를 노출시키는 제2 패드 노출 홀을 포함하는 전기 절연성 셀 커버층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 고효율 마이크로 엘이디 모듈 제조방법.
  8. 청구항 2에 있어서, 상기 사파이어 기판을 제거하는 단계는, 상기 사파이어 기판을 통과하고 상기 언도프트 반도체층에 흡수되는 파장의 레이저를 조사하여, 상기 언도프트 반도체층과 함께 사파이어 기판을 제거하고, 상기 에피층에 남은 상기 언도프트 반도체층을 식각하여, 제거하는 것을 특징으로 하는 고효율 마이크로 엘이디 모듈 제조방법.
  9. 청구항 2에 있어서, 상기 완충층을 형성하는 단계는, 상기 완충층이 상기 n형 반도체층과 상기 사파이어 기판 사이의 경계를 넘지 않는 높이에서 상기 n형 반도체층의 측면을 덮도록, 상기 완충층을 형성하는 것을 특징으로 하는 고효율 마이크로 엘이디 모듈 제조방법.
  10. 청구항 1에 있어서, 상기 다수의 본딩 연결부 각각은 솔더를 포함하고, 상기 마이크로 엘이디를 상기 서브마운트 기판에 마운팅하는 단계는, 상기 마이크로 엘이디의 상측에서 상기 엘이디 셀을 투과한 후 상기 개별 전극패드에 도달하는 레이저로 상기 개별 전극패드를 가열하고, 상기 개별 전극패드의 온도 상승에 의해, 상기 솔더를 용융시키는 것을 특징으로 하는 고효율 마이크로 엘이디 모듈 제조방법.
  11. n형 반도체층과, 상기 n형 반도체층의 일면에 형성되고 활성층 및 p형 반도체층을 차례로 포함하는 다수의 엘이디 셀과, 상기 다수의 엘이디 셀 각각의 p형 반도체층에 형성되는 개별 전극패드와, 상기 다수의 엘이디 셀의 주변의 n형 영역에 형성된 공통 전극패드를 포함하는 마이크로 엘이디;
    상기 개별 전극패드에 대응되는 개별 전극과 상기 공통 전극패드에 대응되는 공통 전극을 포함하되, 본딩 연결부에 의해, 상기 개별 전극과 상기 개별 전극 패드 사이, 그리고, 상기 공통 전극과 상기 공통 전극 패드 사이가 연결된, 서브마운트 기판; 및
    상기 마이크로 엘이디와 상기 서브마운트 기판 사이에 형성된 에너지 흡수층을 포함하며,
    상기 n형 반도체층의 타면은 상기 n형 반도체층과 사파이어 기판 사이에 조사된 레이저에 의해 사파이어 기판이 제거된 면이고, 상기 에너지 흡수층 상기 레이저가 조사될 때 이웃하는 엘이디 셀들 사이에서 레이저에 의한 에너지를 흡수하여, 상기 레이저에 의해 상기 마이크로 엘이디 또는 상기 서브마운트 기판이 손상되는 것을 억제하는데 이용된 것임을 특징으로 하는 고효율 마이크로 엘이디 모듈.
  12. 사파이어 기판 상에 반도체층을 형성하고, 상기 반도체층에 다수의 엘이디 셀을 형성하고, 상기 하나의 엘이디 셀마다 하나의 전극패드가 할당되도록 다수의 전극패드를 형성하여, 마이크로 엘이디를 준비하는 단계;
    상기 다수의 전극패드에 대응하는 다수의 전극을 포함하는 서브마운트 기판을 준비하는 단계;
    상기 다수의 전극패드와 상기 전극 사이에, 다수의 본딩 연결부에 의해 연결되도록, 상기 마이크로 엘이디를 상기 서브마운트 기판에 마운팅하는 단계;
    상기 마이크로 엘이디와 상기 서브마운트 기판 사이에 완충층을 형성하는 단계; 및
    상기 사파이어 기판과 상기 반도체층 사이에 레이저를 조사하여, 상기 사파이어 기판에서 상기 반도체층을 분리하는 단계를 포함하며,
    상기 다수의 본딩 연결부에 의한 상기 마이크로 엘이디와 상기 서브마운트 기판 사이의 결합력과 상기 완충층에 의한 상기 마이크로 엘이디와 상기 서브마운트 기판 사이의 결합력의 합은 상기 사파이어 기판이 제거될 때 상기 서브마운트 기판과 상기 마이크로 엘이디 사이에 작용하는 인장력보다 큰 것을 특징으로 하는 고효율 마이크로 엘이디 모듈 제조방법.
KR1020170158825A 2017-11-24 2017-11-24 고효율 마이크로 엘이디 모듈의 제조방법 KR102456882B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170158825A KR102456882B1 (ko) 2017-11-24 2017-11-24 고효율 마이크로 엘이디 모듈의 제조방법
JP2018015036A JP6499778B1 (ja) 2017-11-24 2018-01-31 高効率マイクロｌｅｄモジュールの製造方法
PCT/KR2018/010393 WO2019103291A1 (ko) 2017-11-24 2018-09-06 고효율 마이크로 엘이디 모듈의 제조방법
US16/185,979 US10847506B2 (en) 2017-11-24 2018-11-09 Method for fabricating high-efficiency micro-LED module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170158825A KR102456882B1 (ko) 2017-11-24 2017-11-24 고효율 마이크로 엘이디 모듈의 제조방법

Publications (2)

Publication Number Publication Date
KR20190060525A true KR20190060525A (ko) 2019-06-03
KR102456882B1 KR102456882B1 (ko) 2022-10-21

Family

ID=66092697

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170158825A KR102456882B1 (ko) 2017-11-24 2017-11-24 고효율 마이크로 엘이디 모듈의 제조방법

Country Status (4)

Country Link
US (1) US10847506B2 (ko)
JP (1) JP6499778B1 (ko)
KR (1) KR102456882B1 (ko)
WO (1) WO2019103291A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210019372A (ko) 2019-08-12 2021-02-22 (주)에이피텍 회전형 솔더 페이스트 도포 장치 및 이를 이용한 모듈 제조 방법
WO2023277213A1 (ko) * 2021-06-29 2023-01-05 베이징 신냉 일렉트로닉 테크놀로지 씨오.,엘티디 패키지 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11094656B2 (en) * 2018-12-31 2021-08-17 Texas Instruments Incorporated Packaged semiconductor device with electroplated pillars
CN111864031A (zh) * 2019-05-06 2020-10-30 上海集耀电子有限公司 一种led点光源
CN112992964B (zh) * 2020-04-09 2023-07-07 镭昱光电科技(苏州)有限公司 发光二极管结构及其制造方法
CN111462648A (zh) * 2020-04-23 2020-07-28 厦门乾照半导体科技有限公司 一种Micro-LED显示设备、显示面板及其制作方法
TWI775194B (zh) 2020-10-26 2022-08-21 錼創顯示科技股份有限公司 微型發光二極體顯示器
CN113539127B (zh) * 2021-07-09 2023-04-11 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN114141914B (zh) * 2021-12-01 2023-05-23 东莞市中麒光电技术有限公司 衬底剥离方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6131374B2 (ko) * 1981-05-15 1986-07-19 Matsushita Electric Ind Co Ltd
KR20120002130A (ko) * 2010-06-30 2012-01-05 서울옵토디바이스주식회사 플립칩형 발광 소자 및 그 제조 방법
US20150340346A1 (en) * 2014-05-24 2015-11-26 Chen-Fu Chu Structure of a semiconductor array
US20170236811A1 (en) * 2016-02-16 2017-08-17 Glo Ab Method of selectively transferring led die to a backplane using height controlled bonding structures

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330633A (ja) * 1995-05-29 1996-12-13 Kyocera Corp 半導体発光装置
JPH09153644A (ja) * 1995-11-30 1997-06-10 Toyoda Gosei Co Ltd ３族窒化物半導体表示装置
JP4632690B2 (ja) * 2004-05-11 2011-02-16 スタンレー電気株式会社 半導体発光装置とその製造方法
JP4462249B2 (ja) * 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
JP4777757B2 (ja) * 2005-12-01 2011-09-21 スタンレー電気株式会社 半導体発光素子及びその製造方法
US8062916B2 (en) * 2008-11-06 2011-11-22 Koninklijke Philips Electronics N.V. Series connected flip chip LEDs with growth substrate removed
KR101945791B1 (ko) * 2012-03-14 2019-02-11 삼성전자주식회사 반도체 발광소자의 제조방법
JP6398222B2 (ja) * 2013-02-28 2018-10-03 日亜化学工業株式会社 発光装置およびその製造方法
JP6136649B2 (ja) * 2013-06-28 2017-05-31 日亜化学工業株式会社 発光素子及び発光装置
KR101513641B1 (ko) * 2013-08-20 2015-04-22 엘지전자 주식회사 표시장치
JP2015061010A (ja) * 2013-09-20 2015-03-30 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子とその製造方法と実装体の製造方法
KR102617466B1 (ko) * 2016-07-18 2023-12-26 주식회사 루멘스 마이크로 led 어레이 디스플레이 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6131374B2 (ko) * 1981-05-15 1986-07-19 Matsushita Electric Ind Co Ltd
KR20120002130A (ko) * 2010-06-30 2012-01-05 서울옵토디바이스주식회사 플립칩형 발광 소자 및 그 제조 방법
US20150340346A1 (en) * 2014-05-24 2015-11-26 Chen-Fu Chu Structure of a semiconductor array
US20170236811A1 (en) * 2016-02-16 2017-08-17 Glo Ab Method of selectively transferring led die to a backplane using height controlled bonding structures

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210019372A (ko) 2019-08-12 2021-02-22 (주)에이피텍 회전형 솔더 페이스트 도포 장치 및 이를 이용한 모듈 제조 방법
WO2023277213A1 (ko) * 2021-06-29 2023-01-05 베이징 신냉 일렉트로닉 테크놀로지 씨오.,엘티디 패키지 방법

Also Published As

Publication number Publication date
JP2019096854A (ja) 2019-06-20
US20190164947A1 (en) 2019-05-30
US10847506B2 (en) 2020-11-24
JP6499778B1 (ja) 2019-04-10
WO2019103291A1 (ko) 2019-05-31
KR102456882B1 (ko) 2022-10-21

Similar Documents

Publication Publication Date Title
KR20190060525A (ko) 고효율 마이크로 엘이디 모듈의 제조방법
US8319246B2 (en) Semiconductor device and method for manufacturing same
TWI437724B (zh) 基板剝離之強健發光二極體結構
JP4686625B2 (ja) 半導体発光装置の製造方法
JP5654344B2 (ja) Ｌｅｄの形成における基板の取り除き
TW201841392A (zh) 微發光二極體模組及其製造方法
JP2015133520A (ja) チップパッケージおよびその製造方法
KR101873503B1 (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
WO2008033563A2 (en) Support for flip-chip bonding a light emitting chip
JP5205502B2 (ja) 半導体発光装置
JP4865101B2 (ja) 半導体発光装置
KR20180092731A (ko) 마이크로 엘이디 모듈 및 그 제조방법
JP4719323B2 (ja) 半導体発光装置の製造方法
WO2013021305A1 (en) Wafer level processing of leds using carrier wafer

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant