KR20190053497A - 산화물 박막 트랜지스터 및 그 제조방법 - Google Patents

산화물 박막 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR20190053497A
KR20190053497A KR1020170149446A KR20170149446A KR20190053497A KR 20190053497 A KR20190053497 A KR 20190053497A KR 1020170149446 A KR1020170149446 A KR 1020170149446A KR 20170149446 A KR20170149446 A KR 20170149446A KR 20190053497 A KR20190053497 A KR 20190053497A
Authority
KR
South Korea
Prior art keywords
thin film
oxide
oxide semiconductor
semiconductor thin
insulating layer
Prior art date
Application number
KR1020170149446A
Other languages
English (en)
Other versions
KR102036971B1 (ko
Inventor
김현재
김원기
김영규
이희수
박정우
유혁준
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020170149446A priority Critical patent/KR102036971B1/ko
Publication of KR20190053497A publication Critical patent/KR20190053497A/ko
Application granted granted Critical
Publication of KR102036971B1 publication Critical patent/KR102036971B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 산화물 박막 트랜지스터 및 그 제조방법을 개시한다. 본 발명의 실시예에 따른 산화물 박막 트랜지스터는 기판 상에 형성된 게이트 전극; 상기 게이트 전극 상에 형성된 게이트 절연층; 상기 게이트 절연층 상에 산화물 반도체 박막; 및 상기 산화물 반도체 박막의 상부에 서로 이격되어 형성된 소스 전극 및 드레인 전극을 포함하고, 상기 산화물 반도체 박막 상에 광원을 통하여 활성화된 차아염소산나트륨 용액을 코팅한 후 열처리를 통하여 상기 형성된 산화물 반도체 박막을 활성화하는 것을 특징으로 한다.

Description

산화물 박막 트랜지스터 및 그 제조방법{OXIDE THIN FILM TRANSISTOR AND METHOD OF MANUFACTURING THE SAME}
본 발명은 산화물 박막 트랜지스터 및 그 제조방법에 관한 것으로, 보다 상세하게는 산화물 반도체 박막 상에 광원을 통하여 활성화된 차아염소산나트륨(NaClO) 용액을 코팅하여 전기적 특성을 향상시킨 플렉서블 디스플레이 장치용 산화물 박막 트랜지스터 및 그 제조방법에 관한 것이다.
디스플레이의 백플레인으로 사용되는 스위칭 소자나 구동 소자로 비정질 실리콘(a-Si)이나 폴리 실리콘(poly-Si)을 사용하는 실리콘(Si) 기반 박막 트랜지스터(TFT: Thin Film Transistor)와 산화물 박막 트랜지스터가 있다.
실리콘(Si) 기반 박막 트랜지스터의 비정질 실리콘(a-Si) 박막 트랜지스터는 제조가 용이하지만 낮은 전자 이동도를 갖고 있다. 한편, 폴리 실리콘(poly-Si) 박막 트랜지스터는 비정질 실리콘(a-Si) 박막트랜지스터에 비해 전자 이동도가 높아 대면적의 고화질 디스플레이에 적용가능하며 안정성도 높지만, 제조공정이 복잡하고 제조원가가 높으며, 패널 내 소자 특성의 불균일로 인해 보상회로를 필요로 하는 문제점이 있다.
이러한 실리콘(Si) 기반 박막 트랜지스터의 단점을 해결하고자 산화물 박막 트랜지스터가 개발되고 있다. 산화물 박막 트랜지스터는 기존 비정질 실리콘(a-Si) 박막 트랜지스터에 비해 높은 이동도와 낮은 누설전류(off-current)를 가지고 있어, 차세대 디스플레이 구동소자의 가능성 측면에서 많은 각광을 받고 있다.
산화물 박막 트랜지스터의 채널층 영역으로 사용되는 산화물 반도체를 만들기 위한 방법으로는, 진공장비를 사용해 산화물 반도체를 기판에 물리적 혹은 화학적으로 증착하는 방법이 있다. 하지만 이 방법은 높은 생산비용이 필요하다는 단점이 존재한다.
이러한 단점을 극복하기 위한 방법으로, 용액공정을 사용하여 산화물 반도체를 형성하는 방법이 있다. 하지만 생산비용을 낮출 수 있다는 장점에도 불구하고, 용액공정으로 제작된 산화물 박막 트랜지스터의 소자를 활성화 시키기 위해서는 300℃이상의 고온 열처리가 필요하며, 이러한 특성은 고온에서 변성, 변색 등의 특성 저하를 수반하는 플렉서블 디스플레이의 기판에 적용하는데 어려움이 존재한다.
따라서, 기존 300℃ 대비 낮은 온도에서 산화물 박막 트랜지스터의 활성화가 가능하면서도, 신뢰성을 향상시킬 수 있는 용액공정 기반의 산화물 반도체의 제조 방법에 대한 연구 개발이 필요하다.
한국공개특허 제10-2008-0105368호, "전도성이 개선된 카본나노튜브, 그의 제조방법 및 상기카본나노튜브를 함유하는 전극" 미국특허 제3,176,153호, "MESA-TYPE FIELD-EFFECT TRANSISTORS AND ELECTRICAL SYSTEM THEREFOR"
본 발명의 실시예들은 광원을 통하여 활성화된 차아염소산나트륨 용액을 이용하여 산화물 반도체 박막을 제조함으로써 용액 공정 기반의 저온 공정이 가능한 산화물 박막 트랜지스터 및 이의 제조방법을 제공하고자 한다.
본 발명의 실시예들은 광원을 통하여 활성화된 차아염소산나트륨 용액을 이용하여 산화물 반도체 박막을 제조함으로써 장치의 전기적 특성을 향상시킨 산화물 박막 트랜지스터 및 그 제조방법을 제공하고자 한다.
본 발명의 실시예들은 열처리(annealing)를 통하여 산화물 반도체 박막을 활성화 시킴으로써 장치의 전기적 특성을 향상시킨 산화물 박막 트랜지스터 및 그 제조방법을 제공하고자 한다.
본 발명의 실시예에 따른 산화물 박막 트랜지스터는 기판 상에 형성된 게이트 전극; 상기 게이트 전극 상에 형성된 게이트 절연층; 상기 게이트 절연층 상에 산화물 반도체 박막; 및 상기 산화물 반도체 박막의 상부에 서로 이격되어 형성된 소스 전극 및 드레인 전극을 포함하고, 상기 산화물 반도체 박막 상에 광원을 통하여 활성화된 차아염소산나트륨 용액을 코팅한 후 열처리를 통하여 상기 형성된 산화물 반도체 박막을 활성화하는 것을 특징으로 한다.
상기 열처리는 25℃ 내지 300℃ 범위의 온도에서 수행될 수 있다.
상기 열처리는 5분 내지 60분 동안 수행될 수 있다.
상기 광원의 조사는 5분 내지 60분 동안 수행될 수 있다.
상기 차아염소산나트륨 용액의 양은 0.1mL 내지 5mL 일 수 있다.
상기 산화물 반도체 박막은 비정질 인듐 갈륨 징크 옥사이드(amorphous indium-gallium-zinc oxide, a-IGZO), 징크 옥사이드(ZnO), 인듐 징크 옥사이드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 실리콘 인듐 징크 옥사이드(SIZO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드(HIZO), 징크 인듐 틴 옥사이드(ZITO) 및 알루미늄 징크 틴 옥사이드(AZTO) 중 어느 하나의 산화물을 포함할 수 있다.
본 발명의 실시예에 따른 산화물 박막 트랜지스터는 기판 상에 서로 이격되어 형성된 소스 전극 및 드레인 전극; 상기 소스 전극 및 드레인 전극 상부에 형성된 산화물 반도체 박막; 상기 산화물 반도체 박막 상에 형성된 게이트 절연층; 및 상기 게이트 절연층 상에 형성된 게이트 전극을 포함하고, 상기 산화물 반도체 박막 상에 광원을 통하여 활성화된 차아염소산나트륨 용액을 코팅한 후 열처리를 통하여 상기 형성된 산화물 반도체 박막을 활성화하는 것을 특징으로 한다.
본 발명의 실시예에 따른 산화물 박막 트랜지스터의 제조방법은 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 상에 형성된 게이트 절연층을 형성하는 단계; 상기 게이트 절연층 상에 산화물 반도체 박막을 형성하는 단계; 상기 산화물 반도체 박막 상에 광원을 통하여 활성화된 차아염소산나트륨 용액을 코팅하는 단계; 열처리를 통하여 상기 형성된 산화물 반도체 박막을 활성화하는 단계; 및 상기 산화물 반도체 박막의 상부에 서로 이격되어 소스 전극 및 드레인 전극을 형성하는 단계; 를 포함한다.
본 발명의 실시예에 따르면, 광원을 통하여 활성화된 차아염소산나트륨 용액을 이용하여 산화물 박막을 제조함으로써 용액 공정 기반의 저온 공정이 가능한 산화물 박막 트랜지스터를 제공할 수 있다.
또한, 본 발명의 실시예에 따르면, 광원을 통하여 활성화된 차아염소산나트륨 용액을 이용하여 산화물 박막을 제조함으로써 문턱전압 등의 소자의 전기적 특성이 개선된 산화물 박막 트랜지스터를 제공할 수 있다.
또한, 본 발명의 실시예에 따르면, 열처리를 통하여 산화물 반도체 박막을 활성화 시킴으로써 장치의 전기적 특성을 향상시킨 산화물 박막 트랜지스터 및 그 제조방법을 제공할 수 있다.
도 1a 내지 도 1h는 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터의 제조방법을 설명하기 위하여 도시한 것이다.
도 2는 본 발명의 다른 실시예에 따른 산화물 박막 트랜지스터의 단면을 도시한 것이다.
도 3은 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 차아염소산나트륨 용액을 코팅하지 않은 산화물 반도체 박막의 열처리 온도별 전기적(전압-전류) 특성을 도시한 그래프이다.
도 4 및 도 5는 본 발명의 실시예에 따른 산화물 박막 트랜지스터에서 차아염소산나트륨 용액을 코팅한 산화물 반도체 박막을 포함하는 산화물 박막트랜지스터를 각각 150℃ 및 100℃의 온도에서 1시간 동안 열처리 한 경우의 전기적(전압-전류) 특성을 도시한 그래프이다.
도 6은 본 발명의 실시예에 따른 산화물 박막 트랜지스터에서 차아염소산나트륨 용액을 코팅하지 않은 산화물 반도체 박막을 300℃에서 열처리한 경우 및 차아염소산나트륨 용액으로 코팅한 산화물 반도체 박막을 각각 100℃ 및 150℃에서 열처리 한 경우의 전기적 특성을 나타낸 표이다.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 사용되는 "실시예", "예", "측면", "예시" 등은 기술된 임의의 양상(aspect) 또는 설계가 다른 양상 또는 설계들보다 양호하다거나, 이점이 있는 것으로 해석되어야 하는 것은 아니다.
또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or'이기보다는 포함적인 논리합 'inclusive or'를 의미한다. 즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다'라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다.
또한, 본 명세서 및 청구항들에서 사용되는 단수 표현("a" 또는 "an")은, 달리 언급하지 않는 한 또는 단수 형태에 관한 것이라고 문맥으로부터 명확하지 않는 한, 일반적으로 "하나 이상"을 의미하는 것으로 해석되어야 한다.
또한, 막, 층, 영역, 구성 요청 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 층, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 또한, 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
도 1a 내지 도 1h는 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터의 제조방법을 설명하기 위하여 도시한 것이다.
본 발명의 일 실시예에 따른 산화물 박막 트랜지스터(100)는 기판(110), 제1 게이트 전극(120), 게이트 절연층(130), 산화물 반도체 박막(140) 및 소스/드레인 전극(160,170)을 포함한다.
도 1a 및 1b를 참조하면, 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터(100)의 제조 방법은 기판(110)을 준비하고, 준비된 기판(110) 상에 게이트 전극(120)을 형성한다.
도 1a에 도시된 바와 같이 기판(110)은 산화물 박막 트랜지스터의 여러 구성 요소들을 지지하기 위한 기판으로서, 그 재질을 특별하게 한정하는 것은 아니다.
예를 들어, 기판(110)은 유리, 폴리이미드계 고분자, 폴리에스터계 고분자, 실리콘계 고분자, 아크릴계 고분자, 폴리올레핀계 고분자 또는 이들의 공중합체로 이루어진 그룹으로부터 선택되는 어느 하나의 물질로 이루어질 수 있다.
또한, 실시예에 따라서는 기판(110)은 폴리에스테르(Polyester), 폴리비닐(Polyvinyl), 폴리카보네이트(Polycarbonate), 폴리에틸렌(Polyethylene), 폴리아세테이트(Polyacetate), 폴리이미드(Polyimide), 폴리에테르술폰(Polyethersulphone; PES), 폴리아크릴레이트(Polyacrylate; PAR), 폴리에틸렌나프탈레이트(Polyethylenenaphthelate; PEN) 및 폴리에틸렌에테르프탈레이트(Polyethyleneterephehalate; PET)으로 이루어진 그룹으로부터 선택되는 어느 하나의 물질로 구성된 투명한 플렉서블의 물질로 이루어질 수 있다.
도 1b에 도시된 바와 같이 게이트 전극(120)은 기판(110) 상에 형성될 수 있다.
예를 들어, 게이트 전극(120)은 진공 증착법 (vacuum deposition), 화학 기상 증착법(chemical vapor deposition), 물리 기상 증착법(physical vapor deposition), 원자층 증착법(atomic layer deposition), 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(Molecular Beam Epitaxy), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering), 스핀 코팅(spin coating), 딥 코팅(dip coating) 및 존 캐스팅(zone casting) 중 적어도 하나의 방법을 이용하여 형성될 수 있다.
게이트 전극(120)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 조합으로 이루어질 수 있으나, 이에 제한되지 않고, 다양한 물질로 이루어질 수 있다.
또한, 실시예에 따라서는 게이트 전극(120)은 p+-Si 물질을 게이트 전극(120)으로 이용할 수도 있다.
도 1c를 참조하면, 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터(100)의 제조 방법은 게이트 전극(120) 상에 게이트 절연층(Gate Insulator)(130)을 형성한다.
게이트 절연층(130)은 게이트 전극(120) 상에 형성되어, 게이트 전극(120)과 산화물 반도체 박막(140)(도 1d참조)을 절연시킨다.
게이트 절연층(130)은 진공 증착법 (vacuum deposition), 화학 기상 증착법(chemical vapor deposition), 물리 기상 증착법(physical vapor deposition), 원자층 증착법(atomic layer deposition), 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(Molecular Beam Epitaxy), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering), 스핀코팅(spin coating), 딥 코팅(dip coating) 및 존 캐스팅(zone casting) 중 적어도 하나의 방법을 이용하여 형성될 수 있다.
게이트 절연층(130)은 예를 들어, 실리콘옥사이드(SiOx), 실리콘나이트라이드(SiNx), 티타늄옥사이드(TiOx), 하프늄옥사이드(HfOx) 등의 무기물 또는 폴리비닐알코올(PVA), 폴리비닐피롤리돈(PVP), 폴리메틸메타크릴레이트(PMMA) 등의 유기물일 수 있다.
그러나, 게이트 절연층(130)을 구성하는 물질 및 공정 방법은 이에 한정되지 않으며, 공지된 다른 물질 및 다른 방법들이 이용될 수도 있다.
도 1d를 참조하면, 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터(100)의 제조 방법은 게이트 절연층(130) 상에 산화물 반도체 박막(140)을 형성한다. 산화물 반도체 박막(140)을 형성하기 위하여, 먼저 게이트 절연층(130) 상에 산화물을 증착시킨다.
산화물은 스퍼터링 공정, CVD(Chemical Vapor Deposition) 공정, ALD(Atomic Layer Deposition) 공정 및 용액 공정 중 어느 하나의 공정에 의해 증착될 수 있다.
또한, 산화물은 스핀코팅(spin coating), 스프레이코팅(spray coating), 잉크젯코팅(inkjet coating), 슬릿코팅(slit coating) 또는 딥코팅(deep coating) 중 어느 하나의 방법을 사용하여 게이트 절연층(130)상에 코팅될 수 있으나 그 방법은 당 분야에서 사용하는 코팅 방법으로서 그 방법을 특별하게 한정하는 것은 아니다.
산화물은 인듐 갈륨 징크 옥사이드(IGZO; InGaZnO)와 같은 다중성분계물질, 인듐 징크 옥사이드(IZO; InZnO)와 같은 이중성분계 물질 또는 징크 옥사이드(ZnO)와 같은 단일성분계 산화물 반도체 물질을 사용할 수 있다.
구체적으로, 산화물은 비정질 인듐 갈륨 징크 옥사이드(amorphous indium-gallium-zinc oxide, a-IGZO), 징크 옥사이드(ZnO), 인듐 징크 옥사이 드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 실리콘 인듐 징크 옥사이드(SIZO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드(HIZO), 징크 인듐 틴 옥사이드(ZITO) 및 알루미늄 징크 틴 옥사이드(AZTO) 중 어느 하나의 산화물을 포함한다. 이 같은 산화물로 이루어진 박막(140)은 비정질이지만 높은 이동도를 가지며, 밴드갭이 커서 투명성을 갖는 것으로, 투명 디스플레이에 적용이 가능하다.
도 1e를 참조하면, 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터(100)의 제조 방법은 산화물 반도체 박막(140) 상에 광원을 통하여 활성화된 차아염소산나트륨 용액을 코팅한다.
상기 차아염소산나트륨은 광원에 의하여 활성산소(Reactive Oxygen Species)를 발생시키며, 이러한 활성산소들은 저온에서 산화물 반도체 박막과 반응할 수 있는 산소 농도를 증가시킬 수 있다.
따라서 상기 차아염소산나트륨을 산화물 반도체 박막(140)상에 코팅함으로써, 그렇지 않은 경우보다 상대적으로 낮은 온도에서도 금속-산소 결합을 증가시킬 수 있다.
산화물 반도체 박막(140) 상에 코팅되는 상기 차아염소산나트륨 용액의 양은 0.5mL 내지 5mL 일 수 있으며, 상기 차아염소산나트륨 용액을 산화물 반도체 박막(140) 상에 코팅하는 방법은 당 분야에서 사용하는 코팅 방법일 수 있다. 구체적으로, 스핀코팅(spin coating), 스프레이코팅(spray coating), 잉크젯코팅(inkjet coating), 슬릿코팅(slit coating) 또는 딥코팅(deep coating) 등의 방법을 사용할 수 있으나, 그 방법을 특별하게 한정하는 것은 아니다.
도 1f를 참조하면, 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터(100)의 제조 방법은 산화물 반도체 박막(140) 상에 코팅된 상기 차아염소산나트륨 용액은 광원의 조사를 통하여 활성화되고, 게이트 절연층(130)상에 형성된 산화물 반도체 박막(140)은 열처리를 통하여 활성화 될 수 있다.
산화물 반도체 박막(140)이 열처리될 경우, 산화물 반도체 박막 내 산소공공(Oxygen vacancy)의 농도가 높아지고 이에 따른 전자농도가 증가하여 산화물 반도체 박막의 전기적 특성이 향상될 수 있다.
상기 차아염소산나트륨 용액을 활성화시키기 위하여 사용된 광원은 가시광선 영역의 파장을 가지며, 구체적으로는 400nm 내지 700nm 일 수 있다.
상기 광원의 조사는 5분 내지 60분 동안 수행될 수 있으며, 구체적으로 상기 열처리 시간보다 짧거나 동일한 시간 범위에서 수행될 수 있다.
상기 열처리는 25℃ 내지 300℃ 범위의 온도로 수행될 수 있으며, 바람직하게는 100℃ 이상의 온도에서 수행될 수 있다.
상기 열처리는 5분 내지 60분동안 수행될 수 있다.
도 1g를 참조하면, 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터(100)의 제조 방법은 활성화된 산화물 반도체 박막(140)의 클리닝 공정을 수행한다.
도 1h를 참조하면, 본 발명의 일 실시예에 따른 산화물 반도체 박막(140) 상에 소스 전극(160) 및 드레인 전극(170)이 서로 이격되어 형성된다.
소스 전극(160) 및 드레인 전극(170)은 예를 들어, 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 백금(Pt) 또는 탄탈(Ta)과 같은 저저항의 도전 물질을 사용할 수 있다.
또한, 소스 전극(160) 및 드레인 전극(170)은 인듐 틴 옥사이드(ITO), 인듐 징크옥사이드(IZO) 또는 인듐 틴 징크 옥사이드(ITZO)와 같은 투명한 도전 물질을 사용할 수 있다.
실시예에 따라서는 소스 전극(160) 및 드레인 전극(170)은 상기 도전 물질이 두 가지 이상 적층된 다층구조로 형성될 수도 있다.
도 2는 본 발명의 다른 실시예에 따른 산화물 박막 트랜지스터의 단면을 도시한 것이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터(200)는 기판(210), 기판(210) 상에 형성된 소스 전극(220) 및 드레인 전극(230), 소스 전극(220) 및 드레인 전극(230) 상에 형성된 산화물 반도체 박막(240), 산화물 반도체 박막(240) 상에 형성된 게이트 절연층(250), 게이트 절연층(250) 상에 형성된 게이트 전극(260)을 포함한다.
기판(210)은 산화물 박막 트랜지스터의 여러 구성 요소들을 지지하기 위한 기판으로서, 그 재질을 특별하게 한정하는 것은 아니다.
예를 들어, 유리, 폴리이미드계 고분자, 폴리에스터계 고분자, 실리콘계 고분자, 아크릴계 고분자, 폴리올레핀계 고분자 또는 이들의 공중합체로 이루어진 그룹으로부터 선택되는 어느 하나의 물질로 이루어질 수 있다.
또한, 실시예에 따라서는 기판(210)은 폴리에스테르(Polyester), 폴리비닐(Polyvinyl), 폴리카보네이트(Polycarbonate), 폴리에틸렌(Polyethylene), 폴리아세테이트(Polyacetate), 폴리이미드(Polyimide), 폴리에테르술폰(Polyethersulphone; PES), 폴리아크릴레이트(Polyacrylate; PAR), 폴리에틸렌나프탈레이트(Polyethylenenaphthelate; PEN) 및 폴리에틸렌에테르프탈레이트(Polyethyleneterephehalate; PET)으로 이루어진 그룹으로부터 선택되는 어느 하나의 물질로 구성된 투명한 플렉서블의 물질로 이루어질 수 있다.
소스 전극(220) 및 드레인 전극(230)은 기판(210) 상에 형성된다.
예를 들어, 소스 전극(220) 및 드레인 전극(230)은 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 백금(Pt) 또는 탄탈(Ta)과 같은 저저항의 도전 물질을 사용할 수 있다.
또한, 소스 전극(220) 및 드레인 전극(230)은 인듐 틴 옥사이드(ITO), 인듐 징크옥사이드(IZO) 또는 인듐 틴 징크 옥사이드(ITZO)와 같은 투명한 도전 물질을 사용할 수 있다.
실시예에 따라서는 소스 전극(220) 및 드레인 전극(230)은 상기 도전 물질이 두 가지 이상 적층된 다층구조로 형성될 수도 있다.
산화물 반도체 박막(240)은 소스 전극(220) 및 드레인 전극(230) 상에 형성된다. 구체적으로 산화물 반도체 박막(240)을 형성하기 위하여, 먼저 소스 전극(220) 및 드레인 전극(230) 상에 산화물을 증착시킨다.
산화물은 인듐 갈륨 징크 옥사이드(IGZO; InGaZnO)와 같은 다중성분계물질, 인듐 징크 옥사이드(IZO; InZnO)와 같은 이중성분계 물질 또는 징크 옥사이드(ZnO)와 같은 단일성분계 산화물 반도체 물질을 사용할 수 있다.
구체적으로, 산화물은 비정질 인듐 갈륨 징크 옥사이드(amorphous indium-gallium-zinc oxide, a-IGZO), 징크 옥사이드(ZnO), 인듐 징크 옥사이 드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 실리콘 인듐 징크 옥사이드(SIZO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드(HIZO), 징크 인듐 틴 옥사이드(ZITO) 및 알루미늄 징크 틴 옥사이드(AZTO) 중 어느 하나의 산화물을 포함한다. 이 같은 산화물로 이루어진 박막(250)은 비정질이지만 높은 이동도를 가지며, 밴드갭이 커서 투명성을 갖는 것으로, 투명 디스플레이에 적용이 가능하다.
산화물을 코팅하는 방법은 당 분야에서 사용하는 코팅 방법으로서 그 방법을 특별하게 한정하는 것은 아니나, 스핀코팅(spin coating), 스프레이코팅(spray coating), 잉크젯코팅(inkjet coating), 슬릿코팅(slit coating) 또는 딥코팅(deep coating) 등의 방법을 사용할 수 있고, 바람직하게는 스핀코팅 방법을 사용할 수 있다.
스핀코팅 방법은 기판상에 용액을 일정량 떨어뜨리고 기판을 고속으로 회전시켜서 상기 용액에 가해지는 원심력으로 기판을 코팅하는 방법이다.
소스 전극(220) 및 드레인 전극(230) 상에 코팅된 산화물 반도체 박막(240) 상에 차아염소산나트륨 용액을 코팅한다.
산화물 반도체 박막(240) 상에 코팅되는 상기 차아염소산나트륨 용액의 양은 0.1mL 내지 5mL 일 수 있으며, 상기 차아염소산나트륨 용액을 산화물 반도체 박막(240) 상에 코팅하는 방법은 당 분야에서 사용하는 코팅 방법일 수 있다.
구체적으로, 스핀코팅(spin coating), 스프레이코팅(spray coating), 잉크젯코팅(inkjet coating), 슬릿코팅(slit coating) 또는 딥코팅(deep coating) 등의 방법을 사용할 수 있으나, 그 방법을 특별하게 한정하는 것은 아니다.
산화물 반도체 박막(240) 상에 코팅된 상기 차아염소산나트륨 용액은 광원의 조사를 통하여 활성화되고, 소스 전극(220) 및 드레인 전극(230)상에 형성된 산화물 반도체 박막(240)은 열처리를 통하여 활성화될 수 있다.
상기 차아염소산나트륨 용액을 활성화시키기 위하여 사용된 광원은 가시광선 영역의 파장을 가지며, 구체적으로는 400nm 내지 700nm 일 수 있다. 상기 광원의 조사는 5분 내지 60분 동안 수행될 수 있으며, 구체적으로 상기 열처리 시간보다 짧거나 동일한 시간 범위에서 수행될 수 있다.
상기 열처리는 25℃ 내지 300℃ 범위의 온도로 수행될 수 있으며, 바람직하게는 100℃ 이상의 온도에서 수행될 수 있다.
상기 열처리는 5분 내지 60분 동안 수행될 수 있다.
열처리를 통하여 활성화된 산화물 반도체 박막(240)은 DI 워터(Deionized water)를 이용하여 산화물 반도체 박막(240) 상에 남아있는 NaCl, Na+, Cl- 등을 제거할 수 있다.
게이트 절연층(250)은 산화물 반도체 박막(240) 상에 형성된다.
게이트 절연층(250)은 진공 증착법 (vacuum deposition), 화학 기상 증착법(chemical vapor deposition), 물리 기상 증착법(physical vapor deposition), 원자층 증착법(atomic layer deposition), 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(Molecular Beam Epitaxy), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering), 스핀코팅(spin coating), 딥 코팅(dip coating) 및 존 캐스팅(zone casting) 중 적어도 하나의 방법을 이용하여 형성될 수 있다.
게이트 절연층(250)은 실리콘옥사이드(SiOx), 실리콘나이트라이드(SiNx), 티타늄옥사이드(TiOx), 하프늄옥사이드(HfOx)와 같은 무기물 또는 폴리비닐알코올(PVA), 폴리비닐피롤리돈(PVP), 폴리메틸메타크릴레이트(PMMA)와 같은 유기물일 수 있다.
그러나, 게이트 절연층(250)을 구성하는 물질 및 공정 방법은 이에 한정되지 않으며, 공지된 다른 물질 및 다른 방법들이 이용될 수도 있다.
게이트 전극(260)은 게이트 절연층(250) 상에 형성된다.
게이트 전극(260)은 진공 증착법 (vacuum deposition), 화학 기상 증착법(chemical vapor deposition), 물리 기상 증착법(physical vapor deposition), 원자층 증착법(atomic layer deposition), 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(Molecular Beam Epitaxy), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering), 스핀코팅(spin coating), 딥 코팅(dip coating) 및 존 캐스팅(zone casting) 중 적어도 하나의 방법을 이용하여 형성될 수 있다.
게이트 전극(260)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 조합으로 이루어질 수 있으나, 이에 제한되지 않고, 다양한 물질로 이루어질 수 있다.
또한, 실시예에 따라서는 게이트 전극(260)은 p+-Si 물질을 게이트 전극(260)으로 이용할 수도 있다.
이하에서는 도 3 내지 도 6을 참조하여, 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 특성을 설명하기로 한다.
(실시예)
(기판 및 게이트 전극의 준비)
붕소 원자가 과도핑된 P-type 실리콘(heavily boron doped Si) 기판상에 알루미늄(Al) 등과 같은 금속 물질을 증착 및 패터닝하여 게이트 전극을 형성하였다.
(게이트 절연층의 준비)
게이트 전극이 형성된 기판상에 건식 산화(dry oxidation)를 통하여 실리콘 옥사이드(SiO2)층을 120nm 두께로 형성하였다. 그 다음 상기와 같은 단계로 형성된 SiO2/p+-si 기판을 아세톤, 메탄올 순서로 초음파 세척기를 이용하여 각각 10분 동안 35℃의 온도에서 세척을 실시하였다.
전술한 바와 같이 게이트 전극 및 게이트 절연층이 형성된 기판상에 In:Ga:Zn의 조성비가 1:1:1인 IGZO(amorphous indium-galliumzinc oxide)를 이용하여 스퍼터링 방식으로 아르곤(Ar) 가스 분위기하에서 40nm 두께의 산화물을 증착시켜 산화물 반도체 박막을 형성하였다.
이후, 산화물 반도체 박막 상에 차아염소산나트륨 용액을 코팅하기 위하여 3000rpm의 속도로 30초 동안 스핀코팅을 실시하였다.
차아염소산나트륨 용액이 코팅된 기판은 150℃의 온도에서 1시간동안 열처리 된 후, DI 워터(Deionized water)를 이용하여 산화물 반도체 박막을 포함한 구조물을 세정함으로써 남아있는 NaCl, Na+, Cl- 을 제거하였다.
산화물 반도체 박막의 활성화 후 섀도우 마스크(shadow mask) 및 열증착(thermal evaporation)을 이용하여 채널의 폭 및 길이가 각각 1000㎛ 및 150㎛인 소스 전극 및 드레인 전극을 증착시켜 산화물 박막 트랜지스터를 완성하였다.
도 3은 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 차아염소산나트륨 용액을 코팅하지 않은 산화물 반도체 박막의 열처리 온도별 전기적(전압-전류) 특성을 도시한 그래프이다.
도 3을 참조하면, 산화물 박막 트랜지스터의 산화물 반도체 박막을 각각 100℃, 150℃, 200℃, 250℃, 300℃의 온도로 열처리하였을 때의 전기적 특성을 살펴보면, 적어도 열처리 온도가 300℃ 이상이 되어야 산화물 반도체 박막의 활성화가 이루어지는 것을 확인할 수 있다.
도 4 및 도 5는 본 발명의 실시예에 따른 산화물 박막 트랜지스터에서 차아염소산나트륨 용액을 코팅한 산화물 반도체 박막을 포함하는 산화물 박막트랜지스터를 각각 150℃ 및 100℃의 온도에서 1시간 동안 열처리 한 경우의 전기적(전압-전류) 특성을 도시한 그래프이다.
도 4 및 도 5를 참조하면, 차아염소산나트륨 용액을 코팅한 산화물 반도체 박막을 포함하는 산화물 박막 트랜지스터를 300℃ 보다 낮은 150℃ 및 100℃의 온도에서 열처리를 하였음에도 불구하고, 산화물 박막 트랜지스터의 활성화가 이루어진 것을 확인할 수 있으며, 차아염소산나트륨 용액을 코팅하지 않은 산화물 반도체 박막을 포함하는 산화물 박막 트랜지스터와 대비하여 전기적 특성이 향상되었음을 알 수 있다.
도 6은 본 발명의 실시예에 따른 산화물 박막 트랜지스터에서 차아염소산나트륨 용액을 코팅하지 않은 산화물 반도체 박막을 300℃에서 열처리한 경우 및 차아염소산나트륨 용액으로 코팅한 산화물 반도체 박막을 각각 100℃ 및 150℃에서 열처리 한 경우의 전기적 특성(이동도(Saturation Mobility), 문턱전압(Vth), 온오프 전류비(Ion/off), 스윙을 나타낸 표이다.
도 6을 참조하면, 산화물 반도체 박막은 차아염소산나트륨 용액으로 코팅한 경우 그렇지 않은 경우보다 전기적 특성이 향상되었음을 알 수 있다.
구체적으로, 이동도(Saturation Mobility) 의 경우, 활성층 내부의 산소 결함(oxygen vacancy)과 같은 결함 사이트(defect site) 및 계면 상의 트랩 사이트(trap site) 등의 존재와 연관이 있는데, 차아염소산나트륨 용액으로 코팅한 산화물 반도체 박막을 150℃에서 열처리를 한 경우에 전하 이동도가 제일 높은 것을 알 수 있다.
문턱전압(Vth)값은 소자의 구동 전압과 연관이 있는데, 차아염소산나트륨 용액으로 코팅한 산화물 반도체 박막을 100℃에서 열처리를 한 경우에 가장 작은 문턱전압(Vth)으로 소자를 구동함에 따라 소자의 열화 현상 감소 및 효율성을 증가시킬 수 있다.
또한, 온오프 전류비(Ion/off)는 차아염소산나트륨 용액으로 코팅한 산화물 반도체 박막을 100℃에서 열처리를 한 경우에 온오프 전류비가 가장 높은 것을 알 수 있으며, 이는 반도체에 흐르는 전류의 양을 효과적으로 제어할 수 있음을 확인할 수 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100, 200 : 산화물 박막 트랜지스터
110, 210 : 기판
120, 260 : 게이트 전극
130, 250 : 게이트 절연층
140, 240 : 산화물 반도체 박막
150, 220 : 소스 전극
160, 230 : 드레인 전극

Claims (8)

  1. 기판 상에 형성된 게이트 전극;
    상기 게이트 전극 상에 형성된 게이트 절연층;
    상기 게이트 절연층 상에 산화물 반도체 박막; 및
    상기 산화물 반도체 박막의 상부에 서로 이격되어 형성된 소스 전극 및 드레인 전극
    을 포함하고,
    상기 산화물 반도체 박막 상에 광원을 통하여 활성화된 차아염소산나트륨 용액을 코팅한 후 열처리를 통하여 상기 형성된 산화물 반도체 박막을 활성화하는 것을 특징으로 하는 산화물 박막 트랜지스터.
  2. 제1항에 있어서,
    상기 열처리는 25℃ 내지 300℃ 범위의 온도에서 수행되는 것을 특징으로 하는 산화물 박막 트랜지스터.
  3. 제2항에 있어서,
    상기 열처리는 5분 내지 60분 동안 수행되는 것을 특징으로 하는 산화물 박막 트랜지스터.
  4. 제1항에 있어서,
    상기 광원의 조사는 5분 내지 60분 동안 수행되는 것을 특징으로 하는 산화물 박막 트랜지스터.
  5. 제1항에 있어서,
    상기 차아염소산나트륨 용액의 양은 0.1mL 내지 5mL인 것을 특징으로 하는 산화물 박막 트랜지스터.
  6. 제1항에 있어서,
    상기 산화물 반도체 박막은 비정질 인듐 갈륨 징크 옥사이드(amorphous indium-gallium-zinc oxide, a-IGZO), 징크 옥사이드(ZnO), 인듐 징크 옥사이드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 실리콘 인듐 징크 옥사이드(SIZO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드(HIZO), 징크 인듐 틴 옥사이드(ZITO) 및 알루미늄 징크 틴 옥사이드(AZTO) 중 어느 하나의 산화물을 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  7. 기판 상에 서로 이격되어 형성된 소스 전극 및 드레인 전극;
    상기 소스 전극 및 드레인 전극 상부에 형성된 산화물 반도체 박막;
    상기 산화물 반도체 박막 상에 형성된 게이트 절연층; 및
    상기 게이트 절연층 상에 형성된 게이트 전극
    을 포함하고,
    상기 산화물 반도체 박막 상에 광원을 통하여 활성화된 차아염소산나트륨 용액을 코팅한 후 열처리를 통하여 상기 형성된 산화물 반도체 박막을 활성화하는 것을 특징으로 하는 산화물 박막 트랜지스터.
  8. 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극 상에 형성된 게이트 절연층을 형성하는 단계;
    상기 게이트 절연층 상에 산화물 반도체 박막을 형성하는 단계;
    상기 산화물 반도체 박막 상에 광원을 통하여 활성화된 차아염소산나트륨 용액을 코팅하는 단계;
    열처리를 통하여 상기 산화물 반도체 박막을 활성화하는 단계;

    상기 산화물 반도체 박막의 상부에 서로 이격되어 소스 전극 및 드레인 전극을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
KR1020170149446A 2017-11-10 2017-11-10 산화물 박막 트랜지스터 및 그 제조방법 KR102036971B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170149446A KR102036971B1 (ko) 2017-11-10 2017-11-10 산화물 박막 트랜지스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170149446A KR102036971B1 (ko) 2017-11-10 2017-11-10 산화물 박막 트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20190053497A true KR20190053497A (ko) 2019-05-20
KR102036971B1 KR102036971B1 (ko) 2019-11-26

Family

ID=66678616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170149446A KR102036971B1 (ko) 2017-11-10 2017-11-10 산화물 박막 트랜지스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102036971B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102238749B1 (ko) * 2019-11-07 2021-04-08 김은도 인듐아연 산화물 박막 트랜지스터 및 그 제조 방법
KR102564893B1 (ko) * 2022-02-09 2023-08-07 연세대학교 산학협력단 광촉매층을 포함하는 산화물 박막 트랜지스터 및 이를 제조하는 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080105368A (ko) 2007-05-30 2008-12-04 성균관대학교산학협력단 전도성이 개선된 카본나노튜브, 그의 제조방법 및 상기카본나노튜브를 함유하는 전극
KR20140023277A (ko) * 2011-01-28 2014-02-26 노오쓰웨스턴유니버시티 금속 산화물 박막 및 나노물질-유도되는 금속 복합체 박막의 저온 제조 방법
WO2015001984A1 (ja) * 2013-07-01 2015-01-08 コニカミノルタ株式会社 光電変換素子モジュールおよびその製造方法
KR20170090622A (ko) * 2016-01-29 2017-08-08 연세대학교 산학협력단 산화물 박막 트랜지스터 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080105368A (ko) 2007-05-30 2008-12-04 성균관대학교산학협력단 전도성이 개선된 카본나노튜브, 그의 제조방법 및 상기카본나노튜브를 함유하는 전극
KR20140023277A (ko) * 2011-01-28 2014-02-26 노오쓰웨스턴유니버시티 금속 산화물 박막 및 나노물질-유도되는 금속 복합체 박막의 저온 제조 방법
WO2015001984A1 (ja) * 2013-07-01 2015-01-08 コニカミノルタ株式会社 光電変換素子モジュールおよびその製造方法
KR20170090622A (ko) * 2016-01-29 2017-08-08 연세대학교 산학협력단 산화물 박막 트랜지스터 및 그 제조방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Qing Zhang, "High-Sensitivity, Highly Transparent, Gel-Gated MoS2 Phototransistor on Biodegradable Nanopaper"(2016.6.21)
미국특허 제3,176,153호, "MESA-TYPE FIELD-EFFECT TRANSISTORS AND ELECTRICAL SYSTEM THEREFOR"

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102238749B1 (ko) * 2019-11-07 2021-04-08 김은도 인듐아연 산화물 박막 트랜지스터 및 그 제조 방법
KR102564893B1 (ko) * 2022-02-09 2023-08-07 연세대학교 산학협력단 광촉매층을 포함하는 산화물 박막 트랜지스터 및 이를 제조하는 방법

Also Published As

Publication number Publication date
KR102036971B1 (ko) 2019-11-26

Similar Documents

Publication Publication Date Title
US10615266B2 (en) Thin-film transistor, manufacturing method thereof, and array substrate
JP5439287B2 (ja) 薄膜トランジスタ及びその製造方法
US20110240998A1 (en) Thin-film transistor, method of manufacturing the same, and display device
US9748276B2 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
KR101445478B1 (ko) 실리콘 산화아연주석 박막을 이용한 박막 트랜지스터
JP2007150158A (ja) トランジスタおよびその製造方法
KR102082697B1 (ko) 산화물 반도체 박막 포토 트랜지스터 및 그 제조방법
JP2009010348A (ja) チャンネル層とその形成方法、及び該チャンネル層を含む薄膜トランジスタとその製造方法
KR100991559B1 (ko) 박막트랜지스터 제조방법 및 이에 의해 제조된박막트랜지스터
KR102036971B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
US11881515B2 (en) Vertical thin film transistor with single gate electrode with micro-perforations
JP2016527719A (ja) 金属酸化物半導体層の電気伝導性を改善する方法
KR101417932B1 (ko) 이중층 구조의 반도체 채널을 구비하는 박막트랜지스터 및 이의 제조방법
KR101876011B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
Xiao et al. a-IGZO TFTs With Inductively Coupled Plasma Chemical Vapor Deposited ${\rm SiO} _ {x} $ Gate Dielectric
KR101457762B1 (ko) 금속 박막 트랜지스터 및 그 제조방법
KR102217043B1 (ko) 산화물 박막 트랜지스터 및 그 제조 방법
KR101239231B1 (ko) 금속을 포함하는 패시배이션 층을 갖는 박막 트랜지스터 및 그 제조 방법
KR20200069472A (ko) 산화물 반도체 박막 트랜지스터
KR102036972B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
JP2015103646A (ja) 電界効果型トランジスタ、発振回路、ドライバ回路、半導体装置及び電界効果型トランジスタの製造方法
KR20150128322A (ko) 박막 트랜지스터 제조 방법
KR102231372B1 (ko) 산화물 반도체 박막 트랜지스터 및 이의 제조방법
KR102214812B1 (ko) 비정질 박막 트랜지스터 및 이의 제조 방법
KR20130129506A (ko) 박막 트랜지스터 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant