KR102564893B1 - 광촉매층을 포함하는 산화물 박막 트랜지스터 및 이를 제조하는 방법 - Google Patents

광촉매층을 포함하는 산화물 박막 트랜지스터 및 이를 제조하는 방법 Download PDF

Info

Publication number
KR102564893B1
KR102564893B1 KR1020220016566A KR20220016566A KR102564893B1 KR 102564893 B1 KR102564893 B1 KR 102564893B1 KR 1020220016566 A KR1020220016566 A KR 1020220016566A KR 20220016566 A KR20220016566 A KR 20220016566A KR 102564893 B1 KR102564893 B1 KR 102564893B1
Authority
KR
South Korea
Prior art keywords
thin film
oxide
electrode
photocatalyst layer
semiconductor thin
Prior art date
Application number
KR1020220016566A
Other languages
English (en)
Inventor
김현재
안종빈
정수진
문건호
안종혁
이이삭
최동현
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020220016566A priority Critical patent/KR102564893B1/ko
Priority to US18/107,020 priority patent/US20230253505A1/en
Application granted granted Critical
Publication of KR102564893B1 publication Critical patent/KR102564893B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 산화물 박막 트랜지스터 제조 방법은 기판 상에 게이트 전극을 형성하는 단계; 상기 기판 상에 제1 마스크를 사용하여 상기 게이트 전극과 절연되게 마련되는 산화물 반도체 박막을 형성하는 단계; 상기 절연층 상에 제1 마스크를 사용하여 산화물 반도체 박막을 형성하는 단계; 상기 산화물 반도체 박막 상에 상기 제1 마스크를 사용하여 전극을 형성하는 단계; 상기 전극의 일 영역에 산화제를 도포하는 단계; 및 산화제가 도포된 상기 전극에 어닐링(annealing)을 수행하는 단계를 포함할 수 있다.

Description

광촉매층을 포함하는 산화물 박막 트랜지스터 및 이를 제조하는 방법{OXIDE THIN FILM TRANSISTOR INCLUDING PHOTOCATALYST LAYER AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 광촉매층을 포함하는 산화물 박막 트랜지스터에 관한 것으로, 보다 상세하게는, 스퍼터링 공정을 이용한 증착 및 어닐링에 의해 생성된 광촉매층을 이용하여 가시광선을 센싱할 수 있는 산화물 박막 트랜지스터에 관한 것이다.
종래의 산화물 기반 박막 트랜지스터는 넓은 밴드갭으로 인해 가시광선을 흡수할 수 없어, 가시광 포토트랜지스터로의 어플리케이션으로는 제한되어 있었다. 이를 해결하기 위해 종래의 산화물 기반 포토트랜지스터는 페로브스카이트, 셀레늄 등을 흡수층으로 사용하였다. 그러나, 종래의 방법은 재료 합성의 어려움, 외부의 물과 산소 등에 의하여 추가 흡수층 변형이 가능한 환경 취약성, 다양한 패턴의 마스크 필요성, 복잡한 고가 장비의 사용으로 인한 공정 과정의 복잡함 등의 문제가 존재했다. 따라서, 트랜지스터 제조의 편의성 및 비용 절감이 가능한 제조 방법이 필요하다.
본 발명의 일 과제는 트랜지스터에 가시광을 센싱하기 위한 광촉매층을 형성하는 방법에 관한 것이다.
일 실시예에 따른 산화물 박막 트랜지스터 제조 방법은 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 상에 절연층을 형성하는 단계; 상기 절연층 상에 제1 마스크를 사용하여 산화물 반도체 박막을 형성하는 단계; 상기 산화물 반도체 박막 상에 상기 제1 마스크를 사용하여 전극을 형성하는 단계; 상기 전극의 일 영역에 산화제를 도포하는 단계; 및 산화제가 도포된 상기 전극에 어닐링(annealing)을 수행하는 단계를 포함할 수 있다.
여기서, 어닐링이 수행된 상기 일 영역은 상기 산화물 반도체 박막의 전자를 이동시키는 광촉매층일 수 있다.
여기서, 상기 전극은 상기 광촉매층에 의해 구분되는 제1 전극 및 제2 전극을 포함하고, 상기 제1 전극은 소스 전극이며, 상기 제2 전극은 드레인 전극일 수 있다.
여기서, 상기 광촉매층은 양전하를 띌 수 있다.
여기서, 상기 어닐링은 300도에서 수행될 수 있다.
여기서, 상기 어닐링은 10분간 수행될 수 있다.
여기서, 상기 산화물 반도체 박막은 인듐 갈륨 징크 옥사이드(IGZO), 징크 옥사이드(ZnO), 인듐 징크 옥사이드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 실리콘 인듐 징크 옥사이드(SIZO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드(HIZO), 징크 인듐 틴 옥사이드 (ZITO) 및 알루미늄 징크 틴 옥사이드(AZTO) 중 적어도 하나를 포함할 수 있다.
여기서, 상기 광촉매층은 산화티탄(TiO2), 산화아연(ZnO), 산화주석(SnO2), 티탄산스트론튬(SrTiO3), 산화텅스텐(WO3), 산화비스무트(Bi2O3) 및 산화철(Fe2O3) 중 적어도 하나를 포함할 수 있다.
여기서, 상기 광촉매층은 오프커런트를 발생시킬 수 있다.
일 실시예에 따른 산화물 박막 트랜지스터는 기판 상에 형성된 게이트 전극; 상기 게이트 전극 상에 형성된 게이트 절연층; 상기 게이트 절연 상에 제1 마스크를 사용하여 형성된 산화물 반도체 박막; 상기 산화물 반도체 박막 상에 상기 제1 마스크를 사용하여 형성된 전극; 및 상기 전극의 일 영역에 형성된 광촉매층을 포함하고, 상기 전극은 상기 광촉매층에 의해 구분되는 소스 전극 및 드레인 전극을 포함하고, 상기 광촉매층은 산화제가 도포된 상기 전극의 일 영역에 어닐링을 수행하여 형성될 수 있다.
본 발명의 일 실시예에 따르면 가시광을 센싱하기 위한 광촉매층을 포함하는 산화물 박막 트랜지스터가 제공될 수 있다.
도 1은 종래의 산화물 박막 트랜지스터 및 에너지 밴드갭을 설명하기 위한 도면이다.
도 2는 일 실시예에 따른 광촉매층을 포함하는 산화물 박막 트랜지스터를 설명하기 위한 도면이다.
도 3은 일 실시예에 따른 광촉매층을 포함하는 산화물 박막 트랜지스터 제조 방법을 설명하기 위한 도면이다.
도 4는 산화제가 도포된 전극에 어닐링을 수행하는 과정을 설명하기 위한 도면이다.
도 5는 광촉매층을 생성하기 위한 어닐링 조건을 설명하기 위한 도면이다.
도 6은 광촉매층을 포함하는 산화물 박막 트랜지스터의 성능을 설명하기 위한 도면이다.
도 7은 광촉매층을 포함하는 산화물 박막 트랜지스터의 엔듀런스(endurance) 평가를 위한 시뮬레이션 그래프를 나타낸 도면이다.
본 명세서에 기재된 실시예는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 본 발명의 사상을 명확히 설명하기 위한 것이므로, 본 발명이 본 명세서에 기재된 실시예에 한정되는 것은 아니며, 본 발명의 범위는 본 발명의 사상을 벗어나지 아니하는 수정예 또는 변형예를 포함하는 것으로 해석되어야 한다.
본 명세서에서 사용되는 용어는 본 발명에서의 기능을 고려하여 가능한 현재 널리 사용되고 있는 일반적인 용어를 선택하였으나 이는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자의 의도, 판례 또는 새로운 기술의 출현 등에 따라 달라질 수 있다. 다만, 이와 달리 특정한 용어를 임의의 의미로 정의하여 사용하는 경우에는 그 용어의 의미에 관하여 별도로 기재할 것이다. 따라서 본 명세서에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가진 실질적인 의미와 본 명세서의 전반에 걸친 내용을 토대로 해석되어야 한다.
본 명세서에 첨부된 도면은 본 발명을 용이하게 설명하기 위한 것으로 도면에 도시된 형상은 본 발명의 이해를 돕기 위하여 필요에 따라 과장되어 표시된 것일 수 있으므로 본 발명이 도면에 의해 한정되는 것은 아니다.
본 명세서에서 본 발명에 관련된 공지의 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에 이에 관한 자세한 설명은 필요에 따라 생략하기로 한다.
도 1은 종래의 산화물 박막 트랜지스터 및 에너지 밴드갭을 설명하기 위한 도면이다.
도 1(a)는 종래의 산화물 박막 트랜지스터의 단면을 나타낸 도면이고, 도 1(b)는 인듐 갈륨 징크 옥사이드를 포함하는 산화물 반도체 박막의 에너지 밴드갭 및 이에 따른 센싱 가능한 파장을 나타낸 도면이다.
도 1(a)을 참조하면, 종래의 산화물 박막 트랜지스터는 산화물 반도체 박막(예, 인듐 갈륨 징크 옥사이드 IGZO) 상에 증착된 금속 전극이 위치할 수 있다. 전극 사이의 산화물 반도체 박막에 광이 입사되면, 밸런스 밴드(VB)의 전자가 밴드갭을 극복하여 컨덕션 밴드(CB)로 넘어갈 수 있다.
도 1(b)에 도시된 바와 같이, 인듐 갈륨 징크 옥사이드를 포함하는 산화물 반도체 박막의 밸런스 밴드 및 컨덕션 밴드 사이의 에너지 밴드갭은 3.0eV 이상일 수 있다. 따라서, 산화물 반도체 박막에 3.0eV 이상의 에너지를 갖는 광이 입사되어야 산화물 박막 트랜지스터에 센싱될 수 있다.
도 1(b)의 광 스펙트럼을 참조하면, 일반적인 가시광선은 대략 400nm 내지 700nm 범위의 파장을 가져, 이에 따라 3.1eV 내지 1.7eV의 에너지를 가질 수 있다. 따라서, 산업에서 트랜지스터에 많이 사용되는 인듐 갈륨 징크 옥사이드를 포함하는 산화물 반도체 박막은 가시광선을 센싱하기에는 적합하지 않을 수 있다.
이와 같은 문제를 해결하기 위해, 종래에는 페로브스카이트, 셀레늄 등을 흡수층으로 사용하여 가시광을 흡수하고자 하였다. 구체적으로, 페로브스카이트 물질의 경우, 작은 밴드갭을 가지고 있어, 가시광을 흡수하는 데에는 유리할 수 있다. 그러나, 재료 합성이 어려우며, 외부의 환경(산소, 물 등)에 취약하여 쉽게 변형되고 결함이 발생할 수 있다는 또 다른 문제가 발생하게 된다.
또한 구체적으로, 셀레늄도 작은 밴드갭을 가지는 무기물로서, 이를 흡수층으로 한 산화물 박막 트랜지스터가 존재했다. 그러나, 셀레늄 재료는 독성을 가져, 산업에서 사용하기에 어려운 점이 있다. 또한, 전극 위에 셀레늄 흡수층을 증착하여야 하는데, 셀레늄은 전극으로 사용되는 물질과의 에칭 선택비가 낮으며, 셀레늄 흡수층을 증착하기 위해서는 스퍼터 이외의 복잡한 고가의 장비가 필요하다는 단점이 존재한다.
이에, 본원 발명은 별도의 물질을 추가하는 것 없이, 전극과 동일한 물질을 산화시켜 가시광을 흡수할 수 있는 광촉매층을 포함하는 산화물 박막 트랜지스터를 제안한다.
본원 발명의 산화물 박막 트랜지스터는 별도의 물질을 흡수층으로 사용하는 종래와 달리, 별도의 물질을 추가하지 않아, 제작 방법이 복잡하지 않으며, 외부 환경에 취약성을 고려하지 않아도 된다.
또한, 기존 산화물 반도체 박막을 증착할 때 사용한 마스크를 재사용하여 전극을 증착시켜, 마스크의 개수를 줄일 수 있어 비용 절감을 통해 가격 경쟁력을 확보할 수 있다.
본원 발명의 산화물 박막 트랜지스터 및 이의 제조 방법은 기존 산업에서 사용하고 있는 재료(텅스텐, IGZO 등) 및 장비(스퍼터, 프린팅 장비 등)를 사용하여, 추가적인 설비를 정비할 필요 없이 바로 산업에 도입(afab-compatible)이 가능하다.
또한, 본원 발명은 광촉매층을 통해 산화물 반도체 박막(예, IGZO)의 전자를 이동시킬 수 있어, 넓은 밴드갭으로 가시광을 센싱하지 못했던 종래의 문제점을 해결할 수 있다. 이에 대한 자세한 내용은 이하에서 후술한다.
도 2는 일 실시예에 따른 광촉매층을 포함하는 산화물 박막 트랜지스터를 설명하기 위한 도면이다.
도 2를 참조하면, 산화물 박막 트랜지스터는 기판(도시되지 않음), 게이트 전극(100), 절연층(200), 산화물 반도체 박막(300), 소스 전극(400), 드레인 전극(500) 및 광촉매층(600)을 포함할 수 있다.
기판은 산화물 박막 트랜지스터의 베이스로서, 여러 구성 요소들을 지지하는 역할을 수행할 수 있다. 예를 들어, 기판은 유리, 폴리이미드계 고분자, 폴리에스터계 고분자, 실리콘계 고분자, 아크릴계 고분자, 폴리올레핀계 고분자 또는 이들의 공중합체로 이루어진 그룹으로부터 선택되는 어느 하나의 물질을 포함할 수 있다.
구체적으로, 기판은 폴리에스테르, 폴리비닐, 폴리카보네이트, 폴리에틸렌, 폴리아세테이트, 폴리이미드, 폴리에테르술폰, 폴리아크릴레이트, 폴리에틸렌나프탈레이트 및 폴리에틸렌에테르프탈레이트 중 적어도 하나를 포함할 수 있다.
게이트 전극(100)은 기판 상에 형성될 수 있다. 구체적으로, 게이트 전극(100)은 기판 상에 진공 증착법, 화학 기상 증착법, 물리 기상 증착법, 원자층 증착법, 유기 금속 화학 증착법, 플라즈마 화학 즈착법, 분자선 성장법, 수소화물 기상 성장법, 스퍼터링, 스핀 코팅, 딥 코팅 및 존 캐스티 중 적어도 하나의 방법을 이용하여 형성될 수 있으나, 이에 한정되지 않는다.
게이트 전극(100)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 조합으로 이루어질 수 있으나, 이에 한정되지 않는다. 도 2에는 게이트 전극(100)이 p+-Si 물질로 이루어진 것을 도시했으나, 이에 한정되지 않는다.
절연층(200)은 게이트 전극(100) 상에 형성될 수 있다. 절연층(200)은 게이트 전극(100)과 다른 금속 레이어의 전기적 연결을 차단할 수 있다. 구체적으로, 절연층(200)은 게이트 전극(100)과 산화물 반도체 박막(300)의 전기적 연결을 차단하는 역할을 수행할 수 있다.
절연층(200)은 게이트 전극(100) 상에 진공 증착법, 화학 기상 증착법, 물리 기상 증착법, 원자층 증착법, 유기 금속 화학 증착법, 플라즈마 화학 즈착법, 분자선 성장법, 수소화물 기상 성장법, 스퍼터링, 스핀 코팅, 딥 코팅 및 존 캐스티 중 적어도 하나의 방법을 이용하여 형성될 수 있으나, 이에 한정되지 않는다. 바람직하게는, 공정의 복잡성을 피하기 위해, 게이트 전극(100)의 형성 방법과 동일한 방법이 이용될 수 있다.
절연층(200)은 실리콘옥사이드(SiOx), 실리콘나이트라이드(SiNx), 티타늄옥사이드(TiOx), 하프늄옥사이드(HfOx)와 같은 무기물 또는 폴리비닐알코올(PVA), 폴리비닐피롤리돈(PVP), 폴리메틸메타크릴레이트(PMMA)와 같은 유기물일 수 있으나, 이에 한정되지 않는다. 도 2에는 절연층(200)이 실리콘옥사이드(SiO2)인 것을 도시했으나, 이에 한정되지 않는다.
산화물 반도체 박막(300)은 절연층(200) 상에 형성될 수 있다. 산화물 반도체 박막(300)은 절연층(200) 상에 제1 마스크를 사용하여 스퍼터링 공정을 통해 증착될 수 있다. 이때, 제1 마스크는 쉐도우 마스크(shadow mask)로서, 산화물 반도체 박막(300)은 그림자 효과에 의해 절연층(200) 상에 증착될 수 있다.
산화물 반도체 박막(300)은 절연층(200) 상에 증착된 이후, 활성화(activation)를 위해 어닐링(annealing) 과정이 수행될 수 있다. 즉, 증착 이후, 산화물 반도체 박막(300)은 열처리를 통해 전기적으로 활성화될 수 있다.
전극(400, 500)은 산화물 반도체 박막(300) 상에 형성될 수 있다. 도 2에는 광촉매층(600)을 두고 분리된 소스 전극(400) 및 드레인 전극(500)이 도시되어 있으나, 시계열적으로 광촉매층(600)이 형성되기 전에는 소스 전극(400) 및 드레인 전극(500)은 하나의 금속 물질로 동시에 형성되었다.
전극(400, 500)은 산화물 반도체 박막(300) 상에 제2 마스크를 사용하여 스퍼터링 공정을 통해 증착될 수 있다. 이때, 제2 마스크는 산화물 반도체 박막(300)을 증착할 때 사용하였던 제1 마스크일 수 있다. 즉, 본원 발명의 산화물 박막 트랜지스터 제조 방법은 산화물 반도체 박막(300)을 제조할 때 사용한 마스크를 전극(400, 500)을 증착할 때에도 재활용할 수 있다.
종래에는 산화물 반도체 박막(300)를 생성할 때 사용했던 마스크가 아닌 소스-드레인 마스크를 사용하여, 소스 전극 및 드레인 전극을 형성하였다. 즉, 산화물 반도체 박막(300)과 상이한 형상을 가진 전극을 형성해야 했기 때문에, 필요한 마스크의 개수가 많아 비용이 높은 문제점이 있었다. 그러나, 본원 발명의 제작 방법은 마스크의 재사용으로 필요한 마스크의 개수를 줄일 수 있어 제작 비용을 절감할 수 있다.
제1 마스크를 사용하여 전극(400, 500)을 증착하기 때문에, 증착된 전극(400, 500)은 산화물 반도체 박막(300)과 동일한 형상 및/또는 크기를 가질 수 있다. 그러나, 이에 한정되지 않고, 스퍼터링 공정의 조건(시간, 온도 등)을 조절하여 산화물 반도체 박막(300)과 전극(400, 500)의 크기를 다르게 할 수도 있다.
전극(400, 500)은 금속 물질로서, 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 백금(Pt), 탄탈(Ta) 및 이들이 혼합된 물질일 수 있으나, 이에 한정되지 않는다. 도 2는 전극(400, 500)이 텅스텐인 것을 도시했으나, 이에 한정되지 않는다.
광촉매층(600)은 전극(400, 500)의 일 영역을 산화시켜 형성될 수 있다. 구체적으로, 광촉매층(600)은 증착된 전극(400, 500)의 일 영역에 프린팅 장비를 이용하여 산화제를 도포하고, 어닐링을 수행하여 형성될 수 있다. 이때, 프린팅 장비는 EHD jet(E-jet) 프린팅 장비로서, 종래의 다른 장비보다 비교적 저렴한 것일 수 있다. 또한 이때, 산화제는 과산화수소(H2O2)일 수 있으나, 이에 한정되지 않는다.
광촉매층(600) 생성을 위한 어닐링(annealing) 과정은 특정 요건 아래에서 수행될 수 있다. 어닐링 과정은 300도에서 수행될 수 있다. 또한, 어닐링 과정은 10분간 수행될 수 있다. 어닐링 과정의 요건(300도에서 10분)은 실험을 통해 발견한 수치로서, 자세한 내용은 도 5를 참조하여 설명한다.
어닐링 과정을 통해 전극(400, 500)의 일부는 산화되어 광촉매의 역할을 수행할 수 있다. 예를 들어, 전극(400, 500)이 텅스텐일 경우, 전극(400, 500)의 일 영역을 산화시켜 상기 일 영역(광촉매층, 600)은 삼산화 텅스텐(WO3)이 될 수 있다.
광촉매층(600)은 산화되어 공기 중의 산소에 전자를 전달하게 되고, 따라서 광촉매층(600)은 양전하를 띌 수 있다. 광촉매층(600)이 양전하를 띄기 때문에, 광촉매층(600)은 인접한 금속 레이어인 산화물 반도체 박막(300)으로부터 전자를 얻을 수 있다. 즉, 전자는 산화물 반도체 박막(300)에서 광촉매층(600)으로 이동하게 된다.
광촉매층(600)에 의한 전자의 이동 때문에, 트랜지스터에 전압이 인가되지 않는 오프 영역에서도 전류가 발생될 수 있다. 즉, 광촉매층(600)을 포함하는 산화물 박막 트랜지스터에서는 오프 커런트(off-current)가 발생될 수 있다.
또한, 광촉매층(600)에 의한 전자의 이동 때문에, 큰 밴드갭을 가지는 산화물 반도체 박막(300)을 사용하더라도, 광촉매층을 포함하는 산화물 박막 트랜지스터는 가시광을 센싱할 수 있다. 본원 발명의 트랜지스터가 가시광을 센싱한 결과에 대해서는 도 6을 참조하여 자세히 설명한다.
도 3은 일 실시예에 따른 광촉매층을 포함하는 산화물 박막 트랜지스터 제조 방법을 설명하기 위한 도면이다.
도 3(a)는 산화물 반도체 박막의 증착 과정을 설명하기 위한 도면이고, 도 3(b)는 전극의 증착 과정을 설명하기 위한 도면이고, 도 3(c)는 광촉매층을 형성하는 과정을 설명하기 위한 도면이다.
도 3(a)를 참조하면, 게이트 전극(100) 상에 절연층(200)이 형성된 것을 알 수 있다. 절연층(200) 상에 쉐도우 마스크를 사용하여 스퍼터링 공정을 통해 산화물 반도체 박막(300)을 증착할 수 있다. 도 3(a)에 도시된 바와 같이, 산화물 반도체 박막(300)은 절연층(200)의 일 영역에 증착될 수 있다. 산화물 반도체 박막(300)이 증착되는 영역은 마스크의 패턴에 따라 달라질 수 있다.
도 3(b)를 참조하면, 산화물 반도체 박막(300) 상에 전극(400, 500)이 증착된 것을 알 수 있다. 전극(400, 500)을 증착하기 위해 사용하는 마스크가 산화물 반도체 박막(300)을 증착할 때 사용한 마스크와 동일하기 때문에, 산화물 반도체 박막(300)과 전극(400, 500)의 형상이 동일할 수 있다. 즉, 전극(400, 500)은 산화물 반도체 박막(300)의 일 영역이 아닌 전 표면 상에 증착될 수 있다.
도 3(c)를 참조하면, 전극(400, 500)의 일 영역에 프린팅 장비(10)에 의해 산화제(20)가 도포되는 것을 알 수 있다. 프린팅 장비(10)가 산화제(20)를 도포하는 영역은 다양한 조건에 따라 달라질 수 있으나, 산화제(20)가 도포되는 영역에 의해 전극(400, 500)이 2개의 영역으로 분리되어야 한다. 즉, 산화제(20)가 도포되는 영역(즉, 광촉매층)에 의해 소스 전극(400) 및 드레인 전극(500)이 분리될 수 있다.
산화제(20)가 도포된 전극(400, 500)의 일 영역에는 일정 조건에 따라 어닐링 과정이 수행될 수 있다. 예를 들어, 상기 일 영역에는 300도에서 10분간 열처리하는 어닐링 과정이 수행될 수 있다. 어닐링 과정을 통해 전극(400, 500)의 일 영역은 산화되고, 산화된 일 영역은 산화물 반도체 박막(300)의 전자를 이동시키는 광촉매층(600)이 될 수 있다.
도 4는 산화제가 도포된 전극에 어닐링을 수행하는 과정을 설명하기 위한 도면이다. 도 4는 도 3(c)의 과정을 상세하게 나타낸 도면이다.
도 4를 참조하면, 프린팅 장비(10)에 의해 도포된 산화제(20)가 어닐링에 의해 산화 과정을 일으키는 것을 알 수 있다.
산화물 반도체 박막(300) 상에 증착된 전극(400, 500)의 일 영역에 산화제(20)가 도포되고, 이후 어닐링 과정이 수행되면 전극(400, 500)의 일 영역은 산화되어 광촉매층(600)이 될 수 있다. 광촉매층(600)에 의해 전극(400, 500)은 구분되어 일부는 소스 전극(400)이 되고, 나머지 일부는 드레인 전극(500)이 될 수 있다.
도 5는 광촉매층을 생성하기 위한 어닐링 조건을 설명하기 위한 도면이다.
도 5(a)는 200도에서 어닐링 과정을 수행한 결과이고, 도 5(b)는 300도에서 어닐링 과정을 수행한 결과이고, 도 5(c)는 400도에서 어닐링 과정을 수행한 결과이다. 그래프의 x축은 공통적으로 게이트 전압(V)이고, y축은 공통적으로 드레인 전류(A)를 나타낸다.
광촉매층(600)이 정상적으로 생성된 경우에는, 트랜지스터에 전압이 인가되지 않는 오프 영역에서도 양전하를 띈 광촉매층(600)에 의해 산화물 반도체 박막(300)의 전자가 광촉매층(600)으로 이동하게 되어 전류(오프 커런트)가 발생하게 된다. 즉, 오프 영역에서 전류가 흐르는지 여부에 따라 정상적인 광촉매층(600)을 형성하는 어닐링 조건을 파악할 수 있다.
도 5(a)의 오프 영역(게이트 전압이 0보다 작은 범위)에서 붉은광(Red) 및 초록광(Green) 모두 오프 커런트가 발생되지 않는 것을 확인할 수 있다. 따라서, 200도에서 어닐링 과정을 수행할 경우, 광촉매층(600)이 정상적으로 형성되지 않을 수 있다.
도 5(c)의 오프 영역에서 붉은광 및 초록광 모두 도 5(a)와 마찬가지로 오프 커런트가 발생되지 않는 것을 확인할 수 있다. 따라서, 400도에서 어닐링 과정을 수행한 경우에도, 광촉매층(600)이 정상적으로 형성되지 않을 수 있다.
반면, 도 5(b)의 오프 영역에서 붉은광 및 초록광 모두 오프 커런트가 발생된 것을 확인할 수 있다. 즉, 정상적인 광촉매층(600)에 의한 전자 이동으로 오프 영역임에도 전류가 점점 증가하는 것을 확인할 수 있다. 따라서, 어닐링의 온도 조건은 300도가 바람직한 것을 확인할 수 있다. 이에 따라, 산화제의 농도(예, 15%)에 따른 적정 산화 조건을 맞추기 위해서는 계산적으로 300도에서 10분간 어닐링하는 것이 바람직할 수 있다.
도 6은 광촉매층을 포함하는 산화물 박막 트랜지스터의 성능을 설명하기 위한 도면이다.
도 6(a)는 광촉매층을 포함하지 않는 종래의 산화물 박막 트랜지스터의 결과 그래프이고, 도 6(b)는 광촉매층을 포함하는 본원 발명의 산화물 박막 트랜지스터의 결과 그래프이고, 도 6(c)는 도 6(a) 및 도 6(b)의 산화물 박막 트랜지스터의 감광성(photosensitivity) 및 검출능(detectivitiy)을 기준으로 광 색상에 따른 결과를 나타내는 표이다.
도 6(a)를 참조하면, 광촉매층을 포함하지 않는 종래의 산화물 박막 트랜지스터는 오프 영역에서 전류가 감소하는 것을 알 수 있다. 반면, 도 6(b)를 참조하면, 광촉매층을 포함하는 본원 발명의 산화물 박막 트랜지스터는 오프 영역에서 양전하를 띈 광촉매층에 의한 전자의 이동 때문에 오프 커런트가 발생하여 전류가 증가하는 것을 알 수 있다. 따라서, 광촉매층에 의해 산화물 박막 트랜지스터는 산화물 반도체 박막의 넓은 밴드갭에도 불구하고 가시광을 센싱할 수 있다.
도 6(c)를 참조하면, 광촉매층을 포함하는 본원 발명의 산화물 박막 트랜지스터는 붉은광에서의 감광성이 6.75 X 10의 7승인 반면, 종래의 산화물 박막 트랜지스터는 붉은광에서의 감광성이 2.30인 것을 알 수 있다. 또한, 검출능에서도 본원 발명의 트랜지스터가 종래에 비해 더 나은 결과를 나타내는 것을 알 수 있다.
또한, 광촉매층을 포함하는 본원 발명의 산화물 박막 트랜지스터는 초록광에서의 감광성이 3.60 X 10의 3승인 반면, 종래의 산화물 박막 트랜지스터는 초록광에서의 감광성이 3.48 X 10인 것을 알 수 있다. 또한, 검출능에서도 본원 발명의 트랜지스터가 종래에 비해 더 나은 결과를 나타내는 것을 알 수 있다.
따라서, 산화물 반도체 박막(300)의 넓은 밴드갭으로 인해 가시광을 검출하기 어려웠던 문제는 본원 발명의 광촉매층(600)에 의해 해결될 수 있다.
도 7은 광촉매층을 포함하는 산화물 박막 트랜지스터의 엔듀런스(endurance) 평가를 위한 시뮬레이션 그래프를 나타낸 도면이다.
도 7(a)는 1000초의 엔듀런스 테스트를 진행한 결과 그래프이고, 도 7(b)는 도 7(a)의 그래프의 일부를 확대한 그래프이다.
도 7을 참조하면, 1000초 동안 트랜지스터의 성능 그래프를 획득하고, 이를 분석하였을 때, 드레인 전류의 최소점과 최대점이 거의 일정하게 유지되는 것을 확인할 수 있다. 즉, 일반적으로 높은 지속적인 광전류 현상(PPC: Persistent Photocurrent)이 나타나는 산화물 포토 트랜지스터보다 본원 발명의 트랜지스터의 엔듀런스(신뢰성 또는 내구성)가 우수한 것을 확인할 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (10)

  1. 기판 상에 게이트 전극을 형성하는 단계;
    상기 기판 상에 제1 마스크를 사용하여 상기 게이트 전극과 절연되게 마련되는 산화물 반도체 박막을 형성하는 단계;
    상기 산화물 반도체 박막 상에 상기 제1 마스크를 사용하여 전극을 형성하는 단계;
    트랜지스터가 가시광을 센싱할 수 있도록 상기 산화물 반도체 박막의 전자를 이동시키는 광촉매층을 형성하기 위해, 상기 전극의 일 영역에 산화제를 도포하는 단계; 및
    산화제가 도포된 상기 전극에 어닐링(annealing)을 수행하는 단계를 포함하고,
    상기 광촉매층은 상기 산화물 반도체 박막의 전자를 이동시킴으로써 오프 커런트를 발생시키는
    산화물 박막 트랜지스터 제조 방법.
  2. 제1항에 있어서,
    어닐링이 수행된 상기 일 영역은 상기 산화물 반도체 박막의 전자를 이동시키는 광촉매층인
    산화물 박막 트랜지스터 제조 방법.
  3. 제2항에 있어서,
    상기 전극은 상기 광촉매층에 의해 구분되는 제1 전극 및 제2 전극을 포함하고,
    상기 제1 전극은 소스 전극이며, 상기 제2 전극은 드레인 전극인
    산화물 박막 트랜지스터 제조 방법.
  4. 제2항에 있어서,
    상기 광촉매층은 양전하를 띄는
    산화물 박막 트랜지스터 제조 방법.
  5. 제1항에 있어서,
    상기 어닐링은 300도에서 수행되는
    산화물 박막 트랜지스터 제조 방법.
  6. 제1항에 있어서,
    상기 어닐링은 10분간 수행되는
    산화물 박막 트랜지스터 제조 방법.
  7. 제1항에 있어서,
    상기 산화물 반도체 박막은 인듐 갈륨 징크 옥사이드(IGZO), 징크 옥사이드(ZnO), 인듐 징크 옥사이드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 실리콘 인듐 징크 옥사이드(SIZO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드(HIZO), 징크 인듐 틴 옥사이드 (ZITO) 및 알루미늄 징크 틴 옥사이드(AZTO) 중 적어도 하나를 포함하는
    산화물 박막 트랜지스터 제조 방법.
  8. 제2항에 있어서,
    상기 광촉매층은 산화티탄(TiO2), 산화아연(ZnO), 산화주석(SnO2), 티탄산스트론튬(SrTiO3), 산화텅스텐(WO3), 산화비스무트(Bi2O3) 및 산화철(Fe2O3) 중 적어도 하나를 포함하는
    산화물 박막 트랜지스터 제조 방법.
  9. 삭제
  10. 기판 상에 형성된 게이트 전극;
    상기 기판 상에 제1 마스크를 사용하여 상기 게이트 전극과 절연되게 마련되는 산화물 반도체 박막;
    상기 산화물 반도체 박막 상에 상기 제1 마스크를 사용하여 형성된 전극; 및
    상기 전극의 일 영역에 형성되고, 트랜지스터가 가시광을 센싱할 수 있도록 상기 산화물 반도체 박막의 전자를 이동시키는 광촉매층을 포함하고,
    상기 전극은 상기 광촉매층에 의해 구분되는 소스 전극 및 드레인 전극을 포함하고,
    상기 광촉매층은 산화제가 도포된 상기 전극의 일 영역에 어닐링을 수행하여 형성되고,
    상기 광촉매층은 상기 산화물 반도체 박막의 전자를 이동시킴으로써 오프 커런트를 발생시키는
    산화물 박막 트랜지스터.
KR1020220016566A 2022-02-09 2022-02-09 광촉매층을 포함하는 산화물 박막 트랜지스터 및 이를 제조하는 방법 KR102564893B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220016566A KR102564893B1 (ko) 2022-02-09 2022-02-09 광촉매층을 포함하는 산화물 박막 트랜지스터 및 이를 제조하는 방법
US18/107,020 US20230253505A1 (en) 2022-02-09 2023-02-08 Oxide thin film transistor including photocatalyst layer and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220016566A KR102564893B1 (ko) 2022-02-09 2022-02-09 광촉매층을 포함하는 산화물 박막 트랜지스터 및 이를 제조하는 방법

Publications (1)

Publication Number Publication Date
KR102564893B1 true KR102564893B1 (ko) 2023-08-07

Family

ID=87520334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220016566A KR102564893B1 (ko) 2022-02-09 2022-02-09 광촉매층을 포함하는 산화물 박막 트랜지스터 및 이를 제조하는 방법

Country Status (2)

Country Link
US (1) US20230253505A1 (ko)
KR (1) KR102564893B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080088341A (ko) * 2007-03-29 2008-10-02 한국과학기술원 산화티타늄을 활성층으로 갖는 박막 트랜지스터의 제조방법 및 그 구조
KR20180020916A (ko) * 2016-08-19 2018-02-28 한양대학교 산학협력단 박막 트랜지스터 및 이의 제조 방법
KR20180110598A (ko) * 2017-03-29 2018-10-10 에이에스엠 아이피 홀딩 비.브이. 순환 증착에 의해 기판 상에 도핑된 산화 금속 막을 형성하는 방법 및 관련 반도체 소자 구조체
KR20190053497A (ko) * 2017-11-10 2019-05-20 연세대학교 산학협력단 산화물 박막 트랜지스터 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080088341A (ko) * 2007-03-29 2008-10-02 한국과학기술원 산화티타늄을 활성층으로 갖는 박막 트랜지스터의 제조방법 및 그 구조
KR20180020916A (ko) * 2016-08-19 2018-02-28 한양대학교 산학협력단 박막 트랜지스터 및 이의 제조 방법
KR20180110598A (ko) * 2017-03-29 2018-10-10 에이에스엠 아이피 홀딩 비.브이. 순환 증착에 의해 기판 상에 도핑된 산화 금속 막을 형성하는 방법 및 관련 반도체 소자 구조체
KR20190053497A (ko) * 2017-11-10 2019-05-20 연세대학교 산학협력단 산화물 박막 트랜지스터 및 그 제조방법

Also Published As

Publication number Publication date
US20230253505A1 (en) 2023-08-10

Similar Documents

Publication Publication Date Title
US9053937B2 (en) Semiconductor device and method of manufacturing the same
CN106876327B (zh) 一种阵列基板及其制备方法、显示装置
CN109580725B (zh) 基于天线结构的二维过渡金属硫化物气体传感器及制备
US9202896B2 (en) TFT, method of manufacturing the TFT, and method of manufacturing organic light emitting display device including the TFT
US20150295006A1 (en) Light sensing device and manufacturing method thereof
US9748276B2 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
US20160343863A1 (en) Oxide thin film transistor and manufacturing method thereof
US9812579B2 (en) Thin film transistor, method of fabricating the same, array substrate and display device
JP2014131047A (ja) 薄膜トランジスタ、および薄膜トランジスタ表示板
KR102082697B1 (ko) 산화물 반도체 박막 포토 트랜지스터 및 그 제조방법
US20130095606A1 (en) Fabrication Method for ZnO Thin Film Transistors Using Etch-stop Layer
CN111129104B (zh) 一种显示面板及显示面板制程方法
CN102122620A (zh) 一种自对准薄膜晶体管的制作方法
JP6077109B2 (ja) 金属酸化物半導体層の電気伝導性を増加させる方法
KR102080484B1 (ko) 액정표시장치용 어레이기판 및 그의 제조방법
JP2011071476A (ja) 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
KR20150076405A (ko) 디스플레이 장치의 정전기 방지 장치와 이의 제조 방법
US9704998B2 (en) Thin film transistor and method of manufacturing the same, display substrate, and display apparatus
JP2013012610A (ja) 薄膜トランジスタおよびその製造方法
CN105575803B (zh) 场效应晶体管的制造方法
CN108474986A (zh) 薄膜晶体管及其制造方法、具有该薄膜晶体管的显示基板和显示面板
US20180226498A1 (en) Semiconductor device
KR20100126214A (ko) 전계 효과형 트랜지스터의 제조 방법, 전계 효과형 트랜지스터, 및 표시 장치의 제조 방법
KR102564893B1 (ko) 광촉매층을 포함하는 산화물 박막 트랜지스터 및 이를 제조하는 방법
WO2017148176A1 (en) Thin-film transistor, manufacturing method, and array substrate

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant