KR20190029452A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20190029452A
KR20190029452A KR1020180105952A KR20180105952A KR20190029452A KR 20190029452 A KR20190029452 A KR 20190029452A KR 1020180105952 A KR1020180105952 A KR 1020180105952A KR 20180105952 A KR20180105952 A KR 20180105952A KR 20190029452 A KR20190029452 A KR 20190029452A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
metal layer
back surface
blade
metal
Prior art date
Application number
KR1020180105952A
Other languages
English (en)
Inventor
히로유키 우쓰노미야
Original Assignee
에이블릭 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이블릭 가부시키가이샤 filed Critical 에이블릭 가부시키가이샤
Publication of KR20190029452A publication Critical patent/KR20190029452A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Laser Beam Processing (AREA)

Abstract

[과제]이면에 메탈이 형성된 웨이퍼를, 치핑의 발생이나 절단 불량을 억제하여 개편화하는 것이 가능한 반도체 장치의 제조 방법을 제공한다.
[해결 수단]반도체 기판의 이면에 메탈층을 형성하는 공정과, 메탈층을 블레이드 다이싱하는 공정과, 반도체 기판을 스텔스 다이싱TM하는 공정을 구비한다.

Description

반도체 장치의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, 반도체 장치의 제조 방법에 관한 것이며, 특히, 이면에 메탈이 형성된 웨이퍼를 개편화하는 공정을 포함하는 반도체 장치의 제조 방법에 관한 것이다.
파워 디바이스 등이 형성된 웨이퍼에는, 그 이면에 단자로서 메탈(예를 들면, Cu나 Ag 등)을 형성하는 구조가 취해져 있는 것이 있다.
상술한 구조의 웨이퍼를 블레이드 다이싱으로 개편화하는 경우, 반도체 기판과 메탈의 양쪽을 절단할 필요가 있다. 그러나, 반도체 기판과 메탈을 절단하는 블레이드나 조건은 다르며, 예를 들면, 메탈용 블레이드 및 조건으로 다이싱을 하면 반도체 기판에 이지러짐이나 크랙(이하, 「치핑」이라고도 한다)이 생기기 쉽고, 반도체 기판용 블레이드 및 조건으로 다이싱하면 이면의 메탈이 블레이드에 붙어, 막힘이 일어나기 쉽다. 막힌 블레이드는 절단 능력이 현저하게 저하하여, 반도체 기판의 치핑의 원인이 된다. 또, 메탈의 절단 능력이 낮으면 메탈이 깨끗이 절단되지 않고 이면 측으로 신장되어 버리고, 뒤 공정에서 이 신장한 부분이 결락하고, 쇼트 불량의 원인이 되는 경우도 있다. 또, 이면의 메탈이 연성이 높은 성질의 것인 경우, 메탈이 연장되어 절단되지 않고 불량이 되기도 한다.
이러한 문제에 대해, 종래, 이면의 메탈을 스트리트를 따라서 미리 제거해 두고, 반도체 기판의 표면으로부터 스트리트를 따라서 블레이드에 의해 반도체 기판을 절단하여 개편화하는 방법이 제안되어 있다(예를 들면, 특허 문헌 1, 2 참조).
일본국 특허공개 평4-056149호 공보 일본국 특허공개 평4-335550호 공보
근래, 이면에 메탈이 형성된 구조의 웨이퍼에서는, 디바이스의 특성 향상의 요구로부터, 반도체 기판을 보다 얇게 하고, 메탈을 보다 두껍게 하여 저항을 낮추는 방향으로 되어 있고, 현재의 구성비는, 반도체 기판/메탈의 막두께는, 대략 3/2~1/1이라는 비율로까지 되어 있다.
그 때문에, 특허 문헌 1이나 2와 같이, 이면의 메탈을 스트리트를 따라서 미리 제거한 경우, 매우 얇은 막두께의 반도체 기판을 블레이드로 절단하게 되기 때문에, 치핑이 많이 발생하여 수율이 떨어지고, 생산성이 저하한다.
따라서, 본 발명은, 이면에 메탈이 형성된 웨이퍼를, 치핑의 발생이나 절단 불량을 억제하여 개편화하는 것이 가능한 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 반도체 장치의 제조 방법은, 반도체 기판의 이면에 메탈층을 형성하는 공정과, 상기 메탈층을 블레이드 다이싱하는 공정과, 상기 반도체 기판을 스텔스 다이싱TM하는 공정을 구비하는 것을 특징으로 한다.
본 발명에 의하면, 메탈층에 대해서는 메탈용 블레이드 및 조건으로 다이싱을 행할 수 있고, 반도체 기판에 대해서는 스텔스 다이싱TM을 행함으로써 치핑의 발생이 없기 때문에, 생산성을 저하시키지 않고 웨이퍼를 개편화하는 것이 가능해진다.
도 1은, 본 발명의 제1의 실시 형태의 반도체 장치의 제조 방법을 나타내는 공정 단면도이다.
도 2는, 도 1에 나타내는 반도체 기판의 평면도이다.
도 3은, 도 1의 부분 확대도의 일례를 나타내는 도면이다.
도 4는, 도 1의 부분 확대도 외의 예를 나타내는 도면이다.
도 5는, 본 발명의 제2의 실시 형태의 반도체 장치의 제조 방법을 나타내는 공정 단면도이다.
도 6은, 본 발명의 제3의 실시 형태의 반도체 장치의 제조 방법을 나타내는 공정 단면도이다.
이하, 도면을 참조하면서 본 발명을 실시하기 위한 형태를 설명한다.
［제1의 실시 형태］
도 1(a)~(g)는, 본 발명의 제1의 실시 형태의 반도체 장치의 제조 방법을 나타내는 공정 단면도이며, 특히, 반도체 기판의 이면에 메탈층을 형성하고, 이것을 개편화하는 공정을 설명하기 위한 공정 단면도이다.
도 1(a)에 나타내는 바와 같이, 예를 들면, MOSFET 등의 파워 디바이스가 형성된 반도체 기판(11)의 표면(11t)에 서포트 기판(20) 및 백 그라인드 테이프(21)를 순서대로 붙인다.
다음에, 백 그라인드를 행하고, 도 1(b)에 나타내는 바와 같이, 반도체 기판(11)의 두께를 얇게 한 후, 서포트 기판(20)으로부터 백 그라인드 테이프(21)를 떼어낸다.
다음에, 반도체 기판(11)에 격자 형상으로 복수 설치된 도 2에 나타내는 스트리트(11st)를 따라서, 반도체 기판(11)의 이면(11b) 측으로부터 레이저를 조사한다. 이로 인해, 도 1(c)에 나타내는 바와 같이, 반도체 기판(11)의 내부에 개질층(데미지층)(12)이 형성된다.
다음에, 도 1(d)에 나타내는 바와 같이, 반도체 기판(11)의 이면(11b) 상에, 도금에 의해 메탈층(13)을 형성한다.
계속해서, 스트리트(11st)(도 2 참조)를 따라서, 메탈층의 이면(13b) 측으로부터 메탈층(13)을 블레이드(22)에 의해 다이싱한다. 이때, 반도체 기판(11)은 다이싱하지 않기 때문에, 메탈용 블레이드 및 조건을 이용한다. 이로 인해, 도 1(e)에 나타내는 바와 같이, 메탈층(13)은 격자 형상으로 분할된다.
다음에, 반도체 기판(11)으로부터 서포트 기판(20)을 떼어낸 후, 도 1(f)에 나타내는 바와 같이, 메탈층(13)의 이면에 익스팬드 테이프(23)를 붙인다.
마지막으로, 익스팬드 테이프(23)를 익스팬딩(확장)한다. 이로 인해, 반도체 기판(11)에 외력이 가해지기 때문에, 도 1(g)에 나타내는 바와 같이, 반도체 기판(11)의 개질층(12)으로부터 상하로 분단이 진행되고, 반도체 기판(11)이 스트리트(11st)를 따라서 격자 형상으로 분할된다.
이상과 같이 하여, 반도체 기판(11)의 이면에 메탈층(13)이 형성된 웨이퍼를 개편화할 수 있다.
본 실시 형태에 의하면, 반도체 기판(11)에 대해서는 스텔스 다이싱TM(개질층(12)의 형성 및 외력의 인가)에 의해 분할하고, 메탈층(13)에 대해서는 메탈용 블레이드 및 조건에서의 다이싱에 의해 분할할 수 있기 때문에, 치핑의 발생이나 절단 불량을 억제하여, 웨이퍼를 개편화하는 것이 가능해진다.
또, 상술과 같이, 메탈층(13)의 절단은, 메탈층(13)의 이면(13b) 측으로부터의 블레이드 다이싱에 의해 행하고 있기 때문에, 메탈의 메탈층(13)의 이면측으로의 신장의 발생이 억제되고, 신장된 부분의 결락에 의한 불량의 발생도 방지할 수 있다.
또한, 본 실시 형태에 있어서는, 메탈층(13)을 형성하기 전에, 반도체 기판(11)의 이면(11b)으로부터 레이저를 조사하여 개질층(12)을 형성하고 있다. 이에 대해, 반도체 기판(11)의 이면에 메탈층(13)을 형성한 후에, 개질층(12)의 형성을 행하는 것도 가능하다. 단, 일반적으로, 반도체 기판(11) 표면(11t) 측의 스트리트에는, 마크나 TEG 등이 배치되어 있기 때문에, 반도체 기판(11) 표면(11t) 측으로부터 레이저 조사를 행한 경우, 마크나 TEG 등이 방해가 되고, 스텔스 다이싱TM에 악영향이 생길 우려가 있다. 그 때문에, 본 실시 형태와 같이, 메탈층(13)의 형성 전에 반도체 기판(11)의 이면(11b) 측으로부터 레이저의 조사를 행해 두는 것이 바람직하다.
도 3은, 도 1(g)에 있어서의 P부분의 확대도의 일례를 나타내는 도면이다. 또, 도 4는, 도 1(g)에 있어서의 P부분 확대도의 다른 예를 나타내는 도면이다.
도 1(e)에 나타내는 공정에 있어서, 도 3에 나타내는 바와 같이, 블레이드(22)에 의한 절입(13c)이 반도체 기판(11)까지 달하지 않고, 메탈층(13)이 절입(13c)의 저부에 얇게 남아 있어도, 도 1(g)에 나타내는 공정에 있어서의 익스팬딩에 의한 외력에 의해 개질층(12)으로부터 상하로 분단이 진행되고, 얇게 남은 메탈층(13)도 분단되기 때문에, 웨이퍼를 개편화할 수 있다.
한편, 도 1(e)에 나타내는 공정에 있어서, 도 4에 나타내는 바와 같이, 블레이드(22)에 의한 절입(13c)이 반도체 기판(11)에 달해 있으면, 익스팬딩에 의해, 반도체 기판(11)의 절입(13c) 부분으로부터도 분단이 진행되게 되기 때문에, 절입(13c)이 도 3에 나타내는 상태인 경우와 비교하여 보다 확실히 웨이퍼를 개편화할 수 있다. 따라서, 블레이드(22)에 의한 절입(13c)은, 반도체 기판(11)에까지 달해 있는 것이 바람직하다.
단, 절입(13c)을 반도체 기판(11)에 달하도록 할지의 여부는, 반도체 기판(11)이나 메탈층(13)의 두께나 그 외의 조건 등에 따라, 적절히 선택하는 것이 바람직하다.
［제2의 실시 형태］
도 5는, 본 발명의 제2의 실시 형태의 반도체 장치의 제조 방법을 나타내는 공정 단면도이다.
본 실시 형태에 의한 반도체 장치의 제조 방법은, 도 1에 나타내는 제1의 실시 형태의 반도체 장치의 제조 방법의 도 1(d)에 나타내는 공정까지는 동일하기 때문에, 같은 구성 요소에는 동일한 부호를 붙이고, 중복되는 설명은 적당히 생략한다.
본 실시 형태에서는, 도 1(d)에 나타내는 바와 같이, 반도체 기판(11)의 이면(11b) 상에 메탈층(13)을 형성한 후, 도 5에 나타내는 바와 같이, 스트리트11st)(도 2 참조)를 따라서, 메탈층(13)의 이면(13b) 측으로부터 메탈층(13)을 블레이드(22)에 의해 다이싱한다. 이때, 반도체 기판(11)에 힘이 가해지도록 블레이드 다이싱을 행함으로써, 반도체 기판(11)에 외력이 가해짐으로써, 개질층(12)으로부터 상하로 분단이 진행되고, 웨이퍼를 개편화할 수 있다. 따라서, 본 실시 형태에 의하면, 익스팬드 테이프가 불필요해지고, 공정을 간략화할 수 있다. 또한, 본 실시 형태는, 반도체 기판(11)의 백 그라인드 후의 두께가 특히 얇은 경우에 유효하다.
［제3의 실시 형태］
도 6(a)~(c)는, 본 발명의 제3의 실시 형태의 반도체 장치의 제조 방법을 나타내는 공정 단면도이다.
본 실시 형태에 의한 반도체 장치의 제조 방법은, 도 1에 나타내는 제1의 실시 형태의 반도체 장치의 제조 방법의 도 1(d)에 나타내는 공정까지는 동일하기 때문에, 같은 구성 요소에는 동일한 부호를 붙이고, 중복되는 설명은 적절히 생략한다.
본 실시 형태에서는, 도 1(d)에 나타내는 바와 같이, 반도체 기판(11)의 이면(11b) 상에 메탈층(13)을 형성한 후, 도 6(a)에 나타내는 바와 같이, 서포트 기판(20)을 반도체 기판(11)의 표면으로부터 떼어낸다.
다음에, 도 6(b)에 나타내는 바와 같이, 메탈층(13)을 메탈층(13)의 이면(13b)의 방향으로 휘게 함으로써, 반도체 기판(11)에 외력이 가해지고, 반도체 기판(11)이 개질층(12)에 따라서 격자 형상으로 분할된다.
그 후, 도 6(c)에 나타내는 바와 같이, 메탈층(13)의 이면(13b) 측으로부터 메탈층(13)을 블레이드(22)에 의해 다이싱한다. 이로 인해, 메탈층(13)도 격자 형상으로 분할되고, 웨이퍼의 개편화가 완료한다.
이상, 본 발명의 실시 형태에 대해 설명했지만, 본 발명은 상기 실시 형태로 한정되지 않고, 본 발명의 취지를 일탈하지 않는 범위에 있어서 여러 가지의 변경이 가능한 것은 말할 필요도 없다.
예를 들면, 상기 제1의 실시 형태에서는, 메탈층(13)을 블레이드 다이싱한 후에, 익스팬딩에 의해 반도체 기판(11)을 분할하고 있지만, 메탈층(13)의 연성이 높은 경우에는, 익스팬딩에 의한 반도체 기판(11)의 분할을 먼저 행하고, 그 후, 메탈층(13)을 블레이드 다이싱하도록 해도 된다.
또, 상기 실시 형태에 있어서는, 백 그라인드를 행할 때에, 서포트 기판(20)을 이용하는 예를 나타냈지만, 서포트 기판(20)은 이용하지 않아도 상관없다.
11:반도체 기판 12:개질층
13:메탈층 20:서포트 기판
21:백 그라인드 테이프 22:블레이드
23:익스팬드 테이프

Claims (6)

  1. 반도체 기판의 이면에 메탈층을 형성하는 공정과,
    상기 메탈층을 블레이드 다이싱하는 공정과,
    상기 반도체 기판을 스텔스 다이싱TM하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 반도체 기판의 스트리트를 따라서 레이저를 조사하고, 상기 반도체 기판 내부에 개질층을 형성하는 공정과,
    상기 반도체 기판의 이면에 메탈층을 형성하는 공정과,
    상기 메탈층을 상기 스트리트를 따라서 블레이드에 의해 다이싱하는 공정과,
    상기 개질층이 형성된 반도체 기판에 외력을 가하여 상기 반도체 기판을 다이싱하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 청구항 2에 있어서,
    상기 메탈층의 형성은, 상기 개질층을 형성하는 공정보다 뒤에 행해지고,
    상기 레이저는, 상기 반도체 기판의 이면으로부터 조사되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 청구항 2 또는 청구항 3에 있어서,
    상기 외력은, 다이싱된 상기 메탈층의 이면에 익스팬드 테이프를 붙이고, 상기 익스팬드 테이프를 확장함으로써 가해지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 청구항 2 또는 청구항 3에 있어서,
    상기 외력은, 상기 메탈층을 다이싱하는 공정에 있어서, 상기 블레이드에 의해 가해지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 청구항 2 또는 청구항 3에 있어서,
    상기 외력은, 상기 메탈층을 상기 메탈층의 이면의 방향으로 휘게 함으로써 가해지는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020180105952A 2017-09-11 2018-09-05 반도체 장치의 제조 방법 KR20190029452A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-173957 2017-09-11
JP2017173957A JP6976111B2 (ja) 2017-09-11 2017-09-11 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20190029452A true KR20190029452A (ko) 2019-03-20

Family

ID=65632316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180105952A KR20190029452A (ko) 2017-09-11 2018-09-05 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US10636707B2 (ko)
JP (1) JP6976111B2 (ko)
KR (1) KR20190029452A (ko)
CN (1) CN109494188A (ko)
TW (1) TW201921453A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7398242B2 (ja) * 2019-10-28 2023-12-14 東京エレクトロン株式会社 基板処理方法及び基板処理システム
JP2022034898A (ja) 2020-08-19 2022-03-04 キオクシア株式会社 半導体装置の製造方法および半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0456149A (ja) 1990-06-21 1992-02-24 Sharp Corp 半導体基板
JPH04335550A (ja) 1991-05-13 1992-11-24 Sumitomo Electric Ind Ltd 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2763441B2 (ja) * 1992-02-06 1998-06-11 三菱電機株式会社 半導体装置の製造方法
JP4561605B2 (ja) * 2005-11-16 2010-10-13 株式会社デンソー 半導体ウェハ加圧治具およびその使用方法
US8680653B2 (en) * 2007-11-12 2014-03-25 Infineon Technologies Ag Wafer and a method of dicing a wafer
JP2009200140A (ja) * 2008-02-20 2009-09-03 Disco Abrasive Syst Ltd 半導体チップの製造方法
JP5888870B2 (ja) * 2011-04-25 2016-03-22 株式会社ディスコ ウエーハの分割方法
US20130140592A1 (en) * 2011-12-01 2013-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Light emitting diode with improved light extraction efficiency and methods of manufacturing same
US10325861B2 (en) * 2016-09-30 2019-06-18 Intel IP Corporation Methods and structures for dicing integrated circuits from a wafer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0456149A (ja) 1990-06-21 1992-02-24 Sharp Corp 半導体基板
JPH04335550A (ja) 1991-05-13 1992-11-24 Sumitomo Electric Ind Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US10636707B2 (en) 2020-04-28
JP6976111B2 (ja) 2021-12-08
US20190080964A1 (en) 2019-03-14
JP2019050296A (ja) 2019-03-28
CN109494188A (zh) 2019-03-19
TW201921453A (zh) 2019-06-01

Similar Documents

Publication Publication Date Title
US9601437B2 (en) Plasma etching and stealth dicing laser process
TWI278027B (en) Substrate slicing method
US8148240B2 (en) Method of manufacturing semiconductor chips
US9099546B2 (en) Workpiece dividing method including two laser beam application steps
DE112010002423T5 (de) Front end-anreissen von leuchtdioden (led; light emitting diode)-wafern und resultierende geräte
US8435869B2 (en) Method for manufacturing semiconductor device
US10607861B2 (en) Die separation using adhesive-layer laser scribing
DE102013221822B4 (de) Chip mit Rückseitenmetall und Verfahren zu seiner Herstellung und Halbleiterscheibe mit Rückseitenmetall
TWI622092B (zh) 晶片製造方法
US9018080B2 (en) Wafer processing method
KR20190029452A (ko) 반도체 장치의 제조 방법
JP2017041525A (ja) ウエーハの分割方法
US20060073676A1 (en) Pre-process before cutting a wafer and method of cutting a wafer
JP5879698B2 (ja) 半導体基板のエキスパンド装置およびエキスパンド処理方法
JP2004186340A (ja) 化合物半導体ウエハの劈開方法
CN112740365B (zh) 附金属膜衬底的分断方法
JP2013161944A (ja) ダイシング方法
US10373857B2 (en) Backside stealth dicing through tape followed by front side laser ablation dicing process
JP2004268309A (ja) サファイア基板の分割方法及び分割装置
US8445361B1 (en) Method of dividing a semiconductor wafer having semiconductor and metal layers into separate devices
TW201604156A (zh) 貼合基板之分斷方法及分斷裝置
US10529623B2 (en) Method of manufacturing light emitting element
TWI241645B (en) Pre-process of cutting a wafer and method of cutting a wafer
JPWO2020179057A1 (ja) 半導体チップ製造装置および半導体チップ製造方法
JP2009208136A (ja) 半導体チップの製造方法