KR20190017814A - 노출 면적 증대 석영 유리 부재 및 그 제조 방법 및 멀티 외주 절삭 날 - Google Patents

노출 면적 증대 석영 유리 부재 및 그 제조 방법 및 멀티 외주 절삭 날 Download PDF

Info

Publication number
KR20190017814A
KR20190017814A KR1020187037614A KR20187037614A KR20190017814A KR 20190017814 A KR20190017814 A KR 20190017814A KR 1020187037614 A KR1020187037614 A KR 1020187037614A KR 20187037614 A KR20187037614 A KR 20187037614A KR 20190017814 A KR20190017814 A KR 20190017814A
Authority
KR
South Korea
Prior art keywords
quartz glass
glass member
blade
groove
diamond abrasive
Prior art date
Application number
KR1020187037614A
Other languages
English (en)
Other versions
KR102361352B1 (ko
Inventor
아키요시 츠치다
노리카주 후지이
요시키 마키다
Original Assignee
신에쯔 세끼에이 가부시키가이샤
가부시키가이샤 후쿠이 신에쯔 세끼에이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 세끼에이 가부시키가이샤, 가부시키가이샤 후쿠이 신에쯔 세끼에이 filed Critical 신에쯔 세끼에이 가부시키가이샤
Publication of KR20190017814A publication Critical patent/KR20190017814A/ko
Application granted granted Critical
Publication of KR102361352B1 publication Critical patent/KR102361352B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B19/00—Single-purpose machines or devices for particular grinding operations not covered by any other main group
    • B24B19/02—Single-purpose machines or devices for particular grinding operations not covered by any other main group for grinding grooves, e.g. on shafts, in casings, in tubes, homokinetic joint elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B19/00—Single-purpose machines or devices for particular grinding operations not covered by any other main group
    • B24B19/02—Single-purpose machines or devices for particular grinding operations not covered by any other main group for grinding grooves, e.g. on shafts, in casings, in tubes, homokinetic joint elements
    • B24B19/03—Single-purpose machines or devices for particular grinding operations not covered by any other main group for grinding grooves, e.g. on shafts, in casings, in tubes, homokinetic joint elements for grinding grooves in glass workpieces, e.g. decorative grooves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24D—TOOLS FOR GRINDING, BUFFING OR SHARPENING
    • B24D3/00—Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents
    • B24D3/34—Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents characterised by additives enhancing special physical properties, e.g. wear resistance, electric conductivity, self-cleaning properties
    • B24D3/346—Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents characterised by additives enhancing special physical properties, e.g. wear resistance, electric conductivity, self-cleaning properties utilised during polishing, or grinding operation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24D—TOOLS FOR GRINDING, BUFFING OR SHARPENING
    • B24D5/00—Bonded abrasive wheels, or wheels with inserted abrasive blocks, designed for acting only by their periphery; Bushings or mountings therefor
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C19/00—Surface treatment of glass, not in the form of fibres or filaments, by mechanical means
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4581—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber characterised by material of construction or surface finish of the means for supporting the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H01L21/67306—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements characterized by a material, a roughness, a coating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H01L21/67309—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements characterized by the substrate support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Chemical Vapour Deposition (AREA)
  • Glass Melting And Manufacturing (AREA)
  • Dicing (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Polishing Bodies And Polishing Tools (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

표면이 평평한 것보다도 성막 처리 가스에의 노출 면적을 증대시킴과 동시에 표면에의 흡착량이 일정하게 되도록 증대 노출 면적이 제어된 노출 면적 증대 석영 유리 부재, 그 제조 방법 및 그에 사용되는 멀티 외주 절삭날을 제공한다. 반도체 기판의 성막 처리에서, 성막 처리되는 상기 반도체 기판과 함께 반응실 내에 적재되어, 성막 처리 가스에 노출되는 성막 처리 가스 노출용 석영 유리 부재이며, 석영 유리 부재 본체와, 상기 석영 유리 부재 본체의 표면에 형성된 복수의 요철부를 가지며, 성막 처리 가스에의 노출 면적이 제어되고 증대되어 이루어지는 노출 면적 증대 석영 유리 부재로 했다

Description

노출 면적 증대 석영 유리 부재 및 그 제조 방법 및 멀티 외주 절삭 날
본 발명은 반도체 기판의 성막 처리 시에 성막 처리되는 상기 반도체 기판과 함께 반응 실내에 재치 되는 노출용 석영 유리 부재이고, 표면이 평평한 것보다 성막 처리 가스에 노출 면적을 증대 시킴과 동시에 표면에 흡착량이 일정하게 되도록 증대 노출 면적이 제어된 노출 면적 증대 석영 유리 부재, 그 제조 방법 및 이에 사용되는 멀티 외주 절삭 날에 관한 것이다.
기존 반도체 장치의 제조 공정에서 실리콘 웨이퍼 등의 반도체 기판에 대하여, 예를 들면 CVD(Chemical Vapor Deposition)등의 다양한 성막 처리가 이루어진다. 해당 성막 처리에 있어서는, 예를 들면 웨이퍼 보트 또는 서셉터라 불리는 웨이퍼 유지 지그에 반도체 기판을 적재하여 반응실로 반입하여 성막 처리가 이루어 진다.
이러한 웨이퍼 유지 지그를 이용한 성막 처리에서는 처리 가스와 반응하지 않는 재질인 석영 유리로 웨이퍼 보트를 만들고, 해당 웨이퍼 보트에 반도체 기판을 재치하고 처리 가스와 반응하지 않는 재질인 석영 유리로 제작된 부재와 함께 상기 반도체 기판을 반응실에 수용하고, 성막 처리 될 수 있다. 이러한 성막 방법의 예를 특허 문헌 1에 나타낸다.
해당 기술은, 일반적으로 웨이퍼에 가스 흐름의 편차를 저감하는 목적의 부재이지만, 성막 처리에서는 반도체 기판과 마찬가지로 막이 누적 부착하여, 박리에 의한 이물의 발생과 막의 팽창 차이에 의한 파손이 문제가 되어, 다양한 연구가 이루어지고 있다.
그런데, 성막 처리되는 반도체 기판은, 처리에 의해 표면에 요철이 형성되어, 표면이 평평한 반도체 기판에 비해 표면적이 증대하고 있기 때문에, 반도체 기판에의 성막을 균일하게 하기 위해서는, 반응 실내에서 성막 처리 가스에 노출되는 석영 유리 부재도 그 표면적을 증대시켜서 성막 처리 가스의 흡착량을 반도체 기판의 표면의 요철에 맞게 제어하고자 하는 요구가 있었다.
또한, 성막에 따른 막의 두께가 박막화함에 따라, 석영 유리 부재에는 가스 흐름의 편차 감소보다도, 성막 가스의 흡착량을 제어에 의한 균일한 반도체 기판에의 균일한 성막의 달성이 과제가 되고 있으며, 해당 석영 유리 부재의 성막 처리 가스 노출 면적을 증대시키고, 성막 처리 가스의 흡착을 정밀하게 제어하는 데 있어서, 정밀하게 또한 생산 효율 좋게, 그 표면적을 증대시킨 석영 유리 부재로 하는 것은 매우 곤란했다.
[선행 기술 문헌]
[특허 문헌]
[특허 문헌 1] 특개평 7-99157
본 발명은 상기한 종래 기술의 문제점을 감안하여 이루어진 것으로, 표면이 평평한 것보다도 성막 처리 가스에의 노출 면적을 증대 시킴과 동시에, 표면에의 흡착량이 일정하게 되도록 증대 노출 면적이 제어된 노출 면적 증대 석영 유리 부재, 그 제조 방법 및 이에 사용되는 멀티 외주 절삭 날을 제공하는 것을 목적으로 한다.
본 발명의 노출 면적 증대 석영 유리 부재는, 반도체 기판의 성막 처리에서 성막 처리되는 상기 반도체 기판과 함께 반응실 내에 재치 되고, 성막 처리 가스에 노출되는 성막 처리 가스 노출용의 석영 유리 부재이며, 석영 유리 부재 본체와, 상기 석영 유리 부재 본체의 표면에 형성된 복수의 요철부를 가지며, 성막 처리 가스에의 노출 면적이 제어되고 증대되어 이루어지는 노출 면적 증대 석영 유리 부재이다. 상기 노출 면적의 제어는 성막 처리 가스의 노출면 표면에의 흡착량이 일정하게 되도록 제어 하는 것이 바람직하다.
상기 제어되고 증가되는 복수의 요철부가 홈 형상이고, 해당 홈의 홈 폭과 홈 깊이의 편차 범위가 각 ± 20 % 이내인 것이 바람직하다.
본 발명의 노출 면적 증대 석영 유리 부재의 제조 방법은 상기 노출 면적 증대 석영 유리 부재의 제조 방법이고, 멀티 외주 절삭 날을 사용하여 상기 석영 유리 부재 본체의 표면에, 동시에 복수의 홈 가공을 행하는 것에 의해, 복수의 요철부를 형성하여 이루어지는 노출 면적 증대 석영 유리 부재의 제조 방법이다.
상기 홈 가공에 의해 얻어진 노출 면적 증대 석영 유리 부재의 홈 가공을 한 면의 표면적이 상기 홈 가공되기 전에 상기 노출 면적 증대 석영 유리 부재의 상기 한 면의 면적에 비해 3 배 이상인 것이 바람직하다.
본 발명의 멀티 외주 절삭 날은 상기 노출 면적 증대 석영 유리 부재의 제조 방법에서의 홈 가공을 위한 멀티 외주 절삭 날이며, 단일의 원반형대금부와, 상기 원반형대금부의 외주부에 형성된 다이아몬드 연마 입자 층기부와, 상기 다이아몬드 연마 입자 층기부에서 복수의 날이 돌출하여 일체적으로 형성되어 이루어 지는 다이아몬드 연마 입자 인부를 갖는 멀티 외주 절삭 날이다.
상기 다이아몬드 연마 입자 인부의 각 칼날의 칼날 두께와 칼날 길이의 비가 1 : 5 이상인 것이 바람직하다.
상기 다이아몬드 연마 입자 층기부가 상기 다이아몬드 연마 입자 인부의 각 칼날의 칼날 길이의 2 배 이상의 두께를 갖는 것이 바람직하다.
상기 복수의 칼날과 칼날 사이의 상기 다이아몬드 연마 입자 층기부의 표면에 원호형의 패임이 형성되어 이루어지는 것이 바람직하다.
본 발명에 의하면, 표면이 평평한 것보다도 성막 처리 가스에의 노출 면적을 증대시킴과 동시에 표면에의 흡착량이 일정하게 되도록 증대 노출 면적이 제어 된 노출 면적 증대 석영 유리 부재, 그 제조 방법 및 이에 사용되는 멀티 외주 절삭 날을 제공 할 수 있다는 현저하고 큰 효과를 나타낸다.
도 1은 본 발명의 노출 면적 증대 석영 유리 부재의 예를 나타내는 개략 평면도이며, (a) 및 (b)는 원형 고리 판형 (c)와 (d)는 원판 형상의 예를 나타낸다.
도 2는 본 발명의 노출 면적 증대 석영 유리 부재의 홈 가공의 일례를 나타내고, (a)는 홈 가공을 한 표면을 나타내는 확대 모식도, (b)는 홈 가공이 이루어지기 전에 표면을 나타내는 확대 모식도이다.
도 3은 본 발명의 멀티 외주 절삭 날을 나타낸 도면이며, (a)가 개략사시도, (b)가 개략정면도이다.
도 4는 본 발명의 멀티 외주 절삭 날의 요부 확대 모식 단면도이다.
도 5는 본 발명의 멀티 외주 절삭 날을 사용하여 복수의 홈 가공을 하는 모습을 나타내는 평면 모식도이다.
도 6은 본 발명의 멀티 외주 절삭 날을 사용하여 복수의 홈 가공을 하는 모습을 나타내는 측면모식도이다.
도7은 세로형 열처리로의 일례를 나타내는 개략도이다.
도 8은 실시 예 11, 12 및 비교 예 1에서 사용한 성막 처리 장치를 나타내는 개략단면도이다.
도 9는 종래의 멀티 외주 절삭 날을 나타내는 개략정면도이다.
이하에 본 발명의 실시 예를 설명하지만, 이러한 실시 예는 예시적으로 나타나는 것으로, 본 발명의 기술 사상에서 벗어나지 않는 한 다양한 변형이 가능한 것은 물론이다. 도시에서 동일한 부재는 동일 부호로 표현된다.
도 1 (a) ~ (d), 도 7 및 도 8에서, 부호 10은 본 발명의 노출 면적 증대 석영 유리 부재이다. 노출 면적 증대 석영 유리 부재(10)는 반도체 기판 W의 성막 처리에서 성막 처리되는 상기 반도체 기판 W와 함께 반응실(12) 내에 재치 되어, 성막 처리 가스에 노출되는 성막 처리 가스 노출용 석영 유리 부재이며, 석영 유리 부재 본체(14)와, 상기 석영 유리 부재 본체(14)의 표면에 형성된 복수의 요철부(16)를 가지며, 성막 처리 가스에 노출 면적이 증대되어 이루어지는 노출 면적 증대 석영 유리 부재이다.
본 발명에 있어서, 석영 유리 부재 본체(14)의 형상은 특별히 제한은 없고, 성막 조건에 따라 성막 처리 가스를 제어하기 위한 부재 형상 및 요철부의 가공을 적절히 선택하면 좋지만, 판형이 바람직하고, 예를 들어, 원형의 판형 또는 다각형의 판형 등을 들 수 있다. 도시의 예에서는 도 1 (a), (b)에 평면 시에서 중앙에 중공부를 갖는 원형의 판형(원형 고리 판형)의 예를 나타내고, 도 1 (c), (d)에 평면 시에서 중앙에 중공부를 갖지 않는 원판 형상 (웨이퍼 형태)의 예를 보여 주었다.
도 1(a)에서 부호 52는 중공부이며, 원형 고리 판형의 노출 면적 증대 석영 유리 부재 10A의 석영 유리 부재 본체(14)는 중앙에 중공부를 갖는 원형의 형상을 하고 있으며, 해당 석영 유리 부재 본체(14)의 표면 전면에 복수의 요철부(16)로서 등간격의 평행 홈(18)이 형성되어 있다. 도 1(b)의 노출 면적 증대 석영 유리 부재 10B는 복수의 요철부(16)로 90 °의 크로스 모양의 홈(18)이 형성되어있는 것 이외는 도 1(a)의 노출 면적 증대 석영 유리 부재 10A와 마찬가지이다.
도 1(c)의 노출 면적 증대 석영 유리 부재 10C의 석영 유리 부재 본체(14)는 평면 시에서 중앙에 중공부를 갖지 않는 원판 모양이며, 해당 석영 유리 부재 본체(14)의 표면 전면에 복수의 요철부(16)로서 등간격의 평행 홈(18)이 형성되어 있다. 도 1(d)의 노출 면적 증대 석영 유리 부재 10D는 복수 요철부(16)로 90°의 크로스 모양의 홈(18)이 형성되어 있는 것 이외는 도 1(c)의 노출 면적 증대 석영 유리 부재 10C와 마찬가지이다.
도시에서는 복수의 요철부(16)로 등간격으로 복수의 홈(18)이 형성되어 있는 예를 나타냈지만, 성막 처리 가스의 흡착량을 제어하기 위해, 중앙과 주변에서 간격을 바꾸어도 좋다. 복수의 요철부(16), 표면에 복수의 요철이 형성되어 있으면 좋고, 그 형상에 특별히 제한은 없지만, 홈 형상이 바람직하다. 홈 형상은 직선과 곡선형, 원주형, 단선형 등의 어느 것이라도 좋고 특히 제한은 없지만, 직선형이 바람직하다. 복수의 직선은 평행이어도 좋고 교차하고 있어도 좋지만, 도 1(a)~(d)에 나타낸 바와 같이 평행 또는 교차형이 바람직하다. 또한, 복수종의 형상을 조합하여 사용해도 좋다.
홈(18)은 정밀한 홈 가공 등에 의해 복수의 요철부(16)를 형성하지만, 석영 유리 부재 본체(14)의 단면에만 형성해도 양면에 형성해도 좋다. 또한 복수의 요철부(16)는 석영 유리 부재 본체(14)의 표면 전면에 형성해도 좋고, 부분적으로 형성해도 좋지만, 표면 전면 또는 적어도 표면의 외주부에 복수의 요철부(16)가 형성되는 것이 바람직하다.
노출 면적 증대 석영 유리 부재(10)의 단면에 홈 가공을 한 표면과, 상기 홈 가공을 하기 전의 표면을 도 2에 나타낸다.
도 2(a)에 보이는 바와 같이, 홈 가공에 의해 단면의 표면(20)에 홈(18)이 형성되어 있으며, 도 2(b)에 나타내는 바와 같은 홈 가공 전의 평평한 표면(22)에 비해, 홈(18)의 안쪽면(24a, 24b)만큼 표면적이 증대한다. 따라서, 도 2(a)와 같이 표면(20)에 홈(18)이 형성되어 있으며, 도 2(b)에 나타내는 바와 같은 홈 가공 전의 평평한 표면(22)에 비해, 성막 처리 가스에 노출 되는 면적이 증대하게 된다. 따라서, 홈(18)의 폭과 깊이는 증대하는 노출 면적, 나아가서는 성막 처리 가스의 흡착량의 정밀한 제어에는 중요한 요소가 된다.
예를 들어, 홈(18)의 폭과 깊이는 0.05mm~1.5mm에서 요구되는 흡착량에 대응하는 면적에 따라, 적절히 선택 가능하지만, 홈 폭에 홈 깊이가 1: 10을 초과하면 흡착하는 처리 가스가 홈 바닥까지 안정적으로 공급되지 않고, 반대로 1: 1보다 작으면, 면적 증대의 효과를 충분히 얻을 수 없다. 따라서 홈 폭: 홈 깊이가 1: 1 ~ 1: 10이 바람직하고, 1: 1.5 ~ 1: 7이 보다 바람직하다.
또한 증대 면적, 나아가서는 흡착량을 정밀하게 제어하기 위해서는, 홈 폭과 홈 깊이의 정밀도가 중요하며, 홈 폭과 홈 깊이의 편차는 각각의 요구 값의 ± 20%를 초과하지 않는 것이 바람직하며, ±10%이내 인 것이 보다 바람직하다.
노출 면적 증대 석영 유리 부재(10)의 표면(20)에 복수의 홈(18)을 가공함에 있어서는, 멀티 외주 절삭 날을 사용하여 상기 석영 유리 부재 본체(14)의 표면(20)에 동시에 복수의 홈 가공을 할 수 있다.
도 3 ~ 도 5에서 부호 26은 본 발명의 멀티 외주 절삭날을 나타낸다. 멀티 외주 절삭날(26)은 단일의 원반형대금부(28)와, 상기 원반형대금부(28)의 외주부(30)에 형성된 다이아몬드 연마 입자층 기부(32)와, 상기 다이아몬드 연마 입자층 기부(32)에서 복수의 칼날(34)이 돌출되어 일체적으로 형성되는 다이아몬드 연마 입자 칼날부(36)를 갖는다.
원반형대금부(28)는 단일 금속으로 일체적으로 구성되어 있으며, 중앙에는 회전축이 삽통되는 삽통공(38)이 뚫려 있다. 다이아몬드 연마 입자층 기부(32) 및 다이아몬드 연마 입자 칼날부(36)는 다이아몬드 연마 입자를 고착시킴으로써 형성되어 있다. 다이아몬드 연마 입자를 고착시키기 위해서는 다이아몬드 연마 입자를 금속 본드로 소결하거나 전착시키는 것으로 고착시킬 수 있다. 원반형대금부(28)는 단일 금속으로 일체적으로 구성하는 것으로 멀티 외주 절삭날을 고속 회전시켰을 때의 칼날 진동을 매우 작게 억제할 수 있다.
상기 다이아몬드 연마 입자층 기부(32) 및 상기 다이아몬드 연마 입자 칼날부(36)의 확대도를 도 4에 나타낸다. 상기 다이아몬드 연마 입자 칼날부(36)로는 상기 다이아몬드 연마 입자 칼날부(36)의 각 칼날(34)의 날 두께 D와 날 길이 L의 비율이 1:5 이상 1:20 미만인 것이 바람직하다.
다이아몬드 연마 입자 칼날부(36)의 칼날(34)의 수에 특별한 제한은 없지만, 예를 들어 3 연속 칼날 이상 30 연속 칼날 미만 정도의 숫자로 칼날을 마련하도록 하면 된다. 칼날의 수를 늘리면 동시에 홈 가공할 수 있는 홈의 수가 증가하게 되는데, 너무 증가시키면 가공시의 각 칼날의 마모 정도가 불규칙하고, 가공하는 홈의 폭, 깊이의 불균형을 증대시키게 된다. 도 3의 예에서 칼날(34)를 4 연속 칼날로 한 예를 보이고, 도 4의 예에서는 칼날(34)를 6 연속 칼날로 한 예를 보였다.
또한, 상기 다이아몬드 연마 입자층 기부(32)는 상기 다이아몬드 연마 입자 칼날부(36)의 각 칼날(34)의 날 길이(L)의 2배 이상의 두께(T)를 갖는 것이 바람직하다.
또한, 상기 복수의 칼날(34)와 칼날(34) 사이의 상기 다이아몬드 연마 입자층 기부(32)의 표면에 원호형의 패임(40)이 형성되어 이루어지는 것이 바람직하다. 절삭했을 때의 절삭 칩 등의 누락이 향상하고, 가공 부하를 억제하여 칼날 진동을 저감할 수 있고, 가공 정밀도가 향상되기 때문이다.
이와 같이 구성한 본 발명의 멀티 외주 절삭날(26)은 종래의 멀티 외주 절삭날에 비해 정밀하게 홈 가공을 할 수 있다. 도 9에 종래의 멀티 외주 절삭날(100)을 나타낸다. 기존의 멀티 외주 절삭날(100)은 복수의 단일 외주 절삭날(102a, 102b, 102c, 102d, 102e)이 스페이서(104)를 통해 조립됨으로써 멀티 외주 절삭날이 되어 있다. 그리고, 각 단일 외주 절삭날(102a, 102b, 102c, 102d, 102e)은 각각 원반형대금부(106a, 106b, 106c, 106d, 106e)를 가지고 있으며, 이러한 원반형대금부(106a, 106b, 106c, 106d, 106e)의 외주부에 다이아몬드 연마 입자 칼날(108a, 108b, 108c, 108d, 108e)이 설치되어 있다.
도 9에 나타내는 종래의 멀티 외주 절삭날(100)에서는 스페이서(104)를 통해서 복수의 단일 외주 절삭날(102a, 102b, 102c, 102d, 102e)이 조립되어 있기 때문에, 예를 들면 100μm 주문의 피치나 깊이로 홈 가공을 하는 것은 조립 정밀도에 문제가 생겨 버린다. 때문에, 본 발명의 멀티 외주 절삭날(26)은 스페이서를 사용하지 않고, 원반형대금부(28)를 단일의 것으로 하고, 그 원반형대금부(28)의 외주부(30)에 다이아몬드 연마 입자층 기부(32)를 마련하고, 또한 다이아몬드 연마 입자층 기부(32)의 외주부에 다이아몬드 연마 입자 칼날부(36)를 설치하는 구성이다.
이러한 멀티 외주 절삭날(26)을 이용하여 도 5에 보이는 바와 같이 멀티 외주 절삭날(26)을 회전시키면서 석영 유리 부재 본체(14)의 표면을 횡단시키면, 다이아몬드 연마 입자 칼날부(36)에 의해 동시에 여러 개의 홈 가공을 할 수 있다.
그리고, 도 6에 화살표로 나타낸 바와 같이, 이러한 복수의 홈 동시 가공을, 위치를 비켜가며 반복하는 것으로, 도 1에 보이는 본 발명의 노출 면적 증대 석영 유리 부재가 된다.
도 7에 세로형 열처리로의 일례를 나타낸다. 세로형 열처리로(42)는 석영으로 구성된 반응실(12)과, 상기 반응실(12)에 성막 처리 가스 등의 가스를 도입하는 가스도입관(44)과, 상기 반응실(12)을 가열하는 히터(46)와, 상기 반응실(12) 내의 가스를 배기하기 위한 가스 배기관(48)을 갖고 있다. 또한, 반응실(12) 내에는 웨이퍼 보트(50)가 반입되어 있다. 이러한 웨이퍼 보트(50)에는 복수의 반도체 기판 (W, 예를 들면 실리콘 웨이퍼)가 재치되어 있다.
그리고 웨이퍼 보트(50)의 상단 및 하단의 재치부에는 본 발명의 노출 면적 증대 석영 유리부재(10)가 재치되어 있다. 이 상태에서 가스 도입관(44)으로부터 성막 처리 가스를 반응실(12) 내에 도입하고, 반도체 기판 W에 CVD 등의 성막 처리를 한다. 성막 처리가 행해지는 반도체 기판 W는 이미 처리에 의해 표면에 요철이 형성되어 있고, 노출 면적 증대 석영 유리 부재(10)는 성막 처리 가스에 대한 노출 면적이 증대되어 있기 때문에, 반도체 기판 W에의 성막이 균일하게 된다.
[실시 예]
이하에 본 발명에 대한 실시 예에 의해, 더욱 구체적으로 설명하지만, 본 발명이 이들 실시 예에 의해 한정되는 것이 아님은 물론이다.
(실시 예 1 ~ 10)
단일의 원반형대금부와, 원반형대금부의 외주부에 형성된 다이아몬드 연마 입자층 기부와, 다이아몬드 연마 입자층 기부에서 복수의 날이 돌출하여 일체적으로 설치되어 이루어진 메탈 본드에 의한 다이아몬드 연마 입자 칼날부를 갖는 본 발명의 멀티 외주 절삭날을 준비했다. 이러한 멀티 외주 절삭날에 의해, 복수의 요철부를 형성하여 이루어지는 본 발명의 노출 면적 증대 석영 유리 부재를 제작했다. 실시 예 1 ~ 10의 멀티 외주 절삭날 및 노출 면적 증대 석영 유리 부재의 상세를 표 1에 나타낸다.
멀티 외주 절삭날 노출 면적 증대 석영 유리 부재
날수 D:L T:L 패임 형상 홈 폭
목표치
(mm)		 BW
MAX		 홈 깊이
목표치
(mm)		 BD
MAX
실시예 1 6 1:5 2:1 유 Y 0.1 3% 0.5 6%
실시예 2 6 1:18 2:1 유 Y 0.08 7% 0.4 8%
실시예 3 6 1:20 2:1 유 Y 0.08 10% 0.4 10%
실시예 4 6 1:5 1.5:1 유 Y 0.1 12% 0.5 10%
실시예 5 6 1:20 1.5:1 무 Y 0.1 18% 0.5 14%
실시예 6 4 1:10 2:1 유 X 0.1 5% 0.5 8%
실시예 7 4 1:10 2:1 유 X 0.08 6% 0.56 10%
실시예 8 4 1:10 2:1 유 X 0.08 8% 0.8 10%
실시예 9 4 1:10 1.5:1 유 X 0.08 10% 0.56 10%
실시예 10 4 1:20 1.5:1 무 X 0.08 17% 0.8 15%
표 1에서 형상 Y는 부재 사양: 요철 가공 단면 표면 전면, 90 ° 크로스, 피치 0.5mm, 석영 유리 부재 본체의 외경(OD) 340mm × 내경(ID) 302mm × 두께(t)0.8mm (원형 고리 판형)이며, 형상 X는 부재 사양: 요철 가공 단면 표면 전면, 평행, 피치 0.5mm, 석영 유리 부재 본체의 외경(OD) 300mm × 두께(t)0.8mm (원판 상)이다. 또한 BW MAX: 홈 폭의 편차의 최대% (절대값), BD MAX: 홈 깊이의 편차 최대 %(절대값) D: 칼날 두께, L: 칼날 길이, T: 바닥 두께이다.
표 1에 나타낸 바와 같이, 본 발명의 멀티 외주 절삭날을 이용하여 홈 형상의 복수의 요철부가 형성되고, 또한 해당 홈의 홈 폭과 홈 깊이의 오차 범위가 20 % 이내인 노출 면적 증대 석영 유리 부재를 얻을 수 있었다.
또한, 실시 예 1, 2 및 6 ~ 8이 홈 폭의 편차가 10 % 미만이며, 더욱 바람직한 결과를 나타냈다.
(실험 예 1-5)
도 9에 나타낸 스페이서를 통해 복수의 단일 칼날을 조립하는 기존의 멀티 외주 절삭날을 준비했다. 이들 멀티 외주 절삭날을 이용하여 실시 예 1 ~ 10과 동일한 형상 Y, X의 부재를 제작했다. 실험 예 1 ~ 5의 멀티 외주 절삭 날 및 노출 면적 증대 석영 유리 부재의 상세를 표 2에 나타낸다. 표 2에서, S는 스페이서와 칼날을 조립한 후 일정한 범위 전체로 했다.　
멀티 외주 절삭날 노출 면적 증대 석영 유리 부재
날수 D:L S:L 패임 형상 홈 폭
목표치
(mm)		 BW
MAX		 홈 깊이
목표치
(mm)		 BD
MAX
실험예 1 6 1:5 2:1 - Y 0.1 20% 0.5 22%
실험예 2 6 1:18 2:1 - Y 0.08 48% 0.4 20%
실험예 3 6 1:20 2:1 - Y 0.08 52% 0.8 36%
실험예 4 4 1:10 2:1 - X 0.1 20% 0.5 20%
실험예 5 4 1:10 2:1 - X 0.08 33% 0.56 22%
표 2에 나타낸 바와 같이, 실험 예 1 ~ 5의 어느 것도 실시 예1 ~ 10에 비교하여 홈 폭과 홈 깊이의 차이가 커지고 있으며, 실용에 적합하지 않은 것이었다.
(실시 예 11)
실시 예 2와 동일한 방법으로 원형 고리 판형의 노출 면적 증대 석영 유리 부재를 준비하고 도 8에 나타낸 성막 처리 장치를 이용하여 질화막의 성막 시험을 실시하여 노출 면적 증대 석영 유리 부재에 처리 가스 흡착 효과를 검증했다. 도 8에 나타낸 바와 같이 수용체(51)위에 원형 고리 판형의 노출 면적 증대 석영 유리 부재(10)를 재치시켜, 상기 원형 고리 판형의 노출 면적 증대 석영 유리 부재(10)의 중공부(52)에 성막 피처리물인 반도체기판 W를 배치하여 성막 시험을 실시했다. 또한, 참고 예 1로서, 석영 유리 부재를 배치하지 않고 반도체 기판 W만을 수용체(51) 위에 재치해서, 동일한 실험을 실시했다. 성막 후의 기판 표면 막의 중앙과 외주부의 상대적인 막 두께 비율을, 중앙을 1로 확인했다. 결과를 표 3에 나타낸다.
(실시 예 12)
실험 예 3과 동일한 방법으로 얻은 원형 고리 판형의 노출 면적 증대 석영 유리 부재를 이용한 것 이외에는 실시 예 11과 동일한 방법으로 실험을 실시했다. 결과를 표 3에 나타낸다.
(비교 예 1)
홈이 없는 원형 고리 판형의 석영 유리 부재를 이용한 것 이외에는 실시 예 11과 동일한 방법으로 실험을 실시했다. 결과를 표 3에 나타낸다.
원형 고리 판형 석영유리부재 성막 후의 기판 표면
홈 폭
목표치
(mm)		 BW MAX 홈 깊이
목표치
(mm)		 BD MAX 형상 막후비 (외주부/중앙부)
실시예11 0.08 7% 0.4 8% Ｙ 1.05
실시예12 0.08 53% 0.8 36% Ｙ 1.07
비교예1 - - - - Y 1.3
참고예1 무 1.4
표 3에 나타낸 바와 같이, 비교 예 1에 대해서, 실시 예 11 및 12는 노출 면적의 증가에 따른 두께의 외주 후막화의 억제 효과가 큰 것을 알 수 있다. 또한 홈 깊이의 홈 폭에 대한 비율이 5배, 즉, 바람직한 10배 미만인 실시 예 1에 비교하여, 10배 이상의 실시 예 12는 홈 깊이가 깊고, 면적이 보다 많이 증가하고 있음에도 불구하고, 외주 후막화의 억제 효과가 줄어들고, 흡착 효과의 효율에 차가 있는 것을 알았다.
(실시 예 13 ~ 15)
노출 면적 증대 석영 유리 부재의 홈의 불균형과 흡착량에 관해서, 흡착량의 불균형을, 처리 가스에 비유하여, 순수의 표면에 부착 잔류 중량의 차이에 의해 검증했다. 평가는 다음 공정 1) ~ 5)에서 행했다.
1) 수조에 소정의 순수를 채우고, 무게를 측정한다.
2) 석영 유리 부재 (형상 Y, X)을 순수가 들어간 수조에 침지하여 수중에서 10분간 유지한다.
3) 그 다음에 제품을 수면에서 들어 올려, 수조상에서 수면으로부터 분리하여, 60초간 유지하고, 부재로부터 떨어진 물방울을 수조에 떨어뜨린다.
4) 상기 3)의 처리 후의 부재를 뺀 후 수족관 잔류 순수를 포함한 무게를 측정한다.
5) 상기 1)의 중량과 4)의 중량의 차이를 석영 유리 부재에 순수의 흡착 중량으로 한다.
이를 각 석영 유리 부재에 대해 10회 반복해서, 흡착 중량의 MAX-MIN, 및 평균으로 검증했다
각 석영 유리 부재는 각각 실시 예 13: 실시 예2, 실시 예14: 실시 예 6, 실시 예 15: 실시 예 9와 동일한 방법으로 얻은 노출 면적 증대 석영 유리 부재를 사용하였다. 결과를 표 4에 나타낸다.
(비교 예 2)
비교 예 1과 동일한 홈이 없는 원형 고리 판형의 석영 유리 부재를 이용한 것 이외에는 실시 예 13 ~ 15과 동일한 방법으로 실험을 실시했다. 결과를 표 4에 나타낸다.
(실험 예6 및 7)
석영 유리 부재를 변경 한 것 이외에는 실시 예 13 ~ 15와 동일한 방법으로 실험을 실시했다. 실험 예 6 및 7은 각각 실험 예4 및 5와 동일한 방법으로 얻은 노출 면적 증대 석영 유리 부재를 사용하였다. 결과를 표 4에 나타낸다.
석영유리부재 흡착중량 (g)
BW MAX BD MAX 형상 MAX-MIN 평균
실시예13 7% 8% Ｙ 0.2 1.7
실시예 14 5% 8% Ｘ 0.5 4.8
실시예 15 10% 10% Ｘ 0.7 4.9
실시예 2 － － Ｙ 0.3 0.7
실시예 6 20% 21% Ｘ 2.7 4.5
실시예 7 34% 22% Ｘ 2.5 4.6
표 4에 나타낸 바와 같이 홈의 불균형이 작은 노출 면적 증대 석영 유리 부재를 이용한 실시 예13 ~ 15에서는 흡착량의 불균형도 매우 작은 것이었다. 또한, 비교 예2 및 실시 예13의 순수 흡착량은 비교 예1과 실시 예11의 외주부 막후화 억제 효과와 잘 일치하고, 흡착량이 클수록 막후화의 억제 효과가 크다는 것을 알 수 있다. 또한, 실시 예 14, 15와 실험 예6, 7로부터 홈의 홈 폭과 홈 깊이의 정밀도의 불균형이 크면, 흡착량도 크게 불균형해 진다. 이 때문에 홈의 홈 폭, 홈 깊이에 의한 증대 노출 면적을 제어하는 것에 의해, 흡착량이 일정하게 되는 것을 검증 할 수 있다.
10,10A ~ 10D : 노출면적 증대 석영유리부재, 12 : 반응실,
14 : 석영 유리 부재 본체, 16 : 요철부,
18 : 홈, 20 : 홈 가공 후 표면,
22 : 홈 가공 전의 표면, 24a, 24b : 내 측면,
26 : 본 발명의 멀티 외주 절삭날, 28 : 원반형대금부,
30 : 외주부, 32 : 다이아몬드연마입자층 기부,
34 : 칼날, 36 : 다이아몬드 연마 입자 칼날부,
38 : 삽통공, 40 : 원호형의 패임,
42 : 세로형 열처리로, 44 : 가스 도입관,
46 : 히터, 48 : 가스 배기관,
50 : 웨이퍼보트, 51 : 수용체,
52 : 중공부, 100 : 기존의 멀티 외주 절삭날,
102a, 102b, 102c, 102d, 102e : 단일 외주 절삭날,
104 : 스페이서, 106a, 106b, 106c, 106d, 106e : 원반형대금부,
108a, 108b, 108c, 108d, 108e : 다이아몬드 연마 절삭날,
D : 칼날 두께, L : 칼날 길이,
T : 다이아몬드 연마 입자층 기부의 두께, W : 반도체 기판.

Claims (8)

  1. 반도체 기판의 성막 처리에서, 성막 처리되는 상기 반도체 기판과 함께 반응실 내에 적재되어, 성막 처리 가스에 노출되는 성막 처리 가스 노출용의 석영 유리 부재가,
    석영 유리 부재 본체,
    상기 석영 유리 부재 본체의 표면에 형성된 복수의 요철부,
    를 가지며,
    성막 처리 가스에의 노출 면적이 제어되고 증대되어 이루어지는 노출 면적 증대 석영 유리 부재.
  2. 청구항 1에 있어서,
    상기 제어되고 증대되는 복수의 요철부가 홈 형상이고, 해당 홈의 홈 폭과 홈 깊이의 불균형 범위가 각각 ±20% 이내인 것을 특징으로 하는 노출 면적 증대 석영 유리 부재.
  3. 청구항 1 또는 2에 기재된 노출 면적 증대 석영 유리 부재가, 멀티 외주 절삭날을 사용하여 상기 석영 유리 부재 본체의 표면에, 동시에 복수의 홈 가공을 함으로써 복수의 요철부를 형성해서 이루어지는 것을 특징으로 하는 노출 면적 증대 석영 유리 부재의 제조 방법.
  4. 청구항 3에 있어서,
    상기 홈 가공에 의해 얻어진 노출 면적 증대 석영 유리 부재의 홈 가공을 한 단면의 표면적이 상기 홈 가공 되기 전의 상기 노출 면적 증대 석영 유리 부재의 상기 단면의 표면적에 비해 3배 이상인 것을 특징으로 하는 노출 면적 증대 석영 유리 부재의 제조 방법.
  5. 청구항 3 또는 청구항 4에 기재된 노출 면적 증대 석영 유리 부재의 제조 방법에서 홈 가공을 하기 위한 멀티 외주 절삭날이,
    단일의 원반형대금부,
    상기 원반형대금부의 외주부에 형성된 다이아몬드 연마 입자층 기부,
    상기 다이아몬드 입자 연마 층기부로부터 복수의 날이 돌출하여 일체적으로 형성되어 이루어지는 다이아몬드 연마 입자 칼날부,
    를 갖는 것을 특징으로 하는 멀티 외주 절삭날.
  6. 청구항 5에 있어서,
    상기 다이아몬드 입자 칼날부의 각 칼날의 칼날 두께와 칼날 길이의 비가 1:5 이상인 것을 특징으로 하는 멀티 외주 절삭날.
  7. 청구항 5 또는 청구항 6에 있어서,
    상기 다이아몬드 입자 연마층 기부가 상기 다이아몬드 연마 입자 칼날부의 각 칼날의 칼날 길이의 2배 이상의 두께를 갖는 것을 특징으로 하는 멀티 외주 절삭날.
  8. 청구항 5 내지 7 중 어느 한 항에 있어서,
    상기 복수의 칼날과 칼날 사이의 상기 다이아몬드 연마 입자층 기부의 표면에 원호형의 패임이 형성되어 이루어지는 것을 특징으로 하는 멀티 외주 절삭날.


KR1020187037614A 2016-06-14 2017-06-08 노출 면적 증대 석영 유리 부재 및 그 제조 방법 및 멀티 외주 절삭 날 KR102361352B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-118118 2016-06-14
JP2016118118 2016-06-14
PCT/JP2017/021265 WO2017217309A1 (ja) 2016-06-14 2017-06-08 曝露面積増大石英ガラス部材及びその製造方法並びにマルチ外周刃ブレード

Publications (2)

Publication Number Publication Date
KR20190017814A true KR20190017814A (ko) 2019-02-20
KR102361352B1 KR102361352B1 (ko) 2022-02-10

Family

ID=60664461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187037614A KR102361352B1 (ko) 2016-06-14 2017-06-08 노출 면적 증대 석영 유리 부재 및 그 제조 방법 및 멀티 외주 절삭 날

Country Status (7)

Country Link
US (1) US20190321932A1 (ko)
EP (1) EP3471131A4 (ko)
JP (1) JP7002449B2 (ko)
KR (1) KR102361352B1 (ko)
CN (1) CN109314056B (ko)
TW (1) TWI735599B (ko)
WO (1) WO2017217309A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI727683B (zh) * 2020-02-27 2021-05-11 態金材料科技股份有限公司 抗反射光學玻璃之製法及其製品

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001105330A (ja) * 1999-10-08 2001-04-17 Adamas:Kk マルチ砥石およびこれに使用する砥石単板
KR20010039950A (ko) * 1999-10-20 2001-05-15 엔도 마코토 반도체 제조장치용 반응관, 반도체 제조장치 및 반도체장치의 제조방법
JP2003326464A (ja) * 2002-03-06 2003-11-18 Adamas:Kk 切断用ホイール及びその製造方法
JP2005207881A (ja) * 2004-01-22 2005-08-04 Nippon Sheet Glass Co Ltd マイクロ化学システム用チップとそれを用いる光熱変換分光分析方法およびマイクロ化学システム用チップの製造方法
KR20080012909A (ko) * 2005-06-16 2008-02-12 신에쯔 세끼에이 가부시키가이샤 실리콘 웨이퍼 열처리용 석영 글라스 장치 및 그 제조방법
KR20150106339A (ko) * 2014-03-11 2015-09-21 도쿄엘렉트론가부시키가이샤 종형 열처리 장치, 종형 열처리 장치의 운전 방법 및 기억 매체

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3744964B2 (ja) * 1995-04-06 2006-02-15 株式会社アルバック 成膜装置用構成部品及びその製造方法
JP3434947B2 (ja) * 1995-11-02 2003-08-11 株式会社アルバック シャワープレート
JPH10163122A (ja) * 1996-11-29 1998-06-19 Fukui Shinetsu Sekiei:Kk 半導体ウエハの熱処理装置及び炉心管
JPH11354459A (ja) * 1998-06-12 1999-12-24 Sony Corp 半導体製造装置
JP2009272343A (ja) * 2008-04-30 2009-11-19 Philtech Inc 加熱装置およびこれを具備した膜形成装置
JP2011165964A (ja) * 2010-02-10 2011-08-25 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP5477314B2 (ja) * 2011-03-04 2014-04-23 信越半導体株式会社 サセプタ及びこれを用いたエピタキシャルウェーハの製造方法
US10068791B2 (en) * 2013-03-08 2018-09-04 Semiconductor Components Industries, Llc Wafer susceptor for forming a semiconductor device and method therefor
JP6002101B2 (ja) * 2013-08-29 2016-10-05 株式会社ブリヂストン サセプタ
US10269614B2 (en) * 2014-11-12 2019-04-23 Applied Materials, Inc. Susceptor design to reduce edge thermal peak
JP6735549B2 (ja) * 2015-11-04 2020-08-05 東京エレクトロン株式会社 基板処理装置、基板処理方法及びリング状部材
KR102507283B1 (ko) * 2015-12-22 2023-03-07 삼성전자주식회사 기판 척 및 이를 포함하는 기판 접합 시스템

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001105330A (ja) * 1999-10-08 2001-04-17 Adamas:Kk マルチ砥石およびこれに使用する砥石単板
KR20010039950A (ko) * 1999-10-20 2001-05-15 엔도 마코토 반도체 제조장치용 반응관, 반도체 제조장치 및 반도체장치의 제조방법
JP2003326464A (ja) * 2002-03-06 2003-11-18 Adamas:Kk 切断用ホイール及びその製造方法
JP2005207881A (ja) * 2004-01-22 2005-08-04 Nippon Sheet Glass Co Ltd マイクロ化学システム用チップとそれを用いる光熱変換分光分析方法およびマイクロ化学システム用チップの製造方法
KR20080012909A (ko) * 2005-06-16 2008-02-12 신에쯔 세끼에이 가부시키가이샤 실리콘 웨이퍼 열처리용 석영 글라스 장치 및 그 제조방법
KR20150106339A (ko) * 2014-03-11 2015-09-21 도쿄엘렉트론가부시키가이샤 종형 열처리 장치, 종형 열처리 장치의 운전 방법 및 기억 매체

Also Published As

Publication number Publication date
KR102361352B1 (ko) 2022-02-10
JP7002449B2 (ja) 2022-02-04
TWI735599B (zh) 2021-08-11
WO2017217309A1 (ja) 2017-12-21
TW201804519A (zh) 2018-02-01
US20190321932A1 (en) 2019-10-24
CN109314056B (zh) 2023-06-09
CN109314056A (zh) 2019-02-05
EP3471131A1 (en) 2019-04-17
EP3471131A4 (en) 2020-03-18
JPWO2017217309A1 (ja) 2019-04-11

Similar Documents

Publication Publication Date Title
JP5156240B2 (ja) ウエハキャリアの温度補償によってウエハの表面温度を変化させるシステム及び方法
KR100474157B1 (ko) 수직웨이퍼보트
TWI242831B (en) Heat treating jig for semiconductor wafer
JP5051909B2 (ja) 縦型ウエハボート
JP6459801B2 (ja) エピタキシャルシリコンウェーハの製造方法
KR20180008292A (ko) 종형 웨이퍼 보트
KR20190017814A (ko) 노출 면적 증대 석영 유리 부재 및 그 제조 방법 및 멀티 외주 절삭 날
EP3078762B1 (en) Susceptor, vapor deposition apparatus and vapor deposition method
TW201314743A (zh) 薄膜沉積系統
CN114929935A (zh) 带有内部轮廓的面板的喷头
KR20210133302A (ko) 높은 종횡비 홀들 및 높은 홀 밀도를 갖는 가스 분배 플레이트
CN112714948A (zh) 气体分配组件及其操作
US20230010049A1 (en) Semiconductor processing chucks featuring recessed regions near outer perimeter of wafer for mitigation of edge/center nonuniformity
EP3305940A1 (en) Susceptor
JP7431487B2 (ja) 縦型ウエハボート及び縦型ウエハボートの製造方法
KR101238842B1 (ko) 반도체 제조용 서셉터 및 이를 포함한 에피택셜 성장 장치
JP7367541B2 (ja) 炭化ケイ素多結晶基板の製造方法
US6355577B1 (en) System to reduce particulate contamination
KR20130068136A (ko) 탄화규소 서셉터 제조방법
JP2004296778A (ja) サセプタおよびその製造方法
JP2018104737A (ja) 縦型ウエハボートの製造方法
KR20120077246A (ko) 휨 방지 서셉터
JP2022523541A (ja) 処理チャンバ用の多孔性シャワーヘッド
JP2023044889A (ja) サセプタの製造方法及びサセプタ
JPH11102903A (ja) 薄膜形成方法および薄膜形成装置ならびに半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant