KR20190014617A - 초저유전막의 제조 방법 및 이에 의해 제조된 초저유전막 - Google Patents

초저유전막의 제조 방법 및 이에 의해 제조된 초저유전막 Download PDF

Info

Publication number
KR20190014617A
KR20190014617A KR1020170098229A KR20170098229A KR20190014617A KR 20190014617 A KR20190014617 A KR 20190014617A KR 1020170098229 A KR1020170098229 A KR 1020170098229A KR 20170098229 A KR20170098229 A KR 20170098229A KR 20190014617 A KR20190014617 A KR 20190014617A
Authority
KR
South Korea
Prior art keywords
film
ultra
ultraviolet
low dielectric
wavelength
Prior art date
Application number
KR1020170098229A
Other languages
English (en)
Other versions
KR102392815B1 (ko
Inventor
강윤희
김지영
임태진
백종민
안상훈
오혁상
한규희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170098229A priority Critical patent/KR102392815B1/ko
Priority to US15/909,390 priority patent/US10446495B2/en
Priority to CN201810828662.6A priority patent/CN109390210B/zh
Publication of KR20190014617A publication Critical patent/KR20190014617A/ko
Application granted granted Critical
Publication of KR102392815B1 publication Critical patent/KR102392815B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials

Abstract

초저유전막의 제조 방법 및 이에 의해 제조된 초저유전막을 제공한다. 이 방법은, 실리콘, 산소, 탄소 및 수소를 포함하는 전구체를 공급하여 제 1 막을 증착하는 단계; 상기 제 1 막에 대하여 1차 자외선 공정을 진행하여 제 2 막으로 변화시키는 단계; 및 상기 1차 자외선 공정과 다른 공정조건으로 상기 제 2 막에 대하여 2차 자외선 공정을 진행하는 단계를 포함한다.

Description

초저유전막의 제조 방법 및 이에 의해 제조된 초저유전막{Method of forming an ultra-low-k layer and the layer}
본 발명은 초저유전막의 제조 방법 및 이에 의해 제조된 초저유전막에 관한 것이다.
반도체 장치의 고집적화가 심화될수록, 반도체 장치의 신뢰성이 저하될 수 있다. 하지만, 전자 산업이 고도로 발전함에 따라, 반도체 장치의 높은 신뢰성에 대한 요구가 증가되고 있다. 따라서, 반도체 장치의 신뢰성을 향상시키기 위한 많은 연구가 진행되고 있다. 이중에서 특히, 좁아진 배선들 간의 간격에 의한 배선들 간의 간섭 현상을 줄이는 방안에 대하여 많은 연구가 진행되고 있다. 이러한 방안들 중 하나로 배선들 사이에 배치되는 절연막의 유전율을 낮추려 절연막 내에 공극을 형성하나, 기계적 강도가 낮아지는 문제점이 있다.
본 발명이 해결하고자 하는 과제는 공정을 낮은 유전율을 가지는 동시에 우수한 기계적 강도를 가지는 초저유전막의 형성 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 다른 과제는 낮은 유전율을 가지는 동시에 우수한 기계적 강도를 가지는 초저유전막을 제공하는데 있다.
상기 과제를 달성하기 위한 본 발명의 실시예들에 따른 초저유전막의 형성 방법은, 실리콘, 산소, 탄소 및 수소를 포함하는 전구체를 공급하여 제 1 막을 증착하는 단계; 상기 제 1 막에 대하여 1차 자외선 공정을 진행하여 제 2 막으로 변화시키는 단계; 및 상기 1차 자외선 공정과 다른 공정조건으로 상기 제 2 막에 대하여 2차 자외선 공정을 진행하는 단계를 포함한다.
상기 다른 과제를 달성하기 위한 본 발명의 실시예들에 따른 초저유전막은 상기 방법으로 제조된다. 상기 초저유전막은 실리콘, 산소, 탄소 및 수소를 포함하며 복수개의 공극들을 포함하는 다공성이며, 상기 공극들의 공극크기분포의 최대반값폭은 0.01~0.7이다. 상기 초저유전막 내에서 Si-O의 전체 결합의 함량에 대한 Si-CH3 전체 결합의 함량의 비율은 0.037~0.053이다.
본 발명의 실시예들에 따른 초저유전막의 제조 방법에 의해 제조된 초저유전막은 이 막 내에 포함되는 공극들의 크기가 작고 균일하여 낮은 유전율을 가지는 동시에 우수한 기계적 강도를 가질 수 있다.
도 1은 본 발명의 실시예들에 따른 초저유전막의 제조 방법을 나타내는 순서도이다.
도 2a 내지 도 2c는 본 발명의 실시예들에 따라 초저유전막의 제조 과정을 순차적으로 나타내는 공정 단면도들이다.
도 3은 본 발명의 실시예들에 따른 자외선 처리 장치를 개략적으로 나타낸다.
도 4는 본 발명의 제조예 1, 2과 비교예 1, 2에서 제조된 막들 안에 포함된 공극들의 직경에 따른 공극크기분포를 나타내는 그래프이다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 실시예들을 첨부 도면을 참조하면서 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예들에 따른 초저유전막의 제조 방법을 나타내는 순서도이다. 도 2a 내지 도 2c는 본 발명의 실시예들에 따라 초저유전막의 제조 과정을 순차적으로 나타내는 공정 단면도들이다.
도 1 및 도 2a를 참조하면, 기판(1)을 준비한다. 상기 기판(1)은 예를 들면 실리콘 단결정 웨이퍼일 수 있다. 도시하지는 않았지만, 상기 기판(1) 상에는 복수개의 트랜지스터들, 콘택 플러그들 및 배선들이 배치될 수 있다. 상기 기판(1) 상에 실리콘, 산소, 탄소 및 수소를 포함하는 전구체를 공급하여 제 1 막(3a)을 형성한다. 상기 제 1 막(3a)은 PECVD(Plasma Enhanced Chemical Vapor Deposition) 공정을 진행하여 증착될 수 있다. 상기 전구체는 아래의 화학식 1의 구조를 가지는 OMCTS(Octamethylcyclotetrasiloxane)일 수 있다.
<화학식 1>
Figure pat00001
상기 PECVD공정은 제 1 공정 온도에서 진행될 수 있다. 상기 제 1 공정 온도는 310~330℃일 수 있다. 상기 제 1 공정 온도가 330℃를 초과하게 되면 상기 PECVD 공정 중에 상기 전구체에서 실리콘 원자와 이에 결합된 메틸기 간의 결합 관계가 끊어져 메틸기가 메탄과 같은 가스 형태로 미리 제거될 확률이 높아질 수 있다. 이렇게 메틸기가 제거된 상태로 증착이 이루어지면 최종 형성된 초저유전막 내에서 공극의 함량이 현저히 줄어들 수 있다. 이는 유전율을 높이는 결과를 초래할 수 있다. 반면에 상기 제 1 공정 온도가 310℃ 보다 낮으면, 증착되는 초저유전막의 밀도가 매우 낮아져 최종적으로 형성되는 초저유전막이 원하는 기계적 강도를 가지기가 어려울 수 있다.
상기 PECVD 공정에서 산소나 포로젠(porogen)을 공급하지 않는다. 상기 PECVD 공정에서 퍼지 가스로 예를 들면 질소(N2)를 사용할 수 있다. 상기 PECVD 공정에 산소를 공급하게 되면 산소가 OMCTS의 탄소와 반응하여 탄소가 CO2의 형태로 제거될 수 있다. 이렇게 탄소가 많이 제거된 상태로 증착이 이루어지면 최종 형성된 초저유전막 내에서 공극의 함량이 현저히 줄어들 수 있다. 이는 유전율을 높이는 결과를 초래할 수 있다. 상기 PECVD 공정에 포로젠을 공급하게 되면 공극률은 증가하나 기계적 강도가 감소하여 식각 공정 등에서 하부 구조가 무너지는 등의 공정 불량이 발생할 수 있다.
도 3은 본 발명의 실시예들에 따른 자외선 처리 장치를 개략적으로 나타낸다.
도 3을 참조하면, 본 예에 따른 자외선 처리 장치(100)는 자외선 챔버(50)와 이 안에 배치되는 4개의 구역들(52a, 52b, 54a, 54b)을 포함할 수 있다. 상기 구역들(52a, 52b, 54a, 54b)은 제 1 구역(52a), 제 2 구역(52b), 제 3 구역(54a) 및 제 4 구역(54b)을 포함할 수 있다. 상기 제 1 구역(52a)과 상기 제 2 구역(52b)에는 제 1 파장의 제 1 자외선을 발생하는 제 1 자외선 램프가 위치할 수 있다. 상기 제 3 구역(54a)과 상기 제 4 구역(54b)에는 제 2 파장의 제 2 자외선을 발생하는 제 2 자외선 램프가 위치할 수 있다. 상기 제 1 파장은 상기 제 2 파장보다 클 수 있다. 상기 제 1 파장은 315nm~400nm일 수 있으며 상기 제 1 자외선은 UV-A일 수 있다. 상기 제 2 파장은 100nm~280nm일 수 있으며 상기 제 2 자외선은 UV-C일 수 있다. 상기 자외선 챔버(50)는 제 2 공정 온도로 유지될 수 있다. 상기 제 2 공정 온도는 상기 제 1 공정 온도보다 높을 수 있다. 예를 들면 상기 제 2 공정 온도는 390℃~410℃일 수 있다. 상기 자외선 챔버(50) 안으로 로딩된 웨이퍼는 상기 제 1 구역(52a)에서 제 1 공정 시간 동안 상기 제 1 자외선에 노출되고 제 2 구역(52b)에서 제 2 공정 시간 동안 상기 제 1 자외선에 노출될 수 있다. 그리고 제 3 구역(54a)에서 제 3 공정 시간 동안 제 2 자외선에 노출되고 제 4 구역(54b)에서 제 4 공정 시간 동안 제 2 자외선에 노출될 수 있다. 그 후에 상기 웨이퍼는 상기 자외선 챔버(50) 밖으로 이송될 수 있다.
도 1, 도 2b 및 도 3을 참조하면, 상기 제 1 막(3a)에 대하여 1차 자외선 공정(1UV)을 진행한다. 이를 위해 도 2a처럼 상기 제 1 막(3a)이 증착된 기판(1)을 도 3의 자외선 챔버(50) 안에 로딩한다. 상기 제 1 막(3a)은 상기 제 1 구역(52a)과 상기 제 2 구역(52b)을 거치면서 제 1 자외선에 노출될 수 있다. 상기 제 1 자외선은 상기 제 2 자외선 보다 파장이 길지만 에너지가 작다. 상기 1차 자외선 공정(1UV)에서 상기 제 1 자외선은 상기 제 1 막(3a) 내에서 실리콘과 메틸기 간의 결합을 끊는 역할을 할 수 있다. 이에 의해 메틸기가 메탄의 형태로 기화되어 제거되고 상기 메틸기들이 있던 곳들에 공극들(5)이 형성될 수 있다. 이로써 상기 제 1 막(3a)은, 많은 공극들을 포함하나 밀도가 낮은(또는 원자들 간의 결합력이 낮은) 제 2 막(3b)으로 변할 수 있다. 즉, 상기 1차 자외선 공정(1UV)에 의해 상기 제 1 막(3a)은 초저유전율을 가질 수 있다.
도 1, 도 2c 및 3을 참조하면, 상기 제 2 막(3b)에 대하여 상기 1차 자외선 공정(1UV)과 다른 공정 조건으로 2차 자외선 공정(2UV)을 진행한다. 이를 위해 상기 제 2 막(3b)은 상기 제 3 구역(54a)과 상기 제 4 구역(54b)을 거치면서 제 2 자외선에 노출될 수 있다. 상기 제 2 자외선은 상기 제 1 자외선 보다 파장이 짧지만 에너지는 크다. 따라서 상기 제 2 자외선의 에너지로 인해, 메틸기가 떨어져 나간 실리콘이 산소와 결합하여 단단한 Si-O 구조를 이룰 수 있다. 이로써 상기 제 2 막(3b)은 치밀화된(densified) 초저유전막(3)으로 변할 수 있다. 즉, 상기 2차 자외선 공정(2UV)에 의해 상기 제 2 막(3b)은 높은 기계적 강도를 가질 수 있다.
만약, 이와 같이 자외선 공정을 파장을 다르게 2회에 나누지 않고 하나의 파장의 자외선으로 처리를 한다면, 탄소를 제거하는 과정과 치밀화 과정을 제어하기가 어려워 원하는 유전율과 기계적 강도를 가지는 초저유전막을 형성하는 것이 어려울 수 있다.
상기 제 1 내지 제 4 공정 시간들의 합은 2분~8분일 수 있다. 상기 제 1 내지 제 4 공정 시간들은 각각 서로 동일할 수 있다. 예를 들면, 상기 제 1 내지 제 4 공정 시간들의 합이 2분이면, 상기 제 1 내지 제 4 공정 시간들은 각각 30초씩일 수 있다. 만약 상기 제 1 내지 제 4 공정 시간들의 합이 8분이면, 상기 제 1 내지 제 4 공정 시간들은 각각 2분씩일 수 있다. 만약, 상기 제 1 내지 제 4 공정 시간들의 합이 2분보다 작으면 탄소의 제거량이 작아져 공극의 형성이 적어져 초저유전율을 가지기 어려울 수 있다. 만약, 상기 제 1 내지 제 4 공정 시간들의 합이 8분보다 많으면, 탄소의 제거량이 너무 많아지고 공극의 형성이 너무 많아져 기계적 강도가 약해질 수 있다.
도 2c를 참조하면, 본 발명의 실시예들에 따라 제조된 초저유전막(3)은 실리콘, 산소, 탄소 및 수소를 포함하며 복수개의 공극들(5)을 포함하는 다공성일 수 있다. 상기 초저유전막(3)에서 상기 탄소의 함량은 30~35 at.%일 수 있다. 상기 초저유전막(3)의 전체 부피에서 상기 공극들(5)이 차지하는 부피인 공극률은 10~15%일 수 있다. 상기 공극들(5)은 0.8nm~1.0nm의 직경을 가질 수 있다. 상기 공극들(5)의 공극크기분포(pore size distribution)의 최대반값폭(FWHM, Full Width at Half Maximum)은 0.01~0.7일 수 있다. 이를 통해 본 발명의 방법으로 제조된 초저유전막(3)은 매우 균일한 크기의 작은 공극들(5)을 포함하는 것을 알 수 있다. 이러한 공극들(5)을 가지는 상기 초저유전막(3)은 상대적으로 작은 유전율을 가지면서 동시에 높은 기계적 강도를 나타낼 수 있다. 상기 초저유전막(3)의 유전율은 2.6~2.7일 수 있다. 또한 상기 기계적 강도를 의미하는 상기 초저유전막의 영률(Young's modulus)은 11GPa~300GPa 일 수 있다.
다음은 구체적인 실험예를 설명하기로 한다.
(제조예 1)
OMCTS를 3300sccm의 유량으로 공급하여 320℃에서 PECVD 공정을 진행하여 실리콘 단결정 웨이퍼 상에 제 1 막(도 2a의 3a에 해당)을 약 1500Å 두께로 증착하였다. 이때 캐리어 가스로 헬륨을 사용하고 퍼지 가스로 질소를 사용하였다. 캐리어 가스는 1500sccm의 유량으로 공급되었다. 상기 PECVD 공정에서 HF(High Frequency) 파워는 400W이었다. PECVD 장비 내에서 웨이퍼와 샤워헤드 사이의 간격(spacing)은 약 400mil이었다. 이때 산소나 포로젠(porogen)이 공급되지는 않았다. 상기 제 1 막이 증착된 상기 웨이퍼를 도 3의 자외선 처리 장치(100)에 로딩하여 제 1 구역(52a)과 제 2 구역(52b)을 거쳐 400nm의 파장의 제 1 자외선으로 1차 자외선 공정을 1분 동안 진행하여 제 2 막(도 2b의 3b에 해당)으로 변화시켰다. 그리고 제 3 구역(54a)과 제 4 구역(54b)을 거쳐 280nm의 파장의 제 2 자외선으로 2차 자외선 공정을 1분동안 진행하여 초저유전막(도 2c의 3에 해당)을 제조하였다. 상기 자외선 처리 장치의 온도는 약 400℃였다.
(제조예 2)
제조예 1과 동일하나, 1차 자외선 공정을 4분동안 진행하고 2차 자외선 공정을 4분동안 진행하여 초저유전막(도 2c의 3에 해당)을 제조하였다.
(비교예 1)
OMCTS를 3300sccm의 유량으로 그리고 산소를 144sccm의 유량으로 공급하여 350℃에서 PECVD 공정을 진행하여 SiOCH막을 약 1500Å 두께로 증착하였다. 이때 캐리어 가스로 헬륨을 사용하고 퍼지 가스로 질소를 사용하였다. 캐리어 가스는 3500sccm의 유량으로 공급되었다. 상기 PECVD 공정에서 HF(High Frequency) 파워는 400W이었고 LF(Low Frequency) 파워는 90W이었다. PECVD 장비 내에서 웨이퍼와 샤워헤드 사이의 간격(spacing)은 약 290mil이었다. 자외선 처리는 하지 않았다.
(비교예 2)
실리콘 전구체로 m-DEOS(diethoxymethylsilane)을 3000sccm의 유량으로 공급하고 포로젠(porogen)으로 ATRP(a-terpinene)을 300sccm의 유량으로 공급하여 350℃에서 PECVD 공정을 진행하여 SiOCH막을 약 1500Å 두께로 증착하였다. 이때 캐리어 가스로 헬륨을 사용하고 퍼지 가스로 질소를 사용하였다. 캐리어 가스는 3500sccm의 유량으로 공급되었다. 상기 PECVD 공정에서 HF(High Frequency) 파워는 400W이었고 LF(Low Frequency) 파워는 90W이었다. PECVD 장비 내에서 웨이퍼와 샤워헤드 사이의 간격(spacing)은 약 290mil이었다. 그리고 280nm의 파장으로 상기 SiOCH막에 대해 자외선 처리를 6분동안 진행하였다.
상기 제조예 1, 2 및 비교예 1, 2에서 제조된 막들 안에 포함된 공극들의 크기와 분포를 조사하여 도 4에 나타내었다.
도 4를 참조하면, 제조예 1과 제조예 2에서 제조된 막들 내의 공극 직경은 대략 0.9nm 근처에 집중되어 있다. 반면에 비교예1에서 제조된 막의 공극 직경은 0.5~3nm로 넓게 분포되어 있다. 그리고 비교예 2에서 제조된 막의 공극 직경은 대략 1.25nm를 중심으로 제조예 1,2보다 넓게 분포되어 있다. 이러한 데이터들을 이용하여 최대값반폭(FWHM)을 구할 수 있다. 예를 들면 제조예 2의 그래프에서 최대값반폭(FWHM)은 표준화된(normalized) 공극크기분포의 최대값(A)의 반값(A/2)이 되는 지점에 해당되는 그래프의 폭(W1)의 값을 이용하여 계산될 수 있다. 이 값이 작을수록 공극들의 크기가 균일한 것을 나타낸다.
상기 제조예 1, 2 및 비교예 1,2에서 제조된 막들의 특성을 다음의 표 1에 나타내었다.
유전율 공극률(%) 평균 공극크기(nm) 최대반값폭 영률(GPa)
제조예1 2.62 10.74 0.90 0.647 11.01
제조예2 2.68 13.10 0.91 0.657 11.10
비교예1 2.95 4.41 0.79 1.160 11.20
비교예2 2.52 21.68 1.26 0.728 8.00
표 1을 살펴보면, 본 발명의 제조예 1과 2에서 제조된 초저유전막은 비교예 1의 SiOCH막보다 낮은 유전율을 가지며 작은 최대반값폭을 가져 균일한 공극크기를 가짐을 알 수 있다. 한편 비교예 2의 SiOCH막은 본 발명에 따른 제조예 1과 2에서 제조된 초저유전막 보다 낮은 유전율과 높은 공극률을 가지기는 하나 기계적 강도인 영률이 8.00GPa로 낮다. 따라서 비교예 2의 SiOCH막을 반도체 소자에 적용하면 불량이 발생할 가능성이 커질 수 있다. 결과적으로 본 발명에 따른 방법으로 제조된 초저유전막은 작고 균일한 공극들을 포함하여 우수한 기계적 강도를 가짐과 동시에 낮은 유전율을 가지는 것을 알 수 있다. 본 발명에 따른 상기 초저유전막을 반도체 소자에 적용할 경우, 높은 기계적 강도를 가져 공정 불량율을 낮추면서 낮은 유전율에 의해 배선들 간의 간섭 현상을 억제할 수 있다. 이로써 고속도로 동작될 수 있는 고집적화된 반도체 소자의 구현이 가능하다.
상기 제조예 1, 비교예 1 및 비교예 2에서 제조된 막들에서 실리콘 원자와 메틸기와의 결합은 3가지 형태로 생각해볼 수 있다. 즉, 실리콘 원자 하나에 메틸기가 한 개, 두 개 또는 세 개가 연결될 수 있다. 상기 제조예 1, 비교예 1 및 비교예 2에서 제조된 막들에서 실리콘 원자와 산소 원자와의 결합은 3가지 형태로 생각해볼 수 있다. 즉, 실리콘 원자와 산소 원자와의 결합 각이 140° 미만인 경우, 대략 140~148°인 경우, 그리고 대략 148~150°인 경우가 있을 수 있다.
다음은 제조예 1, 비교예 1 및 비교예 2에서 제조된 막들의 FT-IR(Fourier Transform Infrared) 스펙트럼을 구하고 이 스펙트럼을 분석하여 막들 내에 존재하는 실리콘 원자와 메틸기의 결합(bonding) 함량과 실리콘 원자와 산소 원자의 결합 함량에 대한 데이터를 구하고 이들의 비율을 계산하여 표 2와 표 3에 나타내었다.
제조예 1 비교예 1 비교예 2
Si-CH3(1)/Si-O(n) 0.382 0.038 0.062
Si-CH3(2)/Si-O(n) 0.267 0.026 0.011
Si-CH3(3)/Si-O(n) 0.053 0.002 0.000
Si-CH3(t)/Si-O(n) 0.702 0.066 0.073
제조예 1 비교예 1 비교예 2
Si-CH3(1)/Si-O(t) 0.024 0.018 0.018
Si-CH3(2)/Si-O(t) 0.017 0.012 0.003
Si-CH3(3)/Si-O(t) 0.003 0.001 0.000
Si-CH3(t)/Si-O(t) 0.044 0.031 0.021
표 2와 표 3에서 'Si-CH3(1)'은 실리콘 원자 하나에 메틸기가 한 개 붙은 결합의 함량을 의미한다. 'Si-CH3(2)'은 실리콘 원자 하나에 메틸기가 두 개 붙은 결합의 함량을 의미한다. 'Si-CH3(3)'은 실리콘 원자 하나에 메틸기가 세 개 붙은 결합의 함량을 의미한다. 'Si-CH3(t)'은 실리콘 원자 하나에 (메틸기의 개수에 상관 없이) 메틸기가 붙은 전체 결합의 함량을 의미한다. 'Si-O(n)'은 실리콘 원자와 산소 원자와의 결합각이 대략 140~148°인 경우의 실리콘 원자와 산소 원자의 결합 함량을 의미한다. 'Si-O(t)'은 결합각에 상관없이 실리콘 원자와 산소원자의 전체 결합 함량을 의미한다.
표 2에서 Si-CH3(1)/Si-O(n), Si-CH3(2)/Si-O(n) 및 Si-CH3(3)/Si-O(n)의 값들의 합은 Si-CH3(t)/Si-O(n)의 값일 수 있다. 표 3에서 Si-CH3(1)/Si-O(t), Si-CH3(2)/Si-O(t) 및 Si-CH3(3)/Si-O(t)의 값들의 합은 Si-CH3(t)/Si-O(t)의 값일 수 있다.
표 2를 살펴보면 본 발명의 제조예 1에서 제조된 막의 Si-CH3(1)/Si-O(n)은 0.382, Si-CH3(2)/Si-O(n)은 0.267, Si-CH3(3)/Si-O(n)은 0.053이고 이들의 합인 Si-CH3(t)/Si-O(t)은 0.702이다. 이들 값들은 비교예 1과 비교예 2의 값들보다 전체적으로 큰 것을 알 수 있다.
표 3을 살펴보면 본 발명의 제조예 1에서 제조된 막의 Si-CH3(1)/Si-O(t)은 0.024, Si-CH3(2)/Si-O(t)은 0.017, Si-CH3(3)/Si-O(t)은 0.003이고 이들의 합인 Si-CH3(t)/Si-O(n)은 0.044이다. 이들 값들은 비교예 1과 비교예 2의 값들보다 전체적으로 큰 것을 알 수 있다. 이로써 본 발명의 제조예 1에서 제조된 막은 Si-O 결합 대비 공극의 생성이 많음을 알 수 있다. 또한 발명의 제조예 1에서 제조된 막은 비교예 1과 비교예 2에서 제조된 막들과 다른 결합 구조를 가짐을 알 수 있다.
본 명세서에는 제조예 1의 결과만 기재하였으나, 본 발명의 방법으로 공정 조건을 변화시켜 초저유전막들을 제조 및 분석한 결과, 본 발명의 초저유전막에서 Si-CH3(1)/Si-O(n)은 0.2~0.4, Si-CH3(2)/Si-O(n)은 0.1~0.35, Si-CH3(3)/Si-O(n)은 0.01~0.1이었고, Si-CH3(t)/Si-O(n)은 0.31~0.85이었다. 또한 본 발명의 초저유전막에서 Si-CH3(1)/Si-O(t)은 0.02~0.03, Si-CH3(2)/Si-O(t)은 0.015~0.019, Si-CH3(3)/Si-O(t)은 0.002~0.004이었고, Si-CH3(t)/Si-O(t)은 0.037~0.053이었다. 본 발명에 따른 초저유전막은 이러한 구조적 특징을 가져 낮은 유전율과 높은 기계적 강도를 나타낼 수 있다.

Claims (10)

  1. 실리콘, 산소, 탄소 및 수소를 포함하는 전구체를 공급하여 제 1 막을 증착하는 단계;
    상기 제 1 막에 대하여 1차 자외선 공정을 진행하여 제 2 막으로 변화시키는 단계; 및
    상기 1차 자외선 공정과 다른 공정조건으로 상기 제 2 막에 대하여 2차 자외선 공정을 진행하는 단계를 포함하는 초저유전막의 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 1 막을 증착하는 단계는 PECVD 공정을 진행하는 초저유전막의 형성 방법.
  3. 제 1 항에 있어서,
    상기 전구체는 OMCTS(Octamethylcyclotetrasiloxane)인 초저유전막의 형성 방법.
  4. 제 1 항에 있어서,
    상기 1차 자외선 공정은 제 1 파장의 자외선을 이용하고,
    상기 2차 자외선 공정은 제 2 파장의 자외선을 이용하고,
    상기 제 1 파장은 상기 제 2 파장보다 큰 초저유전막의 형성 방법.
  5. 제 4 항에 있어서,
    상기 제 1 파장은 315nm~400nm이고,
    상기 제 2 파장은 100nm~280nm인 초저유전막의 형성 방법.
  6. 제 1 항에 있어서,
    상기 1차 자외선 공정은 제 1 공정 시간 동안 진행되고,
    상기 2차 자외선 공정은 제 2 공정 시간 동안 진행되고,
    상기 제 1 공정 시간과 상기 제 2 공정 시간의 합은 2~8분인 초저유전막의 형성 방법.
  7. 제 1 항에 있어서,
    상기 제 1 막을 증착하는 단계는 산소나 포로젠(porogen)을 공급하지 않는 초저유전막의 형성 방법.
  8. 제 1 항에 있어서,
    상기 제 1 막을 증착하는 단계는 제 1 공정 온도에서 진행되고,
    상기 1차 자외선 공정과 상기 2차 자외선 공정은 제 2 공정 온도에서 진행되고,
    상기 제 1 공정 온도는 상기 제 2 공정 온도보다 낮은 초저유전막의 형성 방법.
  9. 청구항 1항의 방법으로 형성된 초저유전막.
  10. 실리콘, 산소, 탄소 및 수소를 포함하며 복수개의 공극들을 포함하는 다공성의 초저유전막으로서,
    상기 탄소의 함량은 30~35at.%이고,
    Si-O의 전체 결합의 함량에 대한 Si-CH3 전체 결합의 함량의 비율은 0.037~0.053인 초저유전막.

KR1020170098229A 2017-08-02 2017-08-02 초저유전막의 제조 방법 및 이에 의해 제조된 초저유전막 KR102392815B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170098229A KR102392815B1 (ko) 2017-08-02 2017-08-02 초저유전막의 제조 방법 및 이에 의해 제조된 초저유전막
US15/909,390 US10446495B2 (en) 2017-08-02 2018-03-01 Methods of forming an ultra-low-k dielectric layer and dielectric layers formed thereby
CN201810828662.6A CN109390210B (zh) 2017-08-02 2018-07-25 超低介电常数介电层及形成其的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170098229A KR102392815B1 (ko) 2017-08-02 2017-08-02 초저유전막의 제조 방법 및 이에 의해 제조된 초저유전막

Publications (2)

Publication Number Publication Date
KR20190014617A true KR20190014617A (ko) 2019-02-13
KR102392815B1 KR102392815B1 (ko) 2022-05-02

Family

ID=65230404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170098229A KR102392815B1 (ko) 2017-08-02 2017-08-02 초저유전막의 제조 방법 및 이에 의해 제조된 초저유전막

Country Status (3)

Country Link
US (1) US10446495B2 (ko)
KR (1) KR102392815B1 (ko)
CN (1) CN109390210B (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347296A (ja) * 2002-05-30 2003-12-05 Oki Electric Ind Co Ltd 半導体装置の製造方法及び製造装置
KR20040103393A (ko) * 2003-05-30 2004-12-08 도꾸리쯔교세이호진 상교기쥬쯔 소고겡뀨죠 저유전율 절연막 및 그 형성 방법
WO2007032563A1 (ja) * 2005-09-16 2007-03-22 Nec Corporation 配線構造並びに半導体装置及びその製造方法
KR20080076847A (ko) * 2007-02-15 2008-08-20 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 유전체 필름의 물성을 강화하기 위한 활성 화학 공정

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100540479B1 (ko) 2000-06-28 2006-01-12 주식회사 하이닉스반도체 저유전율 다공성막의 형성 방법
US7629272B2 (en) * 2004-06-07 2009-12-08 Axcelis Technologies, Inc. Ultraviolet assisted porogen removal and/or curing processes for forming porous low k dielectrics
US7202564B2 (en) 2005-02-16 2007-04-10 International Business Machines Corporation Advanced low dielectric constant organosilicon plasma chemical vapor deposition films
JP2008218632A (ja) * 2007-03-02 2008-09-18 Fujifilm Corp 電子デバイス
CN101932618A (zh) * 2007-07-30 2010-12-29 住友电木株式会社 绝缘膜形成用聚合物、绝缘膜形成用组合物、绝缘膜及具有该绝缘膜的电子器件
JP5098507B2 (ja) 2007-08-10 2012-12-12 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
US7977256B2 (en) 2008-03-06 2011-07-12 Tokyo Electron Limited Method for removing a pore-generating material from an uncured low-k dielectric film
JP2010278121A (ja) * 2009-05-27 2010-12-09 Renesas Electronics Corp 半導体装置およびその製造方法
JP5864095B2 (ja) * 2010-02-18 2016-02-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN102903620B (zh) * 2011-07-26 2015-11-25 中芯国际集成电路制造(上海)有限公司 介质层的形成方法
US8889567B2 (en) 2011-09-16 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for low K dielectric layers
TW201348496A (zh) * 2012-02-15 2013-12-01 Renesas Electronics Corp 多孔性絕緣膜的製造方法以及包含該膜的半導體裝置
JP6056868B2 (ja) * 2012-10-09 2017-01-11 日本電気株式会社 配線形成方法
CN103928370A (zh) * 2014-04-08 2014-07-16 上海华力微电子有限公司 用于多孔低k介质的紫外线照射装置和照射方法
US20160042943A1 (en) 2014-08-07 2016-02-11 Lam Research Corporation Low-k dielectric film formation
KR102272553B1 (ko) 2015-01-19 2021-07-02 삼성전자주식회사 반도체 장치 및 이의 제조 방법
JP6415376B2 (ja) 2015-04-16 2018-10-31 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347296A (ja) * 2002-05-30 2003-12-05 Oki Electric Ind Co Ltd 半導体装置の製造方法及び製造装置
KR20040103393A (ko) * 2003-05-30 2004-12-08 도꾸리쯔교세이호진 상교기쥬쯔 소고겡뀨죠 저유전율 절연막 및 그 형성 방법
WO2007032563A1 (ja) * 2005-09-16 2007-03-22 Nec Corporation 配線構造並びに半導体装置及びその製造方法
KR20080076847A (ko) * 2007-02-15 2008-08-20 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 유전체 필름의 물성을 강화하기 위한 활성 화학 공정

Also Published As

Publication number Publication date
KR102392815B1 (ko) 2022-05-02
US20190043809A1 (en) 2019-02-07
CN109390210A (zh) 2019-02-26
CN109390210B (zh) 2023-03-17
US10446495B2 (en) 2019-10-15

Similar Documents

Publication Publication Date Title
US7282458B2 (en) Low K and ultra low K SiCOH dielectric films and methods to form the same
US6632478B2 (en) Process for forming a low dielectric constant carbon-containing film
JP4090740B2 (ja) 集積回路の作製方法および集積回路
US7473653B1 (en) Methods for producing low stress porous low-k dielectric materials using precursors with organic functional groups
US7622400B1 (en) Method for improving mechanical properties of low dielectric constant materials
US20060251825A1 (en) Low dielectric constant insulating film and method of forming the same
US9570287B2 (en) Flowable film curing penetration depth improvement and stress tuning
KR20140003495A (ko) 집적 손상 내성을 개선하기 위한 인-시튜 저-k 캡핑
JP2011119770A (ja) 半導体デバイスの層内または層間誘電体としての超低誘電率材料
JP2004320005A (ja) 有機シリカ多孔性膜製造のための化学気相成長方法
TW201142945A (en) Ultra low dielectric materials using hybrid precursors containing silicon with organic functional groups by plasma-enhanced chemical vapor deposition
US20130175680A1 (en) Dielectric material with high mechanical strength
US20050048795A1 (en) Method for ultra low-K dielectric deposition
US20110313184A1 (en) Insulating film material, and film formation method utilizing the material, and insulating film
KR100743440B1 (ko) 노광광 차폐막 형성용 재료, 다층 배선 및 이의 제조 방법,및 반도체 장치
TW201448036A (zh) 改良低ｋ介電膜之機械強度及生產量之ｕｖ硬化製程
US9177789B2 (en) Semiconductor process
JPH05102040A (ja) 成膜方法
US9449810B2 (en) Advanced ultra low k SiCOH dielectrics prepared by built-in engineered pore size and bonding structured with cyclic organosilicon precursors
JP2009289996A (ja) 半導体装置の製造方法および半導体装置
US8524332B2 (en) Process for preparing thin layers of nanoporous dielectric materials
KR102392815B1 (ko) 초저유전막의 제조 방법 및 이에 의해 제조된 초저유전막
US20100087062A1 (en) High temperature bd development for memory applications
KR20210154081A (ko) 퇴적 방법
JP2007258403A (ja) 多孔性低誘電率薄膜及びその製作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant