KR100540479B1 - 저유전율 다공성막의 형성 방법 - Google Patents

저유전율 다공성막의 형성 방법 Download PDF

Info

Publication number
KR100540479B1
KR100540479B1 KR1020000035963A KR20000035963A KR100540479B1 KR 100540479 B1 KR100540479 B1 KR 100540479B1 KR 1020000035963 A KR1020000035963 A KR 1020000035963A KR 20000035963 A KR20000035963 A KR 20000035963A KR 100540479 B1 KR100540479 B1 KR 100540479B1
Authority
KR
South Korea
Prior art keywords
dielectric constant
low dielectric
sodalite
forming
polymer
Prior art date
Application number
KR1020000035963A
Other languages
English (en)
Other versions
KR20020001336A (ko
Inventor
이상익
송정규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000035963A priority Critical patent/KR100540479B1/ko
Publication of KR20020001336A publication Critical patent/KR20020001336A/ko
Application granted granted Critical
Publication of KR100540479B1 publication Critical patent/KR100540479B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 저유전율 폴리머를 이용한 절연막의 유전율을 낮추고 기계적 강도를 증가시키기 위한 저유전율 다공성막의 형성 방법에 관한 것으로, 이를 위한 본 발명은 소달라이트를 전처리하는 단계, 저유전율 폴리머막에 0.4nm∼10nm 크기의 기공을 갖는 상기 전처리된 소달라이트를 분산시키는 단계, 상기 소달라이트가 분산된 저유전율 폴리머를 도포하는 단계, 상기 저유전율 폴리머의 표면을 소수화처리하는 단계, 상기 소수화처리된 저유전율 폴리머를 베이크하여 상기 저유전율폴리머에 포함된 용매를 휘발시키는 단계, 및 상기 베이크된 저유전율 폴리머의 표면을 습식케미컬을 이용하여 표면처리하는 단계를 포함한다.
저유전율 폴리머, 소달라이트, 분산강화, 다공성막

Description

저유전율 다공성막의 형성 방법{METHOD FOR FORMING LOW DIELECTRIC POROUS LAYER}
도 1은 종래기술에 따른 저유전율 다공성막의 형성 방법을 나타낸 도면,
도 2a 및 도 2b는 본 발명의 실시예에 따른 소달라이트의 파티클 및 결정구조를 도시한 도면,
도 3a 및 도 3b는 본 발명의 실시예에 따른 저유전율 폴리머막의 원물질을 도시한 도면,
도 4는 본 발명의 실시예에 따른 저유전율 다공성막을 도시한 도면,
도 5는 본 발명의 실시예에 따른 저유전율 다공성막의 공정 흐름도.
*도면의 주요 부분에 대한 부호의 설명
11 : 파티클 12 : 세공
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 저유전율 특성을 향상시킨 저유전율 절연막의 형성 방법에 관한 것이다.
반도체 소자의 집적도가 증가됨에 따라 금속배선 사이의 간격이 좁아지며 이에 따라 금속배선 사이의 기생 캐패시턴스가 증가하게 됨에 따라 신호지연(Signal delay)과 누화(Crosstalk)가 발생하여 소자의 속도를 감소시키는 문제점이 있다.
이런 금속배선 특성이 열화되는 문제점을 해결하기 위해서 현재 사용되는 알루미늄이나 텅스텐에서 비저항이 낮고 전기전도도가 우수한 구리 등의 적용이 필요하며 절연막으로는 기존에 사용되는 산화막(유전율>4)보다 유전율이 낮은 저유전율절연막의 사용이 요구되고 있으며, 상기 저유전율막으로는 주로 고분자박막(Spin-On Polymer)이 사용되고 있다.
한편 고분자막(Polymer)은 주로 탄소(Carbon; C)로 이루어지고 유기질막 표면의 화학구조가 실리콘(Si) 계통의 절연막들과 상이하여 강한 화학결합을 형성하기 힘드므로 계면 접합력이 약하다. 이로 인해 반복되는 후속열공정이나 강한 회전응력을 받는 화학적기계적연마(Chemical Mechanical Polishing; CMP) 공정후 절연막의 리프팅(Lifting)이나 딜래미네이션(Delamination)이 발생된다.
상기의 문제를 해결하기 위해 강한 접착력을 갖는 절연막이 필요한데, 현재 실리콘이 함유된 무기질접착막을 주로 사용하고 있다.
상기한 저유전율막으로는 다양한 종류의 막들이 있는데 크게 유기계열의 폴리머막, 무기계열의 SiOC막, 그리고 막내부에 기공을 형성한 다공성막으로 분류될 수 있다. 이중 다공성막을 제외하고는 유전율이 2.7정도로 상대적으로 저유전율막 중에는 유전율이 높은 편이다. 그리고 다공성막은 유전율을 막내의 기공 비율을 조절하여 저유전율 특성을 향상시키는데 이 때 기공을 높게 형성할수록 기계적 안정성이 떨어져 후속 CMP공정등에 의해 저유전율막이 하중을 견디지 못하는 문제가 있다. 그래서 이런 소자집적상의 문제가 없는 상태에서 기공을 형성하여 저유전율을 낮추는데는 한계가 있다.
이하 첨부도면 도 1을 참조하여 종래의 다공성막의 형성 방법을 설명한다.
먼저 유전율이 가장 낮은 절연막은 막 내부에 빈공간을 형성시켜 만들어진 다공성막으로서, 상기 다공성막(1)은 졸(Sol)상태의 원물질(precursor)을 큐어링하는 과정에서 막 내부에 작은 크기(10∼30nm)의 기공(2)들을 형성시키거나, 원물질인 TEOS 파티클끼리 결합을 형성시킨 후 용매(Solvent)를 급격히 빼내 다공성 구조를 그대로 지탱하게 만드는 방법을 이용하여 형성한다.
상기 과정에서 용매의 건조방법에 따라 다공성막 내부의 실리카 망목과 기공구조가 변화하게 된다
특히, SOG막의 큐어링법과 같이 열공정의 어닐링 공정에 의해서 용매를 휘발하게 되면 다공질막의 수축 과정에서 치밀한 구조를 가진 물질을 형성되게 되어 원하는 저유전율의 다공성 실리카의 특성을 갖지 못한다. 그래서 용매의 삼중점이상의 조건에서 용매를 급격히 빼내 초임계건조(Supercritical drying)법으로 다공성막을 형성한다. 또 다른 방법으로는 상압에서 특별한 용액으로 숙성하여 다공성막을 형성한다.
상기 다공성막내의 기공은 공기상태로 유전율이 1이므로 보다 저유전율의 막 을 만들기 위해서는 다공 비율을 증가시키거나 실리카의 유전특성을 낮게 형성해야 한다. 그러나 전자의 경우 다공 비율이 증가하면 막의 구조적인 강도가 취약해지기 때문에 다공 비율을 증가시키는데 한계가 있다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로서, 유전율이 낮으며 기계적강도가 뛰어난 다공성 절연막을 형성하는데 적합한 저유전율 절연막의 형성 방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 저유전율 다공성막의 형성 방법은 소달라이트를 전처리하는 단계, 저유전율 폴리머막에 0.4nm∼10nm 크기의 기공을 갖는 상기 전처리된 소달라이트를 분산시키는 단계, 상기 소달라이트가 분산된 저유전율 폴리머를 도포하는 단계, 상기 저유전율 폴리머의 표면을 소수화처리하는 단계, 상기 소수화처리된 저유전율 폴리머를 베이크하여 상기 저유전율폴리머에 포함된 용매를 휘발시키는 단계, 및 상기 베이크된 저유전율 폴리머의 표면을 습식케미컬을 이용하여 표면처리하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a는 본 발명의 실시예에 따른 소달라이트의 파티클 구조를 나타낸 도면이고, 도 2b는 본 발명의 실시예에 따른 소달라이트의 결정 구조를 나타낸 도면으로서, 소달라이트(Sodalite)는 0.3nm∼10nm 크기의 파티클(11)에 수 Å크기의 세공(12)들이 규칙적으로 배열된 기공 구조로 이루어져 있고, 정팔면체의 각 꼭지 점을 잘라내면 얻어지는 모형이어서 꼭지점이 잘린 정팔면체(Truncated octahedral)라고 일컫는다.
여기서, 상기 소달라이트는 Na6[Al6Si6O24]2NaCl, AlPO4-20, 알루미네이트 (Aluminate) 소달라이트, 베이직(Basic) 소달라이트, 베릴로세닉(Berylloarsenic) 소달라이트, 베릴로포스페이트(Beryllophosphate) 소달라이트, 베릴로실리카타 (Beryllosilicata) 소달라이트, 비컬라이트(Bicchulite), 다날라이트(Danalite), 갈로실리케이트(Gallosilicate) 소달라이트. 젠텔바이트(Genthelvite), 하우인 (Hauyn), 헬빈(Helvin), 하이드록소(Hydroxo) 소달라이트, 노신(Nosean), 실리카 (silica) 소달라이트, TMA 소달라이트, 터그투파이트(Tugtupite), 진코르시네이트 (Zincoarsenate) 소달라이트 또는 진코르포스페이트(Zincophosphate) 소달라이트 중 어느 하나를 단독으로 또는 혼합하여 이용한다.
상기한 소달라이트는 제올라이트(Zeolite)의 하나로서, 제올라이트는 SiO4와 AlO4 사면체로 이루어진 다공성 알루미노실리케이트 결정(Alumino Silicate crystal)이다.
상기 제올라이트의 구조에서 정사면체의 기하학적 구조를 갖는 실리콘이온 (Si)은 +4가의 양전하를 띠기 때문에 4개의 산소원자(O)에 의해서 전기적으로 균형을 이루며 중성을 나타낸다. 그러나 +3가의 알루미늄이온(Al)들은 4개의 산소원자 들에 의해 결합되어 정사면체의 구조를 형성하기 때문에 -1가의 음전하를 갖는다. 그러므로 각 알루미늄 사면체는 전기적으로 중성을 유지하기 위해 주위에 +1 또는 +2가의 전하를 갖는 금속양이온이 존재하므로 구조적으로 안정하게 되고 이들 양이온은 제올라이트의 고유한 특성인 이온교환능을 가지고 있기 때문에 필요에 따라 적절한 양이온으로 쉽게 치환될수 있다.
또한, 결합단위인 꼭지점이 잘린 정팔면체가 사각형면끼리 결합되어 겹사각형고리를 만들면서 여섯방향으로 이어져 이루어진 제올라이트를 제올라이트A라고 부르며, 제올라이트 X나 Y는 꼭지점이 달린 정팔면체가 겹육각형 고리를 만들면서 이루어진 구조를 일컫는다.
도 3a, 도 3b 및 도 4를 참조하여 상기의 소달라이트를 첨가하여 저유전율 절연막을 형성하는 방법에 대해 자세히 설명하기로 한다.
먼저 상기 소달라이트를 분산시키기 전에, 상기 소달라이트를 질소(N2) 또는 산소(O2) 분위기에서 200℃∼550℃에서 전처리를 실시하거나, 상기 소달라이트를 pH 2∼6의 산(Acid)으로 전처리한다(10). 이 때, 상기 산을 이용한 전처리 온도는 20℃∼80℃이며, 상기 산은 HCl, H2SO4 또는 H3PO4 중 어느 하나를 이용한다.
상기와 같이 전처리를 실시하므로써 소달라이트의 각 꼭지점에 있는 SiOH그룹과 폴리머의 반응성을 증대시켜 구조의 안정성을 도모한다.
이어 저유전율 폴리머막의 원물질(Precursor)에 0.3nm∼10nm크기의 기공을 갖는 소달라이트를 10&∼80%의 부피분율로 분산시킨다(11). 이 때, 상기 저유전율 폴리머막은 유전율이 2.6∼2.9정도로, 폴리에릴렌에테르(C46H36O3; 유전율 2.7) 또는 다이비닐실록산(C86H56O; 유전율 2.7)을 이용한다. 그리고, 상기 폴리에릴렌에테르는 사이클로헥사논(Cyclohexanone)을 용매(Solvent)로 이용하고, 상기 다이비닐실록산은 글리콜부틸락톤(Glycol Buthyl Lactone)과 사이클로헥사논(Cyclohexanone)을 용매로 이용한다. 여기서, 상기 폴리에릴렌에테르는 Flare(Alied signal사)라는 상업용 폴리머이고, 상기 다이비닐실록산은 SiLK(Dow chemical사)라는 상업용 폴리머이며, 이들의 결합상태를 도 3a 및 도 3b에 도시하였다.
상기와 같은 저유전율 폴리머막에 소달라이트를 분산시키는 방법은, 분산강화의 메카니즘을 이용하는데, 상기 분산강화메카니즘은 제 2 상이 고용체로부터의 석출이 아닌 다른 과정, 예를 들면, 분말야금법이나 내부산화법에 의해 형성될 경우의 강화현상을 일컫는다.
상기한 분산강화메카니즘은 제 2 상의 고용도가 고온에서도 매우 작으므로, 재료가 고온에서 유지될 때 고온에서도 제 2 상이 기지 중에 용해하지 않으므로 고온에서도 우수한 기계적 성질을 유지한다. 이러한 제 2 상에 의한 강화의 크기는 제 2상 입자의 분포에 따라 달라지며, 제 2 상 입자의 형상, 부피분률, 평균입자지름 및 평균입자간거리가 강화의 정도를 나타내는데 중요한 인자이다.
만일 이동하는 전위가 제 2 상 입자를 만나게 되면 전위는 제 2 상 입자를 자르고 지나가든가 아니면 석출상 사이에서 휘어 지나가면서 제 2 상 주위에 전위 루프(loop)를 남기게 된다. 이와같이 전위가 휘어 지나가는데 필요한 응력은 입자간 거리의 임계거리를 갖는 프랭크-리드(Frank-Read)원의 작동에 필요한 임계전단응력과 같다.
따라서 최대의 강화효과를 얻기 위해서는 제 2 상 입자간 거리를 가능한 짧 게 할 필요가 있으므로 같은 부피분율의 제 2 상 입자가 존재한다면 제 2 상의 평균입자지름이 적을수록, 구상보다는 판상이나 본상으로 존재할수록 평균입자간 거리가 짧아지기 때문에 강화효과가 크게 나타난다. 또한 제 2 상 입자가 전위에 의해 잘려지는 경우에는 입자의 크기가 클수록 강화효과가 커지게 된다.
본 발명의 실시예에서는 부피분율을 조절하여 상기 저유전율폴리머막에 소달라이트를 분산강화시켜 상기 저유전율 폴리머막 속에 소달라이트가 화학반응을 하여 크로스링크되어 결정을 이룬다. 즉, 소달라이트의 각 꼭지점에 있는 SiOH그룹이 폴리머와 반응하여 단단한 구조를 이룬다.
이어 상기 소달라이트가 분산된 저유전율 폴리머막을 반도체소자 제조공정 중 용도에 따라 도포한 다음(12), 표면에 HMDS(Hexa Methyl DiSilane) 등의 소수화처리를 실시한다(13).
이어 용매를 휘발시키기 위해 베이크한 후(14), 습식케미컬(Wet chemical)에 의한 표면처리, 큐어링(Curing) 등의 여러 공정(15)에 의해 유전율을 2.0으로 낮춘 저유전율 폴리머막을 형성한다(16). 이 때, 상기 용매를 휘발시키기 위한 베이크는 상기 용매 제거와 온도를 상승시키므로써 소달라이트와 폴리머의 반응성을 더욱 증대시킨다.
도 5는 본 발명의 실시예에 따른 저유전율 다공성막을 도시한 도면으로서, 저유전율 폴리머에 소달라이트를 분산강화메카니즘을 이용하여 화학반응시켜 서로 크로스링크(Crosslink)시킴으로써, 저유전율 다공성막의 강도가 향상되며, 이렇게 강도가 향상된 저유전율 다공성막은 후속 화학적기계적연마공정에 의해 내성을 향 상시킨다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명의 다공성 저유전율막 형성 방법은 소달라이트를 저유전율 폴리머막에 분산강화시켜 증착하여 유전율을 낮추고 기계적 강도를 증가시키므로써 후속 금속배선간의 기생캐패시턴스를 감소시킬 수 있어 종래의 다공성막보다 금속배선의 수를 감소시킬 수 있는 효과가 있다.
그리고, 금속배선의 수가 동일한 경우 종래 다공성막을 이용하는 경우보다 소자의 구동속도를 증가시킬 수 있는 효과가 있다.

Claims (12)

  1. 반도체 소자의 제조 방법에 있어서,
    소달라이트를 전처리하는 단계;
    저유전율 폴리머막에 0.4nm∼10nm 크기의 기공을 갖는 상기 전처리된 소달라이트를 분산시키는 단계;
    상기 소달라이트가 분산된 저유전율 폴리머를 도포하는 단계;
    상기 저유전율 폴리머의 표면을 소수화처리하는 단계;
    상기 소수화처리된 저유전율 폴리머를 베이크하여 상기 저유전율폴리머에 포함된 용매를 휘발시키는 단계; 및
    상기 베이크된 저유전율 폴리머의 표면을 습식케미컬을 이용하여 표면처리하는 단계
    를 포함하는 저유전율 다공성막의 형성 방법.
  2. 제 1 항에 있어서,
    상기 소달라이트는 Na6[Al6Si6O24]2NaCl, AlPO4-20, 알루미네이트 소달라이트, 베이직 소달라이트, 베릴로세닉 소달라이트, 베릴로포스페이트 소달라이트, 베릴로실리카타 소달라이트, 비컬라이트, 다날라이트, 갈로실리케이트 소달라이트. 젠텔바이트, 하우인, 헬빈, 하이드록소 소달라이트, 노신, 실리카 소달라이트, TMA 소달라이트, 터그투파이트, 진코르시네이트 소달라이트 또는 진코르포스페이트 소달라이트 중 어느 하나를 단독으로 또는 혼합하여 이용하는 것을 특징으로 하는 저유전율 다공성막의 형성 방법.
  3. 제 1 항에 있어서,
    상기 저유전율 폴리머는 2.6∼2.9의 유전율을 갖는 것을 특징으로 하는 저유 전율 다공성막의 형성 방법.
  4. 제 1 항에 있어서,
    상기 저유전율 폴리머는 폴리에릴렌에테르 또는 다이비닐실록산 중 어느 하나를 이용하는 것을 특징으로 하는 저유전율 다공성막의 형성 방법.
  5. 제 1 항에 있어서,
    상기 소달라이트는 10%∼80%의 부피분율로 분산되는 것을 특징으로 하는 저유전율 다공성막의 형성 방법.
  6. 제 1 항에 있어서,
    상기 소달라이트를 전처리하는 단계는,
    질소 또는 산소 분위기에서 200℃∼550℃에서 실시하는 것을 특징으로 하는 저유전율 다공성막의 형성 방법.
  7. 제 1 항에 있어서,
    상기 소달라이트를 전처리하는 단계는,
    상기 소달라이트를 pH 2∼6의 산으로 전처리하는 것을 특징으로 하는 저유전율 다공성막의 형성 방법.
  8. 제 7 항에 있어서,
    상기 산을 이용한 전처리 온도는 20℃∼80℃인 것을 특징으로 하는 저유전율 다공성막의 형성 방법.
  9. 제 7 항에 있어서,
    상기 산은 HCl, H2SO4, H3PO4 를 이용하는 것을 특징으로 하는 저유전율 다공성막의 형성 방법.
  10. 삭제
  11. 제 1 항에 있어서,
    상기 소수화처리하는 단계는, HDMS를 이용하여 이루어지는 것을 특징으로 하는 저유전율 다공성막의 형성 방법.
  12. 제 1 항에 있어서,
    상기 저유전율 폴리머에 포함된 용매는,
    상기 용매는 사이클로헥사논 또는 글리콜부틸락톤과 사이클로헥사논의 혼합용매인 것을 특징으로 하는 저유전율 다공성막의 형성 방법.
KR1020000035963A 2000-06-28 2000-06-28 저유전율 다공성막의 형성 방법 KR100540479B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000035963A KR100540479B1 (ko) 2000-06-28 2000-06-28 저유전율 다공성막의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000035963A KR100540479B1 (ko) 2000-06-28 2000-06-28 저유전율 다공성막의 형성 방법

Publications (2)

Publication Number Publication Date
KR20020001336A KR20020001336A (ko) 2002-01-09
KR100540479B1 true KR100540479B1 (ko) 2006-01-12

Family

ID=19674423

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000035963A KR100540479B1 (ko) 2000-06-28 2000-06-28 저유전율 다공성막의 형성 방법

Country Status (1)

Country Link
KR (1) KR100540479B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10446495B2 (en) 2017-08-02 2019-10-15 Samsung Electronics Co., Ltd. Methods of forming an ultra-low-k dielectric layer and dielectric layers formed thereby

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63256656A (ja) * 1987-04-14 1988-10-24 Nippon Shokuhin Kanri Kizai Kk 多孔質膜組成物
JPH01224240A (ja) * 1988-01-28 1989-09-07 E I Du Pont De Nemours & Co 誘電体組成物
JPH0553094A (ja) * 1991-08-28 1993-03-05 Kao Corp 高分子分散型液晶表示素子及びその製造方法
JPH0883687A (ja) * 1994-09-13 1996-03-26 Fuji Electric Co Ltd 分散型電場発光素子
JPH11322992A (ja) * 1998-05-18 1999-11-26 Jsr Corp 多孔質膜
KR20000006232A (ko) * 1998-06-18 2000-01-25 마쯔모또 에이찌 광경화성조성물및광경화물

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63256656A (ja) * 1987-04-14 1988-10-24 Nippon Shokuhin Kanri Kizai Kk 多孔質膜組成物
JPH01224240A (ja) * 1988-01-28 1989-09-07 E I Du Pont De Nemours & Co 誘電体組成物
JPH0553094A (ja) * 1991-08-28 1993-03-05 Kao Corp 高分子分散型液晶表示素子及びその製造方法
JPH0883687A (ja) * 1994-09-13 1996-03-26 Fuji Electric Co Ltd 分散型電場発光素子
JPH11322992A (ja) * 1998-05-18 1999-11-26 Jsr Corp 多孔質膜
KR20000006232A (ko) * 1998-06-18 2000-01-25 마쯔모또 에이찌 광경화성조성물및광경화물

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10446495B2 (en) 2017-08-02 2019-10-15 Samsung Electronics Co., Ltd. Methods of forming an ultra-low-k dielectric layer and dielectric layers formed thereby

Also Published As

Publication number Publication date
KR20020001336A (ko) 2002-01-09

Similar Documents

Publication Publication Date Title
US6573131B2 (en) Silica zeolite low-k dielectric thin films and methods for their production
US6054206A (en) Chemical vapor deposition of low density silicon dioxide films
US6699797B1 (en) Method of fabrication of low dielectric constant porous metal silicate films
US6287979B1 (en) Method for forming an air gap as low dielectric constant material using buckminsterfullerene as a porogen in an air bridge or a sacrificial layer
US6566243B2 (en) Dielectric layer including silicalite crystals and binder and method for producing same for microelectronic circuits
US5804508A (en) Method of making a low dielectric constant material for electronics
KR20070083745A (ko) 유기실리카 물질 내의 가교 유기 기의 변환방법
KR100536178B1 (ko) 계면활성제를 함유하는 용액으로부터 제조된 메소다공성실리카 필름 및 그 제조방법
CN100567150C (zh) 沸石溶胶及其制法、多孔膜形成用组合物、多孔膜及其制法、层间绝缘膜和半导体装置
JPH0846047A (ja) 多孔質表面特性を備えた多孔質誘電材料
TW200534374A (en) Low dielectric constant porous films
KR102210029B1 (ko) 탄화규소 분말 및 그 제조방법
WO2004026765A1 (ja) 多孔質フィルムの改質方法及び改質された多孔質フィルム並びにその用途
KR101598696B1 (ko) 선택적 에칭 공정을 통한 hollow/rattle/raspberry/mesoporous 구조를 갖는 실리카 입자의 제조방법
US6437007B1 (en) Aerogel thin film formation from multi-solvent systems
EP1855313A1 (en) Process for producing modified porous silica film, modified porous silica film obtained by the process, and semiconductor device employing the modified porous silica film
US7297296B2 (en) Composite dielectric and manufacturing method therefor
KR20090079537A (ko) 저유전율, 고경도의 박막 나노적층구조물 및 이의 제조방법
KR100540479B1 (ko) 저유전율 다공성막의 형성 방법
JP2000077399A (ja) シリカ系多孔質膜およびその製造方法
KR100645654B1 (ko) 반도체 장치 및 그 제조 방법
KR101150267B1 (ko) 낮은 유전 상수 ｋ를 가진 제올라이트-탄소 도핑된옥사이드 복합체 유전체
TWI404143B (zh) 以鹼式法製造低介電係數層之方法
US7674390B2 (en) Zeolite—sol gel nano-composite low k dielectric
KR100376885B1 (ko) 저유전율 절연막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee