KR20180137017A - 발광 영역의 적어도 하나의 장벽층 내에 위치한 적어도 하나의 더 넓은 밴드갭 중간층을 포함하는 발광 다이오드 - Google Patents

발광 영역의 적어도 하나의 장벽층 내에 위치한 적어도 하나의 더 넓은 밴드갭 중간층을 포함하는 발광 다이오드 Download PDF

Info

Publication number
KR20180137017A
KR20180137017A KR1020187034209A KR20187034209A KR20180137017A KR 20180137017 A KR20180137017 A KR 20180137017A KR 1020187034209 A KR1020187034209 A KR 1020187034209A KR 20187034209 A KR20187034209 A KR 20187034209A KR 20180137017 A KR20180137017 A KR 20180137017A
Authority
KR
South Korea
Prior art keywords
layer
layers
light emitting
barrier
disposed
Prior art date
Application number
KR1020187034209A
Other languages
English (en)
Other versions
KR102358403B1 (ko
Inventor
아르멜 에방
미리암 엘루넥-잠로즈
이방-크리스토프 로빈
Original Assignee
꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스 filed Critical 꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스
Publication of KR20180137017A publication Critical patent/KR20180137017A/ko
Application granted granted Critical
Publication of KR102358403B1 publication Critical patent/KR102358403B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광 다이오드(100)는: 각각 n-타입과 p-타입으로 도핑되고, p-n 접합을 형성하는 제1 및 제2 반도체 레이어(102, 104); 제1 및 제2 레이어 사이에 위치하고, 양자 우물을 형성할 수 있는 InxGa1-xN 발광층(106) 및 그 사이에 발광층이 위치되는 두 개의 InYGa1-YN (0 < Y < X) 장벽층(108)을 포함하는, 활성 영역(105); 발광층과 제1 레이어 사이에 위치한 장벽층에 위치하고, 일부가 중간층의 어느 한 쪽에 위치하거나, 상기 장벽층 및 발광층 사이에 위치하는 중간층(114) - 상기 중간층은 상기 장벽층의 밴드갭보다 밴드갭이 넓은 III-N 반도체를 포함함 -;를 포함하고, 제2 층은 GaN 또는 InWGa1-WN, 0 < W < Y를 포함하고, 제1 층은 InVGa1-VN, V > W >0을 포함한다.

Description

발광 영역의 적어도 하나의 장벽층 내에 위치한 적어도 하나의 더 넓은 밴드갭 중간층을 포함하는 발광 다이오드
본 발명은 하나 또는 그 이상의 양자 우물들을 포함하는 발광 다이오드(LED)에 관한 것이다.
GaN/InGaN 반도체 박막으로부터 LED를 제조하는 현재의 기술에서, 각각의 LED는 각각이 GaN의 두 개의 장벽층 사이에 배치된 InGaN의 발광층들에 의해 형성되는 여러 개의 양자 우물(quantum well)들을 포함하는 활성 영역(active zone)을 포함한다. 이 활성 영역은 GaN의 두 층들에 의해 형성된 p-n 접합의 공핍 영역(depletion zone)에 배치되는데, 첫번째 층은 n-도핑되고 다른 층은 p-도핑된다. 발광층들과 장벽층들을 형성하는 활성 영역의 반도체들은, 의도적으로 도핑된 것이 아닌 (그러나 잔여 공여자들(residual donors) nnid이 1017 도너(donor)/cm3 수준의 농도로 포함된) 고유 도핑(intrinsic doping)을 가진다. 정방향 바이어스 전압(forward bias voltage)이 p-n 접합의 단말에 가해지면, 전류가 p-n 접합을 관통하고 전하 캐리어들(전자 및 정공(hole))이 p-n 접합의 공핍 영역 내에서 복사적으로 재결합된다(radiatively recombined). 전하 캐리어들은 바람직하게는 발광층에 위치하는데, 이것은 양자 우물을 포함하지 않는 단순 p-n 접합에 비해 공핍 영역에서의 복사 재결합율(radiative recombination rate)을 몇 배 크기로 증가시킨다. 활성 영역은 전형적으로 3개 및 6개의 양자 우물들을 포함한다. 발광층들은 각각 예컨대 1nm에서 5nm 사이 범위의 두께를 가지며, 이 발광층들의 InGaN은 예컨대 5%에서 40% 사이의 인듐(indium) 농도를 포함한다.
위와 같이 설명된 LED는 전류-광 변환 효율, 또 복사 효율 또는 심지어 내부 양자 효율(internal quantum efficiency, IQE)이라고도 불리는 값을 갖는데, 이것은 LED가 10A/cm2 수준의 낮은 전류 밀도에 놓였을 때 최대가 된다. 높은 전류 밀도들에서는, LED의 복사 효율이 급격하게 떨어지는데, 따라서 강한 동작 출력에서 사용되는 그러한 LED의 효율을 제한하게 된다. 이 현상은 "LED 처짐(LED droop)"이라 불린다.
LED들의 복사 효율을 제한하는 요인들 중의 하나는 낮은 정공 운동성(hole mobility) 때문에 p-n 접합을 통과해 지나갈 수 있는 정공 전류가 낮은 것이다. 사실, 대부분의 정공들은 p-n 접합의 p-도핑된 GaN 층 쪽에 놓여있는 발광층에 쌓이는 경향이 있으며, 따라서 이 발광층에서 대부분의 복사 재결합이 일어나게 된다.
정공 전류를 증가시키기 위하여, GaN의 장벽층들은 InGaN의 장벽층들로 대체될 수 있다. WO 2014/154690 A1 문서는 또한, LED의 활성 영역 내의 정공들의 순환을 용이하게 하기 위하여, n-도핑된 GaN 레이어와 활성 영역 사이에 놓여진 InGaN의 버퍼층을 포함하는 비대칭적 p-n 접합을 만드는 것을 제공한다. 이 해결책들은 p-n 접합을 흐르는 정공 전류의 더 강한 순환과 활성 영역의 상이한 발광층들 내에서 더 나은 정공 분포를 얻을 수 있게 하지만, 그 오버플로우를 제한하기 위하여 더 높은 전자 장벽을 형성하게 된다. GaN의 장벽층들을 포함하는 구조와 비교하여, InyGa1-yN의 장벽층들과 X > Y인 InxGa1-xN의 발광층들 사이의 격자 응력(lattice stress)의 감소는, 또한 발광층들에서의 전기장을 감소시키고 따라서 전자들과 정공들 사이의 파동 함수(wave function) 오버랩(overlap)을 증가시키는 것에 의해 복사 효율을 향상시킨다.
InGaN의 발광층들과 장벽층들을 포함하는 활성 영역을 만드는 것은 몇십 나노미터 두께의 InGaN의 층의 에피택시 성장(epitaxial growth)을 구현할 것을 요구한다. 그러나, GaN 층 상에서 합성된 그런 두꺼운 InGaN 층의 결정(crystal) 품질은 한정되어 있고, 특히 InGaN 내에서 인듐의 비율이 높기 때문에 그러하다. 이것은 GaN와 InN 사이의 격자 상수가 상당히 다르기 때문이다(~11%). InGaN의 결정이 성장하는 동안, 결정 내에서 생성된 강한 응력은 V-형상의 구멍, 또는 "V-구덩이(V-pit)" 유형의 결함들과, 금속성 인듐 상(phase)들의 분리에 이르는 인듐의 공간적인 비균일성을 나타나게 한다. 이러한 결함들은 또한 몇 나노미터에 달할 수 있는 성장 표면의 거칠기를 만드는데, 균일한 두께를 가진 양자 우물들의 성장과 좋은 결정 품질에 극적인 영향을 끼친다. InGaN에서 인듐 비율이 높아질수록, 응력에 따른 결함이 더 빈번해진다. 높은 결함 밀도는 비-복사 재결합들의 중심들의 강한 밀도를 초래하고, 따라서 LED의 복사 효율 상의 악영향을 끼치는 얻어진 물질의 광학 품질의 감소를 야기한다. 이에 더하여, 결함들은 또한 InGaN가 응력을 받지 않았을 때 InGaN의 성장 그 자체에 내재한다.
본 발명의 한가지 목적은 다이오드가 사용되는 전류 밀도에 상관없이 InGaN의 발광층과 InGaN의 장벽층들에 의해 형성된 적어도 하나의 양자 우물을 포함하는 발광 다이오드의 복사 효율을 증가시키기 위한 해결책을 제공하면서, 다이오드의 활성 영역을 만듦에 있어 결함들의 출현을 회피하는 것에 의해 결정 품질을 유지하는 것이다.
그 목적을 위해, 본 발명은 적어도,
n-도핑된 반도체를 포함하는 제1 레이어 및 p-도핑된 반도체를 포함하는 제2 레이어로서, 상기 제1 레이어 및 상기 제2 레이어는 p-n 접합을 형성하는, 제1 레이어 및 제2 레이어;
상기 제1 레이어 및 상기 제2 레이어 사이에 배치된 활성 영역으로서, InxGa1-xN를 포함하고 양자 우물을 형성할 수 있는 적어도 하나의 발광층 및 InYGa1-YN를 포함하고 그 사이에 상기 발광층이 배치되는 적어도 두 개의 장벽층을 포함하며, X와 Y는 0 < Y < X인 실수인, 활성 영역;
중간층으로서, 상기 발광층 및 상기 제1 레이어 사이에 놓여있는 상기 장벽층 내에 배치되어, 상기 장벽층의 부분들이 상기 중간층의 어느 한 쪽 상에 배치되거나, 또는 상기 장벽층과 발광층 사이에 배치되고, 상기 중간층은 그 밴드갭이 상기 장벽층의 상기 반도체의 밴드갭보다 높은 III-N형 반도체를 포함하는, 중간층;
을 포함하는, 발광 다이오드를 제공한다.
그러므로, 하나 또는 그 이상의 중간층들은 LED의 활성 영역의 하나 또는 그 이상의 장벽층들 사이에, 또는 하나 또는 그 이상의 장벽층들에 대항하여 배치된다. 장벽층들과 발광층들은 InGaN를 포함한다. 이(들) 중간층(들)은 장벽층(들)의 물질보다 높은 밴드갭을 가지는 물질을 포함한다. 이(들) 중간층(들)은, 활성 영역을 만듦에 따라, 더 나은 광학 품질을 가진 InGaN의 결정이 얻어지고 InGaN의 성장 표면 거칠기가 저감되도록 하는데, 이것은 특히 활성 영역의 InGaN의 인듐 비율 또는 인듐 농도가 높기 때문이다. 이(들) 중간층(들)의 존재는 그러므로 녹색 및/또는 적색 색상에 대응하는 파장 범위의 빛을 방출하는 LED에 대하여 특히 흥미로운데, 왜냐하면 InGaN로부터 만들어지는 그러한 LED는 전형적으로 20%에서 45% 사이의 강한 인듐 비율을 가지기 때문이다.
InGaN을 포함하는 활성 영역에서 이(들) 중간층(들)(발광층(들)과 장벽층들의 물질들보다 높은 밴드갭을 갖는 물질들)을 사용함으로써, 당업자는 활성 영역 내에서 높은 밴드갭을 가진 물질의 사용 때문에 전하 순환이 차단되거나 줄어들 것이라고 예상할 수 있다. 그러나, 직관과는 달리, 발광층들 사이에 (또는 LED가 단일 발광층을 포함할 때에는 발광층과 제1 레이어 사이에서만) 장벽층들 내에 위치한 그러한 중간층들은 양자 우물들 내의 전하 분포를 수정하여 발광층들에서 복사 재결합을 촉진하는 결과를 낳는데, 이것은 InGaN의 장벽층의 힘으로 활성 영역 내를 정공이 더 잘 순환하기 때문이고 또한 중간층들이 제2 p-도핑된 반도체 레이어 측면 상에 위치한 양자 우물(들)에서의 정공 숫자를 증가시키기 때문이다. 그러므로, 이것은 제2 p-도핑된 반도체 레이어의 측면 상의 양자 우물(들) 내의 전자들과 정공들의 숫자의 더 좋은 균형을 생성하고, 이(들) 양자 우물(들) 내에서 복사 재결합들의 숫자가 커지는 것으로 반영된다. 복사 재결합들의 상대적인 증가는 활성 영역에서의 InGaN에서의 InN 비율이 높다는 것을 의미한다는 점에서 더 중요하다(InN 비율의 증가는 더 큰 결정 결함 밀도 때문에 비-복사 재결합들의 숫자를 증가시킨다). 그러므로, 비-복사 손실들의 증가는 더 나은 전하 균형과 더 나은 역균형을 이룬다.
이(들) 중간층(들)은 그러므로 LED의 복사 효율이 비슷한 구조를 가진 그러나 이(들) 중간층(들)을 포함하지 않은 LED에 비하여 증가되도록 할 수 있다.
III-N형 반도체는 원소 주기율표에서 13족의 하나 또는 그 이상의 원소와 질소 원소를 포함하는 반도체에 대응하는데, 예컨대 InGaN, AlGaN, AlInGaN 또는 BGaN이다.
제2 레이어는 GaN을 포함할 수 있고 제1 레이어는 InvGa1-vN을 포함할 수 있는데, V는 0 ≤ V 또는 0 < V인 실수이다. 대안으로서, 제2 레이어는 InwGa1-wN을 포함할 수 있고 제1 레이어는 InvGa1-vN을 포함할 수 있는데, V와 W는 0 < W < Y이고 0 < W < V인 실수들이다.
본 발명에 따르면:
상기 제2 레이어는 GaN를 포함하고 상기 제1 레이어는 InvGa1-vN를 포함하며, V는 0 < V인 실수이거나; 또는
상기 제2 레이어는 InwGa1-wN를 포함하고 상기 제1 레이어는 InvGa1-vN를 포함하며, V와 W는 0 < W < Y 및 0 < W < V인 실수들이다.
제1 레이어가 InGaN를 포함하면, InGaN을 포함하기도 하는 활성 영역 내의 응력이 GaN-n의 레이어 상에 형성된 활성 영역에 대하여 완화된다. 이 응력 완화는 활성 영역 내의 레이어들로 하여금 더 높은 인듐 농도들, 에컨대 약 20% 보다 높게 또는 약 25% 보다 높게 만들어지도록 할 수 있다.
이에 더하여, InGaN의 결정 품질은 그 성장 온도에 의존한다. 그러므로, GaN의 레이어로부터 만들어진 제1 활성 영역과 InGaN의 레이어로부터 만들어진 제2 활성 영역을 비교함으로써, 동일한 인듐 농도에 대하여 제1 및 제2 활성 영역들에서, 이 성장이 InGaN의 레이어로부터 만들어지는 경우 성장을 구현하는 온도가 더 높아질 수 있다. 제2 활성 영역을 만들면서 얻어지는 결정 품질은 제1 활성 영역을 만들면서 얻어지는 것보다 높다.
발광 다이오드는 제1 레이어가 그 위에 배치되는 InGaN를 포함하는 성장 기판을 더 포함할 수 있고, 그 제1 레이어는 0 < V인 InvGa1-vN을 포함할 수 있고, 제2 레이어는 0 < W인 InwGa1-wN을 포함할 수 있다. 그러한 InGaN의 성장 기판은 응력 완화가 이 성장 기판 상에서 만들어진 InGaN 레이어에 대해서 더 향상될 수 있도록 하며, 그러므로 인듐 농도들이 더 높아져서, 예컨대 약 30% 이상으로, 발광 다이오드 내에서 도달할 수 있다.
특히 유리한 구성은 발광 다이오드가 InGaN 뿐만 아니라 제1 도핑된 레이어를 포함하는 그러한 성장 기판을 포함할 때인데, 활성 영역과 중간층도 InGaN을 포함한다. 이 경우에, 매우 높은 인듐 농도를 가지는 InGaN이 얻어질 수 있다. 완전히 InGaN에 의해 형성된 그러한 구조에서, 많은 V-구덩이 형태의 결함들이 나타나는 경향이 있다. 그러나, 사용된 중간층들 덕분에, 이러한 결함들이 얻어진 구조에서는 발견되지 않는다.
중간층의 반도체는 U와 Z가 0 ≤ U+Z ≤ 1이고 0 ≤ Z < Y인 실수인 AlUInZGa1-U-ZN를 포함하거나, BGaN을 포함할 수 있다.
중간층의 반도체가 AlUInZGa1-U-ZN를 포함할 경우, 중간층과 그 안에 중간층이 배치되는 장벽층의 반도체의 인듐 농도 Y 및 Z는 Z ≤ 0.8*Y일 수 있다.
중간층의 두께는 약 0.25m(1 단일층)에서 10nm 사이일 수 있고, 예컨대 1nm에서 5nm 사이일 수 있다.
중간층의 반도체가 AlUInZGa1-U-ZN를 포함할 경우, 중간층의 반도체의 인듐 농도 Z는 제1 최소값 Z1과 Z1보다 큰 제2 최대값 Z2 사이에서, 그 안에 중간층이 배치된 장벽층과 접촉한 중간층의 면들에 실질적으로 수직한 방향을 따라 가변할 수 있고, 0 ≤ Z1 < Z2 < Y이다. 인듐 농도 Z의 이 변화는 단조적(monotonic)일 수 있다.
그 안에 중간층이 배치되는 장벽층의 반도체의 인듐 농도 Y는 제1 최소값 Y1과 Y1보다 큰 제2 최대값 Y2 사이에서, 중간층과 접촉한 장벽층의 면들에 실질적으로 수직한 방향을 따라, 즉 중간층의 두께를 따라 가변하고, 0 ≤ Y1 < Y2 < X이다. Y1 값에서 Y2 값까지 범위의 변화의 방향은 제1 레이어로부터 제2 레이어로의 범위 또는 제2 레이어로부터 제1 레이어로의 범위의 방향에 대응할 수 있다. 인듐 농도 Y의 이 변화는 단조적일 수 있다.
발광 다이오드는:
활성 영역은 InGaN를 포함하고 각각이 양자 우물을 형성할 수 있는 여러 발광층들; 및 InGaN를 포함하고 각각의 발광층이 두 개의 장벽층들 사이에 배치되는 여러 장벽층들;을 포함하고, 장벽층들은 상기 발광층의 두 개의 반대되는 면들에서 상기 발광층과 접촉하고;
중간층은 발광층들 중의 하나 및 제1 레이어 사이에 놓여있는 장벽층들 중의 하나에 배치되고, 상기 장벽층들 중의 하나의 부분들은 중간층의 어느 한 쪽 상에 배치되거나, 상기 장벽층들 중의 하나와 상기 발광층들 중의 하나 사이에 배치되고,
중간층의 반도체의 밴드갭은 장벽층의 반도체의 밴드갭보다 높고, 발광층의 InGaN 내의 인듐 농도들은 장벽층들의 InGaN 내의 인듐 농도들보다 높을 수 있다.
전술한 구성에서, 중간층은 제2 p-도핑된 반도체 레이어에 가장 가깝게 놓인 것을 제외한 임의의 장벽층들 내부에 배치될 수 있다.
발광 다이오드는 또한 여러 중간층들을 포함하여, 하나 또는 그 이상의 상기 중간층들은 발광층들 중의 하나와 제1 레이어 사이에 놓여있는 하나 또는 그 이상의 장벽층들에 배치되고, 하나 또는 그 이상의 장벽층들의 부분들은 각각의 중간층의 어느 한 쪽 상에 배치된다. 다시 한 번, 중간층들은 제2 p-도핑된 반도체 레이어에 가장 가깝게 놓인 것을 제외한 임의의 장벽층들 내부에 배치될 수 있다.
발광층들의 InGaN에서 인듐 농도들은 서로 간에 실질적으로 동일할 수 있다. 이 구성은 여러 양자 우물들을 가진 단색(monochromatic) LED에 대응하며, 중간층들에 의해 공급되는 복사 효율의 향상이 특히 중요한 것들이다.
발광 다이오드는 n-도핑된 반도체의 버퍼층;을 더 포함하고, 버퍼층은 제1 레이어 및 활성 영역 사이에 배치되고, 버퍼층의 상기 n-도핑된 반도체는 제2 레이어의 p-도핑된 반도체의 밴드갭 에너지의 약 97% 이하인 밴드갭 에너지를 포함할 수 있다.
발광 다이오드는 제2 레이어의 반도체의 밴드갭보다 밴드갭이 더 높고, 제2 레이어 및 활성 영역 사이에 배치되는, 적어도 하나의 III-N형 p-도핑된 반도체를 포함하는 전자 차단층(electron blocking layer)을 더 포함할 수 있다.
본 발명은 순수히 보여주기 위한 방식으로 그리고 한정을 하려는 목적이 아닌 예시적인 실시예들의 설명을 첨부된 도면들에 참조를 해가면서 읽으면 더 잘 이해될 것이다.
도 1은 특정한 일 실시예에 따라, 본 발명의 대상인 발광 다이오드를 개념적으로 도시한 것이다.
도 2는 선행기술의 다중 양자 우물들을 가진 발광 다이오드 내에서 에너지 밴드 다이어그램을 도시한 것이다.
도 3은 도 1의 특정 실시예에 따라, 본 발명의 대상인 발광 다이오드 내의 에너지 밴드 다이어그램을 도시한 것이다.
도 4는 도 1의 특정 실시예에 따라, 본 발명의 대상인 LED에서 얻어진 내부 양자 효율 값 뿐만 아니라, 선행 기술의 다중 양자 우물들을 가진 LED에서의 내부 양자 효율 값을, 전류 밀도의 함수로 그리고 두 개의 소수 캐리어들(minority carriers)의 Shockley-Read-Hall 수명의 값에 대해 도시한 것이다.
도 5는 도 1의 특정 실시예에 따라, 그리고 선행 기술의 다중 양자 우물들을 가진 LED에서, 본 발명의 대상인 LED의 제3 발광층에서 얻어진 복사 재결합율 도시한 것이다.
도 6은 도 1의 특정실시예에 따라, 그리고 선행 기술의 다중 양자 우물들을 가진 LED에서, 본 발명의 대상인 LED의 제3 발광층에서 얻어진 전자 및 정공 농도를 도시한 것이다.
이하에서 설명된 상이한 도면들에서 동일, 유사 또는 균등한 부분들은 동일한 참조 번호들을 가지고 있어서 한 도면에서 다른 도면으로의 전환을 용이하게 한다.
도면들에 도시된 상이한 부분들은 항상 동일한 축척으로 그려진 것이 아니며, 도면들의 가독성을 증진시키기 위한 것이다.
상이한 가능성들(대안들 및 실시예들)은 서로 간에 비배타적인 것으로 그리고 서로 조합될 수 있는 것으로 이해되어야 한다.
도 1은 먼저 특정한 일 실시예에 의한 발광 다이오드(100), 혹은 LED를 참조한다.
InxGa1-xN 표기에서, X는 그 물질에서의 인듐 성분 또는 인듐 농도를 나타내는데, 다시 말해 InxGa1-xN에서 인듐 및 갈륨의 총량에 관한 인듐 비율을 말한다. 유사한 표기법이 AluInzGa1-U-ZN의 조성에서 알루미늄과 인듐에 대해서도 사용된다.
여기에 기술된 특정한 실시예에서, LED(100)는 예컨대 약 1019 공여자/cm3와 같은 공여자 농도를 가진 n-도핑된 InGaN(InGaN-n)을 포함하는 제1 레이어(102) 및 예컨대 약 1019 수여자/cm3와 같은 수여자(acceptor) 농도를 가진 p-도핑된 GaN(GaN-p)을 포함하는 제2 레이어(104)에 의해 형성되는 p-n 접합을 포함한다. 레이어들 (102)와 (104) 모두는 각각 예컨대 20nm에서 10μm 사이의 두께(도 1의 Z축을 따른 치수)를 갖는다. 일반적으로, 제1 레이어(102)는 약 1017에서 1020 공여자/cm3 사이의 공여자 농도를 가질 수 있고, 제2 레이어(104)는 약 1015에서 1020 수여자/cm3 사이의 수여자 농도를 가질 수 있다.
대안으로, 비록 이 구성이 제1 레이어(102)가 InGaN-n을 가지는 것보다 덜 유리하기는 하지만, 제1 레이어(102)가 n-도핑된 GaN(GaN-n)을 포함하는 것이 가능하다. 제1 레이어(102)가 GaN를 포함하면, 제2 레이어(104)도 GaN를 포함한다.
그러므로, 제1 레이어(102)의 InvGa1-vN에서 인듐 농도 V는 예컨대 약 0% (제1 레이어(102)가 GaN를 포함하는 경우)에서 약 20% 사이가 된다.
게다가, 제1 레이어(102)의 InvGa1-vN에서의 인듐 농도 V가 0이 아니면, 제2 레이어(104)는 w > 0인 InwGa1-wN을 포함할 수 있다. 이 경우에, 제2 레이어(104)의 InwGa1-wN에서의 인듐 농도 W는 제1 레이어(102)의 InvGa1-vN에서의 인듐 농도 V보다 낮고, 예컨대 0%에서 15% 사이이다.
LED(100)는, 레이어들 (102) 및 (104) 사이에, 여러 발광층들(106)을 포함하는 고유 반도체에 의해 형성되는 활성 영역(105)을 포함한다. 여기서 설명되는 LED(100)는 (106.1), (106.2), (106.3)으로 표기되는 3개의 발광층들(106)을 포함한다. 일반적으로, LED(100)는 n개의 발광층들(106)을 포함할 수 있는데, n ≥ 1인 정수이고, 유리하게는 3 ≤ n ≤ 6이다. 발광층들(106)은 예컨대 약 3nm의 두께로 의도적으로 도핑되지 않은(잔여 공여자들을 예컨대 nnid = 1017 공여자/cm3의 농도로 가진) 예컨대 In0.3Ga0.7N(즉, 30% 인듐과 70% 갈륨의 비율을 포함하는)을 포함한다.
발광층들(106)에서 InGaN의 인듐 비율은 레이어마다 다를 수 있는데, 이 경우에 LED(100)는 발광층(106)마다 상이한 파장을 방출할 수 있다. 그러나 유리하게는, 발광층(106)에서 InGaN의 인듐 농도는 레이어마다 유사하고, 이 경우에는 LED(100)는 단색 LED가 된다. 어떤 경우든 간에, 발광층(들)(106) 내의 인듐 농도값은 방출될 파장(들)의 함수로 선택되며, 예컨대 약 5%에서 40% 사이이다.
LED(100)의 활성 영역(105)은 또한 장벽층(108)(도 1에 도시된 LED(100)에서 4개의 숫자로, (108.1), (108.2), (108.3) 및 (108.4)로 참조됨)을 포함하는데, 장벽층은 예컨대 약 8nm의 두께로 의도적으로 도핑되지 않은(잔여 공여자들을 예컨대 nnid = 1017 공여자/cm3의 농도로 가진) 예컨대 In0.12Ga0.88N(12%의 인듐과 88%의 갈륨의 비율을 포함하는)일 수 있다. 4개의 장벽층들(108) 중에서 2개는 각각 2개의 연속하는 발광층들(106) 사이에 끼워져 있고, 다른 2개의 장벽층들(108)은 각각 발광층들(106) 중의 하나와 레이어들 (102) 및 (104) 중의 하나 사이에 끼워져 있다. 그러므로, 제1 장벽층(108.1)은 제1 레이어(102) 및 제1 발광층(106.1) 사이에 배치된다. 제2 장벽층(108.2)은 제1 발광층(106.1) 및 제2 발광층(106.2) 사이에 배치된다. 제3 장벽층(108.3)은 제2 발광층(106.2) 및 제3 발광층(106.3) 사이에 배치된다. 제4 장벽층(108.4)은 제3 발광층(106.3) 및 제2 레이어(104) 사이에 배치된다. 각각의 발광층(106) 및 그 사이에 발광층(106)이 놓여있는 두 개의 장벽층(108)은 양자 우물을 형성한다.
장벽층들(108)의 반도체의 인듐 농도값들은 발광층들(106)의 반도체의 인듐 농도값들보다 낮고 따라서 예컨대 1%에서 20% 사이이다.
일반적으로, 1 이상의 정수인 n개의 발광층들(106)을 포함하는 LED(100)는 따라서 n+1개의 장벽층들(108)을 포함한다. 활성 영역(105)은 n개의 발광층들(106)과 n+1개의 장벽층들(108)의 교차되는 적층에 의해 형성된다. 레이어들 (106) 및 (108)은 약 1016에서 1020 공여자/cm3 사이의 잔여 공여자 농도들을 가질 수 있다.
활성 영역(105)의 레이어들은 성장 기판(growth substrate)을 형성하는 GaN의 두꺼운 레이어(110) 상에 예컨대 MOVCD와 같은 에피택시에 의해 만들어진다. 그러므로 이 레이어들에 의해 형성된 구조는 따라서 GaN의 레이어(110) 상에서 완전한 응력을 받는다.
대안으로서, 레이어(110) 또는 성장 기판(110)은, InGaN를 포함할 수 있다. 이 경우에, LED(100)는 유리하게도 완전히 InGaN에 의해 형성된 구조에 대응하는데, 즉 레이어 (110), (102), (108), (106), (104) 및 (114)가 InGaN를 포함하기 때문이다. 또한 InGaN를 포함하는 성장 기판(110) 및 InGaN를 포함하는 레이어들 (102), (108), (106) 및 (114)을 포함하는 LED(100)를 구비하는 것은 매우 유리하다.
여기서 도 1과 연결되어 설명된 특정 실시예에서, LED(100)는 또한 전자 차단층(112)를 포함하는데, 전자 차단층은 예컨대 AlGaN을 포함하고 (두번째 p-도핑된 레이어(104)에 가장 가까운 장벽층(108)에 대응하는, 즉 도 1에 도시된 예제에서는 레이어 (108.4)인) 마지막 장벽층과 제2 레이어(104) 사이에 배치된다. 그러한 전자 차단층(112)은 전자들이 두번째 p-도핑된 레이어(104)로 수송되는 것을 방지할 수 있다. 그러한 전자 차단층(112)는 또한 "LED 처짐" 현상, 즉, LED(100) 내의 전류 밀도가 증가할 때 LED(100)의 내부 양자 효율의 하락이 감소하는 현상을 가능케 하는데, 이 하락은 부분적으로 전류가 증가할 때 활성 영역(105)으로부터 전자가 배출되기 때문이다.
제2 레이어(104)가 InGaN을 0이 아닌 인듐 농도로 포함할 때, 전자 차단층(112)은 GaN를 포함할 수 있다.
일반적으로, 전자 차단층(112)은 그 밴드갭이 제2 레이어(104)의 반도체의 밴드갭보다 높은 적어도 하나의 III-N형 p-도핑된 반도체를 포함한다.
대안으로, LED(100)는 전자 차단층(112)을 포함하지 않고, 따라서 마지막 장벽층(108.4)이 두번째 p-도핑된 레이어(104)에 맞서 배치될 수 있다.
LED(100)는 또한 일부 장벽층들(108) 내에 배치된 중간층들(intermediate layer)(114)을 포함할 수 있다. 도 1에 도시된 예시적인 실시예의 LED(100)에서, 제1 중간층(114.1)은 제2 장벽층(108.2) 내에 배치되고 제2 중간층(114.2)은 제3 장벽층(108.3) 내에 배치된다. 여기에 설명된 예시적인 실시에에서, 제1 장벽층(108.1)과 마지막 장벽층(108.4) 내에는 아무런 중간층(114)도 배치되지 않았다.
이 중간층들(114)은 미세하고 예컨대, 그들 각각이 약 0.25nm(단일층)에서 10nm 사이의 두께를, 또는 약 1nm에서 5nm 사이의 두께를 갖는다. 도 1의 예시에서, 각각의 중간층들 (114.1) 및 (114.2)은 약 2nm의 두께를 가지고, 이것은 이 중간층들(114)의 물질에 있어서 약 8개의 단일층에 대응하는 두께이다.
각각의 중간층들(114)은 그 밴드갭이 중간층(114)이 배치된 장벽층(108)의 반도체의 밴드갭보다 높은 III-N형 반도체를 포함한다. 중간층(114)의 반도체는 GaN 또는 그 안에 중간층(114)이 배치된 장벽층(108)의 InGaN 보다 인듐 대 갈륨의 비율이 더 낮은 InGaN일 수 있다. 달리 말하면, 장벽층(108)이 InYGa1-YN를 포함하고 중간층(114)이 이 장벽층(108) 사이에 배치되고 InZGa1-ZN을 포함하는 것을 고려하여, 인듐 비율들 Y 및 Z은 따라서 Z < Y이다.
유리하게는, 하나 또는 그 이상의 중간층(들)(114)이 장벽층들(108)로부터 날카롭게 구분되기 위하여, 인듐 농도들 Z 및 Y는 Z ≤ 0.8*Y이다.
어떤 경우이든, 중간층(들)(114) 물질의 밴드갭은 LED(100)의 장벽층(들)(108)의 물질의 밴드갭보다 높다.
중간층들(114)은 바람직하게는 중간층들(114) 물질의 인듐 함유율이 가능한 최저가 되도록 만들어진다. 그러므로, 중간층들(114)은 바람직하게는 GaN를 포함한다.
일반적으로, 중간층들(114)은 U와 Z가 실수이고 0 ≤ U+Z ≤ 1, 0 ≤ Z < Y인 AlUInZGa1-U-ZN을 포함할 수 있다. 그러므로, 중간층들(114)의 반도체는 AlGaN, AlInGaN, InGaN 또는 심지어 GaN에도 대응될 수 있다. 중간층들(114)이 BGaN를 포함하는 것도 가능하다.
중간층들(114)은, 활성 영역(105) 전체에서처럼, 의도적으로 도핑된 것이 아닌, 고유 반도체이고, 약 1015에서 1020 공여자/cm3 사이의 잔여 공여자 농도들을 가질 수 있다.
LED(100)의 일부 장벽층들(108) 내의 중간층들(114)의 존재는 LED(100)의 복사 효율, 또는 내부 양자 효율이 증가되도록 한다. 사실, 활성 영역(105)을 형성하기 위해 구현되는 에피택시 과정 동안 장벽층들(108)의 부분 내에서 이 중간층들(114)을 통합하는 것에 의해, 이 활성 영역(105)을 형성함으로써 얻어진 InGaN 결정은 이 중간층들(114)이 없는 채로 얻어진 것보다 더 나은 광학 품질을 가지게 된다. 사실, 이 중간층들(114)의 삽입은 활성 영역(105)의 에피택시 과정 동안 표면 거칠기가 저감되도록 할 수 있는데, 이것은 만들어진 양자 우물들의 결정 품질과 두께 균질성(thickness homogeneity)이 향상되도록 한다. 일부 장벽층들(108) 내의 중간층들(114)의 삽인은 또한 복사 재결합들을 촉진함으로써 양자 우물들 내에서 전하 분포를 수정하는 결과를 낳는다.
아래에 설명된 중간층들(114)의 삽입에 의해 얻어지는 효과들을 도시하는 여러 시뮬레이션들은 TCAD 유형의 소프트웨어, 예컨대 SILVACO® ATLAS® 시뮬레이션 소프트웨어로 만들어진 것이다.
도 2는 앞에서 설명한 LED(100)와 비슷한 구조를 가진 그러나 중간층들(114)을 포함하지 않는, 전류 밀도가 100 A/cm2인 LED(테스트 LED라고 부름)의 에너지 밴드 다이어그램(전도대(conduction band)과 원자가 전자대(valence band))을 도시한 것이다. 그러므로 테스트 LED는 레이어들 (102), (108.1), (106.1), (108.2), (106.2), (108.3), (106.3), (108.4), (112) 및 (104)의 순서로 형성된 레이어의 적층을 포함한다. 이 다이어그램의 판독을 단순화하기 위해서, LED(100)의 레이어들에 대해서 앞에서 사용되었던 것과 유사한 참조들이 도 2에서 사용되어 테스트 LED의 상이한 레이어들 내의 에너지 레벨들을 나타낸다.
도 3은 100 A/cm2의 전류 밀도에 대하여, 도 1과 연결되어 앞에서 설명되었던 것처럼 중간층들 (114.1) 및 (114.2)를 포함하는 LED(100)의 에너지 밴드 다이어그램을 도시한 것이다.
도 4에서, 곡선(10)은 τSRH=3ns인 소수 캐리어들의 Shockley-Read-Hall 수명에 대하여 중간층들(114)나 전자 차단층(112)를 모두 포함하지 않은 테스트 LED에서 복사 효율(IQE) 값을 나타낸 것인데, 이 수명은 LED 내에서 비-복사 재결합 효율을 나타내는 것이다(τSRH 값이 낮을 수록, 비-복사 재결합들이 더 효율적이 된다). 곡선(12)은 τSRH=3ns에서 앞에서 설명된 그러나 전자 차단층(112)을 포함하지 않는 LED(100)의 복사 효율 값을 나타낸 것이다. 곡선(14)는 τSRH=0.3ns에서 중간층들(114)이나 전자 차단층(112)이 없는 테스트 LED에 대한 복사 효율 값을 나타낸 것이다. 곡선(16)은 τSRH=0.3ns에서 전자 차단층(112)이 없는 앞에서 설명된 LED(100)에 대한 복사 효율 값을 나타낸 것이다.
도 4의 곡선들을 얻기 위해 사용된 LED(100)과 테스트 LED 내에서, 장벽층들은 In0.12Ga0.88N을 포함하고 발광층들은 In0.3Ga0.7N을 포함한다.
곡선 (10)과 (12)는, 저 비-복사 재결합 효율의 경우, LED(100)의 활성 영역(105)의 일부 장벽층들(108) 내에 중간층들(114)을 추가하는 것이 LED(100)의 복사 효율에 영향을 미치지 않음을 보여준다. 곡선 (14)와 (16)은, 강한 비-복사 재결합 효율의 경우, LED(100)의 활성 영역(105)의 일부 장벽층들(108) 내에 중간층들(114)을 추가하는 것이 LED(100)의 복사 효율을 향상시킴을 보여준다. 따라서, 100 A/cm2의 전류 밀도에 대하여, 중간층들(114)을 추가하는 것은 IQE를 약 28%(곡선 (14))에서 약 37%(곡선 16)으로 변경시킨다.
IQE 향상 효과는 비-복사 재결합들과 연관된 양자 우물들의 수명 τSRH이 줄어들 때 증폭된다. 반면, 결정 품질이 나쁠수록, 비-복사 재결합들의 숫자가 클수록, 이 수명 τSRH가 감소한다. 그러므로 중간층들(114)을 추가하는 것은 활성 영역(105)의 레이어들을 형성하는 결정이 저품질일 때 특히 흥미로운데, 이것은 활성 레이어(106)에서 인듐 비율이 상당한 경우로서, 예컨대 장파장으로 발광을 수행하는 LED의 경우와 같은 것이다. 그러므로, 테스트 LED에 대해 τSRH = 0.3ns인 위에서 설명한 경우를 고려함으로써, τSRH = 3ns에서 LED(100)인 경우에 얻어진 IQE와 비교하는 것이 가능한데, 왜냐면 중간층들(114)을 추가하는 것은 얻어지는 결정의 품질을 향상시키고, 따라서 τSRH 값을 증가시키기 때문이다. 그러므로 중간층들(114)을 추가함으로써 생성되는 LED의 복사 효율의 향상은 앞에서 언급되었던 9% 이득(곡선 (14)와 (16) 사이의 약 28%에서 약 37%로의 IQE 전환)보다 훨씬 크다. 그러므로, 약 100 A/cm2의 전류 밀도에 대하여, IQE 값은 특히 중간층들(114)의 추가 덕분에 약 28%에서 80%에 가깝게 전환된다.
중간층들(114)의 추가에 의해 생성된 IQE 향상은 활성 영역(105) 내의 전하 캐리어 분포의 수정으로써 설명된다. 사실, 장벽층들(108)을 만들기 위해서 GaN의 자리에 InGaN을 사용하는 것은, 장벽층들(108)에 의해 형성된 포텐셜 장벽들을 감소시키는 결과를 낳고, 이동성이 더 낮은 정공들이 더 쉽게 LED(100)의 n 쪽 즉 도 1과 연결되어 앞에서 설명한 예시에서 제1 레이어(102) 쪽에 있는 양자 우물들에 도달하도록 해준다. 이러한 활성 영역의 다른 양자 우물들 사이의 더 균일한 정공 분포는 그러나 LED의 p 쪽으로 가장 가까운 양자 우물 내의 정공 숫자를 감소시키는 경향이 있는데, 즉 p 쪽은 앞의 예시에서 제2 레이어(104) 쪽에 있고 제3 발광층(106.3)에 의해 형성된 양자 우물에 대응하는 그리고 전자들과 정공들에 의해 가장 밀집된 그리고 복사 재결합이 숫자 면에서 더 높은 쪽이다. 정공 전류의 하류방향에 있는, 즉 앞에서 설명한 예제에서 장벽층 (108.2) 및 (108.3)에 있는, 중간층들(114)을 추가하는 것은, 포텐셜 장벽이 생성되어 제2 p-도핑된 레이어(104)에 가장 가깝게 배치된 양자 우물에 놓여있는 정공들을 유지하도록 또한 그러므로 거기에 있는 정공의 총 숫자가 증가하도록 한다. 그러므로 LED(100)의 IQE는 중간층들(114)의 존재 덕분에 테스트 LED에 비하여 향상되는데, 이것은 일어날 수 있는 복사 재결합들의 확률이 그대로 남아있는 주입된 캐리어들의 총 숫자에 대하여 증가하기 때문이다.
도 5의 곡선 (20)은 테스트 LED에 대하여 얻어진 복사 재결합율을 나타내며, 곡선 (22)는 LED(100)에 대하여 얻어진 복사 재결합율을 나타낸다. 곡선 (20)과 (22)는 테스트 LED와 LED(100)에서 전류 밀도 약 100 A/cm2, 수명 τSRH = 0.3ns, 전자 차단층이 없는 경우에 얻어진 것이다. 이 두 개의 곡선 (20) 및 (22)는 실질적으로 제2 p-도핑된 레이어(104)에 가장 가까운 발광층(106.3)에서 발생하는 복사 재결합들의 강한 증가를 보여준다(다른 두 개의 우물들에서의 복사 재결합들은 숫자가 적고 도 5에 도시되지 않았다).
도 6의 곡선 (32) 및 (34)는 각각 테스트 LED의 제3 발광층 (106.3)에서의 전자 및 정공 농도들을 나타낸다. 도 6의 곡선 (36) 및 (38)은 각각 LED(100)에서의 제3 발광층 (106.3)에서 얻어진 전자 및 정공 농도들을 나타낸다. 이 값들은 테스트 LED와 LED(100)에서 전자 차단층이 없이, 수명 τSRH = 0.3ns에서 얻어진 것이다. 약 100 A/cm2의 전류밀도를 고려함으로써, 도 6의 곡선 (32) 내지 (38)은 중간층들(114)을 추가하는 것이 제3 발광층(106.3)을 포함하는 제3 양자 우물에서, 약 13%의 전자 손실 및 약 58%의 정공 이득을 생성하였음을 보여준다. 그러므로 중간층들(114)을 추가하는 것은 p-도핑된 레이어 측에 존재하는 이 마지막 양자 우물 내에서 더 많은 복사 재결합들(캐리어들의 생성의 증가), 그러므로 LED의 IQE 향상을 얻기 위한 더 호의적인 구성이 달성되는 것을 가능케 한다.
도 1과 결합하여 앞에서 설명된 LED(100)의 특정 실시에에서, 각각의 중간층들(114)은 두 개의 이웃한 발광층들(106)을 분리하는 장벽층(108) 내에 배치된다.
제1 대안에 따르면, 활성 영역(105) 내에 단일 중간층(114)이 존재하는 것이 가능하다. 이 경우에, 이 단일 중간층(114)은 마지막 발광층을 분리하는 장벽층 내에 배치되는데, 즉 제2 p-도핑된 레이어(104)에 가장 가까운 것이고, 이 마지막 발광층에 이웃한 발광층이다. 이 제1 대안에 따르면, 활성 영역(105) 내에 존재하는 제1 중간층(114)은 장벽층(108.3) 내에 존재하는 중간층(114.2)에 대응한다.
제2 대안에 따르면, 중간층(114)이 제2 p-도핑된 레이어(104)(도 1의 예시에서는 장벽층(108.4)에 대응되는)에 가장 가까운 것을 제외한 각각의 장벽층(108) 내에 배치된다. 이 제2 대안에 따르면, LED(100)는 그러므로, 중간층들 (114.1) 및 (114.2)에 더하여, 제1 장벽층(108.1) 내에 배치될 수 있는 제3 중간층(114)을 포함한다.
게다가, 앞에서 설명된 모든 실시예들 및 대안들에서, 제1 레이어(102) 내에 하나 또는 그 이상의 중간층들(114)을 포함하는 것이 가능하다. 앞에서와 같이, 이(이들) 중간층(들)(114)의 반도체는 제1 레이어(102)의 반도체보다 높은 밴드갭을 가진다.
활성 영역(105) 내에 배치된 중간층들(114)의 숫자가 무엇이든, 제2 p-도핑된 레이어(104)에 가장 가까운 것에 대응하는 마지막 장벽층 내에는 아무런 중간층(114)이 존재하지 않고, 이 마지막 장벽층에 맞서 배치된 발광층에 정공이 도달하는 것을 방지하지 않기 위해서이다.
특정 실시예 및 앞에서 설명한 대안들에서, 단일 중간층(114)은 장벽층(108) 내에 배치된다. 대안으로서, 동일한 장벽층(108) 내에 여러 중간층들(114)이 배치되는 것도 가능하다.
다른 대안에 따르면, LED(100)가 2개의 장벽층들(108) 사이에 배치된 단일 발광층(106)에 의해 형성된 단일 양자 우물을 포함하는 것이 가능하다. 이 경우에, 적어도 하나의 중간층(114)이 발광층(106)과 제1 레이어(102) 사이에 놓여있는 장벽층 내에 배치된다. 그런 구성에서, 이(들) 중간층(들)은 또한 이(들) 중간층(들)(114)의 존재에 의해 생성된 활성 영역의 결정 품질의 향상을 통해, 또한 양자 우물에서 더 나은 정공 차단을 통해 LED 복사 효율이 향상되고, 그럼으로써 캐리어들의 생산, 따라서 이 우물에서의 복사 재결합들의 숫자가 증가한다.
위에서 설명한 예시적인 실시예들 및 대안들에서, 중간층(들)(114)이 AlInGaN를 포함할 때, 중간층(들) 물질에서 인듐의 조성이 이 레이어 또는 각각의 레이어들 내에서 실질적으로 균일하다. 대안으로, LED(100)가 여러 중간층들(114) 도는 중간층들(114) 중의 하나 또는 여럿을 포함할 때, 중간층들(114)의 AlUInZGa1-U-ZN에 대하여 Z라고 지칭되는 인듐 조성이, 0 또는 양수인 제1 최소값 Z1과 Z1보다 큰 제2 최대값 Z2 사이에서, 중간층(114)이 배치되는(즉, Z축과 평형한) 장벽층(108)과 접촉하는 중간층(114)의 면들에 실질적으로 수직인 방향을 따라, 변화하는 것이 가능하다. 이 방향은 특히 제1 레이어(102)로부터 제2 레이어(104)로의 방향을 가리키는 것일 수 있고, 즉 낮은 인듐 농도(Z1)인 중간층(114)의 부분이 제1 레이어(102)의 한 쪽에 놓여있거나, 제2 레이어(104)에서 제1 레이어(102)로의 방향일 수도 있다. 최대 인듐 농도(Z2)는 중간층(114)이 그 안에 배치된 장벽층(108)의 그것보다 낮다. 중간층(114)이 그 안에 배치된 장벽층(108)이 InYGa1-YN을 포함하는 것을 고려함으로써, 값 Z2는 유리하게 Z2 ≤ 0.8*Y가 된다. LED(100)가 여러 중간층들(114)을 포함할 때, 중간층들(114)의 InGaN의 가변적인 인듐 농도는 한 중간층(114)으로부터 다른 중간층에서 동일할 수 있고, 또는 한 중간층(114)으로부터 다른 중간층에서 상이할 수 있다(이 경우에는 Z1과 Z2 값이 한 중간층(114)으로부터 다른 중간층에서 상이하게 될 것이다.)
위에서 설명한 예시적인 실시예들 및 대안들에서, 장벽층(들) 물질에서의 인듐 조성은 이 레이어 또는 각각의 레이어들 내에서 실질적으로 동일하다. 대안으로서, 하나 또는 그 이상의 장벽층들(108)의 예컨대 InYGa1-YN에 대하여 Y로 불리는 인듐 조성이 제1 최소값 Y1으로부터 Y1 보다 큰 제2 최대값으로, LED(100)의 상이한 레이어들이 적층되는(즉, Z축에 평행하게) 방향을 따라 변화하는 것이 가능하다. 낮은 인듐 농도(Y1)을 가진 장벽층(108)의 부분은 바람직하게는 제1 레이어(102) 쪽에, 또는 제2 레이어(104) 쪽에 놓여있을 수 있다. 장벽층(108)이 그러한 가변적인 인듐 농도를 가지고 하나 또는 그 이상의 중간층들(114)이 배치된 경우에, 최소 인듐 농도(Y1)은 이(들) 중간층(들)(114)의 농도(들)보다 높은데, 즉 0 ≤ Z ≤ Y1이다.
아래에 제시된 두 대안 모두가 결합될 수 있는데, 즉 하나 또는 그 이상의 중간층들(114)이 그들의 두께를 따라 변화하는 인듐 농도를 가지고, 그 두께를 따라 변화하는 인듐 농도를 가진 하나 또는 그 이상의 장벽층(108) 내에 배치될 수 있다. 이 경우에, 이 가변적인 농도들은 Z2 < Y1이 된다.
다른 대안에 따르면, LED(100)는 n-도핑된 InGaN의 버퍼층을 포함할 수 있는데, 제1 레이어(102)와 활성 영역(105) 사이에 배치된 것이다. 그러한 버퍼층은 문서 WO 2014/154690 A1에 설명된 것에 대응될 수 있다.
도 1에 나타낸 것과 같은 LED(100)의 구조로부터, 전극들이 만들어져서 제1 레이어(102) 및 제2 레이어(104)가 전기적으로 연결된다. 그러므로, 제1 전극은 레이어들 (104), (112), (105) 및 (102)의 일부분을 에칭(etching)하는 것에 의해 만들어질 수 있고, 제1 전극은 제1 레이어(102)의 측면에서 제1 레이어(102)와 전기적으로 접촉할 수 있다. 대안으로서, 제1 전극은 레이어(110)를 제거하고 제1 레이어(102)의 아래쪽 표면에 맞서 제1 전극을 형성하는 것에 의해 만들어질 수 있다. 어느 경우든, 제2 전극은 제2 레이어(104)의 위쪽 면에 맞서 만들어질 수 있다.
교대하는 양자 우물들과 장벽층들, 그리고 하나 또는 그 이상의 중간층들에 의해 형성된 활성 영역을 포함하는 앞에서 설명된 LED(100)는, 기판 상에 형성된 레이어들의 적층의 형태인 평판 다이오드로서 만들어질 수 있는데, 도면 1에 도시된 것처럼, 상이한 레이어들의 주된 표면은 기판 평면에 평행하게 ((X, Y) 평면에 평행하게) 배치될 수 있다. 대안으로서, 예컨대 문서 WO 2014/154690 A1에서 설명된 것과 같이, LED(100)는 축상 또는 반경방향 나노와이어(nanowire)로서 만들어질 수 있다.

Claims (12)

  1. n-도핑된 반도체를 포함하는 제1 레이어(102) 및 p-도핑된 반도체를 포함하는 제2 레이어(104)로서, 상기 제1 레이어(102) 및 상기 제2 레이어(104)는 p-n 접합을 형성하는, 제1 레이어(102) 및 제2 레이어(104);
    상기 제1 레이어(102) 및 상기 제2 레이어(104) 사이에 배치된 활성 영역(105)으로서, 상기 활성 영역(105)은, InxGa1-xN를 포함하고 양자 우물(quantum well)을 형성하도록 구성되는 적어도 하나의 발광층(106); 및 InYGa1-YN를 포함하고 그 사이에 상기 발광층(106)이 배치되는 적어도 두 개의 장벽층(108);을 포함하며, X와 Y는 0 < Y < X인 실수(real number)인, 활성 영역(105);
    중간층(114)으로서, 상기 발광층(106) 및 상기 제1 레이어(102) 사이에 놓여있는 상기 장벽층(108) 내에 배치되어, 상기 장벽층(108)의 부분들이 상기 중간층(114)의 어느 한 쪽에 배치되거나 또는 상기 장벽층(108)과 상기 발광층(106) 사이에 배치되고, 상기 중간층(114)은 그 밴드갭이 상기 장벽층(108)의 상기 반도체의 밴드갭보다 높은 III-N형 반도체를 포함하는, 중간층(114);을 적어도 포함하고,
    상기 제2 레이어(104)는 GaN를 포함하고 상기 제1 레이어(102)는 InvGa1-vN를 포함하며, V는 0 < V인 실수이거나; 또는
    상기 제2 레이어(104)는 InwGa1-wN를 포함하고 상기 제1 레이어(102)는 InvGa1-vN를 포함하며, V와 W는 0 < W < Y 및 0 < W < V인 실수들인;
    발광 다이오드(100).
  2. 제 1 항에 있어서,
    InGaN를 포함하고 상기 제1 레이어(102)가 그 위에 배치되는 성장 기판(growth substrate)(110);을 더 포함하고, 상기 제1 레이어(102)는 0 < V인 InvGa1-vN를 포함하고, 상기 제2 레이어(104)는 0 < W인 InwGa1-wN를 포함하는, 발광 다이오드(100).
  3. 앞선 청구항들 중 어느 한 항에 있어서,
    상기 중간층(114)의 상기 두께는 0.25nm에서 10nm 사이인, 발광 다이오드(100).
  4. 앞선 청구항들 중 어느 한 항에 있어서,
    상기 중간층(114)의 상기 반도체는 실수인 U와 Z가 0 ≤ U + Z ≤ 1이고 0 ≤ Z < Y인 AlUInZGa1-U-ZN를 포함하거나 BGaN를 포함하는, 발광 다이오드(100).
  5. 제 4 항에 있어서,
    상기 중간층(114)의 상기 반도체가 AlUInZGa1-U-ZN를 포함할 경우, 상기 중간층(114)과 상기 중간층(114)이 그 안에 배치된 상기 장벽층(108)의 상기 반도체들의 인듐 농도 Z 및 Y는 Z ≤ 0.8*Y인, 발광 다이오드(100).
  6. 제 4 항 및 제 5 항 중 어느 한 항에 있어서,
    상기 중간층(114)의 상기 반도체가 AlUInZGa1-U-ZN를 포함할 경우, 상기 중간층(114)의 상기 반도체의 상기 인듐 농도 Z는 제1 최소값 Z1과 Z1보다 큰 제2 최대값 Z2 사이에서, 그 안에 상기 중간층(114)이 배치된 상기 장벽층(108)과 접촉한 상기 중간층(114)의 면들에 실질적으로 수직한(substantially perpendicular) 방향을 따라 가변하고, 0 ≤ Z1 < Z2 < Y인, 발광 다이오드(100).
  7. 앞선 청구항들 중 어느 한 항에 있어서,
    그 안에 상기 중간층(114)이 그 안에 배치되는 적어도 상기 장벽층(108)의 상기 반도체의 상기 인듐 농도 Y는 제1 최소값 Y1과 Y1보다 큰 제2 최대값 Y2 사이에서, 상기 중간층(114)과 접촉한 상기 장벽층(108)의 상기 면들에 실질적으로 수직한 방향을 따라 가변하고, 0 ≤ Y1 < Y2 < Z인, 발광 다이오드(100).
  8. 앞선 청구항들 중 어느 한 항에 있어서,
    상기 활성 영역(105)은 InGaN를 포함하고 각각이 양자 우물을 형성할 수 있는 여러 발광층들(106); 및 InGaN를 포함하고 각각의 발광층(106)이 두 개의 장벽층들(108) 사이에 배치되는 여러 장벽층들(108);을 포함하고, 장벽층들(108)은 상기 발광층(106)의 두 개의 반대되는 면들에서 상기 발광층(106)과 접촉하고;
    상기 중간층(114)은 상기 발광층들(106) 중의 하나 및 상기 제1 레이어(102) 사이에 놓여있는 상기 장벽층들(108) 중의 하나에 배치되고, 상기 장벽층들(108) 중의 상기 하나의 부분들은 상기 중간층(114)의 어느 한 쪽 상에 배치되거나, 상기 장벽층들(108) 및 상기 발광층들(106) 중의 상기 하나 사이에 배치되고,
    상기 중간층(114)의 상기 반도체의 상기 밴드갭은 상기 장벽층(108)의 상기 반도체의 밴드갭보다 높고, 상기 발광층(106)의 InGaN 내의 상기 인듐 농도들은 상기 장벽층들(108)의 InGaN 내의 인듐 농도들보다 높은, 발광 다이오드(100).
  9. 제 8 항에 있어서,
    여러 중간층들(114)을 포함하여, 하나 또는 그 이상의 상기 중간층들(114)은 상기 발광층들(106) 중의 하나와 상기 제1 레이어(102) 사이에 놓여있는 하나 또는 그 이상의 상기 장벽층들(108)에 배치되고, 상기 하나 또는 그 이상의 장벽층들(108)의 부분들은 각각의 상기 중간층(114)의 어느 한 쪽에 배치되는, 발광 다이오드(100).
  10. 제 8 항 또는 제 9 항 중 어느 한 항에 있어서,
    상기 발광층(106)의 InGaN에서 상기 인듐 농도는 서로 간에 실질적으로 동일(substantially equal)한, 발광 다이오드(100).
  11. 앞선 청구항들 중 어느 한 항에 있어서,
    n-도핑된 반도체의 버퍼층;을 더 포함하고, 버퍼층은 상기 제1 레이어(102) 및 상기 활성 영역(105) 사이에 배치되고, 상기 버퍼층의 상기 n-도핑된 반도체는 상기 제2 레이어(104)의 상기 p-도핑된 반도체의 상기 밴드갭 에너지의 약 97% 이하인 밴드갭 에너지를 포함하는, 발광 다이오드(100).
  12. 앞선 청구항들 중 어느 한 항에 있어서,
    상기 제2 레이어(104)의 상기 반도체의 더 높은 밴드갭을 가지고, 상기 제2 레이어(104) 및 상기 활성 영역(105) 사이에 배치되는, 적어도 하나의 III-N형 p-도핑된 반도체를 포함하는 전자 차단층(112)을 더 포함하는, 발광 다이오드.
KR1020187034209A 2016-04-27 2017-04-25 발광 영역의 적어도 하나의 장벽층 내에 위치한 적어도 하나의 더 넓은 밴드갭 중간층을 포함하는 발광 다이오드 KR102358403B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1653738 2016-04-27
FR1653738A FR3050872B1 (fr) 2016-04-27 2016-04-27 Diode electroluminescente comprenant au moins une couche intermediaire de plus grand gap disposee dans au moins une couche barriere de la zone active
PCT/EP2017/059711 WO2017186666A1 (fr) 2016-04-27 2017-04-25 Diode électroluminescente comprenant au moins une couche intermédiaire de plus grand gap disposée dans au moins une couche barrière de la zone émettrice de lumière

Publications (2)

Publication Number Publication Date
KR20180137017A true KR20180137017A (ko) 2018-12-26
KR102358403B1 KR102358403B1 (ko) 2022-02-04

Family

ID=56101740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187034209A KR102358403B1 (ko) 2016-04-27 2017-04-25 발광 영역의 적어도 하나의 장벽층 내에 위치한 적어도 하나의 더 넓은 밴드갭 중간층을 포함하는 발광 다이오드

Country Status (7)

Country Link
US (1) US10629773B2 (ko)
EP (1) EP3449514B1 (ko)
JP (1) JP2019517133A (ko)
KR (1) KR102358403B1 (ko)
CN (1) CN109075223B (ko)
FR (1) FR3050872B1 (ko)
WO (1) WO2017186666A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10651343B2 (en) * 2017-02-28 2020-05-12 King Abdullah University Of Science And Technology Integration of III-nitride nanowire on transparent conductive substrates for optoelectronic and electronic devices
CN111180561B (zh) * 2019-12-27 2021-06-29 华灿光电(苏州）有限公司 AlGaInP基发光二极管芯片及其制作方法
JP7466084B2 (ja) 2022-02-16 2024-04-12 日亜化学工業株式会社 発光素子

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356256A (ja) * 2003-05-28 2004-12-16 Sharp Corp 窒化物半導体発光素子及びその製造方法
US20060054926A1 (en) * 2004-09-13 2006-03-16 Hacene Lahreche High electron mobility transistor piezoelectric structures
JP2007294877A (ja) * 2006-03-31 2007-11-08 Fujifilm Corp 半導体層とその成膜方法、及び半導体発光素子
US20090278113A1 (en) * 2008-05-09 2009-11-12 Samsung Electro-Mechanics Co., Ltd. Nitride semiconductor light emitting device
JP4475357B1 (ja) * 2009-06-17 2010-06-09 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ素子、及びｉｉｉ族窒化物半導体レーザ素子を作製する方法
US20160049544A1 (en) * 2013-03-28 2016-02-18 Commissariat A L'energie Atomique Et Aux Energies Alternatives Light-emitting diode with multiple quantum wells and asymmetric p-n junction

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270894A (ja) * 2001-03-08 2002-09-20 Mitsubishi Cable Ind Ltd 半導体発光素子
JP4285949B2 (ja) * 2002-06-27 2009-06-24 シャープ株式会社 窒化物半導体発光素子
KR100482511B1 (ko) 2004-02-05 2005-04-14 에피밸리 주식회사 Ⅲ-질화물계 반도체 발광소자
JP4843284B2 (ja) * 2005-09-22 2011-12-21 パナソニック電工株式会社 半導体発光素子およびその製造方法
JP2007214221A (ja) * 2006-02-08 2007-08-23 Sharp Corp 窒化物半導体レーザ素子
JP5493252B2 (ja) * 2007-06-28 2014-05-14 日亜化学工業株式会社 半導体発光素子
JP2009027022A (ja) * 2007-07-20 2009-02-05 Rohm Co Ltd 窒化物半導体発光素子
JP2009152552A (ja) * 2007-12-18 2009-07-09 Seoul Opto Devices Co Ltd 多重量子井戸構造の活性領域を有する発光ダイオード
CN101911317B (zh) * 2007-12-28 2012-06-06 日亚化学工业株式会社 半导体发光元件及其制造方法
US7687799B2 (en) * 2008-06-19 2010-03-30 Intel Corporation Methods of forming buffer layer architecture on silicon and structures formed thereby
US8106403B2 (en) * 2009-03-04 2012-01-31 Koninklijke Philips Electronics N.V. III-nitride light emitting device incorporation boron
JP4940317B2 (ja) * 2010-02-25 2012-05-30 株式会社東芝 半導体発光素子及びその製造方法
JP2013093399A (ja) * 2011-10-25 2013-05-16 Toshiba Corp 半導体発光素子
US8816320B2 (en) * 2012-01-23 2014-08-26 Stanley Electric Co., Ltd. GaN-containing semiconductor light emitting device
US8975616B2 (en) * 2012-07-03 2015-03-10 Liang Wang Quantum efficiency of multiple quantum wells
CN105074941B (zh) * 2012-12-06 2019-10-08 首尔伟傲世有限公司 发光二极管、照明模块、照明设备和背光单元
TWI593135B (zh) 2013-03-15 2017-07-21 索泰克公司 具有含氮化銦鎵之主動區域之半導體結構，形成此等半導體結構之方法，以及應用此等半導體結構形成之發光元件
JP2014229648A (ja) * 2013-05-20 2014-12-08 シャープ株式会社 半導体発光素子
JP2015038949A (ja) * 2013-07-17 2015-02-26 株式会社東芝 半導体発光素子及びその製造方法
JP2015050224A (ja) * 2013-08-30 2015-03-16 学校法人東京理科大学 Ｉｉｉ−ｖ族窒化物半導体、半導体発光素子、半導体発光装置、光触媒半導体素子、光触媒酸化還元反応装置および光電気化学反応実行方法
FR3012676A1 (fr) * 2013-10-25 2015-05-01 Commissariat Energie Atomique Diode electroluminescente a puits quantiques separes par des couches barrieres d'ingan a compositions d'indium variables
WO2016047386A1 (ja) * 2014-09-22 2016-03-31 シャープ株式会社 窒化物半導体発光素子
CN104362232B (zh) * 2014-10-28 2019-03-29 天津三安光电有限公司 一种发光二极管
US9985168B1 (en) * 2014-11-18 2018-05-29 Cree, Inc. Group III nitride based LED structures including multiple quantum wells with barrier-well unit interface layers
JP5877487B1 (ja) * 2014-12-26 2016-03-08 パナソニックＩｐマネジメント株式会社 発光装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356256A (ja) * 2003-05-28 2004-12-16 Sharp Corp 窒化物半導体発光素子及びその製造方法
US20060054926A1 (en) * 2004-09-13 2006-03-16 Hacene Lahreche High electron mobility transistor piezoelectric structures
JP2007294877A (ja) * 2006-03-31 2007-11-08 Fujifilm Corp 半導体層とその成膜方法、及び半導体発光素子
US20090278113A1 (en) * 2008-05-09 2009-11-12 Samsung Electro-Mechanics Co., Ltd. Nitride semiconductor light emitting device
JP4475357B1 (ja) * 2009-06-17 2010-06-09 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ素子、及びｉｉｉ族窒化物半導体レーザ素子を作製する方法
US20160049544A1 (en) * 2013-03-28 2016-02-18 Commissariat A L'energie Atomique Et Aux Energies Alternatives Light-emitting diode with multiple quantum wells and asymmetric p-n junction

Also Published As

Publication number Publication date
FR3050872A1 (fr) 2017-11-03
FR3050872B1 (fr) 2019-06-14
JP2019517133A (ja) 2019-06-20
CN109075223A (zh) 2018-12-21
EP3449514A1 (fr) 2019-03-06
WO2017186666A1 (fr) 2017-11-02
CN109075223B (zh) 2021-07-27
US20190157505A1 (en) 2019-05-23
EP3449514B1 (fr) 2020-05-13
US10629773B2 (en) 2020-04-21
KR102358403B1 (ko) 2022-02-04

Similar Documents

Publication Publication Date Title
US10944025B2 (en) Light-emitting diode with multiple quantum wells and asymmetric p-n junction
CN108028300B (zh) 氮化物半导体发光元件
KR100649749B1 (ko) 질화물 반도체 발광 소자
KR100604406B1 (ko) 질화물 반도체 소자
TWI403002B (zh) 半導體發光元件
KR20070068303A (ko) Ｌｅｄ 구조
JP2010532926A (ja) 放射線放出半導体ボディ
KR101909961B1 (ko) 광전자 컴포넌트
CN102099918A (zh) 光电子半导体器件
US11522106B2 (en) Nitride-based light-emitting diode device
KR102358403B1 (ko) 발광 영역의 적어도 하나의 장벽층 내에 위치한 적어도 하나의 더 넓은 밴드갭 중간층을 포함하는 발광 다이오드
KR100924454B1 (ko) 발광 소자
US10027090B2 (en) Laser diode chip
KR100604423B1 (ko) 질화물 반도체 소자
KR100495824B1 (ko) 반도체 엘이디 소자
US10388829B2 (en) Radiation-emitting semiconductor device
US20220271192A1 (en) Optoelectronic semiconductor chip
US20130069035A1 (en) Semiconductor light emitting device
US9306114B2 (en) III-V compound semiconductor-based-light-emitting diode device with embedded charge carrier barrier
Shih et al. Design of GaN-based multicolor tunnel-junction light-emitting diodes
KR102444467B1 (ko) 발광 다이오드
JP2003514402A (ja) 相分離が抑制されたｉｉｉ族窒化物材料系を用いた半導体構造及び製造方法
KR100716792B1 (ko) 질화물 반도체 소자
Huang et al. Achievement of 110-nm-Wide Spectral Width in Monolithic Tunnel-Junction Light-Emitting Diode
CN111326616A (zh) 一种半导体发光元件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant