KR20180129644A - 칩의 곡률을 측정하는 방법 및 측정하는 장치 - Google Patents

칩의 곡률을 측정하는 방법 및 측정하는 장치 Download PDF

Info

Publication number
KR20180129644A
KR20180129644A KR1020180054884A KR20180054884A KR20180129644A KR 20180129644 A KR20180129644 A KR 20180129644A KR 1020180054884 A KR1020180054884 A KR 1020180054884A KR 20180054884 A KR20180054884 A KR 20180054884A KR 20180129644 A KR20180129644 A KR 20180129644A
Authority
KR
South Korea
Prior art keywords
chip
holding means
holding
curvature
supporting
Prior art date
Application number
KR1020180054884A
Other languages
English (en)
Inventor
사카에 마츠자키
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20180129644A publication Critical patent/KR20180129644A/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00Measuring arrangements characterised by the use of optical techniques
    • G01B11/24Measuring arrangements characterised by the use of optical techniques for measuring contours or curvatures
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B7/00Measuring arrangements characterised by the use of electric or magnetic techniques
    • G01B7/28Measuring arrangements characterised by the use of electric or magnetic techniques for measuring contours or curvatures
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N3/00Investigating strength properties of solid materials by application of mechanical stress
    • G01N3/20Investigating strength properties of solid materials by application of mechanical stress by applying steady bending forces

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length Measuring Devices With Unspecified Measuring Means (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(과제) 칩의 항절 강도를 평가할 때의 그 칩의 파괴시에 있어서의 곡률을 측정한다.
(해결 수단) 칩의 절곡 시험에 있어서 칩이 파괴될 때의 칩의 곡률을 측정하는 방법으로서, 칩의 일단측의 제 1 영역을 제 1 유지 수단의 지지면 상에 유지함과 함께 그 칩의 타단측의 제 2 영역을 제 2 유지 수단의 지지면 상에 유지하는 칩 유지 스텝과, 칩의 그 제 1 영역과, 그 제 2 영역 사이의 측정 영역의 단면 형상이 원호상이 되도록, 그 제 1 유지 수단과, 그 제 2 유지 수단을 상대 이동시켜, 그 제 1 유지 수단의 지지면과, 그 제 2 유지 수단의 지지면을 대면시키는 제 1 이동 스텝과, 그 제 1 유지 수단과, 그 제 2 유지 수단을 서로 가까워지는 방향으로 상대적으로 이동시키는 제 2 이동 스텝과, 칩이 파괴된 것을 검출하는 칩 파괴 검출 스텝과, 그 칩의 파괴가 검출되었을 때의 그 측정 영역의 곡률을 검출하는 곡률 검출 스텝을 구비한다.

Description

칩의 곡률을 측정하는 방법 및 측정하는 장치{MEASURING METHOD AND MEASURING APPARATUS FOR CURVATURE OF CHIP}
본 발명은, 칩의 항절 강도를 평가할 때 칩의 곡률을 측정하는 방법 및 칩의 항절 강도를 평가할 때의 칩의 곡률을 측정하는 장치에 관한 것이다.
반도체 웨이퍼의 표면에는 복수의 분할 예정 라인이 격자상으로 나열되도록 설정되고, 그 분할 예정 라인에 의해 구획되는 각 영역의 각각에 IC 나 LSI 등의 디바이스가 형성된다. 그리고, 그 분할 예정 라인을 따라 그 반도체 웨이퍼가 분할되면, 디바이스를 갖는 개개의 칩이 형성된다.
반도체 웨이퍼나 칩에 큰 충격이 가해지면, 크랙이나 균열 등의 손상이 발생하여 디바이스의 기능이 없어지는 경우가 있다. 그 때문에, 소정 수준의 항절 강도를 갖는 칩을 개발할 수 있도록, 반도체 웨이퍼나 시작 (試作) 된 칩의 항절 강도가 측정된다. 항절 강도를 평가하는 수법에는, 예를 들어, SEMI (Semiconductor Equipment and Materials International) 규격 G86-0303 으로 규정되는 3 점 굽힘 (3-Point Bending) 법이 있다.
예를 들어, 반도체 웨이퍼의 항절 강도를 3 점 굽힘법에 의해 측정하는 경우, 2 개의 원주상의 지지체를 넘어뜨려 서로 평행하게 나열하고, 그 지지체의 측면 상에 측정 대상이 되는 반도체 웨이퍼를 그 지지체에 대해 고정하지 않고 올린다. 그리고, 원주상의 압자를 그 2 개의 지지체 사이의 그 반도체 웨이퍼의 상방에 또한 그 2 개의 지지체에 평행하게 배치한다. 그리고, 그 압자에 의해 그 반도체 웨이퍼를 상방으로부터 가압하여 파괴하고, 그 때 그 반도체 웨이퍼에 가해지고 있던 하중을 강도로서 측정한다 (특허문헌 1 참조).
일본 공개특허공보 2014-222714호
최근, 전자 기기 등의 소형화 및 박형화의 경향이 현저하다. 그에 수반하여 그 전자 기기 등에 탑재되는 칩의 소형화 및 박형화의 경향도 현저하고, 예를 들어, 두께가 30 ㎛ 이하인 극박 칩이 제조되고 있다. 그 극박 칩의 항절 강도를 평가하기 위해서 3 점 굽힘법에 의한 측정을 실시하고자 하면, 측정시에 압자로 칩을 가압해도 칩이 휠 뿐으로 칩을 파괴할 수 없어 항절 강도를 측정할 수 없다는 문제가 발생한다.
본 발명은 이러한 문제를 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 칩의 항절 강도를 평가할 때의 그 칩의 파괴시에 있어서의 곡률을 측정할 수 있는 방법 및 그 곡률을 측정할 수 있는 장치를 제공하는 것이다.
본 발명의 일 양태에 의하면, 칩의 절곡 시험에 있어서 칩이 파괴될 때의 칩의 곡률을 측정하는 방법으로서, 절곡하기 전 상태의 칩의 일단측의 제 1 영역을 상면이 지지면이 되는 제 1 지지체를 포함하는 제 1 유지 수단의 그 지지면 상에 유지함과 함께 그 칩의 타단측의 제 2 영역을 상면이 지지면이 되는 제 2 지지체를 포함하는 제 2 유지 수단의 지지면 상에 유지하는 칩 유지 스텝과, 그 유지 스텝을 실시한 후, 칩의 그 제 1 영역과, 그 제 2 영역 사이의 측정 영역을 굴곡시키면서 그 측정 영역의 단면 형상이 원호상이 되도록, 그 제 1 유지 수단의 제 1 지지체와, 그 제 2 유지 수단의 제 2 지지체를 상대 이동시켜, 그 제 1 유지 수단의 지지면과, 그 제 2 유지 수단의 지지면을 대면시키는 제 1 이동 스텝과, 그 제 1 이동 스텝을 실시한 후, 그 제 1 유지 수단의 지지면과, 그 제 2 유지 수단의 지지면이 대면한 상태에서 그 제 1 유지 수단의 제 1 지지체와, 그 제 2 유지 수단의 제 2 지지체를 서로 가까워지는 방향으로 상대적으로 이동시키는 제 2 이동 스텝과, 그 제 1 이동 스텝 또는 그 제 2 이동 스텝의 실시 중에 칩이 파괴된 것을 검출하는 칩 파괴 검출 스텝과, 그 칩 파괴 검출 스텝에 있어서 칩의 파괴가 검출되었을 때의 그 측정 영역의 곡률을 검출하는 곡률 검출 스텝을 구비한 것을 특징으로 하는 칩의 곡률을 측정하는 방법이 제공된다.
또, 본 발명의 다른 일 양태에 의하면, 칩의 절곡 시험에 있어서 칩이 파괴될 때의 칩의 곡률을 측정하는 장치로서, 절곡하기 전 상태의 칩의 일단측의 제 1 영역을 제 1 지지체 상면의 제 1 지지면 상에 유지하는 제 1 유지 수단과, 칩의 타단측의 제 2 영역을 제 2 지지체 상면의 제 2 지지면 상에 유지하는 제 2 유지 수단과, 그 제 1 유지 수단과, 그 제 2 유지 수단에 유지된 칩의 그 제 1 영역과, 그 제 2 영역 사이의 측정 영역을 굴곡시키면서 그 측정 영역의 단면 형상이 원호상이 되도록, 그 제 1 유지 수단의 제 1 지지체와, 그 제 2 유지 수단의 제 2 지지체를 상대 이동시켜 그 제 1 지지면과, 그 제 2 지지면을 대면시키고, 이어서, 그 제 1 유지 수단의 제 1 지지체와, 그 제 2 유지 수단의 제 2 지지체를 서로 가까워지는 방향으로 상대적으로 이동시키는 이동 수단과, 그 이동 수단에 의한 그 제 1 유지 수단의 제 1 지지체와, 그 제 2 유지 수단의 제 2 지지체의 상대 이동 중에 칩이 파괴된 것을 검출하는 칩 파괴 검출 수단과, 그 칩 파괴 검출 수단에 의해 칩의 파괴가 검출되었을 때의 그 측정 영역의 곡률을 검출하는 곡률 검출 수단을 구비한 것을 특징으로 하는 칩의 곡률을 측정하는 장치가 제공된다.
본 발명의 일 양태에 있어서는, 칩의 일단측의 제 1 영역을 유지하는 제 1 유지 수단과, 칩의 타단측의 제 2 영역을 유지하는 제 2 유지 수단이 사용된다. 먼저, 측정 대상이 되는 칩을 그 제 1 유지 수단의 제 1 지지체 상면의 지지면 상과, 그 제 2 유지 수단의 제 2 지지체 상면의 지지면 상에 유지한다. 그리고, 제 1 유지 수단의 제 1 지지체와, 제 2 유지 수단에 제 2 지지체를 상대 이동시켜 칩의 그 제 1 영역과, 그 제 2 영역에 협지되는 측정 영역을 굴곡시켜, 그 측정 영역에 파괴를 발생시킨다.
칩의 측정 영역을 굴곡시키기 위해서는, 먼저, 그 측정 영역의 단면 형상이 원호상이 되도록, 제 1 유지 수단의 제 1 지지체와, 제 2 유지 수단의 제 2 지지체를 상대 이동시켜 제 1 유지 수단의 지지면과, 제 2 유지 수단의 지지면을 대면시킨다. 이 과정에 있어서 칩에 파괴가 발생한 경우, 파괴가 발생했을 때의 측정 영역의 곡률을 측정한다.
제 1 유지 수단의 지지면과, 제 2 유지 수단의 지지면을 대면시킬 때까지의 동안에 칩이 파괴되지 않는 경우, 추가로, 제 1 유지 수단의 제 1 지지체와, 제 2 유지 수단의 제 2 지지체를 서로 가깝게 하여 거리를 작게 함으로써 측정 영역의 곡률을 크게 해 간다. 그리고, 칩에 파괴가 발생한 것이 검출된 경우, 파괴가 발생했을 때의 측정 영역의 곡률을 측정한다.
이와 같이, 제 1 유지 수단과, 제 2 유지 수단을 사용하여 칩을 굴곡시키면, 상기 서술한 3 점 굽힘법을 실시하는 경우보다 칩의 곡률을 크게 할 수 있다. 그 때문에, 극박 칩의 항절 강도를 평가하는 경우에도, 칩이 파괴될 정도로 곡률을 크게 할 수 있다. 그리고, 파괴가 발생했을 때의 칩의 곡률을 측정하면 극박 칩의 항절 강도를 평가할 수 있다.
따라서, 본 발명에 의하면, 칩의 항절 강도를 평가할 때의 그 칩의 파괴시에 있어서의 곡률을 측정할 수 있는 방법 및 그 곡률을 측정할 수 있는 장치가 제공된다.
도 1 은 곡률을 측정하는 장치를 모식적으로 나타내는 측면도이다.
도 2 는 곡률을 측정하는 장치의 가압 유닛을 모식적으로 나타내는 사시도이다.
도 3 은 곡률을 측정하는 장치의 테이블을 모식적으로 나타내는 사시도이다.
도 4 는 곡률을 측정하는 장치의 유지 유닛을 모식적으로 나타내는 사시도이다.
도 5 는 유지 유닛의 단면 모식도이다.
도 6 의 (A) 는, 칩 유지 스텝에 있어서의 유지 유닛과 칩을 모식적으로 나타내는 측면도이고, 도 6 의 (B) 는, 제 1 이동 스텝에 있어서의 유지 유닛과 칩을 모식적으로 나타내는 측면도이다.
도 7 은 제 2 이동 스텝에 있어서의 유지 유닛을 모식적으로 나타내는 측면도이다.
먼저, 본 실시형태에 관련된 칩의 곡률을 측정하는 장치에 대해 설명한다. 도 1 은 그 장치를 모식적으로 나타내는 측면도이다. 그 장치 (2) 는, 가압 유닛 (2a) 과, 테이블 (2b) 과, 유지 유닛 (2c) 을 구비하고, 칩 (1) 을 굴곡시켜 칩 (1) 의 곡률을 서서히 크게 하는 기능을 갖는다.
도 2 에, 그 장치 (2) 의 가압 유닛 (2a) 을 모식적으로 나타낸다. 가압 유닛 (2a) 은, 상면이 대체로 평탄한 사각형상의 받침대 (6) 를 가지고 있다. 받침대 (6) 의 상면의 네 귀퉁이 부근에는, 각각, 대체로 동일한 높이로 구성된 원주상의 지주 (8) 가 세워 형성되어 있다. 각 지주 (8) 의 상단에는, 평판상의 천판 (4) 이 장착되어 있다. 요컨대, 천판 (4) 은 지주 (8) 에 의해 지지되어 있다.
받침대 (6) 의 상면에는, 승강기 (10) 가 배치되어 있다. 승강기 (10) 는, 받침대 (6) 의 상면에 고정되는 고정 플레이트 (10a) 를 가지고 있다. 고정 플레이트 (10a) 의 상면에는, 상하 방향으로 신축되는 신축 기구 (10b) 가 배치되어 있고, 이 신축 기구 (10b) 의 상단부에는, 평판상의 스테이지 (12) 가 형성되어 있다.
신축 기구 (10b) 의 측부에는, 높이 조절 나사 (14) 가 형성되어 있고, 이 높이 조절 나사 (14) 를 회전시킴으로써, 신축 기구 (10b) 를 신축시켜 스테이지 (12) 의 높이를 변경할 수 있다. 예를 들어, 스테이지 (12) 를 상승시킴으로써, 천판 (4) 과 스테이지 (12) 사이에 배치되는 것을 천판 (4) 과 스테이지 (12) 사이에 두고 가압할 수 있다.
천판 (4) 의 상면측에는, 스테이지 (12) 의 높이를 측정하기 위한 디지털 게이지 (16) 의 본체 (16a) 가 배치되어 있다. 본체 (16a) 의 하부에는, 상하 방향으로 움직이는 축 (16b) 이 삽입되어 있다. 축 (16b) 은, 천판 (4) 을 상하 방향으로 관통하는 관통공에 통과되고 있다. 또, 축 (16b) 의 하단은, 스테이지 (12) 의 상면에 접하고 있다.
이 디지털 게이지 (16) 에 의해, 스테이지 (12) 의 높이에 상당하는 축 (16b) 의 하단의 높이를 측정할 수 있다. 디지털 게이지 (16) 의 본체 (16a) 에는, 신호선 (16c) 을 개재하여 표시부 (18) 가 접속되어 있다. 표시부 (18) 에는, 디지털 게이지 (16) 에 의해 측정된 축 (16b) 의 하단의 높이 (즉, 스테이지 (12) 의 높이) 가 표시된다.
스테이지 (12) 의 상면에는 테이블 (2b) 이 설치된다. 도 3 은, 테이블 (2b) 을 모식적으로 나타내는 사시도이다. 도 3 에 나타내는 바와 같이, 테이블 (2b) 은, 대체로 사각형의 상면 (20) 을 갖는 평판상으로 구성되어 있다. 이 테이블 (2b) 의 상면 (20) 측의 중앙 부근에는, 테이블 (2b) 의 상면 (20) 을 2 개의 사각형의 영역 (20a, 20b) 으로 나누는 홈 (22) 이 형성되어 있다.
홈 (22) 에 의해 2 개로 나뉜 상면 (20) 의 일방측의 영역 (20a) 에는, 상하 방향으로 신축되는 4 개의 스프링 (24) 의 하단측이 장착되어 있다. 각 스프링 (24) 의 상단부에는, 스프링 상판 (26) 이 형성되어 있다. 이 테이블 (2b) 의 상면 (20) 에는 유지 유닛 (2c) 이 배치된다.
도 4 는, 유지 유닛 (2c) 을 모식적으로 나타내는 사시도이다. 도 4 에 나타내는 바와 같이, 유지 유닛 (2c) 은, 영역 (20a) 의 4 개의 스프링 (24) 으로 둘러싸인 영역에 배치되는 제 1 유지 수단 (28) 과, 영역 (20b) 에 배치되는 제 2 유지 수단 (30) 을 구비한다. 제 1 유지 수단 (28) 과 제 2 유지 수단 (30) 은, 띠상 고무 (38) 에 의해 연결되어 있다. 제 1 유지 수단 (28) 및 제 2 유지 수단 (30) 이 테이블 (2b) 의 상면 (20) 에 배치된 상태에서는, 띠상의 고무 (38) 의 일부가 홈 (22) 에 수용된다.
유지 유닛 (2c) 의 모식적인 단면도를 도 5 에 나타낸다. 예를 들어, 제 1 유지 수단 (28) 의 상부에는 정전 유지부 (32a) 가 형성되고, 제 2 유지 수단 (30) 의 상부에는 정전 유지부 (32b) 가 형성된다. 정전 유지부 (32a) 는, 전극 (44a) 과 그 전극 (44a) 으로부터 떨어진 전극 (44b) 을 구비하고, 그 전극 (44a) 및 전극 (44b) 은 절연체 (46a) 에 의해 둘러싸임으로써 서로 절연된다. 정전 유지부 (32b) 는, 전극 (44c) 과 그 전극 (44c) 으로부터 떨어진 전극 (44d) 을 구비하고, 그 전극 (44c) 및 전극 (44d) 은 절연체 (46b) 에 의해 둘러싸임으로써 서로 절연되어 있다.
그 전극 (44a) 에는 도선 (42a) (도 4 참조) 의 일단이 접속되고, 그 전극 (44b) 에는 도선 (42b) (도 4 참조) 의 일단이 접속된다. 도선 (42a) 및 도선 (42b) 의 각각의 타단에는 고전압 인가 유닛 (40a) (도 4 참조) 이 접속된다. 그 고전압 인가 유닛 (40a) 은, 도선 (42a) 및 도선 (42b) 을 통해서, 전극 (44a) 및 전극 (44b) 에 고전압을 인가할 수 있다.
그 전극 (44c) 에는 도선 (42c) (도 4 참조) 의 일단이 접속되고, 그 전극 (44d) 에는 도선 (42d) (도 4 참조) 의 일단이 접속된다. 도선 (42c) 및 도선 (42d) 의 각각의 타단에는 고전압 인가 유닛 (40b) (도 4 참조) 이 접속된다. 그 고전압 인가 유닛 (40b) 은, 도선 (42c) 및 도선 (42d) 을 통해서, 전극 (44c) 및 전극 (44d) 에 고전압을 인가할 수 있다.
또한, 고전압 인가 유닛 (40a) 은, 전극 (44a) 및 전극 (44b) 에 대해 각각 개별적으로 고전압을 인가할 수 있다. 고전압 인가 유닛 (40b) 은, 전극 (44c) 및 전극 (44d) 에 대해 각각 개별적으로 고전압을 인가할 수 있다. 고전압 인가 유닛 (40a) 및 고전압 인가 유닛 (40b) 은, 예를 들어, 플러스마이너스 2 ㎸ 의 고전압을 인가할 수 있다.
제 1 유지 수단 (28) 상에 칩 (1) 의 일단측의 제 1 영역이 올려지고 칩 (1) 의 그 제 1 영역은 제 1 유지 수단 (28) 에 유지된다. 즉, 제 1 정전 유지부 (32a) 는 제 1 지지체가 되고, 제 1 지지체의 상면은 제 1 지지면 (28a) 이 된다. 전극 (44a) 및 전극 (44b) 은 각각 소정의 형상으로 되어 있고, 고전압 인가 유닛 (40a) (도 4 참조) 에 의해 고전압이 인가되어 쿨롬력 또는 그래디언트력에 의해 칩 (1) 을 정전 흡착한다.
제 2 유지 수단 (30) 상에 칩 (1) 의 타단측의 제 2 영역이 올려지고 칩 (1) 의 그 제 2 영역은 제 2 유지 수단 (30) 에 유지된다. 즉, 제 2 정전 유지부 (32b) 는 제 2 지지체가 되고, 제 2 지지체의 상면은 제 2 지지면 (30a) 이 된다. 전극 (44c) 및 전극 (44d) 은 각각 소정의 형상으로 되어 있고, 고전압 인가 유닛 (40b) (도 4 참조) 에 의해 고전압이 인가되어 쿨롬력 또는 그래디언트력에 의해 칩 (1) 을 정전 흡착한다.
정전 유지부 (32a) 의 하방에는 절연체 (34a) 가 형성되고, 정전 유지부 (32b) 의 하방에는 절연체 (34b) 가 형성된다. 그 절연체 (34a) 의 하방에는 띠상 고무 수용체 (36a) 가 형성되고, 그 절연체 (34b) 의 하방에는 띠상 고무 수용체 (36b) 가 형성된다. 띠상 고무 (38) 의 일단은 띠상 고무 수용체 (36a) 에 수용되어 고정되고, 타단은 띠상 고무 수용체 (36b) 에 수용되어 고정된다. 또한, 도 5 에서는, 띠상 고무 수용체 (36a, 36b) 에 수용된 띠상 고무 (38) 및 띠상 고무 수용체 (36a, 36b) 의 내부 구조를 생략하고 있다.
또한, 제 1 유지 수단 (28) 및 제 2 유지 수단 (30) 은, 쿨롬력 또는 그래디언트력에 의한 정전 흡착 이외의 방법으로 칩 (1) 을 유지해도 된다. 예를 들어, 제 1 유지 수단 (28) 의 제 1 지지체와, 제 2 유지 수단 (30) 의 제 2 지지체는 각각 제 1 지지면 (28a) 과, 제 2 지지면 (28b) 으로 통하는 흡인로를 내부에 갖고, 칩 (1) 을 흡인 유지해도 된다. 또한, 그 제 1 유지 수단 (28) 과 그 제 2 유지 수단 (30) 은, 각각의 지지면 사이에서 칩 (1) 을 협지할 수 있는 클램프로 칩 (1) 을 유지해도 된다.
제 1 유지 수단 (28) 및 제 2 유지 수단 (30) 은, 칩 (1) 을 유지한 채로, 칩 (1) 의 그 제 1 유지 수단 (28) 에 유지된 영역과, 그 제 2 유지 수단 (30) 에 유지된 영역 사이의 영역을 만곡시키도록 도시되지 않은 대면 이동 수단에 의해 상대적으로 이동된다. 즉, 그 대면 이동 수단은, 제 1 유지 수단 (28) 의 제 1 지지체 및 제 2 유지 수단 (30) 의 제 2 지지체를, 서로의 지지면이 대면하도록 상대적으로 이동시킨다.
예를 들어, 그 대면 이동 수단이 제 2 유지 수단 (30) 의 제 2 지지체에 접속되어 있고, 칩 (1) 의 그 사이의 영역을 만곡시키도록, 제 2 유지 수단 (30) 의 제 2 지지체를 이동시킨다. 그렇게 하면, 그 제 1 유지 수단 (28) 의 제 1 지지면과, 그 제 2 유지 수단 (30) 의 제 2 지지면이 서로 대면한다.
또, 제 1 유지 수단 (28) 및 제 2 유지 수단 (30) 은, 서로의 지지면이 대면 하고 있는 상태에서 도 2 에 나타내는 가압 유닛 (2a) 에 의해 가압되어, 상대적으로 서로 가까워지도록 이동된다.
그 대면 이동 수단 및 그 가압 유닛 (2a) 은, 유지된 칩 (1) 을 만곡시키고 칩 (1) 의 곡률을 증대시키도록 그 제 1 유지 수단 (28) 및 그 제 2 유지 수단 (30) 을 상대적으로 이동시키는 이동 수단을 구성한다. 그 이동 수단에 의하면, 칩 (1) 을 만곡시켜 곡률을 매우 크게 할 수 있기 때문에, 칩 (1) 을 파괴할 수 있다.
또한, 그 이동 수단은 상이한 2 개의 기구를 조합한 것이 아니어도 되고, 1 개의 이동 기구에 의해 실현되어도 된다. 이 경우, 예를 들어, 제 2 유지 수단 (30) 에 접속된 1 개의 이동 기구에 의해, 제 2 유지 수단 (30) 의 지지체를 이동시켜, 제 1 유지 수단 (28) 의 지지면 및 제 2 유지 수단 (30) 의 지지면을 대면시킨다. 또한, 그 이동 기구에 의해, 제 1 유지 수단 (28) 의 지지체 및 제 2 유지 수단 (30) 의 지지체를 서로 가깝게 한다.
다음으로, 본 실시형태에 관련된 곡률을 측정하는 장치 (2) (도 1 참조) 에 의해 항절 강도가 평가되는 칩 (1) 에 대해 설명한다. 칩 (1) 은, 예를 들어, 실리콘, 사파이어 등의 반도체 웨이퍼, 또는, 유리, 석영 등의 기판으로부터 제조된다.
그 반도체 웨이퍼 또는 그 기판의 표면에는, 예를 들어, 격자상으로 설정된 분할 예정 라인에 의해 구획되는 복수의 영역의 각각에, IC 나 LSI 등의 디바이스가 형성된다. 그리고, 그 분할 예정 라인을 따라 피가공물이 절삭되어 피가공물이 분할되면, 디바이스를 갖는 복수의 칩 (1) 이 형성된다.
그 형성된 그 칩 (1) 은 이면측이 연삭되어 박화된다. 또는, 미리 그 반도체 웨이퍼 또는 그 기판이 박화되고, 그 후에, 그 반도체 웨이퍼 또는 그 기판이 분할됨으로써 박화된 칩 (1) 이 형성된다.
예를 들어, 두께가 30 ㎛ 이하인 극박의 칩 (1) 의 항절 강도에 대해 3 점 굽힘법에 의해 평가하고자 하는 경우, 압자로 칩을 가압해도 칩이 휠 뿐으로 칩 (1) 을 파괴할 수 없어, 항절 강도를 평가할 수 없다. 그래서, 본 실시형태에 관련된 곡률을 측정하는 장치 (2) 를 사용하여 곡률을 측정하여, 항절 강도를 평가한다.
다음으로, 본 실시형태에 관련된 곡률을 측정하는 장치 (2) 를 사용하여 실시하는 칩 (1) 의 곡률을 측정하는 방법에 대해 설명한다. 그 방법에서는, 먼저, 칩 (1) 을 유지하는 칩 유지 스텝을 실시한다. 도 6 의 (A) 를 사용하여, 그 칩 유지 스텝을 설명한다. 도 6 의 (A) 는, 칩 유지 스텝에 있어서의 칩 (1) 과, 유지 유닛 (2c) 의 제 1 유지 수단 (28) 과, 유지 유닛 (2c) 의 제 2 유지 수단 (30) 을 나타내는 모식적인 측면도이다.
칩 유지 스텝에서는, 먼저, 제 1 유지 수단 (28) 과, 제 2 유지 수단 (30) 에 걸쳐지도록, 그 제 1 유지 수단 (28) 과, 제 2 유지 수단 (30) 상에 칩 (1) 을 올린다. 즉, 제 1 유지 수단 (28) 의 제 1 지지체 상면의 제 1 지지면 (28a) 상에 칩 (1) 의 일단 (3a) 측의 제 1 영역을 올리고, 제 2 유지 수단 (30) 의 제 2 지지체 상면의 제 2 지지면 (30a) 상에 칩 (1) 의 타단 (3b) 측의 제 2 영역을 올린다.
그리고, 고전압 인가 유닛 (40a) (도 4 참조) 을 가동시켜, 전극 (44a) 및 전극 (44b) 에 고전압을 인가하고, 고전압 인가 유닛 (40b) (도 4 참조) 을 가동시켜, 전극 (44c) 및 전극 (44d) 에 고전압을 인가한다. 그렇게 하면, 칩 (1) 의 제 1 영역이 그 제 1 유지 수단 (28) 에 정전 유지되고, 칩 (1) 의 제 2 영역이 그 제 2 유지 수단 (30) 에 정전 유지된다.
그 칩 (1) 의 제 1 유지 수단 (28) 에 정전 유지된 제 1 영역과, 제 2 유지 수단 (30) 에 정전 유지된 제 2 영역 사이의 부분은, 측정 영역 (9) 이 된다. 곡률을 측정하는 장치 (2) 에서는, 그 후, 제 1 유지 수단 (28) 의 제 1 지지체와, 제 2 유지 수단 (30) 의 제 2 지지체의 상대 이동에 의해 그 측정 영역 (9) 이 굴곡되고, 그 측정 영역 (9) 이 파괴되었을 때의 그 측정 영역 (9) 의 곡률이 측정된다.
다음으로, 제 1 이동 스텝에 대해 설명한다. 그 제 1 이동 스텝은, 그 유지 스텝 후에 실시된다. 제 1 이동 스텝에서는, 그 측정 영역 (9) 을 굴곡시키면서 그 측정 영역 (9) 의 단면 형상이 원호상이 되도록, 도시되지 않은 이동 수단이 그 제 1 유지 수단 (28) 과, 그 제 2 유지 수단 (30) 을 상대 이동시킨다. 그리고, 그 제 1 유지 수단 (28) 의 제 1 지지면 (28a) 과, 그 제 2 유지 수단 (30) 의 제 2 지지면 (30a) 을 대면시킨다.
도 6 의 (B) 는, 제 1 이동 스텝에 있어서의 제 2 유지 수단 (30) 의 이동의 모습을 모식적으로 나타내는 측면도이다. 도 6 의 (B) 에는, 이동 전의 제 2 유지 수단 (30) 및 칩 (1) 과, 제 1 이동 스텝에 있어서 이동의 과정에 있는 제 2 유지 수단 (30) 및 칩 (1) 과, 제 1 이동 스텝 완료 시점에 있어서의 제 2 유지 수단 (30) 및 칩 (1) 이 나타나 있다. 그 제 1 이동 스텝에서는, 예를 들어 도 6 의 (B) 에 나타내는 바와 같이, 제 2 유지 수단 (30) 을 이동시킨다.
제 2 유지 수단 (30) 이 그 이동 수단에 의해 칩 (1) 의 측정 영역 (9) 의 단면 형상이 원호상이 되도록 이동되면, 그 원호의 곡률 반경이 서서히 작아진다. 즉 측정 영역 (9) 의 곡률이 서서히 커진다. 도 6 의 (B) 에 나타나는 바와 같이, 제 1 유지 수단 (28) 과, 제 2 유지 수단 (30) 이 대면하면, 제 1 이동 스텝은 종료된다.
제 1 이동 스텝을 실시한 후, 제 2 이동 스텝을 실시한다. 도 7 은, 제 2 이동 스텝에 있어서의 제 1 유지 수단 (28) 과, 제 2 유지 수단 (30) 과, 칩 (1) 을 모식적으로 나타내는 측면도이다. 제 2 이동 스텝에서는, 그 제 1 유지 수단 (28) 의 제 1 지지면 (28a) 과, 그 제 2 유지 수단 (30) 의 제 2 지지면 (30a) 이 대면한 상태에서, 그 제 1 유지 수단 (28) 과, 그 제 2 유지 수단 (30) 을 서로 가까워지는 방향으로 상대 이동시켜 그 측정 영역 (9) 의 곡률을 증대시킨다.
제 2 이동 스텝에 대해, 더욱 상세히 서술한다. 도 1 에는, 제 2 이동 스텝에 있어서의 곡률을 측정하는 장치 (2) 가 모식적으로 나타나 있다. 도 1 에서는, 일부의 스프링 (24) 이 생략되어 있다. 제 2 이동 스텝은, 칩 (1) 을 유지하는 유지 유닛 (2c) 이, 가압 유닛 (2a) 의 승강기 (10) 에 올려진 테이블 (2b) 과 천판 (4) 사이에 협지된 상태로 실시된다. 즉, 제 2 이동 스텝에서는, 그 가압 유닛 (2a) 이 이동 수단으로서 기능한다.
제 2 이동 스텝에 있어서는, 테이블 (2b) 에 장착된 스프링 (24) 의 스프링 상판 (26) 을 제 2 유지 수단 (30) 에 접촉시키고, 그 스프링 (24) 에 제 2 유지 수단 (30) 을 지지시킴으로써, 제 1 유지 수단 (28) 과 제 2 유지 수단 (30) 이 서로 대면하는 상태가 유지된다. 제 2 이동 스텝에서는, 승강기 (10) 의 높이 조절 나사 (14) 를 회전시킴으로써 신축 기구 (10b) 를 작동시켜 스테이지 (12) 를 높여 나가, 제 1 유지 수단 (28) 과 제 2 유지 수단 (30) 의 거리를 작게 한다.
다음으로, 그 제 1 이동 스텝 또는 그 제 2 이동 스텝의 실시 중에 칩의 파괴의 발생을 검출하는 칩 파괴 검출 스텝에 대해 설명한다. 제 1 이동 스텝 및 제 2 이동 스텝을 통해, 칩 (1) 의 측정 영역 (9) 의 곡률이 서서히 커져 가면, 칩 (1) 에 가해지는 응력도 점차 증대되어, 이윽고 칩 (1) 의 측정 영역 (9) 이 파괴된다.
칩 (1) 의 파괴의 발생을 검출하는 칩 파괴 검출 수단은, 예를 들어, AE (어쿠스틱 이미션) 센서이다. 칩 (1) 에 파괴가 발생할 때, 칩 (1) 의 내부에 축적되어 있던 변형 에너지가 탄성파로서 방출되기 때문에, 칩 (1) 의 표면에 AE 센서를 형성하고 그 탄성파을 검출함으로써, 칩 (1) 의 파괴의 발생을 검출할 수 있다. 칩 (1) 의 파괴의 발생 검출은, 작업자의 육안, 또는, 촬상 화상에 의한 검출에 의해 실시되어도 된다.
다음으로, 칩 파괴 검출 스텝 후에 실시되는 곡률 검출 스텝에 대해 설명한다. 그 곡률 검출 스텝에서는, 칩 파괴 검출 스텝에 의해 칩 (1) 의 파괴가 검출되었을 때, 칩 (1) 의 항절 강도의 평가에 사용되는 칩 (1) 의 곡률을 구한다.
곡률 검출 스텝에 사용되는 곡률 검출 수단은, 예를 들어, 촬상 카메라이다. 측정 영역 (9) 에 원호가 형성되어 파괴가 발생한 칩 (1) 의 측방으로부터 촬상할 수 있는 그 촬상 카메라에서 그 칩 (1) 을 촬상하고, 얻어진 촬상 화상으로부터 칩 (1) 의 측정 영역 (9) 의 곡률을 구한다.
또, 그 곡률 검출 수단으로서, 비접촉식 측장 (測長) 장치를 사용해도 된다. 예를 들어, 레이저 측장 장치를 사용하여 칩 (1) 의 측정 영역 (9) 을 프로파일 측정하고, 얻어진 그 측정 영역 (9) 의 입체 형상으로부터 곡률을 검출해도 된다. 그 레이저 측장 장치에는, 예를 들어, 주식회사 키엔스 제조의 화상 처리 시스템 "XG-8000 시리즈" 가 사용된다.
또한, 제 1 이동 스텝에 있어서 칩 (1) 의 측정 영역 (9) 에 파괴가 발생할 때, 그 곡률 검출 수단은, 칩 (1) 의 제 2 유지 수단 (30) 에 정전 흡착된 부분에 형성된 각도계여도 되고, 그 경우, 그 각도계가 나타내는 각도로부터 칩 (1) 의 측정 영역 (9) 의 곡률이 계산된다.
제 2 이동 스텝에 있어서 칩 (1) 의 측정 영역 (9) 에 파괴가 발생할 때, 장치 (2) 에 구비된 디지털 게이지 (16) 를 곡률 검출 수단으로서 사용할 수 있다. 도 1 을 사용하여 디지털 게이지 (16) 에 의한 곡률의 검출에 대해 설명한다. 가압 유닛 (2a) 에 구비된 디지털 게이지 (16) 에 의하면, 스테이지 (12) 의 높이가 측정된다.
먼저, 제 2 이동 스텝의 개시시의 스테이지 (12) 의 높이가 초기값으로서 설정된다. 또, 제 1 유지 수단 (28) 과 제 2 유지 수단 (30) 사이의 거리의 제 2 이동 스텝 개시시의 값이 미리 측정된다. 그리고, 칩 (1) 의 측정 영역 (9) 에 파괴가 발생된 것이 검출되었을 때, 디지털 게이지 (16) 를 사용하여 스테이지 (12) 의 높이를 측정하고, 측정값으로부터 제 2 이동 스텝에 있어서의 스테이지 (12) 의 높이의 상승량을 얻는다.
그 상승량은, 제 1 유지 수단 (28) 과 제 2 유지 수단 (30) 사이의 거리의 제 2 이동 스텝의 개시시부터의 감소량과 동일하다. 그렇다고 하면, 제 2 이동 스텝 개시시의 제 1 유지 수단 (28) 과 제 2 유지 수단 (30) 사이의 거리로부터, 칩 (1) 에 파괴가 발생했을 때의 제 1 유지 수단 (28) 과 제 2 유지 수단 (30) 사이의 거리가 구해진다.
제 2 이동 스텝에 있어서, 그 거리를 서서히 작게 해 가면, 칩 (1) 의 측정 영역 (9) 중 제 1 유지 수단 (28), 또는, 제 2 유지 수단 (30) 에 근접한 부분은 차례 차례로 제 1 유지 수단 (28) 또는 제 2 유지 수단 (30) 에 접하게 된다. 그 때문에, 제 1 유지 수단 (28) 과 제 2 유지 수단 (30) 사이에 협지된 측정 영역 (9) 은, 그 거리를 직경으로 하는 반원 형상이 된다.
즉, 측정 영역 (9) 의 곡률 반경은 그 반원의 반경이고, 그 거리를 이등분한 값이다. 요컨대, 칩 (1) 의 파괴의 발생시의 측정 영역 (9) 의 곡률은, 디지털 게이지 (16) 로 나타내는 값으로부터 구해진다.
이상과 같이 곡률 검출 스텝을 실시하면, 칩 (1) 의 파괴의 발생시의 그 측정 영역 (9) 의 곡률이 검출된다. 칩 (1) 의 항절 강도가 높을수록, 칩 (1) 에 파괴가 발생하는 그 곡률이 커진다. 따라서, 칩 (1) 의 파괴의 발생시의 그 측정 영역 (9) 의 곡률을 검출함으로써, 칩 (1) 의 항절 강도를 평가할 수 있다. 또한, 복수의 상이한 칩에 대해 파괴의 발생시의 그 곡률을 구하고, 각각의 그 곡률을 비교하면, 항절 강도의 우열을 판별할 수 있다.
본 실시형태에 관련된 칩의 곡률을 측정하는 방법 및 곡률을 측정하는 장치에 의하면, 칩의 곡률을 종래의 3 점 굽힘법에서는 곤란했던 크기로 할 수 있기 때문에, 3 점 굽힘법을 실시해도 파괴되지 않는 칩에도 파괴를 발생시켜, 그 칩의 항절 강도를 평가할 수 있다.
특히, 제 1 유지 수단 (28) 과 제 2 유지 수단 (30) 을 대면시키고, 또한 양자를 서로 가까워지도록 상대적으로 이동시키면, 칩 (1) 의 측정 영역 (9) 의 곡률을 매우 크게 할 수 있다. 최종적으로, 칩 (1) 의 제 1 유지 수단 (28) 에 유지된 부분과 제 2 유지 수단 (30) 에 유지된 부분을 접촉시키면, 칩 (1) 을 절곡할 수 있으므로, 종래보다 넓은 범위로 항절 강도를 평가할 수 있다.
또한, 본 발명은, 상기 실시형태의 기재에 한정되지 않고, 여러 가지 변경하여 실시 가능하다. 예를 들어, 본 발명의 일 양태에 관련된 칩의 곡률을 측정하는 방법 및 곡률을 측정하는 장치에 있어서는, 또한 파괴의 발생시의 칩의 곡률과, 칩의 재질과, 칩의 두께로부터 항절 강도를 산출해도 된다.
또한, 항절 강도가 이미 알려진 복수의 상이한 샘플 칩을 준비하고, 각각 파괴의 발생시의 곡률을 측정함으로써, 항절 강도와 곡률의 관계를 미리 구하고, 그 관계를 이용하여 항절 강도가 아직 알려지지 않은 칩의 파괴의 발생시의 곡률로부터 항절 강도를 구해도 된다.
그 외에, 상기 실시형태에 관련된 구조, 방법 등은, 본 발명의 목적의 범위를 일탈하지 않는 한에 있어서 적절히 변경하여 실시할 수 있다.
2 : 장치
2a : 가압 유닛
2b : 테이블
2c : 유지 유닛
4 : 천판
6 : 받침대
8 : 지주
10 : 승강기
10a : 고정 플레이트
10b : 신축 기구
12 : 스테이지
14 : 높이 조절 나사
16 : 디지털 게이지
16a : 본체
16b : 축
16c : 신호선
18 : 표시부
20 : 상면
20a, 20b : 영역
22 : 홈
24 : 스프링
26 : 스프링 상판
28, 30 : 유지 수단
28a, 30a : 지지면
32a, 32b : 정전 유지부
34a, 32b : 절연체
36a, 36b : 띠상 고무 수용체
38 : 띠상 고무
40a, 40b : 고전압 인가 유닛
42a, 42b, 42c, 42d : 도선
44a, 44b, 44c, 44d : 전극
46a, 46b : 절연체
1 : 칩
3a, 3b : 단
9 : 측정 영역

Claims (2)

  1. 칩의 절곡 시험에 있어서 칩이 파괴될 때의 칩의 곡률을 측정하는 방법으로서,
    절곡하기 전 상태의 칩의 일단측의 제 1 영역을 상면이 지지면이 되는 제 1 지지체를 포함하는 제 1 유지 수단의 그 지지면 상에 유지함과 함께 그 칩의 타단측의 제 2 영역을 상면이 지지면이 되는 제 2 지지체를 포함하는 제 2 유지 수단의 그 지지면 상에 유지하는 칩 유지 스텝과,
    그 유지 스텝을 실시한 후, 칩의 그 제 1 영역과, 그 제 2 영역 사이의 측정 영역을 굴곡시키면서 그 측정 영역의 단면 형상이 원호상이 되도록, 그 제 1 유지 수단의 제 1 지지체와, 그 제 2 유지 수단의 제 2 지지체를 상대 이동시켜, 그 제 1 유지 수단의 지지면과, 그 제 2 유지 수단의 지지면을 대면시키는 제 1 이동 스텝과,
    그 제 1 이동 스텝을 실시한 후, 그 제 1 유지 수단의 지지면과, 그 제 2 유지 수단의 지지면이 대면한 상태에서 그 제 1 유지 수단의 제 1 지지체와, 그 제 2 유지 수단의 제 2 지지체를 서로 가까워지는 방향으로 상대적으로 이동시키는 제 2 이동 스텝과,
    그 제 1 이동 스텝 또는 그 제 2 이동 스텝의 실시 중에 칩이 파괴된 것을 검출하는 칩 파괴 검출 스텝과,
    그 칩 파괴 검출 스텝에 있어서 칩의 파괴가 검출되었을 때의 그 측정 영역의 곡률을 검출하는 곡률 검출 스텝을 구비한 것을 특징으로 하는 칩의 곡률을 측정하는 방법.
  2. 칩의 절곡 시험에 있어서 칩이 파괴될 때의 칩의 곡률을 측정하는 장치로서,
    절곡하기 전 상태의 칩의 일단측의 제 1 영역을 제 1 지지체 상면의 제 1 지지면 상에 유지하는 제 1 유지 수단과, 칩의 타단측의 제 2 영역을 제 2 지지체 상면의 제 2 지지면 상에 유지하는 제 2 유지 수단과,
    그 제 1 유지 수단과, 그 제 2 유지 수단에 유지된 칩의 그 제 1 영역과, 그 제 2 영역 사이의 측정 영역을 굴곡시키면서 그 측정 영역의 단면 형상이 원호상이 되도록, 그 제 1 유지 수단의 제 1 지지체와, 그 제 2 유지 수단의 제 2 지지체를 상대 이동시켜 그 제 1 지지면과, 그 제 2 지지면을 대면시키고, 이어서, 그 제 1 유지 수단의 제 1 지지체와, 그 제 2 유지 수단의 제 2 지지체를 서로 가까워지는 방향으로 상대적으로 이동시키는 이동 수단과,
    그 이동 수단에 의한 그 제 1 유지 수단의 제 1 지지체와, 그 제 2 유지 수단의 제 2 지지체의 상대 이동 중에 칩이 파괴된 것을 검출하는 칩 파괴 검출 수단과,
    그 칩 파괴 검출 수단에 의해 칩의 파괴가 검출되었을 때의 그 측정 영역의 곡률을 검출하는 곡률 검출 수단을 구비한 것을 특징으로 하는 칩의 곡률을 측정하는 장치.
KR1020180054884A 2017-05-26 2018-05-14 칩의 곡률을 측정하는 방법 및 측정하는 장치 KR20180129644A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017104347A JP6821263B2 (ja) 2017-05-26 2017-05-26 チップの曲率を測定する方法及び測定する装置
JPJP-P-2017-104347 2017-05-26

Publications (1)

Publication Number Publication Date
KR20180129644A true KR20180129644A (ko) 2018-12-05

Family

ID=64449233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180054884A KR20180129644A (ko) 2017-05-26 2018-05-14 칩의 곡률을 측정하는 방법 및 측정하는 장치

Country Status (4)

Country Link
JP (1) JP6821263B2 (ko)
KR (1) KR20180129644A (ko)
CN (1) CN108931203B (ko)
TW (1) TWI767004B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7271063B2 (ja) * 2019-05-21 2023-05-11 株式会社ディスコ 測定装置
DE102020122662A1 (de) 2020-08-31 2022-03-03 Infineon Technologies Ag Biegehalbleiterchip für eine Verbindung bei verschiedenen vertikalen Ebenen
KR20220033587A (ko) 2020-09-08 2022-03-17 삼성전자주식회사 반도체 소자

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7589824B2 (en) * 2007-05-22 2009-09-15 Sure-Shot Medical Device, Inc. Surface curvature measurement tool
CN101666617A (zh) * 2008-09-04 2010-03-10 京元电子股份有限公司 芯片计量装置与方法
JP5338517B2 (ja) * 2009-06-26 2013-11-13 日本電気株式会社 非破壊単結晶基板応力測定法、測定装置および測定プログラム
JP5287571B2 (ja) * 2009-07-21 2013-09-11 株式会社Sumco シリコンウェーハの機械的強度測定装置および測定方法
JP2011033376A (ja) * 2009-07-30 2011-02-17 Seiko Epson Corp 試験装置、試験方法
CN105143848B (zh) * 2013-04-15 2018-03-16 旭硝子株式会社 片状件的制造方法、脆性片、带元件的脆性片以及电子器件
KR101540569B1 (ko) * 2013-12-24 2015-07-31 주식회사 엘지실트론 웨이퍼의 형상 분석 방법 및 장치
JP2016012641A (ja) * 2014-06-27 2016-01-21 シャープ株式会社 固体撮像素子の製造方法および電子情報機器
US9551569B2 (en) * 2014-10-13 2017-01-24 Hermes-Epitek Corporation Apparatus and method for curvature and thin film stress measurement
DE102015104570B4 (de) * 2015-03-26 2019-07-11 Infineon Technologies Ag Leistungs-chip und chipanordnung
US20170012081A1 (en) * 2015-07-06 2017-01-12 Xintec Inc. Chip package and manufacturing method thereof
TWI624643B (zh) * 2016-08-19 2018-05-21 財團法人工業技術研究院 一種薄膜曲率量測裝置及其方法

Also Published As

Publication number Publication date
JP2018200205A (ja) 2018-12-20
CN108931203A (zh) 2018-12-04
JP6821263B2 (ja) 2021-01-27
CN108931203B (zh) 2021-11-16
TW201901830A (zh) 2019-01-01
TWI767004B (zh) 2022-06-11

Similar Documents

Publication Publication Date Title
KR20180129644A (ko) 칩의 곡률을 측정하는 방법 및 측정하는 장치
Van Den Ende et al. Mechanical and electrical properties of ultra-thin chips and flexible electronics assemblies during bending
KR100282737B1 (ko) 프로브장치에 이용되는 프로브카드디바이스(probe card device used in probing apparatus)
KR101046823B1 (ko) 검사 장치
JP7134567B2 (ja) 破壊試験装置、及び破片回収方法
JP2022174267A (ja) 基板のボンディング装置及び方法
IT201800006903A1 (it) Scheda di misura per applicazioni ad alta frequenza
US10131135B2 (en) Imprint apparatus and imprint method
KR20120031141A (ko) 라미네이트 구조체 내에 적어도 부분적으로 매립된 마이크로스프링 및 그 제조 방법
JP2008175725A (ja) 薄膜状材料のポアソン比測定方法とそのための測定装置
US5288663A (en) Method for extending wafer-supporting sheet
TW201324642A (zh) 異物檢查裝置及半導體製造裝置
KR20180061024A (ko) 취성 재료 기판의 분단 방법 및 분단 장치
JP7292794B2 (ja) 試験方法及び試験装置
JP2022144842A (ja) チップ強度の試験方法、及び、試験装置
JP7134566B2 (ja) チップ破壊ユニット、チップの強度の比較方法
WO2016190117A1 (ja) 表面粗さ評価方法、表面粗さ評価装置およびガラス基板
CN108872260B (zh) 晶圆检测治具及晶圆检测装置
JP6753308B2 (ja) ビード部の曲げ剛性測定方法
KR102678808B1 (ko) 파괴 시험 장치 및 파편 회수 방법
TWI775488B (zh) 動態應力應變測試系統
TWI546548B (zh) 消除靜電之測試方法
JP2005223244A (ja) チップの飛び出し位置検出方法
TWM445692U (zh) 探針卡
KR20130009359A (ko) 탐침 고정용 거치장치 및 프로브 카드의 제작방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
E902 Notification of reason for refusal
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2022101002334; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20221223

Effective date: 20230523