KR20120031141A - 라미네이트 구조체 내에 적어도 부분적으로 매립된 마이크로스프링 및 그 제조 방법 - Google Patents

라미네이트 구조체 내에 적어도 부분적으로 매립된 마이크로스프링 및 그 제조 방법 Download PDF

Info

Publication number
KR20120031141A
KR20120031141A KR1020110095006A KR20110095006A KR20120031141A KR 20120031141 A KR20120031141 A KR 20120031141A KR 1020110095006 A KR1020110095006 A KR 1020110095006A KR 20110095006 A KR20110095006 A KR 20110095006A KR 20120031141 A KR20120031141 A KR 20120031141A
Authority
KR
South Korea
Prior art keywords
microspring
laminate structure
microsprings
substrate
laminate
Prior art date
Application number
KR1020110095006A
Other languages
English (en)
Inventor
유진 엠. 차우
에릭 피터스
Original Assignee
팔로 알토 리서치 센터 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 팔로 알토 리서치 센터 인코포레이티드 filed Critical 팔로 알토 리서치 센터 인코포레이티드
Publication of KR20120031141A publication Critical patent/KR20120031141A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716—Elastic
    • G01R1/06727—Cantilever beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1161—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/1191—Forming a passivation layer after forming the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1355—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13564—Only on the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01093—Neptunium [Np]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

본 발명은 기계적 손상을 방지하기 위해 마이크로스프링을 위한 향상된 물리적 보호를 제공하는 구조체 및 그 제조 방법에 관한 것이다. 추가의 이득은 이들에 한정되는 것은 아니지만, 스프링 스페이서층의 제공, 스프링과 구조체 사이의 고정부의 보강, 스프링 편향 중에 간극 정지부의 제공 및 수분 및 오염물 보호를 포함한다.
본 발명의 일 양태에 따르면, 적어도 하나의 수직으로 배치된 마이크로스프링이 기판 위에 형성된다. 마이크로스프링은 이것이 형성되는 기판으로부터 해제 후에 마이크로스프링이 응력 프로파일로부터 발생하는 오목형 프로파일을 취하도록 맞춰진 응력 프로파일을 포함한다. 마이크로스프링은 고정부 및 팁을 포함하는 자유(해제된) 섹션을 포함한다. 라미네이트 구조체는 마이크로스프링의 부분이 라미네이트 구조체 내에 매립되고, 마이크로스프링의 팁에 근접한 다른 부분은 노출되도록 마이크로스프링 구조체 위에 도포되거나 형성될 수 있다.

Description

라미네이트 구조체 내에 적어도 부분적으로 매립된 마이크로스프링 및 그 제조 방법{MICROSPRINGS AT LEAST PARTIALLY EMBEDDED IN A LAMINATE STRUCTURE AND METHODS FOR PRODUCING SAME}
본 발명은 일반적으로 포토리소그래피 패터닝된 스프링 접점에 관한 것으로서, 더 구체적으로는 라미네이트 구조체 내에 매립된 하나 이상의 해제된 스프링에 관한 것이다.
포토리소그래피 패터닝된 스프링 디바이스(본 명세서에서 "마이크로스프링"이라 칭함)는 예를 들어 저가의 프로브 카드(probe card)를 제조하고, 집적 회로 사이의 전기적 접속을 제공하기 위해 개발되어 왔다. 이러한 마이크로스프링은 예를 들어 미국 특허 제 5,914,218호에 개시되어 설명되어 있다. 마이크로스프링은 일반적으로 기판에 직접 또는 간접 부착된 고정부로부터 상향으로 만곡하는 자유(외팔보) 부분을 갖는 마이크로미터 스케일 세장형 금속 구조체이다.
마이크로스프링은 해제 금속층 상에 적어도 부분적으로 형성된 응력 가공된 금속 필름(즉, 그 하부 부분이 그 상부 부분보다 높은 내부 압축 응력을 갖도록 응력차를 갖도록 제조된 금속 필름)으로부터 형성된다. 마이크로스프링은 그 근접 고정부에서 기판(또는 중간층)에 부착된다. 마이크로스프링은 팁부 아래에 위치된 해제 재료가 제거될 때(예를 들어, 에칭에 의해) 또는 다른 방식으로 해제될 때 기판으로부터 이격하여 만곡되는 말단 팁부를 추가로 포함한다.
응력차는 다수의 기술 중 하나에 의해 스프링 재료 내에 생성된다. 일 기술에 따르면, 상이한 재료가 층으로 적층되고, 그 각각은 예를 들어 압축층 상에 형성된 인장층과 같은 원하는 응력 특징부를 갖는다. 다른 기술에 따르면, 단일 층은 층이 적층될 때 제조 파라미터를 변경함으로써 본질적인 응력차를 구비한다. 스프링 재료는 통상적으로 금속 또는 금속 합금(예를 들어, Mo, MoCr, W, Ni, NiZr, Cu)이고, 통상적으로 대량의 내부 응력, 전기 전도도 및 고유 강도를 보유하는 능력을 위해 선택된다. 마이크로스프링은 통상적으로 공통 기판 상에 형성된 다른 디바이스 및 상호 접속부와 마이크로스프링의 집적화를 허용하도록 공지의 포토리소그래피 기술을 사용하여 제조된다. 실제로, 이러한 디바이스는 전자 회로 및/또는 소자가 형성되어 있거나 형성되는 기판 상에 구성될 수 있다.
응력 가공된 마이크로스프링의 프로세스는 디바이스가 초기에 형성되는 평면으로부터 접촉점을 갖는 디바이스의 어레이의 형성을 용이하게 한다. 선형의 2-d 어레이가 이에 의해 생성될 수 있다. 추가로, 다수의 응력 가공된 마이크로스프링이 예를 들어 하부 응력 가공된 마이크로스프링이 미국 특허 제 7,550,855호에 개시된 바와 같이 상부 응력 가공된 마이크로스프링을 위한 구조적 지지를 제공하도록 중첩 관계로 형성될 수 있다.
마이크로스프링은 프로브 카드, 집적 회로로의 전기적 접합부, 회로 기판 및 전극 어레이와 같은, 그리고 인덕터, 가변 커패시터, 스캐닝 프로브 및 작동형 미러와 같은 다른 디바이스를 제조하기 위한 광범위한 용례를 발견한다. 예를 들어, 프로브 카드 용례에서 이용될 때, 마이크로스프링의 자유부의 팁은 집적 회로 상에 형성된 접촉 패드와 접촉하게 되고, 신호는 프로브 카드를 경유하여(즉, 전기 접점으로서 마이크로 스프링을 사용하여) 집적 회로와 테스트 장비 사이를 통과한다.
통상적으로, 마이크로스프링의 어레이는 어레이의 용례에 따라 선택된 팁간(tip-to-tip) 간격을 갖고 형성된다. 예를 들어, 프로브 테스트에 대해, 팁간 간격은 테스트 중인 디바이스 상의 접점 패드, 리드 등의 간격과 정합할 수 있다. 도 18은 기판으로부터 해제된 마이크로스프링의 어레이(100)의 현미경 사진이다.
마이크로스프링은 통상적으로 팁에서 종료하고, 그 형상은 마이크로스프링이 평면내 패터닝될 때 포토리소그래피 방식으로 제어될 수 있다. 특정 용례에서, 마이크로스프링은 전기 접점이 제조되는 표면 상에 형성될 수 있는 산화물층을 물리적으로 관통하는 것이 가능한 팁 프로파일(예를 들어, 정상점)을 갖는다. 마이크로스프링(102)의 예는 도 19에 평면도로 도시된 산화물과 같은 층을 관통하기 위해 형성된 팁(106) 및 고정부(104)를 갖지만, 다수의 상이한 팁 형상이 유사하게 이용될 수 있다.
접촉될 표면과의 신뢰적인 접촉을 제공하기 위해, 마이크로스프링은 비교적 높은 접촉력(스프링이 접촉될 표면으로부터 대향하여 인가된 힘에 저항하여 인가하는 힘)을 제공해야 한다. 이는 정상점이 산화물층을 관통해야 하는 용례에서 특히 해당된다. 예를 들어, 몇몇 프로빙 및 패키징 용례는 접촉되는 구조체와 팁 사이에 50 내지 100 mg 정도의 접촉력을 필요로 한다.
통상의 마이크로스프링 구조체 및 이들의 용례에 의해 제시되는 일 문제점은, 일단 해제되면, 스프링이 그 길이를 따른 점에서 또는 기판으로의 이들의 접속(고정)점에서 파괴에 민감하다는 것이다. 마이크로스프링은 이들의 탄성 한계를 넘어 수직 압축에 의해 파괴될 수 있다. 더 얇은 스프링이 더 큰 수직 편향을 수용하는 것으로 알려져 있지만, 더 낮은 스프링 계수를 제시하는데, 즉 몇몇 용례에서 이들은 예를 들어 산화물층을 관통하기 위해 충분한 카운터보어를 제공할 수 없다는 것을 의미한다. 더 두꺼운 마이크로스프링은 더 큰 인가된 힘을 견디지만, 더 얇은 스프링보다 더 취성이고 이들의 탄성 한계를 넘어 만곡되기 쉬운 것으로 알려져 있다. 적어도 두꺼운 마이크로스프링에 대해 파괴의 위험을 감소시키기 위한 일 접근법은 마이크로스프링의 해제된 부분의 일부 아래에 간극 정지부를 형성하는 것이다. 그러나, 이러한 정지부를 형성하는 것은 가외의 리소그래픽 단계, 추가의 재료를 필요로 할 수 있고, 여전히 파괴를 방지하는데 제한된 효과만을 갖는다.
마이크로스프링은 또한 스프링을 비틀리게 하고 고정부 부근에서 파괴를 종종 초래하는 이들의 측면에 인가된 측방향 힘으로 인하여 파괴될 수 있다. 이러한 힘은 마이크로스프링의 제조 및 취급, 추가의 처리, 정렬, 조립 등을 위해 지그, 척 또는 다른 홀더 내에 마이크로스프링 구조체를 배치하는 중에 인가될 수 있다. 이는 특정 취급 주의 및 기술이 마이크로스프링 어레이를 조작할 때 이용되는 요구를 초래한다. 예를 들어, 마이크로스프링 어레이가 형성되어 있는 웨이퍼는 마이크로스프링 중 하나 이상을 파괴하는 상당한 위험 없이 정상 접촉 진공 막대기로 유지될 수 없다. 마찬가지로, 마이크로스프링 어레이가 형성되는 웨이퍼는 전통적으로 수행되고 웨이퍼의 이면 연마를 위해 필요한 바와 같이, 척 상에서 반전되어 보유될 수 없다.
포토레지스트가 현재 다이싱 중에 마이크로스프링을 일시적으로 코팅하고 보호하는데 사용된다. 개별 스프링에 추가의 구조적 강도를 제공하기 위해 해제 후에 마이크로스프링 상에 포토레지스트 또는 그 적어도 일부를 간단히 남겨두는 것이 가능하다. 그러나, 이는 고가의 습식 처리, 해제된 마이크로 스프링의 처리 및 마이크로스프링을 손상시키는 위험 및 비용을 추가하는 다른 팩터를 필요로 한다. 게다가, 포토레지스트는 납땜 처리와 관련된 더 높은 온도와 적합하지 않다.
따라서, 본 발명은 기계적 손상을 방지하기 위해 마이크로스프링을 위한 향상된 물리적 보호를 제공하는 구조체 및 그 제조 방법에 관한 것이다. 추가의 이득은 스프링 스페이서층의 제공, 스프링과 구조체 사이의 고정부의 보강, 스프링 편향 중에 간극 정지부의 제공 및 수분 및 오염물 보호를 포함하지만, 이들에 한정되는 것은 아니다.
본 발명의 일 양태에 따르면, 적어도 하나의 수직으로 배치된 마이크로스프링이 기판 위에 형성된다. 마이크로스프링은 이것이 형성되는 기판으로부터 해제 후에 마이크로스프링이 응력 프로파일로부터 발생하는 오목형 프로파일을 취하도록 맞춰진 응력 프로파일을 포함한다. 마이크로스프링은 고정 섹션 및 팁을 포함하는 자유(해제된) 섹션을 포함한다. 라미네이트 구조체는 마이크로스프링의 부분이 라미네이트 구조체 내에 매립되고, 마이크로스프링의 팁에 근접한 다른 부분은 노출되도록 마이크로스프링 구조체 위에 도포되거나 형성될 수 있다.
라미네이트 구조체는 예비 형성될 수 있고, 마이크로스프링 팁은 마이크로스프링 구조체 위에 배치될 때 이를 통해 관통하고, 또는 구조체는 마이크로스프링 구조체 위에 형성되고 경화되거나 강화될 수 있다. 라미네이트 구조체는 마이크로스프링이 사용시에 적소에 유지될 수 있고, 또는 전체적으로 또는 부분적으로 제거될 수 있다.
라미네이트 구조체는 구조체 위에 도포되거나 형성될 때 마이크로스프링의 부분이 그를 통해 돌출되고 이에 의해 접점을 위해 노출되도록 하는 두께를 가질 수 있다. 대안적으로, 라미네이트 구조체는 마이크로스프링이 완전히 그 내부에 매립되도록 도포될 수 있다. 마이크로스프링 구조체는 이어서 취급되고 더 처리될 수 있고, 마이크로스프링은 라미네이트 구조체 내에서 보호된다. 일단 취급 및/또는 처리가 완료되면, 라미네이트 구조체는 마이크로스프링 구조체로부터 부분적으로 또는 완전히 제거되어, 적어도 마이크로스프링 팁을 접점을 위해 노출된 상태로 방치할 수 있다.
라미네이트 구조체는 균질한 본체일 수 있고, 또는 자체로 2개 이상의 층으로 형성될 수 있다. 라미네이트 구조체가 다수의 층으로 형성되는 경우에, 층은 마이크로스프링 구조체 위에 부착되어 유지될 수 있고, 또는 층의 하나 이상은 예를 들어 구조체의 취급 및/또는 처리 후에 제거될 수 있어, 이에 의해 적어도 접점을 위해 마이크로스프링의 팁을 노출시킨다.
라미네이트 구조체는 포토리소그래피 패터닝 가능한 재료일 수 있다. 일단 형성되면, 라미네이트 구조체는 이어서 패터닝되고 구조체의 일부 또는 전체를 제거하도록 에칭될 수 있다. 라미네이트 구조체의 부분이 잔류하는 경우에, 이 부분은 마이크로스프링의 매립된 부분을 보호할 수 있고 그리고/또는 과잉 편향(즉, 비탄성 만곡)을 저지하는데 있어서 스프링을 보조하기 위한 간극 정지부로서 기능할 수 있다.
라미네이트 구조체는 마스크를 형성할 수 있고, 마이크로스프링 팁 영역 위에 땜납과 같은 재료의 선택적인 도금 또는 증착을 가능하게 한다. 대안적으로, 라미네이트 구조체는 마이크로스프링의 팁부의 에칭, 세척 또는 다른 처리를 위한 마스크를 형성할 수 있다. 각각의 경우에, 라미네이트 구조체는 완료된 마이크로스프링 구조체의 부분으로서 적소에 유지될 수 있고 또는 구조체의 완료에 앞서 제거될 수 있다.
따라서, 본 발명의 일 양태에 따르면, 기판, 상기 기판 위에 형성된 적어도 하나의 마이크로스프링 및 상기 마이크로스프링이 상기 라미네이트 구조체 내에 적어도 부분적으로 매립되도록 상기 기판 위에 형성된 라미네이트 구조체를 포함하는 마이크로스프링 구조체가 제공된다. 본 발명의 다른 양태에 따르면, 기판 위에 마이크로스프링을 형성하는 단계와, 상기 마이크로스프링이 라미네이트 구조체 내에 적어도 부분적으로 매립되도록 상기 기판 위에 라미네이트 구조체를 형성하는 단계를 포함하는 마이크로스프링 구조체 제조 방법이 제공된다.
상기 내용은 본 발명의 다수의 고유의 양태, 특징 및 장점의 요약이다. 그러나, 이 요약은 배제적인 것은 아니다. 따라서, 본 발명의 이들 및 다른 양태, 특징 및 장점은 본 명세서에 제공된 청구범위에 비추어 고려될 때 이하의 상세한 설명 및 첨부 도면으로부터 더 명백해질 것이다.
첨부 도면에서, 유사한 도면 부호는 다양한 도면 사이의 유사한 요소를 나타낸다. 예시적이지만, 도면은 실제 축적대로 도시된 것은 아니다.
도 1은 본 발명의 실시예를 형성할 수 있는 유형의 기판에 의해 지지된 유전층 상에 형성된 마이크로스프링을 포함하는 마이크로스프링 구조체의 측면도.
도 2는 본 발명의 실시예를 형성할 수 있는 유형의 첨단형 팁을 갖는 마이크로스프링의 평면도.
도 3은 본 발명의 일 실시예에 따라 그 위에 도포되는 프로세스의 얇은 라미네이트 구조체를 갖는 마이크로스프링 구조체의 측면도.
도 4는 본 발명의 일 실시예에 따라 그 위에 도포되는 라미네이트 구조체를 갖는 마이크로스프링 구조체의 측면도.
도 5는 팁 높이가 라미네이트 구조체 내에 매립되기 전과 비교할 때 라미네이트 구조체 내에 매립된 후와 대략적으로 동일한 것을 도시하는, 좌측에는 라미네이트 구조체가 없고 우측에는 라미네이트 구조체 내에 매립된 2개의 스프링의 현미경 사진.
도 6은 본 발명의 프로세스가 실질적으로 균일한 결과를 갖는 마이크로스프링의 어레이에 적용 가능한 것을 설명하는, 대략적으로 동일한 양만큼 2개의 팁이 구조체를 통해 돌출하는 것을 도시하는 라미네이트 구조체 내에 각각 매립되어 있는 2개의 마이크로스프링의 현미경 사진.
도 7은 도금 마스크로서 라미네이트 구조체를 사용하는 마이크로스프링의 팁의 도금을 도시하는 마이크로스프링 구조체의 측면도.
도 8은 마스크로서 라미네이트 구조체를 사용하는 마이크로스프링의 팁으로의 땜납 볼의 적용을 도시하는 마이크로스프링 구조체의 측면도.
도 9는 이들이 높이가 대략적으로 동일하고 실리콘 라미네이트 구조체의 제거가 마이크로스프링을 현저하게 손상시키지 않는 2개의 팁의 이미지의 상대적인 첨예도의 유사성을 경유하여 라미네이트 구조체를 적용하고 이어서 라미네이트 구조체를 제거한 후의 2개의 마이크로스프링의 현미경 사진.
도 10은 본 발명의 일 실시예에 따라 그 위에 도포되는 프로세스에서 두꺼운 라미네이트 구조체를 갖는 마이크로 스프링 구조체의 측면도.
도 11은 마이크로스프링이 라미네이트 구조체 내에 완전히 매립되는 본 발명의 일 실시예에 따라 그 위에 도포된 두꺼운 라미네이트 구조체를 갖는 마이크로스프링 구조체의 측면도.
도 12는 본 발명의 일 실시예에 따라 그 위에 도포되는 프로세스에서 두꺼운 다층 라미네이트 구조체를 갖는 마이크로스프링 구조체의 측면도.
도 13은 마이크로스프링이 라미네이트 구조체 내에 완전히 매립되는 본 발명의 일 실시예에 따라 그 위에 도포된 두꺼운 다층 라미네이트 구조체를 갖는 마이크로스프링 구조체의 측면도.
도 15는 마이크로스프링의 팁부가 본 발명의 일 실시예에 따른 접점을 위해 노출되어 있는 두꺼운 다층 라미네이트 구조체의 일 층의 제거 후의 도 14의 마이크로스프링 구조체의 측면도.
도 16은 캐비티를 형성하는 그 위에 배치된 몰드 구조체를 갖고, 마이크로 스프링의 팁부가 매립되어 라미네이트 구조체 재료가 본 발명의 일 실시예에 따른 캐비티 내에 도입될 수 있게 되는 마이크로스프링 구조체의 측면도.
도 17은 본 발명의 일 실시예에 따른 캐비티 내로의 재료의 도입, 재료의 경화 및 몰드 구조체의 제거 후의 도 16의 마이크로스프링 구조체의 측면도.
도 18은 당 기술 분야에 공지된 유형의 마이크로스프링의 어레이의 현미경 사진.
도 19는 당 기술 분야에 공지된 유형의 첨단형 팁을 갖는 마이크로스프링의 평면도.
본 출원인은 공지의 시작 재료, 처리 기술, 구성 요소, 장비 및 다른 양호하게 공지된 상세는 단지 요약된 것이거나 또는 본 발명의 상세를 불필요하게 불명료하게 하지 않도록 생략된다는 것을 지적하였다. 따라서, 상세가 다른 방식으로 잘 알려지지 않는 경우에, 본 출원인은 이들 상세에 관한 선택을 제안하거나 또는 지시하기 위해 본 발명의 용례에 이를 남겨둔다.
도 1에는 마이크로스프링 구조체(10)의 일 실시예의 측면도가 도시된다. 구조체(10)는 복수의 마이크로스프링을 포함하지만, 단지 하나의 이러한 마이크로스프링(12)이 도시되어 있다. 마이크로스프링(12)은 자유부(14) 및 기판(18)(예를 들어, 글래스, 실리콘, 석영 등)에 고정된 고정부(16)를 포함한다. 마이크로스프링(12)의 형성에 앞서, 유전층(20)이 기판(18)의 표면의 표면 상에 형성되고, 개구(22)가 그 내부에 형성된다. 마이크로스프링(12)은 예를 들어 기판(18) 내의 비아(26) 내에 형성된 접점(24)으로 개구(22)를 통해 전기적으로 접속되도록 유전층(20) 상에 형성된다. 마이크로스프링(12)과 접점(24) 사이의 접속은 이들 사이의 전기적 상호 통신 뿐만 아니라 기판(18)에 마이크로스프링(12)을 더 고정하는 물리적 접속부를 제공할 수 있다. 더욱이, 마이크로스프링(12)은 단지 접점(24)에서 기판(18)에 접속될 수 있다. 또 다른 실시예에서, 마이크로스프링(12)은 개별 전기 접점을 갖거나 갖지 않고 그 자체가 기판(18)에 부착되는 개별 고정부(미도시) 상에 형성되어 그에 부착된다. 적층된 마이크로스프링의 다수의 층은 또한 전술된 미국 특허 제 7,550,855호에 개시된 바와 같이 형성될 수 있다.
마이크로스프링(12)은 몰리브덴-크롬(MoCr) 합금, 니켈-지르코늄(NiZr) 합금, 또는 Mo, MoCr, W, Ni, NiZr, Cu, 다이아몬드 또는 다른 합금, 비금속, 산화물, 니트라이드 또는 유기 재료와 같은 마이크로스프링의 생성을 위해 적합한 다양한 금속 또는 합금 중 임의의 것과 같은 탄성 변형 가능한 재료로 제조된다. 바람직하게는, 마이크로스프링(12)이 형성되는 재료는 전기 전도성이지만, 이는 비전도성 또는 반전도성 재료로 형성될 수 있다. 이는 비전도성 또는 반전도성 재료로 형성되지만, 마이크로스프링(12)은 도시되지 않은 전기 전도성 재료로 코팅되거나 도금될 수 있고, 또는 전기 전도성 접점을 필요로 하지 않는 용례에서 전개될 수 있다.
양호하게 이해되는 바와 같이, 마이크로스프링(12)은 기판(18)의 표면의 평면에 대략 평행한 평면에 초기에 형성된다. 형성은 당 기술 분야에 잘 알려진 포토리소그래피 기술에 의해 통상적으로 이루어진다. 마이크로스프링(12) 내의 내부 응력은 마이크로스프링의 수직 단면을 따라 다양하다. 에치 언더컷팅(undercutting)과 같은 다양한 기술 중 하나가 팁(28)을 포함하는 마이크로스프링(12)의 자유부(14)를 해제하도록 이용되고, 마이크로스프링(12) 내의 내부 응력은 평면으로부터 팁(28)을 잡아당겨 도 1에 도시된 바와 같이 오목형 마이크로스프링을 생성한다.
통상의 실시예에서, 팁(28)은 10 내지 250 ㎛의 정도의 층(20)의 표면 위의 높이(H)로 상승한다. 마이크로스프링(12)의 폭은 통상적으로 5 내지 100 ㎛의 범위이다.
특정 실시예에서, 마이크로스프링(12)은 마이크로스프링(12)의 평면도인 도 2에 도시된 것과 같은 첨단형 팁(28)을 갖도록 형성된다. 이러한 첨단형은 프로브 및 접점 용례에 대해 산화물 또는 다른 층을 관통하는 것을 보조한다. 이는 또한 이하에 더 설명되는 보호 구조체의 용례를 보조한다. 다수의 다른 팁 형상 및 디자인은 잘 알려져 있고 본 명세서에서 이용될 수 있다.
제 1 실시예에서, 일단 자유부(14)가 해제되면, 이 실시예에서 얇은 라미네이트 구조체(30)인 보호 구조체가 구조체(10)의 상부면 위에 도포된다. 도 3은 구조체(10) 위의 위치로 유도되는 라미네이트 구조체(30)를 도시한다. 도 4는 구조체(10) 위의 적소에 고정되는 라미네이트 구조체(30)를 도시한다. 얇은 라미네이트 구조체(30)는 구조체(10) 상에 영구적으로 도포되도록 의도되는 다양한 상이한 재료로 형성될 수 있다. 실리콘은 일 예시적인 재료이다. 실리콘은 비교적 연성이고 순응성인데, 이는 이하의 설명으로부터 이해될 수 있는 바와 같이 유리하다. 다른 후보 재료는 델폰 인더스트리즈, 엘엘씨(Delphon Industries, LLC)의 자회사인 겔-팩(Gel-Pak)으로부터 상표명 겔-필름(Gel-Film)으로서 알려져 있다(예를 들어, www.gelpak.com/products/index.cfm?fuseaction=gel-film 참조). 명료화를 위해, 이 실시예에서, 구조체(30)는 디바이스를 형성하는 프로세스에서 미리 형성된 마이크로스프링 및 기판 구조체 위에 도포되거나 또는 라미네이트되기 때문에 "라미네이트" 구조체라 칭한다. 라미네이트 구조체(30)는 단일 재료로 구성될 수 있거나 또는 다수의 재료층의 라미네이트일 수 있다. 특정 실시예에서, 라미네이트 구조체(30)는 캐리어 시트(미도시)를 거쳐 취급될 수 있고, 도포 중에 상기 시트로부터 전달될 수 있다. 라미네이트 구조체(30)는 25 ㎛ 정도의 두께(T)를 갖는다. 이 실시예에서, 라미네이트 두께(T)는 마이크로스프링(12)의 높이(H)보다 작을 수 있지만, 특정 실시예에서 이는 적어도 초기에는 해당하지 않을 수도 있다. 이하에 설명된 바와 같은 다른 실시예에서, T는 H를 초과할 수 있다.
얇은 라미네이트 구조체(30)는 이어서 그 백킹으로부터 제거되고, 구조체(10)의 상부면 위에 도포되어 마이크로스프링(12)의 팁(28)이 라미네이트 구조체(30)를 통해 관통되게 된다. 마이크로스프링(12)은 팁(28)이 매우 소형이고 비교적 첨예하고 라미네이트는 비교적 연성인 사실로 인해서 손상되지 않는다. 적절한 압력이 구조체(30)의 상부면(32)에 인가되어 구조체(30)가 일반적으로 구조체(10)의 상부면의 형태에 합치하고 그 위에 양호하게 안착되게 된다. 구조체(10)의 상부면[예를 들어, 마이크로스프링(12) 및 유전층(20)의 상부면의 부분]에 접촉하는 라미네이트 구조체(30)의 상부면 상의 선택적 접착층(34)은 라미네이트 구조체(30)를 적소에 보유할 수 있다. 일 실시예에서, 구조체(30)에 대해 연성의 순응성 재료를 이용하여, 마이크로스프링(12)이 구조체(30)의 관통 프로세스에서 손상되지 않게 되고 또한 구조체(30)가 구조체(10)의 비평면형 상부면의 대부분에 접촉하게 되는 것이 유리하다.
특정 실시예에서, 예를 들어 구조체(10)의 표면 위의 더 순응성 덮개를 제공하고, 이것이 구조체(30)를 관통함에 따라 마이크로스프링(12)에 대한 손상의 가능성을 더 감소시키기 위해 도포에 앞서 구조체(30)를 연화하는 것이 바람직할 수 있다. 구조체(30)의 연화는 가열에 의해, 화학적 연화에 의해, 또는 당 기술 분야에 공지될 수 있는 바와 같은 다른 방법에 의해 성취될 수 있다. 더욱이, 구조체(30)는 광 경화 가능한 에폭시 또는 폴리머와 같은 경화성 재료로 구성될 수 있다. 초기에, 구조체(30)는 부분 경화된 상태로 적용되어 그 물리적 구조를 유지하게 될 수 있지만, 마이크로스프링(12)이 관통하는 것이 비교적 용이한 순응성이 되도록 충분히 연성이다. 일단 적용되면, 구조체(30)의 경화가 완료될 수 있고, 이에 의해 마이크로스프링(12)이 매립되는 더 강성의 본체를 제공한다. 또한, 예를 들어 마이크로스프링(12)을 보호하기 위해 구조체(10) 위에 배치될 때 이들이 더 강성이 되도록 구조체(10) 위의 도포 후에 연화될 수 있는 재료가 사용될 수 있지만, 이는 구조체(10) 및 마이크로스프링(12)으로부터 제거를 용이하게 하기 위해 열, 화학적 처리에 의해 연화될 수 있다.
마이크로스프링(12)의 팁(28)은 이어서 H-T와 대략 동일한 거리만큼 구조체(30)의 상부면(32) 위로 연장한다. 노출된 팁(28)은 이어서 예를 들어 전기 접점으로서 사용될 수 있다.
마이크로스프링(12)의 적어도 일부 및 구체적으로는 자유부(14)의 부분은 이에 의해 라미네이트 구조체(30) "내에" 있다. 마이크로스프링(12)을 물리적으로 지지하는 것이 라미네이트 구조체(30)의 일 기능이다. 이 지지는 웨이퍼지지 마이크로스프링(12)이 휴대형일 때 모든 방향에서의 강도일 수 있고, 마이크로스프링(12)이 그 위의 디바이스와 스프링 접촉할 때 편향의 방향에서 강도 등일 수 있다. 따라서, 라미네이트 구조체(30)는 실질적으로 이들 사이에 몇몇 간극을 갖고 마이크로스프링(12)의 표면에 접촉되어야 한다. 라미네이트 구조체(30)는 마이크로스프링(12)에 전체의 추가의 강도를 여전히 제공하면서 마이크로스프링(12)의 편향을 위한 소정의 "탄력성" 또는 공차를 가져야 한다.
라미네이트 구조체(30)는 또한 스페이서로서 작용할 수 있어, 유전층(20)의 상부면과 팁(28)에 접촉하는 구조체(미도시)의 하부면 사이에 최소 간격을 형성한다. 또한, 라미네이트 구조체(30)는 부분적으로는 큰 표면 접촉 영역 및 접착성, 뿐만 아니라 접착층(34)에 의해 제공되는 접착성으로 인하여 마이크로스프링(12)과 기판(18) 사이의 고정부에 추가의 강도를 제공할 수 있다. 구조체(30)는 스프링 편향 중에 간극 정지부를 또한 제공한다. 구조체(30)는 소정의 탄력성을 허용하기 때문에, 재료가 마이크로스프링(12)의 추가의 편향에 저항하는 한계에 도달한다. 이 지점에서 구조체(10)와 디바이스(10)가 접촉하는 디바이스 사이의 최소 간극이 이에 의해 규정된다. 더욱이, 구조체(30)는 추가적으로 수분 및 오염물 배리어를 제공하여, 마이크로스프링(12), 유전층(20), 접점(24) 등의 부분을 환경적인 오염 및 손상으로부터 보호한다. 또한, 라미네이트 구조체(30) 내에 매립된 마이크로스프링(12)의 부분은 본 발명의 특정 용례에서 요구될 수 있는 도금 및 납땜과 같은 화학적 처리 단계로부터 보호된다.
도 5는 팁(28a, 28b)을 갖는 2개의 마이크로스프링(12a, 12b)의 현미경 사진이다. 마이크로스프링(12a)은 기판(18) 위에서 자립하고, 마이크로스프링(12b)은 실리콘 라미네이트 구조체(30) 내에 매립된다. 팁(28a, 28b)의 이미지의 상대적인 첨예도의 유사성은 이들이 높이가 대략적으로 동일한 것을 확인한다. 이는 이 실시예에서, 팁(28)이 그를 통해 관통하도록 라미네이트 구조체(30)를 도포하는 것이 마이크로스프링(12)이 형성되는 표면 위에 H의 팁 높이를 생성하고, 두께(T)의 라미네이트 구조체 위의 팁(28)의 간격은 실질적으로 H-T와 동일하다. 더욱이, 도 6은 각각 실리콘 라미네이트 구조체(30)를 통해 돌출하는 팁(28c, 28d)을 각각 갖는 2개의 마이크로스프링(12c, 12d)의 현미경 사진이다. 팁(28c, 28d)의 이미지의 상대적인 첨예도의 유사성은 이들이 대략적으로 동일한 양만큼 실리콘 라미네이트 구조체(30)를 통해 돌출되는 것을 확인한다. 따라서, 그를 통해 팁(28)을 관통함으로써 라미네이트 구조체(30)를 도포하는 프로세스는 실질적으로 균일한 결과를 갖는 마이크로스프링의 어레이에 적용 가능하다.
도 7을 참조하면, 본 발명의 다른 실시예가 도시된다. 팁(28) 또는 그 부분을 포함하는 라미네이트 구조체(30)의 상부면(32) 위에 노출된 마이크로스프링(12)의 부분은 마모, 스프링 상수 등과 같은 물리적 특성, 저항 등과 같은 전기적 특성을 포함하는 마이크로스프링(12)의 접점부의 특성을 향상시키기 위해 적절한 금속(36)으로 도금될 수 있다. 대안적으로, 땜납 또는 유사한 재료는 유사한 결과를 얻기 위해 팁(28) 또는 그 부분을 포함하는 라미네이트 구조체(30)의 상부면(32) 위에 노출된 마이크로스프링(12)의 부분에 도포될 수 있다. 마이크로스프링(12)의 스프링 상수를 제어하고 뿐만 아니라 팁(18)의 크기 및 형상을 제어하거나 산화를 제거하기 위한 에칭과 같은 추가의 처리 및 다른 적절한 처리를 위한 예를 들어 추가의 물리적 내마모성을 위한 다른 코팅이 도포될 수 있다. 각각의 경우에, 라미네이트 구조체(30)는 그 내부에 매립된 마이크로스프링(12)의 부분을 보호하기 위한 마스크로서 기능할 수 있다. 실제로, 그대로 대향하는 바와 같이 마이크로스프링(12)의 부분을 선택적으로 덮거나 처리하는 것이 가능한 특징은 스핀-온 코팅 등과 같은 종래의 프로세스로부터의 중요한 차이이다.
라미네이트 구조체(30)의 도포는 마이크로스프링(12)을 손상시키지 않고 제거될 수 있는 점에서 가역적일 수 있다. 이는 예를 들어 전술된 코팅 및 프로세스와 같이, 팁(28) 부근에 위치된 마이크로스프링(12)의 부분을 코팅하거나 처리하고 이어서 움직임, 위치 등을 위해 달리 영향을 받지 않는 마이크로스프링(12)을 제공하도록 요구될 때 유용하다. 도 9는 실리콘 라미네이트 구조체(미도시)를 도포하고 이어서 라미네이트 구조체를 제거하는 단계 후에 각각 팁(28a, 28b)을 갖는 2개의 스프링(12a, 12b)의 현미경 사진이다. 재차, 팁(28a, 28b)의 이미지의 상대적인 첨예도의 유사성은 이들이 높이가 대략적으로 동일한 것을 확인한다. 이는 이 실시예에서, 실리콘 라미네이트 구조체의 제거가 마이크로스프링을 현저하게 손상시키지 않는 것을 확인한다. 본 발명의 이 양태의 다른 장점은 라미네이트 구조체를 제거하는 프로세스에서 마이크로스프링의 팁이 프로세스에서 입자 및 오염물을 세척할 수 있다는 것이다.
본 명세서에 개시된 다른 실시예에 따르면, 라미네이트 구조체는 마이크로스프링 구조체 위에 배치될 수 있고 스프링 팁이 보호된 상태로 웨이퍼가 취급되고, 처리될 수 있도록 마이크로스프링을 완전히 덮을 수 있다. 취급, 추가의 처리 등 후의 시점에서, 라미네이트 구조체는 마이크로스프링 또는 그 부분을 노출시키기 위해 전체적으로 또는 부분적으로 제거될 수 있다. 이하에는 이들 개념을 더 상세히 예시한다.
도 10을 참조하면, 두꺼운 보호 라미네이트 구조체(42)를 갖는 마이크로스프링(12)의 덮개에서 제 1 단계가 도시되어 있다. 전술된 바와 같이, 일단 자유부(14)가 해제되면, 비교적 두꺼운 보호 라미네이트 구조체(42)가 구조체(10)의 상부면 위에 도포된다. 마이크로스프링(12)은 유전층(20)의 표면으로부터 높이(H)로 상향으로 연장된다. 보호 라미네이트 구조체(42)는 두께(X)를 갖고, 여기서 X>H이다. 보호 라미네이트 구조체(42)는 다양한 재료로 제조될 수 있지만, 팁(28)이 보호 라미네이트 구조체(42)의 표면을 관통하고 이에 의해 마이크로스프링(12)을 손상시키지 않고 그 내부에 마이크로스프링(12)의 부분을 매립하게 하기 위해 비교적 연성이어야 한다. 보호 라미네이트 구조체(42)가 형성되는 재료는 또한 일단 마이크로스프링(12)의 부분이 그 내부에 매립되면 구조체(42)가 마이크로스프링(12)을 위한 물리적 및 환경적 보호를 제공하기에 충분히 강하고 충분히 강성이어야 한다. 재차, 실리콘은 이들 다소 상충하는 요건에 부합할 수 있는 재료의 일 예이다.
도 11을 참조하면, 그 위에 적소에 보호 라미네이트 구조체(42)를 갖는 구조체(10)가 도시되어 있다. 마이크로스프링(12)의 전체는 보호 라미네이트 구조체(42) 내에 매립된다. 구조체는 이제 마이크로스프링(12)을 손상시키는 위험성이 감소된 상태에서 취급될 수 있다. 예를 들어, 이면으로부터 작용할 때, 기판(18)은 이제 예를 들어 연삭, 화학적 에칭 등에 의해 얇아질 수 있고, 마이크로스프링(12)은 보호 라미네이트 구조체(42) 내에 보호된다. 전술된 바와 같이, 실리콘과 같은 특정 재료가 도포 후에 즉시 제거될 수 있다. 따라서, 보호 라미네이트 구조체(42)를 위한 재료를 적절하게 선택함으로써, 그 구조체는 임의의 형성 후 취급 및 처리 후에 제거될 수 있어, 접촉을 위해 마이크로스프링(12)을 노출시킨다. 게다가, 열 및/또는 광학 해제 기술이 보호 라미네이트 구조체(42)의 상대 접착성을 제어할 뿐만 아니라 구조체(10)로부터 그 해제를 용이하게 하는데 사용될 수 있다.
본 발명의 또 다른 실시예에 따르면, 마이크로스프링이 그 내부에 완전히 매립되도록 하는 두께를 갖는 보호 라미네이트 구조체는 자체로 적어도 2개의 층으로 구성될 수 있다. 층들 중 하나는 마이크로스프링 구조체에 부착되어 유지되도록 의도되고, 층들 중 다른 하나는 그 동안에 보호 라미네이트 구조체가 마이크로스프링을 보호하는 동안 취급, 추가의 처리 후에 제거되도록 의도된다. 도 12는 이러한 실시예의 예이다. 전술된 바와 같이, 일단 자유부(14)가 해제되면, 비교적 두꺼운 보호 라미네이트 구조체(44)가 구조체(10)의 상부면 위에 도포된다. 도 12에 도시된 보호 라미네이트 구조체(44)는 2개의 층(46, 48)으로 구성되지만, 다른 실시예에서 추가의 층이 이용될 수 있다. 층은 본 발명의 용례에 따라 동일한 재료로 각각 구성될 수 있거나, 또는 상이한 재료로 구성될 수도 있다.
마이크로스프링(12)은 유전층(20)의 표면으로부터 높이(H)로 상향으로 연장한다. 보호 라미네이트 구조체(44)의 두께는 층(46, 48)의 두께(Y1, Y2) 각각의 합이다. 구조체(44)의 전체 두께는 마이크로스프링(12)이 그 내부에 완전히 매립되도록, 즉 Y1+Y2>H가 되도록 이루어질 수 있다. 층(46, 48)은 전술된 원하는 보호의 레벨 및 팁(28)에 의한 관통을 고려하여 다양한 재료로 제조될 수 있다. 일 실시예에서, 각각의 층(46)은 실리콘이고, 2개의 층 사이의 표면 에너지 경계가 존재하도록 개별적으로 형성되고, 이는 구조체(10)의 도포 및 임의의 요구되는 취급 및 처리 후에 이들의 분리를 용이하게 한다. 다른 실시예에서, 해제층(47)이 층(46, 48) 사이에 배치되고, 이는 도포될 때 층(46, 48)이 함께 고착되지만 이들의 후속의 분리를 보조할 만큼 충분하게 접착성이다. 또 다른 실시예에서, 열 활성화된 또는 광 활성화된 층이 초기에 층(46, 48)을 함께 접착하지만, 열 또는 광의 인가에 의해 층은 요구될 때 층(46, 48)의 분리를 용이하게 한다.
도 13을 참조하면, 그 위의 적소에 보호 라미네이트 구조체(44)를 갖는 구조체(10)가 도시된다. 마이크로스프링(12)의 전체는 보호 라미네이트 구조체(44) 내에 매립된다. 구조체는 이제 마이크로스프링(12)의 손상 위험성이 감소된 상태에서 취급될 수 있다. 예를 들어, 이면으로부터 작용할 때, 기판(18)은 예를 들어 연삭, 화학적 에칭 등에 의해 얇아질 수 있고, 마이크로스프링(12)은 보호 라미네이트 구조체(44) 내에서 보호된다. 임의의 취급 및 처리 후에, 층(48)은 이어서 예를 들어 층(46, 48)의 분리에 의해 보조되도록 열 또는 광을 사용하여 도 14에 도시된 바와 같이 구조체로부터 제거될 수 있다. 층(46, 48)을 위한 재료를 적절하게 선택함으로써, 층(48)은 임의의 형성 취급 및 처리 후에 제거될 수 있어 마이크로스프링(12)의 부분을 층(46) 내에 매립되게 한 상태로, 그리고 마이크로스프링(12)의 잔여부를 접점을 위해 노출된 상태로 방치한다.
전술된 실시예에 대한 대안으로서, 구조체(42)(도 11에 도시된 바와 같은), 층(46) 및/또는 층(48)은 포토리소그래피 패터닝 가능한 재료일 수 있다. 구조체의 처리 중에, 층(48)은 당 기술 분야에 공지된 기술에 의해 패터닝되고 에칭될 수 있다. 에칭은 층(48)을 완전히 제거하거나 또는 대안적으로 간극 정지부 등으로서 작용하도록 마이크로스프링(12)의 자유부(14) 아래의 영역에서 마이크로스프링의 어레이 내의 개별 마이크로스프링 사이와 같은 선택된 위치에서 층(48)의 부분을 남겨둔다. 이러한 간극 정지부(50)의 예는 도 15에 도시된다.
본 발명의 또 다른 실시예에 따르면, 주입 캐비티는 마이크로스프링 구조체 위에 형성될 수 있고, 적절한 재료가 마이크로스프링의 부분을 둘러싸도록 캐비티 내에 주입된다. 주입 캐비티는 마이크로스프링이 형성되는 유전층의 상부면과 마이크로스프링 팁이 매립되는 재료의 몰드 구조체 사이에 형성될 수 있는데 이는 유전성 표면으로부터 이격된다. 이 실시예는 도 16에 도시된다. 일단 자유부(14)가 해제되면, 몰드 구조체(54)는 예를 들어 스페이서(56) 상에 놓임으로써 또는 다른 적절한 방법에 의해 구조체(10) 위에 배치된다. 캐비티(58)는 이에 의해 구조체(10)와 몰드 구조체(54) 사이에 형성된다. 경화 가능한 폴리머와 같은 적절한 재료가 이어서 액체 형태로 캐비티(58) 내에 주입된다. 마이크로스프링(12)의 부분이 몰드 구조체(54) 내에 매립됨에 따라, 마이크로스프링(12)의 그 부분은 주입된 재료 내에 매립되는 것으로부터 마스킹된다. 주입된 재료는 이어서 경화되고, 몰드 구조체(54)가 그 후에 제거된다. 완성된 구조체는 도 17에 도시되고, 여기서 마이크로스프링(12)의 부분이 경화된 폴리머(60) 내에 매립되고, 마이크로스프링(12)의 잔여부는 접점을 위해 노출된다. 경화 가능한 폴리머는 마이크로스프링(12)의 부분을 매립하기 위해 이 실시예에서 이용될 수 있는 재료의 단지 일 예이다. 더욱이, 기존의 플립-쉽 패키징 프로세스(flip-ship packaging process) 및 장치를 지레 작용(leverage)하는 것이 가능하여, 본 발명의 양태를 지지하기 위해 특정 고정구, 프로세스, 재료 등을 전개할 필요성을 감소시킨다.
10: 마이크로스프링 구조체 12: 마이크로스프링
14: 자유부 16: 고정부
18: 기판 20: 유전층
22: 개구 24: 접점
28: 팁 30: 라미네이트 구조체
32: 상부면 34: 접착층
42: 보호 라미네이트 구조체 46, 48: 층

Claims (10)

  1. 기판과,
    상기 기판 위에 형성된 적어도 하나의 마이크로스프링과,
    상기 마이크로스프링이 라미네이트 구조체 내에 적어도 부분적으로 매립되도록 상기 기판 위에 형성된 상기 라미네이트 구조체를 포함하는 마이크로스프링 구조체.
  2. 제 1 항에 있어서, 상기 마이크로스프링은 고정부 및 자유부를 포함하고, 상기 고정부는 상기 기판 위에 부착되고, 또한 상기 고정부는 상기 라미네이트 구조체 내에 매립되고, 상기 자유부의 적어도 일부는 상기 라미네이트 구조체로부터 연장되고 상기 기판 위에서 자유롭게 편향하는 마이크로스프링 구조체.
  3. 제 1 항에 있어서, 상기 마이크로스프링은 상기 라미네이트 구조체 내에 완전히 매립되는 마이크로스프링 구조체.
  4. 제 3 항에 있어서, 상기 라미네이트 구조체는 복수의 층들을 포함하고, 상기 마이크로스프링은 고정부 및 자유부를 포함하고, 상기 고정부는 상기 기판 위에 부착되고 상기 라미네이트 구조체의 제 1 층 내에 완전히 배치되고, 상기 자유부의 적어도 일부는 상기 제 1 층과는 상이한 상기 라미네이트 구조체의 제 2 층 내에 배치되어 상기 제 2 층의 제거시에 상기 자유부가 상기 기판 위에서 자유롭게 편향하도록 배치되게 되는 마이크로스프링 구조체.
  5. 제 4 항에 있어서, 상기 라미네이트 구조체는 상기 제 1 층과 상기 제 2 층 사이에 배치된 해제층을 추가로 포함하는 마이크로스프링 구조체.
  6. 제 2 항에 있어서, 상기 자유부의 상기 부분은 도금 금속으로 도금되고, 상기 라미네이트 구조체 내에 매립된 상기 마이크로스프링의 부분은 상기 도금 금속이 없는 마이크로스프링 구조체.
  7. 제 1 항에 있어서, 상기 마이크로스프링은 팁부를 포함하고, 적어도 상기 팁부는 그에 부착된 땜납을 갖고, 상기 라미네이트 구조체 내에 매립된 상기 마이크로스프링의 부분은 땜납이 없는 마이크로스프링 구조체.
  8. 제 1 항에 있어서, 상기 라미네이트 구조체는 적어도 실리콘의 부분 내에 포함되는 마이크로스프링 구조체.
  9. 제 8 항에 있어서, 상기 라미네이트 구조체는 상기 기판 위에 상기 라미네이트 구조체를 접착하는 접착층을 추가로 포함하는 마이크로스프링 구조체.
  10. 제 1 항에 있어서, 상기 라미네이트 구조체는 포토리소그래피 패터닝 가능한 재료를 포함하고, 사용시에 상기 마이크로스프링의 과잉 편향을 방지하는 것을 보조하기 위해 상기 마이크로스프링에 근접한 간극 정지부를 형성하도록 패터닝되는 마이크로스프링 구조체.
KR1020110095006A 2010-09-22 2011-09-21 라미네이트 구조체 내에 적어도 부분적으로 매립된 마이크로스프링 및 그 제조 방법 KR20120031141A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/887,775 2010-09-22
US12/887,775 US8519534B2 (en) 2010-09-22 2010-09-22 Microsprings partially embedded in a laminate structure and methods for producing same

Publications (1)

Publication Number Publication Date
KR20120031141A true KR20120031141A (ko) 2012-03-30

Family

ID=45817009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110095006A KR20120031141A (ko) 2010-09-22 2011-09-21 라미네이트 구조체 내에 적어도 부분적으로 매립된 마이크로스프링 및 그 제조 방법

Country Status (4)

Country Link
US (1) US8519534B2 (ko)
JP (1) JP2012068249A (ko)
KR (1) KR20120031141A (ko)
TW (1) TWI553800B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021067666A (ja) * 2019-10-25 2021-04-30 巨擘科技股▲ふん▼有限公司Ｐｒｉｎｃｏ Ｃｏｒｐ． 金属プローブ構造及びその製造方法
KR102409029B1 (ko) * 2022-04-12 2022-06-14 이시훈 프로브 핀
KR20230080506A (ko) * 2016-08-22 2023-06-07 케이엘에이 코포레이션 이동가능 니들 바디들을 갖는 저항성 프로브

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8441808B2 (en) * 2010-09-22 2013-05-14 Palo Alto Research Center Incorporated Interposer with microspring contacts
US8686552B1 (en) 2013-03-14 2014-04-01 Palo Alto Research Center Incorporated Multilevel IC package using interconnect springs
US9816800B2 (en) 2013-10-10 2017-11-14 Stretchsense Limited Method of fabrication of laminates of elastic material suitable for dielectric elastomer sensing
KR101877861B1 (ko) * 2017-01-23 2018-08-09 (주)다람기술 검사프로브 제조방법 및 제조장치, 그리고 이에 의해 제조된 검사프로브
US11289443B2 (en) 2017-04-20 2022-03-29 Palo Alto Research Center Incorporated Microspring structure for hardware trusted platform module
US11054593B1 (en) 2020-03-11 2021-07-06 Palo Alto Research Center Incorporated Chip-scale optoelectronic transceiver with microspringed interposer

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6741085B1 (en) 1993-11-16 2004-05-25 Formfactor, Inc. Contact carriers (tiles) for populating larger substrates with spring contacts
US5783870A (en) 1995-03-16 1998-07-21 National Semiconductor Corporation Method for connecting packages of a stacked ball grid array structure
US5613861A (en) 1995-06-07 1997-03-25 Xerox Corporation Photolithographically patterned spring contact
EP0925513B1 (en) * 1996-09-13 2010-03-24 International Business Machines Corporation Wafer scale high density probe assembly, apparatus for use thereof and methods of fabrication thereof
US5944537A (en) 1997-12-15 1999-08-31 Xerox Corporation Photolithographically patterned spring contact and apparatus and methods for electrically contacting devices
US5979892A (en) 1998-05-15 1999-11-09 Xerox Corporation Controlled cilia for object manipulation
US6672875B1 (en) 1998-12-02 2004-01-06 Formfactor, Inc. Spring interconnect structures
JPH11337581A (ja) * 1999-04-27 1999-12-10 Nec Corp プロ―ブカ―ド
WO2001098793A2 (en) * 2000-06-20 2001-12-27 Nanonexus, Inc. Systems for testing integraged circuits during burn-in
US6352454B1 (en) 1999-10-20 2002-03-05 Xerox Corporation Wear-resistant spring contacts
US6267605B1 (en) 1999-11-15 2001-07-31 Xerox Corporation Self positioning, passive MEMS mirror structures
US6213789B1 (en) 1999-12-15 2001-04-10 Xerox Corporation Method and apparatus for interconnecting devices using an adhesive
US6794725B2 (en) 1999-12-21 2004-09-21 Xerox Corporation Amorphous silicon sensor with micro-spring interconnects for achieving high uniformity in integrated light-emitting sources
US6827584B2 (en) * 1999-12-28 2004-12-07 Formfactor, Inc. Interconnect for microelectronic structures with enhanced spring characteristics
US6396677B1 (en) 2000-05-17 2002-05-28 Xerox Corporation Photolithographically-patterned variable capacitor structures and method of making
US6392524B1 (en) 2000-06-09 2002-05-21 Xerox Corporation Photolithographically-patterned out-of-plane coil structures and method of making
US6856225B1 (en) 2000-05-17 2005-02-15 Xerox Corporation Photolithographically-patterned out-of-plane coil structures and method of making
US6290510B1 (en) 2000-07-27 2001-09-18 Xerox Corporation Spring structure with self-aligned release material
US6521970B1 (en) 2000-09-01 2003-02-18 National Semiconductor Corporation Chip scale package with compliant leads
US6632373B1 (en) 2000-09-28 2003-10-14 Xerox Corporation Method for an optical switch on a substrate
US6504643B1 (en) 2000-09-28 2003-01-07 Xerox Corporation Structure for an optical switch on a substrate
US6743982B2 (en) 2000-11-29 2004-06-01 Xerox Corporation Stretchable interconnects using stress gradient films
US6655964B2 (en) 2001-02-09 2003-12-02 Xerox Corporation Low cost integrated out-of-plane micro-device structures and method of making
US6534249B2 (en) 2001-02-09 2003-03-18 Xerox Corporation Method of making low cost integrated out-of-plane micro-device structures
US6595787B2 (en) 2001-02-09 2003-07-22 Xerox Corporation Low cost integrated out-of-plane micro-device structures and method of making
JP3724432B2 (ja) 2001-04-19 2005-12-07 株式会社ニコン 薄膜弾性構造体及びその製造方法並びにこれを用いたミラーデバイス及び光スイッチ
US6528350B2 (en) 2001-05-21 2003-03-04 Xerox Corporation Method for fabricating a metal plated spring structure
US6560861B2 (en) 2001-07-11 2003-05-13 Xerox Corporation Microspring with conductive coating deposited on tip after release
DE10149688B4 (de) * 2001-10-09 2004-09-09 Infineon Technologies Ag Verfahren zum Herstellen einer Mikrokontaktfeder auf einem Substrat
US6794737B2 (en) 2001-10-12 2004-09-21 Xerox Corporation Spring structure with stress-balancing layer
US6777963B2 (en) 2001-11-08 2004-08-17 Koninklijke Philips Electronics N.V. Chip-mounted contact springs
US6684499B2 (en) 2002-01-07 2004-02-03 Xerox Corporation Method for fabricating a spring structure
US6668628B2 (en) 2002-03-29 2003-12-30 Xerox Corporation Scanning probe system with spring probe
US7011530B2 (en) 2002-05-24 2006-03-14 Sitaraman Suresh K Multi-axis compliance spring
US6621141B1 (en) 2002-07-22 2003-09-16 Palo Alto Research Center Incorporated Out-of-plane microcoil with ground-plane structure
JP2004259530A (ja) * 2003-02-25 2004-09-16 Shinko Electric Ind Co Ltd 外部接触端子を有する半導体装置及びその使用方法
US20070020960A1 (en) * 2003-04-11 2007-01-25 Williams John D Contact grid array system
US7015584B2 (en) 2003-07-08 2006-03-21 Xerox Corporation High force metal plated spring structure
EP1642300A2 (en) 2003-07-08 2006-04-05 Qunamo AB Probe structures incorporating nanowhiskers, production methods thereof, and methods of forming nanowhiskers
US6998703B2 (en) 2003-12-04 2006-02-14 Palo Alto Research Center Inc. Thin package for stacking integrated circuits
US7400041B2 (en) 2004-04-26 2008-07-15 Sriram Muthukumar Compliant multi-composition interconnects
US7649145B2 (en) 2004-06-18 2010-01-19 Micron Technology, Inc. Compliant spring contact structures
US20060030179A1 (en) 2004-08-05 2006-02-09 Palo Alto Research Center, Incorporated Transmission-line spring structure
US7456092B2 (en) 2004-10-07 2008-11-25 Palo Alto Research Center Incorporated Self-releasing spring structures and methods
US7230440B2 (en) 2004-10-21 2007-06-12 Palo Alto Research Center Incorporated Curved spring structure with elongated section located under cantilevered section
US7166326B1 (en) 2004-12-14 2007-01-23 Palo Alto Research Center (Parc) Method of electroplating stressed metal springs
US7344906B2 (en) 2005-12-15 2008-03-18 Palo Alto Research Center Incorporated Structure and method for releasing stressy metal films
US7426117B2 (en) 2005-12-21 2008-09-16 Xerox Corporation Chip on a board
US20070152685A1 (en) * 2006-01-03 2007-07-05 Formfactor, Inc. A probe array structure and a method of making a probe array structure
US7982290B2 (en) 2006-01-12 2011-07-19 Palo Alto Research Center, Inc. Contact spring application to semiconductor devices

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230080506A (ko) * 2016-08-22 2023-06-07 케이엘에이 코포레이션 이동가능 니들 바디들을 갖는 저항성 프로브
JP2021067666A (ja) * 2019-10-25 2021-04-30 巨擘科技股▲ふん▼有限公司Ｐｒｉｎｃｏ Ｃｏｒｐ． 金属プローブ構造及びその製造方法
KR20210050425A (ko) * 2019-10-25 2021-05-07 프린코 코포레이션 금속 프로브 구조 및 그의 제조방법
US11474128B2 (en) 2019-10-25 2022-10-18 Princo Corp. Metal probe structure and method for fabricating the same
KR102409029B1 (ko) * 2022-04-12 2022-06-14 이시훈 프로브 핀

Also Published As

Publication number Publication date
US20120068331A1 (en) 2012-03-22
TWI553800B (zh) 2016-10-11
US8519534B2 (en) 2013-08-27
TW201304093A (zh) 2013-01-16
JP2012068249A (ja) 2012-04-05

Similar Documents

Publication Publication Date Title
KR20120031141A (ko) 라미네이트 구조체 내에 적어도 부분적으로 매립된 마이크로스프링 및 그 제조 방법
US7928751B2 (en) MEMS interconnection pins fabrication on a reusable substrate for probe card application
JP3699978B2 (ja) 集積回路の内部接続構造とその製造方法
KR101129624B1 (ko) 프로브 카드 애플리케이션을 위한 재사용 가능한 기판 상의ｍｅｍｓ 프로브 제조
KR101750713B1 (ko) 마이크로스프링 접점을 갖는 인터포저 및 그 제조 및 사용 방법
TWI292602B (ko)
JP4559993B2 (ja) 半導体装置の製造方法
TW439163B (en) Probe card and method for forming it
US7737714B2 (en) Probe assembly arrangement
TW200846671A (en) Semiconductor device test structure
KR20230078613A (ko) 전기 장치 검사용 프로브 헤드
JP5058032B2 (ja) コンタクトプローブの製造方法
US20090144970A1 (en) Fabricating an array of mems parts on a substrate
US6509208B1 (en) Method for forming structures on a wafer
KR100978549B1 (ko) 프로브 구조물 및 프로브 구조물 제조 방법
KR20100120415A (ko) 프로브 구조물 및 프로브 구조물 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E601 Decision to refuse application