KR20180087154A - 광 디바이스 웨이퍼의 가공 방법 - Google Patents

광 디바이스 웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20180087154A
KR20180087154A KR1020180006236A KR20180006236A KR20180087154A KR 20180087154 A KR20180087154 A KR 20180087154A KR 1020180006236 A KR1020180006236 A KR 1020180006236A KR 20180006236 A KR20180006236 A KR 20180006236A KR 20180087154 A KR20180087154 A KR 20180087154A
Authority
KR
South Korea
Prior art keywords
optical device
groove
device wafer
laser machining
along
Prior art date
Application number
KR1020180006236A
Other languages
English (en)
Inventor
다카시 오카무라
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20180087154A publication Critical patent/KR20180087154A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0011—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing with preliminary treatment, e.g. weakening by scoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

(과제) 모스 경도가 높은 기판이라 하더라도, 분할 후의 디바이스 칩에 경사면을 형성하는 것.
(해결 수단) 분할 예정 라인을 따라 광 디바이스 웨이퍼 (W) 를 개개의 디바이스 칩 (C) 으로 분할하는 광 디바이스 웨이퍼의 가공 방법이고, 웨이퍼 기판에 대해 흡수성 파장의 레이저 광선을 조사하여, 광 디바이스 웨이퍼의 이면에 분할 예정 라인을 따라 레이저 가공 홈 (12) 을 형성하는 스텝과, V 블레이드 (33) 로 레이저 가공 홈을 따라 이면에 V 홈 (13) 을 형성하여, 레이저 가공 홈으로부터 크랙을 하방으로 신전시켜 광 디바이스 웨이퍼를 디바이스 칩으로 분할하는 스텝을 포함하고, 레이저 가공 홈이 V 블레이드의 절입 깊이보다 얕게 형성되는 구성으로 하였다.

Description

광 디바이스 웨이퍼의 가공 방법{METHOD FOR PROCESSING OPTICAL DEVICE WAFER}
본 발명은, 광 디바이스 웨이퍼를 분할 예정 라인을 따라 분할하는 광 디바이스 웨이퍼의 가공 방법에 관한 것이다.
파워 디바이스 또는 LED (Light Emitting Diode), LD (Laser Diode) 등의 광 디바이스는, SiC, GaN 등의 육방정 단결정을 소재로 한 기능층을 웨이퍼의 표면에 적층하고, 이 기능층을 격자상의 분할 예정 라인으로 구획하여 형성된다. 이와 같은 광 디바이스 웨이퍼를 분할하는 방법으로서, 웨이퍼에 대해 흡수성 파장의 펄스 레이저 광선을 분할 예정 라인을 따라 조사함으로써 파단의 기점 (起點) 이 되는 레이저 가공 홈을 형성하고, 레이저 가공 홈을 따라 외력을 부여함으로써 광 디바이스 웨이퍼를 분할하는 방법이 제안되어 있다 (예를 들어, 특허문헌 1 참조).
일본 공개특허공보 평10-305420호
그런데, 분할 후의 광 디바이스 (디바이스 칩) 의 추가적인 휘도 향상을 위해, 광 디바이스의 이면측에 경사면을 형성하여 대략 사다리꼴의 칩 형상으로 한다는 요망이 있다. 이 경우, 분할 예정 라인을 따라 광 디바이스 웨이퍼의 이면측에 V 블레이드로 V 홈을 형성하는데, 광 디바이스 웨이퍼의 기판은 모스 경도가 높은 재질이 많아, V 블레이드에 의한 절삭 가공에서는 분할 후의 광 디바이스의 측면에 크랙이 형성되어 품질이 악화된다. 또, 레이저 가공에서는 광 디바이스 웨이퍼에 V 홈을 형성하지 못해, 분할 후의 광 디바이스에 경사면을 형성하는 것이 곤란하게 되어 있었다.
본 발명은 이러한 점을 감안하여 이루어진 것으로, 모스 경도가 높은 기판이라 하더라도, 분할 후의 광 디바이스에 경사면을 형성할 수 있는 광 디바이스 웨이퍼의 가공 방법을 제공하는 것을 목적의 하나로 한다.
본 발명의 일 양태의 광 디바이스 웨이퍼의 가공 방법은, 표면에 형성된 분할 예정 라인을 따라 광 디바이스 웨이퍼를 개개의 광 디바이스로 분할하는 광 디바이스 웨이퍼의 가공 방법으로서, 그 분할 예정 라인을 따라 웨이퍼 기판에 대해 흡수성을 갖는 파장의 레이저 광선을 조사하여, 그 광 디바이스 웨이퍼에 그 분할 예정 라인을 따라 레이저 가공 홈을 형성하는 레이저 가공 홈 형성 스텝과, 그 레이저 가공 홈 형성 스텝을 실시한 후에, 선단이 V 형상인 절삭 블레이드로 그 레이저 가공 홈을 따라 V 홈을 형성함과 함께, 그 절삭 블레이드에 의해 그 레이저 가공 홈을 제거하면서 절삭 동작으로 그 레이저 가공 홈으로부터 균열을 신전 (伸展) 시켜 개개의 광 디바이스로 분할하는 V 홈 분할 스텝을 포함하고, 그 레이저 가공 홈은, 그 선단이 V 형상인 절삭 블레이드로 절입하는 깊이보다 얕은 깊이로 형성되는 것을 특징으로 한다.
본 발명의 다른 일 양태의 광 디바이스 웨이퍼의 가공 방법은, 표면에 형성된 분할 예정 라인을 따라 광 디바이스 웨이퍼를 개개의 광 디바이스로 분할하는 광 디바이스 웨이퍼의 가공 방법으로서, 그 분할 예정 라인을 따라 웨이퍼 기판에 대해 흡수성을 갖는 파장의 레이저 광선을 조사하여, 그 광 디바이스 웨이퍼에 그 분할 예정 라인을 따라 레이저 가공 홈을 형성하는 레이저 가공 홈 형성 스텝과, 그 레이저 가공 홈 형성 스텝을 실시한 후에, 선단이 V 형상인 절삭 블레이드로 그 레이저 가공 홈을 따라 V 홈을 형성함과 함께, 그 절삭 블레이드에 의해 그 레이저 가공 홈을 제거하는 V 홈 형성 스텝과, 그 V 홈 형성 스텝을 실시한 후에, 그 V 홈을 따라 외력을 부여하여 개개의 광 디바이스로 분할하는 분할 스텝을 포함하고, 그 레이저 가공 홈은, 그 선단이 V 형상인 절삭 블레이드로 절입하는 깊이보다 얕은 깊이로 형성되는 것을 특징으로 한다.
이들 구성에 의하면, 레이저 가공 홈에 의해 강도가 저하된 분할 예정 라인을 따라, 절삭 블레이드에 의해 광 디바이스 웨이퍼에 V 홈이 형성된다. 이 때, 절삭 블레이드에 의한 V 홈 형성시의 가공 부하가 레이저 가공 홈을 따라 작용하기 때문에, V 홈의 측면에 여분의 부하가 잘 가해지지 않게 되어, 분할 후의 광 디바이스의 측면의 균열 (크랙) 의 발생을 억제할 수 있다. 또, 웨이퍼 기판에 형성된 V 홈에 의해, 분할 후의 광 디바이스에 경사면이 형성되어, 광 디바이스의 광의 취출량이 증가하여 휘도가 향상된다.
본 발명의 일 양태의 광 디바이스 웨이퍼의 가공 방법에 있어서, 그 레이저 가공 홈 형성 스텝에 있어서, 그 선단이 V 형상인 절삭 블레이드에 의해 제거되는 영역 내에, 그 분할 예정 라인을 따라 복수의 레이저 가공 홈을 형성하여 그 선단이 V 형상인 절삭 블레이드로 절삭할 때의 제거량을 감소시킨다.
본 발명에 의하면, 웨이퍼 기판에 대해 분할 예정 라인을 따라 레이저 가공 홈을 형성하고, 레이저 가공 홈을 따라 절삭 블레이드로 V 홈을 형성하도록 하였으므로, 모스 경도가 높은 기판이라 하더라도, 분할 후의 디바이스 칩에 경사면을 형성할 수 있다.
도 1 은, 광 디바이스 웨이퍼의 단면도이다.
도 2 는, 디바이스 칩의 단면도이다.
도 3 은, 제 1 실시형태의 광 디바이스 웨이퍼의 가공 방법의 설명도이다.
도 4 는, 제 2 실시형태의 광 디바이스 웨이퍼의 가공 방법의 설명도이다.
도 5 는, 레이저 가공 홈 형성 스텝의 변형예의 설명도이다.
이하, 첨부 도면을 참조하여, 본 실시형태의 광 디바이스 웨이퍼의 가공 방법에 대해 설명한다. 도 1 은, 광 디바이스 웨이퍼의 단면도이다. 도 2 는, 디바이스 칩의 단면도이다. 또한, 이하의 실시형태는 어디까지나 일례를 나타내는 것으로, 이하의 내용에 한정되는 것은 아니다.
도 1 에 나타내는 바와 같이, 광 디바이스 웨이퍼 (W) 는, 예를 들어 GaN 웨이퍼이며, 사파이어 등의 웨이퍼 기판 (10) 에 에피택셜 성장에 의해 GaN 계의 발광층 (11) 이 형성되어 있다. 광 디바이스 웨이퍼 (W) 의 발광층 (11) 은 격자상의 분할 예정 라인에 의해 구획되어 있고, 발광층 (11) 이 구획됨으로써 LED 등의 광 디바이스가 형성되어 있다. 또, 광 디바이스 웨이퍼 (W) 의 표면 (15) 에는 유지 테이프 (T) 가 첩착 (貼着) 되어 있고, 유지 테이프 (T) 의 주위에는 링 프레임 (F) 이 첩착되어 있다. 이와 같이, 광 디바이스 웨이퍼 (W) 는, 유지 테이프 (T) 를 개재하여 링 프레임 (F) 에 지지된 상태로 반송된다.
그런데, 도 2A 에 나타내는 바와 같이, 광 디바이스 웨이퍼 (W) 의 분할 후의 디바이스 칩 (C) (광 디바이스) 의 이면 (16) 측에 경사면 (17) 을 형성하여, 디바이스 칩 (C) 의 휘도를 향상시키는 것이 요망되고 있다. 발광층 (11) 으로부터의 광선은, 디바이스 칩 (C) 의 외면에 대해 임계 각도 θc 보다 큰 각도 θ1 로 입사하면 전반사되고, 임계 각도 θc 보다 작은 각도 θ2 로 입사하면 투과된다. 이 때문에, 디바이스 칩 (C) 의 이면 (16) 측에 경사면 (17) 을 형성함으로써, 디바이스 칩 (C) 내에서의 광선의 전반사의 반복이 경사면 (17) 에 의해 저해되어, 디바이스 칩 (C) 으로부터 광선이 출사되어 광의 취출 효율이 향상된다.
한편, 도 2B 에 나타내는 바와 같이, 광 디바이스 웨이퍼 (W) 의 분할 후의 디바이스 칩 (C) 의 이면 (16) 측에 경사면이 형성되어 있지 않으면, 발광층 (11) 으로부터의 일부의 광선이 디바이스 칩 (C) 내로부터 외부로 잘 출사되지 않게 된다. 보다 상세하게는, 디바이스 칩 (C) 의 측면 (18) 및 이면 (16) 각각에서, 광선의 입사 각도 θ3, θ4 가 임계 각도 θc 보다 커져, 디바이스 칩 (C) 내에서 전반사가 반복되는 동안에 소광되는 경우가 있다. 이와 같이, 디바이스 칩 (C) 이 직방체상으로 형성되면, 디바이스 칩 (C) 내에서 일부의 광선의 반사 각도가 보존되어 광의 취출 효율이 저하된다.
디바이스 칩 (C) 의 이면 (16) 측에 경사면 (17) 을 형성하기 위해서는, 선단이 V 형상인 절삭 블레이드 (이하, V 블레이드 (33) (도 3B 참조) 라고 칭한다) 를 사용하여, 광 디바이스 웨이퍼 (W) 의 이면 (16) 측에 V 홈을 형성할 필요가 있다. 그러나, 웨이퍼 기판 (10) 은 사파이어 등의 모스 경도가 높은 기판으로 형성되어 있기 때문에, V 블레이드 (33) 에 의한 절삭시에는 가공 부하에 의해 웨이퍼 기판 (10) 에 대해 불규칙하게 크랙이 신전된다는 문제가 있다. 또, 웨이퍼 기판 (10) 에 V 홈을 형성할 때에, V 블레이드 (33) 의 소모가 심하여 선단 형상이 붕괴되어 버리고 있었다.
그래서, 본 실시형태의 광 디바이스 웨이퍼 (W) 의 가공 방법에서는, 광 디바이스 웨이퍼 (W) 에 대해 분할 예정 라인을 따라 레이저 가공 홈 (12) (도 3A 참조) 을 형성하고, 레이저 가공 홈 (12) 을 따라 V 블레이드 (33) 로 V 홈 (13) (도 3B 참조) 을 형성하도록 하고 있다. 이로써, 레이저 가공 홈 (12) 에 의해 분할 예정 라인을 따라 광 디바이스 웨이퍼 (W) 의 강도가 저하됨과 함께 가공 부하가 작용하는 균열틈이 형성된다. V 블레이드 (33) 에 의한 V 홈 형성시에 가공 부하가 레이저 가공 홈 (12) 을 따라 작용하기 때문에 분할 후의 디바이스 칩 (C) 에 크랙이 남지 않고, 나아가 광 디바이스 웨이퍼 (W) 의 피삭성이 향상되어 V 블레이드 (33) 의 심한 소모를 억제하는 것이 가능하게 되어 있다.
이하, 도 3 을 참조하여, 제 1 실시형태의 광 디바이스 웨이퍼의 가공 방법에 대해 설명한다. 도 3 은, 제 1 실시형태의 광 디바이스 웨이퍼의 가공 방법의 설명도이다. 도 3A 는 레이저 가공 홈 형성 스텝, 도 3B 및 도 3C 는 V 홈 분할 스텝의 각각 일례를 나타내는 도면이다.
도 3A 에 나타내는 바와 같이, 먼저 레이저 가공 홈 형성 스텝이 실시된다. 레이저 가공 홈 형성 스텝에서는, 레이저 가공 장치 (도시 생략) 의 척 테이블 (21) 상에 유지 테이프 (T) 를 개재하여 광 디바이스 웨이퍼 (W) 가 유지되고, 광 디바이스 웨이퍼 (W) 의 주위의 링 프레임 (F) 이 클램프부 (22) 에 유지된다. 또, 가공 헤드 (23) 의 출사구가 광 디바이스 웨이퍼 (W) 의 분할 예정 라인의 바로 위에 위치 결정되고, 가공 헤드 (23) 로부터 광 디바이스 웨이퍼 (W) 의 이면 (16) 을 향하여 레이저 광선이 조사된다. 레이저 광선은, 웨이퍼 기판 (10) 에 대해 흡수성을 갖는 파장으로 조정되어 있다.
그리고, 레이저 광선의 집광점이 조정되면서, 광 디바이스 웨이퍼 (W) 에 대해 가공 헤드 (23) 가 상대 이동됨으로써, 분할 예정 라인을 따라 광 디바이스 웨이퍼 (W) 의 이면 (16) 에 레이저 가공 홈 (12) 이 형성된다. 이 가공 이송이 반복됨으로써, 모든 분할 예정 라인을 따라 광 디바이스 웨이퍼 (W) 에 레이저 광선이 조사되어, 광 디바이스 웨이퍼 (W) 의 이면 (16) 에 레이저 가공 홈 (12) 이 격자상으로 형성된다. 이로써, 레이저 가공 홈 (12) 의 주변의 강도가 저하됨과 함께, 후단의 V 홈 형성시에 V 블레이드 (33) (도 3B 참조) 의 가공 부하를 집중시키는 균열틈이 형성된다.
이 경우, 레이저 광선의 출력은, 광 디바이스 웨이퍼 (W) 에 대해 레이저 가공 홈 (12) 을 형성할 뿐만 아니라, 레이저 가공 홈 (12) 의 주변 부분을 개질할 듯한 강도로 조정되어 있다. 즉, 레이저 광선의 출력은 레이저 가공 홈 (12) 을 형성하는 데에 필요한 출력보다 강하게 조정된다. 또, 레이저 가공 홈 (12) 은, V 블레이드 (33) 로 절입하는 깊이보다 얕은 깊이에 형성되어 있다 (도 3C 참조). 또한, 레이저 가공 홈 형성 스텝에서는, 광 디바이스 웨이퍼 (W) 의 이면 (16) 에 대한 잔해의 부착을 방지하기 위해서 수용성의 보호막 (도시 생략) 이 형성되어 있어도 된다.
또한, 어블레이션이란, 레이저 광선의 조사 강도가 소정의 가공 임계값 이상이 되면, 고체 표면에서 전자, 열적, 광화학적 및 역학적 에너지로 변환되고, 그 결과, 중성 원자, 분자, 정부 (正負) 의 이온, 라디칼, 클러스터, 전자, 광이 폭발적으로 방출되어, 고체 표면에 방출흔이 형성되는 현상을 말한다. 또, 보호막은, 어블레이션 가공시에 비산된 잔해로부터 광 디바이스 웨이퍼 (W) 를 보호 가능한 수용성 수지이면 되고, 예를 들어, PVA (Poly Vinyl Alcohol), PEG (Poly Ethylene Glycol), PEO (Poly Ethylene Oxide) 등이 사용된다.
도 3B 에 나타내는 바와 같이, 레이저 가공 홈 형성 스텝이 실시된 후에 V 홈 분할 스텝이 실시된다. V 홈 분할 스텝에서는, 절삭 장치 (도시 생략) 의 척 테이블 (31) 상에 유지 테이프 (T) 를 개재하여 광 디바이스 웨이퍼 (W) 가 유지되고, 광 디바이스 웨이퍼 (W) 의 주위의 링 프레임 (F) 이 클램프부 (32) 에 유지된다. 또, 척 테이블 (31) 의 직경 방향 외측에 있어서 V 블레이드 (33) 가 레이저 가공 홈 (12) (분할 예정 라인) 에 대해 위치 맞춤되어 있다. V 블레이드 (33) 는, 다이아몬드 지립 등을 결합제로 굳혀 선단이 V 형상인 원판상으로 성형되어 있고, 스핀들 (도시 생략) 의 선단에 장착되어 있다.
그리고, 광 디바이스 웨이퍼 (W) 의 직경 방향 외측에서 광 디바이스 웨이퍼 (W) 의 이면으로부터 두께 방향 도중의 깊이까지 V 블레이드 (33) 가 내려지고, 당해 이 V 블레이드 (33) 에 대해 광 디바이스 웨이퍼 (W) 가 수평 방향으로 절삭 이송된다. 이로써, 광 디바이스 웨이퍼 (W) 가 하프 컷되어, 레이저 가공 홈 (12) 을 따라 광 디바이스 웨이퍼 (W) 의 이면 (16) 에 V 홈 (13) 이 형성된다. V 홈 (13) 에 의해 레이저 가공 홈 (12) 이 제거됨과 함께, V 블레이드 (33) 의 가공 부하에 의해 레이저 가공 홈 (12) 으로부터 하방을 향하여 크랙 (14) 이 신전되어 광 디바이스 웨이퍼 (W) 가 개개의 디바이스 칩 (C) 으로 분할된다.
이 경우, V 블레이드 (33) 의 가공 부하가 레이저 가공 홈 (12) 에 집중되기 쉬워지기 때문에, V 홈 (13) 의 측면에는 여분의 가공 부하가 잘 작용하지 않게 되어 있다. 따라서, 레이저 가공 홈 (12) 이 기점이 되어 크랙 (14) 이 하방으로 신전되어, V 홈 (13) 의 측면에 크랙이 발생하는 것이 억제되어 있다. 또, 레이저 광선의 출력이 강하게 조정되어 있기 때문에, 레이저 가공 홈 (12) 의 주변의 강도가 저하되어 피삭성이 향상되어 있다. 따라서, 사파이어와 같은 모스 경도가 높은 웨이퍼 기판 (10) 이라 하더라도, V 블레이드 (33) 의 소모를 억제하면서 V 홈 (13) 을 형성하는 것이 가능하게 되어 있다.
이와 같은 절삭 동작이 반복됨으로써, 광 디바이스 웨이퍼 (W) 가 레이저 가공 홈 (12) (분할 예정 라인) 을 따라 개개의 디바이스 칩 (C) 으로 분할된다. 이로써, 광 디바이스 웨이퍼 (W) 의 V 홈 (13) 이 분할 후의 디바이스 칩 (C) 의 경사면 (17) 이 되어 광의 취출 효율이 향상되고, 디바이스 칩 (C) 에 대한 크랙 (14) 의 발생이 억제되어 디바이스 칩 (C) 의 품질이 향상된다. 또한, V 블레이드 (33) 의 가공 부하에 의해 광 디바이스 웨이퍼 (W) 를 분할하기 때문에, V 홈 (13) 의 형성 가공과 광 디바이스 웨이퍼 (W) 의 분할 가공을 동시에 실시하여 작업 효율을 향상시킬 수 있다.
또, 도 3C 에 나타내는 바와 같이, 레이저 가공 홈 (12) 이 V 블레이드 (33) 의 절입 깊이보다 얕게 형성되어 있다. 레이저 가공 홈 (12) 의 벽면에는 어블레이션 가공시의 용융물 등이 부착되어 있지만, V 블레이드 (33) 에 의한 V 홈 형성에 의해 레이저 가공 홈 (12) 이 완전히 제거된다. 따라서, 디바이스 칩 (C) 의 측면에 용융물이 남는 경우가 없어, 용융물에 의한 디바이스 칩 (C) (도 3B 참조) 의 휘도의 저하가 억제되어 있다. 또한, 레이저 가공 홈 (12) 의 용융물이 디바이스 칩 (C) 의 휘도의 저하에 영향을 주지 않는 범위에서, 레이저 가공 홈 (12) 이 V 블레이드 (33) 의 절입 깊이보다 깊게 형성되어 있어도 된다.
이상과 같이, 제 1 실시형태의 광 디바이스 웨이퍼 (W) 의 가공 방법에 의하면, 레이저 가공 홈 (12) 에 의해 강도가 저하된 분할 예정 라인을 따라, V 블레이드 (33) 에 의해 광 디바이스 웨이퍼 (W) 에 V 홈 (13) 이 형성됨과 동시에 광 디바이스 웨이퍼 (W) 가 분할된다. 이 때, V 블레이드 (33) 에 의한 V 홈 형성시의 가공 부하가 레이저 가공 홈 (12) 을 따라 작용하기 때문에, V 홈 (13) 의 측면에 여분의 부하가 잘 가해지지 않게 되어, 분할 후의 디바이스 칩 (C) 의 측면의 크랙의 발생을 억제할 수 있다. 또, 광 디바이스 웨이퍼 (W) 에 형성된 V 홈 (13) 에 의해, 분할 후의 디바이스 칩 (C) 에 경사면 (17) 이 형성되어, 디바이스 칩 (C) 의 광의 취출량이 증가하여 휘도가 향상된다.
계속해서, 도 4 를 참조하여, 제 2 실시형태의 광 디바이스 웨이퍼의 가공 방법에 대해 설명한다. 도 4 는, 제 2 실시형태의 광 디바이스 웨이퍼의 가공 방법의 설명도이다. 도 4A 는 레이저 가공 홈 형성 스텝, 도 4B 는 V 홈 형성 스텝, 도 4C 는 분할 스텝의 각각 일례를 나타내는 도면이다. 또한, 제 2 실시형태는, 광 디바이스 웨이퍼에 대한 V 홈 형성과 광 디바이스 웨이퍼의 분할을 개별적으로 실시하는 점에서 제 1 실시형태와 상이하다. 따라서, 제 2 실시형태에서는, 제 1 실시형태와 동일한 구성에 대해서는 최대한 설명을 생략한다.
도 4A 에 나타내는 바와 같이, 먼저 레이저 가공 홈 형성 스텝이 실시된다. 레이저 가공 홈 형성 스텝에서는, 척 테이블 (21) 상의 광 디바이스 웨이퍼 (W) 에 대해 가공 헤드 (23) 로부터 레이저 광선이 조사되어, 광 디바이스 웨이퍼 (W) 의 이면 (16) 에 분할 예정 라인을 따른 레이저 가공 홈 (12) 이 형성된다. 이로써, 레이저 가공 홈 (12) 의 주변의 강도가 저하됨과 함께, 후단의 V 홈 형성시에 V 블레이드 (33) (도 4B 참조) 의 가공 부하를 집중시키는 균열틈이 형성된다. 이 때, 제 1 실시형태와 마찬가지로, 레이저 광선의 출력은, 레이저 가공 홈 (12) 을 형성하는 데에 필요한 출력보다 강하게 조정되어 있다.
도 4B 에 나타내는 바와 같이, 레이저 가공 홈 형성 스텝이 실시된 후에 V 홈 형성 스텝이 실시된다. V 홈 형성 스텝에서는, 척 테이블 (31) 상의 광 디바이스 웨이퍼 (W) 에 대해 V 블레이드 (33) 가 절삭 이송됨으로써, 광 디바이스 웨이퍼 (W) 의 이면 (16) 에 레이저 가공 홈 (12) (분할 예정 라인) 을 따른 V 홈 (13) 이 형성된다. 이로써, V 블레이드 (33) 의 가공 부하가 레이저 가공 홈 (12) 에 집중되기 때문에, V 홈 (13) 의 측면에 여분의 가공 부하가 잘 가해지지 않게 되어 크랙 (14) 이 잘 발생하지 않게 된다. 또, 레이저 가공 홈 (12) 의 주변의 강도가 저하되어 광 디바이스 웨이퍼 (W) 의 피삭성이 향상되어 V 블레이드 (33) 의 소모가 억제되어 있다.
또, 레이저 가공 홈 (12) 이 V 블레이드 (33) 의 절입 깊이보다 얕게 형성되어 있기 때문에, V 홈 (13) 에 의해 레이저 가공 홈 (12) 이 제거된다. 이로써, 레이저 가공 홈 (12) 의 벽면의 용융물이 V 블레이드 (33) 에 의해 완전히 제거되기 때문에, 광 디바이스 웨이퍼 (W) 의 분할 후의 디바이스 칩 (C) (도 2A 참조) 에 용융물이 남는 경우가 없어 휘도가 향상된다. 또한, V 홈 형성 스텝에서는, 제 1 실시형태와 마찬가지로, V 블레이드 (33) 의 가공 부하에 의해 일부의 레이저 가공 홈 (12) 으로부터 하방으로 크랙이 신전되어도 되고, 크랙의 신전에 의해 일부의 분할 예정 라인을 따라 분할되어도 된다.
도 4C 에 나타내는 바와 같이, V 홈 형성 스텝이 실시된 후에 분할 스텝이 실시된다. 분할 스텝에서는, 브레이킹 장치 (도시 생략) 의 1 쌍의 지지대 (41) 에, 광 디바이스 웨이퍼 (W) 가 V 홈 (13) 을 형성한 이면 (16) 을 아래로 하여 재치 (裁置) 되고, 광 디바이스 웨이퍼 (W) 의 주위의 링 프레임 (F) 이 유지 테이블 (42) 의 사방의 클램프부 (43) 에 유지된다. 1 쌍의 지지대 (41) 는, 일방향 (지면 (紙面) 에 수직 방향) 으로 연장되어 있고, 1 쌍의 지지대 (41) 사이에는 촬상 수단 (44) 이 배치되어 있다. 이 촬상 수단 (44) 에 의해, 1 쌍의 지지대 (41) 사이로부터 광 디바이스 웨이퍼 (W) 의 이면 (16) 의 V 홈 (13) 이 촬상된다.
1 쌍의 지지대 (41) 의 상방에는, 지지대 (41) 의 연장 방향을 따라 가압날 (45) 이 형성되어 있고, 촬상 수단 (44) 의 촬상 결과에 기초하여 가압날 (45) 이 광 디바이스 웨이퍼 (W) 의 V 홈 (13) 에 위치 결정된다. 그리고, 가압날 (45) 이 하강하여 유지 테이프 (T) 를 개재하여 광 디바이스 웨이퍼 (W) 에 압착됨으로써, V 홈 (13) 을 따라 외력이 부여되어 광 디바이스 웨이퍼 (W) 가 파단된다. 1 개의 V 홈 (13) 을 따라 광 디바이스 웨이퍼 (W) 가 파단되면, 인접하는 V 홈 (13) 에 가압날 (45) 이 위치 맞춤되어 파단된다. 이 파단 동작이 반복됨으로써, 광 디바이스 웨이퍼 (W) 가 개개의 디바이스 칩 (C) (도 2A 참조) 으로 분할된다.
이로써, 광 디바이스 웨이퍼 (W) 의 V 홈 (13) 이 분할 후의 디바이스 칩 (C) 의 경사면 (17) (도 2A 참조) 이 되어 광의 취출 효율이 향상된다. 또, V 홈 (13) 의 형성시에 크랙의 발생이 억제되어 있기 때문에, 디바이스 칩 (C) 의 품질이 향상된다. 또한, 분할 공정은, V 홈 (13) 을 따라 외력을 부여하여 광 디바이스 웨이퍼 (W) 를 개개의 디바이스 칩 (C) 으로 분할할 수 있으면 되고, 예를 들어, 테이프 익스팬드 등에 의해 광 디바이스 웨이퍼 (W) 를 분할하도록 해도 된다. 또, 분할 전용 장치로 광 디바이스 웨이퍼 (W) 를 분할하기 때문에, 광 디바이스 웨이퍼 (W) 를 양호하고 또한 확실하게 분할할 수 있다.
이상과 같이, 제 2 실시형태의 광 디바이스 웨이퍼 (W) 의 가공 방법에 의하면, 제 1 실시형태와 마찬가지로, 분할 후의 디바이스 칩 (C) 의 측면의 크랙을 억제하여 품질을 향상시킬 수 있다. 또, 광 디바이스 웨이퍼 (W) 에 형성된 V 홈 (13) 에 의해, 분할 후의 디바이스 칩 (C) 에 경사면 (17) 이 형성되어, 디바이스 칩 (C) 의 광의 취출량이 증가하여 휘도가 향상된다.
또한, 상기한 제 1, 제 2 실시형태에서는, 레이저 가공 홈 형성 스텝에 있어서, 분할 예정 라인을 따라 1 개의 레이저 가공 홈을 형성하는 구성으로 하였지만, 이 구성에 한정되지 않는다. 도 5 에 나타내는 바와 같이, 레이저 가공 홈 형성 스텝에서는, V 블레이드 (33) 에 의해 제거되는 영역 (R) 내에, 분할 예정 라인을 따라 복수의 레이저 가공 홈 (12) 이 형성되어, V 블레이드 (33) 로 절삭할 때의 광 디바이스 웨이퍼 (W) 의 제거량을 감소시키도록 해도 된다. 이로써, 복수의 레이저 가공 홈 (12) 에 의해 광 디바이스 웨이퍼 (W) 의 피삭성이 더욱 향상되어 V 블레이드 (33) 의 형상 유지의 연명 효과를 얻을 수 있다.
또, 상기한 제 1, 제 2 실시형태의 레이저 가공 홈 형성 스텝에서는, 광 디바이스 웨이퍼에 대해 레이저 가공 홈이 연속적으로 형성되는 구성으로 하였지만, 이 구성에 한정되지 않는다. 레이저 가공 홈 형성 스텝에서는, 광 디바이스 웨이퍼에 대해 레이저 가공 홈이 단속적으로 형성되어 있어도 된다.
또, 상기한 제 1, 제 2 실시형태에 있어서, 레이저 가공 홈 형성 스텝에서 광 디바이스 웨이퍼의 이면에 레이저 가공 홈을 형성하고, V 홈 분할 스텝에서 광 디바이스 웨이퍼의 이면에 레이저 가공 홈을 따라 V 홈을 형성하는 구성으로 하였지만, 이 구성에 한정되지 않는다. 레이저 가공 홈 형성 스텝에서 광 디바이스 웨이퍼의 표면 (발광층측) 에 레이저 가공 홈을 형성하고, V 홈 분할 스텝에서 광 디바이스 웨이퍼의 표면에 레이저 가공 홈을 따라 V 홈을 형성해도 된다.
또, 상기한 제 1, 제 2 실시형태에 있어서, 광 디바이스 웨이퍼로서 사파이어 기판 상에 GaN 계의 발광층이 형성되는 구성으로 하였지만, 이 구성에 한정되지 않는다. 광 디바이스 웨이퍼는, 실리콘카바이드 기판이나 실리콘 기판 등의 다른 기판 상에, 발광색에 따른 여러 가지 소재가 적층되어 있어도 된다.
또, 본 실시형태 및 변형예를 설명하였지만, 본 발명의 다른 실시형태로서, 상기 각 실시형태 및 변형예를 전체적 또는 부분적으로 조합한 것이어도 된다.
또, 본 발명의 실시형태는 상기의 각 실시형태 및 변형예에 한정되는 것은 아니고, 본 발명의 기술적 사상의 취지를 일탈하지 않는 범위에 있어서 여러 가지로 변경, 치환, 변형되어도 된다. 나아가서는, 기술의 진보 또는 파생되는 별도 기술에 의해, 본 발명의 기술적 사상을 별도 방법으로 실현시킬 수 있으면, 그방법을 이용하여 실시되어도 된다. 따라서, 특허 청구의 범위는, 본 발명의 기술적 사상의 범위 내에 포함될 수 있는 모든 실시형태를 커버하고 있다.
또, 본 실시형태에서는, 본 발명을 광 디바이스 웨이퍼의 분할 방법에 적용한 구성에 대해 설명하였지만, 분할 후의 칩에 경사면을 형성하는 다른 기판의 가공 방법에 적용할 수도 있다.
이상 설명한 바와 같이, 본 발명은, 모스 경도가 높은 기판이라 하더라도, 분할 후의 광 디바이스에 경사면을 형성할 수 있다는 효과를 갖고, 특히, 사파이어 기판 상에 GaN 계의 발광층을 형성한 광 디바이스 웨이퍼의 가공 방법에 유용하다.
10 : 웨이퍼 기판
12 : 레이저 가공 홈
13 : V 홈
14 : 크랙 (균열)
15 : 광 디바이스 웨이퍼의 표면
16 : 광 디바이스 웨이퍼의 이면
33 : V 블레이드 (절삭 블레이드)
C : 디바이스 칩 (광 디바이스)
W : 광 디바이스 웨이퍼

Claims (3)

  1. 표면에 형성된 분할 예정 라인을 따라 광 디바이스 웨이퍼를 개개의 광 디바이스로 분할하는 광 디바이스 웨이퍼의 가공 방법으로서,
    그 분할 예정 라인을 따라 웨이퍼 기판에 대해 흡수성을 갖는 파장의 레이저 광선을 조사하여, 그 광 디바이스 웨이퍼에 그 분할 예정 라인을 따라 레이저 가공 홈을 형성하는 레이저 가공 홈 형성 스텝과,
    그 레이저 가공 홈 형성 스텝을 실시한 후에, 선단이 V 형상인 절삭 블레이드로 그 레이저 가공 홈을 따라 V 홈을 형성함과 함께, 그 절삭 블레이드에 의해 그 레이저 가공 홈을 제거하면서 절삭 동작으로 그 레이저 가공 홈으로부터 균열을 신전시켜 개개의 광 디바이스로 분할하는 V 홈 분할 스텝을 포함하고,
    그 레이저 가공 홈은, 그 선단이 V 형상인 절삭 블레이드로 절입하는 깊이보다 얕은 깊이로 형성되는 것을 특징으로 하는 광 디바이스 웨이퍼의 가공 방법.
  2. 표면에 형성된 분할 예정 라인을 따라 광 디바이스 웨이퍼를 개개의 광 디바이스로 분할하는 광 디바이스 웨이퍼의 가공 방법으로서,
    그 분할 예정 라인을 따라 웨이퍼 기판에 대해 흡수성을 갖는 파장의 레이저 광선을 조사하여, 그 광 디바이스 웨이퍼에 그 분할 예정 라인을 따라 레이저 가공 홈을 형성하는 레이저 가공 홈 형성 스텝과,
    그 레이저 가공 홈 형성 스텝을 실시한 후에, 선단이 V 형상인 절삭 블레이드로 그 레이저 가공 홈을 따라 V 홈을 형성함과 함께, 그 절삭 블레이드에 의해 그 레이저 가공 홈을 제거하는 V 홈 형성 스텝과,
    그 V 홈 형성 스텝을 실시한 후에, 그 V 홈을 따라 외력을 부여하여 개개의 광 디바이스로 분할하는 분할 스텝을 포함하고,
    그 레이저 가공 홈은, 그 선단이 V 형상인 절삭 블레이드로 절입하는 깊이보다 얕은 깊이로 형성되는 것을 특징으로 하는 광 디바이스 웨이퍼의 가공 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    그 레이저 가공 홈 형성 스텝에 있어서, 그 선단이 V 형상인 절삭 블레이드에 의해 제거되는 영역 내에, 그 분할 예정 라인을 따라 복수의 레이저 가공 홈을 형성하여 그 선단이 V 형상인 절삭 블레이드로 절삭할 때의 제거량을 감소시키는 것을 특징으로 하는 광 디바이스 웨이퍼의 가공 방법.
KR1020180006236A 2017-01-23 2018-01-17 광 디바이스 웨이퍼의 가공 방법 KR20180087154A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-009433 2017-01-23
JP2017009433A JP6814646B2 (ja) 2017-01-23 2017-01-23 光デバイスウェーハの加工方法

Publications (1)

Publication Number Publication Date
KR20180087154A true KR20180087154A (ko) 2018-08-01

Family

ID=62906646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180006236A KR20180087154A (ko) 2017-01-23 2018-01-17 광 디바이스 웨이퍼의 가공 방법

Country Status (5)

Country Link
US (1) US10763390B2 (ko)
JP (1) JP6814646B2 (ko)
KR (1) KR20180087154A (ko)
CN (1) CN108461396B (ko)
TW (1) TWI775789B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6814646B2 (ja) * 2017-01-23 2021-01-20 株式会社ディスコ 光デバイスウェーハの加工方法
JP6983118B2 (ja) 2018-06-26 2021-12-17 株式会社日立製作所 対話システムの制御方法、対話システム及びプログラム
JP7217623B2 (ja) * 2018-12-07 2023-02-03 株式会社ディスコ デバイスチップの製造方法
CN109877461A (zh) * 2019-01-30 2019-06-14 大族激光科技产业集团股份有限公司 一种透光底片制作方法及装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10305420A (ja) 1997-03-04 1998-11-17 Ngk Insulators Ltd 酸化物単結晶からなる母材の加工方法、機能性デバイスの製造方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4814296A (en) * 1987-08-28 1989-03-21 Xerox Corporation Method of fabricating image sensor dies for use in assembling arrays
US5128282A (en) * 1991-11-04 1992-07-07 Xerox Corporation Process for separating image sensor dies and the like from a wafer that minimizes silicon waste
US5219796A (en) * 1991-11-04 1993-06-15 Xerox Corporation Method of fabricating image sensor dies and the like for use in assembling arrays
US6676878B2 (en) * 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
SG139508A1 (en) * 2001-09-10 2008-02-29 Micron Technology Inc Wafer dicing device and method
JP2005064231A (ja) * 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法
JP2005064230A (ja) * 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法
US7005317B2 (en) * 2003-10-27 2006-02-28 Intel Corporation Controlled fracture substrate singulation
JP4471632B2 (ja) * 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
US7008861B2 (en) * 2003-12-11 2006-03-07 Cree, Inc. Semiconductor substrate assemblies and methods for preparing and dicing the same
US7396484B2 (en) * 2004-04-30 2008-07-08 Becton, Dickinson And Company Methods of fabricating complex blade geometries from silicon wafers and strengthening blade geometries
JP2006086516A (ja) * 2004-08-20 2006-03-30 Showa Denko Kk 半導体発光素子の製造方法
JP4694845B2 (ja) * 2005-01-05 2011-06-08 株式会社ディスコ ウエーハの分割方法
US9034731B2 (en) * 2005-02-03 2015-05-19 Stats Chippac Ltd. Integrated, integrated circuit singulation system
US7265034B2 (en) * 2005-02-18 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting integrated circuit chips from wafer by ablating with laser and cutting with saw blade
US20070298529A1 (en) * 2006-05-31 2007-12-27 Toyoda Gosei, Co., Ltd. Semiconductor light-emitting device and method for separating semiconductor light-emitting devices
US8143081B2 (en) * 2007-02-13 2012-03-27 Huga Optotech Inc. Method for dicing a diced optoelectronic semiconductor wafer
JP4959422B2 (ja) * 2007-05-30 2012-06-20 株式会社ディスコ ウエーハの分割方法
JP2009170476A (ja) * 2008-01-11 2009-07-30 Panasonic Corp 半導体装置および半導体装置の製造方法
JP4666028B2 (ja) * 2008-03-31 2011-04-06 カシオ計算機株式会社 半導体装置
JP5222012B2 (ja) * 2008-04-24 2013-06-26 スタンレー電気株式会社 半導体発光素子及びその製造方法
JP5313596B2 (ja) * 2008-09-12 2013-10-09 スタンレー電気株式会社 酸化亜鉛系半導体素子及びその製造方法
JP5770446B2 (ja) * 2010-09-30 2015-08-26 株式会社ディスコ 分割方法
JP5758116B2 (ja) * 2010-12-16 2015-08-05 株式会社ディスコ 分割方法
JP5995428B2 (ja) * 2011-11-11 2016-09-21 株式会社ディスコ カバー付きチップの製造方法
JP6004705B2 (ja) * 2012-04-02 2016-10-12 株式会社ディスコ 接着フィルム付きチップの形成方法
KR20140009890A (ko) * 2012-07-13 2014-01-23 삼성전자주식회사 실리콘 기판을 채용한 발광소자 패키지의 절단 방법
JP2014093445A (ja) * 2012-11-05 2014-05-19 Disco Abrasive Syst Ltd 光デバイスウエーハの加工方法
JP6093170B2 (ja) * 2012-12-19 2017-03-08 富士紡ホールディングス株式会社 ダイヤモンドラッピング用樹脂定盤及びそれを用いたラッピング方法
JP5637333B1 (ja) * 2013-07-01 2014-12-10 富士ゼロックス株式会社 半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法
JP6201675B2 (ja) * 2013-11-21 2017-09-27 日亜化学工業株式会社 半導体発光装置の製造方法
JP6457231B2 (ja) * 2014-10-14 2019-01-23 株式会社ディスコ ウエーハの分割方法
US9711463B2 (en) * 2015-01-14 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Dicing method for power transistors
JP6407066B2 (ja) * 2015-03-06 2018-10-17 株式会社ディスコ 光デバイスチップの製造方法
JP6814646B2 (ja) * 2017-01-23 2021-01-20 株式会社ディスコ 光デバイスウェーハの加工方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10305420A (ja) 1997-03-04 1998-11-17 Ngk Insulators Ltd 酸化物単結晶からなる母材の加工方法、機能性デバイスの製造方法

Also Published As

Publication number Publication date
US10763390B2 (en) 2020-09-01
CN108461396A (zh) 2018-08-28
JP6814646B2 (ja) 2021-01-20
CN108461396B (zh) 2023-06-16
TW201828345A (zh) 2018-08-01
TWI775789B (zh) 2022-09-01
US20180212098A1 (en) 2018-07-26
JP2018120890A (ja) 2018-08-02

Similar Documents

Publication Publication Date Title
CN108461396B (zh) 光器件晶片的加工方法
CN102446735B (zh) 分割方法
KR101697383B1 (ko) 반도체 소자의 제조 방법
TWI631665B (zh) 光裝置之加工方法
KR101771420B1 (ko) 분할 방법
KR101939409B1 (ko) 광 디바이스 및 광 디바이스의 가공 방법
US11551974B2 (en) Manufacturing process of element chip using laser grooving and plasma-etching
US7134942B2 (en) Wafer processing method
US10755980B2 (en) Laser processing method
JP2008021887A (ja) 発光素子の製造方法
JP2005086161A (ja) ウエーハの加工方法
KR20160108166A (ko) 광 디바이스 칩의 제조 방법
CN102398313B (zh) 光器件晶片的加工方法
JP2006245062A (ja) Ｉｉｉ族窒化物系化合物半導体素子の製造方法及び発光素子
KR20160067779A (ko) 광디바이스의 가공 방법
JP5318545B2 (ja) ウエーハ加工方法
KR102282264B1 (ko) 웨이퍼의 가공 방법
KR20200010042A (ko) Led 웨이퍼의 가공 방법
US11103959B2 (en) Laser processing method, and laser processing device
US8945963B2 (en) Optical device processing method
JP2009032795A (ja) 窒化物半導体発光素子の製造方法
Tamhankar et al. Optimization of UV laser scribing process for led sapphire wafers

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application