KR20180076304A - 기판 처리 방법 및 기판 처리 장치 - Google Patents

기판 처리 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR20180076304A
KR20180076304A KR1020170173175A KR20170173175A KR20180076304A KR 20180076304 A KR20180076304 A KR 20180076304A KR 1020170173175 A KR1020170173175 A KR 1020170173175A KR 20170173175 A KR20170173175 A KR 20170173175A KR 20180076304 A KR20180076304 A KR 20180076304A
Authority
KR
South Korea
Prior art keywords
pattern
etching
wafer
substrate
temperature
Prior art date
Application number
KR1020170173175A
Other languages
English (en)
Other versions
KR102539405B1 (ko
Inventor
히로키 요네카와
슈헤이 다카하시
고우조우 다치바나
히데키 니시무라
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20180076304A publication Critical patent/KR20180076304A/ko
Application granted granted Critical
Publication of KR102539405B1 publication Critical patent/KR102539405B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67023—Apparatus for fluid treatment for general liquid treatment, e.g. etching followed by cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)

Abstract

본 발명은 패턴의 상하 방향에 있어서의 에칭량의 균일성을 향상시키는 것을 과제로 한다.
실시형태에 따른 기판 처리 방법은, 에칭 공정과, 온도차 형성 공정과, 린스 공정을 포함한다. 에칭 공정은 제1 면에 패턴이 형성된 기판의 제1 면에 대하여 에칭액을 공급하여 패턴을 에칭한다. 온도차 형성 공정은 에칭 공정과 병행하여 행해지며, 패턴의 하부에 있어서의 온도를 패턴의 상부에 있어서의 온도보다 낮게 한다. 린스 공정은 에칭 공정 후의 제1 면에 대하여 린스액을 공급함으로써, 패턴에 잔존하는 에칭액을 린스액으로 치환한다.

Description

기판 처리 방법 및 기판 처리 장치{SUTSTRATE PROCESSING METHOD AND SUBSTRATE PROCESSING APPARATUS}
개시된 실시형태는 기판 처리 방법 및 기판 처리 장치에 관한 것이다.
종래, 반도체 웨이퍼 등의 기판에 에칭액을 공급함으로써, 기판 상의 패턴을 가공하는 에칭 공정이 알려져 있다(특허문헌 1 참조). 에칭 공정 후에는, 기판에 린스액을 공급함으로써, 기판 상에 잔존하는 에칭액을 린스액으로 치환하는 린스 공정이 행해진다.
특허문헌 1: 일본 특허 공개 제2010-177652호 공보
그러나, 패턴 사이의 간극에 깊게 들어간 에칭액은 린스액으로 치환되기 어려워, 패턴 상부와 비교하여 치환이 완료할 때까지 시간이 필요하다. 이 때문에, 패턴 상부와 비교하여, 패턴 하부가 지나치게 에칭되어 버릴 우려가 있다. 즉, 패턴의 상하 방향에 있어서의 에칭량이 불균일해질 우려가 있다.
실시형태의 일양태는 패턴의 상하 방향에 있어서의 에칭량의 균일성을 향상시킬 수 있는 기판 처리 방법 및 기판 처리 장치를 제공하는 것을 목적으로 한다.
실시형태의 일양태에 따른 기판 처리 방법은, 에칭 공정과, 온도차 형성 공정과, 린스 공정을 포함한다. 에칭 공정은 제1 면에 패턴이 형성된 기판의 제1 면에 대하여 에칭액을 공급하여 패턴을 에칭한다. 온도차 형성 공정은 에칭 공정과 병행하여 행해지며, 패턴의 하부에 있어서의 온도를 패턴의 상부에 있어서의 온도보다 낮게 한다. 린스 공정은 에칭 공정 후의 제1 면에 대하여 린스액을 공급함으로써, 패턴에 잔존하는 에칭액을 린스액으로 치환한다.
실시형태의 일양태에 따르면, 패턴의 상하 방향에 있어서의 에칭량의 균일성을 향상시킬 수 있다.
도 1a는 종래의 기판 처리 방법의 설명도이다.
도 1b는 본 실시형태에 따른 기판 처리 방법의 설명도이다.
도 2는 본 실시형태에 따른 기판 처리 시스템의 개략 구성을 나타내는 도면이다.
도 3은 처리 유닛의 구성을 나타내는 모식도이다.
도 4는 처리 유닛이 구체적인 구성예를 나타내는 모식도이다.
도 5는 처리 유닛이 실행하는 처리의 순서를 나타내는 흐름도이다.
도 6은 에칭 처리의 설명도이다.
도 7은 린스 처리의 설명도이다.
도 8은 제1 변형예에 따른 온도차 형성 처리의 설명도이다.
도 9는 제2 변형예에 따른 에칭 처리에 있어서의 토출 유량의 시간 변화의 일례를 나타내는 도면이다.
도 10a는 토출 유량이 많을 때의 TMAH의 흐름을 나타내는 도면이다.
도 10b는 토출 유량이 적을 때의 TMAH의 흐름을 나타내는 도면이다.
도 11은 제3 변형예에 따른 에칭 처리에 있어서의 웨이퍼의 회전수 및 TMAH의 토출 위치의 시간 변화의 일례를 나타내는 도면이다.
도 12는 제4 변형예에 따른 린스 처리에 있어서의 웨이퍼의 회전수 및 CDIW의 토출 유량의 시간 변화의 일례를 나타내는 도면이다.
이하, 첨부 도면을 참조하여, 본원이 개시하는 기판 처리 방법 및 기판 처리 장치의 실시형태를 상세하게 설명한다. 또한, 이하에 나타내는 실시형태에 의해 본 발명이 한정되는 것이 아니다.
(제1 실시형태)
먼저, 본 실시형태에 따른 기판 처리 방법에 관해서 도 1a 및 도 1b를 참조하여 설명한다. 도 1a는 종래의 기판 처리 방법의 설명도이고, 도 1b는 본 실시형태에 따른 기판 처리 방법의 설명도이다.
또한, 본 명세서에 있어서, 「패턴」이란, 반도체 웨이퍼 등의 기판(W)[웨이퍼(W)라고 기재함]의 표면에 볼록형으로 형성되는 회로를 말한다. 또한, 본 명세서에서는, 패턴의 돌출 방향에 있어서의 양단부 중, 웨이퍼(W)의 표면에 가까운 쪽을 「패턴의 하부」라고 부르고, 웨이퍼(W)의 표면으로부터 먼 쪽을 「패턴의 상부」라고 부르는 것으로 한다. 즉, 만약, 웨이퍼(W)의 패턴 형성면이 하방을 향하고 있는 경우라도, 패턴 형성면에 가까운 쪽을 「패턴의 하부」라고 부르고, 패턴 형성면으로부터 먼 쪽을 「패턴의 상부」라고 부른다.
도 1a에 나타내는 바와 같이, 패턴(P)을 에칭하는 에칭 공정은 웨이퍼(W)의 패턴 형성면(여기서는, 상면)에 에칭액을 공급함으로써 행해진다(도 1a 위 도면). 도 1a에는 일례로서, 제1 막(L1)(예컨대 절연막)과 제2 막(L2)(예컨대 폴리실리콘막)이 교대로 적층된 패턴(P)의 제2 막(L2)만을 에칭하는 경우의 예를 나타내고 있지만, 패턴(P)은 적어도 웨이퍼(W)의 패턴 형성면에 대하여 볼록형으로 형성된 것이면 좋고, 반드시 복수의 막이 적층된 것을 요하지 않는다. 또한, 에칭 공정은 패턴(P)의 일부만을 에칭하는 것에 한정되지 않고, 패턴(P)을 전체적으로 에칭하는 것이어도 좋다.
계속해서, 웨이퍼(W)의 상면에 린스액을 공급함으로써, 웨이퍼(W)의 상면에 잔존하는 에칭액을 린스액으로 치환하는 린스 공정이 행해진다. 이러한 린스 공정에 있어서, 웨이퍼(W) 상에 잔존하는 에칭액이 린스액으로 전부 치환됨으로써, 패턴(P)의 에칭이 종료한다.
그러나, 패턴(P)의 상부에 잔존하는 에칭액을 린스액으로 치환하는 것과 비교하여, 패턴(P) 사이의 간극에 깊게 들어간 에칭액을 린스액으로 치환하는 데에는 시간을 요한다. 이 때문에, 패턴(P) 상부의 에칭액이 린스액으로 치환된 후도, 패턴(P)의 하부에는 에칭액이 한동안 계속해서 잔존하게 된다(도 1a 중간 도면). 이에 의해, 패턴(P)의 하부가, 패턴(P)의 상부에 비해서 지나치게 에칭되어 버려, 패턴(P)의 상하 방향에 있어서의 에칭량의 균일성이 저하하게 된다. 구체적으로는, 도 1a 아래 도면에 나타내는 바와 같이, 에칭 공정 후의 패턴(P)의 형상은, 패턴(P)의 상부로부터 하부를 향함에 따라 제2 막(L2)의 폭이 서서히 감소하는 형상이 된다.
한편, 에칭액은 온도가 높아질수록 반응성이 높아지는 성질을 갖는다. 그래서, 본 실시형태에 따른 기판 처리 방법에서는, 도 1b에 나타내는 바와 같이, 에칭 공정과 병행하여, 패턴(P)의 하부에 있어서의 온도를 패턴(P)의 상부에 있어서의 온도보다 낮게 하는 온도차 형성 공정을 행하는 것으로 한다(도 1b 위 도면).
패턴(P)의 하부에 있어서의 온도를 패턴(P)의 상부의 온도보다 낮게 하고, 패턴(P)의 하부에 있어서의 에칭액의 반응성을 패턴(P)의 상부에 있어서의 에칭액의 반응성보다 저하시킴으로써, 에칭 공정에 있어서의 패턴(P)의 하부의 에칭량을 패턴(P)의 상부에 있어서의 에칭량보다 적게 할 수 있다.
그 후, 린스 공정에 있어서, 웨이퍼(W)의 상면에 린스액을 공급함으로써, 웨이퍼(W)의 상면에 잔존하는 에칭액을 린스액으로 치환한다. 전술한 바와 같이, 린스 공정에서는, 패턴(P)의 상부의 에칭액이 린스액으로 치환된 후도 한동안, 패턴(P)의 하부에 에칭액이 계속해서 잔존한다. 이 동안, 패턴(P)의 하부만이 에칭됨으로써(도 1b 중간 도면), 패턴(P)의 하부에 있어서의 에칭량을 패턴(P)의 상부에 있어서의 에칭량에 근접시킬 수 있다(도 1b 아래 도면).
이와 같이, 본 실시형태에 따른 기판 처리 방법에서는, 린스 공정에 있어서 패턴(P)의 하부가 지나치게 에칭되는 것을 미리 예측하여, 에칭 공정에 있어서의 패턴(P) 하부의 에칭량을 패턴(P)의 상부의 에칭량보다 적게 해 두는 것으로 하였다. 이에 의해, 패턴(P)의 상하 방향에 있어서의 에칭량의 균일성을 높일 수 있다.
이하, 전술한 기판 처리 방법을 실행하는 기판 처리 시스템에 대해서 설명한다. 먼저, 본 실시형태에 따른 기판 처리 시스템의 구성에 대해서 도 2를 참조하여 설명한다. 도 2는 본 실시형태에 따른 기판 처리 시스템의 개략 구성을 나타내는 도면이다.
도 2는 본 실시형태에 따른 기판 처리 시스템의 개략 구성을 나타내는 도면이다. 이하에서는, 위치 관계를 명확하게 하기 위해, 서로 직교하는 X축, Y축 및 Z축을 규정하고, Z축 정방향을 연직 상향 방향으로 한다.
도 2에 나타내는 바와 같이, 기판 처리 시스템(1)은, 반입출 스테이션(2)과, 처리 스테이션(3)을 구비한다. 반입출 스테이션(2)과 처리 스테이션(3)은 인접하여 마련된다.
반입출 스테이션(2)은 캐리어 배치부(11)와, 반송부(12)를 구비한다. 캐리어 배치부(11)에는, 복수매의 기판, 본 실시형태에서는 반도체 웨이퍼[이하 웨이퍼(W)]를 수평 상태로 수용하는 복수의 캐리어(C)가 배치된다.
반송부(12)는 캐리어 배치부(11)에 인접하여 마련되고, 내부에 기판 반송 장치(13)와, 전달부(14)를 구비한다. 기판 반송 장치(13)는 웨이퍼(W)를 유지하는 웨이퍼 유지 기구를 구비한다. 또한, 기판 반송 장치(13)는 수평 방향 및 수직 방향으로의 이동 및 수직축을 중심으로 하는 선회가 가능하고, 웨이퍼 유지 기구를 이용하여 캐리어(C)와 전달부(14) 사이에서 웨이퍼(W)의 반송을 행한다.
처리 스테이션(3)은 반송부(12)에 인접하여 마련된다. 처리 스테이션(3)은 반송부(15)와, 복수의 처리 유닛(16)을 구비한다. 복수의 처리 유닛(16)은 반송부(15)의 양측에 배열되어 마련된다.
반송부(15)는 내부에 기판 반송 장치(17)를 구비한다. 기판 반송 장치(17)는 웨이퍼(W)를 유지하는 웨이퍼 유지 기구를 구비한다. 또한, 기판 반송 장치(17)는 수평 방향 및 연직 방향으로의 이동 및 연직축을 중심으로 하는 선회가 가능하고, 웨이퍼 유지 기구를 이용하여 전달부(14)와 처리 유닛(16)의 사이에서 웨이퍼(W)의 반송을 행한다.
처리 유닛(16)은 기판 반송 장치(17)에 의해 반송되는 웨이퍼(W)에 대하여 미리 정해진 기판 처리를 행한다.
또한, 기판 처리 시스템(1)은 제어 장치(4)를 구비한다. 제어 장치(4)는 예컨대 컴퓨터이고, 제어부(18)와 기억부(19)를 구비한다. 기억부(19)에는 기판 처리 시스템(1)에 있어서 실행되는 각종의 처리를 제어하는 프로그램이 저장된다. 제어부(18)는 기억부(19)에 기억된 프로그램을 읽어내어 실행함으로써 기판 처리 시스템(1)의 동작을 제어한다.
또한, 이러한 프로그램은, 컴퓨터에 의해 판독 가능한 기억 매체에 기록되어 있던 것이고, 그 기억 매체로부터 제어 장치(4)의 기억부(19)에 인스톨된 것이어도 좋다. 컴퓨터에 의해 판독 가능한 기억 매체로서는, 예컨대 하드 디스크(HD), 플렉시블 디스크(FD), 컴팩트 디스크(CD), 마그넷 옵티컬 디스크(MO), 메모리 카드 등이 있다.
상기한 바와 같이 구성된 기판 처리 시스템(1)에서는, 먼저, 반입출 스테이션(2)의 기판 반송 장치(13)가, 캐리어 배치부(11)에 배치된 캐리어(C)로부터 웨이퍼(W)를 취출하고, 취출한 웨이퍼(W)를 전달부(14)에 배치한다. 전달부(14)에 배치된 웨이퍼(W)는, 처리 스테이션(3)의 기판 반송 장치(17)에 의해 전달부(14)로부터 취출되어, 처리 유닛(16)에 반입된다.
처리 유닛(16)에 반입된 웨이퍼(W)는, 처리 유닛(16)에 의해 처리된 후, 기판 반송 장치(17)에 의해 처리 유닛(16)으로부터 반출되어, 전달부(14)에 배치된다. 그리고, 전달부(14)에 배치된 처리가 끝난 웨이퍼(W)는, 기판 반송 장치(13)에 의해 캐리어 배치부(11)의 캐리어(C)에 복귀된다.
다음에, 처리 유닛(16)의 개략 구성에 대해서 도 3을 참조하여 설명한다. 도 3은 처리 유닛(16)의 구성을 나타내는 모식도이다.
도 3에 나타내는 바와 같이, 처리 유닛(16)은 챔버(20)와, 기판 유지 기구(30)와, 처리 유체 공급부(40)와, 회수컵(50)을 구비한다.
챔버(20)는 기판 유지 기구(30)와 처리 유체 공급부(40)와 회수컵(50)을 수용한다. 챔버(20)의 천장부에는 FFU(Fan Filter Unit)(21)가 마련된다. FFU(21)는 챔버(20) 내에 다운 플로우를 형성한다.
기판 유지 기구(30)는 유지부(31)와, 지주부(32)와, 구동부(33)를 구비한다. 유지부(31)는 웨이퍼(W)를 수평으로 유지한다. 지주부(32)는 연직 방향으로 연장되는 부재이고, 기단부가 구동부(33)에 의해 회전 가능하게 지지되고, 선단부에 있어서 유지부(31)를 수평으로 지지한다. 구동부(33)는 지주부(32)를 연직축 둘레로 회전시킨다. 이러한 기판 유지 기구(30)는 구동부(33)를 이용하여 지주부(32)를 회전시킴으로써 지주부(32)에 지지된 유지부(31)를 회전시키고, 이에 의해, 유지부(31)에 유지된 웨이퍼(W)를 회전시킨다.
처리 유체 공급부(40)는, 웨이퍼(W)에 대하여 처리 유체를 공급한다. 처리 유체 공급부(40)는 처리 유체 공급원(70)에 접속된다.
회수컵(50)은 유지부(31)를 둘러싸도록 배치되고, 유지부(31)의 회전에 의해 웨이퍼(W)로부터 비산하는 처리액을 포집한다. 회수컵(50)의 바닥부에는, 배액구(51)가 형성되어 있고, 회수컵(50)에 의해 포집된 처리액은, 이러한 배액구(51)로부터 처리 유닛(16)의 외부에 배출된다. 또한, 회수컵(50)의 바닥부에는 FFU(21)로부터 공급되는 기체를 처리 유닛(16)의 외부에 배출하는 배기구(52)가 형성된다.
다음에, 처리 유닛(16)의 구체적인 구성예에 대해서 도 4를 참조하여 설명한다. 도 4는 처리 유닛(16)의 구체적인 구성예를 나타내는 모식도이다.
도 4에 나타내는 바와 같이, 기판 유지 기구(30)가 구비하는 유지부(31)의 상면에는, 웨이퍼(W)를 측면으로부터 유지하는 유지 부재(311)가 마련된다. 웨이퍼(W)는 이러한 유지 부재(311)에 의해 유지부(31)의 상면으로부터 약간 이격한 상태로 수평 유지된다. 또한, 웨이퍼(W)는 패턴이 형성된 면을 상방을 향하게 한 상태로 유지부(31)에 유지된다.
처리 유체 공급부(40)는, 복수(여기서는 2개)의 노즐(41b, 41c)과, 노즐(41b, 41c)을 수평으로 지지하는 아암(42)과, 아암(42)을 선회 및 승강시키는 선회 승강 기구(43)를 구비한다.
노즐(41b)은 밸브(44b) 및 유량 조정기(45b)를 통해 CDIW 공급원(46b)에 접속된다. CDIW는 가열되지 않은 상온(예컨대 20℃∼25℃)의 순수이다. 노즐(41c)은 밸브(44c), 가열부(47) 및 유량 조정기(45c)를 통해 TMAH 공급원(46c)에 접속된다.
노즐(41b)로부터는, CDIW 공급원(46b)으로부터 공급되는 CDIW가 토출된다. 노즐(41c)로부터는, TMAH 공급원(46c)으로부터 공급되는 TMAH(수산화테트라메틸암모늄)가 토출된다. TMAH 공급원(46c)으로부터 공급되는 TMAH는, 가열부(47)에 의해 CDIW보다 높은 온도로 가열된 상태로 노즐(41c)에 공급된다. 본 실시형태에서는, 35℃∼40℃의 TMAH가 노즐(41c)에 공급된다.
처리 유닛(16)은 하면 공급부(60)를 더 구비한다. 하면 공급부(60)는 유지부(31) 및 지주부(32)의 중공부(321)에 삽입 관통된다. 하면 공급부(60)의 내부에는 상하 방향으로 연장되는 유로(61)가 형성되어 있고, 이러한 유로(61)에는 유량 조정기(63), 가열부(68) 및 밸브(62)를 통해 CDIW 공급원(64)이 접속된다. CDIW 공급원(64)으로부터 공급되는 CDIW는, 가열부(68)에 의해 CDIW보다 높은 온도로 가열되어 유로(61)에 공급된다. 이하, CDIW 공급원(64)으로부터 공급되어, 가열부(68)에 의해 가열된 CDIW를 HDIW라고 기재한다. HDIW의 온도는 노즐(41c)로부터 토출되는 TMAH와 마찬가지로 35℃∼40℃이다.
또한, 유로(61)에는 밸브(66) 및 유량 조정기(65)를 통해 CDIW 공급원(67)이 접속된다. 이와 같이, 하면 공급부(60)로부터는, CDIW 공급원(64)으로부터 공급되어, 가열부(68)에 의해 가열된 순수인 HDIW 또는 CDIW 공급원(67)으로부터 공급되는 CDIW가 토출된다.
다음에, 처리 유닛(16)이 실행하는 처리의 내용에 대해서 도 5∼도 7을 참조하여 설명한다. 도 5는 처리 유닛(16)이 실행하는 처리의 순서를 나타내는 흐름도이다. 또한, 도 6은 에칭 처리의 설명도이고, 도 7은 린스 처리의 설명도이다.
도 5에 나타내는 바와 같이, 처리 유닛(16)에서는, 먼저, 반입 처리가 행해진다(단계 S101). 반입 처리에서는, 기판 반송 장치(17)(도 2 참조)가, 처리 유닛(16)의 챔버(20) 내에 웨이퍼(W)를 반입한다. 웨이퍼(W)는 패턴 형성면을 상방을 향하게 한 상태로 유지 부재(311)(도 4 참조)에 유지된다. 그 후, 제어부(18)는 구동부(33)를 제어하여 기판 유지 기구(30)를 미리 정해진 회전 속도로 회전시킨다.
계속해서, 처리 유닛(16)에서는 에칭 처리가 행해진다(단계 S102). 여기서, 본 실시형태에 따른 에칭 처리는, 제1 에칭 처리와 제2 에칭 처리를 포함한다. 제1 에칭 처리는 웨이퍼(W)의 하면에 대하여 가열 유체로서의 HDIW를 공급하면서, 웨이퍼(W)의 상면에 대하여 에칭액으로서의 TMAH를 공급한다. 제2 에칭 처리는 웨이퍼(W)의 하면에의 HDIW의 공급을 정지하고, 웨이퍼(W)의 하면에 대하여, TMAH보다 저온의 유체인 CDIW를 공급하면서, 웨이퍼(W)의 상면에 TMAH를 공급한다. 본 실시형태에 따른 온도차 형성 처리는, 제2 에칭 처리에 상당한다.
먼저, 처리 유닛(16)에서는 제1 에칭 처리가 행해진다. 제1 에칭 처리에서는, 처리 유체 공급부(40)의 노즐(41c)이 웨이퍼(W)의 중앙 상방에 위치한다. 그 후, 밸브(44c)가 미리 정해진 시간 개방됨으로써, 웨이퍼(W)의 상면에 대하여 에칭액인 TMAH가 공급된다. 또한, 밸브(62)가 미리 정해진 시간 개방됨으로써, 웨이퍼(W)의 하면에 대하여 HDIW(가열 유체의 일례)가 공급된다. 밸브(44c) 및 밸브(62)의 개방 타이밍은 동시 또는 거의 동시이다. 또한, 밸브(62)의 개방 시간은 밸브(44c)의 개방 시간보다 짧게 설정된다.
도 6의 위 도면에 나타내는 바와 같이, 웨이퍼(W)의 상면에 공급된 TMAH는 웨이퍼(W)의 회전에 따른 원심력에 의해 웨이퍼(W)의 상면 전체에 퍼진다. 마찬가지로, 웨이퍼(W)의 하면에 공급된 HDIW는 웨이퍼(W)의 회전에 따른 원심력에 의해 웨이퍼(W)의 하면 전체에 퍼진다. 이에 의해, 상면에 형성된 패턴(P)의 제2 막이 TMAH에 의해 에칭된다. 또한, 웨이퍼(W)의 전체면이 HDIW에 의해 균일하게 가열됨으로써, 패턴(P)의 면내 방향에 있어서의 에칭량의 균일성을 향상시킬 수 있다.
또한, 여기서는, 가열 유체의 일례로서 HDIW를 이용하는 것으로 하였지만, 가열 유체는 HDIW 이외의 가열된 액체(예컨대, TMAH)여도 좋다. 또한, 가열 유체는 가열된 기체(드라이 에어나 N2 등)여도 좋다.
계속해서, 처리 유닛(16)에서는 제2 에칭 처리가 행해진다. 제2 에칭 처리에서는, 밸브(44c) 및 밸브(62) 중, 밸브(62)가 폐쇄되고, 웨이퍼(W)의 하면에의 HDIW의 공급이 정지되며 밸브(66)가 미리 정해진 시간 개방되어, 웨이퍼(W)의 하면에 대하여 CDIW가 공급된다.
웨이퍼(W)의 하면에 공급된 CDIW는, 웨이퍼(W)의 회전에 따른 원심력에 의해 웨이퍼(W)의 하면 전체에 퍼진다(도 6의 아래 도면).
CDIW는 TMAH보다 저온이기 때문에, 웨이퍼(W)는 하면측으로부터 냉각된다. 이에 의해, 패턴(P)의 하부에 있어서의 온도를 패턴(P)의 상부에 있어서의 온도보다 낮게 할 수 있다. 패턴(P)의 하부에 있어서의 온도가 저하함으로써, 패턴(P)의 하부에 있어서의 TMAH의 반응성이 패턴(P)의 상부에 있어서의 TMAH의 반응성과 비교해서 낮아진다. 이에 의해, 에칭 처리에 있어서의 패턴(P) 하부의 에칭량을 패턴(P)의 상부의 에칭량보다 적게 할 수 있다. 따라서, 도 6의 아래 도면에 나타내는 바와 같이, 에칭 처리 후의 패턴(P)의 형상은, 도 1a의 아래 도면에 나타내는 형상과는 반대로, 패턴(P)의 상부로부터 하부를 향함에 따라 제2 막(L2)의 폭이 서서히 증가하는 형상이 된다.
계속해서, 처리 유닛(16)에서는 린스 처리가 행해진다(단계 S103). 린스 처리에서는, 먼저, 처리 유체 공급부(40)의 노즐(41b)이 웨이퍼(W)의 중앙 상방에 위치하고, 밸브(44b)가 미리 정해진 시간 개방됨으로써, 웨이퍼(W)의 상면에 CDIW가 공급된다. 웨이퍼(W)의 상면에 공급된 CDIW는 웨이퍼(W)의 회전에 따른 원심력에 의해 웨이퍼(W)의 상면 전체에 퍼진다. 이에 의해, 웨이퍼(W)의 상면에 잔존하는 TMAH가 CDIW로 치환된다.
도 7의 위 도면에 나타내는 바와 같이, 패턴(P) 상부의 TMAH가 CDIW로 치환된 후도, 패턴(P)의 하부에는 TMAH가 한동안 계속해서 잔존한다. 바꾸어 말하면, 패턴(P)의 하부에는, 에칭액이 패턴(P)의 상부보다 높은 농도로 잔존한다. 이 때문에, 린스 처리에 있어서, 패턴(P)의 하부는 패턴(P)의 상부보다 많이 에칭되게 된다. 또한, 패턴(P) 하부의 TMAH의 농도는 시간의 경과와 함께 서서히 저하하여, CDIW로 완전히 치환됨으로써, 패턴(P) 하부의 에칭이 종료한다(도 7의 아래 도면).
이와 같이, 린스 처리에서는, 에칭 처리 후의 상면에 대하여 CDIW가 공급되어, 웨이퍼(W)의 상면에 잔존하는 TMAH가 CDIW로 치환된다. 패턴(P)의 하부에 잔존하는 TMAH에 의해 패턴(P)의 하부가 패턴(P)의 상부보다 많이 에칭됨으로써(도 7의 위 도면), 패턴(P) 하부의 에칭량이 패턴(P) 상부의 에칭량에 근접하게 된다(도 7의 아래 도면). 즉, 패턴(P)의 형상은 도 7의 위 도면에 나탄내는 바와 같이, 패턴(P)의 상부로부터 하부를 향함에 따라 제2 막(L2)의 폭이 서서히 증가하는 형상으로부터, 도 7의 아래 도면에 나타내는 바와 같이, 제2 막(L2)의 폭이 상하 사이에서 정돈된 형상에 근접하게 된다. 이에 의해, 패턴(P)의 상하 방향에 있어서의 에칭량을 정돈할 수 있다.
또한, 린스 처리에서는, 웨이퍼(W)의 상면에 CDIW가 공급되고 있는 동안, 웨이퍼(W)의 하면에 CDIW를 계속해서 공급함으로써, 패턴(P)의 면내 방향에 있어서의 에칭량의 균일성을 높일 수 있다.
여기서는, 온도차 형성 처리에 있어서, 웨이퍼(W)의 하면에 CDIW를 공급하는 것으로 하였지만, 온도차 형성 처리에 있어서 웨이퍼(W)의 하면에 공급되는 액체는, 에칭액인 TMAH보다 저온의 액체 또는 기체이면 좋고, 반드시 CDIW인 것을 요하지 않는다.
계속해서, 처리 유닛(16)에서는, 웨이퍼(W)를 건조시키는 건조 처리가 행해진다(단계 S104).
그 후, 처리 유닛(16)에서는, 반출 처리가 행해진다(단계 S105). 반출 처리에서는, 웨이퍼(W)의 회전을 정지한 후, 웨이퍼(W)를 기판 반송 장치(17)(도 2 참조)에 의해 처리 유닛(16)으로부터 반출한다. 이러한 반출 처리가 완료하면, 1장의 웨이퍼(W)에 대한 일련의 기판 처리가 완료한다.
전술해 온 바와 같이, 본 실시형태에 따른 처리 유닛(16)(기판 처리 장치의 일례)은, 기판 유지 기구(30)(유지부의 일례)와, 처리 유체 공급부(40)(에칭액 공급부 및 린스액 공급부의 일례)와, 하면 공급부(60)(온도차 형성부의 일례)를 구비한다. 기판 유지 기구(30)는 상면(제1 면의 일례)에 패턴(P)이 형성된 웨이퍼(W)(기판의 일례)를 유지한다. 처리 유체 공급부(40)는 기판 유지 기구(30)에 유지된 웨이퍼(W)의 상면에 대하여 TMAH(에칭액의 일례)를 공급하여 패턴(P)을 에칭한다. 하면 공급부(60)는 처리 유체 공급부(40)에 의한 TMAH의 공급과 병행하여 웨이퍼(W)의 하면에 CDIW를 공급함으로써, 패턴(P)의 하부에 있어서의 온도를 패턴(P)의 상부에 있어서의 온도보다 낮게 한다. 처리 유체 공급부(40)는 TMAH가 공급된 후의 웨이퍼(W)의 상면에 대하여 CDIW(린스액의 일례)를 공급함으로써, 패턴(P)의 하부에 잔존하는 TMAH를 CDIW로 치환한다.
패턴(P)의 에칭 처리와 병행하여, 패턴(P)의 하부에 있어서의 온도를 패턴(P)의 상부에 있어서의 온도보다 낮게 하는 온도차 형성 처리를 행함으로써, 에칭 처리 후의 패턴(P)의 형상은, 패턴(P)의 상부로부터 하부를 향함에 따라 제2 막(L2)의 폭이 서서히 증가하는 형상이 된다(도 6 아래 도면 참조). 그 후, 패턴(P)의 하부에 잔존하는 TMAH를 CDIW로 치환하는 린스 처리에 있어서, 패턴(P)의 하부에 잔존하는 TMAH에 의해 패턴(P)의 하부가 패턴(P)의 상부보다 많이 에칭됨으로써, 패턴(P)의 형상은 제2 막(L2)의 폭이 상하 사이에서 정돈된 형상에 근접하게 된다(도 7의 아래 도면).
따라서, 본 실시형태에 따른 처리 유닛(16)에 의하면, 패턴(P)의 상하 방향에 있어서의 에칭량의 균일성을 향상시킬 수 있다.
(제1 변형예)
전술한 실시형태에서는, 웨이퍼(W)를 이면측으로부터 냉각함으로써 패턴(P)에 온도차를 부여하는 것으로 하였지만, 웨이퍼(W)를 상면측으로부터 가열함으로써, 패턴(P)에 온도차를 부여하여도 좋다. 도 8은 제1 변형예에 따른 온도차 형성 처리의 설명도이다.
도 8에 나타내는 바와 같이, 제1 변형예에 따른 처리 유닛(16)은 가열부(80)를 더 구비한다. 가열부(80)는 예컨대 전열 히터이고, 웨이퍼(W)의 상면을 복사열에 의해 TMAH의 온도보다 높은 온도로 가열한다. 웨이퍼(W)의 상면을 가열함으로써, 패턴(P)의 상부에 있어서의 온도가 패턴(P)의 하부에 있어서의 온도보다 높아진다. 이에 의해, 패턴(P)의 하부에 있어서의 에칭량을 패턴(P)의 상부에 있어서의 에칭량보다 적게 하는 것이 가능하다.
또한, 가열부(80)는 복사열을 이용하는 것에 한정되지 않는다. 가열부(80)는 웨이퍼(W)의 상면에 열풍을 공급함으로써, 웨이퍼(W)의 상면을 가열하는 것이어도 좋다.
또한, 도 8에 나타내는 바와 같이, 온도차 형성 처리는 웨이퍼(W)의 하면에 CDIW를 공급함으로써 웨이퍼(W)의 하면을 냉각하면서, 웨이퍼(W)의 상면을 가열부(80)에 의해 가열하는 것이어도 좋다.
(제2 변형예)
에칭 처리에 있어서는, 린스 처리에 있어서 공급된 CDIW가 패턴(P)의 하부에 잔존함으로써, 패턴(P) 하부의 에칭이 저해될 우려가 있다. 또한, CDIW가 TMAH로 치환된 후에 있어서도, 패턴(P) 하부의 TMAH는 새롭게 토출된 TMAH로 치환되기 어렵기 때문에, TMAH 중의 수산화물 이온(에칭에 필요한 이온)의 농도가 패턴(P)의 하부에 있어서 상부보다 낮아져, 패턴(P)의 상부와 하부에서 에칭량에 차가 생길 우려가 있다.
그래서, 제2 변형예에 따른 에칭 처리에서는, TMAH의 토출 유량을 변화시킴으로써, 패턴(P) 내의 CDIW 또는 TMAH의 치환 효율을 높여, 패턴(P)의 상하 방향에 있어서의 에칭량의 균일성을 향상시키는 것으로 하였다.
이러한 제2 변형예에 따른 에칭 처리의 내용에 대해서 도 9, 도 10a 및 도 10b를 참조하여 설명한다. 도 9는 제2 변형예에 따른 에칭 처리에 있어서의 토출 유량의 시간 변화의 일례를 나타내는 도면이다. 또한, 도 10a는 토출 유량이 많을 때의 TMAH의 흐름을 나타내는 도면이고, 도 10b는 토출 유량이 적을 때의 TMAH의 흐름을 나타내는 도면이다.
도 9에 나타내는 바와 같이, 제2 변형예에 따른 에칭 처리(제1 에칭 처리 및 제2 에칭 처리)에서는, 노즐(41c)로부터 토출하는 TMAH의 유량을 D1(L/min)과, D1보다 많은 D2(L/min)의 사이에서 교대로 변화시킨다.
유량(D2)은 제1 실시형태에 있어서의 웨이퍼(W)에 토출되는 TMAH의 유량과 동일한 유량이고, 유량(D1)은 유량(D2)보다 적은 유량이다. 이와 같이 설정함으로써, 처리 유닛(16)에 있어서의 배액량의 상한을 넘지 않도록 할 수 있고, 또한, 액 튐의 발생을 방지할 수 있다.
TMAH의 토출 유량을 변화시키면, 웨이퍼(W)의 상면을 흐르는 TMAH의 유속 및 액막의 두께(막 두께)가 변화한다. 구체적으로는, TMAH의 토출 유량이 많아질수록, TMAH의 유속은 높아지고, 막 두께는 작아진다. 도 10a에 나타내는 바와 같이, TMAH의 막 두께가 작아지면, 패턴(P) 하부의 TMAH에 대하여 중력 방향(상하 방향)으로 작용하는 힘이 약해지기 때문에, 패턴(P) 하부의 TMAH가 패턴(P)의 상부로 이동하기 쉬워진다. 또한, TMAH의 유속이 빨라지면, 패턴(P) 상부의 TMAH에 대하여 수평 방향(가로 방향)으로 작용하는 힘이 강해지기 때문에, 패턴(P) 상부의 TMAH가 웨이퍼(W)로부터 배출되기 쉬워진다.
한편, TMAH의 토출 유량이 적어질수록, TMAH의 유속은 낮아지고, 막 두께는 커진다. 도 10b에 나타내는 바와 같이, TMAH의 유속이 늦어지면, 패턴(P) 상부의 TMAH에 대하여 수평 방향으로 작용하는 힘이 약해진다. 또한, TMAH의 막 두께가 커지면, 패턴(P) 하부의 TMAH에 대하여 중력 방향으로 작용하는 힘이 강해진다. 이에 의해, 패턴(P)의 상부에 존재하는 신선한 TMAH가 패턴(P)의 내부에 들어가기 쉬워진다.
이와 같이, TMAH의 유량을 증가시키는 증가 처리와, 증가 처리에 의해 증가한 TMAH의 유량을 감소시키는 감소 처리를 교대로 반복하면서, 웨이퍼(W)의 상면에 대하여 TMAH를 공급함으로써, 패턴(P) 내에 있어서의 액체의 치환 효율을 높일 수 있다. 이에 의해, 패턴(P)의 상하 방향에 있어서의 에칭량의 균일성을 향상시키는 것이 가능하다.
(제3 변형예)
전술한 제2 변형예에서는, TMAH의 토출 유량을 변화시킴으로써, 패턴(P) 내의 액체의 치환 효율을 높이는 것으로 하였지만, 웨이퍼(W)의 회전수를 변화시킴으로써도, 패턴(P) 내에 있어서의 액체의 치환 효율을 높이는 것이 가능하다. 이러한 점에 대해서 도 11을 참조하여 설명한다. 도 11은 제3 변형예에 따른 에칭 처리에 있어서의 웨이퍼(W)의 회전수 및 TMAH의 토출 위치의 시간 변화의 일례를 나타내는 도면이다.
도 11에 나타내는 바와 같이, 제3 변형예에 따른 에칭 처리(제1 에칭 처리 및 제2 에칭 처리)에서는, 웨이퍼(W)의 회전수를 V0(rpm)과, V0보다 느린 V1(rpm)의 사이에서 교대로 변화시킨다.
웨이퍼(W)의 회전수를 변화시키면, 웨이퍼(W)의 상면을 흐르는 TMAH의 유속 및 막 두께가 변화한다. 구체적으로는, 웨이퍼(W)의 회전수가 증가할수록, TMAH의 유속은 빨라지고, 막 두께는 작아진다. TMAH의 막 두께가 작아지면, 패턴(P) 하부의 TMAH에 대하여 중력 방향으로 작용하는 힘이 약해지기 때문에, 패턴(P) 하부의 TMAH가 패턴(P)의 상부로 이동하기 쉬워진다. 또한, TMAH의 유속이 빨라지면, 패턴(P) 상부의 TMAH에 대하여 수평 방향으로 작용하는 힘이 강해지기 때문에, 패턴(P) 상부의 TMAH가 웨이퍼(W)로부터 배출되기 쉬워진다.
한편, 웨이퍼(W)의 회전수가 감소할수록, TMAH의 유속은 늦어지고, 막 두께는 커진다. TMAH의 유속이 늦어지면, 패턴(P) 상부의 TMAH에 대하여 수평 방향으로 작용하는 힘이 약해진다. 또한, TMAH의 막 두께가 커지면, 패턴(P) 하부의 TMAH에 대하여 중력 방향으로 작용하는 힘이 강해진다. 따라서, 패턴(P)의 상부에 존재하는 신선한 TMAH가 패턴(P)의 내부에 들어가기 쉬워진다.
또한, 웨이퍼(W)의 회전수가 변화하면, 원심 가속도가 변화한다. 원심 가속도가 변화하면, 웨이퍼(W)에 대하여 수평인 방향의 힘이 변화한다. 이 힘이 커질수록 패턴(P) 내의 액체는 패턴(P)으로부터 배출되기 쉬워지고, 작아질수록 신선한 TMAH가 패턴(P) 내에 들어가기 쉬워진다.
이와 같이, 웨이퍼(W)의 회전 속도를 증가시키는 증속 처리와, 웨이퍼(W)의 회전 속도를 감소시키는 감속 처리를 교대로 반복하면서, 웨이퍼(W)의 상면에 대하여 TMAH를 공급함으로써, 패턴(P) 내에 있어서의 액체의 치환 효율을 높일 수 있다. 이에 의해, 패턴(P)의 상하 방향에 있어서의 에칭량의 균일성을 향상시키는 것이 가능하다.
또한, 도 11에 나타내는 바와 같이, 제3 변형예에 따른 에칭 처리에서는, 상기 처리에 더하여, TMAH의 토출 위치를 X0[예컨대 웨이퍼(W)의 중심부]와, X0보다 웨이퍼(W)의 외주측에 위치하는 X1[예컨대 웨이퍼(W)의 외주부]의 사이에서 교대로 변화시키는 처리가 행해진다. 이와 같이, 토출 위치를 변화시킴으로써, 패턴(P)의 면내 방향에 있어서의 에칭량의 균일성을 향상시킬 수 있다.
TMAH의 토출 위치는, 웨이퍼(W)의 회전수가 감소하는 방향으로 변화하고 있는 경우에는, 웨이퍼(W)의 외주부측을 향하여 이동하고, 웨이퍼(W)의 회전수가 증가하는 방향으로 변화하고 있는 경우에는, 웨이퍼(W)의 중심부측을 향하여 이동하도록, 제어부(18)에 의해 제어된다. 이와 같이, 제3 변형예에 따른 에칭 처리에서는, TMAH의 토출 위치를 웨이퍼(W)의 중심부로부터 외주부로 이동시키는 제1 이동 처리와 병행하여 상기 감속 처리를 행하고, TMAH의 토출 위치를 웨이퍼(W)의 외주부로부터 중심부로 이동시키는 제2 이동 처리와 병행하여 상기 증속 처리를 행하는 것으로 하였다. 이에 의해, TMAH를 토출하면서 토출 위치를 변화시키는 경우에 생길 수 있는 액 튐을 방지하면서, 패턴(P)의 면내 방향에 있어서의 에칭량의 균일성을 향상시킬 수 있다.
또한, 여기서는, TMAH의 토출 위치를 변화시키는 것으로 하였지만, TMAH의 토출 위치는 고정이어도 좋다.
(제4 변형예)
웨이퍼(W)의 회전수를 변화시키는 처리는, 린스 처리에 있어서 행하여도 좋다. 이러한 점에 대해서 도 12를 참조하여 설명한다. 도 12는 제4 변형예에 따른 린스 처리에 있어서의 웨이퍼(W)의 회전수 및 CDIW의 토출 유량의 시간 변화의 일례를 나타내는 도면이다.
도 12에 나타내는 바와 같이, 제4 변형예에 따른 린스 처리에서는, 웨이퍼(W)의 회전수를 V2(rpm)와, V2보다 빠른 V3(rpm)의 사이에서 교대로 변화시킨다. 이에 의해, 고회전 시에 있어서는, 보다 많은 CDIW 및 CDIW에 포함되는 이물을 웨이퍼(W)로부터 배출할 수 있다. 또한, 저회전 시에 있어서는, CDIW가 웨이퍼(W)로부터 배출되기 어려워져, CDIW의 액막은 고회전 시보다 두꺼워짐으로써, 액막 중의 이물 농도를 저하시킬 수 있어, 이물 농도가 저하함으로써, 이물의 웨이퍼(W)에의 재부착을 방지할 수 있다.
이와 같이, 제4 변형예에 따른 린스 처리에서는, 웨이퍼(W)의 회전 속도를 증가시키는 증속 처리와, 웨이퍼(W)의 회전 속도를 감소시키는 감속 처리를 교대로 반복하면서, 웨이퍼(W)의 상면에 대하여 CDIW를 공급하는 것으로 하였다. 이에 의해, 이물의 웨이퍼(W)에의 재부착을 억제하면서, CDIW의 유동에 의해 이물을 효율적으로 배출할 수 있다.
그런데, CDIW의 액막 내에는, CDIW가 비교적 유동하기 쉬운 영역과, CDIW가 유동하기 어려운 영역이 존재한다. 구체적으로는, CDIW가 비교적 유동하기 쉬운 영역은, 액막의 상측의 영역이고, 주로 이 영역에 존재하는 이물이 웨이퍼(W)로부터 배출된다. 한편, CDIW가 유동하기 어려운 영역은, 액막의 하측의 영역, 구체적으로는 웨이퍼(W)의 상면과의 경계층이고, 이 영역에 존재하는 이물은 웨이퍼(W)로부터 배출되기 어렵다. 이와 같이, 이물의 배출은, CDIW가 유동하기 쉬운 영역에 있어서 행해지기 때문에, 고회전 시에 있어서의 웨이퍼(W)의 회전수는, 적어도 액막 중의 CDIW가 유동성을 유지할 수 있는 범위, 바꾸어 말하면, CDIW가 유동하는 영역이 존재할 수 있는 정도의 막 두께를 유지할 수 있는 범위에서 설정되는 것이 바람직하다.
또한, 제4 변형예에 따른 린스 처리에서는, 도 12에 있어서 일점 쇄선으로 나타내는 바와 같이, 고회전 시(V3)에 CDIW의 토출을 정지시켜도 좋다. CDIW의 토출을 정지함으로써, CDIW의 막 두께가 얇아진다. 또한, CDIW의 막 두께가 얇아질수록, CDIW가 유동하기 어려운 영역이 적어진다. 따라서, 고회전 시에 CDIW의 토출을 정지함으로써, 보다 단시간에 또한 소량의 CDIW로 이물을 배출하는 것이 가능하다. 단, 전술한 바와 같이, CDIW의 막 두께는, 액막 중에 CDIW가 유동하는 영역이 존재할 수 있는 정도의 두께로 유지되는 것이 바람직하다.
(그 외의 변형예)
전술해 온 실시형태 및 변형예에서는, 웨이퍼(W)의 상면을 제1 면, 하면을 제2 면으로 하였지만, 웨이퍼(W)의 하면을 패턴 형성면인 제1 면으로 하고, 상면을 제2 면으로 하여도 좋다.
또한, 전술해 온 실시형태 및 변형예에서는, 에칭액의 일례로서 TMAH를 이용하는 것으로 하였지만, 에칭액은 TMAH에 한정되지 않는다. TMAH 이외의 에칭액으로서는, 예컨대 HF(플루오르화수소산) 등을 이용할 수 있다. 또한, 전술해 온 실시형태 및 변형예에서는, 린스액의 일례로서 CDIW를 이용하는 것으로 하였지만, 린스액은 CDIW에 한정되지 않는다. CDIW 이외의 린스액으로서는, 예컨대 IPA(이소프로필알코올) 등을 이용할 수 있다.
추가적인 효과나 변형예는, 당업자에 의해 용이하게 도출할 수 있다. 이 때문에, 본 발명의 보다 광범한 양태는, 이상과 같이 나타낸 또한 기술한 특정 상세 및 대표적인 실시형태에 한정되는 것이 아니다. 따라서, 첨부된 청구범위 및 그 균등물에 의서 정의되는 총괄적인 발명의 개념의 정신 또는 범위에서 일탈하는 일없이, 여러 가지 변경이 가능하다.
W 웨이퍼
P 패턴
16 처리 유닛
18 제어부
30 기판 유지 기구
40 처리 유체 공급부
46a DHF 공급원
46b CDIW 공급원
46c TMAH 공급원
64 HDIW 공급원
67 CDIW 공급원

Claims (11)

  1. 기판 처리 방법에 있어서,
    제1 면에 패턴이 형성된 기판의 상기 제1 면에 대하여 에칭액을 공급하여 상기 패턴을 에칭하는 에칭 공정;
    상기 에칭 공정과 병행하여 행해지며, 상기 패턴의 하부에 있어서의 온도를 상기 패턴의 상부에 있어서의 온도보다 낮게 하는 온도차 형성 공정; 및
    상기 에칭 공정 후의 상기 제1 면에 대하여 린스액을 공급함으로써, 상기 패턴에 잔존하는 상기 에칭액을 상기 린스액으로 치환하는 린스 공정
    을 포함하는 것을 특징으로 하는 기판 처리 방법.
  2. 제1항에 있어서, 상기 린스 공정은,
    상기 에칭 공정 후의 상기 제1 면에 대하여 린스액을 공급하면서, 상기 패턴의 하부에 상기 패턴의 상부보다 높은 농도로 잔존하는 상기 에칭액에 의해 상기 패턴의 하부를 상기 패턴의 상부보다 많이 에칭하는 것을 특징으로 하는 기판 처리 방법.
  3. 제1항 또는 제2항에 있어서, 상기 온도차 형성 공정은,
    상기 기판에 있어서의 상기 제1 면과는 반대측의 제2 면에 대하여, 상기 에칭액보다 저온의 유체를 공급함으로써, 상기 패턴의 하부에 있어서의 온도를 상기 패턴의 상부에 있어서의 온도보다 낮게 하는 것을 특징으로 하는 기판 처리 방법.
  4. 제3항에 있어서, 상기 유체는 순수인 것을 특징으로 하는 기판 처리 방법.
  5. 제3항에 있어서, 상기 에칭 공정은,
    상기 제2 면에 대하여 가열 유체를 공급하면서, 상기 제1 면에 대하여 상기 에칭액을 공급하는 제1 에칭 공정; 및
    상기 제2 면에의 상기 가열 유체의 공급을 정지한 상태에서, 상기 제1 면에 대하여 상기 에칭액을 공급하는 제2 에칭 공정
    을 포함하고,
    상기 온도차 형성 공정은,
    상기 제2 에칭 공정과 병행하여 행해지는 것을 특징으로 하는 기판 처리 방법.
  6. 제1항 또는 제2항에 있어서, 상기 온도차 형성 공정은,
    상기 기판의 상기 제1 면을 복사열 또는 열풍에 의해 가열함으로써, 상기 패턴의 상부에 있어서의 온도를 상기 패턴의 하부에 있어서의 온도보다 높게 하는 것을 특징으로 하는 기판 처리 방법.
  7. 제1항 또는 제2항에 있어서, 상기 에칭 공정은,
    상기 에칭액의 유량을 증가시키는 증가 공정과, 상기 증가 공정에 의해 증가한 상기 에칭액의 유량을 감소시키는 감소 공정을 교대로 반복하면서, 상기 제1 면에 대하여 상기 에칭액을 공급하는 것을 특징으로 하는 기판 처리 방법.
  8. 제1항 또는 제2항에 있어서, 상기 에칭 공정은,
    상기 기판의 회전 속도를 증가시키는 증속 공정과, 상기 기판의 회전 속도를 감소시키는 감속 공정을 교대로 반복하면서, 상기 제1 면에 대하여 상기 에칭액을 공급하는 것을 특징으로 하는 기판 처리 방법.
  9. 제8항에 있어서, 상기 에칭 공정은,
    상기 에칭액의 토출 위치를 상기 기판의 중심부로부터 외주부로 이동시키는 제1 이동 공정; 및
    상기 에칭액의 토출 위치를 상기 기판의 외주부로부터 중심부로 이동시키는 제2 이동 공정
    을 포함하고,
    상기 감속 공정은 상기 제1 이동 공정과 병행하여 행해지고,
    상기 증속 공정은 상기 제2 이동 공정과 병행하여 행해지는 것을 특징으로 하는 기판 처리 방법.
  10. 제1항 또는 제2항에 있어서, 상기 린스 공정은,
    상기 기판의 회전 속도를 증가시키는 증속 공정과, 상기 기판의 회전 속도를 감소시키는 감속 공정을 교대로 반복하면서, 상기 제1 면에 대하여 상기 린스액을 공급하는 것을 특징으로 하는 기판 처리 방법.
  11. 기판 처리 장치에 있어서,
    제1 면에 패턴이 형성된 기판을 유지하는 유지부;
    상기 유지부에 유지된 상기 기판의 상기 제1 면에 대하여 에칭액을 공급하여 상기 패턴을 에칭하는 에칭액 공급부;
    상기 에칭액 공급부에 의한 상기 에칭액의 공급과 병행하여, 상기 패턴의 하부에 있어서의 온도를 상기 패턴의 상부에 있어서의 온도보다 낮게 하는 온도차 형성부; 및
    상기 에칭액이 공급된 후의 상기 제1 면에 대하여 린스액을 공급함으로써, 상기 패턴의 하부에 잔존하는 상기 에칭액을 상기 린스액으로 치환하는 린스액 공급부
    를 포함하는 것을 특징으로 하는 기판 처리 장치.
KR1020170173175A 2016-12-27 2017-12-15 기판 처리 방법 및 기판 처리 장치 KR102539405B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016252428A JP6820736B2 (ja) 2016-12-27 2016-12-27 基板処理方法および基板処理装置
JPJP-P-2016-252428 2016-12-27

Publications (2)

Publication Number Publication Date
KR20180076304A true KR20180076304A (ko) 2018-07-05
KR102539405B1 KR102539405B1 (ko) 2023-06-01

Family

ID=62630646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170173175A KR102539405B1 (ko) 2016-12-27 2017-12-15 기판 처리 방법 및 기판 처리 장치

Country Status (4)

Country Link
US (1) US10770284B2 (ko)
JP (1) JP6820736B2 (ko)
KR (1) KR102539405B1 (ko)
CN (1) CN108242390B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019117655A1 (de) 2018-07-02 2020-01-02 Hyundai Mobis Co., Ltd. Vorrichtung zum steuern eines antiblockiersystems eines esc-integrierten bremssystems und deren verfahren

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI816968B (zh) * 2019-01-23 2023-10-01 日商東京威力科創股份有限公司 基板處理裝置及基板處理方法
JP7209556B2 (ja) * 2019-02-05 2023-01-20 東京エレクトロン株式会社 基板処理方法および基板処理装置
JP2021077702A (ja) 2019-11-06 2021-05-20 東京エレクトロン株式会社 基板処理方法および基板処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008109058A (ja) * 2006-10-27 2008-05-08 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
JP2010177652A (ja) 2009-02-02 2010-08-12 Toshiba Corp 半導体装置の製造方法
KR20120100803A (ko) * 2011-03-03 2012-09-12 도쿄엘렉트론가부시키가이샤 에칭 방법, 에칭 장치 및 기억 매체
KR20140024211A (ko) * 2012-08-20 2014-02-28 다이니폰 스크린 세이조우 가부시키가이샤 기판 처리 장치 및 기판 처리 방법
JP2015005771A (ja) * 2014-08-22 2015-01-08 東京エレクトロン株式会社 液処理装置および液処理方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085310A (ja) * 1999-09-13 2001-03-30 Sony Corp 薬液処理方法及び薬液処理装置
US6239762B1 (en) * 2000-02-02 2001-05-29 Lockheed Martin Corporation Interleaved crossed-slot and patch array antenna for dual-frequency and dual polarization, with multilayer transmission-line feed network
WO2002004887A1 (en) * 2000-07-08 2002-01-17 Semitool, Inc. Methods and apparatus for processing microelectronic workpieces using metrology
US6743722B2 (en) * 2002-01-29 2004-06-01 Strasbaugh Method of spin etching wafers with an alkali solution
JP3932099B2 (ja) * 2002-02-06 2007-06-20 セイコーエプソン株式会社 エッチング方法
WO2006011299A1 (ja) * 2004-07-29 2006-02-02 Mitsui Mining & Smelting Co., Ltd. プリント配線基板、その製造方法および半導体装置
JP2007103956A (ja) * 2006-11-06 2007-04-19 Tokyo Electron Ltd 基板処理装置
JP5472102B2 (ja) * 2008-05-09 2014-04-16 三菱瓦斯化学株式会社 シリコンエッチング液およびエッチング方法
JP2010010242A (ja) * 2008-06-25 2010-01-14 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
JP5123122B2 (ja) * 2008-09-11 2013-01-16 芝浦メカトロニクス株式会社 基板の処理装置及び処理方法
KR101092122B1 (ko) * 2010-02-23 2011-12-12 주식회사 디엠에스 에칭 프로파일 제어를 위한 가스 인젝션 시스템
JP5615650B2 (ja) * 2010-09-28 2014-10-29 大日本スクリーン製造株式会社 基板処理方法および基板処理装置
JP5712101B2 (ja) * 2010-12-24 2015-05-07 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP6131162B2 (ja) * 2012-11-08 2017-05-17 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
WO2015037035A1 (ja) * 2013-09-12 2015-03-19 国立大学法人東北大学 エッチング方法
US9460944B2 (en) * 2014-07-02 2016-10-04 SCREEN Holdings Co., Ltd. Substrate treating apparatus and method of treating substrate
JP6336365B2 (ja) * 2014-09-18 2018-06-06 東京エレクトロン株式会社 基板液処理装置
JP6613181B2 (ja) * 2016-03-17 2019-11-27 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008109058A (ja) * 2006-10-27 2008-05-08 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
JP2010177652A (ja) 2009-02-02 2010-08-12 Toshiba Corp 半導体装置の製造方法
KR20120100803A (ko) * 2011-03-03 2012-09-12 도쿄엘렉트론가부시키가이샤 에칭 방법, 에칭 장치 및 기억 매체
KR20140024211A (ko) * 2012-08-20 2014-02-28 다이니폰 스크린 세이조우 가부시키가이샤 기판 처리 장치 및 기판 처리 방법
JP2015005771A (ja) * 2014-08-22 2015-01-08 東京エレクトロン株式会社 液処理装置および液処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019117655A1 (de) 2018-07-02 2020-01-02 Hyundai Mobis Co., Ltd. Vorrichtung zum steuern eines antiblockiersystems eines esc-integrierten bremssystems und deren verfahren

Also Published As

Publication number Publication date
CN108242390B (zh) 2023-05-05
US10770284B2 (en) 2020-09-08
JP6820736B2 (ja) 2021-01-27
CN108242390A (zh) 2018-07-03
JP2018107292A (ja) 2018-07-05
US20180182616A1 (en) 2018-06-28
KR102539405B1 (ko) 2023-06-01

Similar Documents

Publication Publication Date Title
KR102432448B1 (ko) 기판 처리 장치 및 처리액 공급 방법
KR20180076304A (ko) 기판 처리 방법 및 기판 처리 장치
US10847387B2 (en) Substrate processing apparatus, substrate processing method and recording medium
JP6195803B2 (ja) 基板処理装置、基板処理方法および記憶媒体
US11322371B2 (en) Substrate processing apparatus, substrate processing method and recording medium
JP2018113354A (ja) 基板処理方法および基板処理装置
KR102294642B1 (ko) 액 처리 장치
JP2008192943A (ja) 基板処理システム
JP2019134073A (ja) 基板処理方法および基板処理装置
US11495474B2 (en) Apparatus and method for processing substrate
JP7241589B2 (ja) 基板処理方法および基板処理装置
JP2020068372A (ja) 基板処理装置、基板処理方法および記憶媒体
TWI757514B (zh) 基板處理方法及基板處理裝置
JP7169865B2 (ja) 基板処理装置および基板処理方法
JP2020145357A (ja) 基板処理装置、基板処理方法および記憶媒体
JP7143465B2 (ja) 基板処理装置および基板処理方法
JP6270675B2 (ja) 基板処理装置および基板処理方法
US11735428B2 (en) Substrate processing method and substrate processing apparatus
JP7138493B2 (ja) 基板液処理方法、記憶媒体および基板液処理装置
JP2018139260A (ja) 基板処理方法および基板処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
GRNT Written decision to grant