KR20180071985A - 전자-빔 동작을 위한 국부적인 비워지는 체적을 갖는 집적 회로 분석 시스템들 및 방법들 - Google Patents

Abstract

IC 반도체 장치의 결함 분석을 위한 새로운 기술이 제공되며, 장치가 자체적으로 또는 회로 보드 또는 다른 모듈에 장착된 호스트 시스템 내에서 활성화되어있는 동안 또는 시험 대상 IC 장치(DUT)가 전기적으로 자극을 받는 동안 전자 빔(e-빔) 기술을 사용하여 피시험 장치(DUT) 내에서 회로의 프로빙을 가능하게하는 시스템 설계 및 방법을 포함한다. DUT는 패키징된 IC 또는 패키징되지 않은 형태의 IC일 수 있다. e-빔 툴 바깥에서 즉시 국부적인 배출 체적을 생성하기 위해, DUT에 대해 또는 그 주위에 실링 요소가 밀봉되어 국부적인 밀봉이 이루어진다. 그러한 구성은 DUT를 작동 및 모니터링하는데 필요한 수천 개의 신호들의 진공 피드스루(feedthrough)에 대한 필요를 해소하고, 시스템의 회로 기판에 설치된 것과 같은 정상적인 환경에서 작동하는 동안 DUT의 프로빙을 가능하게 하며, 이외에 테스터 장치에서 오류가 발생하지 않도록 할 수 있다.

Description

전자-빔 동작을 위한 국부적인 비워지는 체적을 갖는 집적 회로 분석 시스템들 및 방법들{Integrated circuit analysis systems and methods with localized evacuated volume for e-beam operation}

본 발명은 하전 입자 빔들을 이용한 집적 회로(IC) 진단, 특성화 및 수정에 관한 것이다.

전기적 불량 분석(Electrical Failure Analysis)은 완품 IC 피시험 장치(DUT; devices running under test))에서의 전기적 문제를 분리(isolate)시킨다. 노드 축소, 신소재, 및 복잡한 구조로 인해 결함들을 탐지하기 위한 새로운 분리 기술들과 시스템 해상도 향상이 추진되고 있다.

전자 빔 진단 시스템은 IC 특성화(characterization) 및 디버깅 어플리케이션에 사용되는 강력한 도구이다. 전자 빔 진단 시스템은 예를 들어 2차 전자 이미징, 빌트-인 컴퓨터 자동 설계(CAD) 디스플레이를 사용한 회로 탐색, 및 전압 대비 원리들(voltage contrast principles)을 사용하는 능동 회로들로부터의 전압 측정들에 사용된다(예를 들어, 미국 특허 제4,706,019호 참조). 다른 전자 빔 진단 시스템들은 결함들을 검출하기 위한 신호에 영향을 주기 위해 빔 내의 전자들을 이용한다. 그러한 시스템들은 EBIC(Electron Beam-Induced Current), RCI(Resistive Contrast Imaging), BRCI(Biased RCI), CIVA(Charge-Induced Voltage Alteration), LECIVA(Low Energy CIVA), EBAC(Electron-Beam Absorbed Current), 및 EBIRCH(Electron Beam-Induced Resistance Change)를 포함한다.

쇼(Shaw) 등의 미국특허 제6,872,581호는 하전된 입자 빔을 사용하여 IC 진단, 특성화, 또는 수정 방법을 교시한다. 일 구현에서, IC의 벌크 실리콘 기판은 가장 깊은 웰로부터 후면에서 약 1 내지 3㎛로 얇아지고, 전압은 얇게 된 기판의 표면 아래에 있는 회로 요소에 인가된다. 인가된 전압은 유도된 전압과 하전된 입자 빔의 상호 작용에 의해 검출되는 표면상의 전위를 유도한다. 유사하게 울레센(Wollesen) 등의 미국 특허 제5,972,725호는 기계 연마 및 플라즈마 에칭의 조합을 사용하여 실리콘 기판의 일부분을 제거하고, 회로에 공급 전압을 제공하며, 전자 빔 이미지의 전압 대비를 관찰함으로써 후면 전압 측정을 가능케 한다.

그러한 검사 기술들은 테스트 조건들에서 IC를 동작시키도록 설계된 테스트 신호들로 IC 회로를 활성화하는 것이 바람직하다. SEM 챔버 내에서 현대의 IC들을 활성화시키려면 수백 내지 수천 개의 고속 전기 피드 스루들이 필요하며, 이는 어려운 일이다. 회로의 크기(트랜지스터 개수)와 복잡성이 일반적으로 소자의 입출력 (I/O) 단자들에서의 증가를 수반함에 따라, 요구되는 고속 피드 스루들의 개수가 일반적으로 증가한다. 역사적인 이-빔 솔루션들은 모두 SEM의 진공 챔버로 "통과"되는 전기 신호들에 의존하며, 이는 특정 IC에서 특수 연결 장비를 생산해야 하는 번거롭고 느린 프로세스이다.

본 발명의 일 목적은 SEM을 이용한 IC 분석 방법 및 장치를 제공하는 것이다.

일 단부에 전자 빔이 방출되는 SEM 컬럼 개구가 있는 SEM 컬럼을 갖는 주사 전자 현미경(SEM; scanning electron microscope)을 사용하여 집적 회로(IC)를 검사하는 방법이 개시된다. 상기 방법은 IC 후면 상의 타겟 영역 주위로 상기 SEM 컬럼 개구를 밀봉하여 상기 SEM 컬럼 개구에서 밀봉된 체적을 생성하기는 단계로서, 상기 타겟 영역은 상기 밀봉된 체적의 외장(enclosure)의 일부를 형성하는 단계; 상기 밀봉된 체적을 비우는 단계; 상기 IC의 회로 요소에 상기 타겟 영역에서 전기 전위를 유도하는 전압을 인가하는 단계; 및 상기 타겟 영역 위에서 전자 빔을 스캐닝하여 상기 타겟 영역의 표면에서의 전기 전위를 검출하는 단계를 포함한다.

장치는 IC 상의 다수의 접점들에 접속하기 위한 다수의 전기 프로브들을 포함하는 테스트 고정물; 전자 소스, 전자 빔이 타겟 영역을 향해 방출되는 말단 단부를 갖는 포커싱 컬럼(focusing column), 및 입사된 전자 빔에 응답하여 상기 타겟 영역으로부터 방출된 전자들을 검출하도록 배치된 전자 검출기를 포함하는 SEM; SEM 포커싱 컬럼의 말단 단부에 위치되도록 적응되고 전자가 통과하는 것을 허용하는 중심 개구를 갖는 밀봉 요소; 상기 SEM 또는 상기 IC를 유지하고 상기 SEM과 상기 IC 사이의 상대 운동을 야기하여 상기 SEM 포커싱 컬럼과 상기 IC 또는 상기 테스트 고정부 사이에 밀봉을 형성하도록 구성된 이동가능 마운트로서, 상기 밀봉은 상기 타겟 영역 주변의 밀봉인, 이동가능 마운트; 및 SEM 포커싱 컬럼에 결합되고 IC와 진공 컬럼의 말단 단부 사이에서 부분적인 진공을 생성하도록 동작 가능한 진공 펌프를 포함한다.

전술한 내용은 후술하는 본 발명의 상세한 설명이 보다 잘 이해될 수 있도록 하기 위해 본 발명의 특징 및 기술적 이점을 다소 광범위하게 개략적으로 설명하였다. 본 발명의 추가 특징 및 이점은 이하에서 설명될 것이다. 개시된 개념 및 특정 실시예가 본 발명의 동일한 목적을 수행하기 위한 다른 구조를 변형 또는 설계하기 위한 기초로서 용이하게 이용될 수 있다는 것이 당업자에 의해 인식되어야 한다. 또한, 당업자는 이러한 등가 구성이 첨부된 청구 범위에 설명된 본 발명의 범위를 벗어나지 않는 것으로 이해해야 한다.

본 발명 및 그 이점에 대한보다 완전한 이해를 위해, 이제 첨부된 도면과 관련하여 취해진 다음의 설명이 참조된다.
도 1은 일부 실시예들에 따라 IC를 검사하는 프로세스의 흐름도이다.
도 2는 타겟 영역에서 씨닝된 IC를 도시하는 단면도이다.
도 3a 및 도 3b는 씨닝된 IC로서 그것의 전체 후면 표면에 걸쳐 씨닝된 모습을 도시하는 일련의 단면도이다.
도 4 내지 도 5는 패키징되지 않은 IC 후면에 대한 밀봉을 생성하기 위한 SEM 컬럼의 상대적인 이동을 도시하는 일련의 단면도들이다.
도 6 내지 도 7은 패키지된 IC 후면에 대한 밀봉을 생성하기 위한 SEM 컬럼의 상대적인 이동을 도시하는 유사한 일련의 단면도들이다.
도 8A 내지 도 8e는 검사될 특정 IC에 대해 너무 클 수 있는 컬럼 개구의 크기를 조정하기 위해 및/또는 밀봉 요소를 유지 또는 결합시키기 위해 SEM 컬럼 말단 단부에서 사용될 수 있는 구조들의 변형들을 도시하는 단면도들이다.
도 9는 본원의 원리들 중 일부를 구체화하는 예시적인 진단 시스템의 단면도이다.
도 10은 발광도 검출되는 IC 검사 프로세스의 변형을 도시하는 부분 흐름도이다.
도 11은 SEM 컬럼 어댑터 요소를 사용하여 국부적인 밀봉을 생성하는 예시적인 방법의 흐름도이다.
첨부 도면들은 실제 크기로 그려지도록 의도한 것은 아니다. 도면들에서, 다양한 도면들에 도시된 각각의 동일하거나 거의 동일한 구성요소는 같은 번호로 표시된다. 명료성을 위해, 모든 구성요소가 개별 도면에 레이블로 표시되지 않을 수 있다.

IC 반도체 장치들에서 결함 분석을 위한 새로운 접근법이 설명된다. ATE(Automated Test Equipment) 테스터에 의해, 또는 장치가 자체적으로 또는 회로 보드 또는 다른 모듈에 장착된 호스트 시스템 내에서 활성화되어있는 동안, 시험 대상 IC 장치(DUT)가 전기적으로 자극을 받으면서 전자 빔(e-빔) 기술을 사용하여 시험 대상 IC 장치(DUT) 내에 포함된 트랜지스터들, 그들의 도펀트 웰들, 및 그들의 부수적인 연결들을 프로빙할 수 있도록 하는 시스템 설계 및 방법이 제공된다. DUT는 패키지된 IC일 수도 있고 완전한 제조 웨이퍼의 일부를 포함하여 패키징되지 않은 형태로 존재할 수도 있다. 그러한 시스템들과 같은 종래의 전자-빔 프로빙 시스템은 DUT가 고진공 환경에 배치되도록 요구하고있다. 본 명세서의 설계 및 방법은 DUT를 고진공 내에 배치할 필요를 없애고 대신 DUT가 비교적 낮은("조악한")-진공 환경에있을 수있는 환경 주사 전자 현미경(ESEM) 또는 저-진공 SEM을 사용한다. SEM 컬럼은 국소 배기 볼륨을 생성하기 위한 국부적인 밀봉으로 DUT에 대해 및/또는 DUT 주변에서 밀봉된다. ESEM/DUT 국부 배기 흡입 체적의 저-진공은 SEM 컬럼 주위에 구성된 챔버의 작은 펌핑 포트로 유지되거나, ESEM/DUT 챔버의 컬럼-측으로부터 작은 ESEM 구멍을 통해 펌핑함으로써 유지될 수 있다. 그러한 장치는 DUT를 작동 및 모니터링하는데 필요한 수천 개의 신호의 진공 피드 스루들(feedthrough)에 대한 필요성을 없애고, 나아가 ATE 테스터 상에 또는 시스템의 회로 기판 상에에 설치되는 것과 같이 정상적인 환경에서 작동하는 동안 DUT의 용이한 프로빙을 가능하게 한다. DUT 환경에서의 압력은 전형적으로 약 10 Pa 내지 25 kPa이다. ESEM은 가스 캐스케이드 증폭 2차 전자 검출을 사용한다. 일부 응용 분야에서 낮은 진공도의 SEM은 후방-산란 전자 검출기를 사용할 수 있다. DUT에서의 압력은 검출기가 유용한 신호를 제공할 수있는 범위 내에 있어야 한다. 압력의 상한은 컬럼 진공 펌프가 전자 소스 및 광학 컬럼에서 충분한 진공을 유지하여 DUT에서 충분한 분해능을 가진 전자 빔을 제공하는 능력에 의해서도 결정된다. SEM 칼럼은 전형적으로, 소스의 오염 및 대부분의 칼럼을 통한 빔의 분산을 방지하기 위해 전자 소스 및 대부분의 포커싱 칼럼에서 더 낮은 압력을 유지하기 위한 압력 제한 구멍을 가질 것이다. 컬럼이 DUT 또는 테스트 고정부에 대해 밀봉되는 압력 제한 구멍 이후의 압력은 압력 제한 구멍 위의 압력보다 더 큰 압력일 수 있다.

다양한 측면들은 SEM을 사용하여 IC를 검사하기 위한 테스트 설정을 크게 단순화하는 이점을 제공한다. IC에 신호를 연결하는데 필요한 장비 비용(일반적으로 전기적 통로들을 갖는 진공 챔버가 필요함) 및 IC DUT에 대한 연결들을 설정하는데 드는 노동 시간과 비용 모두에서 속도와 비용이 향상된다는 이점이 있다. IC를 검사하기 위해 훨씬 적은 양의 진공을 펌핑하여 시간을 절약할 수 있으며, DUT 또는 테스트 고정부에 밀폐된 SEM 칼럼의 단부에 생성된 작은 진공 체적에서 상대적으로 낮은 품질의 진공(적어도 부분 진공)를 허용하여 시간을 절약 할 수 있다. IC에 대한 향상된 접근이 제공되어 다른 테스트 툴들을 위치로 이동시켜 IC DUT를 검사할 수 있어서, 이전 절차들보다 더 자주 툴들을 전환할 수 있는 테스트 절차들이 설계될 수 있다. 컬럼 어댑터 요소를 사용하는 버전들은 또한 장비의 상호-운용성을 개선하고 여기에서 새 기능들을 수행할 때 기존 SEM 장비로부터 더 많은 가치를 실현할 수 있도록 한다. 여기에 조합하여 사용된 다양한 특징들로부터 많은 다른 장점들도 실현될 수 있다.

일 실시예에서, 간단한 O-링 밀봉 요소는 DUT의 일부를 밀봉하기에 충분하고, 그에 따라 O-링 외부에서 밀봉 주변 대기 조건들이 존재하도록 허용되고, 밀봉 내에서 충분한 레벨의 진공이 유지되어 SEM 동작들이 허용된다. 본 명세서에서 사용되는 "DUT에 밀봉된"은 또한 DUT를 고정하는 고정브 또는 모듈에 밀봉되는 것도 포함한다. 이러한 배열은 전체 DUT 및 가능하면 ATE도 고-진공 SEM 챔버 내에서 진공 상태에 있어야 할 필요를 방지한다. SEM은 전자-빔 프로빙, 표준 광학 프로빙, 열 방출 또는 기타 전기적 결함 분석 도구가 DUT 위치의 제자리로 이동될 수 있도록, 기계적 스테이지에 배치될 수 있다.

본 명세서에 기술된 시스템의 일 측면은 SEM 컬럼의 말단 단부와 IC의 후면 상의 타겟 영역 사이에 국부적인 밀봉을 제공하여 적어도 국부적인 봉지된 체적을 생성하고, 상기 체적은 일부 유형의 SEM을 작동시키기 위한 부분 진공을 생성하기 위해 배출될 수 있다. 다른 측면은, DUT의 타겟 영역을 둘러싸는 국부적인 체적에서 생성된 적어도 부분적인 진공에서 SEM의 작동으로서, 진공 외부에서 DUT에 대한 전기적 연결이 가능하고 그에 따라 진공 챔버 내로의 전기적 연결들을 운영하는 것이 방지된다. 이들 기술들은 바람직하게는 박형화된(씨닝된) IC DUT와 함께 채용된다.

다른 실시예는 적어도 검사될 타겟 영역에서 IC의 후면을 씨닝하는 단계와, IC가 테스트 고정부로서 기능하는 회로 모듈에 이미 장착되어 있지 않으면 검사 고정부에 IC를 배치하는 단계를 포함하는 IC를 검사하는 방법을 제공한다. 회로 모듈, 테스트 고정부, 또는 IC를 고정하는 다른 장치는 "IC 홀더"또는 "회로 홀더"로 지칭된다. 그 다음 상기 방법은 IC에 대한 SEM 컬럼을 IC 후면에서의 타겟 영역 근처의 위치로 이동시키는 단계를 포함한다. SEM 또는 IC 중 하나를 움직여 상대 이동을 수행할 수 있다. 이 방법은 SEM 칼럼 개구와 IC 후면 사이에 밀봉을 생성하고, 상기 밀봉은 타겟 영역을 둘러싼다. 이후 상기 방법은 적어도 SEM 칼럼 개구와 IC 후면 표면 사이의 밀봉 체적 내에서 부분적인 진공을 생성한다. 상기 IC의 회로 요소에 적어도 하나의 전압이 인가되고, 상기 전압은 상기 타겟 영역에서 전기 전위를 유도한다. 그 다음, 이 방법은 SEM을 사용하여 상기 타겟 영역의 표면 피쳐로서 전기 전위를 검출한다.

많은 특징과 기술이 이 방법과 함께 임의의 적절한 하위 조합으로 사용될 수 있다. 밀봉은 SEM 칼럼과 타겟 영역 사이에 개구를 형성할 수 있다. 밀봉은 O-링으로 만들어질 수 있다. 그것은 SEM 칼럼의 말단 단부에 위치된 밀봉 요소로 생성될 수도 있다. 밀봉을 생성하는 단계는 밀봉 요소를 IC에 대해 압축하기 위해 SEM 컬럼을 IC쪽으로 이동시키는 단계를 포함할 수 있다. IC에 대해 SEM 칼럼을 이동시키는 단계는 SEM이 장착된 운동 스테이지를 이동시킴으로써 수행될 수 있다. 적어도 부분적인 진공은 일부 버전에서 1kPa 이상의 압력을 포함할 수 있다. 더 높은 진공 레벨들(더 낮은 압력들)이 달성될 수 있는 곳에서 사용될 수 있으며, 보다 높은 진공 레벨이 일반적으로 고품질의 SEM 데이터를 위해 선호된다. 달성될 수 있는 진공 레벨은 밀봉과 진공 펌프를 통한 누설에 의존한다. 상기 방법은 상기 SEM을 스캐닝하는 동안 상기 밀봉된 체적 내부에서 상기 IC로부터 방출된 광자들을 검출하는 단계를 더 포함할 수있다. SEM 칼럼은 환경 SEM(ESEM) 칼럼일 수 있다. SEM 칼럼은 저-진공 SEM 칼럼일 수 있다. 이 방법은 근적외선(NIR) 현미경 또는 다른 적절한 검사 도구를 타겟 영역에 인접한 위치로 이동시키고 다른 도구로 IC를 검사하는 단계를 포함할 수 있다. 상기 방법은 상기 타겟 영역을 따라 다수의 피처들의 전기 전위를 검출함으로써 표면 전압 대비 이미지를 획득하는 단계를 더 포함할 수 있다. 이것은 SEM으로 검사하기 위해 IC의 회로 요소를 위치시키기 위해 전압 대비 이미지를 사용하는 것을 포함할 수 있다. 또한 IC의 회로 요소에서 결함을 감지하기 위해 전압 대비 이미지를 사용하는 것도 포함할 수 있다. 상기 방법은 EBIC, RCI, BRCI, CIVA, LECIVA, EBAC, 및 EBIRCH와 같은 다른 전자 빔 분석 기술들을 사용하는 것을 포함할 수 있다.

IC 후면을 씨닝하는 단계는 타겟 영역에서 IC 후면 측에 가장 가까운 회로 요소들로부터 서브 마이크론 두께까지 얇게 하는 단계를 포함할 수 있다. IC 후면을 씨닝하는 단계는 타겟 영역의 IC 후면에 가장 가까운 회로 요소들로부터 50 나노미터 미만의 거리까지 후면을 씨닝하는 단계를 포함할 수 있다. IC 후면을 씨닝하는 단계는 IC의 회로 요소들을 타겟 영역에 노출시키는 단계를 포함할 수 있다. SEM 칼럼은 칼럼 개구를 좁히기 위해 칼럼 개구에 장착된 칼럼 어댑터 요소를 가질 수 있다. 그러한 컬럼 어댑터 요소는 컬럼 개구를 특정 IC를 검사하기에 적합한 직경, 예를 들어 5mm 미만의 직경 또는 2mm 미만의 직경으로 좁히도록 구성될 수 있다. 밀봉은 밀봉 요소에 의해 생성될 수 있으며, 밀봉 요소는 컬럼 어댑터 요소의 말단면 상에 위치된다. 이 방법은 밀봉된 체적 외부의 IC 후면으로부터 열을 추출함으로써 IC의 회로 요소에 전압을 인가하는 동안 IC를 냉각시키는 단계를 포함할 수 있다. 테스트 고정부는 프로브 카드일 수 있다. 상기 방법은 프로브 카드를 통해 또는 IC가 장착되고 전기적으로 연결된 회로 기판 또는 다른 회로 모듈을 통해 IC의 단자들을 통해 IC에 시변 전압들을 인가하는 단계를 더 포함한다. 상기 IC는 패키지 형태일 수 있고 패키징되지 않았거나 부분적으로 패키징된 형태일 수 있다. 타겟 영역의 표면 피쳐로서 전기 전위를 검출하는 단계는 전기 전위의 시간 변화를 검출하는 단계를 더 포함할 수 있다. 상기 방법은 상기 IC에 연결하고 상기 IC를 테스트하기 위한 다수의 고속 시변 전기 신호들를 제공하는 단계 및 상기 복수의 신호들을 상기 테스트 고정부에 연결하는 단계를 더 포함할 수 있다.

다른 측면에 따르면, IC를 검사하기 위한 장치가 제공된다. 상기 장치는 IC를 수용하고 IC 상의 다수의 콘택들에 전기적으로 연결되도록 적응된 커넥터 또는 풋프린트를 갖는 테스트 고정부를 포함한다. 테스트 고정부는 이미 검사를 위해 장착된 IC와 함께 제공된 회로 보드 또는 모듈이 포함될 수 있다. 상기 장치는 전자 소스, 타겟 영역을 향하여 전자 빔을 방출하는 말단 단부를 갖는 포커싱 컬럼, 및 타겟 영역으로부터 전자들을 검출하도록 위치된 전자 검출기를 포함하는 SEM을 포함한다. 밀봉 요소는 중앙 개구를 갖고 전자가 중앙 개구를 통과할 수 있도록 SEM 칼럼의 말단 단부에 위치되도록 적응된다. SEM 및 테스트 고정부를 지지하는 하나 이상의 장착 구조물들이 제공되며, 상기 장착 구조물들 중 적어도 하나는 테스트 고정부가 밀봉 요소 및 SEM 칼럼으로부터 이격된 IC를 유지하는 제1 비활성 위치로 조정 가능하고, 테스트 고정부가 밀봉 요소에 대해 배치된 IC의 후면을 갖는 IC를 지지하여 IC 후면과 SEM 컬럼 말단 단부 사이에 밀봉이 형성되는 제2 동작 위치로 조정 가능하며, 그에 따라 적어도 부분 진공으로 배기될 수 있도록 밀봉된 체적이 생성된다. 진공 펌프는 SEM 포커싱 컬럼에 결합되고 부분 진공을 생성하도록 작동 가능하다.

많은 다른 특징들이 장치와의 임의의 적절한 하위 조합으로 제공될 수 있다. 상기 장치는 SEM에 작동 가능하게 연결된 제어부를 더 포함할 수 있고, IC의 후면 상의 씨닝된 타겟 영역에 전압 대비 이미징을 수행하도록 SEM을 제어하도록 프로그램된다. 테스트 고정부 소켓은 다수의 고속 전기 신호를 IC로부터 그리고 IC로 연결하기 위한 다수의 전기 연결들을 포함하며, 전기 연결들은 밀폐된 체적 외부에서 IC에 연결된다. 장착 구조물들은 SEM이 장착되는 x, y, z 가동 플랫폼을 포함할 수 있다. 상기 장치는 하나 이상의 장착 구조물들 중 적어도 하나에 의해 유지되는 적어도 하나의 추가 검사 툴을 더 포함 할 수 있으며, 여기서 상기 추가 검사 툴은 근적외선 현미경, 레이저 보조 장치 변경(LADA) 장치, 가시광 프로브, 가시광 현미경, 또는 광자 방출 현미경(PEM) 중 하나이다. 밀봉 요소는 변형 가능한 개스킷(gasket)일 수 있으며, 밀봉을 생성하는 단계는 SEM 포커싱 컬럼을 IC쪽으로 이동시켜 밀봉 요소를 IC 후면에 가압하는 단계를 포함한다. 밀봉 요소는 SEM 포커싱 컬럼 말단 단부에 장착될 수 있다. SEM 컬럼은 컬럼 개구에 장착된 컬럼 어댑터 요소를 가질 수 있다. 밀봉 요소는 그러한 컬럼 어댑터 요소에 장착될 수 있다. 컬럼 어댑터 요소는 밀봉 요소를 유지하도록 적응될 수 있으며, 밀봉 요소는 제거 가능하고 상호교환 가능하다. 컬럼 개구를 좁히는 컬럼 어댑터 요소가 포함될 수있다. 이것은 예를 들어, 2mm 미만 또는 5mm 미만의 직경으로 행해질 수 있다.

다른 실시예는 IC를 검사하는 방법을 제공한다. 이 방법은 검사될 타겟 영역에서 IC의 후면을 씨닝하는 단계를 포함한다. IC가 테스트 고정부로 기능하는 회로 모듈에 아직 장착되지 않은 경우, 이 방법은 IC를 테스트 고정부에 배치하고 테스트 고정부를 IC의 회로 요소들에 전기적으로 연결한다. 이 방법은 IC에 대한 SEM 칼럼을 IC 후면의 타겟 영역 근처의 위치로 이동시킨다. 이후 SEM 컬럼 개구와 IC 후면 사이에, 타겟 영역을 둘러싸는 밀봉을 생성하고, SEM 컬럼 개구와 IC 후면 사이의 밀폐된 체적에 적어도 부분 진공을 생성한다. 이 방법은 테스트 고정부로부터 선택된 IC 회로 요소들로 다수의 시변전압 신호들을 인가하여 IC에서의 테스트 조건들을 생성하며, 상기 신호들은 타겟 영역에서 적어도 1회 변화하는 전기 전위를 유도한다. SEM을 사용하여 타겟 영역의 표면 피처로서 적어도 하나의 시변 전위가 검출된다.

많은 특징들과 기술들이 이 방법과 함께 적절한 하위-조합으로 사용될 수 있다. IC는 캐리어 기판에 장착될 수 있으며, 캐리어 기판은 IC의 회로 요소들을 외부 전기 단자들에 전기적으로 연결하고, 테스트 고정부에 IC를 배치하는 것은 외부 전기 단자들를 통해 IC 회로 요소들에 테스트 고정부를 전기적으로 연결하는 것을 포함할 수 있다 . IC는 패키징된 IC일 수 있으며, 이 방법은 타겟 영역에서 IC의 후면을 얇게 하기 전에 IC의 후면을 덮는 패키징 층의 적어도 일부를 제거하는 단계를 더 포함한다. IC의 후면을 얇게 하는 것은 IC의 전체 뒷면을 얇게 하는 것을 포함할 수 있다. IC의 후면을 얇게하는 것은 타겟 영역에서 IC의 회로 요소들을 노출시키는 것을 포함할 수 있다. 서브 마이크론 층과 같은 얇은 층이 회로 요소들 위에 남겨질 수 있다. 상기 방법은 상기 타겟 영역으로부터 멀리 떨어지도록 상기 IC에 대해 상기 SEM 칼럼을 이동시키는 단계 및 상기 타겟 영역을 검사하기 위한 추가 검사 툴을 제 위치로 이동시키는 단계를 포함할 수 있으며, 상기 추가 검사 툴은 근적외선 현미경, 레이저 보조 디바이스 변경(LADA) 장치, 가시광 프로브, 가시광 현미경 또는 광자 방출 현미경 (PEM)을 포함할 수 있다. 상기 방법은 추가 검사 툴로 IC를 검사 한 이후, 추가 검사 툴을 IC로부터 떨어지도록 이동시키는 단계 그리고 다음 단계들을 반복하는 것을 더 포함할 수 있다: IC에 대해 SEM 컬럼을 IC 후면에서 타겟 영역에 가까운 위치로 이동시키는 단계 ; SEM 칼럼 개구와 IC 후면 사이에 밀봉을 생성하는 단계로서 상기 밀봉이 상기 타겟 영역을 에워싸는 단계; SEM 칼럼 개구와 IC 후면 표면 사이의 밀봉된 체적에서 적어도 부분적인 진공을 생성하는 단계; 선택된 IC 회로 요소들에 다수의 시변 전압 신호들을 인가하여 상기 IC 내에 테스트 조건들을 생성하는 단계로서, 상기 신호들 상기 타겟 영역에서 시변 전기 전위를 유도하는 단계; 및 SEM을 사용하여 타겟 영역의 표면 피처로서 시변 전기 전위를 검출하는 단계를 포함한다.

본 명세서의 설명에 기초하여 다른 실시예가 가능하다. 예를 들어, 컬럼 어댑터 소자는, SEM 칼럼 상에 배치되고, SEM을 이용하여 IC를 검사하기 위한 국부적인 진공 체적을 생성하기 위해 IC 칩에 대해 또는 IC 칩 주위를 밀봉하기 위한 밀봉 요소를 포함 또는 보유하도록 구성될 수 있다. 다른 실시예는 IC 칩에 대해 또는 IC 칩 주위를 밀봉하기 위한 밀봉 요소를 유지하도록 구성된 컬럼 말단 팁을 갖는 SEM을 포함할 수 있고 SEM으로 IC를 검사하기위한 국부적인 배출된 체적이 생성된다. 다른 실시예에서, 엘라스토머 링과 같은 밀봉이 SEM 칼럼의 단부가 고정부와 접촉함에 따라 밀봉을 위해 테스트 고정부에 통합될 수 있다.

이제 시스템의 여러 변형들이 설명된다. 이 예들은 IC 회로의 검사를 허용하는 국부화된 밀봉(localized seal)을 생성하는 것과 관련된 개념들이 다양한 혁신적인 요소들과 함께 어떻게 이용될 수 있는지를 보여주기 위해 선택되었다. 모든 혁신적인 요소들이 도시된 예들 각각에서 사용되는 것은 아니다.

도 1은 일부 실시예들에 따라 IC들을 검사하고 진단하기 위한 프로세스의 흐름도이다. 도 9는 본 명세서의 원리 중 일부를 구체화하는 예시적인 진단 시스템의 단면도이다. ESEM 챔버를 DUT에 직접 체결하는 것은 DUT가 ATE 테스터 상에서 또는 회로 보드와 같은 시스템 내에서와 같이 그것의 정상 테스트 상태에서 수행되는 동안 DUT의 이-빔 프로빙을 가능하게 하는 문제를 해결한다. 상대적으로 조악한 진공 환경에서의 저-진공 SEM 또는 ESEM 작업의 경우, DUT가 일반적인 동작 환경에 있는 동안, 간단한 O-링 실링 요소가 ESEM 동작을 유지하는데 충분하다.

이제 도 1을 참조하면 그리고 때때로 도 9 및 다른 도면들의 시스템도를 참조하면, IC DUT를 검사하는 예시적인 프로세스 또는 방법은 IC가 검사를 위해 준비되는 프로세스 블록(102)에서 시작한다. 패키지되지 않은 IC의 경우, 이는 블록(104)에서 패키지 플레이트와 같은 캐리어 기판 상에 실장하는 것을 포함할 수 있지만, 베어 IC(bare IC) 또는 풀 다이(full die)도 프로브 카드들 및 적절한 프로브 헤드 또는 소켓을 사용하여 검사될 수 있기 때문에, 이 블록은 선택적이다.

다음 (선택적인) 블록(106)에서, 프로세스는 적어도 목표 영역에 대해, 그러나 가능하면 전체 IC 후면에 걸쳐, 검사를 위해 원하는 깊이로 IC 후면을 얇게 만든다. 씨닝(thinning) 공정은 당해 기술 분야에 잘 알려져 있으며 임의의 적합한 기술에 의해 달성될 수 있다. 예를 들어, 쇼(Shaw) 등의 미국 특허 제6,872,581호에는 몇 가지 기술들이 설명되어 있으며, 애플리케이션에 기초하여 그리고 전체 IC 칩이 씨닝되는지 또는 단지 일부분인지 여에 기초하여 이들 중 적어도 하나가 선택될 수 있다. 기계적 밀링 및 연마가 사용될 수 있다. 몇 가지 예를 들자면, 습식 또는 건식 화학 에칭에 의한 전체 기판 제거, 또는 레이저 화학 에칭에 의한 국부 기판 제거, 펨토초 레이저 제거, 집속 이온 빔 또는 RIE(반응성 이온 에칭)에 의한 것과 같은 다른 씨닝 기술둘이 또한 적용될 수 있다. 도 2는 IC(10)의 일부분만이 IC의 후면상의 타겟 영역(12)에서 씨닝된 예를 도시한다. 이 IC는 캐리어 기판 또는 패키지 플레이트 상에 플립-칩 방식으로 장착되고, 이는 IC의 전면 측의 단자 회로 요소들와 대면하고, 그들을 캐리어 플레이트(6)의 대향 면 상의 솔더 볼들과 전기적으로 연결한다. 다중 선택된 타겟 영역들도 또한 씨닝될 수 있거나, 또는 전체 IC(10)가 도 3A의 단면도에 도시된 바와 같이 씨닝될 수 있고, 여기서 씨닝되지 않은 IC(10)가 캐리어 기판(6)에 장착된 것으로 도시되고, 그것의 후면(11)에 걸쳐 씨닝이 이루어져 도 3B의 씨닝된 IC(10')가 제조된다. 일부 실시예들에서, 씨닝된 IC(10')는 STI(얕은-트랜치 상호연결) 층과 같은 조사하고자 하는 회로 요소들을 노출시키는데 필요한 깊이까지 얇아질 수 있고, 또는 다른 실시예들에서 실리콘의 얇은 층이 검사하고자 하는 회로 요소들 위에 남아있게 된다. 일반적으로, 이하에서 "IC(10)"(도 2-7 및 도 9 참조)은 임의의 기술 변형에 따라 씨닝된 씨닝된 IC를 지칭한다. 가장 바람직한 방법들에서, 매우 얇은 층, 예를 들어 타겟 영역의 IC 후면에 가장 가까운 회로 요소들로부터 50 나노 미터 미만의 두께와 같은, 매우 얇은 층이 남을 수 있다. 바람직하게는 임의의 남아있는 층은 예를 들어 500 ㎚와 같이 1 마이크론 이하의 두께를 가질 것이나, 본원의 기술은 또한 2 또는 3 마이크론과 같은 더 두꺼운 층을 남기는 공지된 공정과 함께 사용될 수 있다. 또한, 상이한 기판 재료들은 원하는 측정 유형 및 외부 표면(11)과 특정 회로 요소들 사이의 결과적인 전자기 결합에 따라 상이한 잔여 두께를 필요로 할 수 있다. 이 단계에서 완전히 패키징되거나, 패키징되지 않거나, 부분적으로 패키징된 IC가 씨닝될 수 있다.

다음에 도 1의 (선택적인) 블록(108)에서, 프로세스는 테스트 고정부에 IC(10)를 위치시키거나 장착한다. 이는 프로브 카드의 테스트 소켓에 배치하거나 솔더 범프들을 사용하여 회로 기판에 캐리어 기판을 장착하는 것을 포함할 수 있다. 이 단계는 선택 사항으로 표시되었는데, 테스트 중인 일부 장치(피시험 장치)가 호스트 시스템 또는 적합한 테스트 회로 보드에 이미 장착되어 제공될 수 있고 DUT가 액세스될 수 있는 경우 프로세스가 임의의 적합한 회로 보드에서 수행될 수 있기 때문이다. 본 발명의 기술들의 다른 이점들은 IC(10)가 동작 조건들에서 호스트 시스템에 장착된 많은 경우들에서 평가를 허용한다는 것이다. 일반적으로, 프로세스는 IC(10)가 회로 기판 또는 다중 칩 모듈과 같은 다른 회로 모듈에 아직 장착되지 않은 경우에 IC(10)를 장착하는 단계를 포함한다. 도 4의 예에서, 테스트 고정부는 프로브 카드(4)에 연결된 자동 테스트 장비(ATE; automated test equipment)를 포함하며, 이는 피 검사 IC가 패키징되는지, 캐리어 상에 장착되는지, 베어(bare) 칩인지 여부에 따른 그리고 IC에 사용되는 단자들의 종류에 따른 프로브 헤드, 소켓 어댑터, 또는 다른 적절한 어댑터일 수 있는 커넥터(5)를 갖는다. 테스트 고정부는 솔더 볼들, 솔더 범프들 또는 핀들과 같은 캐리어 기판 외부 전기 단자들에 전기적으로 연결하는데 필요한 방식으로 구성된다. 도 6의 예에서, 테스트 고정부는 테스트 회로 보드를 포함하고, 씨닝된 패키지된 IC(10)가 전형적으로 솔더링에 의해 장착된다. 이들 예들에 관해서는 추가로 후술한다.

다음으로, 블록(110)에서의 프로세스는 테스트 고정부를 테스트 시스템 내의 위치로 이동시키고, 이를 이동 범위 및 동작 범위 내로 이동시킨다. 그러한 위치의 일 예가, 예를 들어, 도 9의 시스템도에 도시되어 있으며, 도 9에는 동작 범위 내에서 SEM(20) 위에 놓이는 부착된 프로브 카드(4) 및 커넥터(5)를 갖는 ATE(3)가 도시된다. 동작 범위(operating range)는 SEM을 IC에 대해 상대적으로 움직여서 스캔하는 것을 가능케 하는 영역을 의미한다. 도 9의 테스트 시스템은, 이하에서 추가적으로 설명될 것이다.

밀봉 요소(15)가 블록(112)에서 제공되며, SEM 컬럼 개구와 IC 후면 사이에 위치된다. 밀봉 요소(15)는 전형적으로 고무, 플라스틱 또는 복합체와 같은 공지된 임의의 적합한 변형 가능한 재료로 제조된 O-링 또는 개스킷과 같은 일부 유형의 변형 가능한 밀봉재이다. 밀봉 요소(15)는 다양한 방식으로 설명된 바와 같이 위치될 수 있으며, 예를 들어, 말단 측에서 개방된 SEM 컬럼(20)에 그것을 부착할 수 있고, 다른 지지 구조체와 함께 SEM 컬럼(20)과 IC(10) 사이의 제 위치에서 그것을 지지할 수도 있으며, 또는 IC(10) 후면에 그것을 부착할 수 있다. 바람직한 형태에서, 밀봉 요소는 이미 SEM 컬럼의 말단 단부에 고정되어 있으며, 동작들 사이에서 거기에 유지된다. 밀봉 요소(15)가 제 위치에 있게 되면, 다음의 프로세스는 블록(114)에서 밀봉 요소(15)가 IC(10) 또는 그 패키징 재료 또는 캐리어 기판과 접촉하도록 IC(10)에 대한 SEM 컬럼(20)을 IC 후면에서의 타겟 영역에 가까운 위치로 이동시켜, SEM 컬럼(20) 개구와 IC(10) 후면 사이의 밀봉을 생성하고, 상기 밀봉은 상기 타겟 영역을 둘러싼다. 바람직하게는, 상기 이동은 SEM 컬럼(20)과 IC 후면의 마주보는 표면들 사이에서 밀봉 요소를 압축하여 강한 밀봉을 생성하기에 충분하도록 이동이 이루어진다. 블록(114)에서 상대 이동의 예들이 도 4 내지 도 7에 도시되어 있다. 상기 이동은 예를 들어 원하는 밀봉 압력을 생성하도록, SEM 컬럼(20)의 위치를 결정함으로써, 또는 IC에 대한 밀봉 요소의 압력을 측정함으로써 제어될 수 있다. O-링 스타일의 밀봉 요소를 압축하는 것이 바람직하지만, 다른 방법들 및 밀봉 수단이 밀봉된 영역(SEM 컬럼 및 IC 후면)의 일측 또는 양측들에 사용될 수 있으며, 예를 들어 접착제들은 밀봉 요소를 한 쪽 또는 양쪽에 부착할 수 있다. 밀봉 폼(sealing foam) 또는 필러(filler)를 사용하여 밀봉 요소를 일측 또는 양측에 부착하거나 밀봉 요소 전체를 형성할 수 있다.

도 4a 및 도 4b는 캐리어 기판(6)과 같은 캐리어 기판에 장착된 씨닝된 베어(패키징되지 않은) IC(10)의 IC 후면에 대해 밀봉을 생성하기 위한 SEM 컬럼(20)의 시퀀스를 나타내는 단면도들이다. 장착된 IC(10)는 소켓 또는 프로브 소켓과 같은 커넥터(5)로 프로브 카드(4)에 연결된다. 밀봉 요소(15)는 SEM 컬럼(20)의 말단부와 IC(10) 사이에 위치되며, 컬럼 개구를 둘러싼다. 바람직하게는, 밀봉 요소는 개구 둘레에서 SEM 컬럼(20)의 말단 단부에 장착되지만, 피팅들, 클램프들과 같은 다른 수단이 밀봉 요소를 제 위치에 유지토록 하거나, 탄성 슬리브로 구성되어 그것이 컬럼 오프닝 상으로 위치되는 것이 허용될 수 있다. 도 4a는 처리 블록(112) 이후의 상대 위치들을 도시하고, 반면에 도 4b는 프로세스 블록(114)의 이동 후의 상대 위치들을 도시한다. 밀봉을 생성하는 것은 SEM 컬럼(20)를 IC(10) 쪽으로 이동시켜 밀봉 요소(15)를 IC(10) 후면에 대하여 압축시키는 것을 포함할 수 있다. SEM 컬럼(20)을 IC(10)에 대해 상대적으로 이동시키는 것은 바람직하게는 SEM 컬럼(20)이 장착된 모션 스테이지(22)를 이동시킴으로써 수행된다(도 9 참조). 알 수 있는 바와 같이, 밀봉 요소(15)는 밀봉 요소(15)가 SEM 컬럼과 타겟 영역 사이에 개구를 형성하는 중앙 개구를 포함한다. 이 밀봉은 SEM 진공 챔버 내로 전체 테스트 고정부를 배치 할 필요 없이 부분 진공 조건들에서 SEM을 작동 할 수 있게 한다. 이 프로세스는 또한 장착되지 않은 IC와 함께 사용될 수 있지만, 테스트 기어로의 전기적 연결은 그와 같은 경우들에서 보다 엄격한 프로세스(exacting process)이다. 도 5a 내지 도 5b는 유사한 배치를 도시하지만, IC 자체에 직접 밀봉하는 대신에, 상기 밀봉은 IC의 캐리어 기판(6)에 대해 이루어진다. IC(10)는 전형적으로 캐리어 기판(6)보다 면적이 작기 때문에, 그러한 밀봉이 SEM 검사를 위한 밀봉된 환경으로 IC(10)를 둘러싸도록 효과적으로 제조될 수 있다.

도 6a 및 도 6b는 패키징된 IC(10) 후면에 대한 밀봉를 생성하기 위한 SEM 컬럼(20)의 상대적인 이동을 도시하는 다른 예시적인 시퀀스의 단면도들이다. 상기 공정의 이 실시 예에서, 테스트 중인 IC는 실리콘 IC 칩(10) 자체, 캐리어 기판(6), IC를 테스트 회로 기판(62)에 장착하고 전기적으로 연결하는데 사용되는 캐리어 기판 상의 솔더 볼들 또는 범프들 및 플라스틱 또는 임의의 다른 공지된 IC 패키징 재료일 수 있는 패키지 본체(8)를 포함하도록 패키징된다. 프로세스 블록(114)의 상대 이동 후의 위치가 도 7에 도시되며, 밀봉 요소(15)는 SEM 컬럼(20) 말단 단부와 패키지된 IC 후면 사이에서 압축된다. 이 버전에서 묘사된 바와 같이, IC(10)는 타겟 영역(12)에서만 씨닝되고, 씨닝 프로세스는 패키지 몸체 재료 및 IC 재료 모두를 제거하여 원하는 깊이에 도달하도록 한다. 패키징된 IC에는 몇 가지 다른 프로세스들이 사용될 수 있다. 패키지 본체(8)는 IC(10) 후면으로부터 완전히 제거될 수 있다. 다음에, 전체 IC 후면이 얇아지거나 하나 이상의 원하는 타겟 영역들이 개별적으로 씨닝될 수 있다. 따라서, 상대 이동은 도 7a 내지 도 7b에 도시된 바와 같이 베어 IC 칩 후면 또는 패키지 배면에 대해 밀봉을 형성할 수 있다. 씨닝되지 않은 부분, 타겟 영역과 다른 깊이로 씨닝된 씨닝 부분에 대하여 밀봉이 형성될 수 있고, 또는 타겟 영역과 동일한 깊이로 씨닝된 타겟 영역을 둘러싸는 씨닝된 영역에 대한 밀봉이 형성될 수 있다(예를 들어, 전체 IC(10) 후면 표면이 씨닝되는 경우). 밀봉이 형성되는 영역은 바람직하게는 평평하지만, 이에 한정되는 것은 아니며, 다양한 유형의 밀봉 요소들이 밀봉 요소(15) 하에서 IC 표면의 거칠기 또는 다른 변동들을 허용할 수 있고 여전히 적절한 밀봉을 달성할 수 있다. 또한, 여기에 기술된 예시적인 방법들은 IC의 표면(예를 들어, 씨닝된 실리콘 IC 칩 자체, 캐리어 기판 또는 패키징 충전제)에 대한 밀봉을 형성하지만, 이에 한정되는 것은 아니며 다른 실시예들은 좁은 밀봉 요소가 접착제로 고정되거나 가압될 수 있는 좁은 트렌치(trench)를 밀링하는 것과 같이 밀봉 요소를 하나 이상의 그러한 표면들로 내장시킬 수 있다.

다시 도 1을 참조하면, 밀봉이 생성되고, 프로세스는 블록(116)으로 진행하여, 진공 펌프를 작동시켜 SEM 컬럼(20) 개구와 IC(10) 후면 표면 사이의 밀봉된 체적 내에 적어도 부분 진공을 생성한다. 채용된 펌프는 SEM 컬럼을 비우도록 사용된 동일 펌프일 수 있거나 개선된 진공 품질을 가능하게 하기 위해 말단 단부를 향해 SEM 내 진공 포트에 다른 펌프가 제공될 수 있다. 바람직하게는, 진공은 최고 품질의 SEM 감도 및 해상도를 가능하게 하도록 가능한 한 강력하다. 진공 품질은 펌핑 시간 제한들(time constraints)에 의해 또는 블록(114)에서 형성된 밀봉의 품질에 의해 제한될 수 있다. 일부 버전들에서, 적어도 부분적인 진공은 1 kPa 까지 내려간 진공 레벨을 갖는다. SEM(300)으로서 환경 SEM(ESEM) 또는 저-진공 SEM(LVSEM)을 사용하는 것은 후술되는 바와 같이, 이러한 맥락에서 보다 낮은 진공 품질들(즉,보다 높은 압력)에서의 동작을 허용한다. 도 8a에 도시된 바와 같이, 예를 들어, SEM은 SEM 컬럼(20)의 체적과 타겟 영역(12)을 둘러싸는 밀봉된 체적 사이의 압력 제한 구멍(24)을 포함할 수 있다. 다른 버전들은 압력 제한 구멍을 갖지 않을 수 있으며, 이 경우 생성된 밀봉된 체적은 SEM 컬럼(20) 내부의 진공과 공통이다.

밀봉이 생성되고 SEM 말단 단부와 타겟 영역 사이의 체적 내에 진공이 형성되면, 프로세스는 프로세스 블록(118)으로 진행하고, 여기서 IC(10)의 회로 요소에 전압을 인가함으로써 IC를 검사하기 시작하며, 전압은 타겟 영역에서 전기 전위를 유도한다. 다음으로, 블록(120)에서, 프로세스는 SEM을 사용하여 타겟 영역의 표면 피쳐로서 전기 전위를 검출한다. 블록들(118, 120)은 당 업계에 공지된 임의의 적절한 기술들에 따라 일정한 전기 신호들 또는 시변 전기 신호들을 인가하여 IC 내의 회로들에 대한 동작 테스트 조건들을 생성하는 단계를 포함할 수 있다. 이 프로세스의 일부 버전은 선택된 IC 회로 요소들에 다수의 시변 전압 신호들을 인가하여 IC에 테스트 조건들을 생성하는 단계를 포함하고, 이 신호들은 타겟 영역에서 적어도 하나의 시변 전기 전위를 유도하며, 이후 시변 전위(들)을 SEM을 사용하여 타겟 영역의 표면 피쳐들로 검출하는 단계를 포함한다. 종래의 기술들에서, 일반적으로 그러한 테스트를 수행하기 위해서는 SEM이 작동하는 진공 챔버에 IC(10)를 배치할 필요가 있었고, 테스트에 필요한 모든 전기 신호들은 진공 챔버 내부에 생성되거나 진공 챔버 내로 패스-쓰루들(pass-throughs)을 통해 연결되는 것이 요구되었다. 본 명세서의 기술들은 테스트 신호들이 SEM 작동 진공의 외부에서 IC에 연결되는 것을 허용하며, 원하는 테스트 조건들을 생성하기 위해 수십 또는 수백 개의 신호들이 IC에 연결되는 것을 허용함으로써 IC를 테스트하기 위한 동작 테스트 조건들을 생성하는 프로세스를 크게 단순화한다.

블록(120)에서 전기 전위를 검출하는 단계는 다수의 변형들을 포함할 수 있다. 일부 버전들에서, 타겟 영역을 따라 여러 피처들의 전기 전위를 감지하여 표면 전압 대비 이미지를 얻는 것을 포함한다. 이 방법은 IC 내의 회로 소자를 위치시키기 위해 전압 대비 이미지를 사용하거나 IC 내의 회로 요소의 결함을 검출하기 위해 전압 대비 이미지를 사용하는 것을 포함할 수 있다. IC 후면의 전압들을 검출하기 위한 SEM의 사용은 본 명세서의 기술들과 결합되어 테스트 프로세스 및 테스트 셋업을 개선시킬 수 있다. 예를 들어, 배경 기술에서 논의된 바와 같이, IC가 원하는 깊이까지 씨닝된 후에 남아있는 실리콘 박층 아래의 회로 요소들 또는 노출된 회로 요소들에서 전압 신호들을 측정하는 기술들이 알려져 있다. 이들 기술들 중 임의의 것은 본 발명의 다양한 실시예들을 사용함으로써 개선될 수 있다.

도 10은 발광이 또한 검출되는 IC 검사 프로세스의 변형을 도시하는 부분 흐름도이다. 이 기술은 도 9에 도시된 광자 검출기(26)와 같은 SEM 컬럼(20) 개구에 또는 그 근처에 위치된 광자 검출기를 사용할 수 있다. 그러한 검출기의 사용은 캐소도루미네슨스(cathodoluminescence) 또는 포토루미네슨스(photoluminescence)가 본 명세서의 SEM 측정치들과 결합될 수 있게 한다. 프로세스 블록(1002)에서, 프로세스는 SEM으로 IC 후면을 스캐닝하는데, 이는 도 1과 관련하여 논의된 것과 동일한 스캔이거나 별도의 스캔일 수 있다. 그렇게 하는 동안, 블록(1004)에서의 프로세스는 SEM을 스캐닝하면서 밀봉된 체적 내부의 IC로부터 방출된 광자들을 검출한다. 이는 특히 타겟 영역 내 및 그 주위에 존재하는 모든 회로 중에서 원하는 위치로 네비게이팅(navigating)하는데 특히 도움이 되는 추가 데이터를 제공한다. 이 블록은 원하는 타겟 회로를 위치시키고 해당 회로에서 측정을 위해 SEM을 지시(pointing)하는 것을 포함할 수 있다.

이제 보다 구체적으로 도 9를 참조하면, 본 명세서의 원리들 중 일부를 구현하는 예시적인 진단 시스템을 도시하는 다이어그램 형태로 횡단면이 도시된다(실제 크기로 스케일되지는 않음). 일반적으로, IC DUT를 검사하기 위한 시스템(900)이 도시되며, 묘사된 SEM(300)에 추가로 다수의 검사 툴들을 포함할 수 있고, 이는 IC들의 전기적 결함 분석(EFA)에 전통적으로 사용되는 툴들을 포함한다. 예를 들어, 본 명세서에 개시된 SEM은 써모 피셔 사이언티픽(Thermo Fisher Scientific) 사에 의한 메리디안 시스템(Meridian system)과 같은 광학 결함 분리(OFI; Optical Fault Isolation) 시스템에 설치될 수 있고, 시스템은 본원의 방법에 따라 프로그램될 수 있다.

도시된 것은, IC(10)와 같은 테스트 고정부에 유지되는 적어도 하나의 IC 장치를 검사하기 위한 시스템(900)이다. 이 버전의 테스트 고정부는, 테스트 중인 IC가 패키징되는지, 캐리어 상에 장착되는지, 베어(bare) 칩인지 여부에 따른 그리고 IC에 사용되는 단자들의 종류에 따른 프로브 헤드, 소켓 어댑터, 또는 다른 적절한 어댑터일 수 있는 IC(10)에 연결하기 위한 커넥터(5)를 갖는 프로브 카드(4)에 연결된 ATE(3)를 포함한다. 일부 경우들에서, 프로브들을 갖는 소켓 커넥터가 패키지 플레이트가 없는 베어 IC에 연결하는데 사용될 수 있고, 프로브들은 IC 전면의 표면 트레이스들에 형성된 단자들에 연결된다. 테스트 고정부는 솔더 볼들, 솔더 범프들 또는 핀들과 같은 캐리어 기판 외부 전기 단자들을 통해 IC 단자들에 직접적으로 또는 간접적으로 전기 연결하는데 필요한 방식으로 구성된다. 테스트 고정부 커넥터(5)는 다수의 고속 전기 신호들을 IC로부터 또는 IC로 체결하기 위한 다수의 전기 접속들을 포함하고, 상기 전기 접속들은 아래에 기술된 바와 같이 밀봉된 체적 외부에서 IC에 체결된다. IC에 체결된 고속 가변 전압 신호들의 개수는 특정 고급 컨트롤러 IC들의 경우 수백 개일 수 있다. 테스트 회로 기판은 도 6의 예에 도시된 바와 같이 대신에 테스트 고정부를 위해 사용될 수 있으며, 씨닝된 패키지된 IC(10)가 전형적으로 솔더링에 의해 풋프린트(footprint) 상에서 테스트 고정부에장착된다.

전자 소스(302), 타겟 영역을 향하여 전자 빔(332)을 방출하는 개구를 갖는 말단 단부를 갖는 포커싱 컬럼(20), 및 전자 검출기(304)를 포함하는 SEM(300)이 타겟 영역으로부터 전자들을 검출하도록 배치된다. 이 버전의 SEM(300)은 표준 SEM, 환경 SEM(ESEM), 저-진공 SEM 컬럼, 또는 기타 적합한 SEM일 수 있다.

이 버전에서, 전자 검출기(304)는 원하는 모든 타겟 영역에 대한 직접적인 경로와 함께 컬럼(20)의 개구 바로 내측에 장착된 것으로 도시되어 있지만, 다른 버전들에서 그것은 (밀봉 요소 15)의 내부의) 컬럼 말단 개구의 외부면 상에 존재할 수 있거나, 또는 개구 자체의 공간에 장착되고, IC(10)를 향하여 그리고 밀봉 요소(15)의 내부에서 말단 방향으로 마주하도록 위치되어, IC(10)의 목표 영역으로부터 전자를 검출한다. 광자 검출기(26)는 또한 SEM 컬럼(20) 단부 개구에 또는 그 근처에 위치될 수 있거나, 컬럼 개구의 단부면 상에 위치되거나(다시, 밀봉 요소(15)의 내부), 또는 개구에 가까운 빔 경로 근처에 장착될 수 있다. 이 버전에서, 광자 검출기는 일반적으로 전자 검출기(304)에 의해 부분적으로 흐려질 수 있는 링 형상을 갖지만, 다른 버전은 예를 들어 세그먼트가 제거되어 전자 검출기의 배치를 허용하는 세그먼트 링과 같은 다른 적합한 형상들을 사용할 수 있다. 그러한 검출기의 사용은 빔이 활성일 때 IC(10)로부터 발광이 측정되는 것을 허용한다. 검출기들(304, 26)은 전형적으로 진공 챔버 또는 환경 챔버 내의 SEM 컬럼 외부에 장착된 품목들이지만, 이 경우 밀봉 요소(15)는 컬럼 외부의 매우 작은 진공 환경을 생성하도록 작용하며, 검출기들을 배치할 컬럼 외부 공간을 거의 남기지 않음에 유의한다. 밀봉 요소(15)는 전자가 중앙 개구를 통과할 수 있도록 컬럼 개구와 정렬된 밀봉 요소의 중앙 개구를 갖는 SEM 컬럼의 말단 단부에 도시된 바와 같이 위치되도록 적응된다.

전자 빔(332)은 캐소드(353)와 애노드(354) 사이에 전압을 인가함으로써 캐소드 또는 다른 전자 소스(353)로부터 방출된다. 전자 빔(332)은 집광 렌즈(356) 및 대물 렌즈(358)에 의해 미세한 지점(spot)에 집속된다. 전자 빔(332)은 편향 코일(360)에 의해 시편(specimen) 상에 2-차원으로 스캐닝된다. 시스템 제어부(333)는 SEM 시스템(300)의 다양한 부분들의 동작들을 제어한다. SEM 컬럼(20)은 진공 펌프(368)로 제어부(333)의 제어 하에 비워지며, SEM 컬럼(20)에 연결된 진공 도관으로 나타나고, 이 버전에서는 SEM 컬럼(20) 내부 및 밀봉 요소(15) 내부의 컬럼(20)의 말단 단부 외부의 밀봉된 영역에서 모두 진공을 생성한다. 이 버전들에서, 컬럼 어댑터 요소는 SEM 컬럼과 밀봉 요소(15) 사이의 SEM 컬럼 자체 외부에서 약간 더 큰 체적의 진공을 제공할 수 있다.

시스템(900)은 또한 SEM 및 테스트 고정부를 유지하는 하나 이상의 장착 구조물들도 포함한다. 하나 이상의 장착 구조물들은 SEM과 테스트 고정부 사이의 상대적인 움직임을 제공한다. 적어도 하나의 장착 구조물은 테스트 고정부가 IC로 하여금 밀봉 요소 및 SEM 컬럼으로부터 이격되도록 하는 제1 비활성 위치 및 제2 작동 위치로 조절 가능하며, 상기 제2 작동 위치에서, 텍스트 고정부는 밀봉 요소에 대하여 IC 후면과 SEM 컬럼 말단 단부 사이에 밀봉을 형성하도록 위치된 IC의 후면을 갖도록 IC를 유지하며, 적어도 부분 진공 상태로 비워질 수 있는 밀봉된 체적이 생성된다. 밀봉된 체적은 IC의 후면으로부터 SEM 컬럼의 압력 제한 구멍까지 연장될 수 있다. 검사 타겟 영역이 있는 IC의 후면은 밀봉된 체적의 인클로저의 일부를 형성한다. 도시된 예에서, 장착 구조체들은 ATE(3)를 제 위치에 유지하고 새로운 DUT를 부착하기 위해 프레임(28)으로부터 분리 또는 선회 가능하도록 설계된 X, Y, Z 스테이지(22) 및 랙(rack) 또는 프레임(28)이다. SEM(300)은 XYZ 스테이지에 장착되어 IC에 대한 밀봉을 형성하기 위해 여기에 설명된 이동을 가능케 하고, IC(10)로부터 SEM(300)을 멀리 이동시켜 다른 툴들이 IC를 검사할 수 있게 한다. 검사 툴들이 이 버전에서 이동되도록 배열되었지만, 이는 제한적이지 않으며 다른 실시예들은 검사 고정부를 이동시킴으로써 SEM 컬럼(20)과 IC(10)의 상대적인 이동을 수행할 수 있음에 유의한다. 예를 들어, 스테이지(22)는 다중 검사 툴들을 보유하는 X, Y, Z 이동-가능 회전 스테이지일 수 있다. 선택적으로, 하나 이상의 추가 검사 툴들(390)도 X, Y, Z 스테이지(22)에 장착되도록 도시된다. 이들 툴들(390)은 근적외선 현미경, 레이저-보조 장치 변경(LADA) 장치, 가시광 프로브, 가시광 현미경, 또는 광자 방출 현미경(PEM)을 포함할 수 있다.

시스템 제어부(333)는 블록도 형태로만 도시되어 있지만, 상이한 툴들에 대한 개별 제어부들로 구현될 수 있고, X, Y, Z 스테이지(22)와 같은 장착 구조물의 이동을 제어하는 별도의 제어부로서 구현될 수도 있다. 전형적으로, PC가 각 컨트롤러에 작동 가능하게 연결되거나 네트워크로 연결되어 시스템 사용자 인터페이스를 제공한다. 시스템 제어부(333) 또는 연결된 제어 PC가 SEM에 동작 가능하게 연결되어 본 명세서의 방법들의 자동화된 부분들을 실행하는데 필요한 소프트웨어를 포함한다는 것이 이해되어야 한다. 예를 들어, 시스템 제어부(333)는 회로를 분석하기 위해 타겟 영역을 스캐닝하도록 SEM을 제어하도록 프로그래밍된다. 예를 들어, 주사 전자 현미경(SEM)은 타겟 영역을 스캔하여 IC 후면의 씨닝된 타겟 영역에서 2차 전자들의 방출을 관찰함으로써 타겟 영역의 표면에서의 전기 전위를 검출할 수 있다. 그러한 이미징은 전압 대비 이미징이라고 지칭된다. 예를 들어, EBIC, RCE, EBAC, EBIV, 또는 EBIRCH를 포함하여 SEM을 사용하는 임의의 회로 분석 또는 테스트가 수행될 수 있다.

도 8a 내지 도 8e는 밀봉 요소를 유지 또는 결합시키기 위해 SEM 컬럼 말단 단부에서 사용될 수 있는 구조물의 변형들을 도시하는 단면도들이고, 검사될 특정 IC에 대해 너무 클 수 있는 컬럼 개구의 크기가 조절될 수 있다. 이들 예시적인 구조들은 본 명세서에서 논의된 씨닝 상황들의 변형들(패키징되고 패키징되지 않음, 부분적으로 씨닝되거나 완전히 씨닝된 것 등) 중 임의의 것과 함께 구현될 수 있다. 도 8a에 도시된 바와 같이, SEM 컬럼(20)은 SEM 결과들을 개선하기 위해 컬럼 개구에 진입할 수 있는 공기 또는 가스의 양을 제한하는 압력 제한 구멍(24)(PLA; pressure limiting aperture)를 포함할 수 있는 말단 개구를 갖는다. 밀봉 요소(15)는 압력 제한 구멍(24)의 외측에 대하여 개구 둘레로 페이싱(paced)된다. 강하고 단단한 구멍이 사용되는 경우, 밀봉 요소(15)는 컬럼(20) 단부 개구의 반경보다 작을 수 있고, 밀봉 요소는 밀봉 영역의 크기를 줄이기 위해 PLA(24)의 중심 구멍 주변에 배치될 수 있다. 압력 제한 구멍은 컬럼(20)과 IC(10) 사이의 밀봉된 체적 내에 진공을 생성하기 위해 원하는 진공 레벨로 낮추도록 펌핑하는데 필요한 시간을 증가시킬 것임에 유의한다. PLA는 또한 더욱 위로 위치되어 단부로부터 멀리 떨어진 SEM 컬럼 내에 있을 수 있다.

도 8b는 컬럼 개구를 좁히기 위해 컬럼(20) 개구에 장착된 컬럼 어댑터 요소(18)를 갖는 SEM 컬럼 개구의 단면도를 도시한다. 그러한 구조는 컬럼 개구부를 실제 개구부 크기보다 훨씬 작은 칩 또는 원하는 영역에 대해 밀봉하도록 적응하는데 사용될 수 있다. 예를 들어, 컬럼 어댑터 요소는 원래 크기인 10mm에서 5mm, 3mm, 2mm 또는 2mm 미만의 직경으로 개구 크기를 줄일 수 있다. 어댑터(18)는 실질적인 구부러짐 없이 컬럼(20) 말단 단부로부터 밀봉부에 압력을 인가하기 위해 금속 또는 강성 플라스틱과 같은 단단한 재료로 제조될 수 있다. 어댑터는 컬럼(20) 말단 단부에 끼워 지거나 부착되도록 만들어지며, 그러한 부착은 진공이 형성되도록 밀폐(airtight)되어야 한다. 도 8c는 컬럼 어댑터 요소(19)의 다른 예를 도시하며, 이 경우 개구 크기를 좁힐 뿐만 아니라 컬럼(20)의 길이도 연장시킨다. 컬럼 어댑터 요소는 밀봉 요소를 제거하는 것을 단순화하는 방식으로 밀봉 요소를 유지하도록 적응될 수 있고, 그에 따라 밀봉 요소가 제거 가능하고 상호 교환 가능하다. 예를 들어, 밀봉 요소(15)를 유지하기 위해 어댑터 요소의 말단 표면에 피팅 또는 트렌치가 형성될 수 있다. 컬럼 어댑터 요소는 또한 IC가 검사를 위해 동작하는 동안 열이 발산되도록 IC 후면에 대한 배치를 위한 열 확산기도 형성할 수 있다. 상기 어댑터 요소는 밀봉 요소 반경 내부, 밀봉 요소 반경 외부 중 어느 하나 또는 이들 모두에서 IC 후면에 대해 다이아몬드 방열기와 같은 열 확산기를 보유할 수 있다.

도 8d는 유사한 컬럼 어댑터 요소(21)를 도시하는 단면도이며, 이 경우 컬럼 어댑터 요소(21)의 말단 단부 표면에 부착된 밀봉 요소(15)를 갖는다. 진공 라인 부착 포트(23)는 추가의 진공 라인이 밀봉 요소 주변에 부착되는 것을 허용하여, 밀봉이 생성된 후에 진공의 형성을 가속화하도록 하고, 진공 내 여하의 누설들(leaks)들이 밀봉 요소(15)의 에지들 둘레에 있을 것이므로 빔이 작동 중일 때 타겟 영역 근처의 진공 품질을 향상시킨다. 유사한 진공 포트가 SEM 컬럼(20) 말단 단부에 근접하게, 바람직하게는 수 mm의 거리 내에 제공될 수 있다.

도 8e는 밀봉 요소(15)가 IC(10)를 밀착하여(immediately) 둘러싸는 테스트 고정부의 표면에 대해 배치되는 다른 변형의 단면도이다. 이것은 테스트 고정부가 프로브 카드 또는 회로 보드 또는 다른 적절한 구조물을 사용하는지 여부에 따라 행해질 수 있다. 바람직하게는, 그러한 경우들에서, 밀봉은 IC(10)에 가깝게 배치되어 비워져야 할 체적을 최소화한다. 일부 실시예들에서, 테스트 고정부는 밀봉의 품질을 최대화하기 위해 표면을 따라 존재하는 트렌치 또는 코팅과 같은 수용 구조를 가질 수 있으며, 밀봉 요소(15)는 상기 수용 구조에 대해 배치된다. 이들 기술들은 또한 컬럼 어댑터 요소 없이 사용될 수 있으며, 밀봉 요소(15)는 테스트 고정부와 SEM 컬럼(20) 말단 단부 사이에 직접 배치되기도 한다.

도 11은 SEM 컬럼 어댑터 요소를 사용하여 국부적인 밀봉을 생성하는 예시적인 방법의 흐름도이다. 이것은 도 1의 프로세스 블록들(112, 114)에서 다수의 다른 실시예들에 대해 사용될 수 있는 예시적인 기술을 제공한다. 밀봉을 생성하는 프로세스 블록(1102)에서 컬럼 말단 단부에 부착되는 것으로 구성되는 도 8a 내지 도 8d의 요소들과 같은 SEM 컬럼 어댑터 요소를 제공하는 것으로 시작한다. 상기 요소는 컬럼 개구를 좁히도록 구성될 수 있거나, 또는 개구를 상당히 좁히지 않을 수 있다. 일부 컬럼 어댑터 요소들은 예를 들어, 컬럼 개구 직경보다 큰 IC에 대해 밀봉을 위한 구조를 제공할 수 있다. 어댑터를 컬럼 말단 단부에 부착하는 것은, 그것을 컬럼 단부 상에서 가공된 매칭 스레드들(matching threads) 상으로 나사결합(screwing) 시키는 것, 용접 또는 다른 방식으로 결합시키는 것, 또는 다른 적절한 밀폐 및 단단한 부착 방법들을 수반할 수 있다. 다음으로, 블록(1106)에서 프로세스는 컬럼 어댑터 요소의 말단 측면에 밀봉 요소를 위치시킨다. 밀봉 요소는 본원에 기재된 형태들 및 방법들 중 임의의 것을 취할 수 있거나 다양한 대안적인 형태들을 취할 수 있다. 컬럼 부착 요소의 사용은 SEM 컬럼(20)의 구성이 고정되거나 컬럼(20)이 원하는 적용을 위해 특별히 설계되지 않은 구현들을 위한 요소의 크기, 형상, 및 부착 방법을 설계하는데 훨씬 더 큰 자유도를 제공한다. 컬럼 어댑터 요소 말단 단부와 IC 사이의 밀봉 요소로, 프로세스는 이후 도 1의 방법과 유사하게, IC에 대한 SEM 컬럼을 이동시켜 IC 후면에 밀봉 요소를 위치시키고, 본원에 기술된 압축 또는 다른 적절한 기술로 밀봉을 생성한다. 이어서, 전술한 바와 같이 밀봉 내의 국부적인 체적에서 적어도 부분적인 진공을 생성하는 과정이 계속된다.

본 발명의 바람직한 방법 또는 장치는 많은 신규한 측면들을 가지며, 본 발명이 상이한 목적들을 위해 상이한 방법들 또는 장치들로 구현될 수 있기 때문에, 모든 측면이 개별 실시예 각각에서 존재할 필요는 없다. 또한, 설명된 실시예들의 많은 측면들이 개별적으로 특허 가능할 수 있다. 본 발명은 광범위한 응용가능성을 가지며, 상기 예들에서 기술되고 도시된 바와 같이 많은 이점들을 제공할 수 있다. 상기 실시예들은 특정 애플리케이션에 따라 크게 달라질 것이며, 모든 실시예들 각각이 본 발명에 의해 달성될 수 있는 모든 목적들을 충족시키고 모든 이점들을 제공하는 것은 아니다.

본 발명의 실시예는 컴퓨터 하드웨어, 하드웨어 및 소프트웨어의 조합, 또는 비 일시적인 컴퓨터 판독 가능 메모리에 저장된 컴퓨터 명령어를 통해 구현될 수 있음을 인식해야 한다. 이 방법은, 컴퓨터 프로그램으로 구성된 비 일시적 컴퓨터 판독 가능 저장 매체를 포함하는 표준 프로그래밍 기술을 사용하여 컴퓨터 프로그램에서 구현될 수 있으며, 그렇게 구성된 저장 매체는 컴퓨터가 특정 및 미리 정의된 방식으로 본 명세서에서 설명된 방법 및 그림에 따라 작동되도록 구성된다. 각각의 프로그램은 컴퓨터 시스템과 통신하기 위해 고도의 절차적 또는 객체 지향 프로그래밍 언어로 구현될 수 있다. 그러나 원하는 경우 프로그램을 어셈블리 언어 또는 기계 언어로 구현할 수 있다. 어쨌든 언어는 컴파일된 언어 또는 해석된 언어일 수 있다. 또한, 이 프로그램은 그 목적으로 프로그래밍된 전용 IC들에서 작동할 수 있다.

또한, 방법론은 퍼스널 컴퓨터, 미니 컴퓨터, 메인 프레임, 워크 스테이션, 네트워크 또는 분산 컴퓨팅 환경, 개별적으로 또는 통합된 컴퓨터 플랫폼을 포함하는 임의의 유형의 컴퓨팅 플랫폼에서 구현될 수 있거나 하전 입자 툴 또는 다른 이미징 장치와의 통신 등을 포함한다. 본 발명의 특징들은 하드 디스크, 광학 판독 및/또는 기록 저장 매체, RAM, ROM 등과 같은 컴퓨팅 플랫폼에 대해 제거 가능하거나 일체형이든, 비 일시적인 저장 매체 또는 장치에 저장된 기계 판독 가능 코드로 구현될 수 있으며, 저장 매체 또는 장치가 컴퓨터에 의해 판독되어 여기에 설명된 절차를 수행할 때 컴퓨터를 구성하고 동작시키기 위해 프로그램 가능한 컴퓨터에 의해 판독 가능하게 된다. 또한, 머신 판독 가능 코드 또는 그 일부는 유선 또는 무선 네트워크를 통해 전송될 수 있다. 본 명세서에 기술된 본 발명은 이러한 매체가 마이크로 프로세서 또는 다른 데이터 프로세서와 관련하여 전술한 단계들을 구현하기 위한 명령들 또는 프로그램들을 포함할 때 이들 및 다른 다양한 유형의 비 일시적 컴퓨터 판독 가능 저장 매체를 포함한다. 본 발명은 또한 본 명세서에 설명된 방법 및 기술에 따라 프로그램될 때 컴퓨터 자체를 포함한다.

컴퓨터 프로그램은 본 명세서에서 설명된 기능을 수행하기 위해 입력 데이터에 적용될 수 있으며, 그에 의해 입력 데이터를 변환하여 출력 데이터를 생성할 수 있다. 출력 정보는 디스플레이 모니터와 같은 하나 이상의 출력 장치에 적용된다. 본 발명의 바람직한 실시예에서, 변환된 데이터는 디스플레이 상에 물리적 및 유형의 물체의 특정 시각적 묘사를 생성하는 것을 포함하여 물리적 및 유형의 물체를 나타낸다.

"공작물", "샘플", "기판"및 "시료"라는 용어는 달리 언급하지 않는 한 본 출원에서 상호 교환적으로 사용된다. 또한, 여기에서 "자동", "자동화된" 또는 이와 유사한 용어가 사용되는 경우, 이들 용어는 자동 또는 자동 프로세스 또는 단계의 수동 개시를 포함하는 것으로 이해될 것이다.

이하의 설명 및 청구 범위에서, "포함하는" 및 "가지는"이라는 용어는 제한없는 방식으로 사용되며, 따라서 "포함하지만 이에 국한되는 것은 아니다"를 의미하는 것으로 해석되어야 한다. 본 명세서에서 임의의 용어가 특별히 정의되지 않는 한, 이 용어는 그 명백하고 통상적인 의미를 부여받는다. 첨부 도면은 본 발명의 이해를 돕기 위한 것으로서, 달리 지시되지 않는 한, 일정한 비율로 도시되어 있지 않다.

여기에 설명된 다양한 특징들은 임의의 기능적 조합 또는 서브 조합에서 사용될 수 있으며, 단지 본 명세서의 실시예들에서 설명된 조합들에 사용될 수 없다. 이와 같이, 본 개시 물은 그러한 조합 또는 서브 조합의 서술된 설명을 제공하는 것으로 해석되어야 한다.

본 발명 및 그 이점이 상세하게 설명되었지만, 첨부된 청구 범위에 의해 한정된 바와 같은 본 발명의 범위를 벗어나지 않으면서 본 명세서에 설명된 실시예에 다양한 변경, 대체 및 변경이 가해질 수 있음을 이해해야 한다. 또한, 본원의 범위는 본 명세서에 기술된 공정, 기계, 제조, 물질의 조성, 수단, 방법 및 단계의 특정 실시예에 한정되는 것으로 의도되지 않는다. 통상의 기술자는 본 발명의 개시 내용으로부터 실질적으로 동일한 기능 또는 수행을 하는 현재 존재하거나 나중에 개발될 물질, 수단, 방법 또는 단계의 조성물, 공정, 기계, 제조물, 본 명세서에 기재된 대응하는 실시예가 본 발명에 따라 이용될 수 있는 것과 실질적으로 동일한 결과를 달성할 수 있다. 따라서, 첨부된 청구 범위는 그러한 프로세스, 기계, 제조, 물질의 조성물, 수단, 방법 또는 단계를 그들의 범위 내에 포함하고자 한다.

Claims (22)

1. 일 단부에 전자 빔이 방출되는 SEM 컬럼 개구가 있는 SEM 컬럼을 갖는 주사 전자 현미경(SEM; scanning electron microscope)을 사용하여 집적 회로(IC)를 검사하는 방법으로서,
   IC 후면 상의 타겟 영역 주위로 상기 SEM 컬럼 개구를 밀봉하여 상기 SEM 컬럼 개구에서 밀봉된 체적을 생성하기는 단계로서, 상기 타겟 영역은 상기 밀봉된 체적의 외장(enclosure)의 일부를 형성하는, 단계;
   상기 밀봉된 체적을 비우는 단계;
   상기 IC의 회로 요소에 상기 타겟 영역에서 전기 전위를 유도하는 전압을 인가하는 단계; 및
   상기 타겟 영역 위에서 전자 빔을 스캐닝하여 상기 타겟 영역의 표면에서의 전기 전위를 검출하는 단계를 포함하는 방법.
2. 청구항 1에 있어서,
   상기 타겟 영역 주위로 상기 SEM 컬럼 개구를 밀봉하는 단계는, 밀봉 요소를 사용하여 IC를 유지하는 IC 홀더에 대하여 또는 IC 후면에 대하여 SEM 컬럼 개구를 밀봉하는 단계를 포함하는, 방법.
3. 청구항 2에 있어서,
   상기 IC 후면 주위에서 SEM 컬럼 개구를 밀봉하는 단계는, 상기 SEM 컬럼과 상기 IC 사이의 상대적인 운동을 야기하여 상기 IC에 대해 또는 상기 IC 홀더에 대해 상기 밀봉 요소를 압축시키는 단계를 포함하는, 방법.
4. 청구항 3에 있어서,
   상기 SEM 컬럼과 상기 IC 사이의 상대 운동을 야기하는 단계는 상기 SEM을 상기 IC 쪽으로 이동시키는 단계를 포함하는, 방법.
5. 청구항 1에 있어서,
   상기 IC 후면 표면과 상기 IC 후면에 가장 가까운 상기 타겟 영역 내의 회로 요소들 사이의 거리가 1 미크론 미만이 되도록 적어도 상기 타겟 영역에서 상기 IC의 상기 후면을 씨닝하는 단계; 및
   상기 IC가 테스트 고정부(test fixture) 역할을 하는 회로 모듈에 아직 장착되지 않은 경우, 상기 IC를 테스트 고정부에 배치하는 단계를 포함하는, 방법.
6. 청구항 3에 있어서,
   상기 밀봉된 체적을 비우는 단계는 상기 IC와 상기 SEM 컬럼 내의 압력 제한 구멍 사이의 공간을 비우는 단계를 포함하는, 방법.
7. 청구항 1에 있어서,
   상기 밀봉된 체적을 비우는 단계는 상기 밀봉된 체적을 10 Pa 내지 20 kPa의 압력으로 비우는 단계를 포함하는, 방법.
8. 청구항 1에 있어서,
   상기 SEM 컬럼은 환경 SEM(ESEM) 컬럼 또는 다른 저-진공 SEM 컬럼을 포함하는, 방법.
9. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서,
   SEM을 스캐닝하면서 밀봉된 체적 내에서 IC로부터 방출된 광자들을 검출하는 단계를 더 포함하는, 방법.
10. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서,
    상기 타겟 영역 위에서 전자 빔을 스캐닝하는 단계는, IC가 IC 홀더에 장착된 상태에서 상기 타겟 영역 위로 상기 전자 빔을 스캐닝하는 단계를 포함하고,
    상기 방법은 근-적외선 현미경으로 상기 IC 홀더 내의 상기 IC를 검사하는 단계를 더 포함하는, 방법.
11. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서,
    상기 타겟 영역 위에서 전자 빔을 스캐닝하여 상기 타겟 영역의 표면에서의 전기 전위를 검출하는 단계는, 입사된 전자 빔에 응답하여 상기 타겟 영역으로부터 방출된 2차 전자들을 검출하는 단계를 포함하는, 방법.
12. 청구항 11에 있어서,
    입사된 전자 빔에 응답하여 상기 타겟 영역으로부터 방출된 2차 전자들을 검출하는 단계는, 상기 타겟 영역의 전압 대비 이미지를 형성하는 단계를 포함하는, 방법.
13. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서,
    상기 타겟 영역 위에서 전자 빔을 스캐닝하여 상기 타겟 영역의 표면에서의 전기 전위를 검출하는 단계는, 상기 전자 빔이 상기 타겟 영역을 스캔함에 따라 접촉 프로브를 통해 상기 IC로부터의 신호의 변화를 감지하는 단계를 포함하는, 방법.
14. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서,
    상기 타겟 영역 위에서 전자 빔을 스캐닝하여 상기 타겟 영역의 표면에서의 전기 전위를 검출하는 단계는, 컬럼 개구를 2 mm 미만의 직경으로 좁히기 위해 컬럼 개구에 장착된 컬럼 어댑터 요소를 갖는 SEM 컬럼을 사용하여 상기 타겟 영역 위에서 전자 빔을 스캐닝하는 단계를 포함하는, 방법.
15. 청구항 14에 있어서,
    IC 후면 상의 타겟 영역 주변의 SEM 컬럼 개구를 밀봉하는 단계는, 컬럼 어댑터 요소의 말단 측 상에 위치된 밀봉 요소를 사용하여 IC 후면 상의 타겟 영역 주위에서 SEM 컬럼 개구를 밀봉하는 단계를 포함하는, 방법.
16. IC의 후면 상의 타겟을 검사하기 위한 장치로서,
    상기 IC 상의 다수의 접점들에 접속하기 위한 다수의 전기 프로브들을 포함하는 테스트 고정물;
    전자 소스, 전자 빔이 타겟 영역을 향해 방출되는 말단 단부를 갖는 포커싱 컬럼(focusing column), 및 입사된 전자 빔에 응답하여 상기 타겟 영역으로부터 방출된 전자들을 검출하도록 배치된 전자 검출기를 포함하는 SEM;
    SEM 포커싱 컬럼의 말단 단부에 위치되도록 적응되고 전자가 통과하는 것을 허용하는 중심 개구를 갖는 밀봉 요소;
    상기 SEM 또는 상기 IC를 유지하고 상기 SEM과 상기 IC 사이의 상대 운동을 야기하여 상기 밀봉 요소가 상기 SEM 포커싱 컬럼과 상기 IC 또는 상기 테스트 고정부 사이에서 상기 타겟 영역 주변의 밀봉을 형성하도록 구성된 이동가능 마운트; 및
    SEM 포커싱 컬럼에 결합되고 IC와 진공 컬럼의 말단 단부 사이에서 부분적인 진공을 생성하도록 동작 가능한 진공 펌프를 포함하는, 장치.
17. 청구항 16에 있어서,
    상기 SEM에 동작 가능하게 연결되고, 상기 타겟 영역에 대한 전압 대비 이미징을 수행하도록 상기 SEM을 제어하도록 프로그램된 제어부를 더욱 포함하는, 장치.
18. 청구항 16에 있어서,
    상기 테스트 고정부 소켓은 다수의 고속 전기 신호들을 IC로부터 또는 IC로 체결하기 위한 다수의 전기 접속들을 포함하고, 상기 전기 접속들은 밀봉된 체적 외부에서 상기 IC에 체결되는, 장치.
19. 청구항 16에 있어서,
    SEM 포커싱 컬럼에 장착된 광자 검출기로서, 동작 위치에 있는 장치와 함께 상기 광자 검출기가 밀봉된 체적 내에 있도록 하는 위치에 장착된, 광자 검출기를 더 포함하는, 장치.
20. 청구항 16 내지 청구항 19에 있어서,
    상기 이동가능 마운트에 의해 유지되는 적어도 하나의 추가 검사 툴을 더 포함하며,
    상기 이동가능 마운트는 상기 IC에 대한 상기 적어도 하나의 추가 검사 툴 중 선택된 하나를 제3 동작 위치로 이동 시키도록 추가로 조절가능하며, 그에 따라 상기 선택된 추가 검사 툴은 상기 IC를 관측하기 위한 위치에 배치되고,
    상기 선택된 추가 검사 툴은 근-적외선 현미경, 레이저-보조 장치 변경(LADA) 장치, 가시광 프로브, 가시광 현미경, 또는 광자 방출 현미경(PEM) 중 하나인, 장치.
21. 청구항 16 내지 청구항 19에 있어서,
    상기 밀봉 요소는 변형가능한 개스킷이며, 상기 밀봉을 생성하는 것은 SEM 포커싱 컬럼을 상기 IC쪽으로 이동시켜 상기 밀봉 요소를 상기 IC 후면에 대해 압축시키는 것을 포함하는, 장치.
22. 청구항 16 내지 청구항 19에 있어서,
    상기 SEM 컬럼은 상기 컬럼 개구에 장착된 컬럼 어댑터 요소를 갖고,
    상기 컬럼 어댑터 요소는 상기 컬럼 개구를 2 mm 미만의 직경으로 좁히는, 장치.

Images