KR20180063295A - 인듐 또는 인듐 합금 성막을 위한 방법 및 물품 - Google Patents

인듐 또는 인듐 합금 성막을 위한 방법 및 물품 Download PDF

Info

Publication number
KR20180063295A
KR20180063295A KR1020187012936A KR20187012936A KR20180063295A KR 20180063295 A KR20180063295 A KR 20180063295A KR 1020187012936 A KR1020187012936 A KR 1020187012936A KR 20187012936 A KR20187012936 A KR 20187012936A KR 20180063295 A KR20180063295 A KR 20180063295A
Authority
KR
South Korea
Prior art keywords
indium
alloy
metal
layer
nickel
Prior art date
Application number
KR1020187012936A
Other languages
English (en)
Other versions
KR102527433B1 (ko
Inventor
그리고리 파체닌
얀 슈페를링
슈테판 피퍼
마우로 카슈텔라니
안드레아스 키르브스
디르크 로데
Original Assignee
아토테크더치랜드게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아토테크더치랜드게엠베하 filed Critical 아토테크더치랜드게엠베하
Publication of KR20180063295A publication Critical patent/KR20180063295A/ko
Application granted granted Critical
Publication of KR102527433B1 publication Critical patent/KR102527433B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/021—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material including at least one metal alloy layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C25D5/38—Pretreatment of metallic surfaces to be electroplated of refractory metals or nickel
    • C25D5/40—Nickel; Chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/627—Electroplating characterised by the visual appearance of the layers, e.g. colour, brightness or mat appearance
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F5/00—Electrolytic stripping of metallic layers or coatings
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/54—Electroplating: Baths therefor from solutions of metals not provided for in groups C25D3/04 - C25D3/50

Abstract

본 발명은 인듐 또는 인듐 합금의 성막을 위한 방법 및 상기 방법에 의해 얻어진 물품에 관한 것으로서, 상기 방법은
i. 적어도 하나의 금속 또는 금속 합금 표면을 갖는 기판을 제공하는 단계;
ii. 상기 표면의 적어도 일부 상에 제 1 인듐 또는 인듐 합금 층을 성막함으로써 복합 상 층이 상기 금속 또는 금속 합금 표면의 부분과 상기 제 1 인듐 또는 인듐 합금 층의 부분으로 형성되는 단계;
iii. 상기 복합 상 층으로 형성되지 않은 상기 제 1 인듐 또는 인듐 합금 층의 부분을 전체적으로 또는 부분적으로 제거하는 단계;
iv. 단계 ⅲ. 에서 얻어진 상기 표면의 적어도 일부 상에 제 2 인듐 또는 인듐 합금 층을 성막하는 단계를 포함한다.

Description

인듐 또는 인듐 합금 성막을 위한 방법 및 물품
본 발명은 인듐 또는 인듐 합금 성막을 위한 방법 및 그 방법에 의해 얻어진 물품에 관한 것이다. 또한, 본 발명은 형성되는 매우 매끄럽고 광택있는 인듐 또는 인듐 합금 층의 형성 및 전자 및 반도체 기기에서의 이들의 용도에 관한 것이다. 본 발명은 특히, 플립 칩 (flip chip), 테이프 자동화 본딩 (tape automated bonding) 등과 같은 전자 및 반도체 산업에서 사용되는 상호접속에 관한 것이다.
인듐은 그의 독특한 물리적 특성 때문에 많은 산업 분야에서 매우 바람직한 금속이다. 예를 들어, 2 개의 교합 부분 (mating part) 사이에서 쉽게 변형되고 미세구조에 채워질 정도로 충분히 연하고, 낮은 용융 온도 (156 ℃) 와 높은 열 전도율을 갖는다. 이러한 특성은 전자 및 관련 산업에서 다양한 용도에 인듐을 가능하게 한다.
예를 들어, 인듐은 열 인터페이스 재료 (TIM) 로 사용될 수도 있다. TIM 은 전자 디바이스 이를테면 집적 회로 (IC) 및 능동 반도체 디바이스, 예를 들어 마이크로프로세서가 그들의 작동 온도 한계를 초과하지 않도록 보호하는데 대단히 중요하다. 이들은 과도한 열 장벽을 생성시키지 않고 열 발생 디바이스 (예를 들어, 실리콘 반도체) 를 히트 싱크 또는 히트 스프레더 (예를 들어, 구리 및 알루미늄 컴포넌트들) 에 결합시키는 것을 가능하게 한다 TIM 은 또한, 전체 열 임피던스 경로를 구성하는 히트 싱크 또는 히트 스프레더 스택의 다른 컴포넌트들의 조립에 사용될 수도 있다.
효율적인 열 경로의 형성은 TIM 의 중요한 특성이다. 열 경로는 TIM 을 통한 유효 열 전도율의 관점에서 설명될 수 있다. TIM의 유효 열 전도율은 주로, TIM들간의 인터페이스의 무결성 및 히트 스프레더 열 전도율 그리고 TIM의 (고유) 벌크 열 전도율에 기인한다. 다양한 다른 특성들, 예를 들어 : 2 가지 재료를 접합할 때 열팽창 응력을 완화시키는 능력 ("컴플라이언스" 라고도 함), 열적 사이클링 동안 안정한 기계적으로 견고한 접합을 형성하는 능력, 수분 및 온도 변화에 민감하지 않은 것, 제조 타당성 및 비용은 구체적인 응용에 따라 TIM 에 중요하다.
인듐의 전해 성막 (electrolytic deposition) 은 오래 전에 당업계에서 확립되었다. 인듐의 전해 성막에 대해 알려진 여러 기술적 단점이 있다. 인듐은 일반적으로 강한 킬레이트 제 및/또는 강 알칼리성 또는 산성 도금 욕의 사용을 통상적으로 필요로 하는 넓은 pH 범위에 걸쳐 수산화물 또는 산화물로서 수용액으로부터 용이하게 석출된다. 미국 특허 제 2,497,988 호는 첨가제로서 시안화물을 사용하는 전해 인듐 성막 프로세스를 개시한다. 시안화물의 사용은 그 독성 때문에 매우 바람직하지 않다. 옥살레이트와 같은 다양한 킬레이트 제를 사용하는 알칼리성 프로세스는 특히 미국 특허 제 2,287,948 호 및 미국 특허 제 2,426,624 호에 보고되어 있다. 그러나, 알칼리성 매질은, 솔더 마스크 및 포토레지스트가 이러한 처리에 불안정하기 때문에 인쇄 회로 제조 및 반도체의 나중 단계에서 사용될 수 없다. 산성 인듐 도금 욕은 미국 특허 제 2,458,839 호에 예시적으로 교시되어 있다. 그런데도, 그로 형성된 성막물은 불균일하며 종종 섬 모양 구조를 갖는데, 이는 그들을 서브미크론 레짐 (submicron regime) 에서 쓸모없게 만든다. 그러나, 오늘날의 전자 산업에서 소형화 요구가 증가됨에 기인하여, 서브미크론 인듐 또는 인듐 합금 층이 필요하므로, 이러한 프로세스는 적용할 수 없다.
위에서 언급된 섬 모양 구조를 방지하기 위해, 미국 특허 제 8,092,667 호는 다단계 프로세스를 교시한다. 먼저, 인듐 및/또는 갈륨 그리고 황, 셀레늄 또는 구리와 같은 또 다른 금속으로 이루어지는 중간 층이 형성되고, 그 다음 갈륨, 인듐 또는 이들의 합금이 상기 중간 층 상에 전해 성막된다. 프로세스가 500nm 처럼 얇은 인듐 층을 제공할 수 있을지라도, 이 프로세스는 매우 힘들다. 거기에서 교시된 방법은 하나보다 많은 도금 욕을 필요로 하는데, 이는 프로세스 시간을 증가시키고 필요한 생산 라인을 길게하고 결과적으로 제조된 컴포넌트들의 비용을 증가시키므로 바람직하지 않다. 또한, 필요한 중간 층이 다른 원소와의 합금으로 만들어지기 때문에 매우 부드럽고 순수한 인듐 층이 제공될 수 없다.
구리 상의 전해 인듐 성막을 위한 프로세스는 Journal of the Electrochemical Society 2011, volume 158 (2), pages D57-D61에 보고되어 있다. 보고된 인듐 성막은 Stranski-Krastanov 성장 거동을 따르지만, 방식이 약간 수정된다. 거기에 개시된 프로세스는 최대 50nm의 금속간 층의 신속한 형성을 낳고, 그 후 인듐으로 이루어진 섬 모양 구조가 그 위에 형성된다. 그러나, 거기에 설명된 프로세스는 매끄러운 서브미크론 인듐 층의 형성을 허용하지 않는다. 50 또는 100 nm 내지 1 ㎛ 미만 또는 500 nm 미만의 범위의 인듐 또는 인듐 합금 층 두께는 개시된 그 방법에 의해 제공될 수 없다. 더욱이, 그 개시는 기판으로서 구리만을 다루지만, 기판으로서의 구리는 거의 사용되지 않는다. 전자 산업은 보통 구리 라인 또는 콘택트 상에 장벽 층을 적용하여 구리의 일렉트로마이그레이션 (electromigration) 을 방지한다. 이러한 구리의 마이그레이션 경향은 전자 컴포넌트들의 수명에 심각한 위험을 초래한다.
인듐의 전해 성막 동안의 수소 발생은 이와 연관된 또 다른 문제이다. 수소는 가연성 가스이고 수소의 형성은 인듐의 성막과 상충되는 반응이며 따라서 인듐 성막 프로세스의 효율을 저하시키기 때문에 수소 발생은 최소화되어야 한다. 미국 특허 제 8,460,533 호는 중합체성 수소 스캐빈저 (polymeric hydrogen scavenger) 를 사용한 인듐 도금 욕을 교시한다. 중합체성 수소 스캐빈저는 높은 독성으로 인해 사용이 바람직하지 않은 에피클로로히드린의 부가 중합체이다. 또한, 각각의 기술적 문제에 대해 개별적인 욕 제제 (bath formulation) 들을 제공하는 것은 바람직하지 않다.
본 발명의 목적은 금속 또는 금속 합금, 특히 니켈 및 니켈 합금 상에 매끄러운 인듐 또는 인듐 합금 층을 성막하는 방법을 제공하는 것이다.
본 발명의 다른 목적은 종래의 인듐 또는 인듐 합금 도금 욕을 사용하여 광택 및/또는 평활도와 같은 인듐 또는 인듐 합금 층의 외관을 개선하는 인듐 또는 인듐 합금 성막 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 인듐 또는 인듐 합금으로 만들어진 플립 칩 및 솔더 범프를 위한 견고한 본딩 사이트를 제공하는 것이다.
본 발명의 다른 목적은 종래 기술의 한계를 극복하는 효율적인 인듐 또는 인듐 합금 성막 방법을 제공하는 것이다.
이러한 목적들은 독립 청구항들에 따른 방법 및 물품을 사용하는 것에 의해 해결된다. 바람직한 실시형태들은 종속 청구항들에서 언급된다.
도 1은 본 발명에 따른 방법의 개략적, 비제한적인 표현을 도시한다.
도 2는 인듐 또는 인듐 합금 도금 욕의 개략적인 전류-전압 곡선을 도시한다.
도 3은 예 1에서 사용된 인듐 도금 욕의 전류-전압 곡선을 도시한다.
도 4는 종래의 인듐 성막 방법으로 처리된 니켈 표면의 표면 토포그래피를 도시한다. 도 4A는 당업계에서 통상적으로 행해지는 단일 단계 전해 도금에 의해 형성된 인듐 성막물을 갖는 상기 니켈 표면의 평면도를 도시한다; 도 4B는 측면도에서 동일한 샘플을 도시한다.
도 5는 본 발명의 방법을 이용하여 인듐이 성막된 니켈 표면의 표면 토포그래피를 도시한다. 도 5A 는 다시 니켈 표면의 평면도, 도 5B는 니켈 표면의 각각의 측면도를 도시한다.
본 발명의 상세한 설명
본 발명에 따른 인듐 또는 인듐 합금의 성막을 위한 방법은
i. 적어도 하나의 금속 또는 금속 합금 표면을 갖는 기판을 제공하는 단계;
ii. 상기 표면의 적어도 일부 상에 제 1 인듐 또는 인듐 합금 층을 성막함으로써 복합 상 층 (composed phase layer) 이 금속 또는 금속 합금 표면의 부분과 제 1 인듐 또는 인듐 합금 층의 부분으로 형성되는 단계;
iii. 상기 복합 상 층으로 형성되지 않은 상기 제 1 인듐 또는 인듐 합금 층의 부분을 전체적으로 또는 부분적으로 제거하는 단계;
iv. 단계 ⅲ. 에서 얻어진 표면의 적어도 일부 상에 제 2 인듐 또는 인듐 합금 층을 성막하는 단계
를 포함한다.
단계들은 위에서 주어진 순서대로 수행된다.
이 명세서에서 모든 전위는 3 mol/ℓ KCl 을 전해질로 사용하는 은/염화은 전극 (Ag+│AgCl) 을 기준으로 주어진다. 본 명세서 전체에 걸쳐 백분율은 다르게 언급되지 않는 한 중량-퍼센트 (중량 %) 이다. 이 명세서에서 주어진 농도는 다르게 언급하지 않는 한 전체 용액의 부피와 관련된다. 본원에서 용어 "성막" (deposition) 은 도금 욕으로부터의 성막 프로세스로서 정의되는 용어 "도금" (plating) 을 포함한다. "전해" (electrolytic) 라는 용어는 종종 "갈바니 (galvanic)" 로서 당업계에서 동의어로 사용되거나, 또는 이러한 프로세스를 종종 "전착 (electrodeposition)" 이라고도 한다. 용어 "전위" 및 "전압" 은 여기에서 상호교환가능하게 사용된다. 본원에서 주어진 층 두께 값은 XRF에 의해 얻을 수 있는 평균 층 두께 값을 나타낸다.
도 1A 에 도시된 바와 같이, 적어도 하나의 금속 또는 금속 합금 표면 (100a) 을 갖는 기판 (100) 이 제공된다. 본 발명에서 통상적으로 사용되는 기판은 인쇄 회로 판, 웨이퍼 기판, IC (집적 회로) 기판, 칩 캐리어, 회로 캐리어, 상호접속 디바이스 및 디스플레이 디바이스이다.
본 발명에 사용되는 기판은 적어도 하나의 금속 또는 금속 합금 표면을 포함한다. 적어도 하나의 금속 또는 금속 합금 표면은 통상적으로 성막 프로세스를 위한 외층 또는 그렇지 않으면 접근 가능한 층이다. 따라서, "하나의 금속 또는 금속 합금 표면" 및 "하나의 금속 또는 금속 합금 층" 이라는 용어는 동일한 의미를 갖는다.
적어도 하나의 금속 또는 금속 합금 표면은 바람직하게는 니켈, 알루미늄, 비스무트, 코발트, 구리, 갈륨, 금, 납, 루테늄, 은, 주석, 티타늄, 탄탈륨, 텅스텐, 아연 및 전술한 것의 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함하거나 또는 하나 이상으로 이루어진다.
합금은 - 다른 것들 중에서도 - 적어도 상기 금속들 중 2 이상에 의해 형성된 합금; 상기 금속들 중 하나 이상과 인, 붕소 또는 인 및 붕소와의 합금; 그리고 상기 금속들의 각각의 질화물 및 규화물을 포함하는 것을 의미한다. 구리 및 구리 합금의 마이그레이션 경향 때문에, 적어도 하나의 금속 또는 금속 합금 표면은 구리 또는 그 합금으로 이루어지지 않는 것이 더욱 바람직하다.
적어도 하나의 금속 또는 금속 합금 표면은 보다 바람직하게는 니켈, 코발트, 루테늄, 티타늄, 탄탈륨, 텅스텐, 또는 전술한 것의 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함하거나 또는 하나 이상으로 이루어진다. 이러한 금속 또는 금속 합금은 통상적으로 구리 라인 또는 콘택트 상에서 반도체 및 전자 산업에서의 장벽 층으로 사용되어 구리 라인 및 콘택트로부터 구리의 써모마이그레이션 (thermomigration) 또는 일렉트로마이그레이션을 방지한다.
본 발명에서 사용되는 적어도 하나의 금속 또는 금속 합금 표면은 니켈을 포함 또는 니켈로 이루어지거나, 또는 니켈 인 합금, 니켈 붕소 합금, 니켈 텅스텐 인 합금, 니켈 텅스텐 붕소 합금, 니켈 텅스텐 인 붕소 합금, 니켈 몰리브덴 인 합금, 니켈 몰리브덴 붕소 합금, 니켈 몰리브덴 인 붕소 합금, 니켈 망간 인 합금, 니켈 망간 붕소 합금 및 니켈 망간 인 붕소 합금으로 이루어지는 군으로부터 선택된 니켈 합금들 중 하나를 포함 또는 하나로 이루어지는 것이 가장 바람직하다. 위에서 약술된 선호사항들은 특히, 바람직한 금속 및 금속 합금이 본 발명에 따른 방법의 증가된 효과를 보여준다는 사실에 기인한다.
이러한 맥락에서 니켈 표면과 같은 금속 표면은 순수한 금속 표면을 의미한다 (기술적 원료에 일반적으로 존재하는 임의의 미량 불순물은 무시). 순수한 금속 표면은 보통 적어도 99 중량 % 의 각각의 금속을 포함한다. 전술한 합금은 전형적으로 합금을 형성하는 상기 원소들을 95 중량 % 넘게, 바람직하게는 99 중량 % 넘게 포함한다.
본 발명에 따른 방법은 선택적으로 추가의 단계를 포함한다
i.a. 적어도 하나의 금속 또는 금속 합금 표면의 전처리.
금속 또는 금속 합금 표면의 전처리는 당업계에 공지되어 있다. 이러한 전처리는 세정 및 에칭을 포함하지만 이에 한정되지는 않는다.
세정 단계는, 선택적으로 계면 활성제 및/또는 글리콜과 같은 공용매를 포함하는 산성 또는 알칼리성일 수도 있는 수용액을 사용한다. 에칭 단계는 대개 과산화수소와 같은 산화제와 함께 1 mol/ℓ 황산과 같은 약산화 산성 용액 (mildly oxidising acidic solution) 을 사용한다. 이러한 에칭 단계는 특히 금속 또는 금속 합금 표면 상의 산화물 층 또는 유기 잔류물을 제거하기 위해 사용된다.
선택적 단계 i.a. 가 단계 i. 와 ii. 사이에서 본 발명에 따른 방법에 포함된다.
본 발명에 따른 방법은 선택적으로
- 개방 회로 전위의 결정 단계
를 포함한다.
개방 회로 전위는 전위 또는 전류가 셀에 인가되지 않을 때 기준 전극에 대한 작업 전극의 전위이다.
인듐 또는 인듐 합금 도금 욕의 정확한 조성, 금속 또는 금속 합금 표면, 인듐 또는 인듐 합금 도금 욕의 pH 및 인듐 또는 인듐 합금 도금 욕의 온도와 같은 다양한 요소에 의존하므로 개방 회로 전위 (OCP) 를 결정하는 것이 유용하다.
개방 회로 전위는 당업자에게 공지된 표준 분석 수단에 의해 결정될 수 있다. 유용한 분석 도구는 시클로전압전류계 및 선형 전압전류계 프로세스이다. 개방 회로 전위는 전류-전압 곡선과 전위 곡선의 교차점이다. 개방 회로 전위는 특히 C. G. Zoski, “Handbook of Electrochemistry”, Elsevier, Oxford, 1st edition, 2007, page 4 에 정의되어 있다. 대안적으로, K. B. Oldham, J. C. Myland, “Fundamentals of Electrochemical Science”, Academic Press, San Diego, 1st edition, 1994, pages 68-69 에 기재된 바와 같이 개방 회로 전위가 정의되고 얻어질 수 있다.
다음으로, 전체 프로세스를 보다 효율적으로 만드는 인듐 또는 인듐 합금의 성막 및 제거를 위한 이상적인 전위 값이 선택될 수 있기 때문에 개방 회로 전위를 결정하는 것이 유리하다. 주어진 프로세스 순서에 대해 개방 회로 전위가 알려지면 새로 결정할 필요가 없다. 이것은 프로세스가 한번 실행된 경우, (유사 또는 동일한 조건이 적용되면) 개방 회로 전위를 다시 결정할 필요가 없다는 것을 의미한다.
개방 회로 전위의 결정은 본 발명에 따른 방법에서 단계 i. 과 단계 ii, 사이에서, 및/또는 단계 ii. 와 단계 iii. 사이에서 및/또는 단계 iii. 과 단계 iv. 사이에서 및/또는 단계 iv. 과 단계 v. 사이에서 및/또는 단계들 v. 과 단계 vi. 사이에서 사용될 수 있다. 통상적으로, i. 와 ii. 사이 및/또는 단계 ii. 와 iii 사이에서 개방 회로 전위를 결정하는 단계를 사용하는 것이 충분하고, 따라서 바람직하다.
개방 회로 전위의 결정 동안 전류-전압 곡선 (전류-대-전압 곡선이라고도 함) 을 얻을 수 있다.
단계 ii. 에서, 제 1 인듐 또는 인듐 합금 층은 단계 i. 에서 제공된 금속 또는 금속 합금 표면의 적어도 일부 상에 성막된다. 이것은 도 1B에 나타나 있다. 적어도 하나의 금속 또는 금속 합금 표면 (100a) 을 갖는 기판 (100) 은 상기 표면 상에 제 1 인듐 또는 인듐 합금 층 (101) 을 갖는 것으로 도시되어 있다.
금속 또는 금속 합금 표면의 적어도 일부 상에 제 1 인듐 또는 인듐 합금 층을 성막함으로써, 복합 상 층이 형성된다. 이 복합 상 층은 표면의 금속 또는 금속 합금의 부분과 그 위에 성막된 제 1 인듐 또는 인듐 합금 층의 부분으로 형성된다. 복합 상 층은 금속간 상 (intermetallic phase), 상기 성분들의 물리적 혼합물 또는 이들의 조합일 수도 있다. 바람직하게는, 복합 상 층은 성막된 인듐 또는 인듐 합금의 금속간 상 및 인듐 또는 인듐 합금이 성막되는 금속 또는 금속 합금 표면이거나 또는 적어도 이들을 포함한다. 금속간 상과 같은 복합 상 층은 성막된 제 1 인듐 또는 인듐 합금 층 및 상기 표면의 금속 또는 금속 합금의 상 경계에서, 전형적으로 상기 재료들 중 하나 이상의 재료를 다른 재료속으로 확산시킴으로써 형성된다. 복합 상 층은 적어도 인듐 및 그 금속 또는 금속 합금 표면의 금속 또는 금속 합금을 포함한다. 인듐 합금이 성막되는 경우 복합 상 층은 선택적으로, 제 2 환원 가능 금속 이온 소스를 (그 각각의 금속 형태로) 포함한다.
인듐 또는 인듐 합금 및 금속 또는 금속 합금 표면으로 형성된 복합 상 층은 금속 또는 금속 합금 표면의 적어도 일부 상에 제 1 인듐 또는 인듐 합금 층을 성막하는 동안 즉시 그리고 그 후에 형성된다. 이것은 도 1C에 도시되어 있다. 적어도 하나의 금속 또는 금속 합금 표면 (100a) 을 갖는 기판 (100) 은 제 1 인듐 또는 인듐 합금 층 (103) 의 부분과 복합 상 층으로 변환/형성되지 않은 금속 또는 금속 합금의 부분 사이에 있는 복합 상 층 (102) 을 갖는 것으로 도시되어 있다.
복합 상 층의 형성율은 특히 본 발명에 따른 방법에서 사용되는 금속 또는 금속 합금 표면에 의존한다. 니켈 또는 니켈 합금으로 제조된 것들과 같은 장벽 층의 경우, 전기화학적 실험은 금속간 상 (intermetallic phase) 의 형성을 강하게 시사한다. 이는 전혀 예상치 못한 것인데, 왜냐하면 니켈 및 니켈 합금은 매우 낮은 마이그레이션 경향을 갖는 장벽 층이라는 것과, 예를 들어, 니켈 및 인듐은 본 발명에 따른 방법에서 존재하는 바처럼 (특히, 온도) 조건을 받게될 때 금속간 상을 형성하지 않는다는 것이 알려져 있기 때문이다.
바람직하게는, 인듐 또는 인듐 합금 및 금속 또는 금속 합금으로 형성된 복합 상 층의 층 두께는 0.1 내지 100 nm, 바람직하게는 1 내지 50 nm 범위이다.
단계 ii. 에서 얻은 복합 상 층과 제 1 인듐 또는 인듐 합금 층의 합한 두께는 바람직하게는 0.1 내지 500 nm, 보다 바람직하게는 1 내지 400 nm, 그리고 더욱 더 바람직하게는 5 내지 350 nm의 범위이다.
본 발명에 따른 방법의 단계 iii. 가 수행되기 전에 금속간 상의 형성이 느려지거나 완전히 멈출 때까지 일정 시간 기간 동안 기다리는 것이 가능하다.
복합 상 층은 복합 상 층으로 형성되지 않은 제 1 인듐 또는 인듐 합금 층 및 금속 또는 금속 합금 표면과는 물리적 특성이 현저히 상이하다는 것을 알아냈다. 복합 상 층은 때로는 상이한 색을 가진다. 복합 상 층은 일반적으로 앞서 언급한 2개 중 어느 하나보다 더 광택있거나 및/또는 더 매끄러울 수 있다. 이러한 지견은 복합 상 층이 종종 금속간 상이라는 것을 시사한다.
단계 ii. 에서 인듐 또는 인듐 합금의 성막은 바람직하게는 전해 인듐 또는 인듐 합금 성막 프로세스에 의해 수행된다. 다음으로, 본 발명에 따른 방법은 추가의 단계 ii.a. 내지 ii.c.
ii.a. 인듐 또는 인듐 합금 도금 욕을 제공하는 단계;
ii.b. 인듐 또는 인듐 합금 도금 욕을 금속 또는 금속 합금 표면과 접촉시키는 단계; 및
ii.c. 기판과 적어도 하나의 애노드 사이에 전류를 인가함으로써, 인듐 또는 인듐 합금을 기판의 금속 또는 금속 합금 표면의 적어도 일부 상에 성막하는 단계
를 포함한다.
단계 ii.a. 는 본 발명에 따른 방법에서 단계 ii.b. 전 임의의 단계에 포함될 수 있다. 단계 ii.b. 및 ii.c. 는 본 발명에 따른 방법에서 단계 ii. 동안 포함된다. 단계 ii.c. 는 보통 단계 ii.b. 전에 시작되지 않는다.
상기 전해 인듐 또는 인듐 합금 성막 프로세스를 위해, 인듐 또는 인듐 합금 도금 욕이 제공된다. 임의의 종래의 인듐 또는 인듐 합금 도금 욕이 사용될 수도 있다. 유용한 인듐 또는 인듐 합금 도금 욕은 미국 특허 제 2,458,839 호, 미국 특허 제 8,460,533 호 및 유럽 특허 제 2245216 호에서 찾을 수 있다.
통상적으로, 인듐 또는 인듐 합금 도금 욕은 적어도 하나의 인듐 이온 소스 및 적어도 하나의 산을 포함하고 선택적으로 적어도 하나의 할라이드 이온 소스, 적어도 하나의 계면 활성제, 인듐 이온을 위한 적어도 하나의 킬레이트 제, 적어도 하나의 레벨러, 적어도 하나의 담체, 적어도 하나의 광택제 및 적어도 하나의 제 2 환원 가능 금속 이온 소스로부터 선택된 추가의 성분들을 포함한다.
도금 욕으로부터 성막된 임의의 층의 특성들은 특히 도금 욕 내의 첨가제에 의존한다는 것이 당업자에게 알려져 있다. 거기에서, 당업자라면 본원의 개시로부터 특성들을 개선하기 위해 적합한 첨가제를 선택할 것이다. 본 발명에 따른 방법은 주어진 인듐 또는 인듐 합금 도금 욕에 대한 인듐 또는 인듐 합금 층의 개선된 평활도 및/또는 광택을 낳는다.
인듐 또는 인듐 합금 도금 욕은 수용액이다. 용어 "수용액" 은 용액에서 용매인 지배적인 액체 매질이 물이라는 것을 의미한다. 물과 섞일 수 있는 추가 액체, 예를 들어, 물과 섞일 수 있는 알코올 및 기타 극성 유기 액체가 첨가될 수도 있다.
인듐 또는 인듐 합금 도금 욕은 모든 성분을 수성 액체 매질, 바람직하게는 물에 용해시킴으로써 조제될 수도 있다.
인듐 또는 인듐 합금 도금 욕은 적어도 하나의 인듐 이온 소스를 포함한다. 적절한 인듐 이온 소스는 수용성 인듐 염 및 수용성 인듐 착물이다. 이러한 인듐 이온 소스는 메탄설폰산, 에탄술폰산, 부탄 술폰산과 같은 알칸 술폰산의 인듐 염; 벤젠 술폰산 및 톨루엔 술폰산과 같은 방향족 술폰산의 인듐 염; 술파민산의 염; 술페이트 염; 인듐의 클로라이드 및 브로마이드 염; 니트레이트 염; 수산화물 염; 인듐 산화물; 플루오로보레이트 염; 시트르산, 아세토아세트산, 글리옥실산, 피루브산, 글리콜산, 말론산, 히드록삼산, 이미노디아세트산, 살리실산, 글리세르산, 숙신산, 말산, 타르타르산, 히드록시부티르산과 같은 카르복실 산의 인듐 염; 아르기닌, 아스파르트산, 아스파라긴, 글루탐산, 글리신, 글루타민, 류신, 라이신, 트레오닌, 이소류신 및 발린과 같은 아미노산의 인듐 염을 포함하지만, 이들에 한정되지는 않는다. 바람직하게는, 인듐 이온 소스는 황산, 설파민산, 알칸 술폰산, 방향족 술폰산 및 카르복실 산의 하나 이상의 인듐 염이다. 더 바람직하게는, 인듐 이온 소스는 황산 및 알칸 술폰산의 하나 이상의 인듐 염이다. 인듐 또는 인듐 합금 도금 욕에서 인듐 이온의 농도는 바람직하게는 2.5 g/ℓ 내지 100, 바람직하게는 5 내지 50 g/ℓ, 보다 바람직하게는 10 내지 30 g/ℓ의 범위이다.
인듐 또는 인듐 합금 도금 욕은 pH가 7 이하, 바람직하게는 pH가 -1 또는 0 내지 3이 되도록 적어도 하나의 산 및/또는 그의 염을 포함한다. 이러한 산은 메탄술폰산, 에탄술폰산과 같은 알칸 술폰산; 벤젠 술폰산 및 톨루엔술폰산과 같은 아릴 술폰산; 술파민산; 황산; 염산; 브롬화수소산; 붕불산; 붕산; 시트르산, 아세토아세트산, 글리옥실산, 피루브산, 글리콜산, 말론산, 히드록삼산, 이미노디아세트산, 살리실산, 글리세르산, 숙신산, 말산, 타르타르산, 및 히드록시부티르산과 같은 카르복실 산; 아르기닌, 아스파르트산, 아스파라긴, 글루탐산, 글리신, 글루타민, 류신, 라이신, 트레오닌, 이소류신 및 발린과 같은 아미노산을 포함하지만, 이들에 한정되지는 않는다. 위에서 언급된 산들의 하나 이상의 대응하는 염이 또한 사용될 수도 있다. 전형적으로, 하나 이상의 알칸 술폰산, 아릴 술폰산 및 카르복실 산이 산 또는 그의 염으로서 사용된다. 더욱 전형적으로, 하나 이상의 알칸 술폰산 및 아릴 술폰산 또는 이들의 대응하는 염이 사용된다. 하나 이상의 산 또는 그의 염의 농도는 0.1 내지 2mol/ℓ, 바람직하게는 0.2 내지 1.5mol/ℓ, 보다 바람직하게는 0.3 내지 1.25mol/ℓ의 범위이다.
대안적으로, 인듐 또는 인듐 합금 도금 욕은 알칼리성이며 7 보다 높은 pH를 갖는다. 다음으로, 인듐 또는 인듐 합금 도금 욕은 적어도 하나의 염기를 포함한다. 인듐 또는 인듐 합금 도금 욕에서 수산화 이온을 유리시키는 한 임의의 염기가 사용될 수 있다. 적합한 염기는 알칼리 수산화물, 알칼리 탄산염 및 암모니아이다. 바람직하게는, 인듐 또는 인듐 합금 도금 욕은 솔더 마스크 및 포토레지스트가 손상되는 것을 방지하기 때문에 산성이다.
인듐 또는 인듐 합금 도금 욕은 선택적으로, 적어도 하나의 할라이드 이온 소스를 포함한다. 이러한 할라이드 이온 소스는 수성 매질에서 할라이드 이온을 유리시키는 수용성 할라이드 염 또는 할라이드 착물이다. 알칼리 할라이드 염 및 할로겐화 수소가 특히 적합하다. 할로겐화 수소는 또한 산으로 작용할 수 있으며, 인듐 또는 인듐 합금 도금 욕에 사용되는 경우, 이중 기능성 (dual-functionality) 과 관련된다. 클로라이드 이온이 바람직하다. 할라이드 이온의 농도는 인듐 또는 인듐 합금 도금 욕에서 인듐 이온의 농도에 따라 선택된다. 할라이드 이온의 농도는 인듐 이온에 대한 할라이드 이온의 1 몰 당량 내지 인듐 이온에 대한 할라이드 이온의 10 몰 당량의 범위이다.
선택적으로, 인듐 또는 인듐 합금 도금 욕은 적어도 하나의 계면활성제를 포함한다. 조성물의 다른 성분과 상용성 (compatible) 인 임의의 계면 활성제가 사용될 수도 있다. 적어도 하나의 선택적 계면활성제는 비이온성, 양이온성, 음이온성 및 양쪽성 계면활성제로부터 선택된다. 이러한 선택적인 계면 활성제들은 통상적인 양으로 인듐 또는 인듐 합금 도금 욕에 포함된다. 바람직하게는, 이들은 0.1 g/ℓ 내지 20 g/ℓ, 바람직하게는 0.5/ℓ 내지 10 g/ℓ의 양으로 인듐 또는 인듐 합금 도금 욕에 포함된다. 이들은 상업적으로 입수할 수 있고, 문헌에 개시된 프로세스로부터 제조될 수도 있다.
인듐 또는 인듐 합금 도금 욕은 선택적으로, 인듐 이온들을 위한 적어도 하나의 킬레이트제를 포함한다. 이러한 인듐 이온을 위한 킬레이트 제는 말론산 및 타르타르 산과 같은 카르복실 산; 시트르산 및 말산 등의 히드록시 카르복실 산 및 그 염들을 포함하지만 이에 한정되지는 않는다. 에틸렌디아민 테트라아세트 산 (EDTA) 과 같은 인듐 이온을 위한 보다 강한 킬레이트 제가 사용될 수도 있다. 인듐 이온을 위한 킬레이트 제는 단독으로 사용될 수도 있거나 또는 그들의 조합이 사용될 수도 있다. 예를 들어, EDTA 와 같은 다양한 양의 비교적 강한 킬레이트 제가 전기도금에 이용가능한 인듐의 양을 제어하기 위하여 말론산, 시트르산, 말산 및 타르타르산과 같은 다양한 양의 하나 이상의 더 약한 킬레이트 제와 조합하여 사용될 수 있다. 인듐 이온을 위한 킬레이트 제는 통상적인 양으로 사용될 수도 있다. 통상적으로, 인듐 이온을 위한 킬레이트 제는 0.001 mol/ℓ 내지 3 mol/ℓ의 농도로 사용된다.
미국 특허 제 2,458,839 호의 교시에 따르면, 인듐 또는 인듐 합금 도금 욕의 스로잉 파워 (throwing power) 및/또는 형성된 인듐 또는 인듐 합금 층의 정밀도 (fineness) 를 개선하기 위해 글루코스가 첨가될 수도 있다.
선택적으로, 인듐 또는 인듐 합금 도금 욕은 적어도 하나의 레벨러를 포함한다. 레벨러 (Leveler) 는 폴리알킬렌 글리콜 에테르를 포함하지만 이에 한정되지는 않는다. 이러한 에테르는 디메틸 폴리에틸렌 글리콜 에테르, 디-터셔리 부틸 폴리에틸렌 글리콜 에테르, 폴리에틸렌/폴리프로필렌 디메틸 에테르 (혼합 또는 블록 공중합체) 및 옥틸 모노메틸 폴리알킬렌 에테르 (혼합 또는 블록 공중합체) 를 포함하지만, 이에 한정되는 것은 아니다. 이러한 레벨러는 종래의 양으로 포함된다. 전형적으로, 그러한 레벨러는 100 μg/ℓ 내지 500 μg/ℓ 의 양으로 포함된다.
선택적으로, 인듐 또는 인듐 합금 도금 욕은 적어도 하나의 담체 (carrier) 를 포함한다. 담체는 페난트롤린 및 그의 유도체, 예컨대 1,10-페난트롤린; 트리에탄올아민 및 그 유도체, 예컨대 트리에탄올아민 라우릴 술페이트; 나트륨 라우릴 술페이트 및 에톡시화 암모늄 라우릴 술페이트; 폴리에틸렌이민 및 이의 유도체, 예컨대 하이드록시프로필폴리에틸렌이민 (HPPEI-200); 및 알콕시화 중합체를 포함하지만, 이에 한정되지는 않는다. 이러한 담체는 통상적인 양으로 인듐 또는 인듐 합금 도금 욕에 포함된다. 전형적으로, 담체는 200 mg/ℓ 내지 5000 mg/ℓ 의 양으로 포함된다.
선택적으로, 인듐 또는 인듐 합금 도금 욕은 적어도 하나의 광택제 (brightener) 를 포함한다. 광택제는 3 (벤즈티아졸릴-2-티오)-프로필술폰산, 3-메르캅토프로판-1-술폰산, 에틸렌디티오디프로필술폰산, bis-(p-술포페닐)-디술파이드, bis-(ω-술포부틸)-디술파이드, bis-(ω-술포하이드록시프로필)-디술파이드, bis-(ω 술포프로필)-디술파이드, bis-(ω-술포프로필)-술파이드, 메틸-(ω-술포프로필)-디술파이드, 메틸-(ω-술포프로필)-트리술파이드, O-에틸-디티오탄산-S-(ω-술포프로필)-에스테르, 티오글리콜산, 티오인산-O-에틸-bis-(ω-술포프로필)-에스테르, 3-N,N-디메틸아미노디티오카르바모일-1-프로판술폰산, 3,3’-티오bis(1-프로판술폰산), 티오인산-tris-(ω-술포프로필)-에스테르 및 이들의 대응하는 염을 포함하지만, 이에 한정되지는 않는다. 전형적으로, 광택제는 0.01 mg/ℓ 내지 100 mg/ℓ, 바람직하게는 0.05 mg/ℓ 내지 10 mg/ℓ 의 양으로 포함된다.
인듐 또는 인듐 합금 도금 욕은 선택적으로, 적어도 하나의 제 2 환원 가능 금속 이온 소스를 포함한다. 환원 가능 금속 이온은 제공된 조건하에서 환원될 수 있는 금속 이온이며, 따라서 이들은 인듐과 함께 성막되어 인듐 합금을 형성한다. 이러한 제 2의 환원 가능 금속 이온 소스는 바람직하게는 알루미늄, 비스무트, 구리, 갈륨, 금, 납, 니켈, 은, 주석, 텅스텐 및 아연으로 이루어진 군으로부터 선택된다. 보다 바람직하게는, 이는 금, 비스무스, 은 및 주석으로부터 선택된다. 제 2 환원 가능 금속 이온 소스는 수용성 금속염 또는 수용성 금속 착물로서 인듐 또는 인듐 합금 도금 욕에 첨가될 수도 있다. 이러한 수용성 금속염 및 착물은 잘 알려져 있다. 많은 것들이 상업적으로 입수할 수 있거나, 또는 문헌의 기재로부터 제조될 수도 있다. 수용성 금속 염 및/또는 착물이 인듐 또는 인듐 합금 도금 욕에 1 중량 % 내지 5 중량 % 의 인듐 합금, 또는 이를테면 2 중량 % 내지 4 중량 %의 인듐 합금을 형성하기에 충분한 양으로 인듐 또는 인듐 합금 도금 욕에 첨가된다. 전형적으로, 수용성 금속 염은 인듐 합금이 1 중량 % 내지 3 중량 % 의 합금 금속을 갖는 양으로 인듐 조성물에 첨가된다.
3 중량 % 이하의 합금 금속의 양은 TIM 고온 내식성 및 실리콘 칩 및 특히 플립 칩과 같은 기판에 대한 젖음 및 본딩을 향상시킬 수 있다. 또한, 은, 비스무스 및 주석과 같은 합금 금속은 인듐과 함께 저 융점 공정 (eutectic) 을 형성하여 이들을 솔더 응용에 더욱 더 유용하게 만든다. 적어도 하나의 제 2 환원 가능 금속 이온 소스는 선택적으로, 0.01 g/ℓ 내지 15 g/ℓ, 또는 이를테면 0.1 g/ℓ 내지 10 g/ℓ, 또는 이를테면 1 g/ℓ 내지 5 g/ℓ 의 양으로 인듐 조성물에 포함된다.
인듐 또는 인듐 합금 도금 욕은 인듐 이온만을 포함하고 다른 의도적으로 첨가된 환원 가능 금속 이온을 포함하지 않는 것이 바람직한데, 이는 성막 프로세스를 용이하게 하기 때문이다 (기술적 원료에 일반적으로 존재하는 미량의 불순물을 무시). 이것은 본 발명의 이 바람직한 실시형태의 맥락에서 99 중량 % 이상의 환원 가능 금속 이온이 인듐 이온이라는 것을 의미할 것이다. 이것은 일반적으로, 추가의 환원 가능 금속 이온이 개별 성막 및 스트리핑 단계를 위한 전위에 영향을 줄 수도 있으므로 성막 및 스트리핑 프로세스를 용이하게 한다.
본 발명에 따른 방법 동안 인듐 또는 인듐 합금 도금 욕의 온도는 인듐 또는 인듐 합금 도금 욕의 융점 내지 비등점의 범위이다. 전형적으로, -20 ℃ 내지 80 ℃, 바람직하게는 5 내지 50 ℃, 더욱 바람직하게는 10 내지 40 ℃, 더욱 더 바람직하게는 15 내지 35 ℃이다.
인듐 또는 인듐 합금 도금 욕은 바람직하게는 본 발명에 따른 방법 동안 교반된다. 교반 (agitation) 은 공기 또는 비활성 가스와 같은 가스 피드, 인듐 또는 인듐 합금 도금 욕의 성분을 보충하기 위한 것들과 같은 액체 피드, 젓기 (stirring), 인듐 또는 인듐 합금 도금 욕에서 적어도 하나의 기판 또는 적어도 하나의 전극의 이동, 또는 당업계에 공지된 임의의 다른 수단에 의해 제공될 수 있다.
금속 또는 금속 합금 표면은 당업계에 공지된 임의의 수단에 의해 인듐 또는 인듐 합금 도금 욕과 접촉될 수 있다. 바람직하게는, 이는 프로세스를 용이하게 하기 위해 기판을 인듐 또는 인듐 합금 도금 욕에 침지시킴으로써 접촉된다.
이어서, 인듐 또는 인듐 합금의 성막이 단계 ii.c.
ii.c. 상기 기판과 적어도 하나의 애노드 사이에 전류를 인가하는 단계 동안 수행된다.
단계 ii. 에서의 인듐 또는 인듐 합금의 전해 성막은 개방 회로 전위보다 더 캐소드성 전위 (cathodic potential) 를 사용하는 포텐쇼스태틱 인듐 성막 프로세스이다.
인듐 또는 인듐 합금의 전해 성막을 위한 바람직한 전위는 -0.8V 내지 -1.4V, 더 바람직하게는 -0.85V 내지 -1.3V, 더욱 더 바람직하게는 -0.9 내지 -1.2V 의 범위이다.
인듐 또는 인듐 합금의 전해 성막을 위한 시간은 인듐 또는 인듐 합금 도금 욕, 성막에 사용되는 온도 및 전위와 같은 다양한 인자에 의존한다. 인듐 또는 인듐 합금의 전해 성막을 위한 시간은 바람직하게는 0.1 내지 60 초, 보다 바람직하게는 1 내지 45 초, 더욱 더 바람직하게는 5 내지 30 초 범위이다. 이 지속시간은 금속 또는 금속 합금 표면 상에 제 1 인듐 또는 인듐 합금 층을 제공한 다음, 성막된 인듐 또는 인듐 합금 및 금속 또는 금속 합금 표면의 복합 상 층의 형성을 즉시 야기하기에 충분하다. 도금 시간이 길어지면 (가능할지라도) 더 두꺼운 제 1 인듐 또는 인듐 합금 층을 야기하는데, 이들은 유익한 효과를 낳는 것이 아니라 후속 단계 iii. 에서 제거되어야 한다. 또한, 도금 시간이 너무 길면 (후속 단계에서 제거되지 않는 한) 조도 (roughness) 값이 높은 섬 모양의 인듐 또는 인듐 합금 구조가 생긴다.
바람직하게는, 가용성 인듐 애노드는 인듐 이온을 보충하고 따라서 효율적인 인듐 성막을 위해 허용 가능한 수준으로 상기 이온의 농도를 유지시키는데 사용되므로 본 발명에 따른 방법에서 사용된다.
다음으로, 단계 iii. 에서, 복합 상 층으로 형성되지 않은 제 1 인듐 또는 인듐 합금 층의 부분이 전체적으로 또는 부분적으로 제거된다. 도 1D 에서, 복합 상 층으로 형성되지 않은 제 1 인듐 또는 인듐 합금 층의 전체 제거가 도시되어 있다. 적어도 하나의 금속 또는 금속 합금 표면 (이 도면에서는 하이라이트되지 않음) 을 갖는 기판 (100) 은 복합 상 층 (102) 에 의해 피복된다.
단계 iii. 에서 얻어진 표면 (102a) 는 제 1 인듐 또는 인듐 합금 층 (예컨대, 도 1C의 103) 보다 덜 거친 것을 특징으로 한다.
단계 iii. 에서 복합 상 층으로 형성되지 않은 제 1 인듐 또는 인듐 합금 층의 적어도 일부의 제거는 바람직하게는 전해 스트리핑 프로세스이다. 스트리핑 (stripping) 은 본 발명의 맥락에서, 인듐 또는 인듐 합금 층의 금속 인듐 또는 인듐 합금의 전기 화학적 용해가 이를 용해된 인듐 이온 (그리고 가능하게는 인듐 합금이 스트리핑된 경우 다른 이온) 으로 변환시키는 것을 의미한다. 복합 상 층으로 형성되지 않은 제 1 인듐 또는 인듐 합금 층의 (적어도 일부의) 스트리핑은 갈바노스태틱 스트리핑 프로세스 또는 포텐쇼스태틱 스트리핑 프로세스이다. 바람직하게는, 포텐쇼스태틱 스트리핑 프로세스가 사용되는데, 왜냐하면 이것은, 특히 금속간 상 (intermetallic phase) 이 형성되는 경우, 단계 ii. 에서 형성된 복합 상 층을 의지와 상관 없이 스트리핑할 위험성을 없애기 때문이다. 유리하게는, 단계 ii. 에서 형성된 복합 상 층이 금속간 상인 경우, 이를 의지와 상관 없이 스트리핑할 위험성이, 금속간 상을 스트리핑하는데 필요한 전위가 인듐 또는 인듐 합금의 스트리핑에 필요한 전위보다 보통 더 애노드성 (anodic) 이므로, 감소된다. 이것은 용이한 프로세스 제어를 허용한다. 따라서 바람직하게는, 프로세스의 단계 iii. 에서 실질적으로 복합 상 층이 제거되지 않다. 실질적으로 제거되지 않는다는 것은 본 발명의 맥락에서, 90 중량% 보다 많은 복합 상 층이 단계 ⅲ. 후에 남으며, 더욱 바람직하게는 95 중량% 보다 많은, 더욱 더 바람직하게는 99 중량% 보다 많은, 가장 바람직하게는 모든 복합 상 층이 단계 iii. 후에 남는 것으로 이해된다.
유리하게는, 포텐쇼스태틱 스트리핑 프로세스를 사용하는 것이 본 발명에 따른 프로세스를 용이하게 하고 이 단계의 엄격한 프로세스 제어 (예를 들면, 시간 제어) 에 대한 필요성을 불요하게 만든다.
위에 약술된 바와 같이, 특히 금속간 상에 대해, 복합 상 층을 제거하는 데 필요한 전위는 인듐을 스트리핑하는 데 필요한 전위보다 더 애노드성 전위를 갖는다.
전형적으로, 포텐쇼스태틱 스트리핑 프로세스는 0 내지 -0.6V, 바람직하게는 -0.2 내지 -0.4V 범위의 전위를 사용한다.
스트리핑 프로세스에 필요한 시간은 제거될 인듐 또는 인듐 합금의 양 (즉, 인듐 또는 인듐 합금 층의 두께) 및 인가된 전위와 같은 다양한 파라미터에 의존한다. 전해 스트리핑 프로세스를 위한 시간은 바람직하게는 0.1 초로부터 복합 상 층으로 형성되지 않은 실질적으로 모든 인듐이 제거될 때까지의 범위이다. 실질적으로 모든 인듐은 이 맥락에서, 복합 상 층으로 형성되지 않은 90 중량% 이상의, 바람직하게는 95 중량% 이상의, 더욱 바람직하게는 99 중량% 이상의 인듐을 의미한다. 단계 iii. 에서, 복합 상 층으로 형성되지 않은 인듐 또는 인듐 합금 인듐의 적어도 90 중량% 가 제거되는 것이 바람직하며; 상기 인듐 또는 인듐 합금의 95 중량% 이상, 더욱 더 바람직하게는 99 중량% 이상이 단계 iii. 에서 제거되는 것이 더욱 바람직하다. 후자는 - 특히 금속간 상이 형성되는 경우 - (포텐쇼미터에 의해 측정되는) 애노드성 전류가 떨어지면 수행된다. 일반적으로, 0.1 내지 60 초이면 충분하다; 1 내지 45 초가 바람직하게 사용된다. 보다 바람직하게는, 전해 스트리핑 프로세스를 위한 시간은 5 내지 30 초의 범위이다.
바람직하게는, 복합 상 층으로 형성되지 않은 인듐 또는 인듐 합금 인듐 40 nm 미만, 보다 바람직하게는 20 nm 미만, 더욱 더 바람직하게는 15 nm 미만, 더 더욱 바람직하게는 5 nm 미만, 특히 바람직하게는 3 nm 미만이 단계 iii. 후에 남는다. 가장 바람직하게는, 복합 상 층으로 형성되지 않은 모든 인듐 또는 인듐 합금 인듐이 단계 iii. 동안 제거된다.다음으로, 단계 iv. 에서, 제 2 인듐 또는 인듐 합금 층이 단계 iii. 에서 얻어진 표면의 적어도 일부 상에 성막된다.
이것은 도 1E 에 나타나 있다. 적어도 하나의 금속 또는 금속 합금 표면을 갖는 기판은 먼저 복합 상 층 (102) 에 의해 피복되고 다음으로, 단계 iii. 에서 얻어진 표면 상에 형성된 제 2 인듐 또는 인듐 합금 층 (104) 에 의해 피복된다. (이는 이 도면에서 복합 상 층의 표면에 대응함).
단계 iv. 에서의 인듐 또는 인듐 합금의 성막은 당업계에서의 임의의 공지된 수단에 의해 가능하다. 단계 iv. 에서의 인듐 또는 인듐 합금의 성막은 전해 성막, 무전해 성막, 화학 기상 증착 또는 물리 기상 증착에 의해 수행된다. 유용한 무전해 인듐 또는 인듐 합금 도금 욕은 예를 들어 미국 특허 제 5,554,211 (A) 호에 개시되어 있다.
바람직하게는, 단계 iv. 에서의 제 2 인듐 또는 인듐 합금 층의 성막은 전해 성막에 의해 수행된다. 이것은 전체 프로세스의 모든 인듐 또는 인듐 합금 성막 및 제거 단계들이 단일 인듐 또는 인듐 합금 도금 욕에서 실행될 수 있게 한다. 단일 인듐 또는 인듐 합금 도금 욕에서 본 발명에 따른 전체 프로세스의 모든 인듐 또는 인듐 합금 성막 및 제거 단계들을 수행하는 것이 바람직한데, 이것은 예를 들어, 생산 라인을 단축시키는 것처럼, 전체적인 프로세스를 보다 효율적으로 만들기 때문이다.
단계 ii. 와 유사하게, 단계 iv. 는 단계 ii.a. 내지 ii.c. 에 대응하거나 동일한 유사 단계들 iv.a 내지 iv.c 를 포함할 수도 있다. 전술한 바와 같이, 단계 ii.a 및 iv.a 의 인듐 또는 인듐 합금 도금 욕은 바람직하게는 동일하다. 또한, 기판은 모든 인듐 또는 인듐 합금 성막 및 제거 단계 (단계 ii. 및 iv. 를 포함) 를 위해 인듐 또는 인듐 합금 도금 욕에 남을 수도 있다.
바람직하게는, 제 2 인듐 또는 인듐 합금 층의 전해 성막은 개방 회로 전위보다 더 캐소드성 전위를 사용하는 포텐쇼스태틱 성막 프로세스이다.
단계 iv. 에서의 제 2 인듐 또는 인듐 합금 층의 전해 성막을 위한 바람직한 전위는 -0.8V 내지 -1.4V, 더 바람직하게는 -0.85V 내지 -1.3V, 더욱 더 바람직하게는 -0.9 내지 -1.2V 의 범위이다.
단계 iv. 에서의 제 2 인듐 또는 인듐 합금 층의 전해 성막을 위한 시간은 바람직하게는 0.1 초로부터 인듐 층의 원하는 두께가 얻어 질 때까지의 범위이다. 이는 바람직하게는 1 내지 60 초, 보다 바람직하게는 5 내지 30 초이다.
본 발명의 바람직한 실시형태에서, 단계 ii. 및 단계 iv. 에서의 인듐 또는 인듐 합금의 전해 성막은 개방 회로 전위보다 더 캐소드성 전위 (cathodic potential) 를 사용하는 포텐쇼스태틱 인듐 성막 프로세스이다. 단계 ii. 에서 인듐 또는 인듐 합금의 전해 성막에 사용되는 전위, 및 단계 iv. 에서 인듐 또는 인듐 합금의 전해 성막에 사용되는 전위는 동일한 것이 더욱 바람직한데, 왜냐하면 이것이 프로세스 제어를 용이하게 하기 때문이다.
본 발명에 따른 프로세스에 단계들 v. 와 vi.
v. 제 2 인듐 또는 인듐 합금 층을 부분적으로 또는 전체적으로 제거하는 단계;
vi. 단계 v. 에서 얻어진 표면의 적어도 일부 상에 제 3 인듐 또는 인듐 합금을 성막하는 단계
를 포함시키는 것은 선택적이다.
단계 v. 및 vi. 는 단계 iv. 가 완료된 후에 프로세스에 포함된다. 또한, 본 발명의 수단 내에서, 단계 v. 및 vi. 를, 1회보다 많이, 반복하여, 금속간 상과 인듐 또는 인듐 합금 층의 원하는 두께가 얻어질 때까지 제 4, 제 5 또는 임의의 더 높은 차수의 인듐 또는 인듐 합금 층을 형성하는 것이 가능하다. 제 2 인듐 또는 인듐 합금 층 (또는 임의의 더 높은 차수의 인듐 또는 인듐 합금 층) 만을 부분적으로 제거하여 인듐 또는 인듐 합금 성막물을 구축하는 것이 바람직하다. 부분적으로라 함은 단계 iv. 에서 성막된 인듐 또는 인듐 합금의 적어도 20 중량 % 또는 40 중량 % 또는 60 중량 % 또는 80 중량 % 가 개질된 표면에 남는다는 것을 의미한다.
단계 iii. 를 위해 주어진 파라미터는 단계 v. (또는 그의 임의의 반복) 에 유용하다. 또한 단계 iv. 를 위한 파라미터는 단계 vi. (또는 그의 임의의 반복) 에 사용될 수 있다.
복합 상 층과 그 위 모든 인듐 또는 인듐 합금 층들의 합한 두께는 바람직하게는 1 내지 1000 nm, 보다 바람직하게는 50 내지 800 nm, 그리고 더욱 더 바람직하게는 100 내지 500 nm의 범위이다.
그 프로세스는 주어진 순서로 수행되는 하기 단계들
i. 적어도 하나의 금속 또는 금속 합금 표면을 갖는 기판을 제공하는 단계;
i.a. 선택적으로, 적어도 하나의 금속 또는 금속 합금 표면의 전처리 단계;
ii. 상기 표면의 적어도 일부 상에 제 1 인듐 또는 인듐 합금 층을 전해 성막함으로써 복합 상 층이 상기 표면의 금속 또는 금속 합금의 부분과 제 1 인듐 또는 인듐 합금 층의 부분으로 형성되는 단계;
iii. 복합 상 층으로 형성되지 않은 제 1 인듐 또는 인듐 합금 층을 전체적으로 또는 부분적으로 전해 스트리핑하는 단계;
iv. 단계 ⅲ. 에서 얻어진 표면의 적어도 일부 상에 제 2 인듐 또는 인듐 합금 층을 성막하는 단계;
v. 선택적으로, 제 2 인듐 또는 인듐 합금 층을 부분적으로 또는 전체적으로 전해 스트리핑하는 단계; 및
vi. 선택적으로, 단계 v. 에서 얻어진 표면의 적어도 일부 상에 제 3 인듐 또는 인듐 합금 층을 성막하는 단계
를 포함하는 것이 바람직하다.
보다 바람직하게, 제 2 인듐 또는 인듐 합금 층의 성막은 단계 iv. 에서 인듐 또는 인듐 합금의 전해 성막이다. 이것은 또한 임의의 추가의 인듐 또는 인듐 합금 성막의 형성 (이를테면, 단계 vi. 등) 에 적용된다.
도 2는 개략적인 전류-전압 곡선을 보여준다. 이 곡선에서, 전해 인듐 또는 인듐 합금 성막 및 그의 스트리핑을 위한 바람직한 전위 범위가 도시되어 있다.
단계 ii. 및/또는 단계 iv. 에서의 인듐 또는 인듐 합금의 바람직한 전해 성막은 개방 회로 전위보다 더 캐소드성 전위 (cathodic potential) 를 사용하는 포텐쇼스태틱 인듐 성막 프로세스들이다. 바람직하게는, 인듐 또는 인듐 합금의 전해 성막을 위해 채용된 전위는 전류-전압 곡선의 최소치로부터 전류-전압 곡선의 더 캐소드성 변곡점 또는 더 캐소드성 국부 최대치까지의 범위이다. 곡선의 최소치는 개방 회로 전위보다 더 캐소드성이다. 위에서 정의된 범위내의 전위를 선택함으로써, 수소의 형성이 최소화되어, 전체 공정을 보다 효율적으로 만든다.
복합 상 층, 특히 금속간 상을 제거하는 데 필요한 전위는 인듐을 스트리핑하는 데 필요한 전위보다 더 애노드성 전위를 갖는다. 바람직하게는, 개방 회로 전위보다 더 애노드성 전위를 갖는 포텐쇼스태틱 스트리핑 프로세스가 사용된다. 포텐쇼스태틱 스트리핑 프로세스를 위한 전위는 보다 바람직하게는, 개방 회로 전위로부터, 전압 축과의 전류-전압 곡선의 교차점 (개방 회로 전위보다 더 애노드성임) 또는 다음 국부 최소치까지의 범위이다. 이 바람직한 범위는 매끄러운 인듐 층의 성막에 필요한 복합 상 층 (또는 금속간 상) 을 제거하지 않고 인듐 또는 인듐 합금 층의 선택적 스트리핑을 가능하게 한다.
예상치 않게도, 복합 상 층 상의 그리고 특히 금속간 상들 상의 인듐 또는 인듐 합금의 성막은 매끄러운 인듐 또는 인듐 합금 성막물을 낳는다는 것을 알아냈다. 섬 모양 구조의 형성은 현저하게 감소되거나 또는 완전히 방지될 수 있다 (예 1 과 2 비교). 이러한 매끄러운 인듐 또는 인듐 합금 성막물은 다양한 응용에, 특히 플립 칩 기기와 같은 전자 산업 및 솔더 접속들의 형성에 유용하다.
단일 인듐 또는 인듐 합금 도금 욕만이 본 발명에 따른 전체 프로세스를 수행하는데 요구된다는 것이 본 발명의 이점이다. 전위 (그리고 따라서 성막/스트리핑의 모드) 를 변화시킴으로써, 본 발명에 따른 전체 프로세스는 단일 인듐 또는 인듐 합금 도금 욕에서 수행될 수 있다.
본 발명에 따른 방법은 선택적으로 추가의 헹굼 (rinsing) 및 건조 단계들을 포함한다. 헹굼은 일반적으로 물과 같은 용매로 행해진다. 건조는 기판을 고온 공기 스트림 처리하거나 고온 로에 두는 것과 같은 당업계에 공지된 임의의 수단에 의해 달성될 수 있다.
본 발명에 따른 방법은 다음으로 -이 순서로 - 이루어지는 적어도 하나의 금속 또는 금속 합금 표면을 갖는 물품을 제공하는데 유용하다
a) 적어도 하나의 금속 또는 금속 합금 표면;
b) 인듐 또는 인듐 합금 및 상기 표면으로부터의 금속 또는 금속 합금으로 형성되는 복합 상 층; 및
c) 본 발명에 따른 방법에 의해 형성되는 하나 이상의 인듐 또는 인듐 합금 층.
상기 층 어레이를 포함하는 기판은 본 명세서에서 "완성된 기판" 으로 지칭된다.
바람직하게는, 완성된 기판은 인듐 또는 인듐 합금 및 기판의 금속 또는 금속 합금 표면으로부터의 금속 또는 금속 합금으로 제조된 금속간 상을 포함한다.
완성된 기판에서의 복합 상 층과 조합한 하나 이상의 인듐 또는 인듐 합금 층은 바람직하게는 1 내지 1000 nm, 보다 바람직하게는 50 내지 800 nm, 더욱 더 바람직하게는 100 내지 500 nm 의 두께를 갖는다. 완성된 제품은 본 발명에 따른 프로세스에 의해 제조된다.
이하의 비제한적 예들은 본 발명을 더 설명한다.
실시예
일반 절차
샘플로서 Ni-시트 또는 Ni-도금된 황동-시트가 사용되었고 이들은 Galvano-Tape (비닐 테이프 471, 3M Corp. 에 의해 제공됨) 를 이용하여 원하는 개방 영역 크기로 테이핑되었다.
기판 ("샘플" 이라고 함) 의 니켈 표면은 4 cm2 의 면적을 포함한다. 인듐 또는 인듐 합금을 그 위에 성막하기 전에, 샘플들을 통상적인 수단, 즉 탈지 및 10 % HCl에 의한 소프트 피클링 (soft pickling) 에 의해 세정하고 에칭하였다. 산성 인듐 또는 인듐 합금 도금 욕에서 샘플을 처리하면 Ni 표면을 충분히 활성화시키기 때문에 니켈-스트라이크 성막에 의해 대개 행해지는 바처럼 Ni 표면의 강한 활성화는 이 경우에 필요하지 않았다. 탈이온수로 최종 헹굼 후, 샘플들은 사용할 준비가 되었다.
전기화학적 분석 (개방 회로 전위를 결정하는 단계에 관한 것이다)
Nova 소프트웨어에 의해 제어되는 Autolab 포텐쇼스태트 (Metrohm) 가 전기화학적 연구를 위한 전원 (power source) 으로 사용되었다. 전류 대 전압 곡선은 Ag+│AgCl-레퍼런스 대비 10mV/s의 스위프 율 (sweep rate) 에서 3 전극 셋업을 사용하여 기록되었다.
표면 조도
인듐 또는 인듐 합금 층의 토포그래피는 백색 광 간섭계 (Atos GmbH) 를 사용하여 특성화되었다. 표면 조도를 결정하기 위한 이미지 크기는 60x60 μm의 면적을 가졌다. 표면 조도는 NanoScope Analysis 소프트웨어로 계산되었다. 토포그래피 데이터로부터 추론된 값은 평균 조도 Sa 와 대응하도록 주어진다. 표면 조도는 조도가 일반적으로 가장 뚜렷한 샘플의 중심에서 측정되었다.
층 두께
층 두께는 XRF 기구 Fischerscope XDV-SDD (Helmut Fischer GmbH, Germany) 를 사용하여 XRF에 의해 각 기판의 5개 지점에서 측정되었다. 성막물의 층상 구조를 가정함으로써, 층 두께는 이러한 XRF 데이터로부터 계산될 수 있다.
예 1 (비교)
인듐 술페이트 105g/ℓ, 나트륨 술파메이트 150g/ℓ, 술파민산 26.4g/ℓ, 염화나트륨 45.8g/ℓ, 글루코스 8.0g/ℓ 및 트리에탄올 아민 2.3g/ℓ을 함유하는 수성 인듐 또는 인듐 합금 도금 욕이, 모든 성분을 탈 이온수에 용해시킴으로써 제조되었다.
도 3에서, 샘플에 직접 적용했을 때, 위에서 언급한 욕의 전류-전압 곡선이 도시되어 있다. 이 전류-전압 곡선은, -1.1V 로 결정된 인듐의 성막을 위한 유용한 작업 전위를 식별하는데 사용되었다.
다음으로, 니켈 표면을 갖는 기판 (샘플) 을 20 ℃에서 상기 인듐 또는 인듐 합금 도금 욕에 침지하여 그 위에 인듐을 성막했다. 인듐 성막을 위한 전위는 -1.1V 이었다. 0.55 C/cm2 의 전기 전하가 인가될 때까지 성막을 계속하였다. 이어서, 샘플을 인듐 또는 인듐 합금 도금 욕에서 꺼내고, 헹구고 건조시켰다.
이 인듐 성막 후, 샘플을 분석하였다. 샘플의 표면은 평균 조도가 Sa = 180 nm 이었다. 표면은 광택이 없는 흐릿한 외관을 가졌다. 표면 토포그래피 (도 4A) 로부터, 표면은 섬 모양 구조들을 가지고 있음을 알 수 있다. 높이가 수백 나노미터인 (또는 심지어 1 μm 를 넘는) 인듐 구조들이 많이 있으며 인듐이 전혀 성막되지 않았거나 훨씬 적게 성막된 영역들이 많이 있다.
예 2 (본 발명)
니켈 표면을 갖는 기판 (샘플) 을 20 ℃에서 예 1 의 인듐 또는 인듐 합금 도금 욕에 침지하여 그 위에 인듐을 성막했다. 인듐 성막을 위한 전위는 -1.1V 이었다 (단계 ii.). 15 초 후, 전위는 -0.3 V 로 변경되어 복합 상 층으로부터 인듐을 스트리핑한다 (단계 iii.). 복합 상 층으로 형성되지 않은 실질적으로 모든 인듐이 제거되었음을 나타내는 전류가 일정해지자 마자, 전위는 다시 -1.1V 로 변경되었다. 0.55 C/cm2 의 전체 전기 전하가 인가될 때까지 성막을 계속하였다 (단계 iv.). 이어서, 샘플을 인듐 또는 인듐 합금 도금 욕에서 꺼내고, 헹구고 건조시켰다.
도 3에 도시된 전류-전압 곡선으로부터, 인듐의 성막 및 스트리핑을 위한 유용한 작업 전위가 얻어질 수 있다. 이 인듐 성막 후, 샘플을 분석하였다. 육안 검사로부터, 표면은 비교 예 1에서 얻어진 샘플 표면보다 훨씬 더 고르고 훨씬 덜 흐릿했다. 샘플의 표면은 평균 조도가 Sa = 111 nm 이었다.
표면 토포그래피로부터, 표면이 비교 예의 표면보다 훨씬 더 균일하다는 것을 알 수 있다. 인듐이 복합 상 층에 성막되었기 때문에 섬 모양 구조들이 얻어지지 않았다.
예 3 (비교)
예 1에서 약술된 프로세스를 반복했고, 루테늄 표면을 갖는 기판 상에 인듐이 성막되었다. 전류-전압 곡선이, 이 경우 -1.4 V 로 결정된 인듐의 성막을 위한 유용한 작업 전위를 식별하는데 사용되었다. 그 이외에는, 예 1에 주어진 것과 동일한 파라미터 및 동일한 수성 인듐 또는 인듐 합금 도금 욕을 사용하였다. 샘플의 표면은 평균 조도 Sa = 75.3nm 이고 상대 표면 면적 증가 (RSAI) 는 13.7 % 이었다.
예 4 (본 발명)
예 2에서 약술된 프로세스를 반복했고, 루테늄 표면을 갖는 기판 상에 인듐이 성막되었다. 전류-전압 곡선이, 이 경우 -1.4 V 로 결정된 인듐의 성막을 위한 유용한 작업 전위를 식별하는데 사용되었다. 그 이외에는, 예 2에 주어진 것과 동일한 파라미터 및 동일한 수성 인듐 또는 인듐 합금 도금 욕을 사용하였다. 샘플의 표면은 평균 조도 Sa = 49.1 nm 이고 상대 표면 면적 증가 (RSAI) 는 3.1% 이었다.
본 발명의 실시 예에서 수득된 평균 조도는 각각의 비교 예 3으로부터 수득된 값보다 약 35 % 더 작았다.
예 5 (비교)
예 1에서 약술된 프로세스를 반복했고, CoWP (코발트 텅스텐 인 합금) 표면을 갖는 기판 상에 인듐이 성막되었다. 전류-전압 곡선이, 이 경우 -1.2 V 로 결정된 인듐의 성막을 위한 유용한 작업 전위를 식별하는데 사용되었다. 그 이외에는, 예 1에 주어진 것과 동일한 파라미터 및 동일한 수성 인듐 또는 인듐 합금 도금 욕을 사용하였다. 샘플의 표면은 평균 조도가 Sa = 80 nm 이었다.
예 6 (본 발명)
예 2에서 약술된 프로세스를 반복했고, CoWP (코발트 텅스텐 인 합금) 표면을 갖는 기판 상에 인듐이 성막되었다. 전류-전압 곡선이, 이 경우 -1.2 V 로 결정된 인듐의 성막을 위한 유용한 작업 전위를 식별하는데 사용되었다. 그 이외에는, 예 2에 주어진 것과 동일한 파라미터 및 동일한 수성 인듐 또는 인듐 합금 도금 욕을 사용하였다. 샘플의 표면은 평균 조도가 Sa = 61 nm 이었다.
본 발명의 실시 예에서 수득된 평균 조도는 각각의 비교 예 5 로부터 수득된 값보다 약 24% 더 작았다.
예 7 (비교)
예 5에 약술된 프로세스를 반복하였고, CoWP (코발트 텅스텐 인 합금) 표면을 갖는 기판 상에 인듐이 성막되었지만, 인듐의 성막을 위한 작업 전위는 이 경우 -1.4V 로 설정되었다. 그 이외에는, 예 5에 주어진 것과 동일한 파라미터 및 동일한 수성 인듐 또는 인듐 합금 도금 욕을 사용하였다. 샘플의 표면은 평균 조도가 Sa = 64 nm 이었다.
예 8 (본 발명)
예 6에 약술된 프로세스를 반복하였고, CoWP (코발트 텅스텐 인 합금) 표면을 갖는 기판 상에 인듐이 성막되었지만, 인듐의 성막을 위한 작업 전위는 이 경우 -1.4 V 로 설정되었다. 그 이외에는, 예 6에 주어진 것과 동일한 파라미터 및 동일한 수성 인듐 또는 인듐 합금 도금 욕을 사용하였다. 샘플의 표면은 평균 조도가 Sa = 39 nm 이었다.
본 발명의 실시 예에서 수득된 평균 조도는 각각의 비교 예 7 로부터 수득된 값보다 약 39% 더 작았다.
예 9 (비교)
예 1에서 약술된 프로세스를 반복했고, 팔라듐 표면을 갖는 기판 상에 인듐이 성막되었다. 전류-전압 곡선이, 이 경우 -1.2 V 로 결정된 인듐의 성막을 위한 유용한 작업 전위를 식별하는데 사용되었다. 그 이외에는, 예 1에 주어진 것과 동일한 파라미터 및 동일한 수성 인듐 또는 인듐 합금 도금 욕을 사용하였다. 샘플의 표면은 평균 조도가 Sa = 30.3 nm 이었다.
예 10 (본 발명)
예 2에서 약술된 프로세스를 반복했고, 팔라듐 표면을 갖는 기판 상에 인듐이 성막되었다. 전류-전압 곡선이, 이 경우 -1.2 V 로 결정된 인듐의 성막을 위한 유용한 작업 전위를 식별하는데 사용되었다. 그 이외에는, 예 2에 주어진 것과 동일한 파라미터 및 동일한 수성 인듐 또는 인듐 합금 도금 욕을 사용하였다. 샘플의 표면은 평균 조도가 Sa = 28.7 nm 이었다. 작업 전위가 -1.3V 로 설정된 경우, 평균 조도가 Sa = 27.8nm 이었다.
본 발명의 실시 예에서 수득된 평균 조도는 각각의 비교 예 9 로부터 수득된 값보다 각각 약 5.5% 및 9% 더 작았다.
본 발명의 다른 실시형태들이 본 명세서의 고려 또는 본 명세서에 개시된 본 발명의 실시로부터 당업자에게 명백해질 것이다. 본 명세서 및 예들은 예들로서만 고려되도록 의도되었으며, 본 발명의 진정한 범위는 이하의 청구항들에 의해서만 정의된다.

Claims (20)

  1. 인듐 또는 인듐 합금의 성막을 위한 방법으로서,
    i. 적어도 하나의 금속 또는 금속 합금 표면을 갖는 기판을 제공하는 단계;
    ii. 상기 표면의 적어도 일부 상에 제 1 인듐 또는 인듐 합금 층을 성막함으로써 복합 상 층이 상기 금속 또는 금속 합금 표면의 부분과 상기 제 1 인듐 또는 인듐 합금 층의 부분으로 형성되는 단계;
    iii. 상기 복합 상 층으로 형성되지 않은 상기 제 1 인듐 또는 인듐 합금 층의 부분을 전체적으로 또는 부분적으로 제거하는 단계;
    iv. 단계 ⅲ. 에서 얻어진 상기 표면의 적어도 일부 상에 제 2 인듐 또는 인듐 합금 층을 성막하는 단계
    를 포함하는, 인듐 또는 인듐 합금의 성막을 위한 방법.
  2. 제 1 항에 있어서,
    상기 적어도 하나의 금속 또는 금속 합금 표면은 구리 또는 구리 합금으로 이루어지지 않는 것을 특징으로 하는 인듐 또는 인듐 합금의 성막을 위한 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 복합 상 층은 실질적으로 스트리핑되지 않는 것을 특징으로 하는 인듐 또는 인듐 합금의 성막을 위한 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    단계 ii. 에서 얻어진 상기 제 1 인듐 또는 인듐 합금 층과 상기 복합 상 층의 합한 두께는 0.1 내지 500 nm 범위인 것을 특징으로 하는 인듐 또는 인듐 합금의 성막을 위한 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    단계 ⅱ. 에서 상기 제 1 인듐 또는 인듐 합금 층이 인듐 또는 인듐 합금의 전해 성막에 의해 형성되는 것을 특징으로 하는 인듐 또는 인듐 합금의 성막을 위한 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    단계 iii. 에서, 상기 복합 상 층으로 형성되지 않은 상기 제 1 인듐 또는 인듐 합금 층의 적어도 90 중량%가 제거되는 것을 특징으로 하는 인듐 또는 인듐 합금의 성막을 위한 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    단계 iii. 에서 얻어진 상기 표면은 상기 제 1 인듐 또는 인듐 합금 층보다 덜 거친 것을 특징으로 하는 인듐 또는 인듐 합금의 성막을 위한 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    단계 iv. 에서의 인듐 또는 인듐 합금의 성막은 전해 성막, 무전해 성막, 화학 기상 증착 또는 물리 기상 증착에 의해 수행되는 것을 특징으로 하는 인듐 또는 인듐 합금의 성막을 위한 방법.
  9. 제 8 항에 있어서,
    단계 iv. 에서 제 1 인듐 또는 인듐 합금의 성막은 인듐 또는 인듐 합금의 전해 성막인 것을 특징으로 하는 인듐 또는 인듐 합금의 성막을 위한 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 복합 상 층으로 형성되지 않은 상기 제 1 인듐 또는 인듐 합금 층의 제거는 갈바노스태틱 스트리핑 프로세스 또는 포텐쇼스태틱 스트리핑 프로세스인 것을 특징으로 하는 인듐 또는 인듐 합금의 성막을 위한 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 방법은
    - 개방 회로 전위의 결정 단계
    를 포함하는 것을 특징으로 하는 인듐 또는 인듐 합금의 성막을 위한 방법.
  12. 제 10 항 또는 제 11 항에 있어서,
    상기 개방 회로 전위보다 더 애노드성 전위를 갖는 포텐쇼스태틱 스트리핑 프로세스가 상기 복합 상 층으로 형성되지 않은 상기 제 1 인듐 또는 인듐 합금 층을 제거하는 데 사용되는 것을 특징으로 하는 인듐 또는 인듐 합금의 성막을 위한 방법.
  13. 제 12 항에 있어서,
    단계 ii. 및 단계 iv. 에서의 인듐 또는 인듐 합금의 전해 성막은 상기 개방 회로 전위보다 더 캐소드성 전위를 사용하는 포텐쇼스태틱 인듐 성막 프로세스인 것을 특징으로 하는 인듐 또는 인듐 합금의 성막을 위한 방법.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 기판은 인쇄 회로 판, 웨이퍼 기판, IC 기판, 칩 캐리어, 회로 캐리어, 상호접속 디바이스 및 디스플레이 디바이스로부터 선택되는 것을 특징으로 하는 인듐 또는 인듐 합금의 성막을 위한 방법.
  15. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 적어도 하나의 금속 또는 금속 합금 표면은 니켈, 알루미늄, 비스무트, 코발트, 구리, 갈륨, 금, 납, 루테늄, 은, 주석, 티타늄, 탄탈륨, 텅스텐, 아연 및 전술한 것의 합금으로 이루어진 군으로부터 선택된 하나 이상으로 이루어지는 것을 특징으로 하는 인듐 또는 인듐 합금의 성막을 위한 방법.
  16. 제 15 항에 있어서,
    상기 금속 또는 금속 합금 표면은 니켈, 코발트, 루테늄, 티타늄, 탄탈륨, 텅스텐, 또는 전술한 중 어느 것의 합금으로 이루어진 군으로부터 선택되는 하나 이상으로 이루어지는 것을 특징으로 하는 인듐 또는 인듐 합금의 성막을 위한 방법.
  17. 제 15 항 또는 제 16 항에 있어서,
    상기 적어도 하나의 합금 표면은, 상기 금속들 중 2 이상에 의해 형성되거나 상기 금속들 중 하나 이상과 인, 붕소 또는 인 및 붕소로 형성되거나 또는 상기 금속들의 각각의 질화물 및 규화물로 형성되는 것을 특징으로 하는 인듐 또는 인듐 합금의 성막을 위한 방법.
  18. 제 1 항 내지 제 17 항 중 어느 한 항에 있어서,
    상기 적어도 하나의 금속 또는 금속 합금 표면은 니켈로 이루어지거나, 또는 니켈 인 합금, 니켈 붕소 합금, 니켈 텅스텐 인 합금, 니켈 텅스텐 붕소 합금, 니켈 텅스텐 인 붕소 합금, 니켈 몰리브덴 인 합금, 니켈 몰리브덴 붕소 합금, 니켈 몰리브덴 인 붕소 합금, 니켈 망간 인 합금, 니켈 망간 붕소 합금 및 니켈 망간 인 붕소 합금으로 이루어지는 군으로부터 선택된 니켈 합금들 중 하나로 이루어지는 것을 특징으로 하는 인듐 또는 인듐 합금의 성막을 위한 방법.
  19. 제 1 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 복합 상 층 및 이 위의 모든 인듐 또는 인듐 합금 층들의 합한 두께는 1 내지 1000 nm 범위인 것을 특징으로 하는 인듐 또는 인듐 합금의 성막을 위한 방법.
  20. 제 1 항 내지 제 18 항 중 어느 한 항의 방법에 의해 제공되는 물품으로서,
    a) 상기 적어도 하나의 금속 또는 금속 합금 표면;
    b) 상기 인듐 또는 인듐 합금의 부분 및 상기 금속 또는 금속 합금 표면의 부분으로 형성된 복합 상 층; 및
    c) 하나 이상의 인듐 또는 인듐 합금 층
    을 이 순서로 포함하는 적어도 하나의 금속 또는 금속 합금 표면을 갖는 기판을 갖는, 물품.

KR1020187012936A 2015-10-06 2016-10-04 인듐 또는 인듐 합금 성막을 위한 방법 및 물품 KR102527433B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP15188618 2015-10-06
EP15188618.1 2015-10-06
PCT/EP2016/073631 WO2017060216A1 (en) 2015-10-06 2016-10-04 Process for indium or indium alloy deposition and article

Publications (2)

Publication Number Publication Date
KR20180063295A true KR20180063295A (ko) 2018-06-11
KR102527433B1 KR102527433B1 (ko) 2023-04-28

Family

ID=54266445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187012936A KR102527433B1 (ko) 2015-10-06 2016-10-04 인듐 또는 인듐 합금 성막을 위한 방법 및 물품

Country Status (8)

Country Link
US (1) US10753007B2 (ko)
EP (1) EP3359710B1 (ko)
JP (1) JP6813574B2 (ko)
KR (1) KR102527433B1 (ko)
CN (1) CN108138348B (ko)
PT (1) PT3359710T (ko)
TW (1) TWI740849B (ko)
WO (1) WO2017060216A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180016690A1 (en) * 2016-07-18 2018-01-18 Rohm And Haas Electronic Materials Llc Indium electroplating compositions containing 2-imidazolidinethione compounds and methods for electroplating indium
US10428436B2 (en) * 2016-07-18 2019-10-01 Rohm And Haas Electronic Materials Llc Indium electroplating compositions containing amine compounds and methods of electroplating indium
EP3540097A1 (en) 2018-03-13 2019-09-18 COVENTYA S.p.A. Electroplated products and electroplating bath for providing such products
TWI684310B (zh) * 2018-11-22 2020-02-01 國家中山科學研究院 雷射系統散熱裝置
US20200240029A1 (en) * 2019-01-25 2020-07-30 Rohm And Haas Electronic Materials Llc Indium electroplating compositions and methods for electroplating indium on nickel
EP4001472A1 (en) 2020-11-16 2022-05-25 COVENTYA S.p.A. Method for preparing an electroplated product by depositing an underlayer, diffusion barrier layer and top layer on the surface of a substrate and such prepared electroplated product

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080055739A (ko) * 2006-12-15 2008-06-19 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨. 인듐 조성물
JP2013174009A (ja) * 2012-01-20 2013-09-05 Rohm & Haas Electronic Materials Llc スズおよびスズ合金のための改良されたフラックス方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2287948A (en) 1938-12-16 1942-06-30 Gen Motors Corp Indium plating
GB573848A (en) 1943-05-22 1945-12-10 Vandervell Products Ltd Improvements in and relating to indium plating
US2458839A (en) 1944-04-19 1949-01-11 Indium Corp America Electrodeposition of indium and its alloys
US2426624A (en) 1946-07-02 1947-09-02 Standard Oil Co Extraction of quinonoid hydrocarbons from benzenoid hydrocarbons by means of anhydrous hydrogen fluoride
US4015949A (en) * 1973-06-13 1977-04-05 The Glacier Metal Company Limited Plain bearings
JP2857775B2 (ja) * 1989-09-13 1999-02-17 同和ハイテック株式会社 金属表面の耐酸化処理方法
US5554211A (en) 1995-11-15 1996-09-10 Mcgean-Rohco, Inc. Aqueous electroless plating solutions
JP2002249887A (ja) * 2000-12-20 2002-09-06 Seiko Epson Corp 装飾品の表面処理方法および装飾品
DE60336539D1 (de) * 2002-12-20 2011-05-12 Shipley Co Llc Methode zum Elektroplattieren mit Umkehrpulsstrom
US20070227633A1 (en) * 2006-04-04 2007-10-04 Basol Bulent M Composition control for roll-to-roll processed photovoltaic films
US20090188808A1 (en) 2008-01-29 2009-07-30 Jiaxiong Wang Indium electroplating baths for thin layer deposition
US8092667B2 (en) 2008-06-20 2012-01-10 Solopower, Inc. Electroplating method for depositing continuous thin layers of indium or gallium rich materials
JP2012506628A (ja) * 2008-10-21 2012-03-15 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 基板上にはんだ堆積物を形成する方法
TWI449620B (zh) * 2012-11-20 2014-08-21 Univ Nat Taiwan Science Tech 鎳／銦／錫／銅多層結構之製造方法
JP6247926B2 (ja) * 2013-12-19 2017-12-13 古河電気工業株式会社 可動接点部品用材料およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080055739A (ko) * 2006-12-15 2008-06-19 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨. 인듐 조성물
JP2013174009A (ja) * 2012-01-20 2013-09-05 Rohm & Haas Electronic Materials Llc スズおよびスズ合金のための改良されたフラックス方法

Also Published As

Publication number Publication date
US10753007B2 (en) 2020-08-25
PT3359710T (pt) 2020-07-15
US20180298511A1 (en) 2018-10-18
KR102527433B1 (ko) 2023-04-28
CN108138348B (zh) 2020-04-24
TWI740849B (zh) 2021-10-01
TW201732085A (zh) 2017-09-16
EP3359710A1 (en) 2018-08-15
CN108138348A (zh) 2018-06-08
JP2018529848A (ja) 2018-10-11
EP3359710B1 (en) 2020-04-08
WO2017060216A1 (en) 2017-04-13
JP6813574B2 (ja) 2021-01-13

Similar Documents

Publication Publication Date Title
KR102527433B1 (ko) 인듐 또는 인듐 합금 성막을 위한 방법 및 물품
US7135404B2 (en) Method for applying metal features onto barrier layers using electrochemical deposition
TWI609100B (zh) 使用反向電流除鍍以清洗電鍍基板夾持具
TWI223678B (en) Process for applying a metal structure to a workpiece, the treated workpiece and a solution for electroplating copper
CN108603300B (zh) 含水的铟或铟合金镀浴以及用于沉积铟或铟合金的方法
US20090183993A1 (en) Electroplating Composition for Coating a Substrate Surface with a Metal
TW201241242A (en) Electroplated lead-free bump deposition
JP2007070730A (ja) 金属デュプレックス及び方法
JP7223083B2 (ja) 電解銅めっきのための酸性水性組成物
JP2004263291A (ja) スズめっき方法
KR20060061395A (ko) 반도체 칩 상의 미세 회로를 전기도금하기 위한 개선된구리 도금조
JP2004250791A (ja) 電気めっき組成物
EP3312308A1 (en) Nickel plating solution
US8114770B2 (en) Pre-treatment method to increase copper island density of CU on barrier layers
Podlaha-Murphy Electronics and 3-D Packaging 4

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant