KR20180053246A - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20180053246A
KR20180053246A KR1020170148503A KR20170148503A KR20180053246A KR 20180053246 A KR20180053246 A KR 20180053246A KR 1020170148503 A KR1020170148503 A KR 1020170148503A KR 20170148503 A KR20170148503 A KR 20170148503A KR 20180053246 A KR20180053246 A KR 20180053246A
Authority
KR
South Korea
Prior art keywords
wafer
chips
tape
grinding
dividing
Prior art date
Application number
KR1020170148503A
Other languages
English (en)
Inventor
마사루 나카무라
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20180053246A publication Critical patent/KR20180053246A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Laser Beam Processing (AREA)

Abstract

(과제) 웨이퍼로부터 분할된 칩 측면의 오염을 방지할 수 있도록 하는 것.
(해결 수단) 분할 예정 라인 (L) 을 따라 웨이퍼 (W) 내부에 개질층 (R) 을 형성한 후, 연삭 동작에 의해 개질층을 기점으로 하여 웨이퍼를 분할 예정 라인을 따라 분할한다. 이어서, 연삭된 웨이퍼의 이면측에 익스팬드 테이프 (ET) 를 첩착한 후, 인접하는 칩 (C) 끼리를 이간시키는 방향으로 익스팬드 테이프를 확장하고, 인접하는 칩 사이에 간극 (S) 을 형성한다. 그 후, 칩 사이의 간극에 드라이 아이스 미립자 (DR) 를 복수의 칩 사이를 따라 고속 분사시켜, 칩 사이를 세정한다.

Description

웨이퍼의 가공 방법{PROCESSING METHOD OF A WAFER}
본 발명은 웨이퍼를 복수의 디바이스 칩으로 분할하는 웨이퍼의 가공 방법에 관한 것이다.
웨이퍼의 가공 방법으로는, 레이저 가공과 연삭 가공을 조합한 SDBG (Stealth Dicing Before Grinding) 를 사용하는 방법이 제안되어 있다 (예를 들어, 특허문헌 1 참조). SDBG 에서는, 웨이퍼의 표면에 보호 부재를 첩착 (貼着) 하고 나서, 웨이퍼의 이면측으로부터 웨이퍼에 대해 투과성을 갖는 파장의 펄스 레이저 광선을 웨이퍼의 내부에 집광시키면서 웨이퍼의 분할 예정 라인을 따라 조사한다. 이로써, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층이 형성된다. 개질층을 형성한 후, 웨이퍼의 보호 부재측을 연삭 장치의 유지 수단에 의해 유지한다. 그리고, 연삭 지석을 회전시키면서 웨이퍼의 이면을 가압하고 연삭함으로써, 웨이퍼가 소정의 마무리 두께까지 박화됨과 함께, 연삭 압력에 의해 웨이퍼가 개질층을 분할 기점으로 하여 각각의 디바이스 칩으로 분할된다.
일본 특허 제3762409호
그러나, 상기 서술한 웨이퍼의 가공 방법에서는, 연삭 도중에 칩으로 개편화되므로, 개편화된 상태로 칩 사이에 연삭 부스러기가 침입된다. 이 때문에, 칩 측면에 연삭 부스러기 등의 부착물이 부착되어 오염되고, 제품 불량의 원인이 된다는 문제가 있다.
본 발명은 이러한 점을 감안하여 이루어진 것으로, 웨이퍼로부터 분할된 칩 측면의 오염을 방지할 수 있는 웨이퍼의 가공 방법을 제공하는 것을 목적의 하나로 한다.
본 발명의 일 양태의 웨이퍼의 가공 방법은, 표면에 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼의 가공 방법으로서, 웨이퍼의 이면으로부터 웨이퍼에 대해 투과성을 갖는 파장의 레이저 광선의 집광점을 웨이퍼 내부에 위치시켜 분할 예정 라인을 따라 조사하고, 웨이퍼 내부에 개질층을 형성하는 개질층 형성 스텝과, 개질층 형성 스텝을 실시한 후에, 웨이퍼의 이면으로부터 연삭 수단에 의해 연삭하여 마무리 두께로 박화함과 함께 연삭 동작에 의해 개질층을 기점으로 하여 웨이퍼를 분할 예정 라인을 따라 분할하는 분할 스텝과, 분할 스텝을 실시한 후에, 연삭된 이면측에 익스팬드 테이프를 첩착하는 익스팬드 테이프 첩착 스텝과, 익스팬드 테이프 첩착 스텝을 실시한 후에, 익스팬드 테이프를 확장하여 인접하는 칩끼리를 이간시키는 방향으로 확장하여 인접하는 칩 사이에 간극을 형성하는 테이프 확장 스텝과, 테이프 확장 스텝을 실시한 후에, 칩 사이의 간극에 드라이 아이스 미립자를 고속 분사시켜 복수의 칩 사이를 따라 분사시키고, 칩 사이를 세정하는 칩 사이 세정 스텝을 구비하는 것을 특징으로 한다.
이 방법에 의하면, 칩 사이의 간극에 드라이 아이스 미립자를 고속 분사시켜 세정하므로, 칩 측면의 부착물을 효율적으로 제거할 수 있다. 이로써, 칩 측면이 오염된 상태인 채로 되는 것을 회피할 수 있어, 가공 후의 칩의 제품 품질을 향상시킬 수 있다.
본 발명에 의하면, 드라이 아이스 미립자의 분사에 의해 세정하므로, 웨이퍼로부터 분할된 칩 측면의 오염을 방지할 수 있다.
도 1 은 실시형태에 관련된 웨이퍼의 개략 사시도이다.
도 2 는 개질층 형성 스텝의 설명도이다.
도 3 은 분할 스텝의 설명도이다.
도 4 는 익스팬드 테이프 첩착 스텝의 설명도이다.
도 5 는 테이프 확장 스텝의 설명도이다.
도 6 은 칩 사이 세정 스텝의 설명도이다.
도 7 은 칩 사이 세정 스텝의 설명도이다.
이하, 첨부 도면을 참조하여, 본 실시형태의 웨이퍼의 가공 방법에 대해 설명한다. 먼저, 도 1 을 참조하여, 본 실시형태의 웨이퍼의 가공 방법에 의해 가공되는 웨이퍼에 대해 설명한다. 도 1 은, 본 실시형태에 관련된 웨이퍼의 개략 사시도이다.
도 1 에 나타내는 바와 같이, 웨이퍼 (W) 는, 대략 원판상으로 형성되어 있다. 웨이퍼 (W) 의 표면 (W1) 에는, 복수의 분할 예정 라인 (L) 이 격자상으로 배치되고, 분할 예정 라인 (L) 에 의해 구획된 복수의 디바이스 (D) 가 형성되어 있다. 웨이퍼 (W) 의 표면 (W1) 에는, 디바이스 (D) 를 보호하기 위한 보호 테이프 (T) 가 첩착된다.
웨이퍼 (W) 는, 예를 들어 300 [㎛] 이상의 두께를 가지고 있고, 레이저 가공과 연삭 가공을 조합한 SDBG 에 의해 각각의 디바이스 칩으로 분할된다. 이 경우, 레이저 가공에 의해 웨이퍼 (W) 내에 개질층이 형성된 후에, 연삭 가공에 의해 웨이퍼 (W) 가 마무리 두께까지 연삭되면서, 개질층을 분할 기점으로 하여 웨이퍼 (W) 가 분할된다. 또한, 웨이퍼 (W) 는, 실리콘, 갈륨비소 등의 반도체 기판에 IC, LSI 등의 반도체 디바이스가 형성된 반도체 웨이퍼여도 되고, 사파이어, 탄화규소 등의 무기 재료 기판에 LED 등의 광 디바이스가 형성된 광 디바이스 웨이퍼여도 된다.
계속해서, 도 2 내지 도 7 을 참조하여, 본 실시형태의 웨이퍼의 가공 방법에 대해 설명한다. 도 2 는 개질층 형성 스텝, 도 3 은 분할 스텝, 도 4 는 익스팬드 테이프 첩착 스텝, 도 5 는 테이프 확장 스텝, 도 6 및 도 7 은 칩 사이 세정 스텝의 설명도를 각각 나타내고 있다. 또한, 본 실시형태에서는, 웨이퍼의 가공 방법을 SDBG 에 적용한 일례에 대해 설명하지만, 웨이퍼의 내부에 개질층을 기점으로 분할하는 다른 공법에 적용하는 것이 가능하다.
도 2 에 나타내는 바와 같이, 먼저 개질층 형성 스텝이 실시된다. 개질층 형성 스텝에서는, 먼저, 보호 테이프 (T) 가 첩착된 웨이퍼 (W) 가 레이저 가공 장치 (도시 생략) 의 유지 테이블 (10) 상에 보호 테이프 (T) 를 개재하여 흡착 유지된다. 이어서, 가공 헤드 (11) 의 출사구가 웨이퍼 (W) 의 분할 예정 라인의 바로 위에 위치되고, 가공 헤드 (11) 로부터 웨이퍼 (W) 의 이면 (W2) 을 향하여 레이저 광선이 조사된다. 레이저 광선은, 웨이퍼 (W) 에 대해 투과성을 갖는 파장이고, 웨이퍼 (W) 의 내부에 집광점을 위치시키도록 조정된다. 이와 같이 조정하면서, 웨이퍼 (W) 에 대해 가공 헤드 (11) 가 상대 이동됨으로써, 웨이퍼 (W) 의 내부에 분할 예정 라인을 따른 개질층 (R) 이 형성된다.
개질층 형성 스텝을 실시한 후에, 도 3 에 나타내는 바와 같이, 분할 스텝을 실시한다. 분할 스텝에서는, 연삭 장치 (20) 의 척 테이블 (21) 상에 보호 테이프 (T) 를 개재하여 웨이퍼 (W) 가 유지된다. 연삭 휠 (연삭 수단) (22) 이 회전하면서 척 테이블 (21) 에 가까워져, 도시되지 않은 노즐로부터 연삭액을 분사하면서 연삭 휠 (22) 과 웨이퍼 (W) 의 이면 (W1) 이 회전 접촉함으로써 웨이퍼 (W) 가 마무리 두께로 박화되도록 연삭된다. 이 연삭 동작에 의해 연삭 휠 (22) 로부터 연삭 압력이 개질층 (R) 에 작용하고, 개질층 (R) 을 기점으로 하여 웨이퍼 (W) 의 두께 방향으로 크랙이 신장된다. 이로써, 웨이퍼 (W) 가 분할 예정 라인을 따라 분할되고, 디바이스에 따라 각각의 칩 (C) (도 4 참조) 이 형성된다.
분할 스텝을 실시한 후에, 도 4 에 나타내는 바와 같이, 익스팬드 테이프 첩착 스텝을 실시한다. 익스팬드 테이프 첩착 스텝에서는, 환상을 이루는 프레임 (F) 의 내측에 웨이퍼 (W) 가 배치되고 나서, 연삭된 웨이퍼 (W) 의 이면 (하면) (W2) 측과 프레임 (F) 의 하면측에 익스팬드 테이프 (ET) 가 일체로 첩착된다. 이로써, 익스팬드 테이프 (ET) 를 개재하여 프레임 (F) 에 웨이퍼 (W) 가 장착된다.
익스팬드 테이프 첩착 스텝을 실시한 후에, 도 5 에 나타내는 바와 같이, 테이프 확장 스텝을 실시한다. 테이프 확장 스텝에서는, 익스팬드 장치 (도시 생략) 의 확장 드럼 (31) 상에 웨이퍼 (W) 가 재치 (載置) 되고, 웨이퍼 (W) 의 주위의 프레임 (F) 이 프레임 유지부 (32) 에 유지된다. 이 때, 확장 드럼 (31) 은 웨이퍼 (W) 보다 대직경이고, 웨이퍼 (W) 와 프레임 (F) 사이의 익스팬드 테이프 (ET) 에 대해 확장 드럼 (31) 의 외주 에지가 하측으로부터 접촉하고 있다. 그리고, 프레임 유지부 (32) 가 하강 방향으로 이동됨으로써, 확장 드럼 (31) 이 상대적으로 밀어 올려진다.
확장 드럼 (31) 과 프레임 유지부 (32) 가 이간됨으로써, 익스팬드 테이프 (ET) 가 방사 방향으로 확장된다. 바꾸어 말하면, 익스팬드 테이프 (ET) 가 인접하는 칩 (C) 끼리를 이간시키는 방향으로 확장되고, 웨이퍼 (W) 에서 인접하는 칩 (C) 사이에 간극 (S) 이 형성된다.
테이프 확장 스텝을 실시한 후에, 도 6 및 도 7 에 나타내는 바와 같이, 칩 사이 세정 스텝을 실시한다. 도 7 은 도 6 의 A-A 선 단면도를 나타낸다. 칩 사이 세정 스텝에서는, 먼저, 인접하는 칩 (C) 사이에 간극 (S) 이 형성된 상태를 유지하면서, 드라이 아이스 미립자 (DR) 를 분사하는 분사 노즐 (41) 의 선단과 흡인 노즐 (42) (도 6 에서는 도시 생략) 의 선단을 간극 (S) 의 바로 위에 위치시킨다. 이 때, 분사 노즐 (41) 과 흡인 노즐 (42) 은, 간극 (S) 의 연장 방향으로 나열되어 있고, 분사 노즐 (41) 의 분사 방향 하류측에 흡인 노즐 (42) 이 배치 형성된다. 그리고, 분사 노즐 (41) 로부터 간극 (S) 을 향하여 드라이 아이스 미립자 (DR) 가 고속 분사되면서, 흡인 노즐 (42) 에 의해 드라이 아이스 미립자 (DR) 가 분사된 부분의 근방에 있어서의 공기가 흡인된다. 이와 같이 분사 및 흡인이 실시되면서, 간극 (S) 에 대해 분사 노즐 (41) 과 흡인 노즐 (42) 이 상대 이동되어, 복수의 칩 (C) 사이를 따라 드라이 아이스 미립자 (DR) 가 분사된다.
여기서, 분사 노즐 (41) 에서 분사되는 드라이 아이스 미립자 (DR) 는, 예를 들어, 액화 탄산 가스로 생성되어 압축기에 의한 압축 공기와 혼합되고 나서 분사된다. 분사 노즐 (41) 은, 점상 혹은 선상 중 어느 것으로 드라이 아이스 미립자 (DR) 를 분사해도 되고, 설치 수도 단수 및 복수 중 어느 것이어도 된다. 분사된 드라이 아이스 미립자 (DR) 는, 간극 (S) 을 형성하는 칩 (C) 의 측면이나 그 근방 영역에 분무되어 충돌된다. 이 충돌에 의해, 칩 (C) 과 부착된 연삭 부스러기 등의 부착물 사이에 드라이 아이스 미립자 (DR) 가 침입된다. 침입된 드라이 아이스 미립자 (DR) 가 기화 팽창됨으로써, 부착물이 칩 (C) 으로부터 박리됨과 함께 물리적으로 튕겨나가, 간극 (S) 을 형성하는 칩 (C) 사이가 세정된다. 튕겨나간 부착물은 흡인 노즐 (42) 에서 흡인되어 집진되고, 칩 (C) 상으로부터 제거된다.
이와 같이 드라이 아이스 미립자 (DR) 로 세정하는 경우, 세정액이나 약액을 사용하지 않는 건식으로의 세정이 되므로, 웨트 환경에 대응 불가능한 익스팬드 장치에 있어서도 세정할 수 있고, 또, 세정액 등의 회수나 처리 등의 부담을 없애 공정의 간략화를 도모할 수 있다. 또한, 드라이 아이스 미립자 (DR) 의 유속이나 입경을 제어함으로써, 세정 능력의 조정을 실시할 수 있어, 세정 효과를 안정적으로 발휘할 수 있다.
이상과 같이, 상기 실시형태의 가공 방법에 의하면, 분사된 드라이 아이스 미립자 (DR) 가 간극 (S) 의 내측에 침입되어, 칩 (C) 측면의 부착물을 드라이 아이스 미립자 (DR) 에 의해 튕겨나가져 제거할 수 있다. 따라서, SDBG 에서의 분할 스텝에서, 연삭에 의한 연삭액이나 연삭 부스러기가 간극 (S) 에 침입하여 칩 (C) 의 측면에 부착되어도, 칩 (C) 사이를 양호하게 세정할 수 있어, 칩 (C) 의 제품 품질을 높일 수 있다. 또, 드라이 아이스 미립자 (DR) 의 분사에 의한 세정에서는, 순수 등의 액체나 고압 에어를 사용한 세정에 의해 제거가 곤란한 부착물도 간단하게 제거할 수 있게 되어, 효율적으로 칩 (C) 사이를 세정하여 칩 (C) 의 측면의 오염을 방지할 수 있다.
또, 흡인 노즐 (42) 을 형성하였으므로, 분사 노즐 (41) 에서 분사되는 드라이 아이스 미립자 (DR) 에 의해 튕겨진 부착물을 흡수하여 칩 (C) 상으로부터 제거할 수 있어, 칩 (C) 에 재부착되는 것을 방지할 수 있다.
또한, 본 발명의 실시형태는 상기 각 실시형태에 한정되는 것이 아니고, 본 발명의 기술적 사상의 취지를 일탈하지 않는 범위에 있어서 여러 가지로 변경, 치환, 변형되어도 된다. 나아가서는, 기술의 진보 또는 파생되는 다른 기술에 의해, 본 발명의 기술적 사상을 다른 방법으로 실현할 수 있으면, 그 방법을 사용하여 실시되어도 된다. 따라서, 특허청구범위는, 본 발명의 기술적 사상의 범위내에 포함될 수 있는 모든 실시양태를 커버하고 있다.
상기 실시형태의 칩 사이 세정 스텝을 실시한 후, 익스팬드 테이프 (ET) 를 개재하여 프레임 (F) 에 장착된 웨이퍼 (W) 를 스피너 세정 장치에 반송하고, 각 칩 (C) 의 표면을 스피너 세정하도록 해도 된다. 이 경우, 스피너 세정으로 드라이 아이스 미립자 (DR) 에 의해 튕겨진 부착물을 칩 (C) 으로부터 제거할 수 있다면, 흡인 노즐 (42) 의 설치를 생략해도 된다.
이상 설명한 바와 같이, 본 발명은, 웨이퍼로부터 분할된 칩 측면의 오염을 방지할 수 있다는 효과를 갖고, SDBG 로 웨이퍼를 분할하여 칩을 형성하는 경우에 유용하다.
22 : 연삭 휠 (연삭 수단)
C : 칩
D : 디바이스
DR : 드라이 아이스 미립자
ET : 익스팬드 테이프
L : 분할 예정 라인
R : 개질층
S : 간극
W : 웨이퍼
W1 : 표면
W2 : 이면

Claims (1)

  1. 표면에 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼의 가공 방법으로서,
    웨이퍼의 이면으로부터 웨이퍼에 대해 투과성을 갖는 파장의 레이저 광선의 집광점을 웨이퍼 내부에 위치시켜 그 분할 예정 라인을 따라 조사하고, 웨이퍼 내부에 개질층을 형성하는 개질층 형성 스텝과,
    상기 개질층 형성 스텝을 실시한 후에, 웨이퍼의 이면으로부터 연삭 수단에 의해 연삭하여 마무리 두께로 박화함과 함께 연삭 동작에 의해 그 개질층을 기점으로 하여 웨이퍼를 그 분할 예정 라인을 따라 분할하는 분할 스텝과,
    상기 분할 스텝을 실시한 후에, 연삭된 이면측에 익스팬드 테이프를 첩착하는 익스팬드 테이프 첩착 스텝과,
    상기 익스팬드 테이프 첩착 스텝을 실시한 후에, 익스팬드 테이프를 확장하여 인접하는 칩끼리를 이간시키는 방향으로 확장하여 인접하는 칩 사이에 간극을 형성하는 테이프 확장 스텝과,
    상기 테이프 확장 스텝을 실시한 후에, 그 칩 사이의 간극에 드라이 아이스 미립자를 고속 분사시켜 복수의 칩 사이를 따라 분사시키고, 칩 사이를 세정하는 칩 사이 세정 스텝을 구비하는, 웨이퍼의 가공 방법.
KR1020170148503A 2016-11-11 2017-11-09 웨이퍼의 가공 방법 KR20180053246A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016220796A JP2018078249A (ja) 2016-11-11 2016-11-11 ウェーハの加工方法
JPJP-P-2016-220796 2016-11-11

Publications (1)

Publication Number Publication Date
KR20180053246A true KR20180053246A (ko) 2018-05-21

Family

ID=62149247

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170148503A KR20180053246A (ko) 2016-11-11 2017-11-09 웨이퍼의 가공 방법

Country Status (4)

Country Link
JP (1) JP2018078249A (ko)
KR (1) KR20180053246A (ko)
CN (1) CN108074805A (ko)
TW (1) TW201820438A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7164412B2 (ja) * 2018-11-16 2022-11-01 株式会社ディスコ 積層体の加工方法
CN110459498B (zh) * 2019-08-14 2021-10-22 錼创显示科技股份有限公司 喷射元件、微型发光二极管检修设备及检修方法
TWI723492B (zh) 2019-08-14 2021-04-01 錼創顯示科技股份有限公司 黏取元件、微型發光二極體光學檢修設備及光學檢修方法
CN110491795B (zh) * 2019-08-14 2021-11-16 錼创显示科技股份有限公司 粘取元件、微型发光二极管光学检修设备及光学检修方法
TWI715150B (zh) 2019-08-14 2021-01-01 錼創顯示科技股份有限公司 噴射元件、微型發光二極體檢修設備及檢修方法
CN112786753A (zh) * 2019-11-11 2021-05-11 厦门市三安光电科技有限公司 一种led芯片及制作方法
CN112809204B (zh) * 2021-02-04 2022-04-19 厦门大学 一种聚酰亚胺覆盖膜激光切割除碳装置及除碳方法
CN113421950B (zh) * 2021-06-21 2023-04-28 安徽华晟新能源科技有限公司 太阳能电池片的制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6623355B2 (en) * 2000-11-07 2003-09-23 Micell Technologies, Inc. Methods, apparatus and slurries for chemical mechanical planarization
JP2005111575A (ja) * 2003-10-03 2005-04-28 Hitachi Industries Co Ltd Ｃｏ２スノー噴射装置およびｃｏ２スノー噴射方法
JP4985291B2 (ja) * 2007-10-01 2012-07-25 株式会社デンソー ウェハの加工方法
JP2009267005A (ja) * 2008-04-24 2009-11-12 Tokyo Electron Ltd 基板洗浄方法及び基板洗浄装置並びに基板処理装置
JP2010050416A (ja) * 2008-08-25 2010-03-04 Toshiba Corp 半導体装置の製造方法
JP5770677B2 (ja) * 2012-05-08 2015-08-26 株式会社ディスコ ウェーハの加工方法
JP5975763B2 (ja) * 2012-07-05 2016-08-23 株式会社ディスコ ウエーハの加工方法
JP6101468B2 (ja) * 2012-10-09 2017-03-22 株式会社ディスコ ウェーハの加工方法
TW201432807A (zh) * 2013-02-06 2014-08-16 United Microelectronics Corp 矽晶圓清洗方法
JP6113019B2 (ja) * 2013-08-07 2017-04-12 株式会社ディスコ ウエーハの分割方法
JP6250369B2 (ja) * 2013-11-19 2017-12-20 株式会社ディスコ ウェーハの加工方法
JP2015109348A (ja) * 2013-12-04 2015-06-11 株式会社ディスコ ウエーハの加工方法
JP2016134433A (ja) * 2015-01-16 2016-07-25 株式会社東芝 ダイシング装置

Also Published As

Publication number Publication date
CN108074805A (zh) 2018-05-25
JP2018078249A (ja) 2018-05-17
TW201820438A (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
KR20180053246A (ko) 웨이퍼의 가공 방법
US9685377B2 (en) Wafer processing method
KR102163441B1 (ko) 웨이퍼의 가공 방법
US8486806B2 (en) Method for machining wafers by cutting partway through a peripheral surplus region to form break starting points
US9627242B2 (en) Wafer processing method
TWI796383B (zh) 小徑晶圓的製造方法
KR20150141875A (ko) 웨이퍼 가공 방법
TW202020963A (zh) 晶圓加工方法
KR20180028918A (ko) 웨이퍼 및 웨이퍼의 가공 방법
KR20200014195A (ko) 칩 제조 방법
TWI782189B (zh) 剝離方法
TWI779109B (zh) 被加工物之研削方法
KR20190143393A (ko) 피가공물의 가공 방법
US11024542B2 (en) Manufacturing method of device chip
TW201812880A (zh) 晶圓的加工方法
TW202147427A (zh) 晶圓的加工方法
JP7251899B2 (ja) 被加工物の加工方法
JP4909575B2 (ja) 洗浄方法，洗浄装置
US20230298940A1 (en) Wafer processing method
TW202224011A (zh) 晶圓的加工方法
KR100699148B1 (ko) 웨이퍼 후면 연삭장치 및 이를 이용한 연삭 방법
KR20240118358A (ko) 웨이퍼 다이싱 장치
TW202416363A (zh) 晶圓之加工方法
JP2023077114A (ja) 研削装置
JP2024021602A (ja) チップの製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal