KR20180051608A

KR20180051608A - 능동 배열 교정

Info

Publication number: KR20180051608A
Application number: KR1020187010132A
Authority: KR
Inventors: 미하이 바누; 이핑 펭
Original assignee: 블루 다뉴브 시스템스, 인크.
Priority date: 2015-09-10
Filing date: 2016-09-08
Publication date: 2018-05-16
Also published as: US9673965B2; US20170077613A1; ES2765798T3; WO2017044565A1; CN108292929B; JP6873106B2; EP3347994B1; US20170078081A1; WO2017044528A1; US10225067B2; CN108370258A; US10574432B2; EP3347994A1; JP2018526929A; JP6955484B2; US20190182023A1; US20170180110A1; CA2996609A1; KR20180050738A; EP3347993A1

Abstract

안테나 소자들의 배열(array), 상기 안테나 소자들의 배열 내의 상이하게 대응하는 안테나 소자에 각각 전기적으로 결합된 복수의 RF 통신 회로들, 및 제 1 신호 라인을 복수의 제 2 신호 라인들 - 상기 복수의 제 2 신호 라인들의 제 2 신호 라인 각각은 상기 복수의 RF 통신 회로들 중 상이하게 대응하는 RF 통신 회로에 전기적으로 결합됨 - 에 전기적으로 결합시키는 신호 공급 네트워크(signal feed network)를 포함하는 위상 배열(phased array)을 교정하는 방법은 교정(calibration) 동작의 제 1 단계(first phase) - 상기 교정 동작의 제 1 단계는 상기 복수의 RF 통신 회로들과 독립적으로 상기 신호 공급 네트워크를 교정하는 단계를 포함함(involving) - 를 수행하는 단계와 상기 교정 동작의 제 2 단계(second phase) - 상기 교정 동작의 제 2 단계는 상기 복수의 RF 통신 회로들 중 모든 RF 통신 회로가 교정될 때까지 상기 복수의 RF 통신 회로들의 각각을, 상기 신호 공급 네트워크와 독립적으로, 교정하는 단계를 포함함 - 를 수행하는 단계를 포함한다.

Description

능동 배열 교정

본 출원은, 2015년 9월 10일자로 출원된, 미국 가출원 제 62/216,592 호의 이익을 주장하며, 이들 모두는 본 명세서에 참조로 포함된다.

본 발명의 실시 예들은 일반적으로, 통신 시스템들에서 사용되는 종류의 위상 안테나 배열들(phased antenna arrays)과 같은, 능동 배열들(active arrays)의 교정(calibration)과 관련이 있다.

능동 배열들은 군사 레이다들 및 통신들에서 광범위하게 사용되는 복잡한 디바이스들이다. 또한, 능동 배열들은 일기 예측, 공간 통신들, 항공-교통 제어를 위한 장비와 같은 일부 비군사적 시스템에서도 발견된다. 일반적으로, 능동 배열들은 중요한 기계적 동작을 순수한 전기적 동작으로 대체(replace)하는 시스템 내에서 매우 유용하다. 예를 들어, 종래의 레이더의 접시 안테나는 단일 좁은 빔(narrow beam)을 생성하기 위한 정밀한 3D 기하학적 디자인을 가지지만 능동 배열은 평면 구조를 갖는 다수의 좁은 빔들을 생성할 수 있다. 더 중요한 것은 공간에서 안테나를 적절하게 회전시킴으로써 단지 접시 안테나의 빔 방향(beam direction)을 변경할 수 있지만 어떤 기계적 움직임 없이 전기적 수단들만을 통해 능동 배열의 빔 방향들을 변경한다는 것이다. 그러므로, 능동 배열은 기계적 빔 형성(beam forming)과 조향(steering)을 전기적 빔 형성과 조향으로 대체한다. 전자적 조향(electronic steering)이 기계적 조향 보다 실질적으로 빠르기 때문에 빔 조향 민첩성(beam steering agility)이 크게 증가한다. 기계적 움직임의 물리적 법칙들은 기계적 조향을 제한하지만, 전기적 조향은 전자적 처리의 속도로 동작한다. 능동 배열들은 다수의 방사 소자들에 적용된 위상 시프팅(phase shifting) 및 코히런트 신호들(coherent signals)의 크기 조절(magnitude scaling)로 빔들을 형성하고 조향한다.

상기 언급된 이점들에도 불구하고, 능동 배열들의 사용은 매우 높은 제조 단가로 인해 하이-엔드(high-end) 시스템들에만 제한되었다. 최근, 미국 특허 제 8,611,959 호(이들 모두는 본 명세서에 참조로 인용됨)는 저비용 능동 배열들을 설계하기 위한 새로운 방법이 셀룰러 시스템, 와이파이 네트워크, 및 다른 무선 네트워크들에서 잠재적인 광범위한(wide-ranging) 상업 애플리케이션들로 기술되었다. 이러한 저비용 능동 배열들을 무선 인프라구조에 추가하는 것은 전자적으로 조종 가능한 빔들을 통해 고품질 통신 채널들을 생성할 수 있게 할 것이다. 이러한 빔들은 모바일 트래픽 밀도(예를 들어, 2015년 7월 15일에 출원되고, "Method of Adaptive Beam Placement in Wireless Systems"라는 명칭이고, 본 명세서에 참조로 포함된, U.S.S.N 14/799,935)에 따라 지향될 수 있거나, 두 경우 모두에서 네트워크 용량을 상당히 증가하도록 서비스 영역을 빠르게 스캔할 수 있다(예를 들어, “Technique for Achieving High Average Spectrum Efficiency in a Wireless System”라는 명칭이고, 또한 본 명세서에 참조로 포함된, 미국 특허 공개 공보 제 2012/0258754 호 참조). 많은 수의 소자들을 가진 능동 배열들에 의해 생성되는 것과 같이, 빔들이 좁다면 이 용량 증대 효과(capacity boosting effect)는 향상된다. 빔들이 더 좁을수록 기지국들과 모바일들 사이에 교환되는 신호들의 품질이 높아진다. 더 높은 신호 품질은 더 높은 네트워크 용량으로 변환한다. 또한, 좁은 빔들은 시스템 용량을 또한 증가시키는 공간 분할 다중화에 의한 주파수 재사용을 허용한다.

능동 배열들의 설계에서 핵심 요구 사항은 코히런트 및 위상 안정 신호들을 유지하기 위해 배열에서 모든 능동 소자들의 전기적 균일성(electrical uniformity)이다. 소자들이 공통 전기 자극에 반응하는 방식의 매우 정확한 매칭 없이, 잘 정의된 빔들을 생성하거나 조향할 수 없다. 오늘날 사용되는 전형적인 구현들에서, 배열에 걸친 높은 균일성은 비싼 아키텍처들, 비싼 컴포넌트들, 비싼 조립 방법들, 및 비싼 교정 방법들을 사용함으로써 달성된다.

능동 배열들을 설계할 때의 도전들(challenges)을 예시하기 위해, 휴대 전화 내부 또는 기지국의 라디오(radio)와 같은, 독립적인 동작으로 의도된 라디오를 고려한다. 일반적으로, 이 라디오는 전체적인 선형성 및 노이즈의 관점에서 뛰어난 성능을 가지도록 요구된다. 그러나 믹서들, 증폭기들, 필터들 등과 같은 다양한 무선 구성 요소들을 통한 시간 지연으로 인한 신호 위상 시프트들은 관련성이 거의 없으며 시스템의 성능에 영향을 미치지 않으므로 단위 별로(from unit to unit) 광범위하고 무작위로 다양할 수 있다. 즉, 휴대 전화 라디오들의 많은 수가 종단 간 신호 위상 시프팅(신호 지연들)에 대해 테스트된다면, 동일한 특성들을 갖는 것은 거의 없다. 그럼에도 불구하고, 각각의 휴대 전화 라디오는 단일 라디오로서 정확하게 작동한다. 심지어 라디오의 전체적인 이득 특성도 시스템 성능에서 큰 손실 없이 적정하게 다양할 수 있다.

능동 배열의 경우는 배열에서의 모든 라디오들이 동일한 전체 위상 및 이득 특성들을 높은 정밀도로 가져야 하기 때문에 근본적으로 위의 경우와 다르다. 이것은 일반적으로 그렇듯이, 특히 배열이 넓은 환경 조건들에서 동작해야 한다면, 엄격한 설계 제약 사항이다. 전형적으로, 현재의 기술에서, 배열 전기 균일성은 넓은 환경 조건들에 걸쳐 안정된 특성들을 갖는 아키텍처들 및 구성 요소들로 라디오들을 먼저 구축함으로써 실현된다. 또한, 배열 아키텍처는 예측 불가능한 제조 및 동작 변형들을 보상할 수 있도록 모든 배열 소자의 전체적인 위상 및 크기 특성들을 조절하는 수단들을 포함한다. 마지막으로, 배열은 제조 동안 교정되고 정기적 스케줄된 유지보수 간격들로 자주 재-교정된다. 대부분의 경우들에서 배열의 전기적 균일성은 동작 및 환경 조건들로 인해 시간이 지남에 따라 서서히 저하되기 때문에 재-교정이 필요하다.

당연히, 종래의 능동 배열들에 대해 상기 설명된 설계 접근법(design approach)은 높은 제조 및 유지보수 비용들을 산출한다. 미국 특허 제 8,611,959 호는 능동 배열들을 설계하는 방법을 개시하는데, 이는 그들의 고유하고 단순화된 아키텍처로 인하여 종래의 배열들보다 상당히 낮은 비용이다. 그러나 이러한 배열들 조차의 성능은 온도, 습도, 및 노후화와 같은 제조 및 동작상의 변화들로 인한 저하에 영향을 받기 쉽다. 여기에 우리는 이러한 배열들을 효율적이고 자동적으로 교정하기 위한 방법들을 개시한다. 이러한 방법들의 일부는 배열의 정상적인 동작을 방해하지 않고 적용될 수 있다. 게다가, 이러한 방법들은, 디지털 배열들과 같은 일부 종래의 배열들을 포함하는, 다른 능동 배열들에도 적용될 수 있다.

본 발명의 실시 예는 정상 동작을 시작하기 전에 그리고 정상 동작 중에 위상 배열들을 자동으로 교정하기 위한 방법 및 시스템을 포함한다.

일반적으로, 일 측면에 따르면, 본 발명들의 적어도 하나는 안테나 소자들의 배열(array), 상기 안테나 소자들의 배열 내의 상이하게 대응하는 안테나 소자에 각각 전기적으로 결합된 복수의 RF 통신 회로들, 및 제 1 신호 라인을 복수의 제 2 신호 라인들 - 상기 복수의 제 2 신호 라인들의 제 2 신호 라인 각각은 상기 복수의 RF 통신 회로들 중 상이하게 대응하는 RF 통신 회로에 전기적으로 결합됨 - 에 전기적으로 결합시키는 신호 공급 네트워크(signal feed network)를 포함하는 위상 배열(phased array)을 교정하는 방법을 특징으로 한다. 상기 방법은 교정(calibration) 동작의 제 1 단계(first phase) - 상기 교정 동작의 제 1 단계는 상기 복수의 RF 통신 회로들과 독립적으로 상기 신호 공급 네트워크를 교정하는 단계를 포함함(involving) - 를 수행하는 단계; 및 상기 교정 동작의 제 2 단계(second phase) - 상기 교정 동작의 제 2 단계는 상기 복수의 RF 통신 회로들 중 모든 RF 통신 회로가 교정될 때까지 상기 복수의 RF 통신 회로들의 각각을, 상기 신호 공급 네트워크와 독립적으로, 교정하는 단계를 포함함 - 를 수행하는 단계를 포함한다.

다른 실시 예들은 다음 특징들 중 적어도 하나를 포함한다. 상기 교정 동작의 제 1 단계를 반복하지 않고 상기 교정 동작의 제 2 단계를 반복적으로 수행하는 단계를 또한 포함한다. 상기 방법은 미리-결정된 시간 간격들에서 상기 교정 동작의 제 2 단계를 수행하는 단계 또는 상기 위상 배열의 환경에서 미리 결정된 변화들이 검출될 때마다 상기 교정 동작의 제 2 단계를 수행하는 단계를 포함한다. 상기 신호 공급 네트워크를 교정하는 단계는 상기 복수의 제 2 신호 라인들 각각에 대해 위상 정정(phase correction) 및/또는 크기 교정(magnitude correction)을 결정하는 단계를 포함하고 상기 복수의 제 2 신호 라인들에 대한 위상 정정들 및/또는 크기 정정들을 상기 위상 배열에 적용한다. 상기 복수의 RF 통신 회로들 중 상기 RF 통신 회로들의 각각을 교정하는 단계는 상기 RF 통신 회로들의 각각에 대해 위상 정정 및/또는 크기 정정을 결정하는 단계를 포함하고 상기 복수의 RF 통신 회로들에 대한 상기 위상 정정 및/또는 크기 정정들을 상기 위상 배열에 적용한다.

또 다른 실시 예는 다음 특징들 중 적어도 하나를 포함한다. 상기 신호 공급 네트워크는 신호 분배 네트워크(signal distribution network)이고 상기 복수의 RF 통신 회로들 중 각각의 RF 통신 회로는 상기 RF 통신 회로가 전기적으로 결합된 상기 안테나 소자를 구동하기 위한 RF 전송 회로이다. 또한, 상기 신호 공급 네트워크는 신호 어그리게이션 네트워크(signal aggregation network)이고 상기 복수의 RF 통신 회로들 중 각각의 RF 통신 회로는 상기 RF 통신 회로가 전기적으로 결합된 상기 안테나 소자들에 의해 수신된 신호를 처리하기 위한 RF 수신 모듈이다. 상기 복수의 RF 통신 회로들 중 각각의 RF 통신 회로는 상기 분배 네트워크로부터 수신된 IF 신호를 RF로 상향-변환하는 믹서(mixer) 그리고 상기 RF 통신 회로에 결합된 상기 안테나 소자로부터 수신된 RF 신호를 IF로 하향-변환하는 믹서를 적어도 하나를 포함한다. 상기 교정 동작의 제 2 단계 동안, 한번에 상기 복수의 RF 통신 회로의 하나의 서브셋(subset) - 상기 각각의 서브셋(subset)은 RF 통신 회로들의 모두보다 적지만 적어도 하나임 - 만을 교정한다. 일부 실시 예에서, 각각의 서브셋은 하나의 RF 통신 회로만을 포함한다. 상기 교정 동작의 제 2 단계 동안, 상기 RF 통신 회로가 교정되는 동안 상기 신호 네트워크(signaling network)로부터 교정되고 있는 임의의 RF 통신 회로를 전기적으로 분리한다.

일반적으로, 또 다른 측면에서, 본 발명 중 적어도 하나는 제 1 신호 라인을 복수의 제 2 신호 라인들에 전기적으로 결합시키는 신호 공급 네트워크(signal feed network); 안테나 소자들의 배열; 복수의 RF 통신 회로들 - 상기 복수의 RF 통신 회로들의 각각의 RF 통신 회로는 제 1 포트와 제 2 포트를 가지고, 상기 제 1 포트는 상기 신호 공급 네트워크의 복수의 제 2 신호 라인들 중 상이하게 대응하는 제 2 신호 라인에 전기적으로 연결되고, 상기 제 2 포트는 상기 안테나 소자들의 배열 내의 상이하게 대응하는 안테나 소자에 전기적으로 연결됨 -; 및 상기 복수의 RF 통신 회로들의 수와 동일한 복수의 교정 회로들 - 상기 복수의 RF 통신 회로들 중 상이하게 대응하는 RF 통신 회로에, 상기 신호 공급 네트워크와 독립적으로, 상기 복수의 교정 회로들 각각은 전기적으로 연결되고 교정하기 위한 것임 - 을 포함하는 것을 특징으로 한다.

다른 실시 예들은 다음 특징들 중 적어도 하나를 포함한다. 제 20항에 있어서, 복수의 스위치들 - 각각의 스위치는 상기 복수의 RF 통신 회로들 중 상이한 RF 통신 회로와 연관되고 각각의 스위치는 상기 RF 통신 회로가 전기적으로 연결된 상기 대응하는 제 2 신호 라인으로부터 연관된 RF 통신 회로를 전기적으로 연결하고 분리하기 위한 것임 - 을 더 포함한다. 상기 위상 안테나 배열은 또한 상기 프로세서 시스템을 더 포함하며 상기 연결된 RF 통신 회로에 측정들을 수행하고 상기 측정들로부터 교정 정정 데이터를 생성하는 각각의 교정 회로를 사용하는 동안, 상기 프로세서 시스템이 교정 동작을 실행하도록 프로그램된 프로세서 시스템을 포함한다. 상기 프로세서 시스템은 한 번에 상기 복수의 RF 통신 회로들의 하나의 서브셋(subset)을 선택함으로써 상기 복수의 RF 통신 회로들을 통해 시퀀스(sequence)하고, RF 통신 회로들의 각각의 선택된 서브셋에 대해, 상기 복수의 RF 통신 회로들 모두가 교정될 때까지, 상기 선택된 RF 통신 회로들을 교정하기 위해 RF 통신 회로들의 상기 선택된 서브셋을 위한 상기 교정 회로들을 사용하도록 프로그램되고, 상기 선택된 서브셋들의 각각은 상기 복수의 RF 통신 회로들의 모두 보다 적지만 적어도 하나를 포함한다. 상기 프로세서 시스템은 또한 한번에 상기 복수의 RF 통신 회로들의 하나를 선택함으로써 상기 복수의 RF 통신 회로들의 모두를 통해 시퀀스(sequence)하고, 상기 선택된 RF 통신 회로에 대해, 상기 복수의 RF 통신 회로들의 모두가 교정될 때까지, 상기 선택된 RF 통신 회로들을 교정하기 위해 상기 선택된 RF 통신 회로를 위한 상기 교정 회로를 사용하도록 프로그램된다. 상기 프로세서 시스템은 상기 스위치들로 하여금 RF 통신 회로가 교정될 때 상기 신호 공급 네트워크에 대응하는 제 2 신호 라인으로부터 상기 복수의 RF 통신 회로의 각각의 RF 통신 회로를 전기적으로 분리하게 하도록 프로그램된다.

또 다른 실시 예는 다음 특징들 중 적어도 하나를 포함한다. 상기 복수의 교정 회로들 중 각각의 교정 회로는, 상기 교정 회로에 연결된 상기 RF 통신 회로로 기준 신호를 도입(introducing)하는 기준 신호 출력 라인; 상기 교정 회로에 연결된 상기 RF 통신 회로로부터 상기 RF 통신 회로로 도입된 상기 기준 신호로부터 초래하는 출력 신호를 수신하는 모니터링 라인; 및 상기 RF 통신 회로에 대한 위상 정정(phase correction)을 생성하는 위상 교정 회로 - 상기 교정 회로에 대한 상기 위상 교정은 상기 교정 회로에 대한 상기 기준 및 출력 신호들로부터 유도됨 - 를 포함한다. 상기 복수의 교정 회로들 중 각각의 교정 회로는, 상기 RF 통신 회로에 대한 크기 정정을 생성하는 크기 교정 회로 - 상기 교정 회로에 대한 상기 크기 정정은 상기 교정 회로에 대한 상기 기준 및 출력 신호들로부터 유도됨 - 를 더 포함한다. 상기 복수의 RF 통신 회로들의 각각의 RF 통신 회로는, RF 믹서(mixer); 상기 안테나 소자에 전기적으로 연결된 RF 프론트 엔드(front end) 회로; 상기 RF 통신 회로를 통과하는 신호의 위상을 조절하는 위상 조절(phase adjusting) 회로; 외부 신호 네트워크(external signaling network) 및 상기 RF 통신 회로 사이에 통신 신호를 전달하는 통신 신호 라인; 및 상기 RF 믹서(mixer)에 대한 로컬 오실레이터(LO) 신호를 수신하는 LO 신호 라인을 포함한다.

본 발명의 적어도 하나의 실시 예의 세부 사항은 첨부 된 도면 및 이하의 설명에서 설명된다. 본 발명의 다른 특징, 목적 및 이점은 상세한 설명 및 도면 및 청구 범위로부터 명백해질 것이다.

도 1은 전형적인 고전적(classical) 아날로그 위상 배열의 단순화된 개략도를 도시한다.
도 2는 단일 전송 및 단일 수신 채널을 가진 위상 배열 Tx/Rx 모듈의 단순화된 개략도를 도시한다.
도 3은 다수의 전송 및 수신 채널들을 가진 위상 배열 Tx/Rx 모듈의 단순화된 개략도를 도시한다.
도 4는 다수의 전송 및 수신 채널들을 가진 고전적인 아날로그 위상 배열의 요약된 개략도를 도시한다.
도 5는 8개의 상부 브랜치들(branches)을 갖는 고전적인 공통 공급(corporate feed)의 개략도를 도시한다.
도 6은 도 4의 고전적인 아날로그 위상 배열에 대한 전형적인 송신기 교정 방법의 단순화된 개략도를 도시한다.
도 7은 도 4의 고전적인 아날로그 위상 배열에 대한 전형적인 수신기 교정 방법의 단순화된 개략도를 도시한다.
도 8은 미국 특허 8,611,959에 기술된 아키텍처와 유사한 IF 공급들을 가진 아날로그 위상 배열의 요약된 개략도를 도시한다.
도 9는 직렬 공급 네트워크(serial feed network)의 개략도를 도시한다.
도 10은 미국 특허 8,553,826에 기술된 방법에 따른 LO-분배 네트워크의 개략도를 도시한다.
도 11은 도 8의 Tx/Rx 모듈(2347)의 송신기 위상 시프트를 교정하기 위한 원리(principle)를 도시한다.
도 12는 도 8의 Tx/Rx 모듈(2347)의 수신기 위상 시프트를 교정하기 위한 원리를 도시한다.
도 13은 도 8의 Tx/Rx 모듈(2347)의 송신기 이득을 교정하기 위한 원리를 도시한다.
도 14는 도 8의 Tx/Rx 모듈(2347)의 수신기 이득을 교정하기 위한 원리를 도시한다.
도 15는 송신기 위상 및 이득 교정 회로들을 가진 Tx/Rx 모듈의 송신기 부분의 단순화된 개략도를 도시한다.
도 16은 수신기 위상 및 이득 교정 회로들을 가진 Tx/Rx 모듈의 수신기 부분의 단순화된 개략도를 도시한다.
도 17은 도 8의 위상 배열의 IF 분배 및 IF 어그리게이션 네트워크들의 교정에 대한 제 1 원리를 도시한다.
도 18은 도 8의 위상 배열의 IF 분배 및 IF 어그리게이션 네트워크들의 교정에 대한 제 2 원리를 도시한다.
도 19는 IF 기준 신호들(도 18의 블록(6c))을 생성하는 가능한 회로의 단순한 개략도를 도시한다.
도 20은 아날로그 배열을 위한 2-스테이지(two-stage) 교정 방법을 지원하는 시스템을 도시한다.
도 21은 디지털 배열을 위한 2 단계 교정 방법을 지원하는 시스템을 도시한다.
도 22는 메인 프로그램 루프(loop)의 흐름도이다.
도 23은 교정 동작의 제 1 단계를 실행하는 서브루틴의 흐름도이다.
도 24는 교정 동작의 제 2 단계를 실행하는 서브루틴의 흐름도이다.

종래의 아날로그 위상 배열들(Conventional Analog Active Arrays)

전형적인 능동 안테나 배열들은 그리드(grid) 상에 배치된 복수의 안테나 소자들을 포함하고, 이는 선형, 평면형 또는 표면과 등각일 수 있다. 안테나 소자들의 물리적 분리는 배열의 동작 주파수와 연관되고 송신되거나 수신되는 신호들의 평균적인 파장의 절반과 매우 종종 동일하다. 이는 배열이 낮은 사이드 로브들(side lobes)로 좁은 빔들을 생성하는 데 필요하다. 전형적인 배열들은 많은 수의 소자들을 가지기 때문에, 근본적으로 큰 전기적 시스템들이다. 즉, 배열 시스템의 크기는 사용된 무선 주파수(Radio Frequency: RF) 파장들에 비해 크다.

도 1은 주파수 분할 이중화(Frequency Division Duplexing: FDD) 애플리케이션들을 위한 위상 배열과 같은 종래의 아날로그 능동 배열의 일반적인 구조를 예시한다. 안테나 소자들(1)은 선형, 평면, 또는 등각 구성들 중 어느 하나에 배치된다. 능동 Tx/Rx 모듈들(2340)은 송신을 위한 안테나 소자들을 구동하고 수신을 위한 안테나 소자들로부터 신호들을 수신한다. 도 1의 배열 시스템은 다음 흐름과 같이 작동한다. 송신하는 동안, 베이스밴드(baseband) 프로세서(10)는, 디지털 - 아날로그 변환기들 및 필터들을 사용하여 이 신호를 아날로그 IF 신호로 변환하고 이것을 노드 IFt에 적용하는, 중간 주파수(intermediate frequency: IF) 송신 스테이지(9t)에 디지털 신호를 전송 한다. 믹서(mixer)(7t)는 로컬 오실레이터(Local Oscillator: LO) 생성기(8)에 의해 생성된 로컬 오실레이터 신호를 사용하여 아날로그 송신 IF 신호를 무선 주파수(Radio Frequency: RF)로 상향 변환하고 그것을 노드 RFt에 적용한다. 이후, 이 RF 신호는 Tx 분배 네트워크(5t)를 통해 모든 Tx/RX 모듈들에 분배된다. Tx/Rx 모듈들은 안테나 소자들(1)을 구동한다. 수신하는 동안, 안테나 소자들(1)로부터의 RF 신호들은 Tx/Rx 모듈들(2340)에 의해 수신되고 Rx 어그리게이션 네트워크(5r)를 통해 노드 RFr에서 적용된 단일 RF 수신 신호로 어그리게이팅된다. 이 RF 수신 신호는 LO 생성기(8)로부터의 LO 신호를 사용하여 믹서(7r)에 의해 IF로 하향 변환된다. IF 수신 스테이지(9r)는 아날로그 - 디지털 변환기들 및 필터들을 사용하여 아날로그 IF 수신 신호를 디지털 신호로 변환하고 이를 베이스밴드(baseband) 프로세서(10)로 전송한다. 일반적으로, 송신 및 수신 IF 값들은 다를 수 있지만(이 경우, 간략화를 위한 도 1에 도시되지 않은, 두 개의 LO 신호들이 존재), 그 값들은 또한 같을 수 있다. 스테이지들(9t 및 9r)을 통과하는 IF 신호들이 베이스밴드(Baseband) 신호들(제로 IF)인 경우, IF 스테이지들(9t 및 9r) 및 믹서들(7t 및 7r)은 컴플렉스(complex) 블록들이고, 즉, 이들은 동일 위상(I) 및 직교(Q) 신호들을 처리한다. IF의 값(0이 아니거나 0)은 필수적이 아니다. 본 명세서의 나머지 부분에서는 0이 아닌 IF 값들이 고려되지만(I/Q 처리 없음), 모든 논의들과 결론들은 제로 IF 경우들에도 유효하다.

도 1의 Tx/Rx 모듈들(2340)은 증폭기들, 필터들, 조절 가능한 위상 시프터들 및 조절 가능한 이득 스테이지들(gain stages)을 제공한다. 컨트롤 블록들(12 및 11)은, 일반적으로 디지털 컨트롤 버스들을 통해, 이러한 위상 시프터들 및 이득 스테이지들의 설정들을 개별적으로 및 독립적으로 고정하거나 변경한다. 베이스밴드 프로세서(10)에서 실행중인 프로그램 또는 다른 디지털 컨트롤러(간략함을 위해 미도시)는 컨트롤 블록들(11 및 12)를 구동한다. 모든 안테나 소자들을 위한 위상 및 게인 값들(gain values)의 각각의 세트(set)는 좁은 빔 또는 좀더 복잡한 형상과 같은 특정한 방사 패턴들을 구현한다. 이러한 위상 및 크기 값들의 세트들을 적절히 변경함으로써, 배열 방사(송신 및 수신 모두)는 이동 가능한 타겟을 추적하기 위한 빔 조향, 빔 스캐닝, 패닝(빔 크기 변경) 등과 같은 고급 기능을 구현하도록 형상화된다.

도 2는 일반적인 Tx/Rx 모듈(2340)의 단순화된 개략도를 도시한다. 송신 경로 상에서, 노드(At)에서의 RF 송신 신호는 조절 가능한 이득 스테이지(4t), 조절 가능한 위상 시프터(3t) 및 전력 증폭기(2t)를 통해 통과한다. 결국, 송신 신호는 듀플렉서(duplexer)(2d)를 통해 안테나 소자(1)로 송신된다. 수신 경로상에서, 수신된 RF 신호는 안테나 소자(1)로부터 듀플렉서(2d)를 통해 낮은 노이즈 증폭기(2r), 조절 가능 위상 시프터(3r) 및 조절 가능한 이득 스테이지(4r)로 통과한다. 수신 RF 신호는 노드(Ar)에서 TX/RX 모듈들을 빠져나온다. 전력 증폭기(2t), 낮은 노이즈 증폭기(2r) 및 듀플렉서(2d)를 포함하는 블록(2)은 RF 프론트-앤드(front-end) 또는 RF-FE라고 불려진다.

도 1의 능동 배열의 아키텍처는 단일 송신 채널 및 단일 수신 채널을 포함한다. 다수의 독립적인 채널들은 병렬 송신 및 수신 경로들을 추가함으로써 지원될 수 있다. 예를 들어, 제 2 독립 송신 채널은 Tx/Rx 모듈들에서 베이스밴드 프로세서(10), 별도의 IF 스테이지(9t), 별도의 상향-변환 믹서(mixer)(7t), 별도의 분배 네트워크(5t), 및 별도의 조절 가능한 위상 시프터(3t) 및 조절 가능한 이득 스테이지(4t)에 대한 별도의 디지털 연결(digital connection)을 가질 것이다. 두 개의 송신 RF 신호들은 Tx/Rx 모듈 내의 전력 증폭기(2t)에 들어가기 전에 추가될 것이다. 추가적인 송신 채널들은 동일한 방식으로 추가될 것이다. 유사하게, 다수의 수신 채널들은 Tx/Rx 모듈에서 조절 가능한 위상 시프터(3r) 및 조절 가능한 이득 스테이지(4r), 및 또한 어그리게이션 네트워크(5r), 하향 변환 네트워크(7r) 및 IF 스테이지(9r)를 필요한 만큼 복제함으로써 추가될 수 있다. 송신기 경우와 마찬가지로, 베이스밴드 프로세서(10)에 다수의 디지털 연결들은 다수의 수신 채널들을 지지하는데 필요할 것이다.

다수 채널 Tx/Rx 모듈(234)의 도면이 도 3에 도시되어 있다. n 개의 송신 채널들(At-1, At-2 …… At-n)에 대한 n 개의 입력 단자들 및 p 개의 수신 채널들(Ar-1, Ar-2 …… Ar-p)에 대한 p 개의 출력 단자들이 있다. Tx/Rx 모듈(234) 내부에서, 모든 송신 신호들은 가산기(22t)로 더해지고 모든 수신 신호는 신호 스플리터(signal splitter)(22r)에 의해 생성된다. Tx/Rx 모듈(234) 내부의 RF-FE(2)는 도 2의 Tx/Rx 모듈(2340)에서와 같이 동일하다.

도 3 에서와 같이 다중 송/수신 채널 및 Tx/Rx 모듈들을 갖는 도 1의 능동 배열의 아키텍처는 신호 흐름의 방향이 무시되는 경우 송신 및 수신 경로들 사이에서 대칭을 갖는다. 이 이유로, 도 4처럼 매우 간단하게 이 복잡한 아키텍처를 나타나는 것이 가능하고 편리하다. 임의의 송신 경로를 논의할 때, 신호들은 베이스밴드 프로세서(10)로부터 안테나 소자들(1)로 흐르는 것으로 고려되고, 임의의 수신 경로를 논의할 때, 신호들은 안테나 소자들(1)로부터 베이스밴드 프로세서(10)로 흐르는 것으로 고려된다. 따라서, 도 4의 조절 가능한 위상 시프터(3)는 도 3의 위상 시프터들(3t 및 3r)을 포함하고, 조절 가능한 이득 스테이지들(gain stages)(4)은 이득 스테이지들(4t 및 4r)을 포함하고, 네트워크(5)는 네트워크들(5t 및 5r)을 포함하고, 믹서(7)는 믹서들(7t 및 7r)을 포함하고, IF 스테이지(9)는 IF 스테이지들(9t, 9r)을 포함한다.

도 4의 도면에 의해 동등하게 표현된 다른 구조적 가능성은 시분할 이중화(Time-Division Duplexing: TDD) 모드에서 동작하는 위상 배열이다. 지금까지 논의된 모든 경우들은 주파수 분할 이중화(Frequency-Division Duplexing: FDD)에 대한 것이다. TDD의 경우, RF-FE는 듀플렉서(Duplexer) 대신에 RF 스위치를 포함한다. 본 명세서에서 설명된 접근들은 FDD와 TDD 아키텍처들에 대해 동등하게 유효하다. 본 명세서의 나머지 부분에서는 FDD 동작이 구체적으로 도시되지만, 모든 논의들과 결론들은 TDD 동작에 직접 적용할 수 있다.

전형적으로, 각 Tx/Rx 모듈(234)은 전기적으로 작은 시스템(RF 파장과 동일한 크기 또는 그보다 작은 물리적 크기)이지만, 복수의 Tx/Rx 모듈들이 배열의 안테나 소자 뒤에 배치되는 경우, 큰 능동 전기 시스템이 생성된다. 도 4의 종래의 아날로그 배열에 대해, 분배/어그리게이션 네트워크(5)는 대규모 전기적 거리들을 거친 유일한 시스템 구성요소이다. 송신 방향에서, 믹서(7)는, 경로들(51, 52, 58, 등)을 통해 모든 Tx/Rx 모듈들에 송신 RF 신호를 동시에(예를 들어, 동일한 출력 위상들) 분배하는, 네트워크(5)의 단일 포트 RF를 구동한다. 수신 방향에서, Tx/Rx 모듈들은, 이들 신호들을 경로들(51, 52, 58 등)을 통해 믹서(7)에 적용된 단일 수신 신호로 동시에 어그리게이팅하는, 네트워크(5)의 포트들 A, B …… H를 구동한다. 통상적으로, 분배/어그리게이션 네트워크(5)는 전기적으로 동일한 경로들(51, 52 …… 58)을 갖는 수동 선형 상호 네트워크(passive linear reciprocal network)이다. 이 요구는 신호들의 일관된 분배/어그리게이션을 보장한다.

도 5는, “공통 공급(corporate feed)” 또는 “RF 매니폴드(RF manifold)”라고 불리는, 능동 배열들에 사용되는 가장 일반적인 분배/어그리게이션 네트워크의 구조를 도시한다. 이 수동 선형 네트워크는 N-폴드 전기적 대칭을 가진 트리 구조로 연결된 송신 라인들의 섹션들로 이루어져 있고, N은 노드들 A,B …… H에서 끝나는 상부 분기들(branches)의 수를 의미한다. 노드 루트(ROOT)에서 이들 노드 중 하나까지의 전기 거리 또는 신호 전파 시간은 본질적으로 동일하다. 도 5의 예시는 8개의 분기들(branches)을 가진 1차원 공통 공급(corporate feed)이다. 보다 많은 분기들과 더 높은 차원(예를 들어, 평면 배열들에 대한 2차원)이 있는 공통 공급들은 비슷하지만 더 복잡하다. 더 많은 소자들을 공급할수록 더 많은 전기적 대칭들을 가져야 한다(전기적으로 동일한 종단간 경로들). 이는 공통 공급들이 제조를 하는데 값비싼지 이유를 근본적으로 설명한다. 많은 수의 대칭들은, 값비싼 재료들 및 조립 기술들을 필요로 하는, 큰 전기적 거리들에 걸친 균일한 전기적 특성들을 유지함으로써 실현된다.

여기서 우리는 분배/어그리게이션 네트워크(예를 들면, 공통 공급) 경로들이 동일한 전기 길이를 가지는 보통의 경우를 논의하지만, Tx/Rx 모듈들에서 위상 시프트들을 프로그래밍할 때 이들 길이들의 차이가 고려되는 한 또한 사용될 수 있는 상이한 전기적 길이들을 가지는, 경로들을 갖는 분배/어그리게이션 네트워크를 논의한다.

종래의 종단간 능동 배열 교정

도 4의 분배/어그리게이션 네트워크(5)가 고 품질 공통 공급임인 경우에도, 전체 시스템은 Tx/Rx 모듈들의 제조 및 동작 변형들로 인해 여전히 큰 위상 및 크기 오차들의 영향을 받기 쉽다. 값 비싼 시스템임에도 불구하고 실행 가능한 실용적인 옵션은 온도 및 습도와 같은 동작 변형들에 대해 안정적인 특성들을 갖는 Tx/Rx 모듈들을 설계하지만, 이미 높은 비용을 추가로 증가시킬 수 있는, 제조 변형들에 대해 완전히 예측 가능한 특성들을 얻으려고 시도하지 않는 것이다. 이를 위해서는 사후 제조 공장 교정(post-manufacturing factory calibration)과 다수의 현장 작업 시간 후 정기적인 재교정이 필요하다.

종래의 배열들을 교정하는 일반적인 방법은 도 6과 도 7에 각각 송신기와 수신기 교정을 위해 나와 있다. 두 가지 모든 경우에서, 교정 네트워크(100)는 연속적으로 모든 배열 경로들의 종단간 교정을 수행하기 위해 필요하다. 도 6의 송신기 경우에서, 베이스밴드 프로세서(10)는 배열 시스템을 통해 신호를 송신하며, 교정 네트워크(100)는 각각의 안테나 소자로부터 교정 네트워크(100)를 한번에 하나씩(신호들(101)) 수신한다. 즉, 교정 네트워크(100)가 특정 안테나 소자로부터 신호(101)를 수신할 때, 고려중인 안테나 소자의 Tx/Rx 모듈을 제외하고 모든 Tx/Rx 모듈은 턴 오프(turn off)된다. 교정 네트워크(100)는, 수신된 신호(102)를 송신된 신호를 비교하고 특정 송신 경로의 위상 및 크기 특성들을 계산하는, 베이스밴드 프로세서(10)로 수신된 신호를 되돌려 보낸다. 모든 안테나 소자들에 대응하는 모든 송신 경로들이 동일한 방식으로 특징화된 후에, 베이스밴드 프로세서(10)는 제조 변형들을 제거하기 위해 신호(103)를 통해 배열 크기 및 위상의 값들을 보상하는데 필요한 모든 정보를 갖는다.

도 7에 도시된 수신기 경우는 신호들이 반전된 송신기 교정과 유사하다. 베이스밴드 프로세서(10)는 교정 네트워크(100)에 신호(104)를 송신하고, 교정 네트워크(100)는 이를 한번에 하나씩 모든 안테나 소자들로 다시 보낸다(redirects)(신호(105)). 단일 Tx/Tx 모듈(다른 모든 것들은 오프)에 의해 수신된 신호(105)는 배열 시스템을 통해 전파되고 베이스밴드 프로세서(10)로 복귀한다. 송신되고 수신된 신호들 사이의 비교는 모든 수신 경로들의 정확한 위상/크기 특성을 초래한다. 송신기의 경우에서와 같이, 베이스밴드 프로세서(10)는 제조 변형들을 제거하기 위해 신호(103)를 통해 배열 크기들 및 위상들의 값들을 보상하는데 필요한 모든 정보를 갖는다.

송신기와 수신기의 경우들에서 모두, 이러한 종단간 교정 프로세스들은, 분배 네트워크 및 Tx/Rx 모듈들에서 발생하는 오류들의 합인, 각 종단 간 경로의 총 위상/크기 오류를 보완한다. 이러한 방식으로 얻어진 총 보상 값들은 Tx/Rx 모듈들에 대한 보상 값들과 분배 네트워크에 대한 보상 값들로 분리할 수 없다. 그러나, 분배 네트워크가 무시할 수 있는 오류를 가지면, 고품질 공통 공급들의 경우처럼 보상 값들은 Tx/Rx 모듈 오차들에서만 발생한다. 그럼에도 불구하고, 이러한 종단간 교정 기술들의 대한 주요 제한사항은 교정되고 있는 임의의 신호 경로의 일부가 모든 신호 경로들(예컨대, 분배 네트워크)에 의해 공유되기 때문에 교정 중에 배열의 모든 정상 동작은 중지되어야 한다는 것이다.

이 섹션에서 설명하는 종래의 종단 간 배열 교정 방법은 정확한 교정 네트워크(100)를 사용하는 것에 의존하며, 배열의 모든 안테나 소자들에 대해 도 6의 시스템에서 동일한 신호들(101) 및 도 6의 시스템에서 동일한 신호들(105)을 생성하도록 신중하게 구축되고 수동으로 튜닝된다. 이러한 교정 네트워크는, 배열 시스템에 그것을 포함하는 것이 큰 배열들에 비해 다소 비경제적이기 때문에, 별도의 테스팅 설정으로서 공장 환경에서 사용하는데 가장 적합하다.

교정 이후 배열 보상의 구현은 지연 라인들(delay lines) 또는 이득 스테이지들(gain stages)를 조절하는 것과 같은 하드웨어 수단 또는 Tx/Rx 모듈에 대한 필요한 위상 및 크기 값을 계산하는 것으로서의 소프트웨어 수단으로 수행될 수 있으며, 원하는 방사 패턴을 생성하는 것일 뿐만 아니라 배열 오류들을 보상한다.

배열에 포함시키기에 적합한 경제적인 구현들을 산출하는, 능동 배열들을 위한 새로운 교정 방법은 하기에 기술되어 있다. 게다가, 이 방법은 배열의 정상 동작을 방해하지 않고 배열 시스템의 프론트 엔드의 자동 교정을 허용할 수 있도록 한다.

IF 공급이 있는 아날로그 배열들

도 8은 미국 특허 8,611,959에 기술된 구조와 유사한, IF 피드를 가진 아날로그 배열 아키텍처를 도시한다. 도 8의 도면은, FDD 또는 TDD 모드로 동작하는 다중 송신 및 수신 채널을 갖는 배열을 나타내는, 도 4와 동일한 방식으로 요약된다. 도 4로부터의 믹서(7)는 Tx/Rx 모듈들(2347) 내부로 이동된다. 당연히 시스템에는 Tx/Rx 모듈들이 있는 만큼 믹서(mixer)(7)의 많은 예시들(instances) 있다. 이 변화는 능동 배열의 비용에 대한 중요한 이로운 결과들을 갖는다. 첫째, 분배/어그리게이션 네트워크(5)는 현재 RF 신호들 대신에 IF 신호들을 운반한다. 이것은 분배/어그리게이션 네트워크가 RF(분배 네트워크의 물리적 크기는 동일하게 유지되지만 네트워크를 통해 전파되는 IF 신호들은 RF보다 훨씬 낮은 주파수 임)에서 보다 IF에서 전기적으로 훨씬 더 작아지기 때문에 실질적으로 이 네트워크의 설계를 단순화한다. 충분히 낮은 IF 값의 경우, IF에서 직렬 링크를 통한 신호 위상 시프트들이 RF보다 훨씬 작기 때문에, 도 9의 간단한 직렬 분배 네트워크는 공통 공급 대신 사용될 수 있다. 둘째, 이득 스테이지들(4)은 또한, 설계 명세서들의 다른 중요한 단순화인, RF가 아닌 IF에서 동작한다. 셋째, 위상 시프터들(3)은 도 4처럼 신호 경로 보다 LO 경로에 배치될 수 있다. 이는, 변조된 신호의 위상을 시프팅시키는 것보다 정현파의 신호의 위상을 시프팅시키는 것이 더욱 쉽기 때문에, 이러한 구성요소들의 설계를 훨씬 쉽게 한다. 사실, 도 4의 시스템과 같은 전통적인 위상 배열들에서 교차하기가 가장 힘든 비용 장벽들 중 하나는 넓은 신호 대역폭에 걸쳐 동작하는 저가, 고품질 프로그래밍 가능한 위상 시프터들이다. 반대로, 단일 주파수에서 초 저비용, 프로그램 가능한 위상 시프터들을 구현하기 위한 몇 가지 방법이 있다. 이러한 LO 신호 조절 가능한 위상 시프터들은 위상 회전기들이라 불린다.

도 4의 개략도에서 도 8의 Tx/Rx 모듈들(2347)로의 믹서(7)을 이동시키는 것의 한 가지 단점은 Tx/Rx 모듈들에서 LO 신호들을 생성시키는 새로운 요구의 도입이며, 이는 전역적으로 일관성(globally coherent)이 있다(동일한 주파수 및 예측 가능한 위상을 높은 정확도로). 이는 오실레이터(8)에 의해 생성된 LO 신호를 배열에 걸쳐 분배하도록 공통 공급을 사용함으로써 달성될 수 있다. 미국 특허 제 8,611,959 호에 따른, LO 일관성 분포에 대한 낮은 비용 옵션은 미국 특허 제 8,553,826 호에 기술된 분배 방법을 사용하는 것이다. 도 10은 이 분배 방법의 간략화된 개략도를 도시한다. 긴 트렁크(long trunk) 및 다수의 짧은 분기들을 갖는 이중 트리 네트워크(6a)는, 신호들의 각각의 쌍들에 상수를 추가한 위상들을 제공하는, 짧은 분기들의 단부에서 노드 쌍을 생성하도록 구성된다. 이러한 노드 쌍들에 연결된 동기화 회로들(6b)은 전역적으로 일관된 LO 신호들을 생성한다. 그러나, 일관된 LO 분포에 대한 또 다른 새롭고 보다 간단한 방법은 U.S.S.N "Calibrating a Serial Interconnection"이라는 제목이 붙어 있으며, 이들 모두는 본 명세서에 참고로 인용되어있다.

도 8의 배열은 도 6과 7에서의 종래의 방법들에 따라 교정될 수 있다. 그러나 베이스밴드 프로세서(10)로부터 A, B, C …… H에 이르는 배열 부분은 저 주파수에서 동작하고 분배 네트워크는 일반적으로 수동적이기 때문에, 큰 비용 페널티 없이 온도와 같은 동작되는 조건들에 걸쳐 일정한 위상 및 크기 특성들을 갖도록 배열의 부분을 설계하는 것이 가능하다. 이 경우, 동작 조건들에 대해 의미 있는 위상 및 크기 변형들에 취약한, 배열의 유일한 부분들은 Tx/Rx 모듈이다. 이것들은 위상 및 크기의 동작 드리프트들(operational drifts)에 의해 요구되는 만큼 자주 교정되어야 한다.

Tx/Rx 모듈들의 교정

이 섹션의 목적을 위해, 베이스밴드 프로세서(10)로부터 포인트 A, B, C …… H까지, 그리고 그 역으로 도 8의 배열의 모든 신호 경로들은 위상 및 크기 특성면에서 동일하고, 교정을 필요로 하는 배열의 부분은 Tx/Rx 모듈들(2347)이라고 가정한다. Tx/Rx 모듈에 대한 제안된 위상 교정 방법들은 송신 및 수신 경로들에 대해 도 11 및 도 12 각각 도시되어 있으며, Tx/Rx 모듈에 대한 제안된 이득 교정 방법들은 송신 및 수신 경로들에 대해 도 13 및 도 14에 각각 도시되어 있다. 모든 경우에 있어, 교정 중인 Tx/Rx 모듈은 IF 분배/어그리게이션 네트워크(5)로부터 전기적으로 분리(disconnected)된다. 이후, 우리는 각각의 방법들을 개별적으로 기술할 것이다.

도 11에 도시된 송신 위상 교정의 경우에 있어서, 교정 회로(200)는 적절한 송신 주파수를 갖는 IF 신호(201)를 Tx/Rx 모듈의 IF 입력에 인가하며(applies) 개별적인 Tx/Rx 모듈에 연결된 안테나 소자로부터 나오는 RF 신호(202)를 검출한다. RF 신호(202)는 IF 신호(201)에 대한 Tx/Rx 모듈 응답이다. 이득 스테이지(4), 믹서(7) 및 RF-FE(2)가 순간 전파 시간(지연 없음)을 갖는 이상적인 경우에, 신호(202)의 결과적인 위상(resulting phase)은 IF 신호(201)에 대한 RF 기준 위상으로서 정의된다. 일반적으로, 신호(202)의 실제 위상은 이득 스테이지(4), 믹서(7), 및 RF-FE(2)와 같은 Tx/Rx 모듈의 다양한 요소들 상에서 유한한 전파 시간으로 인해 RF 기준 위상(201과 관련하여 지연된 202)보다 더 크다. 신호(202)의 위상과 RF 기준 위상 간의 차이는 Tx/Rx 모듈에서 제조 및 동작 조건들을 갖는 Tx/Rx 모듈까지 변하고, 동작 조건(예를 들어, 온도)을 갖는 동일한 Tx/Rx 모듈에 대해서도 시간에 따라 변한다. 이는 위상 교정이 필요한 정확한 이유이다. 교정 회로(200)는 신호(202)의 위상과 IF 신호(201)에 대한 RF 기준 위상간의 차이를 측정하고 신호(203)를 생성한다. 신호(203)는, 위상 차가 90도(실제 시스템이 인과 관계이기 때문에 원래의 위상 차이보다 일반적으로 더 큼)와 같이 고정된 수가 될 때까지, 위상 회전기(3)의 설정을 조절한다. 이것은 위상 회전기(3)를 통한 LO 신호 위상 시프팅이 Tx/Rx 모듈을 통해 전파하는 교정 신호의 위상을 직접적으로 그리고 선형적으로 영향을 미치기 때문에 가능하다. 모든 배열 Rx/Tx 모듈들이 이러한 방식으로 교정될 경우, 동작 조건들이 상당히 변화되지 않는 기간 동안에, 전체적인 배열의 송신 섹션(transmit section)은 위상이 교정된다.

도 12에 도시된 수신 위상 교정 경우는 신호들이 반대인 송신 위상 교정의 경우와 유사하다. 교정 회로(200)는 적절한 수신 주파수를 가진 RF 신호(204)를 Tx/Rx 모듈의 RF 입력에 인가하고 각각의 Tx/Rx 모듈의 IF 포트로부터 나오는 IF 신호(205)를 검출한다. IF 신호(205)는 RF 신호(204)에 대한 Tx/RX 모듈 응답이다. RF-FE(2), 믹서(7), 및 이득 스테이지(4)가 순간 전파 시간(지연 없음)을 갖는 이상적인 경우에, 신호(205)의 결과적인 위상은 RF 신호(204)에 대하여 IF 기준 위상으로서 정의된다. 일반적으로, 신호(205)의 실제 위상은 RF-FE(2), 믹서(7), 및 이득 스테이지(4)와 같은 Tx/Rx 모듈의 다양한 소자들 상에서 유한한 전파 시간으로 인해 IF 기준 위상보다 더 크다. 신호(205)의 위상과 IF 기준 위상 간의 차이는 Tx/Rx 모듈로부터 제조 및 동작 조건을 갖는 Tx/Rx 모듈까지 변하고, 동작 조건(예를 들어, 온도)을 갖는 동일한 Tx/Rx 모듈에 대해서도 시간에 따라 변한다. 교정 회로(200)는 RF 신호(204)에 대한 신호(205)의 위상과 IF 기준 신호 간의 차이를 측정하고 위상차가 90도(실제 시스템이 인과 관계이므로 원래의 위상 차이보다 일반적으로 더 크다)와 같은 고정 수가 될 때까지 위상 회전자(3)의 설정을 교정한다. 이것은 위상 회전기(3)를 통한 LO 신호 위상 시프팅이 Tx/Rx 모듈을 통해 전파하는 교정 신호의 위상을 직접적으로 그리고 선형적으로 영향을 미치기 때문에 가능하다. 모든 배열 Rx/Tx 모듈들이 이러한 방식으로 교정된다면, 동작 조건들이 상당히 변화되지 않는 기간 동안에, 전체적인 배열의 수신 섹션은 위상이 교정된다.

도 13의 송신 이득 교정 경우에 있어서, 교정 회로(300)는 적절한 송신 주파수를 갖는 IF 신호(301)를 Tx/Rx 모듈의 IF 입력에 인가하고 개별적인 Tx/Rx 모듈에 연결된 안테나 소자로부터 나오는 RF 신호(302)를 검출한다. RF 신호(302)는 IF 신호(301)에 대한 Tx/Rx 모듈 응답이다. 일반적으로, 신호(302)의 진폭과 신호(301)(Tx/Rx 모듈 송신 이득)의 진폭 사이의 비율은 Tx/Rx 모듈에서 제조 및 동작 조건들을 갖는 Tx/Rx 모듈로 변하고, 동작 조건들(예를 들어, 온도)을 갖는 동일한 Tx/Rx 모듈에 대해서도 시간에 따라 변한다. 이것이 이득 교정이 필요한 이유이다. 교정 회로(300)는 신호들(302 및 301)의 진폭들 사이의 비율을 측정하고 신호(303)를 출력한다. 신호(303)는, 비율이 2 또는 10과 같은 고정된 숫자가 될 때까지, 이득 스테이지(4)의 설정을 조절한다. 모든 배열의 Rx/Tx 모듈들이 동일한 Tx/Rx 모듈 송신 이득에 대해 이러한 방식으로 교정되면, 동작 조건들이 크게 변하지 않는 기간 동안, 배열의 전체적인 송신 섹션이 이득(gain)으로 교정된다.

도 14에 도시된 수신 이득 교정의 경우에 대하여, 신호들이 반전된 송신 이득 교정의 경우와 유사하다. 교정 회로(300)는 적절한 수신 주파수를 갖는 RF 신호(304)를 Tx/Rx 모듈의 RF 입력에 인가하며 개별적인 Tx/Rx 모듈의 IF 포트로부터 나오는 IF 신호(305)를 검출한다. 일반적으로, 신호(305)의 진폭과 신호(304))(Tx/Rx 모듈 수신 이득)의 진폭 사이의 비율은 Tx/Rx 모듈에서 제조 및 동작 조건을 갖는 Tx/Rx 모듈까지 변하고, 동작 조건들(예를 들어, 온도)을 갖는 동일한 Tx/Rx 모듈에 대해서도 시간에 따라 변한다. 교정 회로(300)는 신호들(305 및 304)의 진폭들 사이에서 비율을 측정하고 비율이 2 또는 10과 같은 고정된 숫자가 될 때까지 이득 스테이지(4)의 설정을 조절한다. 모든 배열 Rx/Tx 모듈들이 Tx/Rx 모듈 수신 이득과 동일한 방식으로 교정된다면, 동작 조건들이 상당히 변경되지 않는 기간 동안에, 전체적인 배열의 수신 섹션은 이득(gain)이 교정된다.

실제로는 도 11, 12, 13 및 14에 예시된 교정 원리들에 대한 많은 구현들이 가능하다. 도 15는 Tx/Rx 모듈의 송신기 위상과 이득 교정에 대한 구현의 예시를 도시한다. 도 8(조절 가능한 이득 스테이지(4), 믹서(7), 위상 회전기(3) 및 RF-FE(2))의 Tx/Rx 모듈(2347)(조절 가능한 이득 스테이지(4), 믹서(7), 위상 회전기(3) 및 RF-FE(2))의 전자 기기는 결합기(15), RF 믹서(16), IF 믹서(17), 위상 교정 회로(18), 이득 교정 회로(20) 및 2 개의 크기 검출기(19)로 증강된다(augmented). 또한, 교정 시스템은 IF 기준 신호 생성기(14a) 및 교정 컨트롤 블록(14b)을 요구한다. 베이스밴드 프로세서와 같은 배열 컨트롤러는 컨트롤 블록(14b)의 동작을 시작/중지 한다. 위상 및 이득 교정 회로들(18 및 20) 및 컨트롤 블록(14b)은 앞에서 기술된 교정 방법론을 실행하는 디지털 상태 머신들을 포함하고 Tx/Tx 모듈에서 요구되는 블록들 상에서 컨트롤을 갖는다. 도 15는 화살표로 종료된 점선들을 갖는 제어 흐름을 도시한다. 이 방식의 일 실시예는 높은 정밀도 및 낮은 비용을 유지하기 위해 집적 회로 내에 있다.

Tx/Rx 모듈 송신기 교정 프로세스는 다음과 같다. 배열 컨트롤러(예를 들어, 베이스밴드 프로세서)가 교정을 초기화한 이후, 교정 컨트롤 블록(14b)은 IF 신호 기준 생성기(14a)로부터 IF 기준 신호를 턴 온(turns on)한다. 도 15의 IF 기준 신호 발생기(14a)는 조절 가능한 이득 스테이지(4)에 IF 기준 신호(교정 신호)를 적용한다. 이러한 신호는 RF 교정 신호로서 RF-FE(2)에서 나와 믹서(7)에 의해 상향 변환된다. 교정 기준 신호는 배열이 정상 동작하고 있을 때 실제 신호와 같이 동일한 스테이지를 통과하므로 동일한 위상 및 크기 변화들이 발생한다. 결합기(15)는 이 RF 교정 신호를 검출하고 제 1 크기 검출기(19)에 그것을 인가한다. 생성기(14a)로부터의 IF 기준 신호는 또한 제 2 크기 검출기(19)에 인가된다. 2개의 크기 검출기들은 각각의 입력 신호들의 크기에 비례하는 DC 전압을 생성한다. 이득 교정 회로(20)는 2개의 크기 검출기들(19)로부터 나오는 DC 전압들이 미리 설정된 원하는 비율이 될 때까지 이득 스테이지(4)의 이득을 조절한다. 이 상태에 도달하면 Tx/Rx 모듈의 송신 이득이 각각의 값으로 설정된다.

결합기(15)는 RF-FE(2)로부터 오는 RF 기준 신호를 또한 RF 믹서(16)에 인가하며, RF 믹서(16)는 이를 생성기(14a)로부터 오는 원래 IF 기준 신호와의 위상 비교가 가능(위상은 신호가 동일한 주파수를 갖는 경우에만 비교될 수 있음)하도록 IF로 역 변환시킨다. IF 믹서(17)는 2개의 IF 신호들의 위상을 승산하여 cos(

)의 DC 신호를 생성하고, 여기서

과

는 각각의 위상들이다. 2 개의 IF 신호들의 위상들이 (2n-1)π/ 2 라디안만큼 다른 경우 DC 값은 0이 되며, 여기서 n은 임의의 정수(가장 중요한 n = 1)이고, 2개의 IF 신호들의 위상들이(2n)π/2 라디안만큼 다른 경우 최대 또는 최소이다. 이 위상 검출 기법은 모든 실제 위상 오차를 캡쳐(capture)하기에 충분히 큰 180도 단조성(monotonicity)을 가지고 있다. 위상 교정 회로(18)는, 믹서(17)에 의해 생성된 DC가 특정 설정 값, 바람직하게는 0 또는 최대/최소에 도달할 때까지, 위상 회전기(3)를 통해 LO 신호 구동 믹서(7)의 위상을 회전시킨다. 이들 바람직한 값들(0 또는 최대 / 최소)은 믹서(17)에 의해 생성된 모든 다른 DC 값들에 대한 상대 값이고 따라서 검출하기 쉽고 회로 변형들에 둔감하기 때문에 실제로 중요하다. 위상 교정 회로가 요구된 상태에 도달한 이후, Tx/Rx 모듈 송신 경로를 통한 신호 지연은 90도(믹서(17)의 출력에서 제로 DC 값) 또는 180도(믹서(17)의 출력에서 최소 DC 값)와 같은 미리 결정된 위상차에 대응한다. 위상 변화들이 이득에 영향을 미치지 않는 동안 Tx/Rx 모듈의 이득을 변경하는 것은 위상을 변경시킬 수 있으므로, 이득 교정이 위상 교정보다 먼저 수행되어야 함을 알아 두는 것이 중요하다.

도 16은 도 15로부터의 동일하게 향상된 Tx/Rx 모듈이 Tx/Rx 모듈의 수신기 위상 및 이득 교정에 어떻게 사용될 수 있는지 도시한다. 이러한 경우, RF 기준 신호들 생성기(14c)는 Tx/Rx 모듈의 RF 입력에 기준 신호를 적용하는데 필요하다. 회로의 동작은, 도 16에 도시된, 이 회로의 동작은 일부 신호들이 반전된 송신기의 경우의 동작과 일치한다. 결합기(15)는 RF 기준 신호를 Tx/Rx 모듈의 RF 포트로 주입하는데(inject) 사용된다.

Tx/Rx 모듈 교정(위상 또는 크기)의 모든 경우에 있어서, 위상 회전기(3) 및 이득 스테이지(4)에 대한 교정 값들은 베이스밴드 프로세서(10)(도 8 참조) 또는 다른 제어기에 일반적으로 있는(residing) Tx/Rx 모듈 레벨에서 국부적으로 또는 배열 제어 레벨에서 전역적으로 처리될 수 있다. 교정 값들이 국부적으로 처리될 경우, Tx/Rx 모듈은 배열 베이스밴드 프로세서로부터 수신된 프로그래밍 위상 및 크기 값들에 이러한 교정 값을 추가하는 수단을 포함해야 한다. 교정 값들이 전역적으로 처리되는 경우, 이러한 교정 값들은, 특정 방사 패턴들을 생성하기 위해 필요한 위상들 및 크기들의 계산에 그들을 포함할, 베이스밴드 프로세서(예를 들어, 디지털 버스들을 통해서)에 보고되어야 한다.

분배/어그리게이션 네트워크 교정

다음으로, 도 8의 배열에 대해 베이스밴드 프로세서(10)로부터 A, B, C .. H 지점으로의 모든 신호 경로 및 그 반대가 위상 및 크기 특성면에서 동일하다고, 이전 섹션에서 이루어진 가정을 제거한다. 베이스밴드 프로세서(10) 및 IF 스테이지(9)가 모든 신호 경로들에 공통(common)이기 때문에, 이전의 가정은 분배 네트워크(5)가 완전하고 위상 및 크기 오차를 생성하지 않는다고 가정하는 것과 동일하다.

실제로, 도 4 및 도 8의 네트워크들(5)은 비싼 재료들 및 어셈블리로 생산되는 경우에만 제조 및 동작 조건들에 걸쳐 미미한 위상 및 크기 오차들을 달성한다. 일부 하이 엔드(high-end) 애플리케이션들에서는 이것이 허용될 수 있지만 대부분의 상용 애플리케이션에서는 아니다. 도 8의 아키텍처를 도입하려는 목적은 도 4의 고전적인 아키텍처에서와 같이 RF보다는 IF에서 네트워크(5)를 동작시켜 네트워크(5)의 비용을 낮추는 것이다.

RF 보다 훨씬 낮은 주파수로 동작으로 인해, 네트워크(5)는 저비용으로 설계될 수 있고, 온도 및 다른 동작 조건들에 걸쳐 낮은 위상/크기 변화들을 유지할 수 있다. 이는 일반적으로 FR4 보드들(National Electrical Manufacturers Association에 의한 "Flame Retardant 4” 표준 지정)과 같은 최저 비용의 인쇄 회로 기판들(PCBs) 중 일부에 구현된 도 9와 같이 간단한 직렬 분배/어그리게이션 네트워크의 경우에도 해당된다. 그러나 이러한 저가의 분배/어그리게이션 네트워크의 전기적 특성들은 제조 공정에 따라 크게 변하기 때문에, 제조 변형들을 고르게 하기 위해 사후 제조 교정(post-manufacturing calibration) 없이는 그들을 사용할 수 없게 된다. 다음으로, 도 8의 분배/어그리게이션 네트워크(5)에 대한 여러 교정 방법들을 소개할 것이다.

분배/어그리게이션 네트워크(5)의 제 1 교정 방법은 도 17에 예시되어 있다. 처음에, 단일 송신 채널 및 단일 수신 채널에 대해 고려할 것이다. 이후에 다중 채널의 경우가 이 경우의 간단한 확장이라는 것이 분명해질 것이다. 단일 송신 및 수신 네트워크들(5)(요약된 표현에 대한 이전 규칙에 따른, 도면에서 같은 블록으로 표시되는 두 표현)은 상호 비율들에서 동일하거나 전기적 길이들로 가정된다. 두 네트워크들이 유사한 레이아웃들로 가까운 곳에 배치된 동일한 PCB에 구현되는 경우 이 가정은 합리적이다. 예를 들어, PCB상의 서로 옆에 배치된 송신 라인들로 구현된 도 9의 두 개의 직렬 링크들(하나는 송신용이고 하나는 수신용임)은 저비용 PCB 재료들에 대해서 조차 거의 동일한 전기적 특성을 갖는다.

Tx/Rx 모듈들이 두 개의 네트워크들(5)에 연결되는 각 노드 A, B …… H 옆에 추가적으로 루프-백(Loop-Back) 회로들(6d)을 배치한다. 베이스밴드 프로세서(10)의 컨트롤(405)하에서, 이들 회로들은 송신 분배 네트워크로부터의 임의의 신호를 수신 어그리게이션 네트워크의 대응하는 단자로 루프백(loop back) 할 수 있다. 교정 처리는 다음과 같다. 베이스밴드 프로세서(10)는 IF 신호(401)를 송신 분배 네트워크를 통해 송신하고 수신 어그리게이션 네트워크를 통해 이 신호를 다시 반환하기 위해 한 번에 하나의 루프백 회로에 연속적으로 요청한다. 각각의 왕복(roundtrip) 송신에 대해, 베이스밴드 프로세서(10)는 결합된 송신/수신 경로들의 왕복 위상 및 크기 특성들을 측정한다. 모든 왕복 측정들이 완료된 후에, 베이스밴드 프로세서(10)는 예상된 값과 측정된 값을 비교하고 측정된 값의 부분들을 다양한 기준에 따라 각 네트워크(5)에 할당한다. 예를 들어, 시뮬레이션에서 총 왕복 위상 차가 전송 경로에 대해 60 %와 수신 경로에 대해 40 %로 나누어지는 경우, 실제 측정된 위상 시프트는 동일한 비율들로 할당된다. 값 할당에 대한 또 다른 기준(criterion)은 비율들의 실험 측정들로부터 유추될 수 있다. 송신 및 수신 네트워크들(5)의 실제 특성들이 알려지게 되면, 베이스밴드 프로세서(10)는 위상 회전기들(3) 및 이득 스테이지들(4)의 설정을 조절하여 모든 경로들을 동일하게 한다. 다중 채널들의 경우는 순방향 및 복귀 경로의 다양한 조합들을 측정할 수 있는 추가 가능성과 유사하다.

도 17의 왕복 교정 방법은 두 개의 독립적인 네트워크들(송신 및 수신) 사이에서 측정된 왕복 값들의 정확한 분할을 정확히 예측하는 것에 의존한다. 도 18에 도시된 네트워크(5)에 대한 제 2 교정 방법은 송신 및 수신 네트워크들을 독립적으로 측정한다. 이 방법은 도 8의 배열의 아키텍처가 각각의 Tx/Rx 모듈 사이트에서 전체적으로 일관된 LO 신호를 제공하는 사실을 이용한다. 회로들(6c)은 전역적으로 일관된 LO 신호들로부터 로컬 IF 기준 신호들(Tx/Rx 모듈들 사이트에서)을 발생한다. 당연히, 이러한 로컬 IF 기준 신호들은 또한 전역적으로 일관적이다. 이 방법의 한 스테이지에서, IF 기준 신호들(500)은 어그리게이션 네트워크(5)를 통해 베이스밴드 프로세서(10)로 한 번에 하나씩 송신된다. 이 방법의 다른 스테이지에서, 베이스밴드 프로세서(10)는, 블록(6c) 내부의 위상 / 크기 비교기들에 의해 Tx/Rx 모듈 사이트에서 IF 기준 신호들과 비교되는, IF 신호들(501)을 분배 네트워크(5)를 통해 송신한다. 블록은 측정된 위상/크기 값들을 베이스밴드 프로세서(10)에 보고하므로, 베이스밴드 프로세서가 위상 회전기들(3) 및 이득 스테이지들(4)의 조절을 통해 다시 에러들을 제거할 수 있다.

도 18에 예시된 기술들을 사용하여 크기 교정을 정정하기 위해, 블록들(6c)에 의해 생성된 IF 기준 신호들이 동일한 크기를 갖는지를 확인하는 것은 중요하다. 이는 글로벌 DC 기준 전압을 모든 블록(6c)에 분배하거나 표준 전압 기준을 사용하는 것과 같은 다양한 방법을 통해 가능하다.

도 18의 일반적인 회로(6c)의 구현이 도 19에 도시되어 있다. 주파수 합성기(91)는 전역적으로 일관된 LO 신호들로부터 전역적으로 일관된 IF 교정 신호들을 생성한다. 전압 기준(93)(예를 들어, 표준 밴드 갭 전압 기준)은 정확한 절대 값의 DC 신호를 생성한다. 피크 검출기(Peak Detector)(95)는 자신의 입력에서 신호들의 크기들을 측정하고, 가변 이득 증폭기(Variable Gain Amplifier: VGA)(92)는 비교기(Comparator)(94)에 의해 인가된 제어 신호들에 따라 자신을 통과하는 신호의 크기를 스케일링(scaling) 한다. 위상 회전기(3), 믹서(7), 및 비교기(99)는 Tx/Rx 모듈에서 IF 신호들의 위상 정렬을 위해 사용된다. 컨트롤러(999)는 회로(6c) 내부의 모든 블록들을 제어하고 컨트롤(404)를 통해 베이스밴드 프로세서(10)와 통신한다.

도 18에 설명된 방법의 일 적용 예에서, 컨트롤러(999)는 스위치들(96 및 98)을 온으로 설정하고 스위치(97)를 오프로 설정하고 위상 회전기(3), 믹서(7) 및 비교기(99)를 디스에이블(disable)로 설정한다. 주파수 합성기(91)의 출력 신호는 VGA(92)를 통해 통과하고 교정 신호(500)로서 베이스밴드 프로세서(10)로 송신한다. 신호는 전역적으로 일관된 LO 신호들로부터 동기화 되었고 크기 또한 알려져 있기 때문에 전역적으로 일관된다(모든 Tx/Rx 모듈들에서 동일한 위상). 이는, 비교기(94)가 신호(500)의 크기가 미리 결정된 비율(예를 들어, 동일)로 전압 기준(93)의 설정 전압과 관련될 때까지 VGA(92)의 이득을 조절하기 때문에 보장된다. 기술된 바와 같이, 베이스밴드 프로세서(10)는 분배 네트워크들 상에서 발생하는 크기 및 위상 시프트를 보상하기 위해 모든 Tx/Rx 모듈들로부터 나오는 신호들(500)을 사용한다.

도 18에 기술된 방법의 또 다른 적용 예에서, 컨트롤러(999)는 스위치들(96 및 98)을 오프로 설정하고, 스위치(97)를 온으로 설정하고, 그리고 위상 회전기(3), 믹서(7) 및 비교기(99)를 인에이블(enable)로 설정한다. 이 경우, 베이스밴드 프로세서(10)는 분배 네트워크를 통해 교정 신호(501)를 전송한다. Tx/Rx 모듈에 도달한 후의 신호(501)의 위상은 위상 회전기(3), 믹서(7) 및 비교기(99)를 사용하여 주파수 합성기(91)에 의해 생성된 전역적으로 일관된 신호와 비교된다. 기술된 Tx/Rx 모듈 교정 방법들의 경우와 마찬가지로, 비교기(99)가 믹서(7)의 입력들 사이의 알려진 위상차에 대응하는 미리 결정된 DC 값(바람직하게는 최대 값 또는 제로 값)을 출력할 때까지, 컨트롤러(999)는 위상 회전기(3)의 위상을 변화시킨다. 이러한 방식으로 컨트롤러(999)는 주파수 합성기(91)에 의해 생성된 전역적으로 일관된 신호들과 관련하여 신호(501)의 위상을 결정한다. 신호(501)는 또한 자신의 크기를 결정하기 위해 VGA(92)를 통해 통과된다. 비교기(94)는 VGA(92)의 출력에서의 신호의 크기가 미리 결정된 비율로 전압 기준(93)의 설정 전압과 관련될 때까지 VGA(92)의 이득을 조절한다. 이 제어 루프가 안정된 이후, VGA 이득 설정은 베이스밴드 프로세서(10)로부터 Tx/Rx 모듈까지 신호(501)의 크기 변화들을 보상하기 위해 사용된다. 예를 들어, 이러한 설정들은 도 18의 조절 가능한 이득 스테이지들(4)의 이득들을 조절하기 위해 사용된다.

2단계 교정 배열들

도 8의 Tx/Rx 모듈과 배열의 분배 네트워크를 개별적으로 교정할 수 있는 가능성은 2-스테이지 교정 방법에 적합한 일반적인 배열 아키텍처를 제안하며 배열 아키텍처는 전통적인 종단간 1-스테이지 교정에 비해 장점이 있다. 이 아키텍처는 종래의 배열 서브시스템들과 추가적인 서브시스템들을 포함하는 도 20에 도시되어 있다. 이전과 마찬가지로(도 4 및 도 8), 다중 송신 및 수신 채널들이 단일 블록들로 요약된 형태로 표현된다는 규칙을 사용한다.

도 20의 종래의 배열 서브시스템들은 베이스밴드 프로세서(10), 신호 컨버터(701), 신호 분배/어그리게이션 네트워크(702)와 컨트롤 분배 네트워크(703)를 사용한다. 신호 컨버터(701)는 일부 경우에서 상향/하향 주파수 변환뿐만 아니라 디지털-아날로그 및 아날로그-디지털 변화가 수행되는 블록이다. 일반적으로, 신호 변환기(701)와 분배 네트워크(702) 사이에서 교환되는 신호는 베이스밴드 또는 IF에서 또는 RF에서의 아날로그 신호이다. 컨트롤 분배 네트워크(703)는 베이스밴드 프로세서와 Tx/Rx 모듈들(670) 사이의 컨트롤 신호들(보통 디지털)을 운반한다. 이러한 모듈들은 도 3의 종래의 회로들과 도 11, 12, 13, 14, 17, 18에 도시된 교정 방법들을 지원하는 적절한 교정 회로들의 조합이다.

도 20에서, 종래의 배열 서브 시스템에 부가적인, 서브 시스템들은 기준 생성기(704), 교정 생성기(706), 기준 분배 네트워크(705) 및 교정 분배 네트워크(707)이다. 기준 생성기(704)는 전역적인 기준 신호를 생성하며, 이는 신호의 일관된 복제본들이 모든 Tx/Rx 모듈 사이트에서 이용 가능하도록 기준 분배 네트워크(705)를 통해 모든 Tx/Rx 모듈에 분배된다. 이를 위해, 기준 분배 네트워크(705)는 공통 공급(corporate feed)(도 5) 또는 도 10에 도시된 네트워크(미국 특허 제 8,611,959 호) 또는 또 다른 일관된 분배 네트워크 일 수 있다. Tx/Rx 모듈들은 네트워크(705)(예를 들어, 도 8의 능동 배열)에 의해 분배된 일관된 기준 신호들을 사용할 수 있거나 또는 사용할 수 없을 수도 있다(예를 들어, 도 4의 능동 배열). 교정 생성기(706)는 하나 또는 여러 개의 교정 신호들을 생성하며 분배 네트워크(707)를 통해 Tx/Rx 모듈들에 송신될 수 있다. 네트워크(705)를 통해 분배된 기준 신호들과 달리, Tx/Rx 모듈들 상에 도달하는 교정 신호들은 상호적으로 일관성이 없을 수 있다.

도 20의 배열 시스템의 2-스테이지 교정은 다음과 같이 동작한다. 첫째, 베이스밴드 프로세서(10)은 분배/어그리게이션 네트워크(702)로부터 모든 Tx/Rx 모듈들을 연결을 해제하고 도 17 및 18에 기술된 네트워크에 대해 교정 방법들을 적용한다. 2-스테이지 배열 교정 프로세스들의 제 1 스테이지를 나타낸다. 이 절차에서, 베이스밴드 프로세서는 Tx/Rx 모듈들(도 18 참고)에서 분배된 일관된 기준 신호들을 사용한다. 이후, 기술한 바와 같이, Tx/Rx 모듈 교정 프로세스들을 한 번에 하나의 모듈 또는 여러(또는 모든) 모듈을 동시에 초기화 한다. Tx/Rx 모듈 교정이 독립적인 절차이므로, 많은 Tx/Rx 모듈들은 동시에 교정될 수 있다. 이는 2-스테이지 교정 프로세스의 제2 스테이지이다. 이 절차에서, 전술한 바와 같이(도 11, 12, 13 및 14 참고)Tx/Rx 모듈들은 네트워크(707)을 통해 분배된 교정 신호들을 사용한다.

이 섹션에서 설명한 2 단계 교정 프로세스의 각각의 단계는 배열의 다른 부분을 다루며 다른 부분과 환경 조건이 다르게 반응한다. 제 2 스테이지 동안 교정되는 Tx/Rx 모듈은 일반적으로 능동 회로들이 포함되어 있기 때문에 환경적 조건에 매우 민감하다. 그러나, 2-스테이지 교정 프로세스의 제 1 스테이지 동안 교정되는, 베이스밴드 프로세서로부터 Tx/Rx 모듈들까지 신호 경로들 사이의 차이점들은 특히 도 20의 분배 네트워크(702)가 수동일 경우 종종 환경적 조건에 매우 가변적이다. 따라서 교정 프로세스의 제 1 스테이지는 수행할 필요가 없지만 시스템의 시작 시에 제조 변형을 보상하기 위해 노화 등으로 인한 느린 편차를 보상하기 위해 드물게 반복해야 한다. 이 사실은, 시스템이 Tx/Rx 모듈들까지 오류 없이 실행되는 동안 정상 동작을 방해하지 않고 나머지 배열을 조절할 수 있기 때문에, 종단 간(단일 스테이지) 고전적인 교정 방법에 비해 제 2 스테이지 교정 방법의 주요 이점이다. 이는 다음 섹션에 개시되어 있다.

배열 동작 방해 없이 제 2 스테이지 능동 배열 교정

단일 소자 능동 시스템에 비해 능동 배열의 중요한 이점은 하나 또는 제한된 수의 배열 소자가 동작을 멈추는 경우, 배열의 전체적인 성능에 미치는 영향은 최소이거나 인지할 수 없다. 예를 들어, 100 개의 소자들이 있는 위상 배열의 한 소자가 턴 오프되면, 전체 송신 전력의 1 % 만 손실되고(모든 소자에서 동일한 전력으로 가정) 방사 패턴들은 사실상 변경되지 않는다. 정상적인 동작을 방해하지 않고 능동 배열을 교정하기 위해 본 명세서에 기술된 제 2 스테이지 교정 프로세스를 사용하면 이 사실로부터 이익을 얻을 수 있다. 가능한 절차들은 다음과 같다.

시작시(부팅시) 능동 배열은 모든 Tx/Rx 모듈의 교정을 포함하여 제 1 스테이지와 제 2 스테이지를 통해 완전히 교정된다. 이는 제조 변형들 및 기타 요인으로 인한 오류가 그 순간에 존재하는 동작 조건에 대해 제거되도록 한다. 이후, 능동 배열은 정상 동작에 배치된다. 규정된 시간에 또는 모니터링된 환경 변화 등에 의해 촉발되며, Tx/Rx 모듈은 한 번에 하나씩 재 교정되어(2-스테이지 교정 반복) 나머지 배열은 계속 동작한다. 일부 상황들에서는, 적어도 하나의 Tx/Rx 모듈이 한 번에 하나씩 교정될 수 있다. 게다가, 특정 경우들(예를 들어, 매우 가변적인 환경들 또는 매우 민감한 구성요소들) 라운드 로빈 방식으로 연속적인 Tx/Rx 모듈 교정이 필요할 수 있다. 이러한 방식으로, 모든 배열은 오랜 기간동안에 걸쳐 실질적으로 오류 없는 상태를 유지한다.

지금까지 기술한 것처럼, 2-스테이지 교정 방법은 제 2 스테이지 교정 중에는 정상적인 배열 동작을 유지하지만 제 1 스테이지 교정 중에는 정상 동작을 방해한다. 이러한 제한은 도 20의 아키텍처에 여분의 분배 네트워크(702) 및 배열의 정상 동작을 중지시키지 않고 기존의 분배 네트워크를 여분의 것으로 교환 할 수 있는 능력을 부가함으로써 제거 될 수 있다. 추가 분배 네트워크는 스왑(swap) 이전에 오프라인에서 교정되므로 시스템은 스왑 후에 오류가 발생하지 않는다. 당연히 시스템에서 꺼낸 분배 네트워크도 오프라인으로 교정 될 것이고 추가 분배 네트워크가 교정에서 벗어날 때 시스템에서 다시 사용될 것이다. 이 프로세스는 무한정 지속될 수 있다.

디지털 배열들의 2-스테이지 교정

2-스테이지 교정 방법들은 또한 디지털 배열들에서 사용될 수 있다. 도 21은 이 가능성을 보여준다. 분배/어그리게이션 네트워크(802)는 디지털이므로, 도 20으로부터 신호 컨버터 블록(701)을 사용할 필요가 없다. 또한, 도 20의 Tx/Rx 모듈(670)은 Tx/Rx 모듈 기능 및 데이터 변환기 기능(아날로그-디지털 및 디지털-아날로그 변환기)을 포함하는 완전 무선 장치들(800)로 대체된다. 기준 신호 생성기(704)로부터 생성된 기준 신호는 기준 분배 네트워크(705)에 의해 무선 장치들(800)로 분배된다. 기준 신호는 신호 샘플링 동작(아날로그-디지털 및 디지털-아날로그 변환기 용) 및 가능하게는 상향/하향 변환 동작을 위해 무선 장치(800)에 의해 사용된다.

도 21에서 디지털 배열에 대한 2-스테이지 교정은 도 20에서 아날로그 배열에 대한 동일한 방식으로 동작한다. 유일한 불필요한 차이는 분배/어그리게이션 네트워크(802)의 1 단계 교정이 디지털이 아닌 아날로그 신호로 수행된다는 것이다. 당연히, 분배/어그리게이션 네트워크(802)의 진폭 교정이 필요 없다(송신 오차들이 존재하지 않는 경우 디지털 신호들은 완벽한 진폭 정보를 보존함). 그러나, 위상 오차들을 야기하는 지연 오차들은 보상되어야 한다.

교정 알고리즘

설명된 실시예에서, 베이스밴드 프로세서는 전술한 2-스테이지 교정 동작을 수행하는 프로그램을 실행한다. 또한, Tx/Rx 회로들 근처에 위치하거나 또는 다른 곳에 위치되는 또 다른 프로세서 또는 다수의 프로세서들이 사용될 수 있다. 다음에서는 프로세서 시스템으로 위상 배열의 제어 및 제어를 수행하는 프로그래밍된 엔티티(entity)를 참조한다.

도 22 내지 도 24에 도시된 프로세서 시스템의 동작의 흐름도가 도시되어 있으며, 도 22는 메인 프로그램 루프를 도시하며, 도 23은 교정 동작의 제 1 스테이지를 실행하는 서브루틴을 도시하고, 도 24는 교정 동작의 제 2 스테이지를 실행하는 서브루틴을 도시한다. 초기에, 프로세서 시스템은, 위상 배열 안테나 시스템에서 상술한 회로를 사용함으로써, 프로세서 시스템이 Tx/Rx 회로와 독립적으로 IF 분배/어그리게이션 네트워크를 교정하는(2000) 동안, 교정 동작의 제1 스테이지를 수행하는 서브 루틴을 호출한다. 서브루틴 동안에, Tx/Rx 회로들로부터 분배/어그리게이션 네트워크를 분리한다. 결과적으로, 이러한 동작의 스테이지 동안 안테나 배열을 통해 어떠한 RF 신호들도 수신되거나 송신될 수 없다.

도 23을 참조하면, 교정 동작(2010)의 제 1 스테이지를 수행하는 서브 루틴 중에, 도 17 및 도 18에 예시된 기술된 접근들의 하나를 사용함으로써, 프로세서 시스템은 분배/어그리게이션 네트워크를 통해 신호 경로(들)을 선택하고(2012) 선택된 신호 경로(들)을 교정한다(2014). 선택된 경로(들)의 교정은 선택된 신호 경로(들)에 적용된 위상 및 크기 교정들을 결정하는 단계를 포함한다. 이러한 결정된 값들은 프로세서 시스템의 로컬 메모리 또는 다른 곳에 저장된다.

선택된 경로가 교정된 이후, 프로세서 시스템은 아직 교정되지 않은 임의의 잔류 신호 경로가 분배/어그리게이션 네트워크 내에 존재하는지를 검사한다(2016). 아직 교정되지 않는 경로들이 존재한다면, 프로세서 시스템은 이러한 교정되지 않은 신호 경로들을 순회하고, 분배/어그리게이션 네트워크를 완전히 교정할 때까지 차례대로 교정한다(블록 2016, 2018, 및 2014 참조). 이 시점에서 프로세서 시스템은 이 서브 루틴(2020)을 종료하고 도 22에 도시된 메인 프로그램 루프로 되돌아간다.

메인 프로그램 루프로 돌아간 후, 프로세서 시스템은 교정 서브 루틴의 제 2 스테이지를 호출하며, 이 과정에서 분배/어그리게이션 네트워크와 독립적으로 Tx/Rx 회로들을 교정한다(2002). 도 24에 상세히 도시된, 교정 동작의 이 스테이지 동안에 프로세서 시스템은 Tx/Rx 회로를 선택하고(2032), 예를 들어, 도 11 내지 14에 예시된 접근법들을 사용하여 회로를 교정한다(2034). 선택된 Tx/Rx 회로의 교정은 선택된 Tx/Rx 회로에 적용된 위상 및 크기 교정들을 결정하는 단계를 포함한다. 이러한 결정된 값들은 프로세서 시스템의 로컬 메모리나 다른 곳에 저장된다.

선택된 Tx/Rx 회로가 교정된 이후, 프로세서 시스템은 아직 교정되지 않은 배열 내부의 임의의 Tx/Rx 회로들이 존재하는지 여부를 체크한다(2036). 아직 교정되지 않은 Tx/Rx 회로들이 존재한다면, 프로세서 시스템은 이러한 교정되지 않은 Tx/Rx 회로들을 순회하며, 배열의 Tx/Rx 회로들 모두가 완전히 교정될 때까지 차례대로 각각을 교정한다(블록 2036, 2038, 2034 참고). 그 시점에서, 프로세서 시스템은 제 2 스테이지 교정 서브루틴을 빠져나오며(2040), 도 22에 도시된 메인 프로그램 루프로 되돌아간다.

다음으로, 프로세서 시스템은 프로세서 시스템이 교정 동작의 제 1 스테이지(2004) 또는 교정 동작의 제 2 스테이지(2006) 중 하나를 다시 수행하도록 요구하는 임의의 조건의 발생을 먼저 체크하는 동안 루프를 입력한다. 조건은, 교정 동작의 제 1 스테이지를 호출하는 데 사용되는 접근법일 수도 있는, 오퍼레이터로부터의 명령일 수 있고, 또는 타이머의 만료일 수도 있고, 또는 배열의 온도, 동작하고 있는 환경의 습도 등과 같은 환경적 조건에서 감지된 변경일 수도 있고, 또는 배열의 성능에서 감지된 저하 또는 그러한 고려 사항들 또는 요인들의 조합일 수 있다.

기술한 바와 같이, 분배/어그리게이션 네트워크는 동작하는 주파수들에 대해 위상 배열 시스템의 훨씬 안정적인 부분이므로, 교정해야 할 시간은 드물다. 이와는 대조적으로, 배열이 조건들(예를 들어, 온도, 습도 등)이 자주 변경되는 환경에서 동작하는 경우, Tx/Rx 회로들은 종종 재교정될 필요성이 있다. 즉, 실제로 프로세서 시스템은 교정 동작의 제 1 스테이지를 다시 실행하기 이전에 교정 동작의 제 2 스테이지를 여러 번 재 반복할 것이다.

Tx/Rx 회로들의 교정이 한 번에 하나씩 순차적으로 수행되는 것으로 설명했지만, 이 경우는 아니어도 된다. 다수의 Tx/Rx 회로들이 동시에 교정될 수 있다. Tx/Rx 회로가 교정될 경우, 능동 배열로부터 제거되고 통신 신호들을 송신 또는 수신하는데 사용될 수 없다는 것을 기억하라. 많은 안테나 소자가 있는 위상 배열에서, 교정 중에 단일 Tx/Rx 회로의 제거는 배열 성능에 많은 악영향을 미치지는 않을 것이다. 배열이 충분히 클 경우, 다수의 Tx/Rx 회로들를 제거하여 성능이 저하 될 수도 있다. 결과적으로, 이 경우 다수의 Tx/Rx 회로를 동시에 교정하여, 교정 프로세스의 제 2 스테이지를 완전히 수행하는 데 걸리는 시간을 단축할 수 있다.

다른 실시 예들은 다음 청구항 범위 내에 있다.

Claims

안테나 소자들의 배열(array), 상기 안테나 소자들의 배열 내의 상이하게 대응하는 안테나 소자에 각각 전기적으로 결합된 복수의 RF 통신 회로들, 및 제 1 신호 라인을 복수의 제 2 신호 라인들 - 상기 복수의 제 2 신호 라인들의 제 2 신호 라인 각각은 상기 복수의 RF 통신 회로들 중 상이하게 대응하는 RF 통신 회로에 전기적으로 결합됨 - 에 전기적으로 결합시키는 신호 공급 네트워크(signal feed network)를 포함하는 위상 배열(phased array)을 교정하는 방법으로서,
교정(calibration) 동작의 제 1 단계(first phase) - 상기 교정 동작의 제 1 단계는 상기 복수의 RF 통신 회로들과 독립적으로 상기 신호 공급 네트워크를 교정하는 단계를 포함함(involving) - 를 수행하는 단계; 및
상기 교정 동작의 제 2 단계(second phase) - 상기 교정 동작의 제 2 단계는 상기 복수의 RF 통신 회로들 중 모든 RF 통신 회로가 교정될 때까지 상기 복수의 RF 통신 회로들의 각각을, 상기 신호 공급 네트워크와 독립적으로, 교정하는 단계를 포함함 - 를 수행하는 단계를 포함하는 위상 배열을 교정하는 방법.
제 1항에 있어서, 상기 교정 동작의 제 2 단계는 상기 교정의 제 1 단계가 완료된 이후 수행되는 위상 배열을 교정하는 방법.
제 1항에 있어서, 상기 교정 동작의 제 1 단계를 반복하지 않고 상기 교정 동작의 제 2 단계를 반복적으로 수행하는 단계를 더 포함하는 위상 배열을 교정하는 방법.
제 1항에 있어서, 미리-결정된 시간 간격들에서 상기 교정 동작의 제 2 단계를 수행하는 단계를 더 포함하는 위상 배열을 교정하는 방법.
제 1항에 있어서, 상기 위상 배열의 환경에서 미리 결정된 변화들이 검출될 때마다 상기 교정 동작의 제 2 단계를 수행하는 단계를 더 포함하는 위상 배열을 교정하는 방법.
제 1항에 있어서, 상기 신호 공급 네트워크를 교정하는 단계는 상기 복수의 제 2 신호 라인들 각각에 대해 위상 정정(phase correction)을 결정하는 단계를 포함하는 위상 배열을 교정하는 방법.
제 6항에 있어서, 상기 복수의 제 2 신호 라인들에 대한 위상 정정들을 상기 위상 배열에 적용하는 단계를 더 포함하는 위상 배열을 교정하는 방법.
제 1항에 있어서, 상기 복수의 RF 통신 회로들 중 상기 RF 통신 회로들의 각각을 교정하는 단계는 상기 RF 통신 회로들의 각각에 대해 위상 정정을 결정하는 단계를 포함하는 위상 배열을 교정하는 방법.
제 8항에 있어서, 상기 복수의 RF 통신 회로들에 대한 상기 위상 정정들을 상기 위상 배열에 적용하는 단계를 더 포함하는 위상 배열을 교정하는 방법.
제 1 항에 있어서, 상기 신호 공급 네트워크를 교정하는 단계는 상기 복수의 제 2 신호 라인들의 각각에 대한 위상 정정 및 크기 정정을 결정하는 단계를 포함하는 위상 배열을 교정하는 방법.
제 10항에 있어서, 상기 위상 배열에 상기 복수의 제 2 라인들에 대한 상기 위상 및 크기 교정들을 적용하는 단계를 더 포함하는 위상 배열을 교정하는 방법.
제 1 항에 있어서, 상기 복수의 RF 통신 회로들 중 상기 RF 통신 회로들의 각각을 교정하는 단계는 상기 RF 통신 회로들의 각각에 대한 위상 정정 및 크기 정정을 결정하는 단계를 포함하는 위상 배열을 교정하는 방법.
제 12항에 있어서, 상기 위상 배열에 상기 복수의 RF 통신 회로들에 대한 상기 위상 및 크기 교정들을 적용하는 단계를 더 포함하는 위상 배열을 교정하는 방법.
제 1항에 있어서, 상기 신호 공급 네트워크는 신호 분배 네트워크(signal distribution network)이고 상기 복수의 RF 통신 회로들 중 각각의 RF 통신 회로는 상기 RF 통신 회로가 전기적으로 결합된 상기 안테나 소자를 구동하기 위한 RF 전송 회로인 위상 배열을 교정하는 방법.
제 1항에 있어서, 상기 신호 공급 네트워크는 신호 어그리게이션 네트워크(signal aggregation network)이고 상기 복수의 RF 통신 회로들 중 각각의 RF 통신 회로는 상기 RF 통신 회로가 전기적으로 결합된 상기 안테나 소자들에 의해 수신된 신호를 처리하기 위한 RF 수신 모듈인 위상 배열을 교정하는 방법.
제 1 항에 있어서, 상기 복수의 RF 통신 회로들 중 각각의 RF 통신 회로는 상기 분배 네트워크로부터 수신된 IF 신호를 RF로 상향-변환하는 믹서(mixer)를 포함하는 위상 배열을 교정하는 방법.
제 1 항에 있어서, 상기 복수의 RF 통신 회로들 중 각각의 RF 통신 회로는 상기 RF 통신 회로에 결합된 상기 안테나 소자로부터 수신된 RF 신호를 IF로 하향-변환하는 믹서를 포함하는 위상 배열을 교정하는 방법.
제 1 항에 있어서, 상기 교정 동작의 제 2 단계 동안, 한번에 상기 복수의 RF 통신 회로의 하나의 서브셋(subset) - 상기 각각의 서브셋(subset)은 RF 통신 회로들의 모두보다 적지만 적어도 하나임 - 만을 교정하는 위상 배열을 교정하는 방법.
제 1항에 있어서, 상기 교정 동작의 제 2 단계 동안, 한번에 상기 복수의 RF 통신 회로들 중 상기 RF 통신 회로의 하나만을 교정하는 위상 배열을 교정하는 방법.
제 1항에 있어서, 상기 교정 동작의 제 2 단계 동안, 상기 RF 통신 회로가 교정되는 동안 상기 신호 네트워크(signaling network)로부터 교정되고 있는 임의의 RF 통신 회로를 전기적으로 분리하는(disconnecting) 위상 배열을 교정하는 방법.
위상 안테나 배열 시스템으로서,
제 1 신호 라인을 복수의 제 2 신호 라인들에 전기적으로 결합시키는 신호 공급 네트워크(signal feed network);
안테나 소자들의 배열;
복수의 RF 통신 회로들 - 상기 복수의 RF 통신 회로들의 각각의 RF 통신 회로는 제 1 포트와 제 2 포트를 가지고, 상기 제 1 포트는 상기 신호 공급 네트워크의 복수의 제 2 신호 라인들 중 상이하게 대응하는 제 2 신호 라인에 전기적으로 연결되고, 상기 제 2 포트는 상기 안테나 소자들의 배열 내의 상이하게 대응하는 안테나 소자에 전기적으로 연결됨 -; 및
상기 복수의 RF 통신 회로들의 수와 동일한 복수의 교정 회로들 - 상기 복수의 RF 통신 회로들 중 상이하게 대응하는 RF 통신 회로에, 상기 신호 공급 네트워크와 독립적으로, 상기 복수의 교정 회로들 각각은 전기적으로 연결되고 교정하기 위한 것임 - 을 포함하는 위상 안테나 배열 시스템.
제 21 항에 있어서, 복수의 스위치들 - 각각의 스위치는 상기 복수의 RF 통신 회로들 중 상이한 RF 통신 회로와 연관되고 각각의 스위치는 상기 RF 통신 회로가 전기적으로 연결된 상기 대응하는 제 2 신호 라인으로부터 연관된 RF 통신 회로를 전기적으로 연결하고 분리하기 위한 것임 - 을 더 포함하는 위상 안테나 배열 시스템.
제 21 항에 있어서, 프로세서 시스템을 더 포함하며 상기 연결된 RF 통신 회로에 측정들을 수행하고 상기 측정들로부터 교정 정정 데이터를 생성하는 각각의 교정 회로를 사용하는 동안, 상기 프로세서 시스템이 교정 동작을 실행하도록 프로그램된 위상 안테나 배열 시스템.
제 23항에 있어서, 상기 프로세서 시스템은 한 번에 상기 복수의 RF 통신 회로들의 하나의 서브셋(subset)을 선택함으로써 상기 복수의 RF 통신 회로들을 통해 시퀀스(sequence)하고, RF 통신 회로들의 각각의 선택된 서브셋에 대해, 상기 복수의 RF 통신 회로들 모두가 교정될 때까지, 상기 선택된 RF 통신 회로들을 교정하기 위해 RF 통신 회로들의 상기 선택된 서브셋을 위한 상기 교정 회로들을 사용하도록 프로그램되고, 상기 선택된 서브셋들의 각각은 상기 복수의 RF 통신 회로들의 모두 보다 적지만 적어도 하나를 포함하는 위상 안테나 배열 시스템.
제 23항에 있어서, 상기 프로세서 시스템은 한번에 상기 복수의 RF 통신 회로들의 하나를 선택함으로써 상기 복수의 RF 통신 회로들의 모두를 통해 시퀀스(sequence)하고, 상기 선택된 RF 통신 회로에 대해, 상기 복수의 RF 통신 회로들의 모두가 교정될 때까지, 상기 선택된 RF 통신 회로들을 교정하기 위해 상기 선택된 RF 통신 회로를 위한 상기 교정 회로를 사용하도록 프로그램되는 위상 안테나 배열 시스템.
제 23항에 있어서, 상기 신호 공급 네트워크의 대응하는 제 2 신호 라인으로부터 상기 복수의 RF 통신 회로의 각각을 전기적으로 연결하고 분리(disconnecting)하기 위해 상기 프로세서 시스템에 의해 제어되는 복수의 스위치들을 더 포함하는 위상 안테나 배열 시스템.
제 26항에 있어서, 상기 프로세서 시스템은 상기 스위치들로 하여금 RF 통신 회로가 교정될 때 상기 신호 공급 네트워크에 대응하는 제 2 신호 라인으로부터 상기 복수의 RF 통신 회로의 각각의 RF 통신 회로를 전기적으로 분리하게 하도록 프로그램된 위상 안테나 배열 시스템.
제 23항에 있어서, 상기 복수의 교정 회로들 중 각각의 교정 회로는,
상기 교정 회로에 연결된 상기 RF 통신 회로로 기준 신호를 도입(introducing)하는 기준 신호 출력 라인;
상기 교정 회로에 연결된 상기 RF 통신 회로로부터 상기 RF 통신 회로로 도입된 상기 기준 신호로부터 초래하는 출력 신호를 수신하는 모니터링 라인; 및
상기 RF 통신 회로에 대한 위상 정정(phase correction)을 생성하는 위상 교정 회로 - 상기 교정 회로에 대한 상기 위상 교정은 상기 교정 회로에 대한 상기 기준 및 출력 신호들로부터 유도됨 - 를 포함하는 위상 안테나 배열 시스템.
제 28항에 있어서, 상기 복수의 교정 회로들 중 각각의 교정 회로는,
상기 RF 통신 회로에 대한 크기 정정을 생성하는 크기 교정 회로 - 상기 교정 회로에 대한 상기 크기 정정은 상기 교정 회로에 대한 상기 기준 및 출력 신호들로부터 유도됨 - 를 더 포함 하는 위상 안테나 배열 시스템.
제 23항에 있어서, 상기 복수의 교정 회로들 중 각각의 교정 회로는,
상기 교정 회로에 연결된 상기 RF 통신 회로로 기준 신호를 도입하는 기준 신호 출력 라인;
상기 교정 회로에 연결된 상기 RF 통신 회로로부터 상기 RF 통신 회로로 도입된 상기 기준 신호로부터 초래하는 출력 신호를 수신하는 모니터링 라인; 및
상기 RF 통신 회로에 대한 크기 정정을 생성하는 크기 교정 회로 - 상기 교정 회로에 대한 상기 크기 정정은 상기 교정 회로에 대한 상기 기준 및 출력 신호들로부터 유도됨 - 를 포함하는 위상 안테나 배열 시스템.
제 23항에 있어서, 상기 복수의 RF 통신 회로들의 각각의 RF 통신 회로는,
RF 믹서(mixer);
상기 안테나 소자에 전기적으로 연결된 RF 프론트 엔드(front end) 회로;
상기 RF 통신 회로를 통과하는 신호의 위상을 조절하는 위상 조절(phase adjusting) 회로;
외부 신호 네트워크(external signaling network) 및 상기 RF 통신 회로 사이에 통신 신호를 전달하는 통신 신호 라인; 및
상기 RF 믹서(mixer)에 대한 로컬 오실레이터(LO) 신호를 수신하는 LO 신호 라인을 포함하는 위상 안테나 배열 시스템.