TR201807974T4 - Uygun maliyetli, aktif anten dizilimleri. - Google Patents

Abstract

Bir verici sistemi: birinci ve ikinci taşıyıcı sinyallerini taşımaya yönelik birinci ve ikinci ağlara sahip ve bir dizi n evre senkronize konum çiftlerine (ai, bi) sahip çift yönlü bir sinyalleme (BDS) ağını içerir; ve ayrıca bir anten dizilimini sürmeye yönelik ayarlanabilir verici devreleri, her bir ayarlanabilir verici devre, bir çıkış sinyalini taşımaya yönelik bir çıkış hattına ve bir dizi evre senkronize konum çiftlerinden karşılık gelen bir çiftin konumlarında BDS ağının birinci ve ikinci ağlarına elektriksel olarak bağlanan birinci ve ikinci giriş hatlarına sahiptir ve bu ayarlanabilir verici devrenin birinci giriş hattına elektriksel olarak bağlanan bir birinci girişe sahip çoğaltıcıyı içerir; ayarlanabilir verici devresinin çıkış sinyalinin fazını kontrol etmeye yönelik çoğaltıcıya elektriksel olarak bağlanan bir evre ayarlama devresini; ve ayarlanabilir verici devresinin çıkış sinyalinin genliğini kontrol etmeye yönelik bir genlik ayarlama devresini içerir.

Description

TARIFNAME UYGUN MALIYETLI, AKTIF ANTEN DIZILIMLERI Bu basvuru, 1 Temmuz 2010ida basvurusu yapilan U.S. Provizyonel Basvuru No. 61/360,737”nin rüçhan hakkini talep eder, bunlarin tümü referans yoluyla burada dahil edilir.

TEKNIK SAHA Mevcut bulusun düzenlemeleri genel olarak, akilli antenlere yönelik evreli dizilimler gibi aktif dizilimler ile ilgilidir.

BULUSUN ALTYAPISI Anten dizilimleri, radarlar ve isin bazli iletisim sistemleri gibi uygulamalarda kullanilir. Örnegin bakiniz, R. Mailloux, "Phased Array Antenna Handbook," 2. basim, Artech House, 2005; D. Parker ve D. Zimmennann, "Phased Arrays-Part I: Theory and Architectures," IEEE Trans. Microwave Theory and Techniques, vol. 50, Mart 2002; D. Parker ve D. Zimmermann, "Phased Arrays-Part II: Theory and Techniques, vol. 50, Mart 2002. Anten dizilimlerini kullanmaya yönelik ana neden, mekanik herhangi bir hareket olmaksizin yönlendirilebilir isinlar gibi özel dinamik isiina modellerini olusturabilme kabiliyetleridir.

Genel olarak bir anten diziliminin her bir dizilim elemani, bir anten elemani veya sadece bir anten ve bir devre blogu olarak adlandirilan pasif bir antenden olusur.

Genel olarak anten elemanlari, düzenli bir izgara üzerinde yerlestirilir. Bu izgaranin sikligi, yaklasik olarak anten diziliminin çalistirildigi dalga uzunlugunun yarisidir veya buna esittir. Anten elemaninin devre blogu, pasif evreli bir kaydirici kadar basit veya yükselticiler, karistiricilar, filtreler, veri dönüstürücüleri ve dijital devreler gibi bütün bir telsiz kadar karmasik olabilir. 01 989-P-0001 Anten diziliminin sadece pasif bilesenleri içermesi halinde bu, bir pasif anten dizilimi olarak adlandirilir. Anten diziliminin sadece aktif bilesenleri içermesi halinde bu, aktif anten dizilimi olarak adlandirilir.

Anten dizilimleri, birçok isima modelini olusturabilir. Örnegin bunlar, belirli yönlerden gelen sinyalleri kabul edebilir ve diger yönlerden gelen sinyalleri bloke edebilir veya her bir anten elemaninin genis sekilde isiinasina ragmen sadece dar isinlari iletebilir. Bu tür isima modelleri, birçok uygulamada son derece kullanislidir. Anten dizilimlerini kullanan radarda iletilen sinyaller, belirli mekansal bir yönde odaklanir ve sadece kabul edilen sinyal yansimalari, klasik sistemlerdeki gibi antenlerin herhangi bir fiziksel hareketi olmaksizin ayni yöndendir. Iletilen ve alinan sinyallere yönelik mekansal kanallari kullanan kablosuz iletisim sistemlerinde, genelde isin yönlendirme olarak adlandirilan bir teknik, iletisim sistemi kapasitesini önemli ölçüde arttirir.

Bir anten diziliminin, özel dinamik isima modellerini olusturma yolu, alma modunda anten elemanlarindan alinan sinyallerin uygun sekilde kombine edilmesi ve iletim modunda anten elemanlarini uygun sekilde uyannadir. Bu islemlerin nasil gerçeklestirildigine bagli olarak anten dizilimleri, analog veya dijital olarak adlandirilir, Analog dizilimlerde alim ve iletim isima modelleri, analog devreler ile olusturulurken dijital dizilimde bunlar, yazilim kontrolü altinda dijital isleme yoluyla olusturulur.

Simdiye kadar en basarili analog anten dizilimleri, klasik evreli dizilimlerdir.

Tarihsel olarak Pasif Elektronik Olarak Yönlendirmeli Dizilim (PESA) ilk gelistirilmistir. Bu tasarim, her bir anten elemaninda ortak bir besleme ve pasif ayarlanabilir evre kaydiricilari olarak adlandirilan bir sinyal dagitim/kombine etme agini kullanir. Bu bilesenler, sistem performansini sinirlayan yüksek kayiplara sahiptir. Ayri anten elemani basina alma/Iletme (RX/Tx) yükseltici modülleri ekleme, mevcut durumda yaygin askeri radar mimarisi olarak bu sorunun Aktif Elektronik Olarak Yönlendirmeli Dizilim veya AESA ile 01 989-P-0001 sonuçlanmasina yardimci olur. PESA ve EISASya yönelik olarak ortak besleme ve programlanabilir evre kaydiricilari, yüksek performansli maliyetli bilesenlerdir.

Ortak besleme, birçok dagitici/birlestirici ile birbirine baglanan birçok iletim hatti bölümlerinden yapilan pasif bir agaç tipi agdir. Ortak besleme, agaç gövdesinin baslangicina baglanan bir giris/çikis (l/O) portuna ve agacin üst dallarinin uçlarina baglanan birçok I/O portuna sahiptir. Ag, gövde potunda uygulanan bir sinyalin, tüm dal portlarina es zainanli olarak ulasacagi sekilde elektriksel olarak simetriktir. Ag, dal portlarinda uygulanan sinyallerin gövde potuna ulasmak üzere ayni süre zarfinda hareket edecegi sekilde karsiliklidir. Diger bir deyisle gövde portundan herhangi bir dal portuna ve tam tersi sinyalin uçus süresi bir sabit sayidir. Ek olarak ortak besleme bir sinyal kombine edici agdir. Farkli giris sinyalleri, es zamanli olarak dal portlara uygulandiginda gövde portundaki sinyal, bu giris sinyallerinin toplamidir. Ortak beslemenin pratik gerçeklestirilmesi, bu agin birçok sinyal dagitici/birlestirici islemi içermesi nedeniyle ve iletim hatti bölümlerinin, uzunluk bakimindan dogru sekilde eslenmesi ve dogru empedanslar ile elektriksel olarak sonlandirilmasi gerektigi için maliyetlidir. Bu tasarim kosullarinin tümü hataya egilimlidir.

Anten diziliminin teknoloji spektrumunun bir ucunda, sadece analog yöntemler ile isima modellerini olusturan klasik PESA/BISA evreli dizilimler varken bu spektrumun diger ucunda, yazilim konfigüreli dijital sistemler vardir. Tipik olarak bu sistemler, sirasiyla 4-12 bagimsiz antene bagli 4-12 bagimsiz telsizi kullanir.

Bu telsizler veya bu antenler arasinda fiziksel hiçbir baglanti yoktur. Her bir telsiz, analog formattan dijital formata alinan sinyalleri dönüstüren ve dijital formattan analog formata iletilen sinyalleri dönüstüren bir veri dönüstürücüsünü içerir. Ilgili 4-12 dijital iletim ve 4-12 dijital alim sinyali, genel olarak “isin olusturma/yönlendirme” yazilimi olarak adlandirilan Özel yazilimin kontrolü altinda bir dijital sinyal islemcisi tarafindan olusturulur ve/veya islenir.

Yazilim konfigüreli dijital dizilimler, standart donanim ile kolay bir sekilde 01 989-P-0001 kurulabilir ve prograinlanabilirlilik bakimindan son derece esnektir ancak temel eksikliklerden sorun yasar. Ilk olarak bu sistemlerin donanimi, birçok (4-12) telsiz sisteminin mevcut olmasi nedeniyle yapisi geregi maliyetlidir. Ek olarak bu telsizler, anten sinyallerinin (daima analogtur) dijital temsillerinin dogru oldugundan emin olmak üzere oldukça yüksek performansa sahip olmalidir. Ikinci olarak sinyalleri olusturan yazilim kapsainlidir ve önemli ölçüde isleme gücü gerektirerek gerçek zamanda çalisir. Üçüncü olarak sistem basina sadece 12 veya daha az antene sahip olma, dizilim performansini sinirlar. Bir ortak uyusma, sabit yükselme (dikey yön) modelleri ile sadece azimutta (yatay yönler) dinamik modelleri (örnegin isinlar, vb.) olusturmak üzeredir. Isinlari olusturma durumunda tipik olarak dar ancak uzun bölgeleri kapsayan uzatilmis koniler vardir. Bunun aksine bir yüzlerce veya binlerce anten ile bir PESA/EISA analog evreli dizilim, azimut ve yükselme açisinda yönlendirilebilir dar yuvarlak isinlari olusturur.

Prensipte yazilim konfigüreli dijital dizilimde antenlerin sayisi, sistem maliyeti ve boyutunda karsilik gelen bir artis ile ölçeklendirilebilir. Sistemin fiziksel boyutunu sinirlandinnaya yönelik ortak bir yaklasim, evreli dizilim panelleri üzerinde mümkün oldugunda çok telsiz donanimini yerlestirrnektir. Onlarca veya yüklerce elemana sahip bu tür son derece kompakt dijital dizilimler, bazi askeri radarlar gibi maliyetin primer bir teknoloji sürücüsü oldugu uygulamalara yönelik olarak hedeflenir.

Tüm analog isleme veya tüm dijital isleme yoluyla tanimlanan iki teknoloji uçlari arasinda, kismen analog teknikler ile e kismen dijital teknikler ile aktif anten dizilimlerini uygulamaya yönelik diger bilinen olasiliklar vardir. Örnegin büyük bir dizilim, birçok alt dizilime bölünebilir, her bir alt dizilim, bir analog sistem olarak tasarlanir. Ancak her bir alt dizilime/dizilimden sinyaller, dijital alanda olusturulacaktir.

BULUSUN KISA AÇIKLAMASI 01 989-P-0001 Mevcut bulusun düzenlemeleri, her anten elemaninda genlik ve evre kontrolü ile aktif bir anten dizilimi veya alt dizilim içinde alim ve iletim sinyallerinin dagitimina ve kümeleninesine yönelik yöntemleri ve sistemleri içerir. Mevcut bulusun düzenlemelerinde bulunan yöntemler ve sistemler, önceden açiklanan çift yönlü sinyalleme aglarindan (BDS agi) en az birini içerir. Örnegin bakiniz, V.

Prodanov and M. Banu "GHZ Serial Passive Clock Distribution in VLSl Using Bidirectional Signaling," Proceedings, 2006 IEEE Custom Integrated Circuits Conference; ve 21 Temmuz 2008,de basvurusu yapilan US patent basvuru No. US Genel olarak bir BDS agi, bir “BDS veri yolu” olarak adlandirilan bir dizi sinyal dagitim agaç tipi aglarini ve bir dizi yerel isleme devresini içerir. Bu yerel isleme devreleri, Varis-Süresi-Ortalama Alma Müsteri (ATAC) devreleri olarak tanimlanir. Önemli bir ATAC devresi, bir BDS Çogalticisi olarak adlandirilan analog bir çogalticidir. Mevcut bulusta ATAC devreleri veya elektronik sinyallerin kontrolü altinda ayarlanabilir çikis-genlik ve ayarlanabilir çikis-evre ile ATAC devrelerinin kombinasyonlari kullanilir. Bu ATAC devreleri veya bu tür ATAC devrelerinin kombinasyonu, Ayarlanabilir Genlik ve Evre ATAC devreleri veya TAPA devreleri olarak adlandirilir. TAPA devreleri, “A/P-Ayarlama” devreleri olarak adlandirilan elektronik kontrol altinda sinyallerin genligini ve evresini degistirebilen alt devreleri içerir. Genelde bir A/P-Ayarlama devresi, tam genlik kontrolü, kismen genlik kontrolü veya sifir genlik kontrolü ve tam evre kontrolü, kismen evre kontrolü veya sifir evre kontrolü saglayabilir. Bir A/P- Ayarlama devresinin sadece genlik kontrolü saglamasi halinde bu, “A-Ayarlama” olarak adlandirilir ve bir A/P-Ayarlama devresinin sadece evre kontrolünü saglamasi halinde bu, “P-Ayarlama” olarak adlandirilir.

Mevcut bulusun bir düzenlemesi ile uygun olarak iki BDS agaci, birçok TAPA devresi, birçok karistirici devre, birçok A-Ayarlama devresi ve birçok antene sahip bir BDS veri yolunu içeren bir aktif dizilim verici devresi saglanir. BDS veri 01 989-P-0001 yolu, bir frekans sentezleyici veya diger dis kaynak tarafindan saglanan bir yerel osilatör sinyal ile uyarilir. Her bir TAPA devresi, sirasiyla BDS veri yolunun birinci ve ikinci BDS agaçlarina baglanan birinci ve ikinci giris sinyal terminallerine sahiptir. Her bir TAPA devresi, bir karistirici devrenin bir birinci giris sinyal terminaline baglanan bir çikis sinyal terminaline sahiptir. Her bir karistirici devre, birinci ve ikinci giris sinyal terminallerine ve bir antene birlestirilen bir çikis sinyal terminaline sahiptir. Her bir karistirici devrenin ikinci sinyal girisi, bir A-Ayarlama devresinin çikisina baglanir. Her bir A-Ayarlama devresi, bir giris sinyal terminaline ve bir çikis sinyal terminaline sahiptir. Tüm A- Ayarlama devrelerinin giris sinyal terminalleri, birbirine baglanir ve bir dis kaynaktan modüle bir ara frekansi (IF) alir. Her bir TAPA devresi, birinci ve ikinci girisler ve bir çikis ve birinci, ikinci ve üçüncü P-Ayarlama devreleri ile bir analog çogalticiyi içerir, her bir P-Ayarlama devresi, bir giris ve bir çikisa sahiptir. Birinci P-Ayarlama devresinin girisi, TAPA devresinin birinci girisine baglanir. Birinci P-Ayarlarna devresinin çikisi, analog çogalticinin birinci girisine baglanir. Ikinci P-Ayarlama devresinin girisi, TAPA devresinin ikinci girisine baglanir. Ikinci P-Ayarlama devresinin çikisi, analog çogalticinin ikinci girisine baglanir. Üçüncü P-Ayarlama devresinin girisi, analog çogalticinin çikisina baglanir. Üçüncü P-Ayarlama devresinin çikisi, TAPA devresinin çikisina baglanir. Aktif diziliin verici devresi ayrica, içerdigi tüm P-Ayarlama ve A- Ayarlama devresinin ayarlaninasini bagimsiz olarak kontrol etmek üzere araçlari Mevcut bulusun bir düzenlemesi ile uygun olarak iki BDS agaci, birçok TAPA devresi ve birçok antene sahip bir BDS veri yolunu içeren bir aktif diziliin verici devresi saglanir. BDS veri yolunun birinci BDS agaci, bir frekans sentezleyici veya diger dis kaynak tarafindan saglanan bir yerel osilatör sinyal ile uyarilir.

BDS veri yolunun ikinci BDS agaci, bir modüle tasiyici ile uyarilir. Ikinci BDS agacindaki tasiyici, birinci BDS agacindaki yerel osilatör sinyali ile ayni frekansa sahiptir. Her bir TAPA devresi, sirasiyla BDS veri yolunun birinci ve ikinci BDS agaçlarina baglanan birinci ve ikinci giris sinyal terminallerine sahiptir. Her bir 01 989-P-0001 TAPA devresi, bir antene birlestirilen bir çikis sinyal terminaline sahiptir. Her bir TAPA devresi, birinci ve ikinci girisler ve bir çikisa sahip bir analog çogaltici, bir giris ve bir çikisa sahip bir A/P-Ayarlama devresi ve birinci ve ikinci P-Ayarlama devresini içerir, her bir P-Ayarlama devresi, bir girise ve bir çikisa sahiptir. A/- Ayarlama devresinin girisi, TAPA devresinin birinci girisine baglanir. A/- Ayarlaina devresinin çikisi, analog çogalticinin birinci girisine baglanir. Birinci P- Ayarlama devresinin girisi, TAPA devresinin ikinci girisine baglanir. Birinci P- Ayarlama devresinin çikisi, analog çogalticinin ikinci girisine baglanir. Ikinci P- Ayarlama devresinin girisi, analog çogalticinin çikisina baglanir. Üçüncü P- Ayarlama devresinin çikisi, TAPA devresinin çikisina baglanir. Aktif dizilim verici devresi ayrica, içerdigi tüm A/P-Ayarlama ve A-Ayarlarna devresinin ayarlanmasini bagimsiz olarak kontrol etmek üzere araçlari içerir.

Mevcut bulusun bir diger düzenlemesi ile uygun olarak iki BDS agaci, birçok TAPA devresi, birçok karistirici devre, birçok A-Ayarlama devresi ve birçok antene sahip bir BDS veri yolunu içeren bir aktif dizilim alici devreyi saglanir.

BDS veri yolu, bir frekans sentezleyici veya diger dis kaynak tarafindan saglanan bir yerel osilatör sinyal ile uyarilir. Her bir TAPA devresi, sirasiyla BDS veri yolunun birinci ve ikinci BDS agaçlarina baglanan birinci ve ikinci giris sinyal terminallerine sahiptir. Her bir TAPA devresi, bir karistirici devrenin bir birinci giris sinyal terminaline baglanan bir çikis sinyal terininaline sahiptir. Her bir karistirici devre, birinci ve ikinci giris sinyal terminallerine ve bir çikis sinyal terminaline sahiptir. Her bir karistirici devrenin ikinci giris sinyal terminali, düsük gürültülü yükseltici vasitasiyla veya dogrudan bir antene birlestirilir. Her bir karistirici devrenin çikis sinyal terminali, bir A-Ayarlama devresinin girisine baglanir. Her bir A-Ayarlama devresi, bir giris sinyal terminaline ve bir çikis sinyal terminaline sahiptir. Tüin A-Ayarlama devrelerinin çikis sinyal terminalleri, birbirine baglanir ve lF telsiz alici evresi gibi bir dis devreye modüle bir ara frekansi (IF) tasir. Her bir TAPA devresi, birinci ve ikinci girisler ve bir çikis ile bir analog çogalticiyi ve birinci, ikinci ve üçüncü P-Ayarlama devrelerini içerir, her bir P-Ayarlama devresi, bir giris ve bir çikisa sahiptir. Birinci P- 01 989-P-0001 Ayarlama devresinin girisi, TAPA devresinin birinci girisine baglanir. Birinci P- Ayarlama devresinin çikisi, analog çogalticinin birinci girisine baglanir. Ikinci P- Ayarlama devresinin girisi, TAPA devresinin ikinci girisine baglanir. Ikinci P- Ayarlaina devresinin çikisi, analog çogalticinin ikinci girisine baglanir. Üçüncü P- Ayarlama devresinin girisi, analog çogalticinin çikisina baglanir. Üçüncü P- Ayarlaina devresinin çikisi, TAPA devresinin çikisina baglanir. Aktif dizilim alici devresi ayrica, içerdigi tüm P-Ayarlama ve A-Ayarlama devresinin ayarlanmasini bagimsiz olarak kontrol etmek üzere araçlari içerir.

Mevcut bulusun bir diger düzenlemesi ile uygun olarak, iki BDS agaci, bir ekstra dagitim agi ve iki BDS agacina ve ekstra dagitim agina baglanan birçok TAPA devresine sahip bir BDS veri yolunu içeren aktif dizilim alicilari ve vericilerinde kullanima yönelik bir devre saglanir. Ekstra dagitim agi, ikinci BDS agacinin sinyali ile özdes ancak TAPA devrelerinin sirasiyla BDS agaçlarina ve ekstra dagitim agina baglandigi tüm yerlerde ikinci BDS agacinin sinyaline kiyasla evrede doksan derece kaymis bir sinyali tasir. Her bir TAPA devresi, sirasiyla BDS veri yolunun birinci BDS agacina, ekstra dagitim agina ve BDS veri yolunun ikinci BDS agacina baglanan birinci, ikinci ve üçüncü giris sinyal terminallerine sahiptir. Her bir TAPA devresi, bu düzenlemenin devresine yönelik çikis saglayan bir çikis sinyal terminaline sahiptir. Her bir TAPA devresi, birinci ve ikinci girisler ve bir çikis ile bir analog çogalticiyi ve birinci ve ikinci A/P-Ayarlama devrelerini içerir. Analog çogalticinin çikisi, TAPA devresinin çikisina baglanir.

Birinci A/P-Ayarlama devresi, sirasiyla birinci ve ikinci TAPA girislerine baglanan birinci ve ikinci girislere ve analog çogalticinin birinci girisine baglanan bir çikisa sahiptir. Ikinci A/P-Ayarlama devresi, TAPA devresinin üçüncü sinyal terrninaline baglanan bir girise ve analog çogalticinin ikinci girisine baglanan bir çikisa sahiptir. Birinci A/P-Ayarlama devresi, giris sinyallerini büyüklük bakimindan ölçeklendirmek ve bunlari eklemek üzere araçlari içerir. Bu düzenlemenin devresi ayrica, içerdigi tüin A/P-Ayarlama devresinin ayarlanmasini bagimsiz olarak kontrol etmek üzere araçlari içerir. 01 989-P-0001 Mevcut bulusun bir diger düzenlemesi ile uygun olarak, iki BDS agaci ve iki BDS agacina baglanan birçok yukari/asagi frekans dönüsüm devresine sahip bir BDS veri yolunu içeren aktif dizilim alicilari ve vericilerinde kullanima yönelik bir devre saglanir. Her bir yukari/asagi frekans dönüsüm devresi, birinci, ikinci ve üçüncü giris sinyal terminallerine ve bu düzenlemenin devresinin bir çikisini saglayan bir çikis sinyal terminaline sahiptir. Yukari/asagi frekans dönüsüm devresinin birinci giris sinyal terminali, birinci BDS agacina ve yukari/asagi frekans dönüsüm devresinin ikinci giris sinyal terminali, ikinci BDS agacina baglanir. Her bir yukari/asagi frekans dönüsüm devresi, birinci, ikinci ve üçüncü A/P-Ayarlama devreleri, birinci ve ikinci karistiricilar ve bir analog isleme blogunu içerir. Birinci A/P-Ayarlama devresi, yukari/asagi frekans dönüsüm devresinin birinci giris sinyal terminaline baglanan bir girise ve birinci karistiricinin birinci girisine baglanan bir çikisa sahiptir. Ikinci A/P-Ayarlama devresi, yukari/asagi frekans dönüsüm devresinin ikinci giris sinyal terminaline baglanan bir girise ve ikinci karistiricinin birinci girisine baglanan bir çikisa sahiptir. Birinci karistirici, birinci ve ikinci girislere ve bir çikisa sahiptir. Birinci karistiricinin ikinci girisi, bu düzenlemenin devresinin bir girisidir. Birinci karistiricinin çikisi, analog isleme blogunun girisine baglanir. Analog isleme blogu, bir girise ve bir çikisa sahiptir ve lineer bir filtreleme islevi saglar. Analog Isleme blogunun çikisi, ikinci karistiricinin ikinci girisine baglanir. Ikinci karistirici, birinci ve ikinci girislere ve üçüncü A/P-Ayarlama devresinin girisine baglanan bir çikisa sahiptir. Üçüncü A/P-Ayarlama devresi bir girise ve yukari/asagi frekans dönüsüm devresinin çikisina baglanan bir çikisa sahiptir. Bu düzenlemenin devresi ayrica, içerdigi tüm A/P-Ayarlama devresinin ayarlanmasini bagimsiz olarak kontrol etmek üzere araçlari içerir.

Genel olarak bir açida bulus, anten elemanlarinin bir dizilimine yönelik bir verici sistemini içerir, verici sistemi sunlari içerir: bir birinci tasiyici sinyali tasimaya yönelik bir birinci agi ve bir ikinci tasiyici sinyali tasimaya yönelik bir ikinci agi içeren ve bir dizi n evre senkronize konum çiftine (a, b) sahip bir çift yönlü sinyalleme (BDS) agi, her biri, birinci ag üzerinde bir ai konumuna ve ikinci ag 01 989-P-0001 üzerinde bir bi konuiriuna karsilik gelir; ve birçok ayarlanabilir verici devre, her biri, anten elemanlarinin diziliminin karsilik gelen farkli bir anten elemani sürmeye yöneliktir, burada birçok ayarlanabilir verici devresinin her bir ayarlanabilir verici devresi, bir çikis sinyali tasimaya yönelik bir çikis hattina ve bir dizi evre senkronize konum çiftinden karsilik gelen bir çiftin konumlarinda BDS”nin birinci ve ikinci aglarina elektriksel olarak baglanan birinci ve ikinci giris hatlarina sahiptir. Her bir ayarlanabilir verici devre: bu ayarlanabilir verici devresinin birinci giris hattina elektriksel olarak baglanan bir birinci girise sahip bir çogaltici; bir evre kontrol sinyalini almaya yönelik bir kontrol girisine sahip bir evre ayarlama devresi, evre ayarlama devresi elektriksel olarak, bu ayarlanabilir verici devresinin çikis sinyalinin evresini kontrol etmeye yönelik çogalticiya baglanir; ve çogalticidan sonra ve bir genlik kontrol sinyalini almaya yönelik bir kontrol girisine sahip bir genlik ayarlama devresini içerir, genlik ayarlama devresi, bu ayarlanabilir verici devresinin çikis sinyalinin genligini kontrol etmeye yöneliktir.

Diger düzenlemeler, asagidaki düzenlemelerden birini veya daha fazlasini içerebilir. Her bir ayarlanabilir verici devresi içinde evre ayarlama devresi, bir birinci konfigürasyon ve bir ikinci konfigürasyondan olusan gruptan seçilen bir konfigürasyonu uygulamak üzere bu ayarlanabilir verici devresi içinde çogalticiya elektriksel olarak baglanir, birinci konfigürasyon, ayarlanabilir verici devresinin birinci giris hatti ile çogalticinin birinci girisi arasinda evre ayarlama devresine sahiptir ve ikinci konfigürasyon, çogalticinin çikisi ile ayarlanabilir verici devresinin çikis hatti arasinda evre ayarlama devresine sahiptir. Her bir ayarlanabilir verici devresi ayrica, bu ayarlanabilir verici devresi içinde genlik ayarlama devresine elektriksel olarak baglanan bir girise sahip ve anten elemanlarinin diziliminin karsilik gelen anten elemanina bir sürücü sinyali saglamaya yönelik bir güç yükselticisini içerir.

Diger düzenlemeler, asagidaki diger özelliklerden birini veya daha fazlasini içerebilir. Birçok ayarlanabilir iletim devresinin her bir ayarlanabilir verici devresi 01 989-P-0001 ayrica, bir IF iletim sinyalinden türetilen bir sinyali almaya yönelik bir birinci girise, bu ayarlanabilir verici devresi içinde çogalticinin çikisindan bir sinyali almaya yönelik bir ikinci girise ve bu ayarlanabilir verici devresinin çikis hattina bir sinyali saglamaya yönelik bir çikisa sahip bir yukari dönüsüin karistiricisini içerir. Birçok verici devresinin her bir ayarlanabilir verici devresi içinde, bu ayarlanabilir verici devresi içindeki çogaltici, bu ayarlanabilir iletim devresinin ikinci girisine elektriksel olarak baglanan bir ikinci girise sahiptir. Verici sistemi ayrica, BDS aginin ikinci agi üzerinde ikinci tasiyici sinyalini olusturmak üzere birinci tasiyici sinyali ve bir IP iletim sinyalini karistirmaya yönelik bir yukari dönüsüm karistiricisini içerir.

Diger düzenlemeler, asagidaki ilave özelliklerden birini veya daha fazlasini içerebilir. Birçok verici devrenin her bir ayarlanabilir verici devresi içinde, bu ayarlanabilir verici devresi içindeki çogaltici, bu ayarlanabilir iletim devresinin ikinci girisine elektriksel olarak baglanan bir ikinci girise sahiptir. Birçok ayarlanabilir verici devresinin her bir ayarlanabilir verici devresi ayrica, bu ayarlanabilir iletim devresi içinde çogalticinin çikisina elektriksel olarak birlestirilen bir birinci girise, IF iletim sinyalini almaya yönelik bir ikinci girise ve bu ayarlanabilir iletim devresi içinde genlik ayarlama devresine elektriksel olarak birlestirilen bir çikisa sahip bir yukari dönüsüm karistiricisini içerir. Birçok ayarlanabilir iletim devresinin her bir ayarlanabilir iletim devresi ayrica, bir çikisa sahip bir ikinci çogaltici, bir birinci giris ve bu ayarlanabilir iletim devresinin ikinci giris hattina elektriksel olarak baglanan bir ikinci girisi (l) içerir, (2) burada bu ayarlanabilir iletim devresi içinde birinci bahsedilen çogaltici, IF iletim sinyalini alinaya yönelik bir çikisa ve bir ikinci girise sahiptir ve (3) burada ikinci çogalticinin birinci girisi, bu ayarlanabilir iletim devresi içinde birinci bahsedilen çogalticinin çikisina elektriksel olarak baglanir.

Genel olarak bir diger açida bulus, anten elemanlarinin bir dizilimine yönelik bir alici sistemi içerir, alici sistemi sunlari içerir: bir birinci tasiyici sinyali tasimaya yönelik bir birinci agi ve bir ikinci tasiyici sinyali tasimaya yönelik bir ikinci agi 01 989-P-0001 içeren ve bir dizi n evre senkronize konum çiftine (21,, bi) sahip bir çift yönlü sinyalleme (BDS) agi, her biri, birinci ag üzerinde bir ai konumuna ve ikinci ag üzerinde bir bi› konumuna karsilik gelir; ve birçok ayarlanabilir alici devre, her biri, anten elemanlarinin diziliininin karsilik gelen bir anten elemanindan girdiyi almaya yöneliktir, burada birçok ayarlanabilir alici devresinin her bir ayarlanabilir alici devresi, bir çikis hattina ve evre senkronize konum çiftinden karsilik gelen bir çiftin konumlarinda BDS”nin birinci ve ikinci aglarina elektriksel olarak baglanan birinci ve ikinci giris hatlarina sahiptir. Her bir ayarlanabilir alici devre: bu ayarlanabilir alici devresinin birinci girisine elektriksel olarak baglanan bir birinci girise sahip ve bir çikisa sahip bir çogaltici; evre ayarlama devresi içinden geçen bir sinyalin evresini kontrol etmeye yönelik bir evre kontrol sinyalini almak üzere bir kontrol girisine sahip bir evre ayarlama devresi, evre ayarlama devresi, çogalticiya elektriksel olarak baglanir; anten elemanlarinin diziliminin karsilik gelen anten elemanindan bir sinyali almaya yönelik bir birinci girise, BDS agindan elde edilen bir yerel tasiyici sinyali almaya yönelik bir ikinci girise ve bir çikisa sahip bir karistirici; ve bir girise, bir çikisa ve genlik ayarlama devresi içinden geçen bir sinyalin genligini kontrol etmeye yönelik bir genlik kontrol sinyalini almak üzere bir kontrol girisine sahip bir genlik ayarlama devresini içerir, genlik ayarlama devresi, bu ayarlanabilir alici devreye yönelik karistirici ve bu ayarlanabilir alici devreye yönelik çogalticidan birine baglanir.

Diger düzenlemeler, asagidaki özelliklerden birini veya daha fazlasini içerebilir.

Birçok ayarlanabilir alici devresinin her bir ayarlanabilir alici devresi içinde evre ayarlama devresi, bir birinci konfigürasyon ve bir ikinci konfigürasyondan olusan gruptan seçilen bir konfigürasyonu uygulamak üzere bu ayarlanabilir alici devresi içinde çogalticiya elektriksel olarak baglanir, birinci konfigürasyon, ayarlanabilir alici devresinin birinci giris hatti ile çogalticinin birinci girisi arasinda söz konusu evre ayarlama devresine sahiptir ve ikinci konfigürasyon, söz konusu çogalticinin çikisina elektriksel olarak baglanan söz konusu evre ayarlama devresine sahiptir.

Birçok ayarlanabilir alici devresinin her bir ayarlanabilir alici devresi ayrica, birçok anten elemaninin karsilik gelen anten elemanindan bir sinyali almaya 01 989-P-0001 yönelik bir girise ve bu ayarlanabilir alici devresi içinde karistiricinin birinci girisine elektriksel olarak baglanan bir çikisa sahip düsük gürültülü bir yükselticiyi içerir. Birçok alici devresinin her bir ayarlanabilir alici devresi içinde, bu ayarlanabilir alici devresi içindeki çogaltici, bu ayarlanabilir alici devresinin ikinci girisine elektriksel olarak baglanan bir ikinci girise sahiptir. Birçok ayarlanabilir alici devresinin her bir ayarlanabilir alici devresi içinde, bu ayarlanabilir alici devreye yönelik karistiricinin ikinci girisi, bu ayarlanabilir alici devreye yönelik çogalticinin çikisina elektriksel olarak baglanir.

Bir diger düzenlemeler, asagidaki diger özelliklerden birini veya daha fazlasini içerebilir. Birçok ayarlanabilir alici devresinin her bir ayarlanabilir alici devresi içinde, bu ayarlanabilir alici devresi içinde genlik ayarlama devresinin girisi, bu ayarlanabilir alici devresi içindeki karistiricinin çikisina elektriksel olarak baglanir. Alici sistemi ayrica, bir alim sinyal hattini içerir ve birçok ayarlanabilir alici devresinin her bir ayarlanabilir alici devresi içinde, bu ayarlanabilir alici devresi içindeki genlik ayarlama devresinin çikisi, alim sinyal hattina elektriksel olarak baglanir. Birçok ayarlanabilir alici devresinin her bir ayarlanabilir alici devresi içinde, bu ayarlanabilir alici devreye yönelik genlik ayarlama devresinin çikisi, BDS aginin birinci ve ikinci aglarindan birine elektriksel olarak baglanir.

Diger düzenlemeler, asagidaki özelliklerden birini veya daha fazlasini içerebilir.

Birçok ayarlanabilir alici devresinin her bir ayarlanabilir alici devresi içinde, bu ayarlanabilir alici devreye yönelik karistiricinin ikinci girisi, bu ayarlanabilir alici devresinin ikinci girisine elektriksel olarak baglanir. Birçok ayarlanabilir alici devresinin her bir ayarlanabilir alici devresi içinde, bu ayarlanabilir alici devreye yönelik karistiricinin ikinci girisi, bu ayarlanabilir alici devresi içinde karistiricinin çikisina elektriksel olarak baglanir. Birçok ayarlanabilir alici devresinin her bir ayarlanabilir alici devresi içinde, bu ayarlanabilir alici devreye yönelik çogalticinin çikisi, bu ayarlanabilir alici devreye yönelik genlik ayarlama devresinin girisine elektriksel olarak baglanir. Birçok ayarlanabilir alici devresinin her bir ayarlanabilir alici devresi içinde, bu ayarlanabilir alici devreye yönelik 01 989-P-0001 genlik ayarlama devresinin çikisi, BDS aginin birinci ve ikinci aglarindan birine elektriksel olarak baglanir.

Genel olarak bir diger açida bulus, anten elemanlarinin bir dizilimine yönelik bir alici verici sistemini içerir, alici verici sistemi sunlari içerir: bir birinci tasiyici sinyali tasimaya yönelik bir birinci agi ve bir ikinci tasiyici sinyali tasimaya yönelik bir ikinci agi içeren ve bir dizi 11 evre senkronize konum çiftine (a, b,) sahip bir çift yönlü sinyalleme (BDS) agi, her biri, birinci ag üzerinde bir a, konumuna ve ikinci ag üzerinde bir bi konumuna karsilik gelir; ve birçok alici verici devresi, her biri, anten elemanlarinin diziliminin karsilik gelen farkli bir anten elemanina baglanmaya yöneliktir. Her bir alici verici devresi asagidakileri içerir: (1) anten elemanlarinin diziliminin karsilik gelen anten elemanini sürmeye yönelik bir verici devresi, alici verici devresi, bir çikis sinyalini tasimaya yönelik bir çikis hattina ve bir dizi evre senkronize konum çiftinden karsilik gelen bir çiftin konumlarinda BDSinin birinci ve ikinci aglarina elektriksel olarak baglanan birinci ve ikinci giris hattina sahiptir ve bu verici devresinin birinci giris hattina elektriksel olarak baglanan bir birinci girise sahip bir çogalticiyi içerir; ve (2) anten elemanlarinin diziliminin karsilik gelen anten elemanindan girdi almaya yönelik bir alici devresi, alici devresi, bir çikis hattina ve evre senkronize konum çiftlerinden karsilik gelen bir çiftinin konumlarinda BDS'nin birinci ve ikinci aglarina elektriksel olarak baglanan birinci ve ikinci giris hatlarina sahiptir ve asagidakileri içerir: (a) bu alici devresinin birinci girisine elektriksel olarak baglanan bir birinci girise sahip ve bir çikisa sahip bir çogaltici; ve (b) anten elemanlarinin diziliminin karsilik gelen anten elemanindan bir sinyali almaya yönelik bir birinci girise, BDS agindan elde edilen bir yerel tasiyici sinyali almaya yönelik bir ikinci girise ve bir çikisa sahip bir karistirici.

Diger düzenlemeler, asagidaki özelliklerden birini veya daha fazlasini içerebilir.

Birçok ayarlanabilir alici verici devresinin her bir ayarlanabilir alici verici devresi içinde, bu ayarlanabilir alici verici devresinde alici devresinin çikis hatti, BDS aginin birinci ve ikinci aglarindan birine elektriksel olarak baglanir. Birçok alici 01 989-P-0001 verici devresinin her bir alici verici devresinde verici devresi ayrica: bir evre kontrol sinyalini almaya yönelik bir kontrol girisine sahip bir evre ayarlama devresi, evre ayarlama devresi elektriksel olarak, bu verici devresinin çikis sinyalinin evresini kontrol etmeye yönelik verici devresi içinde çogalticiya baglanir; ve bu verici devresi içinde çogalticidan sonra ve bir genlik kontrol sinyalini almaya yönelik bir kontrol girisine sahip bir genlik ayarlama devresini içerir, genlik ayarlama devresi, bu verici devresinin çikis sinyalinin genligini kontrol etmeye yöneliktir. Birçok alici verici devresinin her bir alici verici devresinde alici devresi ayrica: bir evre kontrol sinyalini almaya yönelik bir kontrol girisine sahip bir evre ayarlama devresi, evre ayarlama devresi elektriksel olarak, alici devresinin çikis sinyalinin evresini kontrol etmeye yönelik bu alici devresi içinde çogalticiya baglanir; bu alici devresi içinde karistiricinin çikisina elektriksel olarak baglanan ve bir genlik kontrol sinyalini almaya yönelik bir kontrol girisine sahip bir genlik ayarlama devresini içerir. Birçok alici verici devresinin her bir alici verici devresi içinde, alici verici devresine yönelik alici devresi içindeki genlik ayarlama devresinin çikisi, BDS aginin birinci ve ikinci aglarindan birine elektriksel olarak baglanir.

Bulusun bir veya daha fazla düzenlemesinin detaylari, ekli sekiller ve asagidaki açiklamada belirtilir. Bulusun diger Özellikleri, amaçlari ve avantajlari, açiklama ve sekillerden ve istemlerden anlasilir olacaktir.

SEKILLERIN KISA AÇIKLAMASI Sekiller 1(a)-(c), iki bagimsiz jeneratör tarafindan uyarilan esli dallar ile iki bagimsiz agaç tipi aga sahip bir senkronizasyon sisteminin sematik diyagramlarini gösterir.

Sekil 2, evre senkronizasyon çiftlerini (al,a2), (bl,b2), (cl,cZ)...(nl,n2) olusturmak üzere gibi seçilen algilama noktalari ile iki genel agaç tipi aga sahip bir senkronizasyon sisteminin sematik bir diyagramini gösterir. 01 989-P-0001 Sekil 3, yukari dönüsüm karistiricilari (Yukari Dönüstürücü), asagi dönüsüm karistiricilari (Asagi Dönüstürücü), güç yükselticisi (PA), düsük gürültülü yükseltici (LNA), yerel osilatör (LO) sinyallerini olusturan frekans sentezleyici (Frekans Sentezleyici), alici kanal filtreleri (Kanal IF Filtresi), alici otomatik kazanç kontrol yükselticisi (AGC), verici dijital ila analog veri dönüstürücüleri (DAC), alici analog ila dijital veri dönüstürücüleri (ADC) ve dijital isleme donanimini (Dijital BB + MAC) içeren tipik kablosuz bir alici verici telsizinin sematik bir diyagramini gösterir.

Sekil 4, ortak bir besleme araciligiyla dagitilan PA çikis sinyali ile ve anten ile iletilen sinyallere yönelik genlik veya evre kontrolü olmaksizin bir evreli dizilim anten sistemine yönelik kablosuz bir vericinin sematik bir diyagramini gösterir.

Sekil 5, ortak bir besleme araciligiyla dagitilan LO sinyali ile, her bir ayri antende ara frekans (IF) sinyal yukari dönüsümü ile, her bir ayri antende PA ile ve anten ile iletilen sinyallere yönelik genlik veya evre kontrolü olinaksizin bir evreli dizilim anten sistemine yönelik kablosuz bir vericinin sematik bir diyagramini gösterir.

Sekil 6, bir BDS sistemi araciligiyla dagitilan LO sinyali ile, her bir ayri antende IF sinyal yukari dönüsümü ile, her bir ayri antende PA ile ve anten ile iletilen sinyallere yönelik genlik veya evre kontrolü olmaksizin bir evreli dizilim anten sistemine yönelik kablosuz bir vericinin sematik bir diyagramini gösterir.

Sekil 7, bir BDS sistemi araciligiyla dagitilan LO sinyali ve IF sinyali ile, her bir ayri antende PA ile ve anten ile iletilen sinyallere yönelik genlik veya evre kontrolü olmaksizin bir evreli dizilim anten sistemine yönelik kablosuz bir vericinin seinatik bir diyagramini gösterir.

Sekiller 8(a)-(c), A-Ayarlama, P-Ayarlama ve A/P-Ayarlama devresini gösterir.

Sekiller 9(a)-(c), A-Ayarlama ve P-Ayarlama devrelerinin olasi uygulamalarina yönelik sematik diyagramlari gösterir. 01 989-P-0001 Sekil 10, bir BDS sistemi araciligiyla dagitilan LO sinyali ile, her bir ayri antende lF sinyal yukari dönüsümü ile, her bir ayri antende PA ile ve anten ile iletilen sinyallere yönelik genlik veya evre kontrolü ile bir evreli dizilim anten sistemine yönelik kablosuz bir vericinin sematik bir diyagramini gösterir.

Sekiller ll(a)-(d), bir BDS sistemi araciligiyla dagitilan LO sinyali ve IF sinyali ile, her bir ayri antende PA ile ve anten ile iletilen sinyallere yönelik genlik veya evre kontrolü ile bir evreli dizilim anten sistemine yönelik çesitli kablosuz vericilerin sematik diyagramlarini gösterir.

Sekil 12, ortak bir besleme araciligiyla biriken LNA giris sinyali ile ve anten ile alinan sinyallere yönelik genlik veya evre kontrolü olmaksizin bir evreli dizilim anten sistemine yönelik kablosuz bir alicinin sematik bir diyagramini gösterir.

Sekil 13, bir ortak besleme araciligiyla dagitilan LO sinyali ile, her bir ayri antende IF sinyal asagi dönüsümü ile, her bir ayri antende LNA ile ve anten ile alinan sinyallere yönelik genlik veya evre kontrolü olmaksizin bir evreli dizilim anten sistemine yönelik kablosuz bir alinin sematik bir diyagramini gösterir.

Sekil 14, bir BDS sistemi araciligiyla dagitilan LO sinyali ile, her bir ayri antende IF sinyal asagi dönüsümü ile, her bir ayri antende LNA ile ve anten ile alinan sinyallere yönelik genlik veya evre kontrolü olmaksizin bir evreli dizilim anten sistemine yönelik kablosuz bir alinin sematik bir diyagramini gösterir.

Sekiller 15(a)-(b), bir BDS sistemi araciligiyla dagitilan LO sinyali ile, her bir ayri antende lF sinyal asagi dönüsümü ile, her bir ayri antende LNA ile ve anten ile alinan sinyallere yönelik genlik veya evre kontrolü ile bir evreli dizilim anten sistemine yönelik kablosuz alicilarin seinatik diyagramlarini gösterir.

Sekil 16(a), tek bir BDS çogaltmasi ile ve BDS çogaltmasindan sonra yerlestirilen bir A/P-Ayarlama devresi ile bir evreli dizilim anten sistemi 01 989-P-0001 içinde kullanilabilen bir TAPA devresinin sematik bir diyagramini gösterir.

Sekil 16(b), tek bir BDS çogaltmasi ile ve BDS çogaltmasindan sonra yerlestirilen bir A/P-ayarlama devresi ile bir evreli dizilim anten sistemi içinde kullanilabilen bir TAPA devresinin sematik bir diyagramini gösterir.

Sekil 16(c), tek bir BDS çogaltmasi ile ve BDS çogaltmasindan önce yerlestirilen bir A/P-Ayarlama devresi ile ve BDS çogaltmasindan sonra yerlestirilen bir diger A/P-Ayarlama devresi ile bir evreli dizilim anten sistemi içinde kullanilabilen bir TAPA devresinin sematik bir diyagramini gösterir.

Sekil 16(d), tek bir BDS çogaltmasi ile ve BDS çogaltmasindan önce yerlestirilen bir A/P-Ayarlama devresi ile ve BDS çogaltmasindan sonra yerlestirilen bir diger A/P-Ayarlama devresi ile bir evreli dizilim anten sistemi içinde kullanilabilen bir TAPA devresinin sematik bir diyagramini gösterir.

Sekil 17, iki çogaltma ile ve çogaltmasindan önce yerlestirilen iki A/P- Ayarlama devresi ile ve çogaltmasindan sonra yerlestirilen bir A/P- Ayarlama devresi ile bir evreli dizilim anten sistemi içinde kullanilabilen bir TAPA devresinin sematik bir diyagramini gösterir.

Sekil 18(a), bir BDS çogaltmasi ile ve BDS çogaltmasmdan önce yerlestirilen bir A/P-Ayarlama devresi ile bir evreli dizilim anten sistemi içinde kullanilabilen bir 'TAPA devresinin sematik bir diyagramini gösterir, A/P-Ayarlama devresi, iki esit ancak evre kaydinnali giris sinyalini alir.

Sekil 18(b), bir BDS çogaltmasi ile ve BDS çogaltmasindan önce yerlestirilen iki A/P-Ayarlama devresi ile bir evreli dizilim anten sistemi içinde kullanilabilen bir `TAPA devresinin sematik bir diyagramini gösterir, bir A/P-Ayarlama devresi, iki esit ancak evre kaydirmali giris sinyalini alir. 01 989-P-0001 Sekil 18(c), tek bir BDS çogaltmasi ile ve BDS çogaltmasindan önce yerlestirilen iki A/P-Ayarlama devresi ile, bir A/P-Ayarlama devresi, iki esit ancak evre kaydirmali giris sinyalini alir ve BDS çogaltmasindan sonra yerlestirilen bir A/P-Ayarlama devresi ile bir evreli dizilim anten sistemi içinde kullanilabilen bir TAPA devresinin sematik bir diyagramini gösterir.

Sekil 19, iki çogaltma ile ve çogaltmadan önce yerlestirilen bir A/P- Ayarlama devresi ile bir evreli dizilim anten sistemi içinde kullanilabilen bir TAPA devresinin sematik bir diyagramini gösterir, A/P-Ayarlama devresi, iki esit ancak evre kaydirmali giris sinyalini alir.

Sekil 20, iki BDS çogaltmasi ile, her bir BDS çogaltmasi, bagimsiz BDS sinyal çiftini alir ve BDS çogaltmasindan sonra yerlestirilen bir A/P- Ayarlama devresi ile bir evreli dizilim anten sistemi içinde kullanilabilen bir TAPA devresinin sematik bir diyagramini gösterir.

Sekil 21, bir BDS çogaltmasi ile, BDS çogaltmasindan önce yerlestirilen iki A/P-Ayarlama devresi ile, A/P-Ayarlama devresi, birçok BDS sinyal çiftini ve birçok esit ancak evre kaydirmali sinyali alir ve BDS çogaltmasindan sonra yerlestirilen bir A/P-Ayarlama devresi ile bir evreli dizilim anten sistemi içinde kullanilabilen bir TAPA devresinin sematik bir diyagramini gösterir.

Sekil 22, iki BDS çogaltmasi ile, BDS çogaltmasindan önce yerlestirilen iki A/P-Ayarlama devresi ile, A/P-Ayarlama devresi, birçok BDS sinyal çiftini ve birçok esit ancak evre kaydirmali sinyali alir ve BDS çogaltmasindan sonra yerlestirilen bir A/P-Ayarlama devresi ile bir evreli dizilim anten sistemi Içinde kullanilabilen bir TAPA devresinin sematik bir diyagramini gösterir.

Sekil 23, dogrudan dönüsüm göz önünde bulundurularak Sekiller 14, (a)-(b)”de alicilara yönelik frekans planini gösterir.

Sekil 24(a), içinde BDS veri yolunun BDS sinyallerini tasimak ve IF sinyallerini kümelemek ve tasimak üzere kullanildigi bir aliciyi gösterir. 01 989-P-0001 Sekil 24(b), içinde BDS veri yolunun BDS sinyallerini tasimak ve verici lF sinyallerini tasimak üzere kullanildigi bir vericiyi gösterir.

Sekil 25, modüle BDS sinyalleme ile Sekil 23ite frekans planini gösterir.

Sekil 26, içinde BDS veri yolunun modüle BDS sinyallerini tasimak ve IF sinyallerini kümelemek ve tasimak üzere kullanildigi bir TDD alici vericisini gösterir.

Sekil 2721, içinde bir birinci BDS veri yolunun modüle BDS sinyallerini tasimak üzere kullanildigi ve bir ikinci BDS veri yolunun IF sinyallerini kümelemek ve tasimak üzere kullanildigi bir FDD alici vericisini gösterir.

Burada kullanilan basliklar, sadece organizasyonel amaçlara yöneliktir ve bunlarin, açiklamanin veya istemlerin kapsamini sinirlamak üzere kullanilmasi amaçlanmaz. Bu basvuru boyunca kullanildigi üzere “-ebilmek” kelimesi, zorunlu anlam (diger bir deyisle gerekli) yerine istege bagli bir anlam (diger bir deyisle potansiyele sahip anlam) halinde kullanilir. Benzer sekilde “içermek”, “içeren” ve kolaylastirmak üzere benzer referans numaralari, Sekillere özgü benzer elemanlari belirlemek üzere mümkün oldugunda kullanilmistir.

DETAYLI ACIKLAMA Bulusun çesitli düzenlemelerinin detayli açiklamasinin verilmesinden önce, bu çesitli düzenlemelerde kullanilacak çift yönlü sinyal dagitim kavraminin isleyisini Sekil l(a), iki bagimsiz agaç tipi agin sematik bir diyagramini gösterir, her biri bir agaç gövdesi (1) ve agar dallarindan (2) olusur. Buna asagida genel olarak bir BDS (çift yönlü sinyalleme) veri yolu olarak refere edilecektir. Agaç tipi aglarin agaç gövdesi ve agaç dallari, elektrikli inikroserit hatlar, optik dalga-kilavuzlari, ses yayici kilavuzlar veya basit elektrik izleri gibi uygun sekilde sonlandirilan sinyal iletim hatlaridir (sonlandirma devreleri, basitlik için Sekil l(a),da 01 989-P-0001 gösterilir). Gövde (1) ile dallar (2) arasindaki fark, agaç ag giris portuna göre sinyal iletim hatlarinin (TL) nispi pozisyonuna bagli olarak madde bakiinindan degil isim bakimindandir. Gövde (1), giris portuna dogrudan baglanan sinyal iletim hatti olarak tanimlanir. Dallar (2), pasif veya aktif devreler (3) araciligiyla gövdeye (1) birlestirilir. Bu birlesme devreleri içinden sinyal gecikmelerinin, tüm birlesme devrelerine yönelik özdes veya birbirine bilindik iliski halinde oldugu varsayilir.

Sekil 1(a)°ya göre açiklanan agaç tipi aglar, burada TL-agaç tipi aglar olarak refere edilen agaç tipi aglarin daha büyük bir sinifinin belirli durumlaridir. Genel olarak bir TL-agaç tipi ag, TL-agaç tipi ag girise birlestirilen bir TL olan bir gövdeye ve gövdeye veya diger dallara birlestirilen TL”ler olan birçok dala sahiptir. TL-agaç tipi agin düzeyi, bu boyunca TL-agaç tipi giriste uygulanan bir sinyalin hareket ettigi en çok sayida dal arti birdir (gövde bir dal olarak sayilarak). Örnegin Sekil 1'de TL-agaçlar, iki düzeyli agaçlardir (giris sinyalleri bir gövde ve Sekil 1(a)”da iki agaç tipi ag, birbirine yakin uzanan paralel gövdelere sahiptir ve bunlarin dallari, tüm çiftlerinin (4) önemli ölçüde özdes fiziksel yapiya sahip olacagi sekilde eslenir. Her bir dal çiftinin paralel gövdelere baglandigi pozisyon kritik degildir. Her çiftteki iki dal, birbirine yakin çevrededir (örnegin birbirine paralel veya uygun).

Genel jeneratörler (5), Sekil 1(a)`da agaç tipi aglara giris sinyallerini uygular.

Jeneratör sinyalleri f frekansinin modüle veya modüle edilmemis tasiyicilari olabilir. Böylece örnegin olusturulan sinyal üzerinde, f frekansinin modüle edilmemis bir tasiyicisi olabilir ve diger olusturulan sinyal, f frekansinin modüle bir tasiyicisi olabilir. Bir tasiyici, modülasyon mevcut olmadiginda (sifir modülasyon) periyodik herhangi bir sinyaldir ve tasiyici frekansi, modülasyon mevcut olmadiginda tasiyicinin frekansidir. Modülasyon mevcut oldugunda evre ve frekans modülasyonu gibi tasiyici genel olarak periyodik bir sinyal degildir. 01 989-P-0001 Ayrica sadece inodüle edilmeyen tasiyici sinyallerin, BDS veri yolunun iki tarafi üzerinde tasinmasi halinde iki yerine bir jeneratörün kullanilabildigi belirtilir. Bu durumda jeneratör, bir agacin girisine baglanir ve bu agacin bir ucu, ikinci agacin girisine baglanir.

Sekil l(b)”de gösterilen sinyal dagitim sistemi, “Varis-Süresi-Ortalama Müsteri” olarak adlandirilan birçok önemli ölçüde özdes devre bloklari ve aga takilan ATAC devrelerini içerir. Blok (6), Sekil 1a°daki ATAC devrelerinden birini temsil eder. Sekil la”da diger ATAC devreler, A, B, D, Z, AA ve AF olarak etiketlenir.

Her bir ATAC devresi, iki girise ve bir çikisa sahiptir. ATAC devre girislerinin her biri, dal çiftinin farkli bir dalina ayni konumda baglanir. ATAC devrelerinden bazilari, digerlerinden ters sirada baglanabilir. Örnegin “normal” baglanti sirasinin, birinci agaç tipi agina takilan ATAC devresinin birinci girisi ve ikinci agaç tipi aga takilan ATAC devresinin ikinci girisi olarak tanimlanmasi halinde akabinde ATAC devlerinden bazilari, ikinci agaç tipi aga takilan birinci girisleri ve birinci agaç tipi aga takilan ikinci girisleri ile baglanabilir.

ATAC devrelerinin, önemli herhangi bir sekilde agaç dallarini olusturan iletim hatlarini yüklemedigi varsayilir. Diger bir deyisle her bir agaç üzerinde hareket eden sinyaller, ATAC devrelerinin varligi tarafindan bozulmadigi varsayilir. Bir diger açiklama olarak Sekil 1(b)°deki sistemin sadece elektriksel olmasi halinde ATAC devrelerinin giris empedansi, ATAC devrelerinin sadece, agaç sinyalleri içinde önemli hiçbir etki olmaksizin dallar üzerindeki voltajlari veya akimlari algilayacak sekilde iletim hatlarinin karakteristik empedansina göre büyük varsayilir. Bu varsayim, ATAC devrelerinin sayisinin fazla olmamasi halinde uygulamada mantiklidir.

Jeneratör sinyalleri periyodik darbeler oldugunda (sifir modülasyon) darbeler, farkli sürelerde iki ATAC devre girisine ulasir. ATAC devresi, iki giris darbesi 01 989-P-0001 arasinda sürecin ortasinda çikis darbelerini dolayisiyla darbenin adini olusturur.

Diger bir deyisle ATAC devre çikis darbeleri, giris darbelerinin varis süreleri arasinda ortalama sürede yerlestirilir. Periyodik darbelerin durumuna yönelik ATAC devresinin islevi, Wayne D. Grover "Method and Apparatus for Clock Distribution and for Distributed Clock Synchronization" U.S. Pat. No. 5,361,277, 1 Kasim, 1994; Michael Farmwald ve Mark Horowitz, "Apparatus for Synchronously Generating Clock Signals in a Data Processing System" U.S. Pat. çikarma devrelerindeki gibi açiklanir. Pratik uygulamalar, PLL ve DLL devrelerini içerir.

Sekil 1(b)`nin sisteminde ATAC devrelerinin çikislari evre senkronize tasiyicilarina sahiptir. Bunun dogru oldugu, asagidaki analizden daha kapsamli olarak anlasilabilir. Basitlik için periyodik olan ve hiçbir modülasyona sahip olmayan jeneratör sinyallerinin durumu düsünülür. Sekil 1(b) ayrica, spesifik olarak gösterilen farkli sinyal yayilma yollarini ve sürelerini gösterir. A, B, C, Z, AA, AF olarak etiketlenen ATAC devrelerine, Müsteri A, B, C, vb. olarak refere edecektir.

Sekil l(b),ye refere edilerek, agaç girislerinden Müsteri Bsye kadar sinyal yayilma süreleri TB] ve TB2sdir. TBl ve TB2”nin toplami gibi “Senkronizasyon Uçus Süresi” veya SFT olarak adlandirilan bir parametre tanimlanir: 51 l _ Ilil - III: Sekil l(c), Müsteri D,ye sinyal yollarini ve iliskilendirilen sinyal hareket süreleri TD1 ve TD2,yi gösterir. Bu iki miktar, asagidaki gibi TBl ve TB2 bakimindan ifade edilebilir: 01 989-P-0001 11)- llL-.Ul Miktar ATI, Müsteriler B ve Dsnin pozisyonlari arasindaki agaç dallari üzerinde sinyal hareket süresidir. Yukaridaki iki iliskinin eklenmesi ile asagidaki elde Bu iliskinin, dal çifti üzerinde Müsteri D'nin pozisyonu göz önünde bulundurarak spesifik herhangi bir varsayim olmaksizin türetildigi belirtilir. Bu nedenle düsünülen dal çiftine yönelik SFT bir sabittir. Benzer tartismalar ile tüm dal çiftlerinin bir sabit SFT”ye sahip oldugu gösterilebilir. Ek olarak tüm dal çiftlerinin SFT'sinin ayni degere sahip oldugu ve bu nedenle SFTsnin, bir sistem sabiti oldugu gösterilebilir.

Dolayisiyla Sekil l(a)”da dagitim sistemine (örnegin birbirine yakin çevrede paralel hatlar) yönelik olarak, dal çiftleri üzerinde rastgele pozisyonda yerlestirilen tüm Müsterilerin (ATAC devreleri), ilgili jeneratörlerinden kombine toplam hareket süresinin bir sabit (SFT) oldugu sinyalleri saptadigi sonucuna varilabilir. Ortalama darbe varis süresi, SFT degerinin yarisina esit mutlak bir süre ömegidir (darbeler jeneratör tarafindan üretildiginde sifir süresinin örnekte tanimlandigi varsayilarak). Dolayisiyla tüm Müsteri çikislari, kesin evre senkronizasyonundadir. Bu özellik, darbe olusum sürelerinden bagimsizdir.

Sekil l(a)”nin sisteminde Müsterilerin, alanda farkli koordinatlarda pozisyonlandirilmasina ragmen çikislari, girislerin periyodik sinyaller, diger bir deyisle modüle edilmemis tasiyicilar olmasi halinde kesin evre hizasindadir. Bant genisliginin, tasiyiciya göre küçük oldugu açi iriodülasyonunun eklenmesi, önemli herhangi bir sekilde pratik sistem davranisini degistirmez. 01 989-P-0001 SFTnin bir sistem degisineyeni olmasi nedeniyle SFTnin herhangi bir islevi ayrica bir degismeyendir. Bu nedenle genel olarak, global evre senkronizasyonunu elde etmek üzere SFTsnin bir islevi olan bir çikisi üreten herhangi bir müsteri devresi kullanilabilir. Açiklik için “islev” terimi burada, spesifik herhangi bir formüle degil sabit bir kümeden her elemana (örnegin sayi) yönelik tekli bir degeri iliskilendiren genel matematiksel kavrama refere eder.

Bir SFT islevini uygulayan bir devre, Senkronizasyon Müsterisi veya “S-Müsteri” olarak adlandirilir. ATAC devreleri, tüm olasi S-Müsterilerin belirli durumlaridir.

Bir ATAC devresi olmayan basit bir S-Müsteri, ortalama darbe varis sürelerinden bir sabit süre sapmasinda kilitlenen bir DLL (Gecikme Kilitli Çevrim) olacaktir.

Sabit süre gecikmesi AT, iki ag üzerinden hareket eden darbe katarlarinin sürecinden türetilebilir. Sinüzoidal tasiyici sinyallerinin kullanildigi duruma yönelik S-Müsterilerin diger örnekleri analog çogalticilardir, bunlarin örnekleri, NRAO, A Proposal for a Very Large Array Radio Telescope, Vol. II, National Radio Astronomy Observatory, Green Bank, W. Va., Ch. 14, 1967; ve Richard R Goulette "Technique for Distributing Common Phase Clock Signals" U.S. Pat. ile analog çogalticilari içerir.

Bir çogalticinin, BDS veri yolu üzerinde iki tasiyici sinyalden senkronize bir süre olusturmaya yönelik neden kullanisli oldugunu anlamak üzere asagidakiler göz önünde bulundurulur. Çogaltici, iki girdisi olarak X noktada birinci hat üzerinde bir birinci tasiyici sinyali ve X noktada ikinci hat üzerinde bir ikinci tasiyici sinyali alir. Çift veri yolu içinde bir referans noktasi ile ilgili olarak birinci tasiyici sinyali, bir miktar -Açb ile evrede kaydirilir ve ikinci tasiyici sinyali, bir miktar +Aç15 ile evrede kaydirilir. Diger bir deyisle iki tasiyici sinyali, aisin(c00t + da - Ad) ve azsin(a)0t +ç$0+ Ad) ile temsil edilebilir. Dolayisiyla çogaltici, asagidaki ile temsil edilen bu iki sinyalin ürününü çikisi olarak üretir: u `iii;i_i i ~ y. - HL it ;i "11i'.\.| -._.›- 'u'i'I .1 .I [u'aiî 'iL-i tus-`i Im.! 4% It'ui'l: 01 989-P-0001 Diger bir deyisle orta noktadan esit elektriksel mesafede (uzunluk) iki noktada iki modüle edilmeyen tasiyici sinyalin basit çogaltilmasi, aiazcos(2Aq$) olarak bir DC terimini ve iletilen sinyal frekansi olarak iki kez aiagcos(2w0t + 2%) olan bir evre degismeyen terimini saglar. DC terimi, AC birlesmesi araciligiyla kolay sekilde elimine edilebilir ve geriye kalan aiazcos(2a›0t + 2450) terimi, referans evreye göre kesin bir evre iliskisi ile senkronize bir sinyali saglar.

Sekil l(a)”ya geri refere edilerek gösterilen sistemin bir birinci genellemesi, içinden gövdenin sekil bakimindan bozundugu genellemedir. Sekil 1(a)'da orijinal sistem ile baslayarak sistem, gövdeler ayni bölüm uzunluklarina sahip oldugu sürece müsteri çikislarinin tasiyici senkronizasyonun hiçbir sonucu olmaksizin gövdeleri bozabilir. Gövde uzunlugu degistirmenin veya fiziksel sekillerini bozmanin (iki gözde ayni bölüm uzunluklarina sahip oldugu sürece) bir etkisi, global bir zamanlama referans kaymasidir. Benzer sekilde bu, iki konum arasindaki ayni uzunluklu bölümleri korurken tüm dallarin uzunluk ve sekil bakimindan bozunmasi halinde dogrudur.

Bir diger genelleme, içinde sekil veya boyutlar bakimindan esit olmayan iki agacin oldugu genellemedir, her bir agaç, bir gövdeye ve Sekil 2'de gösterildigi üzere herhangi bir sayidaki düzeyde ve her bir agaç gövdesini uyaran bir jeneratör ile baglanan herhangi bir sayida dala sahiptir. Her bir çiftin, birinci agaçtan bir noktayi ve ikinci agaçtan bir noktayi içerecegi sekilde üç noktanin çiftleri seçilebilir. Bu çiftler, evre senkronizasyon çiftleri olarak adlandirilir. Her bir evre senkronizasyon çifti özgün bir SFT,ye sahiptir. Genel olarak ayni SFT,ye sahip birçok evre senkronizasyon noktasi tanimlanabilir. Örnegin, biri her bir agaç üzerinde olmak ve bir birinci çifti olusturmak üzere rastgele sekilde iki nokta seçilebilir.

Bu belirli birinci çifte yönelik olarak, çift içinde Jeneratör #2 ila ikinci agaç noktasi arasindaki sinyal yayilma süresi ile çift içinde Jeneratör #1 ila birinci agaç noktasi arasindaki sinyal yayilma süresinin toplami olarak hesaplanan bir SFT 01 989-P-0001 vardir. Akabinde birinci agaç üzerinde Jeneratör #1”den uzaga ve ikinci agaç üzerinde Jeneratör #2°ye dogru uzaklastirilabilir ve ayni SFTSye sahip diger nokta çiftleri bulunabilir. Ek olarak, diger dallar aranabilir ve ayni SFT°ye sahip ilave çiftler bulunabilir. Açik sekilde herhangi bir çift agaç tipi aga yönelik olarak birçok olasi SFT ve agaç nokta çiftlerinin iliskilendirilen kümeleri vardir. Ayni SFT,ye sahip bir dizi senkronizasyon çifti, senkronizasyon çiftlerinin bir koleksiyonu olarak adlandirilir. Sekil 2, üç evre senkronizasyon çiftinin (al, a2), (bl, b2) ve (cl, c2) bir koleksiyonunu gösterir.

Sekil 2'de daha genel sistem, sadece noktalarin bir alt kümesine bagli olarak evre senkronize tasiyicisi ile sinyalleri olusturmak üzere kullanilabilir. Genel olarak ayni ag konfigürasyonu, tasiyici senkronizeli çikislarin birçok kümesini olusturabilir, her bir küme, evre senkronizasyon çiftinin spesifik bir koleksiyonunu kullanir. Sekil 1(a),nin agi, birbirine bitisik yerlestirilen agaç dallari üzerinde tüm bitisik noktalarin, evre senkronizasyon çiftlerinin bir koleksiyonunu olusturdugu özel bir durumdur.

Bu noktada çift yönlü sinyalleme kavramin, yönsel ve yönlendirilebilir isin modellerini üretmek üzere bir anten diziliini ile kullanima yönelik alici vericileri uygulamak üzere nasil kullanildigi açiklanacaktir.

Ortak Besleme Sinyal Dagitimina Bagli Olarak Aktif Dizilim Vericisi Sekil 3, tek bir anten (102) kullanilarak tipik kablosuz bir alici verici telsizin (100) sematik bir diyagramini gösterir. Verici kisim, bir dijital ila analog (DAC) dönüstürücü (104), bir yukari dönüstürücü karistiricisi (Yukari Dönüstürücü) (106) ve bir güç yükselticisini (PA) (108) içerir. Bir frekans sentezleyicisi (Frekans Sentezleyicisi) (110), yukari dönüstürücü karistiricisi (106) tarafindan kullanilan yerel osilatör (LO) sinyalini (112) olusturur. Iletilen sinyal, Tabanbant (BB) ve Ortam Erisim Kontrolü (MAC) ile dijital ajanda olusturulur ve DAC 01 989-P-0001 lF tasiyici frekansi, anten (102) ile iletilen tasiyici frekanstan çok daha düsüktür.

Bu sinirlama, DAC,nin çalismasi tarafindan konulur. Asiri maliyetli olmayan genel DAC°ler_, oldukça yüksek tasiyici frekanslarda olusamaz. Tasiyici frekansi, yukari dönüstürücü karistiricisi (106) tarafindan yukari dogru çevrilir.

Sifir veya oldukça düsük IF°nin durumlarinda verici, iki DAC,yi ve iki yukari dönüstürücü karistirieisini (Sekil 3'te gösterilmemistir) içerecektir. Iki DAC, genel olarak Evrede (I) ve Dördün evre (Q) sinyalleri olarak adlandirilan dijital islemcilerden iki bagimsiz sinyali alacaktir. IF°den RF7ye bagimsiz yukari dönüsümden sonra RF7de I ve Q sinyalleri eklenecektir ve tek bir kombine sinyal olarak güç yükselticisine uygulanacaktir. Sifir veya düsük IF”nin durumlarinda I ve Q sinyallerini kullanmanin nedeni, en modern kablosuz iletisim sistemi tarafindan gerek duyuldugu üzere tek tarafli bant ile iletilen sinyaller olusturmaktir. IF yeteri kadar yüksek oldugunda (örnegin iletilen sinyal bant genisliginden daha büyük), I/Q islemeye yönelik hiçbir ihtiyaç yoktur ve tek bir yönelik ihtiyaci gidermek üzere yeteri kadar yüksek bir frekansta olan bir IF sinyalini ürettigi durumu temsil eder. Uygulamada bu tür IF, oldukça maliyetli bir DAC gerektirmeyecek kadar düsük seçilebilir.

Bu tarifnamede tüm hususlarin, IF degerine (sifir IF, düsük IF, orta IF veya oldukça yüksek IF) bakilmaksizin genelde geçerli oldugu vurgulanir. Sadece basitlik amaçlari içinde verici durumda ve alici durumda (asagidaki bölümlere bakiniz), l/Q islemesine (sinyal bant genisliginden daha büyük IF frekansi) sahip olmayan sistemler gösterilir ancak ayni çözümler ve yapilar, l/Q islemesine sahip durumlara yönelik olarak geçerlidir. l/Q durumlari, alanda uzman bir kisi tarafindan görünür olan basit uzantilardir.

Sekil 3, iletilen sinyalin bir çiftleyici veya anten anahtari (118) araciligiyla güç 01 989-P-0001 yükselticinin (108) çikisindan antene (102) birlestirildigini gösterir. Bu cihazlar, bir verici ve bir alicinin antene elektriksel olarak baglanmasi durumunda kullanilir. Tipik olarak bir çiftleyici, iletim ve alim RF”leri farkli oldugunda frekans bölüsümlü çogullama (FDD) sistemlerinde kullanilir. Çiftleyici, anten her zaman iletim ve aliin devrelerine elektriksel olarak baglanirken iletim ve alim yollarini karsilikli olarak izole eden pasif bir filtredir. Tipik olarak bir anten anahtari, ayni alim ve iletim RFaleri ile zaman bölüsümlü çogullama (TDM) sistemlerinde kullanilir. Iletim modunda anten, sadece vericiye elektriksel olarak baglanir ve alim modunda anten, sadece aliciya elektriksel olarak baglanir.

(Burada dahil edilen açiklama boyunca, spesifik olarak aksi gösterilmedikçe bir elemanin bir diger elemana baglandigi veya elektriksel olarak baglandigi belirtilmelidir, bu bir ara eleman araciligiyla olabilir. Diger bir deyisle açik sekilde aksi belirtilmedikçe sadece dogrudan bir baglantiyi ima etmek amaçlanmaz.) Iletilen sinyalin tek bir antene uygulanmasi yerine iletilen sinyalin birçok antene (örnegin anten dizilimi) uygulanmasi halinde, klasik evreli dizilimlere yönelik tipik olan Sekil 4”te gösterilen verici sistemi kullanilabilir. Bu durum sadece bir vericiyi gösterirken, bir çiftleyici veya anten anahtari içermek üzere hiçbir ihtiyaç yoktur. Bu cihazlar, bir alicinin diyagrama eklenmesi halinde mevcut olacaktir.

Güç yükseltici çikis sinyali, bir ortak besleme (122) ile bir anten diziliminin (120) her bir anten elemanina dagitilir. Bir ortak besleme, genel anlamda daha erken açiklanmistir. Sekil 4,te gösterilen belirli ortak besleme, ikili agaç yapisina sahiptir. Gösterildigi üzere ortak besleme (122) ilk olarak, güç yükselticisinin (108) çikis sinyalini iki teorik olarak özdes sinyallere ayirir akabinde bu, her bir ortaya çikan sinyali, iki teorik olarak özdes sinyallere ayirir ve tüm antenler özdes sinyalleri alana kadar devam eder. Ortak besleme yapmada temel pratik zorluk, antenlere uygulanan sinyallerin, oldukça düsük evre ile pratik olarak esit olacagi sekilde tüm dallar boyunca sinyal ayirma ve sinyal iletimindeki kesinlik ve 01 989-P-0001 büyüklük hatalaridir. Ortak beslemeler, çikis sinyal kesinligine yönelik baslica katkida bulunanin çok düzeyli geometrik simetri olmasi nedeniyle geometrik kisitlamalara sahiptir.

Sekil 4ateki gibi ikili agaç yapisina sahip ortak besleme, bu tür en basit bilesendir ve lineer dizilimlerde kullanislidir. Dizilimin iki boyutlu (örnegin düzlemsel) olmasi halinde daha karmasik bir ortak besleme, H-agaçlarina bagli olarak gibi gerekir. Bu durumda sinyal, her dügümdeki dört özdes bilesene ayrilir, bu uygulamada ciddi sorunlar verir.

Bir ortak besleme araciligiyla RF sinyallerinin dagitimini açiklamanin bir diger yolu, bunu bir “paralel senkronize dagitim” olarak adlandirmaktir. Ortak beslemenin kökünden baslayan bir sinyal dalgasinin yüzü (Sekil 4”te güç yükselticisinin (108) çikisina baglidir), antenlerin alanda farkli pozisyonlarda konumlandirilmasina ragmen ayni anda veya es zamanli olarak antenlere ulasarak dogru hareket eder. Birinci anten ila ikinci anten ila üçüncü anten ve benzeri RF sinyalini gönderme gibi bir dizi dagitim, her bir ayri anten sinyaline eklenen önemli gecikmelerin olmasi nedeniyle senkronize anten-dizilim çalismasi ile sonuçlanmayacaktir. Bu gecikmeler, modüle verici sinyallerde bulunan sembollerin süresi ile kiyasla daha büyük olduklarinda önemlidir (bu semboller, iletilecek bilgileri tasir). Verici sinyal RF,ye dogru yukari dönüstürüldügünde sembol süresi, RF sinyal dagitimindan dolayi gecikmeler ile kiyaslanabilir hale Ayni verici islevi saglamaya yönelik Sekil 49ün yaklasimindan farkli bir yaklasim, Sekil 5`te gösterilir. Bu diyagramda modüle RF sinyali yerine LO sinyal, ortak besleme (122) kullanilarak dagitilir. Analog iletim IF sinyali, her bir anten elemanina (102) yönelik karsilik gelen bir yukari dönüstürücü karistiricisi (106) tarafindan ayri olarak RF °ye dogru yukari dönüstürülür. Bir ortak beslemenin, bu durumda IF sinyalini dagitmak üzere kullanilmasina neden gerekmediginin 01 989-P-0001 nedeni, sistein boyunca elektromanyetik dalga yayilimindan dolayi sinyal gecikmelerinin, lF ”de sembol süresine kiyasla küçük olmasidir.

BDS Sinyali Dagitimina Bagli Olarak Aktif Dizîlim Vericisi Ortak besleme, yukarida açiklanan BDS dagitimi kullanilarak elimine edilebilir.

Bu durumda seri baglanabilirlikten kaynaklanan büyük gecikmeler, BDS metadolojisi yoluyla otomatik olarak telafi edilir. Sekil 6, Sekil 5”te gösterilene karsilik gelen ancak LO sinyallerini dagitmak üzere kullanilan bir BDS veri yolu ( ile bir semayi gösterir. Bu durumda senkronize LO sinyalleri, BDS çogalticilari (132) tarafindan olusturulur ve analog IF iletim sinyali, her bir anten elemani (122) ile iliskilendirilen bir yukari dönüstürücü karistiricisi (106) yoluyla her bir anten elemanina (102) yönelik RF7ye dönüstürülür. Bu sekilde bu örnekte esit bir sayida BDS çogalticisi (132) ve yukari dönüstürücü karistiricisi (106) vardir.

Anlasilmasi gerektigi üzere Sekil 6,nin sistemi, yukarim dönüsüm karistiricinin islevinin, BDS çogalticilarinda dahil edilmesi nedeniyle karistirici/çogaltici devreler bakimindan gereksizdir. Gereksizligi elimine eden daha basit bir konfigürasyon, Sekil 73de gösterilir, burada IF sinyali, iki BDS agacindan biri araciligiyla dagitilmadan önce sadece bir kez yarim RF,ye dogru yukari dönüstürülür. Daha spesifik olarak, LO sinyalini alan ve BDS veri yolunun (130) diger agacina saglanan bir RF sinyalini olusturan bir yukari dönüstürücü (106) vardir. Bu sekilde BDS veri yolunun bir agaci, LO sinyalini tasir ve BDS veri yolunun agaç dali, RF sinyalini tasir. BDS çogalticisi ( 132), etkili bir sekilde senkronize edilen bir RF dagitimini olusturmak üzere bu iki dagitilmis sinyalleri çogaltir. (BDS agaçlarinin sadece, hiçbir dala sahip olinayan BDS hatlari veya BDS gövdeleri olabildigi belirtilir. Diger bir deyisle mevcut açiklamada “agaç” kelimesinin kullaniminin, BDS aginin Sekil 3'te gösterildigi kadar karmasik olmasi gerektigini ve açiklamanin geri kalani için dogru olmaya devam edecegini belirtmesi amaçlanmaz. 01 989-P-0001 Elektronik Kontrol altinda Genlik ve Evre Ayarlamasi Simdiye kadar dikkate alinan aktif dizilim vericileri, senkronize anten sinyallerine sahiptir ancak ayri anten sinyallerinin nispi evre veya genligini degistirmeye yönelik hiçbir mekanizmaya sahip degildir. Bu kabiliyet, çesitli isima modelleri olusturmak üzere gereklidir ve Sekiller 8(a)-(c),de gösterilen A-Ayarlama, P- Ayarlama veya A/P-Ayarlama devresi olarak adlandirilan ilave devreler kullanilarak gerçeklestirilir.

Bir A-Ayarlama devresi, Sekil 9(a),da gösterildigi üzere degisken kazançli bir yükseltieiye esdegerdir. Giris sinyal genligine çikis sinyal genliginin orani programlanabilirdir ve elektronik kontrol ile ayarlanir. Tipik olarak bu kontrol, yanlilik durumlari, geri bildirim rezistör oranlari, vb. gibi devre parametrelerini degistirerek analog veya dijitaldir (tercih edilen).

Bir P-Ayarlama devresi, elektronik kontrol altinda evre (veya süre) bakimindan temel giris sinyalini kaydirma kabiliyetine sahiptir. Sekiller 9(b) ve 9(c), P- Ayarlama devresinin olasi pratik gerçeklestirilmelerini gösterir. Sekil 9(b),de birçok gecikme elemani (140), sabit miktarlarda giris sinyalini geciktirmek üzere kullanilir ve elektronik kontrol altinda bir çok girisli/tek çikisli anahtar (veya çogaltici) (142), girisin istenen gecikmeli versiyonunu çikila baglamak üzere kullanilir.

Farkli bir türden P-Ayarlama devresi, Sekil 9(c)”de gösterilir. Bu devre, vektör toplama prensibini kullanir. Dördün sinyaller (I ve Q) ilk olarak, sabitler ile çogaltilarak genlik bakimindan agirliklandirilir (alternatif olarak bunu yapmak üzere A-Ayarlama devresi kullanilabilir) ve akabinde çogaltilan sinyaller eklenebilir. Agirliklarin degerine bagli olarak (diger bir deyisle genlik degisimleri) çikis sinyali, iyi kontrol edilen degerler ile evre bakimindan kayar.

A/P-Ayarlama devresi, elektronik kontroller altinda çikis genligini ve çikis 01 989-P-0001 evresini ayarlayabilir. Prensipte A/P-Ayarlama devresi, Sekil 8(c),de gösterildigi üzere A-Ayarlama ve P-Ayarlama devrelerinin bir seri kombinasyonudur. Sekil 9(c)”nin I/Q vektör toplama devresi, bir P-Ayarlama devresi olmaya ek olarak bir A/P-Ayarlama devresi olarak kullanilabilir. (Burada açiklanan devrelerde bir A/P- Ayarlama devresinin kullaniminin, bunun genlik ve evre, sadece evre veya sadece genligi kontrol etmek üzere islev görebildigini ima etmesinin amaçlandigi belirtilir).

BDS Dagitim ve Genlik/Evre Kontrolü ile Aktif Dizilim Vericisi Sekil 107da anten dizilimi vericisi, agda çesitli noktalarda A-Ayarlama ve P- Ayarlama devreleri eklenerek Sekil 87deki devrelerden türetilir. Bu topoloji, Sekil 67n1n temel vericisine ayri anten sinyallerinin genlik ve evre degerlerini bagimsiz olarak kontrol etmek üzere, kabiliyet vermeye yönelik birçok olasiliktan sadece biridir. Dijital kontroller tercih edilir analog analog kontrol ayrica mümkündür.

BDS çogalticisinin girislerinden birinde veya BDS çogalticisinin çikisinda her bir BDS çogalticisi ile iliskilendirilen en az bir P-Ayarlama devresine sahip olmak kullanislidir. Gösterilen devre, BDS çogalticisina göre iki konumda bir P- Ayarlama devresini içerir.

Benzer sekilde yukari dönüstürücü karistiricisinin girislerinden birinde veya yukari dönüstürücü karistiricisinin çikisinda her bir yukari dönüstürücü karistiricisi (106) ile iliskilendirilen en az bir A-Ayarlama devresine sahip olmak kullanislidir. Gösterilen devre, yukari dönüstürücü karistiricisina göre iki konumda bir A-Ayarlama devresini içerir.

Sekil ll(a), Sekil 7°nin devresinden türetilen bir anten dizilim vericisini gösterir, burada yukari dönüsüm, BDSinin agaçlarindan birine dagitilan bir sinyal üzerinde gerçeklestirilir. Daha spesifik olarak yukari dönüstürücü karistiricisi (106), IF iletim sinyalini yukari dönüstürür ve bunu, bir BDS agacinin LO sinyalini 01 989-P-0001 tasiyacagi ve diger BDS agacinin, modüle LO sinyalini tasiyacagi sekilde BDS agaçlarindan birine dagitir.

Her bir BDS çogalticisi (132) ile iliskili olarak bir P-Ayarlama devresini içerinek kullanislidir. Açiklanan düzenlemede P-Ayarlama devresi, BDS çogalticiya göre bir giris hatti, daha spesifik olarak BDS veri yolundan dagitilan, modüle edilmeyen LO sinyali alan giris hatti içindedir. P-Ayarlama devresi, diger konumlarda olabilir (örnegin diger giris hattir veya çikis hatti). Bunun ile birlikte, modüle edilmeyen sinyalin evresini kontrol etmek, bir modüle sinyalin evresini kontrol etmekten daha kolaydir.

Benzer sekilde BDS çogalticisinin girislerinden birinde veya BDS çogaltici karistiricisinin çikisinda her bir BDS çogalticisi (132) ile iliskilendirilen en az bir A-Ayarlama devresine sahip olmak kullanislidir. Sekil ll(a)*da gösterilen sistem, geriligi ayarlamanin, modüle edilmeyen sinyal üzerinde daha kolay yapildiginin anlasilmasi gerekmesine ragmen her bir BDS çogalticinin iki girisinde ve çikisinda bir A-Ayarlama devresini içerir. Alternatif bir yaklasim, Sekil ll(b) ile gösterilir, buna göre bir A-Ayarlama devresi, P-Ayarlarna devresine sahip olan BDS çogalticisina ayni giriste ve her bir BDS çogalticisinin çikisinda konumlandirilir. Bir diger yaklasim, Sekil 11(c) ile gösterilir, buna göre bir A- Ayarlama devresi, P-Ayarlama devresine sahip olmayan BDS çogalticisina giriste ve her bir BDS çogalticisinin çikisinda konumlandirilir. Bir diger yaklasim, Sekil ll(d),de gösterilir, buna göre bir A-Ayarlama devresi, sadece her bir BDS çogaltieinin çikisinda konumlandirilir.

Ortak Besleme Sinyal Kümelenmesine Bagli Olarak Aktif Dizilim Alicisi Tek bir anten kullanilarak Sekil 3,ün tipik kablosuz alici vericisi içinde alici alt sistemi, bir düsük gürültülü yükseltici (LNA) (150), bir asagi dönüsüm karistiricisi (Asagi Dönüstürücü) (152), bir kanal IF filtresi (154), bir otomatik kazanç kontrolü (AGC) ( ve 01 989-P-0001 tabanbant dijital islemeyi (115) içerir. Alici asagi dönüstürücü karistiricisi (152), frekans sentezleyicisi (110) ile olusturulan bir LO sinyalini kullanir. Tipik olarak düsük gürültülü yükseltici (150), antenden (102) oldukça küçük istenen bir sinyali ve diger istenmeyen büyük müdahaleci sinyalleri alir. Asagi dönüstürücü karistiricisi (152), bir IF”ye sinyallerin bu kombinasyonunu hareket ettirir, burada filtre, istenmeyen müdahaleyi ortadan kaldirir. Otomatik kazanç kontrolü (156), bir düzeye istenen sinyali yükseltir, analog ila dijital dönüstürücü (158), uygun çözünürlük ile bunu dijitallestirebilir. Dijitallestirmeden sonra alinan sinyal ayrica, bunu tasiyan dijital bilgilerin çikarilabileeegi sekilde islenir.

Verici durumuna benzer bir anten dizilimi, bir ortak besleme yardimi ile tek bir anten yerine kullanilabilir. Bu tür bir sistem, lineer bir dizilime (120) yönelik ikili topoloji ortak besleme (122) kullanilarak Sekil 12'de gösterilir. Bu durumda anten sinyalleri, verici sinyale kiyasla karsit yönde hareket eder ve düsük gürültülü yükselticinin (150) girisine dogru hareket ettikçe kümelenir. Düzlemsel dizilimler, bir H-agaç bazli konfigürasyon gibi daha karmasik bir ortak beslemeyi gerekti recektir.

Sekil 13, LG sinyal dagitimi için ortak beslemeyi (122) ve her bir anten sinyaline yönelik asagi dönüs karistiricisini (152) kullanan bir aliciyi gösterir. Daha spesifik olarak bu, her bir anten elemanina (102) yönelik bir asagi dönüsüm karistiricisina (152) sahiptir. Her bir anten elemanindan (102) alinan sinyal, iliskilendirilen düsük gürültülü bir yükseltici (150) tarafindan yükseltilir ve asagi dönüsüm karistiricisinin (152) bir tarafina saglanir. Bir ortak besleme (122), frekans sentezleyiciden (110), bu nedenle yükseltilen sinyali bir analog lF ile alinan sinyale asagi dönüstürmek üzere bu sinyali kullanan her bir asagi dönüsüm karistiricisina (152) LG sinyalini dagitir. Sinyal kümelenmesi, ayni hat üzerinde lF sinyallerinin tamamini birbirine sadece baglayarak lF1de saglanir. Verici durumundaki gibi IF ,de sinyal gecikmeleri, sembol süresine kiyasla küçüktür.

BDS LO Sinyali Dagitimina Bagli Olarak Aktif Dizilim Alicisi 01 989-P-0001 Sekil l3'te ortak besleme LO dagitiininin (122), BDS LO dagitimi ile degistirilmesi halinde Sekil 14,te gösterilen alici elde edilir. Diger örneklerdeki gibi BDS LO dagitimi, biri, her bir yukari dönüsüm karistiricisi (152)/anten elemanina (102) yönelik olinak üzere bu veri yolu üzerinde çesitli konumlarda baglanan bir BDS çogalticilari ( araciligiyla saglanir.

Bu semanin bir varyasyonu, sadece LO dagitimina yönelik degil ayrica IF sinyallerinin kümelenmesine yönelik olarak BDS veri yolunu kullanir. Diger bir deyisle Sekil 14steki gibi ayri antenlerden IF sinyallerini baglamaya yönelik ayri bir IF hattina sahip olma yerine BDS agaçlarindan biri, bu amaca yönelik olarak kullanilacaktir. Bu, L0 ve IF sinyallerinin frekans bakimindan genis ölçüde ayrilmasi nedeniyle prensipte mümkündür. Basit filtreler, iki sinyali ayirmak üzere gerekli olacaktir. Örnegin Sekil l4”teki BDS veri yolu ile BDS çogalticilari arasindaki baglantilar, BDS çogalticilari (170) içine LO sinyallerine olanak saglayarak ancak IF sinyalini bloke ederek yüksek geçisli filtreleri içerecektir.

Kümelenen IF ile alinan sinyal, LO sinyalini bloke eden düsük geçisli filtreler ile BDS veri yolundan çikarilmayacaktir.

BDS LO Dagitim ve Genlik/Evre Kontrolü ile Aktif Dizilim Alicisi Verici durumundaki gibi, ayri anten sinyallerinin genlik ve/veya evre kontrolüne yönelik kabiliyet eklemek üzere Sekil l4lün alicisi modifiye edilebilir. Bu durum, önceden açiklanan vericinin durumundaki gibi anten diziliminin isin modelinin seklini ve yönünü elektronik olarak kontrol etmeye olanak verir. Bu tür bir modifikasyon, P-Ayarlama ve A-Ayarlama devresi kullanilarak Sekil 15(a),da gösterilir. Gösterildigi üzere bir P-Ayarlama devresi, her bir BDS çogalticisinin (170) bir girisine eklenir ve bir A-Ayarlama devresi, her bir asagi dönüsüm karistiricisinin (152) çikisina eklenir.

Bir diger yaklasim, Sekil 15(b),de gösterilir. Bu Örnekte bir P-Ayarlama devresi 01 989-P-0001 ayrica, sinyalin karsilik gelen asagi dönüsüm karistiricisini (152) geçmesinden önce bir BDS çogalticisinin (170) her bir çikisina eklenir. Verici ile baglantili olarak önceden açiklanana benzer agdaki diger çesitli noktalarda A/P-Ayarlama, A-Ayarlama veya P-Ayarlama devrelerinin yerlestirilmesini içeren diger düzenlemeler vardir.

Iki Giris Terminaline sahip TAPA devreleri Önceden vericiler ve alicilar, ayri olarak tartisilmistir. Burada kullanilan “alici verici” terimi, ayri bir ileti veya ayri bir alici veya verici ve aliciyi içeren bir sistem anlamina gelir. BDS veri yollarini kullanan yukarida tartisilan aktif dizilim alici vericileri, her birinin, BDS veri yolunun iki agacindan karsilik gelen birine birlestirildigi iki giris terminali ile TAPA devrelerini (Ayarlanabilir Genlik ve Evre ATAC devreleri) içerir. Akabinde bu tür TAPA devrelerinin genel durumlari gösterilir.

Iki giris ile TAPA devrelerinin bir birinci sinifi Sekiller 16(a)-(d)”de gösterilir. Bu sinifta TAPA devreleri, tek bir BDS çogalticisini (veya karistirici) (180) ve BDS veri yolundan (130) gelen tüm sinyallerin çikisa dogru hareket etmesine olanak saglamak amaciyla BDS çogaltici (veya karistirici) terminallerinden en az bir birine baglanan en az bir A/P-Ayarlama devresini içerir. Bu örneklerde elektronik kontrol altinda A/P-Ayarlama devresi, genligi, evreyi veya bunlar içinden geçen sinyalin ikisini modüle edebilir. Bu TAPA devreleri, ayni girislere baglanan bir sanal BDS çogalticisinin çikisi ile uyumlu olan çikis sinyallerini saglar, çikis sinyalleri, elektronik kontrol devre parçalari (örnegin programlanan dijital bir islemci) tarafindan kontrol edilen genlik ve evre degerlerine sahiptir. BDS veri yolunun her bir agaci, f frekansta bir modüle veya modüle edilmeyen tasiyiciyi tasir, bir agaç bir yönde (örnegin asagi) sinyalini tasir ve diger agaç, karsit yönde (örnegin yukari) sinyalini tasir. Bir agacin, modüle bir tasiyici sinyali tasimasi halinde digeri, modüle edilmeyen bir sinyali tasiyacaktir. 01 989-P-0001 Iki giris ile TAPA devrelerinin bir ikinci sinifi Sekiller l7”de gösterilir. Bu sinifta TAPA devreleri, iki BDS çogalticisini (veya karistirici) (190a l90b) ve BDS veri yolundan gelen tüm sinyallerin çikisa dogru hareket etinesine olanak saglamak amaciyla BDS çogaltici (veya karistirici) terminallerinden en az bir birine baglanan en az bir A/P-Ayarlama devresini içerir. Ilave isleme (örnegin filtreleme), BDS çogalticisi (veya karistirici) (l90a) tarafindan üretilen istenmeyen frekans bandini eliinine etmek üzere BDS çogalticidan (veya karistirici) sinyal üzerinde gerçeklestirilir. Uygulamanin, bir verici içinde kullanilmasi halinde akabinde çogalticiya (veya karistirici) (190a) girisin, bir IF sinyali oldugu ve tüm devrenin çikisinin bir RF sinyali oldugu belirtilir. Diger yandan uygulamanin, bir alici içinde olmasi halinde akabinde çogalticiya (veya karistirici) (190a) giris, bir RF sinyalidir ve tüm devrenin çikisi bir IP sinyalidir.

Sekil 17,de belirli düzenleme, gösterildigi üzere üç A/P-Ayarlama devresini içerir. Bu sinifta TAPA devreleri, sinyal senkronizasyonu, genlik/evre kontrolü ve frekans dönüsümü (yukari ve asagi dönüsüm) saglayabilir. Birinci sinifta TAPA devrelerine kiyasla eklenen frekans dönüsümü, iki çogaltici veya karistiricinin kullanimindan kaynaklanir. Bu, Sekil 107daki vericiye veya anten basina iki çogalticiyi veya karistiriciyi içeren Sekiller 15(a)-(b),deki aliciya benzerdir. Üç Giris Terminaline sahip TAPA Devreleri Prensipte BDS prensibine bagli olarak tüm sistem üzerinde sinyal senkronizasyonunu saglayabilmek üzere BDS veri yolunda en az iki dagitim agaç tipi agini kullanmak gerekir. Ancak iki dagitim agaç tipi agin yerine üç dagitim agaç tipi ag ile bir BDS veri yolu kullanilarak ilave alici verici mümkündür. Bu ilave alici verici devreleri, önceden tartisilan topolojilere (bakiniz Sekiller 6,7, 10 ve ll(a)-(d)) ve bunlarin varyasyonlarina benzer topolijelere sahiptir. ikiden daha fazla agaç tipi dagitim aglarini kullanmaya yönelik temel neden, sinyal dagitim fazlaligindan faydalanabilen daha iyi TAPA verilerinin tasarimini kolaylastirmaktir. 01 989-P-0001 Sekil 18(a), üç dagitim agaç tipi ag (diger bir bölümde agaç tipi aglarin sadece yerel kisimlari gösterilir) ile bir BDS veri yolunu (200) gösterir. Iki ag (202(a) ve 202 (b)), karsit yönlerde uzanan sinyaller ile genel BDS aglaridir. Genel olarak bir yön “yukari dogru” ve diger yön “asagi dogru” olarak adlandirilacaktir. Üçüncü dagitim agaci (202(c)) ayrica, yukari dogru giden bir sinyali tasir. Bu sinyalin tasiyicisi, yukari dogru giden diger sinyalin tasiyicisina esittir ancak bu, sabit bir miktar ile bu sinyale göre kaydirilan evredir. Örnegin ag (202(b)) üzerinde yukari dogru hareket eden sinyallerden biri, tasiyici evresine (PI) sahiptir ve ag (202(c)) üzerinde yukari dogru hareket eden diger sinyal, tasiyici evreye (PZ) sahiptir.

Sekil 18(a)'nin TAPA devresi, yukari dogru hareket eden sinyallere sahip agaçlara (diger bir deyisle agaç (202(b)) ve agaca (202(c)) baglanan iki giris ile bir A/P-Ayarlama devresini içerir. Devrenin geri kalani, Sekil l6(b)°deki devre ile özdestir. Bu TAPA devresine yönelik A/P-Ayarlama devresi, Sekil 9(c),de gösterilen vektör toplama prensibine bagli olarak verimli sekilde uygulanabilir.

Tercihen iki evre (PI ve P2), doksan derece oraninda farkli olmalidir (diger bir deyisle, yukari dogru hareket eden iki sinyal dördün halde olmalidir) ancak diger birçok evre kaymasi ayrica kabul edilebilir olacaktir. Bu devrenin belirgin uzantilari, Sekiller 18(b) ve (c)'de gösterilir. Sekil l9idaki devre, Sekil 17ide gösterilen devreye analogtur. Üç dagitim agaç tipi ag ile BDS veri yolunu farkli bir kullanimi Sekil 20ide gösterilir. Bu TAPA devresi, dördün sinyalleri gibi (PI ve P29nin doksan derece oraninda farklilik göstermesi halinde) sabit evre iliskisi içinde iki sinyali çikarmak üzere iki BDS çogalticisini (310) kullanir. Takip eden A/P-Ayarlama devresi, Sekil 9(c),nin vektör toplama yöntemini kullanabilir.

Birçok Giris Terminaline sahip TAPA Devreleri Sekiller 21 ve 22, üç giris terminaline sahip TAPA devreleri ile ilgili yukarida tanitilan kavramlarin genellemelerini gösterir. Genel olarak farkli evrelere sahip 01 989-P-0001 yukari dogru sinyalleri tasiyan birçok dagitiin agaci ve farkli evrelere sahip asagi dogru sinyalleri tasiyan birçok dagitiin agaci ile bir BDS veri yolu (310) kullanilabilir. Birçok girise sahip TAPA devreleri, son derece dogru evre ve büyüklük ayarlama islevini elde etmek üzere yukari ve asagi yönlerde sinyal dagitim fazlaligini kullanacak sekilde tasarlanabilir. Örnegin Sekil 2l”deki TAPA devresi, Sekil 18(c),deki TAPA devresinin bir genellemesidir. Sekil 18(c)°deki gibi klasik Evrede (I) ve Dördün (Q) sinyalleri kombine eden bir A/P-Ayarlama devresini kullanilmak yerine Sekil 21”in TAPA devresi, birçok evre sinyalini kombine eden A/P-Ayarlama devrelerini kullanir. Örnegin A/P-Ayarlama devresi, girislerinden birini yukari dogru sinyalleri tasiyan agaçlarin birinden ve girislerinden digerini diger agaçlarin herhangi birinden alir.

Bu durum, istenen bir çikis etkisi (örnegin evre kaymalarinin ve/veya genlik ölçeklendirmesinin olusturulmasi) için optimum sinyalin daha fazla imkanlarina olanak saglar. Bu optimum durum, A/P-Ayarlama islevini uygulamak en kolay oldugunda tanimlanir.

Sekil 22'deki TAPA devresi, Sekil 19'daki TAPA devresinin bir genellemesidir. Önceki tartismaya benzer olarak bu genellemenin temel faydasi, optimum (kolay) A/P-Ayarlama devrelerini elde etmek üzere birçok evrelernenin kullanimidir.

Kullanilmasi Yukarida tartisilan (örnegin Sekiller 14, 15(a)-(b)) alici devrelerinde alici IF sinyalleri, ayri IF veri yollari üzerinde kümelenir ve aktarilir. IF veri yoluna yönelik kablolarin minimum sayisi, evrede ve dördün sinyallerin kullanildigi varsayilarak Evrede (1) ve Dördün (Q) IF sinyallerinde oldugu gibi ikidir. Tipik pratik uygulamalarda IF veri yollari, farklilik gösteren tasarimlarin tercih edilmesi nedeniyle dört kabloyu içerecektir. Iki kablo, Evrede (l) farklilik gösteren IF 01 989-P-0001 sinyallerini kümelemek ve tasimak üzere kullanilacaktir ve iki kablo, Dördün (Q) farklilik gösteren IF sinyallerini kümelemek ve tasimak üzere kullanilacaktir.

Bu bulusun bir açisina göre dizilimdeki her bir alici, BDS veri yoluna ve [F veri yoluna baglanir. BDS veri yoluna yönelik kablolarin minimum sayisi, farklilik göstermeyen (ayrica tek uçlu olarak adlandirilmistir) tasarimlar varsayilarak ikidir (karsit yönlerde hareket eden iki sinyal). Bunun ile birlikte en pratik durumlarda farklilik gösteren tasarimlarin kullaniini, en az dört kabloyu gerektirecektir (bir yönde uzanan farklilik gösteren BDS sinyallerine yönelik iki kablo ve karsit yönde uzanan farklilik gösteren BDS sinyallerine yönelik iki kablo). Bu nedenle farklilik göstermeyen tasarimlarda her bir alici, en az dört kabloya baglanacaktir (BDS veri yolu için iki ve IF veri yolu için iki) ve farklilik gösteren tasarimlarda her bir alici, sekiz kabloya baglanacaktir (BDS veri yolu için dört ve IF veri yolu için dört). Devre karti üzerinde sekiz kabloyu yönlendirme, sistem düzenegine yönelik genel kabiliyetler dahilinde iyi bilinirken kablolarin sayisini minimuma indirmek, maliyet nedenlerinden dolayi istenir. Akabinde BDS sinyallerinin ve IF sinyallerinin, farklilik gösteren tasarima yönelik dört kablo ve farklilik göstermeyen tasarimlara yönelik iki kablo ile tek bir veri yolu üzerinde aktarilabildigi gösterilir.

Sekil 23, dogrudan dönüsüm varsayilarak (sifir IF), diger bir deyisle antenden gelen RF sinyalinin, bir adimda taban banda dönüstürüldügü varsayilarak daha önce (örnegin Sekiller Sekiller 14, 15(a)-(b)) açiklanan alicilara yönelik tipik frekans spektrumunu gösterir. Dogal olarak dogrudan dönüsüm, l/Q prosesini gerektirir. Diger bir deyisle iki gerçek IF sinyali (1 ve Q) olacaktir. l/Q sinyal çiftini bir “Karmasik IF” sinyali olarak adlandirmak yaygindir. Sekiller Sekiller 14, 15(a)-(b), genel olarak karmasik IF sinyallerini içerir.

Sekil 23°te gösterilen BDS sinyalleri, f frekansindadir ve antenden gelen RF sinyali, 2f frekansindadir. Dogrudan dönüsümden sonra karmasik IF sinyali, DC'dedir (sifir frekans). Böylece açik sekilde bu alici sistemi içindeki çesitli 01 989-P-0001 sinyaller, frekanslar halinde genis ölçüde ayrilir. Bu nedenle karsilikli müdahale üretmeksizin ve frekans selektif filtreler araciligiyla bunlari ayirmak üzere kolay yollar ile ayni iletim araci (bir lineer sistem varsayilarak) üzerinde bunlari kombine etmek mümkündür.

Sekil 24(a), karmasik IF sinyal kümelenmesine ve aktarimina yönelik BDS veri yolunun kullanimini gösterir. I ve Q sinyalleri, f frekansta yukari ve asagi dogru modüle edilmeyen tasiyici sinyallerini saglayan ayni BDS veri yoluna basitçe atilir. BDS çogalticisi (170'), bir A/P-Ayarlama devresi içinden geçen senkronize tasiyici sinyali olusturur. BDS veri yolunun, düsük frekanslarda IF sinyallerini içermesi nedeniyle BDS çogalticisinin (170'), bu sinyalleri geri çevirebilmesi gerekir. Bu islev, BDS çogaltici girislerinde (sekilde gösterilmemistir) yüksek geçisli filtrelerin basit kullanimi ile saglanir. Alternatif olarak BDS çogalticisinin çikisinda bir filtre kullanilabilir. Karmasik IF sinyallerinin olusturulmasi, diger yöntemlerin ayrica karmasik IF olusumu için mevcut olmasina ragmen 90 derecelik bir evre kaydiricisinin (330) kullanimi ile saglanir. Evre kaydiricisi (330), senkronize tasiyici sinyal ile 90 derece evre disinda olan bir tasiyici sinyalini olusturmak üzere A/P-Ayarlama devresinin çikisini isler. Bu iki tasiyici sinyali kullanilarak iki alici karistiricisi (332), bir Evrede alici ara frekans (IF) sinyalini ve bir dördün ara frekans (IF) sinyalini olusturmak üzere alinan sinyalleri asagi dönüstürür. I ve Q sinyallerinin her biri akabinde, BDS veri yolunda (130) iki agdan ilgili biri üzerine atilmadan önce karsilik gelen elektronik olarak kontrollü bir A-Ayarlama devresi tarafindan islenir.

Sekil 23”teki frekans plani ayrica, dogrudan dönüsüm ve karmasik IF sinyallerinin kullanimi varsayilarak Sekil 69daki verici ile baglanti halinde kullanima yönelik geçerlidir. Alici duruma benzer olarak, Sekil 24(b)'de gösterildigi üzere verici karmasik lF sinyalleri tasimak üzere BDS veri yolunu (130) kullanmak mümkündür. Dolayisiyla BDS veri yolunun (130) bir agi (örnegin yukari dogru sinyalleri tasiyan ag), modüle edilmeyen tasiyici sinyali ve verici IF evrede sinyalini tasir; ve diger ag (örnegin asagi dogru sinyalleri tasiyan ag), modüle 01 989-P-0001 edilmeyen tasiyici sinyalini ve verici IP dördün sinyalini tasir. Ilave filtrelerin (334), yukari dönüsüm karistiricilarina (336) IF l/Q sinyallerini uygulamadan önce BDS tasiyicilarini elimine etmesi gerekir. Alici durumunda oldugu gibi IF sinyal büyüklük ölçeklendirme, A-Ayarlama devresi ile gerçeklestirilebilir.

Sekil 24(a),daki alici ve Sekil(b)°deki verici, es zamanli olarak kullanilabilir. Bu durumda belirgin bir varyasyon, alici BDS veri yolu üzerinde karmasik verici IF sinyallerini tasimak üzere ve verici BDS veri yolu üzerinde karmasik alici IF sinyallerini tasimak üzere olacaktir.

Sekil 23, eter sinyallerden frekans bakimindan oldukça uzak f frekansta modüle bir sinyali yerlestirmek üzere yeterli yerin oldugunu gösterir. Bu durum, Sekil 247teki semanin, Sekiller 11(a)-(e)”deki yukari dönüsüm semasi ile kombine edilebildigini önerir. Örnegin Sekil 25, BDS hatlarindan biri üzerinde bir veridi modüle sinyalin yerlestirilmesini gösterir. Karsilik gelen alici verici devresi (400) Sekil 26°da gösterilir. Bu, TDD (zaman bölüsümlü çogullama) modunda çalisan bir alici vericidir, diger bir deyisle, verici ve alici kisimlari, farkli zamanlarda (es zamanli olmayacak sekilde) çalisir. Iletim modunda devre, Sekil ll'deki devre gibi çalisirken alici modunda bu, Sekil 243teki devre gibi çalisir.

Alici verici (, “asagi dogru” hareket eden f` frekansta modüle edilmeyen tasiyici sinyali ile bir birinci ag veya agaca ve Tx modu sirasinda “yukari dogru” hareket eden modüle tasiyici sinyal (IF sinyali) ve RX modunda “yukari dogru” hareket eden f frekansta modüle edilmeyen bir tasiyici ile bir ikinci ag veya agaca sahiptir. Devrenin alici tarafi, Sekiller 15 ve 24,te gösterildigi üzere yapilandirilabilir. Senkronize tasiyici sinyalini olusturmaya yönelik bir BDS çogalticisini (170') ve “yukari” ag üzerine atilan l sinyali ve “asagi” ag üzerine atilan Q sinyali ile (veya tam tersi) ara frekans (IF) (332') içerir. Sekil 24ite gösterilen devre ile baglantili olarak açiklandigi üzere BDS çogalticisi (170'), BDS veri yolu üzerinde ayrica tasinan IF sinyalini bloke 01 989-P-0001 etmek üzere filtrelemeyi içerir. Ayrica A/P-Ayarlama devresinin, önceki açiklamalardan anlasilir olmasi gerektigi üzere A-Ayarlama, P-Ayarlama ve/veya A/P-Ayarlama devrelerinin, performans gereksinimlerine bagli olarak diger birçok konumda yerlestirilebilmesine ragmen BDS çogalticisinin (170') çikisinda yerlestirildigi belirtilir.

Sekil 26°daki alici vericinin FDD (frekans bölüsümlü çogullama) esdegeri, Sekil 27,de gösterilir. Bu durumda verici ve alici, ayni zamanda çalisir ancak alici RF frekansi, verici RF frekansindan farklidir. Dolayisiyla fl frekansta çalisan aliciya yönelik bir (BDS veri yolu (432)) ve f2 frekansta çalisan vericiye yönelik bir (BDS veri yolu ( vardir.

Dogrudan yukari ve dogrudan asagi tasarimlara yönelik (bir adimli frekans çevrimi) fl, yarim alici RF”dedir ve D, yarim verici RF°dedir, Sekil 277de gösterilen devrenin yapisinin açiklamasi temel olarak, verici tarafina yönelik bir veri yolu ve alici tarafina yönelik diger veri yolu olmak üzere iki BDS veri yolunun kullanimici hariç Sekil 267da gösterilen devrenin açiklamasi ile aynidir.

Sekil 26ldaki alici verici, iki BDS veri yolunun bir veri yoluna birlestirildigi Sekil 27,deki verinin bir “dejenere” formu olarak kabul edilebilir. Sekil 26adaki alici vericinin, ilave filtrelerin devre Içinde kullanilmasi halinde FDD sistemlerinde kullanilabildigi gözlemlenir. Sekil 27,deki iki BDS veri yolu üzerinde hareket eden çesitli sinyallerin, frekans ile örtüsmemesi ve frekans-selektif filtreler ile ayrilabilmesi nedeniyle bu teorik olarak mümkündür.

Claims (2)

1. ISTEMLER l. Anten elemanlarinin bir dizilimine yönelik bir verici sistemdir, söz konusu verici sistemi asagidaki unsurlari içerir: bir birinci tasiyici sinyali tasimaya yönelik bir birinci agi içeren ve bir ikinci tasiyici sinyali tasimaya yönelik bir ikinci aga sahip ve bir dizi n evre senkronize konum çiftine (a, b;) sahip bir çift yönlü sinyalleme (BDS) agi (130), her biri, birinci ag üzerinde bir a konumuna ve ikinci ag üzerinde bir bi konumuna karsilik gelir; ve birçok ayarlanabilir verici devre, her biri anten elemanlarinin diziliminin karsilik gelen farkli bir anten elemanini (102) sürmeye yöneliktir, burada birçok ayarlanabilir verici devresinin her bir ayarlanabilir verici devresi, bir çikis sinyalini tasimaya yönelik bir çikis hattina ve bir dizi evre senkronize konum çiftlerinden karsilik gelen konumlardan birinde BDS aginin birinci ve ikinci agaç agina elektriksel olarak baglanan birinci ve ikinci giris hatlarina sahiptir bu ayarlanabilir verici devresinin birinci giris hattina elektriksel olarak baglanan bir birinci girise sahip bir çogaltici (132); bir evre kontrol sinyalini alinaya yönelik bir kontrol girisine sahip bir evre ayarlama devresi (P), söz konusu evre ayarlama devresi, bu ayarlanabilir verici devresinin çikis sinyalinin evresini kontrol etmeye yönelik olarak söz konusu çogalticiya elektriksel olarak baglanan bir kontrol sinyali almaya yönelik bir kontrol girisine sahiptir; ve çogalticinin çikisi ile ayarlanabilir verici devresinin çikis hatti arasinda uzanan ve bir genlik kontrol sinyalini almaya yönelik bir kontrol girisine sahip bir sinyal yolu içinde bir genlik ayarlama devresi (A), söz konusu genlik ayarlama devresi, bu ayarlanabilir verici devresinin çikis sinyalinin genligini kontrol etmeye yöneliktir.
2. 2. Istem l°in verici sistemidir, burada her bir ayarlanabilir verici devresi içinde evre ayarlama devresi, bir birinci konfigürasyon ve bir ikinci konfigürasyondan olusan gruptan seçilen bir konfigürasyonu uygulamak üzere bu ayarlanabilir verici devresi içinde çogalticiya elektriksel olarak baglanir, birinci konfigürasyon, ayarlanabilir verici devresinin birinci girisi ile söz konusu çogalticinin birinci girisi ayarlanabilir verici devresi söz konusu evre ayarlama devresine sahiptir ve ikinci konfigürasyon, söz konusu çogalticinin çikisi ile söz konusu ayarlanabilir verici devresinin çikis hatti arasinda evre ayarlama devresine sahiptir; ve/veya burada birçok ayarlanabilir verici devresinin her bir ayarlanabilir verici devresi ayrica, bu ayarlanabilir verici devresi içinde genlik ayarlama devresine elektriksel olarak baglanan bir girise sahip ve anten elemanlarinin diziliminin karsilik gelen anten elemanina bir sürücü sinyali saglamaya yönelik bir güç yükselticisini (108) içerir. Bir IF iletim sinyalini islemeye yönelik istem lsin verici sistemidir ve burada birçok ayarlanabilir iletim devresinin her bir ayarlanabilir verici devresi ayrica, IF iletim sinyalinden türetilen bir sinyali almaya yönelik bir birinci girise, bu ayarlanabilir verici devresi içinde çogalticinin çikisindan bir sinyali almaya yönelik bir ikinci girise ve bu ayarlanabilir verici devresinin çikis hattina bir sinyali saglainaya yönelik bir çikisa sahip bir yukari dönüsüm karistiricisini (106) içerir. lstem 3lün verici sistemidir, burada birçok verici devresinin her bir ayarlanabilir verici devresi içinde, bu ayarlanabilir verici devresi içindeki çogaltici, bu ayarlanabilir iletim devresinin ikinci girisine elektriksel olarak baglanan bir ikinci girise sahiptir. 5. Istem l”in verici sistemidir, ayrica BDS aginin ikinci agaç agi üzerinde asiyici sinyalini olusturmak üzere birinci tasiyici sinyali ve bir IP iletim sinyalini karistirmaya yönelik bir yukari dönüsüm karistiricisini (106) içerir. 6. Istem 5”in verici sistemidir, burada birçok verici devresinin her bir abilir verici devresi içinde, bu ayarlanabilir verici devresi içindeki çogaltici, bu ayarlanabilir iletim devresinin ikinci girisine elektriksel olarak baglanan bir ikinci girise sahiptir. 7. Bir IF iletim sinyalini islemeye yönelik istem llin verici sistemidir ve birçok ayarlanabilir verici devresinin her bir ayarlanabilir verici devresi ayrica, bu ayarlanabilir iletim devresi içinde çogalticinin çikisina elektriksel olarak birlestirilen bir birinci girise, IF iletim sinyalini almaya yönelik bir ikinci girise ve bu ayarlanabilir iletim devresi içinde genlik ayarlama devresine elektriksel olarak birlestirilen bir çikisa sahip bir yukari dönüsüm karistiricisini içerir; birçok ayarlanabilir iletim devresinin her bir ayarlanabilir iletim devresi ayrica, bir çikisa sahip bir ikinci çogaltici, bir birinci giris ve bu ayarlanabilir iletim devresinin ikinci giris hattina elektriksel olarak baglanan bir ikinci girisi içerir, burada bu ayarlanabilir iletim devresi içinde birinci bahsedilen çogaltici, IF iletim sinyalini almaya yönelik bir çikisa ve bir ikinci girise sahiptir ve burada ikinci çogalticinin birinci girisi, bu ayarlanabilir iletim devresi içinde birinci bahsedilen çogalticinin çikisina elektriksel olarak baglanir. 8. Anten elemanlarinin bir dizilimine yönelik bir alici sistemidir, söz konusu alici sistemi asagidaki unsurlari içerir: bir birinci tasiyici sinyali tasimaya yönelik bir birinci agi ve bir ikinci tasiyici sinyali tasimaya yönelik bir ikinci agi içeren ve bir dizi n evre senkronize konum çiftine (ai, bi) sahip bir çift yönlü sinyalleme (BDS) agi (130), her biri, birinci ag üzerinde bir ai konumuna ve ikinci ag üzerinde bir bi konumuna karsilik gelir; ve birçok ayarlanabilir alici devre, her biri anten elemanlarinin diziliminin karsilik gelen bir anten elemanindan girdiyi almaya yöneliktir, burada birçok ayarlanabilir alici devresinin her bir ayarlanabilir alici devresi, bir çikis hattina ve evre senkronize çiftlerinden karsilik gelen bir konumlarindan birinde BDS aginin birinci ve ikinci aglarina elektriksel olarak baglanan birinci ve ikinci giris hatlarina sahiptir ve asagidakileri içerir: bir çikisa sahip ve bu ayarlanabilir alici devresinin birinci giris hattina elektriksel olarak baglanan bir birinci girise sahip bir çogaltici (170); evre ayarlama devresi içinden geçen bir sinyalin evresini kontrol etmeye yönelik bir evre kontrol sinyalini almak üzere bir kontrol girisine sahip bir evre ayarlama devresi (P), söz konusu evre ayarlama devresi, söz konusu çogalticiya elektriksel olarak baglanir; anten elemanlarinin diziliminin karsilik gelen anten elemanindan bir sinyali almaya yönelik bir birinci giris, BDS agindan elde edilen bir yerel tasiyi sinyalini almaya yönelik bir ikinci giris ve bir çikisa sahip bir karistirici (152); ve bir giris, bir çikis ve genlik ayarlama devresi içinden geçen bir sinyalin genligini kontrol etmeye yönelik bir genlik kontrol sinyalini almak üzere bir kontrol girisine sahip bir genlik ayarlama devresi (A), söz konusu genlik ayarlama devresi, bu ayarlanabilir alici devreye yönelik karistirici ve bu ayarlanabilir alici devreye yönelik çogalticidan birine baglanir. Istein 8,in alici sistemidir, burada birçok ayarlanabilir alici devresinin her bir ayarlanabilir alici devresi içinde evre ayarlama devresi, bir birinci konfigürasyon ve bir ikinci konfigürasyondan olusan gruptan seçilen bir konfigürasyonu uygulamak üzere bu ayarlanabilir alici devresi içinde çogalticiya elektriksel olarak baglanir, birinci konfigürasyon, ayarlanabilir alici devresinin birinci giris hatti ile söz konusu çogalticinin birinci girisi arasinda söz konusu evre ayarlama devresine sahiptir ve ikinci konfigürasyon, söz konusu çogalticinin çikisina elektriksel olarak baglanan söz konusu evre ayarlama devresine sahiptir; ve/veya burada birçok ayarlanabilir alici devresinin her bir ayarlanabilir alici devresi ayrica, birçok anten elemaninin karsilik gelen anten elemanindan bir sinyali almaya yönelik bir girise ve bu ayarlanabilir alici devresi içinde karistiricinin birinci girisine elektriksel olarak baglanan bir çikisa sahip düsük gürültülü bir yükselticiyi (150) içerir; ve/veya burada birçok alici devresinin her bir ayarlanabilir alici devresi içinde, bu ayarlanabilir alici devresi içindeki çogaltici, bu ayarlanabilir alici devresinin ikinci girisine elektriksel olarak baglanan bir ikinci girise sahiptir; ve/veya burada birçok alici devrenin her bir ayarlanabilir alici devresi içinde, bu ayarlanabilir alici devresine yönelik karistiricinin ikinci girisi, bu ayarlanabilir alici devresine yönelik çogalticinin çikisina elektriksel olarak baglanir; ve/veya burada birçok ayarlanabilir alici devresinin her bir ayarlanabilir alici devresi içinde, bu ayarlanabilir alici devreye yönelik genlik ayarlama devresinin çikisi, BDS aginin birinci ve ikinci agaç aglarindan birine elektriksel olarak baglanir Istem 8”in alici sistemidir, burada birçok ayarlanabilir alici devrenin her bir ayarlanabilir alici devresi içinde, bu ayarlanabilir alici devresi içinde genlik ayarlaina devresinin girisi, bu ayarlanabilir alici devresi içindeki karistiricinin çikisina elektriksel olarak baglanir. Istem 10”un alici sistemidir, ayrica bir aliin sinyal hattini içerir ve burada birçok ayarlanabilir alici devrenin her bir ayarlanabilir alici devresi içinde, bu ayarlanabilir alici devresi içindeki genlik ayarlama devresinin çikisi, alim sinyal hattina elektriksel olarak baglanir. Istem 8,in alici sistemidir, burada birçok ayarlanabilir alici devrenin her bir ayarlanabilir alici devresi içinde, bu ayarlanabilir alici devreye yönelik karistiricinin ikinci girisi, bu ayarlanabilir alici devrenin ikinci girisine elektriksel olarak baglanir. Istem 12°nin alici sistemidir, burada birçok ayarlanabilir alici devresinin her bir ayarlanabilir alici devresi içinde, bu ayarlanabilir alici devreye yönelik çoglticinin ikinci girisi, bu ayarlanabilir alici devresi içinde karistiricinin çikisina elektriksel olarak baglanir. Istem 13,ün alici sistemidir, burada birçok ayarlanabilir alici devresinin her bir ayarlanabilir alici devresi içinde, bu ayarlanabilir alici devreye yönelik çogalticinin çikisi, bu ayarlanabilir alici devreye yönelik genlik ayarlama devresinin girisine elektriksel olarak baglanir. Istem 89in alici sistemidir, burada birçok ayarlanabilir alici devresinin her bir ayarlanabilir alici devresi içinde, bu ayarlanabilir alici devreye yönelik genlik ayarlama devresinin çikisi, BDS aginin birinci ve ikinci aglarindan birine elektriksel olarak baglanir.