CN112054867A

CN112054867A - 大规模数字阵列信号同步采集系统

Info

Publication number: CN112054867A
Application number: CN202010891077.8A
Authority: CN
Inventors: 唐洪军; 张晓波; 孙亮; 邵永杰
Original assignee: Southwest Electronic Technology Institute No 10 Institute of Cetc
Current assignee: Southwest Electronic Technology Institute No 10 Institute of Cetc
Priority date: 2020-08-30
Filing date: 2020-08-30
Publication date: 2020-12-08
Anticipated expiration: 2040-08-30
Also published as: CN112054867B

Abstract

本发明公开的一种大规模数字阵列信号同步采集系统，旨在提供一种可靠性高、规模可扩展，同步精度高，具有良好的幅度一致性、相位一致性以及快速、稳定的同步采集系统，本发明通过下述技术方案实现：每个子阵群在采集端直接高速串行接口相连同步采样模数A/D转换器，实现各路阵列信号同步采样，通过子阵间同步时刻触发延时测量模块进行相位关系检测，延时搜索同步信号有效采集时刻周期，利用每个子阵内两级时钟分发和延时测量实现采样时钟和同步信号的可靠对齐，子阵间的参考时钟和数字多波束同步信号通过光纤传输分发到DBF处理池，DBF处理池根据阵列规模完成波束数据汇聚，将形成全阵的多波束数据送至基带信号处理设备实现测控、通信。

Description

大规模数字阵列信号同步采集系统

技术领域

本发明涉及测控、通信等领域，特别涉及数字阵列信号同步采集的大规模数字阵列信号同步采集系统。

背景技术

随着测控、通信距离的增大，设备的复杂度、功耗以及系统成本都在增加，相对于现有的各种无线通信技术通常采用大规模天线阵列(massive MIMO)。大规模天线阵列是基于多用户波束成形的原理，在基站端布置几百根天线，对几十个目标接收机调制各自的波束，通过空间信号隔离，在同一频率资源上同时传输几十条信号。大规模天线阵列大幅度提高网络容量，因为有一堆天线同时发力，由波速成形形成的信号叠加增益将使得每根天线只需以小功率发射信号，从而避免使用昂贵的大动态范围功率放大器，减少了硬件成本。大规模天线阵列利用大数定律造就的平坦衰落信道使得低延时通信成为可能。传统通信系统为了对抗信道的深度衰落，需要使用信道编码和交织器，将由深度衰落引起的连续突发错误分散到各个不同的时间段上(交织器的目的即将不同时间段的信号揉杂,从而分散某一短时间内的连续错误)，而这种揉杂过程导致接收机需完整接受所有数据才能获得信息，造成时延。在大规模天线下，得益于大数定理而产生的衰落消失，信道变得良好，对抗深度衰弱的过程可以大大简化，因此时延也可以大幅降低。为了更有效挖掘空间自由度、更有效利用发送端能量、找到更多的分集和复用增益，现代通信普遍采用多天线系统来提高物理层链路性能，称为多输入多输出技术(MIMO)。通常MIMO采用空间预编码(Precoding)的方式来补偿物理信道，实现空间分集、空分复用或者空分多址。空间分集在不同的空间信道传输相同数据使等效信道更加平稳，从而对抗实际环境下的信道衰落，使传输更加可靠；空分复用利用不同空间信道的弱相关性来传输不同数据，提升系统数据传输速度，使数据传输更加有效；空分多址则利用多个用户的空间位置带来的天然信道弱相关来分别向不同位置用户传输数据，提升系统连接数和容量。目前mMIMO系统均的3D阵列部署天线，这不仅仅给了波束朝向更多调整空间，波束的发射方向也可以在水平和垂直维度上调整。此外这种3D结构也给现存的信道建模带来了挑战，特别是有关俯仰角、运动估计等波束对齐问题。目前普遍认为混合波束赋形可以减少硬件成本，因此massive MIMO的硬件中。存在大量的模拟元器件，需要大量的ADC和DAC元件，数据转换要求扩大后，采样时钟生成和同步就成了很大的设计挑战。而且大量使用模拟元器件必然会带来非理想失真，包括频偏、ADC/DAC的量化噪声等等。这些非理想失真在发送侧和接收侧是不均衡的，所以会对信道互易性假设带来严重的挑战，尤其是当基站天线数目大于100时，模拟器件的非理想性会严重影响massive MIMO所带来的自由度提升，甚至可以说此时继续增加天线所带来的增益微乎其微。模拟元器件的使用带来了massive MIMO增益上界。

阵列信号处理是信号处理领域的一个重要分支，主要满足多通道、同步采集以及数据传输这三个功能需求。通信系统中的相位阵列技术不仅需要大量时钟，还需要对这些时钟进行精确同步。在一个大规模系统中，单个时钟IC通常没有足够的输出来驱动所有分支。系统精度需求主要满足通道的分辨率、采样率、通道数的需求，满足系统幅度一致性和相位一致性的需求，以及满足多通道数据实时传输的需求。在阵列信号处理中，阵列信号的接收和采集是信息获取的基础，有着至关重要的意义，阵列信号采集的采样率、采样精度、同步性能关系到空域信息的质量。相位阵列技术在通信系统中不仅需要大量时钟，还需要对这些时钟进行精确同步。测控、通信等领域相控阵天线阵列信号的获取主要包括模拟信号的预处理和各通道信号的同步采集,其中,同步采集的量化位数、同步精度与阵列信号的质量密切相关。大规模数字接收阵列具有庞大复杂的射频前端部分，包含多级变频、滤波等等，而这些射频通道会引入额外的信号失真以及链路噪声，并且各通道的幅度相位一致性难以控制。每一级都有由固定部分和不确定部分组成的延迟成分，这些延迟可能受外界因素的影响，比如电压和温度变化，以及特定器件工艺变化。这种不精确性会叠加，可能导致ADC和DAC无法忍受的时序偏差。虽然固定延迟可以通过其它方面加以补偿，比如通过对天线单元的相位补偿抵消同一信号到达各个不同阵元而的时间差,使天线阵合成后的输出信号相互叠加，但不确定性延迟却无法在系统中补偿。工程上需要对阵列多个通道的模拟信号进行同步采样，才能达到输出信噪比最优。如果信号方向发生变化,虽然只需要调整不同阵元的相位控制量就可使相控阵天线波束的最大指向发生改变，从而实现目标方向实时跟踪。但是传统模拟相控阵天线只能形成一个扫描波束，在多目标通信，多目标实时跟踪等应用领域有一定局限性，随着数字电子技术的发展，全数字阵列天线因其能够形成收发多波束而应用越来越广泛。数字信号处理首先要解决的问题是模拟信号的数字化，在模数转换的过程中，信号的信息应该不被破坏，即依据数字信号能够还原原来的模拟信号。全数字阵列天线阵列信号同步采集系统可以直接对从天线下来的信号进行信号调理并数字化采样，不需要经过模拟变频。此种模式的阵列接收系统由于采用了数字接收技术，因而多通道间幅度相位一致性远优于模拟式接收机，而且可靠性高、抗干扰性强、结构简单、体积小，同时又具有可重配置性，全数字阵列天线虽然波束形成灵活，但其数字处理部分处理复杂，功耗高，体积大，尤其是规模比较大的数字阵列很难将处理端和天线端集成在一起，就需要将每个通道的信号在天线前端数字化，并将数字化后的信号传送到处理端进行波束合成处理。为了实现天线单元间的相关叠加，所有中频信号数字化后必须保持同步性。这种不精确性的叠加，可能导致ADC和DAC无法忍受的时序偏差。并且对多个通道数据的相位一致性要求很高。在规模比较大的系统中，采集端模块数比较多，需在系统设计时确保到每个采集模块采样钟同源且相位相参，高频时需要对其时钟信号进行同步。在含有大型数据转换器阵列的复杂系统中，处理更大的数据量要求从天线到处理单元具有高信噪比SNR。从时钟角度来讲，SNR受限于采样时钟的相位噪声。较差的相位噪声性能会造成抖动并增加误差矢量幅度(EVM)，从而严重降低SNR，影响系统性能。通常，相位噪声积分限值为几十kHz到几十MHz。然而，宽带噪声同样很重要，因为较高的时钟信号噪底同样会影响系统SNR。较差的采样时钟还可能含有杂散信号内容，会降低无杂散动态范围(SFDR)。这些是采样时钟的基本系统要求。然而，在大型数据转换器阵列中，当不同阵列的时钟之间需要同步时，通道间偏斜便是一个关键要求。这类系统的性能取决于同步数据阵列，因此对不同数据转换器之间的偏斜很敏感。

发明内容

本发明针对上述问题，提供一种可靠性高、规模可扩展，同步精度高，具有良好的幅度一致性、相位一致性以及快速、稳定的大规模数字阵列信号同步采集系统，以满足大规模数字阵列天线同步采集需求。

本发明的上述目的可以通过以下措施来达到，一种大规模数字阵列信号同步采集系统，包括：连接在前端1～m个子阵群与后端基带信号处理设备之间的DBF处理池，并且每个子阵群包含n个子阵，其特征在于：每个子阵群在采集端直接选用带JESD204B协议的高速串行接口相连的同步采样模数A/D转换器，ADC模数转换实现各路阵列信号同步采样，完成采集数据的同步处理，通过子阵间同步时刻触发延时测量模块进行相位关系检测，延时搜索同步信号(sync)有效采集时刻周期，利用每个子阵内两级时钟分发和延时测量实现采样时钟和同步信号(sync)的可靠对齐，采用光纤波分复用的传输的方式，将数字化后的中频信号进行指向加权实现数字多波束，将实现子阵间的参考时钟和数字多波束同步信号(sync)通过光纤传输分发到DBF处理池，DBF处理池根据阵列规模完成波束数据汇聚，将形成全阵的多波束数据送至基带信号处理设备实现测控、通信等功能。

本发明相比于现有技术的有益效果是：

可靠性高。本发明采用每个子阵群在采集端直接选用带JESD204B协议的高速串行接口相连的同步采样模数A/D转换器，ADC模数转换实现各路阵列信号同步采样，完成采集数据的同步处理，通过子阵间同步时刻触发延时测量模块进行相位关系检测，延时搜索同步信号(sync)有效采集时刻周期，利用每个子阵内两级时钟分发和延时测量实现采样时钟和同步信号(sync)的可靠对齐，子阵间同步触发时刻通过延时测量模块进行相位关系检测，是采样时刻的建立保持时间最优，能够适应系统在高低温环境下的时延漂移，具有高可靠性。

同步精度高，具有良好的幅度一致性、相位一致性，本发明利用每个子阵内两级时钟分发和延时测量实现采样时钟和同步信号(sync)的可靠对齐，具有良好的幅度一致性、相位一致性。采用光纤波分复用的传输的方式，将数字化后的中频信号进行指向加权实现数字多波束，将实现子阵间的参考时钟和数字多波束同步信号(sync)通过光纤传输分发到DBF处理池，通过在子阵间采用高稳定度光纤分发，同步精度高，时钟同步精度控制在100ps相位同步精度小于2度，满足大规模数字阵列天线同步采集需求。子阵内通过延时搜索sync信号有效采集时刻周期对其不出现周期模糊，采样后数据传输采用JESD204B协议可确保数据在数字域传输过程中确定延时，通过上述方法最终通道间相位同步精度在480Msps采样，360MHz中频情况下小于2度。

规模可扩展。本发明将大规模数字阵列分成子阵群，以子阵群及子阵进行划分，不仅能够实现的阵列规模大，而且可扩展性强，可以随时变更阵列的配置。阵列规模不受限值可任意扩展。

通用性强。本发明使用的同步采集方法接口具备通用性，可适用于采样率不超过2.5Gsps，信号带宽不超过1GHz的数字阵列系统。

本发明实现简单、可靠型高、规模可扩展，适用于大规模数字阵列的同步采集。

附图说明

下面结合附图和实施例对本发明进一步说明。

图1是本发明大规模数字阵列信号同步采集系统原理示意图；

图2是图1多通道预处理模块同步采集电路框图；

图3是图2同步采集电路的电源网络；

图4是图2同步采集电路设置在中子阵内的同步时钟网络；

图5是图2同步采集电路中设置在子阵间同步时钟网络；

下面结合附图进一步详细描述本发明的技术方案。

具体实施方式

如图1所示。大规模数字阵列接收系统通常包括三部分，前端是子阵群1～子阵群m，每个子阵群包含n个子阵，中间是DBF处理池，后端是基带信号处理设备。每个子阵群在采集端直接选用带JESD204B协议的高速串行接口相连的同步采样模数A/D转换器，ADC模数转换实现各路阵列信号同步采样，完成采集数据的同步处理，通过子阵间同步时刻触发延时测量模块进行相位关系检测，延时搜索同步信号(sync)有效采集时刻周期，利用每个子阵内两级时钟分发和延时测量实现采样时钟和同步信号(sync)的可靠对齐，采用光纤波分复用的传输的方式，将数字化后的中频信号进行指向加权实现数字多波束，将实现子阵间的参考时钟和数字多波束同步信号(sync)通过光纤传输分发到DBF处理池，DBF处理池根据阵列规模完成波束数据汇聚，将形成全阵的多波束数据送至基带信号处理设备实现测控、通信等功能。

每个子阵包含1-n个天线单元对应通道相连的R组件，每组1-n个R组件通过各自相连的多通道预处理模块共端次级DBF处理模块；每个线单元将接收的射频信号通过对应的R组件对射频信号放大滤波并下变频至中频，每个多通道预处理模块完成中频信号的同步采集，将数字化后的中频信号进行指向加权实现的数字多波束，通过光纤传输到DBF处理池完成波束数据汇聚，1-m个次级DBF处理模块将1-m个子波束送入第三级DBF处理模块，第三级DBF处理模块将产生的1-k个波束信号送到子基带信号处理设备。每个子阵可以由16个通道的天线单元、R组件和多通道预处理模块构成，天线单元完成射频信号接收，R组件对射频信号放大滤波并下变频至中频，多通道预处理模块完成中频信号的同步采集，并将数字化后的中频信号通过指向加权实现数字多波束通过光纤传输至DBF处理池完成后续处理。

根据阵列规模情况这些DBF处理模块采用多级级联的方式完成波束数据汇聚，将形成全阵的波束数据送至基带信号处理设备实现测控通信等功能。

如图2所示。设置在中子阵内的同步采集电路包括通过4路串行通信GTX/GTH收发器、32路LVDS差分线路接收器相连的两片现场可编程门阵列FPGA构成网络进行平衡或非平衡数字数据传输的处理器电路，通过FPGA1处理器电路GTH8X相连的数据分发电路，通过FPGA1处理器电路GTH4X相连的模数转换电路、提供时钟电路、电源的电源电路。其中，电源主要分成两级，第一级由直流斩波器DC/DC组成，第二级由低压差线性稳压器LDO组成，选用的是SM74401型低线性稳压器，第一级电源主要为模块数字电路供电，主要考虑转换效率，第二级电源主要为模块上模拟部分电路，综合考虑电源纹波和转换效率，两级电源在满足模拟电路电源指标的情况下综合转换效率可达80％。数据分发电路主要由支持12路电光转换，单路速率可达10bsps的光模块组成；模数转换电路可以采用支撑2个通道，最大1Gsps的模拟信号采样1-8片ADI公司的AD9680芯片；电源电路将外部提供的+12V电源转换成板级电路使用的+1.0V、+3.3V等电压；时钟电路主要由AD9516和时钟分配器HMC7043构成，完成时钟网络中时钟及同步信号的同步分发功能。

采样后的数据通过高速接口传输至两片FPGA构成的处理器电路完成子阵数据处理，时钟电路通过时钟网络将时钟及同步信号同步分发到FPGA2实现板级电路管理及配置，通过FPGA1进行数据处理，完成子阵处理后的数据通过数据分发电路传输至后级实现全阵数据合成。

如图3所示。电源网络包括外部输入+12V电源并行相连的LTM4630和1-4片LTM4644芯片，LTM4630将+12V转换成+1.0V为FPGA1内核供电，最大可带30A负载，实际使用14A，第1片LTM4644将输入+12V转换成+3.7V和+1.7V两路路作为第二级电源的输入，分别可带8A负载，实际使用是4.5A和5.0A；第2片LTM4644将输入+12V转换成+2.9V、+1.25V和+1.3V为AD9680数字电路部分供电，分别可带8A、4A和4A负载，实际使用是3.2、1.1A和1.4A；第3片LTM4644将输入+12V转换成+1.0V、+3.3V，分别可带12A、4A，实际使用是7.4A、1.3A；第3片LTM4644将输入+12V转换成+1.0V、+3.3V，分别可带12A、4A负载，实际使用是7.4A、1.3A。第4片LTM4644将输入+12V转换成+1.8V、+1.2V，分别可带8A、负载，实际使用是1.2A、3.1A。每路电源设计均预留了足够的余量。

第1片～第3片SM74401将第1片LTM4644输出的+3.7V转换成3路+3.3V，分别为时钟电路的HMC7043、AD9516和模数转换电路的AD9680供电。第4片～第5片SM74401将第1片LTM4644输出的+1.7V转换成2路+1.25V，分别为模数转换电路的AD9680供电；第6片SM74401将第2片LTM4644输出的+2.9V转换成+2.5V，分别为模数转换电路的AD9680供电。

如图4所示。阵内同步时钟网络包括并联了第一延时测量模块和AD9516的HMC7043，连接了HMC7043、ADCLK954的时频模块，时频模块将参考时钟转换成两路采样时钟，将时频模块产生的采样时钟分发成2路，一路分发到第1片HMC7043，另一路通过ADCLK9514将采到的有效sync信号整形后分发成2路与采样时钟一起送至第2片HMC7043和第3片HMC7043作为它们的时钟及同步信号输入。为确保第2片HMC7043和第3片HMC7043的960MHz时钟能够准确地采到sync信号，第一延时测量模块对第1片HMC7043输出sync信号的延时进行校准，通过第一延时测量模块完成sync延时的校正后，经AD9516实现sync信号的可调延时，单步进140Ps，总共可调64拍调整，为了第1片HMC7043能在最优的建立保持时刻点采到有效地sync信号，并送入FPGA作为数据处理的同步标识。

第1片HMC7043输出两路sync信号分别送入第2片HMC7043和第3片HMC7043，将960MHz和sync信号分发成8路，送至后级的AD1～AD8作为模数转换电路的采样时钟和同步信号，可以根据需要将采样时钟的频率进行不同频率的分配，本实施例电路使用2分频，输出480MHz采样钟和1.875MHz的SYSREF信号。第1片HMC7043、第2片HMC7043和第3片HMC7043分别将Start好STOP送入第二延时测量模完成时延差值检测。

如图5所示。为了解决大规模数字阵多子阵同步问题，子阵间同步时钟网络通过子阵内同步时钟网络将16个采样通道的采样时钟对齐，为了子阵间不出现参考时钟周期模糊，子阵间同步时钟网络采用波分复用的方式将参考时钟和sync信号通过同一根延时相同的光纤传输光信号，通过光纤连接的两路光电转换器传输光信号，采用光电分发网络的方式进行光电转换，光电转换后通过两级放大和功分得到16对参考时钟和sync信号，每对信号作为一个子阵地时钟和同步信号的输入。在大规模数字阵列中可通过多级电路的级联进行规模扩展。

显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

Claims

1.一种大规模数字阵列信号同步采集系统，包括：连接在前端1～m个子阵群与后端基带信号处理设备之间的DBF处理池，并且每个子阵群包含n个子阵，其特征在于：每个子阵群在采集端直接选用带JESD204B协议的高速串行接口相连的同步采样模数A/D转换器，ADC模数转换实现各路阵列信号同步采样，完成采集数据的同步处理，通过子阵间同步时刻触发延时测量模块进行相位关系检测，延时搜索同步信号(sync)有效采集时刻周期，利用每个子阵内两级时钟分发和延时测量实现采样时钟和同步信号(sync)的可靠对齐，采用光纤波分复用的传输的方式，将数字化后的中频信号进行指向加权实现数字多波束，将实现子阵间的参考时钟和数字多波束同步信号(sync)通过光纤传输分发到DBF处理池，DBF处理池根据阵列规模完成波束数据汇聚，将形成全阵的多波束数据送至基带信号处理设备实现测控、通信等功能。

2.如权利要求1所述的大规模数字阵列信号同步采集系统，其特征在于：DBF处理池包含多个DBF处理模块，根据阵列规模情况这些DBF处理模块采用多级级联的方式完成波束数据汇聚，将形成全阵的波束数据送至基带信号处理设备实现测控通信。

3.如权利要求1所述的大规模数字阵列信号同步采集系统，其特征在于：设置在子阵内的同步采集电路包括通过4路串行通信GTX/GTH收发器、32路LVDS差分线路接收器相连的两片现场可编程门阵列FPGA构成网络进行平衡或非平衡数字数据传输的处理器电路，通过FPGA1处理器电路4路GTH相连的数据分发电路，通过FPGA1处理器电路4路GTH相连的模数转换电路、提供时钟电路、电源的电源电路。

4.如权利要求3所述的大规模数字阵列信号同步采集系统，其特征在于：电源分成两级，第一级由直流斩波器DC/DC组成，第二级由低压差线性稳压器LDO组成，LDO选用的是SM74401型低线性稳压器，第一级电源为模块数字电路供电，第二级电源主要为模块上模拟部分电路。

5.如权利要求3所述的大规模数字阵列信号同步采集系统，其特征在于：数据分发电路由支持12路电光转换，单路速率可达10bsps的光模块组成。

6.如权利要求3所述的大规模数字阵列信号同步采集系统，其特征在于：模数转换电路采用支撑2个通道，最大1Gsps的模拟信号采样1-8片的AD9680芯片；电源电路将外部提供的+12V电源转换成板级电路使用的+1.0V、+3.3V电压。

7.如权利要求3所述的大规模数字阵列信号同步采集系统，其特征在于：时钟电路由AD9516和HMC7043时钟分配器构成，完成时钟网络中时钟及同步信号的同步分发功能。

8.如权利要求1所述的大规模数字阵列信号同步采集系统，其特征在于：采样后的数据通过高速接口传输至两片FPGA构成的处理器电路完成子阵数据处理，时钟电路通过时钟网络将时钟及同步信号同步分发到FPGA2实现板级电路管理及配置，通过FPGA1进行数据处理，完成子阵处理后的数据通过数据分发电路传输至后级实现全阵数据合成。

9.如权利要求8所述的大规模数字阵列信号同步采集系统，其特征在于：阵内同步时钟网络包括并联了第一延时测量模块和AD9516的HMC7043时钟分配器，连接了HMC7043、ADCLK954的时频模块，时频模块将参考时钟转换成两路采样时钟，将时频模块产生的采样时钟分发成2路，一路分发到第1片HMC7043时钟分配器，另一路通过ADCLK9514将采到的有效sync信号整形后分发成2路与采样时钟一起送至第2片HMC7043和第3片HMC7043作为它们的时钟及同步信号输入；为确保第2片HMC7043和第3片HMC7043的960MHz时钟能够准确地采到sync信号，第一延时测量模块对第1片HMC7043输出sync信号的延时进行校准，通过第一延时测量模块完成sync延时的校正后，经AD9516实现sync信号的可调延时，并送入FPGA作为数据处理的同步标识。

10.如权利要求1所述的大规模数字阵列信号同步采集系统，其特征在于：子阵间同步时钟网络通过子阵内同步时钟网络将16个采样通道的采样时钟对齐，子阵间同步时钟网络采用波分复用的方式将参考时钟和sync信号通过同一根延时相同的光纤传输光信号，通过光纤连接的两路光电转换器传输光信号，采用光电分发网络的方式进行光电转换，光电转换后通过两级放大和功分得到16对参考时钟和sync信号，每对信号作为一个子阵地时钟和同步信号的输入。