CN115842251B - 天线采样补偿方法、装置和相控阵平板天线 - Google Patents

Abstract

本申请提供一种天线采样补偿方法、装置和相控阵平板天线，涉及相控阵天线技术领域。本申请通过获取目标波束赋形芯片所在的目标SPI天线链路的呈边沿同步效果分布的天线采样时钟信号及虚拟补偿时钟信号，并获取目标波束赋形芯片的与当前通信环境适配的目标补偿时钟周期数目，而后基于虚拟补偿时钟信号及目标补偿时钟周期数目，对目标波束赋形芯片在天线采样时钟信号处的原始采样上升沿进行延时补偿，得到目标波束赋形芯片执行天线采样作业的实际采样上升沿，从而通过对波束赋形芯片的采样时机进行自适应式延时补偿，确保对应相控阵平板天线能够达到期望芯片控制效果、大尺寸通信效果、多通道通信效果及高速通信效果。

Description

天线采样补偿方法、装置和相控阵平板天线

技术领域

本申请涉及相控阵天线技术领域，具体而言，涉及一种天线采样补偿方法、装置和相控阵平板天线。

背景技术

随着科学技术的不断发展，相控阵天线逐渐朝着大尺寸（即天线单元数量剧增）、多通道（即挂载有多个波束赋形芯片的SPI（SerialPeripheral Interface，串行外设接口）天线链路的链路数量剧增）、高速通信（即天线通信频率剧增）等方向发展，以满足日益增强的天线通信需求。而在相控阵天线的实际使用过程中，通常要求各个波束赋形芯片的采样时钟调变时，对应波束赋形芯片已采样到的有效数据及时地传输往相控阵天线的处理器，以避免出现SPI采样数据错误问题，其中导致SPI采样数据错误出现的因素可以包括从处理器到波束赋形芯片的SPI布线长度、从波束赋形芯片到处理器的SPI布线长度、处理器输入输出延时、采样数据有效时长、信号滤波延时、片选信号偏移、波束赋形芯片数据处理延时、信号过冲及信号串扰等因素。

目前，对相控阵天线的波束赋形芯片控制功能来说，相控阵天线的通信频率和SPI布线长度均存在一定约束限制，通常要求对应相控阵天线的SPI布线长度需要小于对应通信频率所对应的SPI长度阈值（例如，SPI布线长度在25Mhz的通信频率下的SPI长度阈值为500mm，SPI布线长度在50Mhz的通信频率下的SPI长度阈值为200mm），以保证各个波束赋形芯片的正常芯片控制效果。但值得注意的是，大尺寸、多通道且高速通信的相控阵天线在实际成型过程中的实际SPI布线长度会超过对应的SPI长度阈值，导致该相控阵天线在对应通信频率下实质存在部分波束赋形芯片无法达到期望控制效果，从而出现SPI采样数据错误问题。

发明内容

有鉴于此，本申请的目的在于提供一种天线采样补偿方法、装置和相控阵平板天线，能够对波束赋形芯片的采样时机进行自适应式延时补偿，避免对应波束赋形芯片出现SPI采样数据错误问题，同时有效突破相控阵平板天线的通信频率约束限制和SPI布线长度约束限制，以确保对应相控阵平板天线能够达到期望芯片控制效果、大尺寸通信效果、多通道通信效果及高速通信效果。

为了实现上述目的，本申请实施例采用的技术方案如下：

第一方面，本申请提供一种天线采样补偿方法，应用于部署有多条SPI天线链路的相控阵平板天线，其中每条SPI天线链路挂载有多个波束赋形芯片，所述方法包括：

针对目标波束赋形芯片，获取所述目标波束赋形芯片所在的目标SPI天线链路的天线采样时钟信号及虚拟补偿时钟信号，其中所述天线采样时钟信号与所述虚拟补偿时钟信号边沿同步；

获取所述目标波束赋形芯片的与当前通信环境适配的目标补偿时钟周期数目；

基于所述虚拟补偿时钟信号及所述目标补偿时钟周期数目，对所述目标波束赋形芯片在所述天线采样时钟信号处的原始采样上升沿进行延时补偿，得到所述目标波束赋形芯片执行天线采样作业的实际采样上升沿。

在可选的实施方式中，所述基于所述虚拟补偿时钟信号及所述目标补偿时钟周期数目，对所述目标波束赋形芯片在所述天线采样时钟信号处的原始采样上升沿进行延时补偿，得到所述目标波束赋形芯片执行天线采样作业的实际采样上升沿的步骤，包括：

在所述虚拟补偿时钟信号中确定与所述原始采样上升沿同步的第一时钟上升沿；

以所述第一时钟上升沿为边沿起始位置在所述虚拟补偿时钟信号中按照所述目标补偿时钟周期数目确定对应的第二时钟上升沿，其中从所述第一时钟上升沿到所述第二时钟上升沿的虚拟补偿时钟周期数目与所述目标补偿时钟周期数目保持一致；

在所述天线采样时钟信号中查找与所述第二时钟上升沿同步的目标采样上升沿，并将查找到的所述目标采样上升沿作为所述目标波束赋形芯片的实际采样上升沿。

在可选的实施方式中，所述方法还包括：

在所述相控阵平板天线上电时，确定每个波束赋形芯片的与当前通信环境适配的补偿时钟周期数目。

在可选的实施方式中，所述确定每个波束赋形芯片的与当前通信环境适配的补偿时钟周期数目的步骤，包括：

检测所述相控阵平板天线的当前通信环境对SPI控制时序的时序影响度；

在检测到所述时序影响度小于预设影响度阈值的情况下，将每个波束赋形芯片在所述相控阵平板天线出厂时的默认时钟周期补偿数目，作为对应波束赋形芯片的补偿时钟周期数目；

在检测到所述时序影响度大于或等于预设影响度阈值的情况下，针对每个波束赋形芯片，调用所述相控阵平板天线的处理器对该波束赋形芯片执行多次数据读写校验作业，并根据连续校验作业成功的首端作业执行序号和末端作业执行序号计算该波束赋形芯片的补偿时钟周期数目。

在可选的实施方式中，针对单个波束赋形芯片，该波束赋形芯片的数据读写校验作业总次数采用如下式子进行表示：

；

其中，用于表示该波束赋形芯片的数据读写校验作业总次数，用于表示该波束赋形芯片所在的SPI天线链路在对应天线采样时钟信号处的采样校验约束周期数目，用于表示该波束赋形芯片所在的SPI天线链路在对应天线采样时钟信号处的采样时钟周期时长，用于表示该波束赋形芯片所在的SPI天线链路在对应虚拟补偿时钟信号处的补偿时钟周期时长，用于表示向上取整函数。

在可选的实施方式中，针对单个波束赋形芯片，调用所述相控阵平板天线的处理器对该波束赋形芯片执行一次数据读写校验作业的步骤，包括：

按照预设读写测试次数控制所述相控阵平板天线的处理器对该波束赋形芯片进行读写测试，得到对应的读写测试结果；

若所述预设读写测试次数所对应的所有读写测试结果均为读写成功，则判定本次数据读写校验作业成功，否则判定本次数据读写校验作业失败。

在可选的实施方式中，所述根据连续校验作业成功的首端作业执行序号和末端作业执行序号计算该波束赋形芯片的补偿时钟周期数目的步骤，包括：

对所述首端作业执行序号及所述末端作业执行序号进行中值运算，得到对应的序号中值结果；

对计算出的序号中值结果进行向下求整运算，得到该波束赋形芯片的补偿时钟周期数目。

第二方面，本申请提供一种天线采样补偿装置，应用于部署有多条SPI天线链路的相控阵平板天线，其中每条SPI天线链路挂载有多个波束赋形芯片，所述装置包括：

时钟信号获取模块，用于针对目标波束赋形芯片，获取所述目标波束赋形芯片所在的目标SPI天线链路的天线采样时钟信号及虚拟补偿时钟信号，其中所述天线采样时钟信号与所述虚拟补偿时钟信号边沿同步；

补偿时钟获取模块，用于获取所述目标波束赋形芯片的与当前通信环境适配的目标补偿时钟周期数目；

采样延时补偿模块，用于基于所述虚拟补偿时钟信号及所述目标补偿时钟周期数目，对所述目标波束赋形芯片在所述天线采样时钟信号处的原始采样上升沿进行延时补偿，得到所述目标波束赋形芯片执行天线采样作业的实际采样上升沿。

在可选的实施方式中，所述装置还包括：

补偿时钟确定模块，用于在所述相控阵平板天线上电时，确定每个波束赋形芯片的与当前通信环境适配的补偿时钟周期数目。

第三方面，本申请提供一种相控阵平板天线，包括处理器、存储器和多条SPI天线链路，其中每条SPI天线链路挂载有多个波束赋形芯片；

所述存储器存储有能够被所述处理器执行的计算机程序，所述处理器可执行所述计算机程序，以实现前述实施方式中任意一项所述的天线采样补偿方法。

在此情况下，本申请实施例的有益效果可以包括以下内容：

本申请通过获取目标波束赋形芯片所在的目标SPI天线链路的呈边沿同步效果分布的天线采样时钟信号及虚拟补偿时钟信号，并获取目标波束赋形芯片的与当前通信环境适配的目标补偿时钟周期数目，而后基于虚拟补偿时钟信号及目标补偿时钟周期数目，对目标波束赋形芯片在天线采样时钟信号处的原始采样上升沿进行延时补偿，得到目标波束赋形芯片执行天线采样作业的实际采样上升沿，从而通过对波束赋形芯片的采样时机进行自适应式延时补偿，避免对应波束赋形芯片出现SPI采样数据错误问题，同时有效突破相控阵平板天线的通信频率约束限制和SPI布线长度约束限制，以确保对应相控阵平板天线能够达到期望芯片控制效果、大尺寸通信效果、多通道通信效果及高速通信效果。

为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本申请实施例提供的相控阵平板天线的组成示意图；

图2为本申请实施例提供的天线采样补偿方法的流程示意图之一；

图3为本申请实施例提供的天线采样补偿方法的流程示意图之二；

图4为图3中的步骤S310包括的子步骤的流程示意图；

图5为本申请实施例提供的天线采样补偿装置的组成示意图之一；

图6为本申请实施例提供的天线采样补偿装置的组成示意图之二。

图标：10-相控阵平板天线；11-存储器；12-处理器；13-SPI天线链路；131-波束赋形芯片；100-天线采样补偿装置；110-时钟信号获取模块；120-补偿时钟获取模块；130-采样延时补偿模块；140-补偿时钟确定模块。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本申请的描述中，需要理解的是，术语“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

申请人经过调研发现，现有针对SPI布线长度会超过SPI长度阈值的相控阵天线的通信处理方案需要在相控阵天线出厂前实施，通过对该相控阵天线的每条SPI天线链路进行通信仿真，以确定出对应SPI天线链路的待补偿通信参数，而后通过对该SPI天线链路进行参数补偿，从而确保该SPI天线链路在相控阵天线处能够达到期望控制效果。但值得注意的是，这种通信处理方案实质无法与相控阵天线的实际通信环境实质匹配，且需要消耗大量计算资源进行通信仿真，仿真工作量巨大，链路参数补偿难度高。

为此，本申请实施例通过提供一种天线采样补偿方法、装置和相控阵平板天线解决上述问题，以在对应相控阵平板天线的实际使用过程中直接针对各个波束赋形芯片的采样时机进行自适应式延时补偿，确保对应相控阵平板天线能够在实际通信环境下自适应地达到期望芯片控制效果，无需执行繁琐的链路通信仿真处理，同时有效突破相控阵平板天线的通信频率约束限制和SPI布线长度约束限制，确保对应相控阵平板天线能够达到大尺寸通信效果、多通道通信效果及高速通信效果。

下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互结合。

请参照图1，图1是本申请实施例提供的相控阵平板天线10的组成示意图。在本申请实施例中，所述相控阵平板天线10可以在实际使用过程中针对自身包括的每个波束赋形芯片的采样时机进行自适应式延时补偿，使每个波束赋形芯片能够在所述相控阵平板天线10当前的实际通信环境下自适应地达到期望芯片控制效果，以避免对应波束赋形芯片出现SPI采样数据错误问题，同时有效突破现有相控阵天线存在的通信频率约束限制和SPI布线长度约束限制，使所述相控阵平板天线10在实现期望芯片控制效果的同时将对应通信频率至少提升到50MHz以上，缩短所述相控阵平板天线10的波束下发时间，并使相控阵平板天线10的实际SPI布线长度可以直接超过对应SPI长度阈值，从而确保对应相控阵平板天线10能够达到大尺寸通信效果、多通道通信效果及高速通信效果。其中，所述波束下发时间的计算公式可采用1/[SPI通信频率×单条SPI天线链路的波束赋形芯片数目×单个波束赋形芯片的芯片通道数目×单个芯片通道的数据传输字节数目]进行表示。

在本申请实施例中，所述相控阵平板天线10可以包括存储器11、处理器12及多条SPI天线链路13。其中，所述存储器11、所述处理器12及多条SPI天线链路13各个元件相互之间直接或间接地电性连接，以实现数据的传输或交互。例如，所述存储器11、所述处理器12及多条所述SPI天线链路13这些元件相互之间可通过一条或多条通讯总线或信号线实现电性连接，其中多条所述SPI天线链路13可各自通过SPI信号线与所述处理器12通信连接，每条所述SPI天线链路13均挂载有多个波束赋形芯片131，每个波束赋形芯片131可经SPI信号线与所述处理器12通信连接，不同SPI天线链路13各自挂载的波束赋形芯片131的芯片数目保持一致。

在本实施例中，所述存储器11可以是，但不限于，随机存取存储器（RandomAccessMemory，RAM），只读存储器（Read Only Memory，ROM），可编程只读存储器（ProgrammableRead-Only Memory，PROM），可擦除只读存储器（ErasableProgrammableRead-Only Memory，EPROM），电可擦除只读存储器（ElectricErasable ProgrammableRead-Only Memory，EEPROM）等。其中，所述存储器11用于存储计算机程序，所述处理器12在接收到执行指令后，可相应地执行所述计算机程序。

在本实施例中，所述处理器12可以是一种具有信号的处理能力的集成电路芯片。所述处理器12可以是通用处理器，包括中央处理器（CentralProcessing Unit，CPU）、图形处理器（GraphicsProcessing Unit，GPU）及网络处理器（NetworkProcessor，NP）、数字信号处理器（DSP）、专用集成电路（ASIC）、现场可编程门阵列（FPGA）或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件中的至少一种。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等，可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。在本实施例的一种实施方式中，所述处理器12为FPGA。

在本实施例中，所述相控阵平板天线10通过每条SPI天线链路13挂载的各个波束赋形芯片131分别实现射频信号发射功能及射频信号接收功能。

在本实施例中，所述相控阵平板天线10还可以包括天线采样补偿装置100，所述天线采样补偿装置100可以包括至少一个能够以软件或固件的形式存储于所述存储器11中或者固化在所述相控阵平板天线10的操作系统中的软件功能模块。所述处理器12可用于执行所述存储器11存储的可执行模块，例如所述天线采样补偿装置100所包括的软件功能模块及计算机程序等。所述相控阵平板天线10可以通过所述天线采样补偿装置100在天线实际使用过程中针对各个波束赋形芯片131的采样时机进行自适应式延时补偿，使每个波束赋形芯片131能够在所述相控阵平板天线10当前的实际通信环境下自适应地达到期望芯片控制效果，以避免对应波束赋形芯片131出现SPI采样数据错误问题，同时有效突破现有相控阵天线存在的通信频率约束限制和SPI布线长度约束限制，确保对应相控阵平板天线10能够达到大尺寸通信效果、多通道通信效果及高速通信效果。

可以理解的是，图1所示的框图仅为所述相控阵平板天线10的一种组成示意图，所述相控阵平板天线10还可包括比图1中所示更多或者更少的组件，或者具有与图1所示不同的配置。图1中所示的各组件可以采用硬件、软件或其组合实现。

在本申请中，为确保所述相控阵平板天线10能够在实际使用过程中针对各个波束赋形芯片131的采样时机进行自适应式延时补偿，使每个波束赋形芯片131能够在所述相控阵平板天线10当前的实际通信环境下自适应地达到期望芯片控制效果，以避免对应波束赋形芯片131出现SPI采样数据错误问题，同时有效突破现有相控阵天线存在的通信频率约束限制和SPI布线长度约束限制，确保对应相控阵平板天线10能够达到大尺寸通信效果、多通道通信效果及高速通信效果，本申请实施例通过提供一种天线采样补偿方法实现前述目的。下面对本申请提供的天线采样补偿方法进行详细描述。

请参照图2，图2是本申请实施例提供的天线采样补偿方法的流程示意图之一。在本申请实施例中，所述天线采样补偿方法可以包括步骤S210~步骤S230。

步骤S210，针对目标波束赋形芯片，获取所述目标波束赋形芯片所在的目标SPI天线链路的天线采样时钟信号及虚拟补偿时钟信号。

在本实施例中，所述目标波束赋形芯片为所述相控阵平板天线10处的任意一个可能需要执行天线采样作业的波束赋形芯片131。所述相控阵平板天线10可针对每条SPI天线链路13构建一个天线采样时钟信号及虚拟补偿时钟信号；不同SPI天线链路13的天线采样时钟信号可以保持一致，也可以互不相同；不同SPI天线链路13的虚拟补偿时钟信号可以保持一致，也可以互不相同；所述天线采样时钟信号用于描述对应SPI天线链路13下各个波束赋形芯片131的可采样时机的具体分布状况，所述虚拟补偿时钟信号用于实现对同一SPI天线链路13所对应的天线采样时钟信号进行延时补偿，同一SPI天线链路13所对应的天线采样时钟信号和虚拟补偿时钟信号边沿同步，即同一SPI天线链路13所对应的天线采样时钟信号和虚拟补偿时钟信号存在部分上升沿在时域上的边沿位置保持一致，此时同一SPI天线链路13所对应的虚拟补偿时钟信号的时钟频率是该SPI天线链路13所对应的天线采样时钟信号的时钟频率的正整数倍。

步骤S220，获取目标波束赋形芯片的与当前通信环境适配的目标补偿时钟周期数目。

在本实施例中，所述目标补偿时钟周期数目用于表示所述目标波束赋形芯片在当前通信环境下执行天线采样作业时需要针对芯片采样时机补偿的具体虚拟补偿时钟周期数目。其中，所述目标补偿时钟周期数目可由所述相控阵平板天线10上电时根据当前通信环境的具体环境恶劣情况直接确定。

步骤S230，基于虚拟补偿时钟信号及目标补偿时钟周期数目，对目标波束赋形芯片在天线采样时钟信号处的原始采样上升沿进行延时补偿，得到目标波束赋形芯片执行天线采样作业的实际采样上升沿。

在本实施例中，所述原始采样上升沿用于表示所述目标波束赋形芯片当前在目标SPI天线链路的天线采样时钟信号处初步确定出的天线采样时机，所述实际采样上升沿用于表示所述目标波束赋形芯片当前在目标SPI天线链路的天线采样时钟信号处实际确定出的达到期望采样效果的天线采样时机。所述相控阵平板天线10可基于所述目标波束赋形芯片的目标补偿时钟周期数目，在所述目标波束赋形芯片所对应的虚拟补偿时钟信号中，以与所述原始采样上升沿对应的时间点为延时起始位置，确定出能够满足所述目标补偿时钟周期数目的最终延时终止位置，而后以所述最终延时终止位置在所述目标波束赋形芯片所对应的天线采样时钟信号中对应的上升沿作为所述实际采样上升沿，从而得以在天线实际使用过程中针对各个波束赋形芯片131的采样时机进行自适应式延时补偿，使每个波束赋形芯片131能够在所述相控阵平板天线10当前的实际通信环境下自适应地达到期望芯片控制效果，以避免对应波束赋形芯片131出现SPI采样数据错误问题，同时有效突破现有相控阵天线存在的通信频率约束限制和SPI布线长度约束限制，确保对应相控阵平板天线10能够达到大尺寸通信效果、多通道通信效果及高速通信效果。

在此情况下，所述基于虚拟补偿时钟信号及目标补偿时钟周期数目，对目标波束赋形芯片在天线采样时钟信号处的原始采样上升沿进行延时补偿，得到目标波束赋形芯片执行天线采样作业的实际采样上升沿的步骤，可以包括：

在所述虚拟补偿时钟信号中确定与所述原始采样上升沿同步的第一时钟上升沿；

以所述第一时钟上升沿为边沿起始位置在所述虚拟补偿时钟信号中按照所述目标补偿时钟周期数目确定对应的第二时钟上升沿，其中从所述第一时钟上升沿到所述第二时钟上升沿的虚拟补偿时钟周期数目与所述目标补偿时钟周期数目保持一致；

在所述天线采样时钟信号中查找与所述第二时钟上升沿同步的目标采样上升沿，并将查找到的所述目标采样上升沿作为所述目标波束赋形芯片的实际采样上升沿。

由此，本申请可通过执行上述步骤S230的具体步骤流程，确保所述相控阵平板天线10能够在天线实际使用过程中针对各个波束赋形芯片131的采样时机进行自适应式延时补偿，使每个波束赋形芯片131能够在所述相控阵平板天线10当前的实际通信环境下自适应地达到期望芯片控制效果。

本申请可通过执行上述步骤S210~步骤S230，在相控阵平板天线10的实际使用过程中针对各个波束赋形芯片131的采样时机进行自适应式延时补偿，使每个波束赋形芯片131能够在所述相控阵平板天线10当前的实际通信环境下自适应地达到期望芯片控制效果，以避免对应波束赋形芯片131出现SPI采样数据错误问题，同时有效突破现有相控阵天线存在的通信频率约束限制和SPI布线长度约束限制，确保对应相控阵平板天线10能够达到大尺寸通信效果、多通道通信效果及高速通信效果。

可选地，请参照图3，图3是本申请实施例提供的天线采样补偿方法的流程示意图之二。在本申请实施例中，与图2所示的天线采样补偿方法先比，图3所示的天线采样补偿方法还可以包括步骤S310，以有效确定所述相控阵平板天线10在当前通信环境下上电时的各个波束赋形芯片131的用于采样时机延时补偿的补偿时钟周期数目。

步骤S310，在相控阵平板天线上电时，确定每个波束赋形芯片的与当前通信环境适配的补偿时钟周期数目。

在本实施例中，所述相控阵平板天线10在每次更换通信环境时需要优先断电，而后才能拆卸所述相控阵平板天线10并移动至下一个通信环境下进行上电，此时所述下一个通信环境即为所述相控阵平板天线10的当前通信环境，所述相控阵平板天线10即可基于当前通信环境对芯片控制效果的影响情况，有效测试出各个波束赋形芯片131在当前通信环境下针对虚拟补偿时钟信号的补偿时钟周期数目。

请参照图4，图4是图3中的步骤S310包括的子步骤的流程示意图。在本申请实施例中，所述步骤S310可以子步骤S311~子步骤S313，以有效确定出所述相控阵平板天线10的各个波束赋形芯片131在当前通信环境下针对虚拟补偿时钟信号的补偿时钟周期数目。

子步骤S311，检测相控阵平板天线的当前通信环境对SPI控制时序的时序影响度。

在本实施例中，所述时序影响度用于表示所述相控阵平板天线10的当前通信环境在时域内对芯片控制操作的影响程度，所述时序影响度越大，则表明对应通信环境在时域内对芯片控制操作的影响程度越强；所述时序影响度越小，则表明对应通信环境在时域内对芯片控制操作的影响程度越小。

子步骤S312，在检测到所述时序影响度小于预设影响度阈值的情况下，将每个波束赋形芯片在所述相控阵平板天线出厂时的默认时钟周期补偿数目，作为对应波束赋形芯片的补偿时钟周期数目。

在本实施例中，若检测到所述时序影响度小于预设影响度阈值，即表明所述相控阵平板天线10的当前通信环境对芯片控制操作的影响效果较弱，所述相控阵平板天线10可将预先固化在所述存储器11内的各个波束赋形芯片131的默认时钟周期补偿数目，直接作为对应波束赋形芯片131在当前通信环境下的补偿时钟周期数目。其中，所述默认时钟周期补偿数目即为所述相控阵平板天线10在出厂环境下的各个波束赋形芯片131实质对应的补偿时钟周期数目，其可以在出厂环境下执行子步骤S313计算得到。

子步骤S313，在检测到时序影响度大于或等于预设影响度阈值的情况下，针对每个波束赋形芯片，调用相控阵平板天线的处理器对该波束赋形芯片执行多次数据读写校验作业，并根据连续校验作业成功的首端作业执行序号和末端作业执行序号计算该波束赋形芯片的补偿时钟周期数目。

在本实施例中，若检测到所述时序影响度大于或等于预设影响度阈值，即表明所述相控阵平板天线10的当前通信环境对芯片控制操作的影响效果较强，各个波束赋形芯片131的默认时钟周期补偿数目不适用于当前通信环境。此时，所述相控阵平板天线10将针对每个波束赋形芯片131，按照该波束赋形芯片131所在的SPI天线链路13的虚拟补偿时钟信号的时钟频率，调用所述相控阵平板天线10的处理器12在当前通信环境下对该波束赋形芯片131执行多次数据读写校验作业，以确定出该波束赋形芯片131所对应的多次数据读写校验作业中呈连续校验作业成功分布的多个表征作业执行顺序的作业执行序号，得到连续校验作业成功的多次数据读写校验作业中第一次执行成功的首端作业执行序号和最后一次执行成功的末端作业执行序号，而后通过对该波束赋形芯片131所对应的首端作业执行序号和末端作业执行序号进行数据处理，从而计算得到能够确保该波束赋形芯片131在当前通信环境下达到期望芯片控制效果的补偿时钟周期数目。其中，对单个波束赋形芯片131来说，调用所述处理器12对该波束赋形芯片131执行的多次数据读写校验作业的具体作业执行序号从0开始逐次递增，每次数据读写校验作业单独对应一个作业执行序号；相邻两次数据读写校验作业的执行时间间隔即为对应波束赋形芯片131所在的SPI天线链路13的虚拟补偿时钟信号的补偿时钟周期时长。

在本实施例中，为确保单个波束赋形芯片131所对应的多次数据读写校验作业中出现无意义的多次连续作业执行失败的情况，避免执行多次无效的数据读写校验作业，所述相控阵平板天线10可通过对单个波束赋形芯片131在当前通信环境下的具体数据读写校验作业总次数进行有效限制，此时单个波束赋形芯片131的数据读写校验作业总次数采用如下式子进行表示：

；

其中，用于表示该波束赋形芯片的数据读写校验作业总次数，用于表示该波束赋形芯片所在的SPI天线链路在对应天线采样时钟信号处的采样校验约束周期数目，用于表示该波束赋形芯片所在的SPI天线链路在对应天线采样时钟信号处的采样时钟周期时长，用于表示该波束赋形芯片所在的SPI天线链路在对应虚拟补偿时钟信号处的补偿时钟周期时长，用于表示向上取整函数。

在本实施例中，针对单个波束赋形芯片131，调用所述相控阵平板天线10的处理器12对该波束赋形芯片131执行一次数据读写校验作业的步骤可以包括：

按照预设读写测试次数控制所述相控阵平板天线10的处理器12在当前通信环境下对该波束赋形芯片131进行读写测试，得到对应的读写测试结果；

若所述预设读写测试次数所对应的所有读写测试结果均为读写成功，则判定本次数据读写校验作业成功，否则判定本次数据读写校验作业失败。

其中，一次数据读写校验作业单独对应所述预设读写测试次数地读写测试操作；所述预设读写测试次数可以是1000，也可以是800，具体的次数数值可根据所述相控阵平板天线10的芯片控制精度需求进行不同的配置，其中芯片控制精度需求越高，则所述预设读写测试次数的具体次数数值越高。由此，所述相控阵平板天线10可通过执行上述子步骤S313的具体步骤流程有效验证对应波束赋形芯片131当时在当前通信环境下的芯片通信状况是否正常。

在本实施例中，当所述相控阵平板天线10针对单个波束赋形芯片131确定出与当前通信环境适配的首端作业执行序号和末端作业执行序号后，所述相控阵平板天线10基于该波束赋形芯片131的首端作业执行序号和末端作业执行序号，计算该波束赋形芯片131在当前通信环境下的补偿时钟周期数目的步骤可以包括：

对所述首端作业执行序号及所述末端作业执行序号进行中值运算，得到对应的序号中值结果；

对计算出的序号中值结果进行向下求整运算，得到该波束赋形芯片131的补偿时钟周期数目。

由此，本申请可通过执行上述子步骤S311~子步骤S313，有效确定出所述相控阵平板天线10的各个波束赋形芯片131在当前通信环境下针对虚拟补偿时钟信号的补偿时钟周期数目。

本申请可通过执行上述步骤S310，有效确定所述相控阵平板天线10在当前通信环境下上电时的各个波束赋形芯片131的用于采样时机延时补偿的补偿时钟周期数目。

在本申请中，为确保所述相控阵平板天线10能够通过所述天线采样补偿装置100执行上述天线采样补偿方法，本申请通过对所述天线采样补偿装置100进行功能模块划分的方式实现前述功能。下面对本申请提供的天线采样补偿装置100的具体组成进行相应描述。

请参照图5，图5是本申请实施例提供的天线采样补偿装置100的组成示意图之一。在本申请实施例中，所述天线采样补偿装置100可以包括时钟信号获取模块110、补偿时钟获取模块120及采样延时补偿模块130。

所述时钟信号获取模块110，用于针对目标波束赋形芯片，获取所述目标波束赋形芯片所在的目标SPI天线链路的天线采样时钟信号及虚拟补偿时钟信号，其中所述天线采样时钟信号与所述虚拟补偿时钟信号边沿同步。

所述补偿时钟获取模块120，用于获取所述目标波束赋形芯片的与当前通信环境适配的目标补偿时钟周期数目。

所述采样延时补偿模块130，用于基于所述虚拟补偿时钟信号及所述目标补偿时钟周期数目，对所述目标波束赋形芯片在所述天线采样时钟信号处的原始采样上升沿进行延时补偿，得到所述目标波束赋形芯片执行天线采样作业的实际采样上升沿。

可选地，请参照图6，图6是本申请实施例提供的天线采样补偿装置100的组成示意图之二。在本申请实施例中，所述天线采样补偿装置100还可以包括补偿时钟确定模块140。

补偿时钟确定模块140，用于在所述相控阵平板天线上电时，确定每个波束赋形芯片的与当前通信环境适配的补偿时钟周期数目。

需要说明的是，本申请实施例所提供的天线采样补偿装置100，其基本原理及产生的技术效果与前述的天线采样补偿方法相同。为简要描述，本实施例部分未提及之处，可参考上述的针对天线采样补偿方法的描述内容。

在本申请所提供的实施例中，应该理解到，所揭露的装置和方法，也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，附图中的流程图和框图显示了根据本申请的实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

另外，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。所述功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个可读存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个可读存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本申请各个实施例所述方法的全部或部分步骤。而前述的可读存储介质包括：U盘、移动硬盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random AccessMemory）、磁碟或者光盘等各种可以存储程序代码的介质。

综上所述，在本申请实施例提供的天线采样补偿方法、装置和相控阵平板天线中，本申请通过获取目标波束赋形芯片所在的目标SPI天线链路的呈边沿同步效果分布的天线采样时钟信号及虚拟补偿时钟信号，并获取目标波束赋形芯片的与当前通信环境适配的目标补偿时钟周期数目，而后基于虚拟补偿时钟信号及目标补偿时钟周期数目，对目标波束赋形芯片在天线采样时钟信号处的原始采样上升沿进行延时补偿，得到目标波束赋形芯片执行天线采样作业的实际采样上升沿，从而通过对波束赋形芯片的采样时机进行自适应式延时补偿，避免对应波束赋形芯片出现SPI采样数据错误问题，同时有效突破相控阵平板天线的通信频率约束限制和SPI布线长度约束限制，以确保对应相控阵平板天线能够达到期望芯片控制效果、大尺寸通信效果、多通道通信效果及高速通信效果。

以上所述，仅为本申请的各种实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应当以权利要求的保护范围为准。

Claims (9)

1.一种天线采样补偿方法，其特征在于，应用于部署有多条SPI天线链路的相控阵平板天线，其中每条SPI天线链路挂载有多个波束赋形芯片，所述方法包括：

针对目标波束赋形芯片，获取所述目标波束赋形芯片所在的目标SPI天线链路的天线采样时钟信号及虚拟补偿时钟信号，其中所述天线采样时钟信号与所述虚拟补偿时钟信号边沿同步；

获取所述目标波束赋形芯片的与当前通信环境适配的目标补偿时钟周期数目；

基于所述虚拟补偿时钟信号及所述目标补偿时钟周期数目，对所述目标波束赋形芯片在所述天线采样时钟信号处的原始采样上升沿进行延时补偿，得到所述目标波束赋形芯片执行天线采样作业的实际采样上升沿；

其中，所述基于所述虚拟补偿时钟信号及所述目标补偿时钟周期数目，对所述目标波束赋形芯片在所述天线采样时钟信号处的原始采样上升沿进行延时补偿，得到所述目标波束赋形芯片执行天线采样作业的实际采样上升沿的步骤，包括：

在所述虚拟补偿时钟信号中确定与所述原始采样上升沿同步的第一时钟上升沿；

以所述第一时钟上升沿为边沿起始位置在所述虚拟补偿时钟信号中按照所述目标补偿时钟周期数目确定对应的第二时钟上升沿，其中从所述第一时钟上升沿到所述第二时钟上升沿的虚拟补偿时钟周期数目与所述目标补偿时钟周期数目保持一致；

在所述天线采样时钟信号中查找与所述第二时钟上升沿同步的目标采样上升沿，并将查找到的所述目标采样上升沿作为所述目标波束赋形芯片的实际采样上升沿。

2.根据权利要求1所述的方法，其特征在于，所述方法还包括：

在所述相控阵平板天线上电时，确定每个波束赋形芯片的与当前通信环境适配的补偿时钟周期数目。

3.根据权利要求2所述的方法，其特征在于，所述确定每个波束赋形芯片的与当前通信环境适配的补偿时钟周期数目的步骤，包括：

检测所述相控阵平板天线的当前通信环境对SPI控制时序的时序影响度；

在检测到所述时序影响度小于预设影响度阈值的情况下，将每个波束赋形芯片在所述相控阵平板天线出厂时的默认时钟周期补偿数目，作为对应波束赋形芯片的补偿时钟周期数目；

在检测到所述时序影响度大于或等于预设影响度阈值的情况下，针对每个波束赋形芯片，调用所述相控阵平板天线的处理器对该波束赋形芯片执行多次数据读写校验作业，并根据连续校验作业成功的首端作业执行序号和末端作业执行序号计算该波束赋形芯片的补偿时钟周期数目。

4.根据权利要求3所述的方法，其特征在于，针对单个波束赋形芯片，该波束赋形芯片的数据读写校验作业总次数采用如下式子进行表示：

；

其中，用于表示该波束赋形芯片的数据读写校验作业总次数，用于表示该波束赋形芯片所在的SPI天线链路在对应天线采样时钟信号处的采样校验约束周期数目，用于表示该波束赋形芯片所在的SPI天线链路在对应天线采样时钟信号处的采样时钟周期时长，用于表示该波束赋形芯片所在的SPI天线链路在对应虚拟补偿时钟信号处的补偿时钟周期时长，用于表示向上取整函数。

5.根据权利要求3所述的方法，其特征在于，针对单个波束赋形芯片，调用所述相控阵平板天线的处理器对该波束赋形芯片执行一次数据读写校验作业的步骤，包括：

按照预设读写测试次数控制所述相控阵平板天线的处理器对该波束赋形芯片进行读写测试，得到对应的读写测试结果；

若所述预设读写测试次数所对应的所有读写测试结果均为读写成功，则判定本次数据读写校验作业成功，否则判定本次数据读写校验作业失败。

6.根据权利要求3所述的方法，其特征在于，所述根据连续校验作业成功的首端作业执行序号和末端作业执行序号计算该波束赋形芯片的补偿时钟周期数目的步骤，包括：

对所述首端作业执行序号及所述末端作业执行序号进行中值运算，得到对应的序号中值结果；

对计算出的序号中值结果进行向下求整运算，得到该波束赋形芯片的补偿时钟周期数目。

7.一种天线采样补偿装置，其特征在于，应用于部署有多条SPI天线链路的相控阵平板天线，其中每条SPI天线链路挂载有多个波束赋形芯片，所述装置包括：

时钟信号获取模块，用于针对目标波束赋形芯片，获取所述目标波束赋形芯片所在的目标SPI天线链路的天线采样时钟信号及虚拟补偿时钟信号，其中所述天线采样时钟信号与所述虚拟补偿时钟信号边沿同步；

补偿时钟获取模块，用于获取所述目标波束赋形芯片的与当前通信环境适配的目标补偿时钟周期数目；

采样延时补偿模块，用于基于所述虚拟补偿时钟信号及所述目标补偿时钟周期数目，对所述目标波束赋形芯片在所述天线采样时钟信号处的原始采样上升沿进行延时补偿，得到所述目标波束赋形芯片执行天线采样作业的实际采样上升沿；

其中，所述采样延时补偿模块基于所述虚拟补偿时钟信号及所述目标补偿时钟周期数目，对所述目标波束赋形芯片在所述天线采样时钟信号处的原始采样上升沿进行延时补偿，得到所述目标波束赋形芯片执行天线采样作业的实际采样上升沿的方式，包括：

在所述虚拟补偿时钟信号中确定与所述原始采样上升沿同步的第一时钟上升沿；

以所述第一时钟上升沿为边沿起始位置在所述虚拟补偿时钟信号中按照所述目标补偿时钟周期数目确定对应的第二时钟上升沿，其中从所述第一时钟上升沿到所述第二时钟上升沿的虚拟补偿时钟周期数目与所述目标补偿时钟周期数目保持一致；

在所述天线采样时钟信号中查找与所述第二时钟上升沿同步的目标采样上升沿，并将查找到的所述目标采样上升沿作为所述目标波束赋形芯片的实际采样上升沿。

8.根据权利要求7所述的装置，其特征在于，所述装置还包括：

补偿时钟确定模块，用于在所述相控阵平板天线上电时，确定每个波束赋形芯片的与当前通信环境适配的补偿时钟周期数目。

9.一种相控阵平板天线，其特征在于，包括处理器、存储器和多条SPI天线链路，其中每条SPI天线链路挂载有多个波束赋形芯片；

所述存储器存储有能够被所述处理器执行的计算机程序，所述处理器可执行所述计算机程序，以实现权利要求1-6中任意一项所述的天线采样补偿方法。

Images