CN116996156B - 采样时钟信号补偿方法、装置及相控阵平板天线 - Google Patents
采样时钟信号补偿方法、装置及相控阵平板天线 Download PDFInfo
- Publication number
- CN116996156B CN116996156B CN202311269038.4A CN202311269038A CN116996156B CN 116996156 B CN116996156 B CN 116996156B CN 202311269038 A CN202311269038 A CN 202311269038A CN 116996156 B CN116996156 B CN 116996156B
- Authority
- CN
- China
- Prior art keywords
- clock
- sampling
- verification
- compensation
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 319
- 238000000034 method Methods 0.000 title claims abstract description 41
- 238000012795 verification Methods 0.000 claims abstract description 181
- 125000004122 cyclic group Chemical group 0.000 claims abstract description 122
- 230000000630 rising effect Effects 0.000 claims description 44
- 238000004590 computer program Methods 0.000 claims description 7
- 230000003111 delayed effect Effects 0.000 abstract description 4
- 238000004891 communication Methods 0.000 description 16
- 238000004364 calculation method Methods 0.000 description 6
- 230000002829 reductive effect Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012938 design process Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0682—Clock or time synchronisation in a network by delay compensation, e.g. by compensation of propagation delay or variations thereof, by ranging
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Abstract
本发明公开了一种采样时钟信号补偿方法、装置及相控阵平板天线，包括：设置虚拟补偿时钟；对当前SPI链路的基准采样时钟和虚拟补偿时钟进行边沿同步，确定信号采样边沿；基于最大循环校验次数和信号采样边沿进行信号采样和循环校验，获取目标补偿值；基于目标补偿值，对基准采样时钟进行补偿。本技术方案通过最大循环校验次数和信号采样边沿进行信号采样和循环校验的方式，获取目标补偿值，并通过该目标补偿值对基准采样时钟进行补偿，即实现对延迟的基准采样时钟进行补偿，提高基准采样时钟的准确性。
Description
技术领域
本发明涉及射频天线技术领域，尤其涉及一种采样时钟信号补偿方法、装置及相控阵平板天线。
背景技术
相控阵平板天线是通过控制阵列天线中辐射单元的馈电相位来改变方向图形状的天线。现有的相控阵平板天线通过FPGA（Field-Programmable Gate Array，现场可编程门阵列，简称FPGA）控制多路SPI（Serial Peripheral Interface，串行外围设备接口，简称SPI）链路，每路SPI链路挂载多个波束赋形芯片。但是，由于现有的相控阵平板天线为追求更高增益与更大的角度扫描，因此一般在单板内部集成500到4096个天线单元。如此，便会导致天线单元之间的布线长度普遍超过500毫米。而超过20Mhz的采样时钟的SPI信号在相控阵平板天线内部布线长度要求均在200毫米以下，若在20Mhz通信频率以上，布线长度超过500毫米时，就会出现部分波束赋形芯片通信失败，无法对所有波束赋形芯进行读写控制，影响相控阵平板天线性能，造成SPI采样数据错误，即SPI采样的采样时钟跳变时，波束赋形芯片的有效数据信号还未到达，从而导致采样数据错误。因此，如何提高采样时钟信号的准确性成为目前亟待解决的技术问题。
发明内容
本发明实施例提供一种采样时钟信号补偿方法、装置及相控阵平板天线，以解决采样时钟信号的准确性较差的问题。
一种采样时钟信号补偿方法，包括：
设置虚拟补偿时钟；
对当前SPI链路的基准采样时钟和所述虚拟补偿时钟进行边沿同步，确定信号采样边沿；
基于最大循环校验次数和所述信号采样边沿进行信号采样和循环校验，获取目标补偿值；
基于所述目标补偿值，对所述基准采样时钟进行补偿。
进一步地，所述对当前SPI链路的基准采样时钟和所述虚拟补偿时钟进行边沿同步，确定信号采样边沿，包括：
采用跨时钟域对所述基准采样时钟和所述虚拟补偿时钟进行边沿同步；
基于边沿同步后的所述基准采样时钟和所述虚拟补偿时钟的上升沿，确定信号采样边沿。
进一步地，所述基于边沿同步后的所述基准采样时钟和所述虚拟补偿时钟的上升沿，确定信号采样边沿，包括：
在所述基准采样时钟上升沿达到时，更新当前所述虚拟补偿时钟的上升沿数量；
将最后一个所述虚拟补偿时钟的上升沿，确定为信号采样边沿。
进一步地，所述基于最大循环校验次数和所述信号采样边沿进行信号采样和循环校验，获取目标补偿值，包括：
基于所述信号采样边沿进行信号采样和循环校验，获取当前循环校验次数和所述当前循环校验次数对应的当前校验结果；
基于所有校验结果为校验成功的所述当前校验结果，获取目标补偿值。
进一步地，所述基于所述信号采样边沿进行信号采样和循环校验，获取当前循环校验次数和所述当前循环校验次数对应的当前校验结果，包括：
基于预设读写次数，执行与所述预设读写次数对应的数据读写校验；
若所有次数的所述数据读写校验为校验成功，则获取当前循环校验次数和所述当前循环校验次数对应的当前校验结果为校验成功；
若至少一次数的所述数据读写校验为校验失败，则获取当前循环校验次数和所述当前循环校验次数对应的当前校验结果为校验失败。
进一步地，获取所述最大循环校验次数，包括：
确定所述基准采样时钟的第一时钟周期和所述虚拟补偿时钟的第二时钟周期；
基于所述第一时钟周期和所述第二时钟周期，获取最大循环校验次数。
进一步地，所述基于所述第一时钟周期和所述第二时钟周期，获取最大循环校验次数，包括：
获取循环校验系数；
基于所述循环校验系数、所述第一时钟周期和所述第二时钟周期，获取最大循环校验次数。
进一步地，在所述设置虚拟补偿时钟之前，所述采样时钟信号补偿方法还包括：
在当前环境为目标环境时，执行所述设置虚拟补偿时钟；对当前SPI链路的基准采样时钟和所述虚拟补偿时钟进行边沿同步，确定信号采样边沿；基于最大循环校验次数和所述信号采样边沿进行信号采样和循环校验，获取目标补偿值；基于所述目标补偿值，对所述基准采样时钟进行补偿；
在所述当前环境为非目标环境时，从数据库中获取历史补偿值，将所述历史补偿值确定为所述目标补偿值。
一种采样时钟信号补偿装置，包括：
时钟确定模块，用于设置虚拟补偿时钟；
信号采样模块，用于对当前SPI链路的基准采样时钟和所述虚拟补偿时钟进行边沿同步，确定信号采样边沿；
补偿获取模块，用于基于最大循环校验次数和所述信号采样边沿进行信号采样和循环校验，获取目标补偿值；
目标补偿模块，用于基于所述目标补偿值，对所述基准采样时钟进行补偿。
一种相控阵平板天线，包括处理器、存储器和多路SPI链路；每路所述SPI链路挂载有多个波束赋形芯片；
所述存储器存储有能够被所述处理器执行的计算机程序，所述处理器可执行所述计算机程序，以实现上述的采样时钟信号补偿方法。
上述采样时钟信号补偿方法、装置及相控阵平板天线，通过设置虚拟补偿时钟，对当前SPI链路的基准采样时钟和虚拟补偿时钟进行边沿同步，确定信号采样边沿，以对基准采样时钟和虚拟补偿时钟进行校准，基于最大循环校验次数和信号采样边沿进行信号采样和循环校验，获取目标补偿值，基于目标补偿值，对基准采样时钟进行补偿，从而通过最大循环校验次数和信号采样边沿进行信号采样和循环校验的方式，获取目标补偿值，并通过该目标补偿值对基准采样时钟进行补偿，即实现对延迟的基准采样时钟进行补偿，提高基准采样时钟的准确性。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一实施例中采样时钟信号补偿方法的一流程图；
图2是本发明一实施例中采样时钟信号补偿方法的另一流程图；
图3是本发明一实施例中采样时钟信号补偿方法的另一流程图；
图4是本发明一实施例中采样时钟信号补偿方法的另一流程图；
图5是本发明一实施例中采样时钟信号补偿方法的另一流程图；
图6是本发明一实施例中采样时钟信号补偿方法的另一流程图；
图7是本发明一实施例中采样时钟信号补偿方法的另一流程图；
图8是本发明一实施例中采样时钟信号补偿方法的另一流程图；
图9是本发明一实施例中采样时钟信号补偿装置的一示意图；
图10是本发明一实施例中相控阵平板天线的一示意图。
图中：10、相控阵平板天线；11、存储器；12、处理器；13、SPI链路；131、波束赋形芯片；100、采样时钟信号补偿装置；110、时钟确定模块；120、信号采样模块；130、补偿获取模块；140、目标补偿模块。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供的采样时钟信号补偿方法，如图10所示，应用在相控阵平板天线10中。示例性地，相控阵平板天线10包括但不限于天线单元、波束赋形芯片131、FPGA芯片、时钟模块、数字模数转换器（DAC）和模数转换器（ADC）和通信接口。其中，天线单元是相控阵平板天线10中的基本单元，用于接收和发射无线信号。每个天线单元可以在特定方向上收发信号，通过对各个天线单元的控制，可以实现信号的定向传输。波束赋形芯片131是相控阵的核心部分，用于控制每个天线单元的相位和振幅，从而形成特定方向的波束。每个波束赋形芯片131对应于一个或多个天线单元，以实现波束的定向控制。FPGA芯片包括但不限于处理器12和存储器11，该存储器11存储有能够被处理器12执行的计算机程序，该处理器12可执行计算机程序，以实现上述的采样时钟信号补偿方法。时钟模块用于提供的基准采样时钟，用于同步相控阵平板天线10中各个硬件模块的操作。数字模数转换器（DAC）用于将数字波形转换为模拟信号以供发送。模数转换器（ADC）用于将接收到的模拟信号转换为数字信号以进行信号处理。通信接口用于与其他设备进行通信，例如与上层控制系统、数据传输系统等连接。
在一具体实施例中，相控阵平板天线10包括FPGA芯片，该FPGA芯片包括处理器12和存储器11。存储器11存储有能够被处理器12执行的计算机程序，处理器12可执行计算机程序，以实现上述的采样时钟信号补偿方法。相控阵平板天线10还包括多路SPI链路13；每路SPI链路13挂载有多个波束赋形芯片131，每一波束赋形芯片131控制的多个天线单元。
作为一示例，设相控阵平板天线10的外形尺寸为515毫米×515毫米，相控阵平板天线10中SPI链路13数量为28路，每路SPI链路13挂载8片波束赋形芯片131，每片波束赋形芯片131控制的天线单元数量是8，共计196片波束赋形芯片131与1568天线单元。其中，每条SPI链路13需要4根控制线来实现，因此SPI链路13控制线共计112根。假设最短SPI控制线走线285毫米，假设最长SPI走线964毫米，因此由于布线长度的限制只能实现10Mhz的SPI通信频率。根据布线延时计算公式：布线延时，其中，t为布线延时，L为布线长度，25.4为毫米转换为英寸的因子，0.166为信号在标准条件下在导线中传播的速度，单位为皮秒。由于信号需要往返传播，所以将计算的延时乘以2，以包含往返的传播时间。因此，当最短SPI控制线走线285毫米，最长SPI走线964毫米时，布线延时在3.72纳秒到12.6纳秒范围内。当需要实现50Mhz的SPI通信频率时，设基准采样时钟的高电平时间为10纳秒，去除基准采样时钟上升及下降的部分无效信号，有效数据采样时间约7-8纳秒，该布线长度已超出有效控制时序要求。因此，当需要实现更高频率的SPI通信频率时，容易导致基准采样时钟的准确性。因此，本实施例提供一种采样时钟信号补偿方法，以在实现高频率通信的同时，提高基准采样时钟的准确性。需要说明的是，上述相控阵平板天线10尺寸、SPI链路13数量、波束赋形芯片131数量、天线单元数量以及布线长度仅作为一示例，并不是对本申请应用场景的限制。本实施例提供一种采样时钟信号补偿方法可以提高FPGA芯片与波束赋形芯片131的通信频率，缩短波束下发时间；可集成更大规模的天线单元，提高单板GT值；实现大尺寸、多通道、高速SPI自适应基准采样是自动补偿；不需要单路SPI链路13计算，节约硬件设计过程时间。
在一实施例中，如图1所示，提供一种采样时钟信号补偿方法，以该方法应用在图10中的处理器12中为例进行说明，包括：
S101：设置虚拟补偿时钟。
S102：对当前SPI链路13的基准采样时钟和虚拟补偿时钟进行边沿同步，确定信号采样边沿。
S103：基于最大循环校验次数和信号采样边沿进行信号采样和循环校验，获取目标补偿值。
S104：基于目标补偿值，对基准采样时钟进行补偿。
其中，虚拟补偿时钟是指用户自定义设置的时钟信号。
作为一示例，在步骤S101中，处理器12可以根据预先设置的虚拟补偿时钟配置参数，设置虚拟补偿时钟，也可以根据实时接收的虚拟时钟配置请求中的虚拟补偿时钟配置参数，设置虚拟补偿时钟。其中，虚拟时钟配置请求是指用于配置虚拟补偿时钟的请求。该虚拟补偿时钟配置参数包括但不限于虚拟时钟频率和虚拟时钟占空比。在本示例中，处理器12基于虚拟时钟频率和虚拟时钟占空比，便能够设置虚拟补偿时钟。需要说明的是，该时钟占空比可以根据实际经验配置，保证该虚拟时钟频率小于FPGA芯片的最大基准采样时钟即可。其中，虚拟时钟频率越高，对基准采样时钟的补偿范围越大，补偿精度越高。
其中，当前SPI链路13是指当前时刻检测的SPI链路13。示例性地，该当前SPI链路13可以是相控阵平板天线10中的任意一条SPI链路13。基准采样时钟是指当前SPI链路13对应的采样时钟。信号采样边沿是指FPGA芯片和波束赋形芯片131之间开始进行数据采样的采样边沿。
作为一示例，在步骤S102中，对当前SPI链路13的基准采样时钟和虚拟补偿时钟进行边沿同步，确定信号采样边沿。具体地，对基准采样时钟的第一个上升沿和虚拟补偿时钟的第一个上升沿进行同步，并根据边沿同步后的基准采样时钟和虚拟补偿时钟，确定信号采样边沿。在本示例中，处理器12对当前SPI链路13的基准采样时钟和虚拟补偿时钟进行边沿同步，以对基准采样时钟和虚拟补偿时钟进行校准，并基于当前SPI链路13的基准采样时钟和虚拟补偿时钟，确定信号采样边沿，以便于后续步骤中基于信号采样边沿，进行信号采样和循环校验，确定目标补偿值。
其中，最大循环校验次数是指信号采样和循环校验的最大次数。信号采样是指FPGA芯片和波束赋形芯片131之间进行数据采样。例如，FPGA芯片对波束赋形芯片131进行数据读写。循环校验是指基于最大循环校验次数，依次进行信号采样和循环校验，即依次校验信号采样是否成功或失败。
作为一示例，在步骤S103中，处理器12基于最大循环校验次数和信号采样边沿进行信号采样和循环校验，获取目标补偿值。可选地，该最大循环校验次数可以是从预先存储在数据库中，也可以是根据预设的循环校验次数计算策略，确定最大循环校验次数，保证处理器12不会无限制进行信号采样和循环校验即可。在本示例中，最大循环校验次数即虚拟补偿时钟的最大时钟周期数。即经过一次信号采样和循环校验，则虚拟补偿时钟经过一个周期。在本示例中，处理器12基于最大循环校验次数和信号采样边沿进行信号采样和循环校验，便能够获取每次信号采样和循环校验对应的校验结果，最后基于每次信号采样和循环校验对应的校验结果，通过预设的补偿值计算策略对每次信号采样和循环校验对应的校验结果进行计算，便能够获取目标补偿值。其中，预设的补偿值计算策略是指预先设置的用于于每次信号采样和循环校验对应的校验结果，获取目标补偿值的计算策略。
作为一示例，在步骤S104中，基于目标补偿值，对基准采样时钟进行补偿。在本示例中，处理器12基于目标补偿值，生成目标补偿时钟，并将该目标补偿时钟确定为基准采样时钟，从而实现对基准采样时钟进行补偿。该目标补偿时钟是指基于目标补偿值生成的时钟信号。
在本实施例中，通过设置虚拟补偿时钟，对当前SPI链路13的基准采样时钟和虚拟补偿时钟进行边沿同步，确定信号采样边沿，以对基准采样时钟和虚拟补偿时钟进行校准，基于最大循环校验次数和信号采样边沿进行信号采样和循环校验，获取目标补偿值，基于目标补偿值，对基准采样时钟进行补偿，从而通过最大循环校验次数和信号采样边沿进行信号采样和循环校验的方式，获取目标补偿值，并通过该目标补偿值对基准采样时钟进行补偿，即实现对延迟的基准采样时钟进行补偿，提高基准采样时钟的准确性。
在一实施例中，如图2所示，在步骤S102中，即对当前SPI链路13的基准采样时钟和虚拟补偿时钟进行边沿同步，确定信号采样边沿，包括：
S201：采用跨时钟域对基准采样时钟和虚拟补偿时钟进行边沿同步。
S202：基于边沿同步后的基准采样时钟和虚拟补偿时钟的上升沿，确定信号采样边沿。
作为一示例，在步骤S201中，采用跨时钟域对基准采样时钟和虚拟补偿时钟进行边沿同步。即采用跨时钟域对基准采样时钟的第一个上升沿和虚拟补偿时钟的第一个上升沿进行边沿同步，从而保证后续获取目标补偿值的准确性。示例性地，处理器12基于预设的跨时钟域同步器。例如双触发器同步器，对基准采样时钟和虚拟补偿时钟进行边沿同步。需要说明的是，采用跨时钟域同步器对时钟信号进行同步的具体时钟同步方式，可以采用本领域技术人员公知的时钟同步方式，在此不做限制，保证能够对基准采样时钟和虚拟补偿时钟进行边沿同步即可。
作为一示例，在步骤S202中，基于边沿同步后的基准采样时钟和虚拟补偿时钟的上升沿，确定信号采样边沿。在本示例中，通过于边沿同步后的基准采样时钟和虚拟补偿时钟的上升沿，确定信号采样边沿，从而重新确定开始进行数据采样的采样边沿，以便于后续通过最大循环校验次数和信号采样边沿进行信号采样和循环校验的方式，获取目标补偿值，以对基准采用时钟进行补偿。
在本实施例中，采用跨时钟域对基准采样时钟和虚拟补偿时钟进行边沿同步，基于边沿同步后的基准采样时钟和虚拟补偿时钟的上升沿，确定信号采样边沿，从而重新确定开始进行数据采样的采样边沿，以便于在达到该信号采样边沿时，基于最大循环校验次数和信号采样边沿进行信号采样和循环校验的方式，获取目标补偿值，以对基准采用时钟进行补偿，提高基准采样时钟的准确性。
在一实施例中，如图3所示，在步骤S202中，基于边沿同步后的基准采样时钟和虚拟补偿时钟的上升沿，确定信号采样边沿，包括：
S301：在基准采样时钟上升沿达到时，更新当前虚拟补偿时钟的上升沿数量。
S302：将最后一个虚拟补偿时钟的上升沿，确定为信号采样边沿。
作为一示例，在步骤S301中，在基准采样时钟上升沿达到时，更新当前虚拟补偿时钟的上升沿数量。在本示例中，处理器12在基准采样时钟上升沿达到时，开始检测虚拟补偿时钟的上升沿的数量，即更新当前虚拟补偿时钟的上升沿数量，判断当前时刻是否为当前虚拟时钟周期内的最后一个上升沿。其中，该虚拟补偿时钟的上升沿的数量可以根据虚拟时钟占空比确定。即根据虚拟补偿时钟中高电平占用的时间与当前虚拟时钟周期的比例虚拟补偿时钟的上升沿的数量。虚拟时钟周期可以根据虚拟时钟频率确定。即根据虚拟时钟周期与虚拟时钟频率的乘积为1，确定虚拟时钟周期。
作为一示例，在步骤S302中，将最后一个虚拟补偿时钟的上升沿，确定为信号采样边沿。可以理解地，该最后一个虚拟补偿时钟的上升沿是指单个虚拟补偿时钟周期内，虚拟补偿时钟的最后一个上升沿，即虚拟补偿时钟最后一个高电平对应的上升沿。在本示例中，将最后一个虚拟补偿时钟的上升沿，确定为信号采样边沿，以提供后续通过虚拟补偿时钟获取的目标补偿值的准确性。
在本实施例中，在基准采样时钟上升沿达到时，更新当前虚拟补偿时钟的上升沿数量，将最后一个虚拟补偿时钟的上升沿，确定为信号采样边沿，从而重新确定开始进行数据采样的采样边沿，以便于在达到该信号采样边沿时，基于最大循环校验次数和信号采样边沿进行信号采样和循环校验的方式，保证目标补偿值的准确性，从而在采用目标补偿值对基准采用时钟进行补偿时，提高基准采样时钟的准确性。
在一实施例中，如图4所示，在步骤S103中，基于最大循环校验次数和信号采样边沿进行信号采样和循环校验，获取目标补偿值，包括：
S401：基于信号采样边沿进行信号采样和循环校验，获取当前循环校验次数和当前循环校验次数对应的当前校验结果。
S402：基于所有校验结果为校验成功的当前校验结果，获取目标补偿值。
作为一示例，在步骤S104中，具体地，设最大循环校验次数为N，处理器12在信号采样边沿到达时，从当前循环校验次数为0开始，进行信号采样和循环校验，获取当前循环校验次数为0，当前循环校验次数为0对应的当前校验结果为校验成功或校验失败。若当前循环校验次数0至N对应的当前校验结果均为校验失败，则从当前循环校验次数为0开始继续循环校验。若当前循环校验次数不为0，且当前循环校验次数对应的当前校验结果为校验失败，则判断上一次循环校验次数对应的校验结果均是否为校验失败，若上一次循环校验次数对应的校验结果为校验失败，则进入下一次循环校验。若上一次循环校验次数对应的校验结果为校验成功，则退出信号采样和循环校验，执行基于所有校验结果为校验成功的当前校验结果，获取目标补偿值。其中，N为大于0的整数。
作为一示例，在步骤S402中，基于所有校验结果为校验成功的当前校验结果，获取目标补偿值。进一步地，在所有校验结果为校验成功的当前校验结果中，获取连续的校验结果为校验成功的当前校验结果，基于连续的校验结果为校验成功的当前校验结果，获取目标补偿值。在本示例中，基于所有校验结果为校验成功的当前校验结果，获取目标补偿值，以降低误码率。
具体地，将连续的校验结果为校验成功的当前校验结果对应的当前循环校验次数进行求和取平均值，将该平均值确定为目标补偿值。或者基于连续的校验结果为校验成功的当前校验结果中，第一次校验结果为校验成功的当前校验结果对应的当前循环校验次数，和最后一次校验结果为校验成功的当前校验结果对应的当前循环校验次数，获取目标补偿值。例如，将第一次校验成功的当前循环校验次数和最后一次校验成功当前循环校验次数之和除以2得到的值确定为目标补偿值，以实现采样时数据位有效状态正好对应目标采样边沿，减小误码率。
在本实施例中，基于信号采样边沿进行信号采样和循环校验，获取当前循环校验次数和当前循环校验次数对应的当前校验结果，并基于所有校验结果为校验成功的当前校验结果，便能够获取目标补偿值，并且基于所有校验结果为校验成功的当前校验结果，获取目标补偿值，能够降低误码率。
在一实施例中，如图5所示，在步骤S401中，基于信号采样边沿进行信号采样和循环校验，获取当前循环校验次数和当前循环校验次数对应的当前校验结果，包括：
S501：基于预设读写次数，执行与预设读写次数对应的数据读写校验。
S502：若所有次数的数据读写校验为校验成功，则获取当前循环校验次数和当前循环校验次数对应的当前校验结果为校验成功。
S503：若至少一次数的数据读写校验为校验失败，则获取当前循环校验次数和当前循环校验次数对应的当前校验结果为校验失败。
其中，预设读写次数是指用户自定义设置的参数，用于进行数据读写校验。
作为一示例，在步骤S501中，基于预设读写次数，处理器12执行FPGA芯片和波束赋形芯片131之间的读写操作。在本示例中，预设读写次数可以根据实际经验设置，在此不做限制。作为优选地，该预设读写次数为1000次。
作为一示例，在步骤S502中，若所有次数的数据读写校验为校验成功，则获取当前循环校验次数和当前循环校验次数对应的当前校验结果为校验成功。在本示例中，当所有次数的数据读写校验为校验成功，处理器12则获取当前循环校验次数和当前循环校验次数对应的当前校验结果为校验成功。
作为一示例，在步骤S503中，若至少一次数的数据读写校验为校验失败，则获取当前循环校验次数和当前循环校验次数对应的当前校验结果为校验失败。在本示例中，当至少一次数的数据读写校验为校验失败，处理器12则获取当前循环校验次数和当前循环校验次数对应的当前校验结果为校验失败。
在本实施例中，处理器12基于预设读写次数，执行与预设读写次数对应的数据读写校验，在所有次数的数据读写校验为校验成功时，则获取当前循环校验次数和当前循环校验次数对应的当前校验结果为校验成功，在至少一次数的数据读写校验为校验失败时，则获取当前循环校验次数和当前循环校验次数对应的当前校验结果为校验失败，以通过数据读写校验是否为校验失败，判断当前的虚拟时钟周期内，基准采样时钟是否延迟，从而为后续获取目标补偿值提供基础。
在一实施例中，如图6所示，在步骤S103中，获取最大循环校验次数，包括：
S601：确定基准采样时钟的第一时钟周期和虚拟补偿时钟的第二时钟周期。
S602：基于第一时钟周期和第二时钟周期，获取最大循环校验次数。
其中，第一时钟周期是指基准采样时钟对应的采样时钟周期。第二时钟周期是指虚拟补偿时钟对应的虚拟时钟周期。
作为一示例，在步骤S601中，确定基准采样时钟的第一时钟周期和虚拟补偿时钟的第二时钟周期。可以理解地，处理器12可以根据采样时钟频率确定基准采样时钟对应的第一时钟周期。根据虚拟时钟频率设置虚拟补偿时钟对应的的第二时钟周期。
作为一示例，在步骤S602中，基于第一时钟周期和第二时钟周期，获取最大循环校验次数。在本示例中，通过基于第一时钟周期和第二时钟周期，获取最大循环校验次数，即限制信号采样和循环校验的最大次数，以保证信号采样和循环校验的总时间不超过整数倍的第一时钟周期，以保证信号采样和循环校验对应的校验结果的准确性。
在本实施例中，确定基准采样时钟的第一时钟周期和虚拟补偿时钟的第二时钟周期，基于第一时钟周期和第二时钟周期，获取最大循环校验次数，以保证信号采样和循环校验的总时间不超过整数倍的第一时钟周期，以保证信号采样和循环校验对应的校验结果的准确性。
在一实施例中，如图7所示，在步骤S602中，基于第一时钟周期和第二时钟周期，获取最大循环校验次数，包括：
S701：获取循环校验系数。
S702：基于循环校验系数、第一时钟周期和第二时钟周期，获取最大循环校验次数。
作为一示例，在步骤S701中，循环校验系数为用户自定义设置的参数。该循环校验系数为不为零的整数。作为优选地，该循环校验系数的可以是整数1至5中的任意一个。
作为一示例，在步骤S701中，基于循环校验系数、第一时钟周期和第二时钟周期，获取最大循环校验次数。示例性地，设循环校验系数为5，基于循环校验系数、第一时钟周期和第二时钟周期，获取最大循环校验次数：，其中，N为最大循环校验次数，T1为第一时钟周期，T2为第二时钟周期。
在本实施例中，获取循环校验系数，基于循环校验系数、第一时钟周期和第二时钟周期，便能够获取最大循环校验次数，以保证信号采样和循环校验的总时间不超过整数倍的第一时钟周期，以保证信号采样和循环校验对应的校验结果的准确性。
在一实施例中，如图8所示，在步骤S6101之前，在设置虚拟补偿时钟之前，采样时钟信号补偿方法还包括：
S801：在当前环境为目标环境时，执行设置虚拟补偿时钟；对当前SPI链路13的基准采样时钟和虚拟补偿时钟进行边沿同步，确定信号采样边沿；基于最大循环校验次数和信号采样边沿进行信号采样和循环校验，获取目标补偿值；基于目标补偿值，对基准采样时钟进行补偿。
S802：在当前环境为非目标环境时，从数据库中获取历史补偿值，将历史补偿值确定为目标补偿值。
其中，目标环境为干扰天线正常工作的干扰环境。示例性地，干扰环境包括但不限于电磁干扰（雷电、高功率无线电发射器）、射频干扰（邻近的射频设备或无线电通信系统）和天气影响（如雨、雪和雾等）。
作为一示例，在步骤S801中，处理器12在每次开机上电时，可以根据用户自定义配置的环境参数，判断当前环境是否为目标环境，也可以接收外部传感设备输入的环境检测参数，判断当前环境是否为目标环境。
在当前环境为目标环境时，执行设置虚拟补偿时钟；对当前SPI链路13的基准采样时钟和虚拟补偿时钟进行边沿同步，确定信号采样边沿；基于最大循环校验次数和信号采样边沿进行信号采样和循环校验，获取目标补偿值；基于目标补偿值，对基准采样时钟进行补偿，即采用上述步骤S101至步骤S104对基准采样时钟进行补偿。
作为一示例，在步骤S802中，在当前环境为非目标环境时，从数据库中获取历史补偿值，将历史补偿值确定为目标补偿值。在本示例中，当前环境为非目标环境时，即当前环境对基准采样时钟的准确度影响较小，则从数据库中获取历史补偿值，将历史补偿值确定为目标补偿值。
在本实施例中，在当前环境为目标环境时，执行设置虚拟补偿时钟；对当前SPI链路13的基准采样时钟和虚拟补偿时钟进行边沿同步，确定信号采样边沿；基于最大循环校验次数和信号采样边沿进行信号采样和循环校验，获取目标补偿值；基于目标补偿值，对基准采样时钟进行补偿，在当前环境为非目标环境时，从数据库中获取历史补偿值，将历史补偿值确定为目标补偿值，提高采样时钟信号补偿方法的适应性。
在一具体实施例中，设当前SPI链路13的基准采样时钟的有效数据采样时间为7ns，基准采样时钟的频率为50Mhz，为满足控制信号完整性，设置虚拟补偿时钟的频率为1000Mhz，即最小1ns（第二时钟周期）的补偿单位。
首先，对基准采样时钟和虚拟补偿时钟进行边沿同步，确定目标采样边沿，使用50Mhz的通信频率，延时最大循环校验次数N=0对应时间对当前SPI链路13进行FPGA芯片对波束赋形芯片131进行读写校验，预设读写次数连续读写校验对应的校验结果为1000次成功，则记录最大循环校验次数N=0；
然后，循环递增最大循环校验次数N+1（即每次递增1ns延时）对当前SPI链路13进行FPGA芯片对波束赋形芯片131进行读写校验，当校验结果为校验失败时停止对当前SPI链路13进行FPGA芯片对波束赋形芯片131进行读写校验，记录最后一次校验结果为校验成功的N值。
最后，确认当前SPI链路13数据采样的目标补偿值为：（第一次校验结果为校验成功的N值与最后一次校验结果为校验成功的N值之和）除以2之后的向下取整数，以实现采样时数据位有效状态正好对应目标采样边沿，减小误码率。并依次对其它SPI链路13进行上述步骤，以对其它SPI链路13的基准采样时钟进行补偿。通过上述采样时钟信号补偿方法，相控阵平板天线10板卡内部的50Mhz（该阵面波束赋形芯片131最高通信频率为50Mhz）频率的SPI通信，提高通信速率，减小误码率。上述采样时钟信号补偿方法还可以应用于其他大尺寸、多通道、长距离SPI链路13走线、更高通信频率的SPI通信的相控阵平板天线10，且无需改动相控阵平板天线10硬件。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
在一实施例中，提供一种采样时钟信号补偿装置100，该采样时钟信号补偿装置100与上述实施例中采样时钟信号补偿方法一一对应。如图9所示，该采样时钟信号补偿装置100包括时钟确定模块110、信号采样模块120、补偿获取模块130和目标补偿模块140。各功能模块详细说明如下：
时钟确定模块110，用于设置虚拟补偿时钟；
信号采样模块120，用于对当前SPI链路13的基准采样时钟和虚拟补偿时钟进行边沿同步，确定信号采样边沿；
补偿获取模块130，用于基于最大循环校验次数和信号采样边沿进行信号采样和循环校验，获取目标补偿值；
目标补偿模块140，用于基于目标补偿值，对基准采样时钟进行补偿。
进一步地，信号采样模块120包括：
边沿同步子模块，用于采用跨时钟域对基准采样时钟和虚拟补偿时钟进行边沿同步；
边沿确定子模块，用于基于边沿同步后的基准采样时钟和虚拟补偿时钟的上升沿，确定信号采样边沿。
进一步地，边沿确定子模块，包括：
数量更新单元，用于在基准采样时钟上升沿达到时，更新当前虚拟补偿时钟的上升沿数量；
边沿确定单元，用于将最后一个虚拟补偿时钟的上升沿，确定为信号采样边沿。
进一步地，补偿获取模块130，包括：
结果获取子模块，用于基于信号采样边沿进行信号采样和循环校验，获取当前循环校验次数和当前循环校验次数对应的当前校验结果；
补偿值获取子模块，用于基于所有校验结果为校验成功的当前校验结果，获取目标补偿值。
进一步地，结果获取子模块，包括：
校验执行单元，用于基于预设读写次数，执行与预设读写次数对应的数据读写校验；
第一校验结果单元，用于在所有次数的数据读写校验为校验成功时，则获取当前循环校验次数和当前循环校验次数对应的当前校验结果为校验成功；
第二校验结果单元，用于在至少一次数的数据读写校验为校验失败时，则获取当前循环校验次数和当前循环校验次数对应的当前校验结果为校验失败。
进一步地，采样时钟信号补偿装置100还包括：
周期确定模块，用于确定基准采样时钟的第一时钟周期和虚拟补偿时钟的第二时钟周期；
次数获取模块，用于基于第一时钟周期和第二时钟周期，获取最大循环校验次数。
进一步地，次数获取模块，包括：
系数获取子模块，用于获取循环校验系数；
次数获取子模块，用于基于循环校验系数、第一时钟周期和第二时钟周期，获取最大循环校验次数。
进一步地，采样时钟信号补偿装置100还包括：
第一判断模块，用于在当前环境为目标环境时，执行设置虚拟补偿时钟；对当前SPI链路13的基准采样时钟和虚拟补偿时钟进行边沿同步，确定信号采样边沿；基于最大循环校验次数和信号采样边沿进行信号采样和循环校验，获取目标补偿值；基于目标补偿值，对基准采样时钟进行补偿；
第二判断模块，用于在当前环境为非目标环境时，从数据库中获取历史补偿值，将历史补偿值确定为目标补偿值。
关于采样时钟信号补偿装置100的具体限定可以参见上文中对于采样时钟信号补偿方法的限定，在此不再赘述。上述采样时钟信号补偿装置100中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器12中，也可以以软件形式存储于计算机设备中的存储器11中，以便于处理器12调用执行以上各个模块对应的操作。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器（ROM）、可编程ROM（PROM）、电可编程ROM（EPROM）、电可擦除可编程ROM（EEPROM）或闪存。易失性存储器可包括随机存取存储器（RAM）或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM（SRAM）、动态RAM（DRAM）、同步DRAM（SDRAM）、双数据率SDRAM（DDRSDRAM）、增强型SDRAM（ESDRAM）、同步链路（Synchlink） DRAM（SLDRAM）、存储器总线（Rambus）直接RAM（RDRAM）、直接存储器总线动态RAM（DRDRAM）、以及存储器总线动态RAM（RDRAM）等。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。
Claims (8)
1.一种采样时钟信号补偿方法，其特征在于，包括：
设置虚拟补偿时钟；
对当前SPI链路的基准采样时钟和所述虚拟补偿时钟进行边沿同步，确定信号采样边沿；
基于最大循环校验次数和所述信号采样边沿进行信号采样和循环校验，获取目标补偿值；
基于所述目标补偿值，对所述基准采样时钟进行补偿；
其中，所述对当前SPI链路的基准采样时钟和所述虚拟补偿时钟进行边沿同步，确定信号采样边沿，包括：
采用跨时钟域对所述基准采样时钟和所述虚拟补偿时钟进行边沿同步；
在所述基准采样时钟上升沿达到时，更新当前所述虚拟补偿时钟的上升沿数量；
将最后一个所述虚拟补偿时钟的上升沿，确定为信号采样边沿。
2.如权利要求1所述的采样时钟信号补偿方法，其特征在于，所述基于最大循环校验次数和所述信号采样边沿进行信号采样和循环校验，获取目标补偿值，包括：
基于所述信号采样边沿进行信号采样和循环校验，获取当前循环校验次数和所述当前循环校验次数对应的当前校验结果；
基于所有校验结果为校验成功的所述当前校验结果，获取目标补偿值。
3.如权利要求2所述的采样时钟信号补偿方法，其特征在于，所述基于所述信号采样边沿进行信号采样和循环校验，获取当前循环校验次数和所述当前循环校验次数对应的当前校验结果，包括：
基于预设读写次数，执行与所述预设读写次数对应的数据读写校验；
若所有次数的所述数据读写校验为校验成功，则获取当前循环校验次数和所述当前循环校验次数对应的当前校验结果为校验成功；
若至少一次数的所述数据读写校验为校验失败，则获取当前循环校验次数和所述当前循环校验次数对应的当前校验结果为校验失败。
4.如权利要求1所述的采样时钟信号补偿方法，其特征在于，获取所述最大循环校验次数，包括：
确定所述基准采样时钟的第一时钟周期和所述虚拟补偿时钟的第二时钟周期；
基于所述第一时钟周期和所述第二时钟周期，获取最大循环校验次数。
5.如权利要求4所述的采样时钟信号补偿方法，其特征在于，所述基于所述第一时钟周期和所述第二时钟周期，获取最大循环校验次数，包括：
获取循环校验系数；
基于所述循环校验系数、所述第一时钟周期和所述第二时钟周期，获取最大循环校验次数。
6.如权利要求1所述的采样时钟信号补偿方法，其特征在于，在所述设置虚拟补偿时钟之前，所述采样时钟信号补偿方法还包括：
在当前环境为目标环境时，执行所述设置虚拟补偿时钟；对当前SPI链路的基准采样时钟和所述虚拟补偿时钟进行边沿同步，确定信号采样边沿；基于最大循环校验次数和所述信号采样边沿进行信号采样和循环校验，获取目标补偿值；基于所述目标补偿值，对所述基准采样时钟进行补偿；
在所述当前环境为非目标环境时，从数据库中获取历史补偿值，将所述历史补偿值确定为所述目标补偿值。
7.一种采样时钟信号补偿装置，其特征在于，包括：
时钟确定模块，用于设置虚拟补偿时钟；
信号采样模块，用于对当前SPI链路的基准采样时钟和所述虚拟补偿时钟进行边沿同步，确定信号采样边沿；
补偿获取模块，用于基于最大循环校验次数和所述信号采样边沿进行信号采样和循环校验，获取目标补偿值；
目标补偿模块，用于基于所述目标补偿值，对所述基准采样时钟进行补偿；
其中，所述信号采样模块，还用于采用跨时钟域对所述基准采样时钟和所述虚拟补偿时钟进行边沿同步；在所述基准采样时钟上升沿达到时，更新当前所述虚拟补偿时钟的上升沿数量；将最后一个所述虚拟补偿时钟的上升沿，确定为信号采样边沿。
8.一种相控阵平板天线，其特征在于，包括处理器、存储器和多路SPI链路；每路所述SPI链路挂载有多个波束赋形芯片；
所述存储器存储有能够被所述处理器执行的计算机程序，所述处理器可执行所述计算机程序，以实现权利要求1-6中任意一项所述的采样时钟信号补偿方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311269038.4A CN116996156B (zh) | 2023-09-28 | 2023-09-28 | 采样时钟信号补偿方法、装置及相控阵平板天线 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311269038.4A CN116996156B (zh) | 2023-09-28 | 2023-09-28 | 采样时钟信号补偿方法、装置及相控阵平板天线 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116996156A CN116996156A (zh) | 2023-11-03 |
| CN116996156B true CN116996156B (zh) | 2023-12-29 |
Family
ID=88528818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311269038.4A Active CN116996156B (zh) | 2023-09-28 | 2023-09-28 | 采样时钟信号补偿方法、装置及相控阵平板天线 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116996156B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110048717A (zh) * | 2019-03-20 | 2019-07-23 | 新岸线(北京)科技集团有限公司 | 一种实现时间交织模数转换器自校准的方法及装置 |
| CN112260689A (zh) * | 2020-09-28 | 2021-01-22 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | 自适应延时补偿串行adc采样系统采样校准方法 |
| CN115842251A (zh) * | 2023-02-16 | 2023-03-24 | 成都天锐星通科技有限公司 | 天线采样补偿方法、装置和相控阵平板天线 |
| CN115963891A (zh) * | 2022-12-30 | 2023-04-14 | 深圳市威科达科技有限公司 | 同步串行通信延迟补偿的方法、装置、存储介质及设备 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8139700B2 (en) * | 2009-06-26 | 2012-03-20 | International Business Machines Corporation | Dynamic quadrature clock correction for a phase rotator system |
| US8447004B2 (en) * | 2011-01-27 | 2013-05-21 | Freescale Semiconductor, Inc. | Estimation and compensation of clock variation in received signal |
| CN110673524B (zh) * | 2019-09-27 | 2020-09-22 | 安凯(广州)微电子技术有限公司 | 一种高速spi主模式控制器 |
-
2023
- 2023-09-28 CN CN202311269038.4A patent/CN116996156B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110048717A (zh) * | 2019-03-20 | 2019-07-23 | 新岸线(北京)科技集团有限公司 | 一种实现时间交织模数转换器自校准的方法及装置 |
| CN112260689A (zh) * | 2020-09-28 | 2021-01-22 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | 自适应延时补偿串行adc采样系统采样校准方法 |
| CN115963891A (zh) * | 2022-12-30 | 2023-04-14 | 深圳市威科达科技有限公司 | 同步串行通信延迟补偿的方法、装置、存储介质及设备 |
| CN115842251A (zh) * | 2023-02-16 | 2023-03-24 | 成都天锐星通科技有限公司 | 天线采样补偿方法、装置和相控阵平板天线 |
Non-Patent Citations (3)
| Title |
|---|
| A 32-Channel 13-b ADC for Space Applications;Florent Bouyjou;《IEEE》;全文 * |
| 数据采集系统中PCIE DMA总线传输设计;丁维浩;《中国优秀硕士学位论文全文数据库》;全文 * |
| 晃动补偿精密时序控制电路设计;温伟峰;何徽;赵新才;陈韬;王旭;;核电子学与探测技术(07);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116996156A (zh) | 2023-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11811147B2 (en) | Method for calibrating phased array antenna and related apparatus | |
| EP3780421B1 (en) | Calibration method and antenna array amplitude-phase calibration system | |
| CN104597433B (zh) | 一种相控阵天线多波束自动校准装置及其自动校准方法 | |
| US20160043465A1 (en) | Portable apparatus and associated method for phased array field calibration | |
| US8767471B2 (en) | Systems and methods for auto-calibration of a storage memory controller | |
| JP5317602B2 (ja) | 移動体搭載レーダ装置及びキャリブレーション方法 | |
| US20100127932A1 (en) | Method of calibrating an active antenna and active antenna | |
| CN111641463A (zh) | 相控阵天线校测方法、装置、计算机设备和存储介质 | |
| CN116996156B (zh) | 采样时钟信号补偿方法、装置及相控阵平板天线 | |
| KR101217134B1 (ko) | 다항식 곡선접합 보정방식의 능동형 위상 배열 레이더 시스템 | |
| JP4628255B2 (ja) | アレーアンテナ測定方法 | |
| CN114384479B (zh) | 相控阵雷达幅相校准方法、装置及存储介质 | |
| US11239552B2 (en) | Beamforming device, calibration method and calibration system for the same | |
| US11187786B2 (en) | Array and module calibration with delay line | |
| JP2014239370A (ja) | アンテナ装置 | |
| KR102243445B1 (ko) | 안테나 장치, 이를 구비하는 능동 위상배열 레이더, 및 이의 오차 교정방법 | |
| JP2016225845A (ja) | フェーズドアレイ送信装置 | |
| US11329376B2 (en) | Beamforming device, calibration method and calibration system for the same | |
| CN115128367A (zh) | 面向天线阵面的校正和测试方法、系统及装置 | |
| EP3614572B1 (en) | Method and apparatus for detecting beam | |
| KR102197943B1 (ko) | 메모리 컨트롤러와 이를 포함하는 시스템 | |
| CN113765559A (zh) | 一种dbf相控阵天线的校正方法及系统 | |
| CN113839207B (zh) | 一种有源相控阵天线的幅相校准方法、系统及设备 | |
| US11876521B1 (en) | Dynamically updated delay line | |
| US20230206973A1 (en) | Variable tick for dram interface calibration |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |