CN112986919A - 高密度dbf多路多目标信号处理装置 - Google Patents

Abstract

本发明公开的一种高密度DBF多路多目标信号处理装置，体积小、信号处理密度高。本发明通过下述技术方案实现：在综合处理池中，FPGA1和FPGA2互连外挂千兆网模数混合电路PHY芯片的系统级芯片实现高速串行信号的传输，FPGA1和FPGA2分别通过一路高速收发器GTH(65路)、一路GTH(64路)相连1‑6片光模块，将干扰测向处理和波束调零信号送入高密度布局的光模块进行局部数字波束合成DBF处理，光模块将调零需求和实时波束指向送给波束调零功能模块，计算生成数字波束合成DBF加权值，将局部DBF处理结果通过光模块转换为129路光信号，实现多目标上行信号遥控、遥测、编帧、编码和调制输出。

Description

高密度DBF多路多目标信号处理装置

技术领域

本发明涉及数字波束形成、高速光纤传输、高速数据交换、抗干扰、信号处理等领域，特别涉及主要用于雷达、声纳、抗干扰通信，用来完成空间滤波和定位的高密度DBF多路多目标信号处理装置。

背景技术

随着现代数字信号处理理论及计算机技术的快速进步,数字波束形成技术已成为当下雷达研究和应用的热点之一。数字波束形成是随着数字信号处理技术的发展而建立起来的一项波束形成技术，它能利用复杂的数字信号处理对信息进行处理。随着信号处理技术的发展信号环境日趋复杂，信号趋于多样化、高密度、宽频带，数字波束形成已经广泛应用于雷达、声纳、通信等领域。数字波束形成技术应用空分多址的方式，在相同时隙、相同频率、相同地址码的情况下对信号不同的空间传播路而区分，其功能相当于空间滤波器。按照传统设计，通信号处理设备通常配置有信号处理、高速数据交换、波束处理、抗干扰、导航、测控、遥测等多种技术状态相对固化的单一功能处理设备，套量种类繁多、技术状态复杂，同一设备配置数量虽多但相同功能设备交叉使用、灵活备份难，而且具有很强的空间约束限制。根据波束赋形系统的灵活性，可以分为固定波束形成、预多波束的波束切换和自适应波束形成。固定波束形成中系统中用数字处理嚣进行固定形状的波束形成。预多波束的波束切换利用多个并行波束覆盖工作区，每个波束指向固定，波束宽度也随着阵元数目而确定，随着目标的移动，选择不同的相应波束，使接收信号接收最强，但是由于目标不一定在一直在固定波束的中心处，当目标位于波束边缘，干扰信号位于波束中心时，接收效果最差，因此不能实现信号最佳接收。数字波束形成天线一般采用4－16阵元结构，阵元侧距1/2波长，若阵元间距过大，则接收信号彼此相关程度降低；间距太小爱会在方向图上形成不必要的栅瓣。传统系统的天线发射无线射频信号时具有各向等效性.也即是说，信号向区域内各方向均匀发射信号，这样大多数发射能量被浪费，而且这些能量对其他用户造成干，扰用户数量越大，用户间的干扰也就越大，干扰是使系统性能和容量下降的主要原因。同时，信号的广泛发射，也会带来多径衰落、时延扩展造成的符号间串扰，加剧了多径衰落的负面影响。由于自适应过程实现中影响因素复杂，难于动态捕捉并跟踪信号，再加上移动及多径情况下得空时信道盲辨别也是难点，所以在移动环境下采用全自适应波束形成尚有困难。数字波束形成面临的另一难题是后端的滤波器、数模转换器、混频器和天线阵元，各种特性变化，必然使形成的发射波束发生变化，而又不可能或不容易用常用的反馈方法来调整加权系数以抵消这种变化。当单点高密度采集数据一致性处理不完全时,均匀加权的组合会导致数据高频信息的损失。同时由于任务需要，每次任务使用的波束数量不一样，功能可能分时复用，要求系统能够支持不同波束数量下多任务的部署和重构，即能满足系统当前规划的任务需求，又能满足未来发展、不断扩展的新任务需求。

目前窄带数字波束形成技术已经相对比较成熟，但是当波束形成器工作在宽带条件时，由奈奎斯特定理得，为保证接收信号不失真，采样频率至少为信号瞬时带宽的两倍，由此将会带来宽带信号采样、大规模数据的传输与处理等问题，与此同时，阵面上孔径渡越问题也制约波束形成器的性能。数字波束形成是把阵列天线输出的信号进行AD采样数字化后送到数字波束形成器的处理单元，完成对各路信号的复加权处理，形成所需的波束信号。只要信号处理的速度足够快，就可以产生不同指向的波束。由于数字波束形成一般是通过DSP或FPGA用软件实现的，所以具有很高的灵活性和可扩展性。场可编程门阵列FPGA在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

从系统的技术特征、硬件架构、软件架构、系统总线和处理平台六个方面，主要有三种架构：联合式架构、综合处理架构、基于虚拟基带架构。联合式架构：技术特征为功能独立设备，天线到信道到处理终端物理点对点独立互联，软件设计与硬件平台紧耦合，CPCI、LVDS等专用物理连接总线，非标准化FPGA、DSP和CPU联合处理。综合处理池式架构：技术特征为嵌入式资源池，RapidIO交换网络加通用处理资源池，软件硬件松耦合，可独立升级和部署，RapidIO实时网络加IP准实时网络，同构FPGA加DSP处理资源的基本颗粒。基于虚拟基带架构：技术特征为商用服务器，以太网加虚拟计算，软件硬件完全解耦，可独立开发、升级和任意部署，IP化以太网，商用服务器加虚拟机。

相控阵雷达性能的提高在很大程度上依赖于相控阵形成多个波束的能力。相控阵天线可以利用同一天线孔径形成多个独立的发射波束与接收波束，这些波束的形状还可根据工作方式的不同加以灵活变化。数字波束形成(DBF)方法实际上是一种在视频实现的多波束形成方法，它将相控阵天线理论与雷达信号处理理论结合在一起具有自适应实现多波束、自适应置零点、天线自校准和超低副瓣、实现空间目标超分辨等优点。实现DBF技术的理想方案是在每个天线单元后接入一个通道接收机。对于两维相扫相控阵雷达而言这需要庞大的设备量。实际应用中可将大型阵面分割成若干子阵对每一子阵设置一通道接收机。即使这样仍需要数十路甚至上百路接收机。如此大数量的通道做到幅度和相位一致是很困难的，尤其是在宽带接收机的情况下还存在带内频响的不一致性。接收机的幅相误差将严重影n晦jDBF雷达的低副瓣、超分辨等性能。随着高速AD、高速FPGA等大规模集成电路的发展DBF雷达接收机均采用数字中频接收机这大大提高了接收机的一致性和稳定性。但由于射频前端仍是模拟电路幅相补偿和均衡电路还是必不可少的。此外当波束数量很大并做自适应处理时信号处理的运算量，将非常大尤其是在宽带信号的情况下更是如此。DBF的前提条件是高性能的多通道DBF接收机以便把进入到天线口面上的全部回波信息尽可能高保真地传输至数字波束形成网络n。。采用DBF技术后对多通道接收机的I/O正交性、幅相一致性n、相互之间的隔离度以及无杂散动态范围都提出了很高的要求。

发明内容

本发明的目的是针对现有技术存在的不足之处，提供一种体积小、信号处理密度高的高密度数字波束合成DBF多路多目标信号处理装置，以及解决单板高速多路多目标信号处理问题。

本发明的上述目的可以通过以下措施来达到，一种高密度DBF多路多目标信号处理装置，包括：集成了波束处理、高速交换遥控、抗干扰、导航、遥测、信号处理功能的一块6U板卡，装配在前面板与背板之间不同数量的光模块，通过12路GTH高速串行接口和24路LVDS接口进行数据传输、回放的现场可编程逻辑门阵列FPGA1和FPGA2形成的综合处理池，其特征在于：在综合处理池中，现场可编程逻辑门阵列FPGA1和FPGA2分别挂接一片QDRII SRAM控制器，通过低电压差分信号LVCMOS总线互连系统级芯片SOC，SOC芯片外挂2片千兆网模数混合电路PHY芯片，其中1路通过以太网媒体访问控制器MAC与PHY之间的媒体接口SGMII直接连接背板，另外1路通过网络交换芯片BCM连接到背板与千兆网口，实现串行吉比特媒体独立接口RGMII总线到媒体接口SGMII总线的转换和高速串行信号的传输，FPGA1和FPGA2分别通过一路高速收发器GTH(65路)、一路GTH(64路)相连1-6片光模块，将干扰测向处理和波束调零信号送入高密度布局的光模块进行局部数字波束合成DBF处理，光模块将调零需求和实时波束指向送给波束调零功能模块，计算生成数字波束合成DBF加权值，将局部DBF处理结果通过光模块转换为129路光信号，实现多目标上行信号遥控、遥测、编帧、编码和调制输出。

本发明相比于现有技术的有益效果是：

信号处理密度高、体积小。本发明在设计上统一考虑了各功能模块要求，采用集成了波束处理、高速交换遥控、抗干扰、导航、遥测、信号处理功能的一块6U板卡，装配在前面板与背板之间不同数量的光模块，将波束处理、高速交换遥控、抗干扰、导航、遥测、信号处理等功能集成到一块6U板卡。各模块间可两两互换，以综合处理池式架构。便于系统维护，在简化了模块种类的同时也满足了各模块的功能需求。同时对外接口具备扩展冗余设计，支持功能代码的在线更新，支持硬件平台的二次开发，可满足多通道、多任务、和高负荷的信号处理应用。

本发明通过12路GTH高速串行接口和24路LVDS接口进行数据传输、回放的FPGA1和FPGA2，通过光模块、SOC芯片、数字信号处理器DSP芯片、现场可编程逻辑门阵列FPGA芯片、QDR存储芯片、PHY芯片、以太网交换芯片完成光电电光信号转换及交换、TCP/IP通信、数字信号捕获、数字信号调制解调、DBF波束合成、多路以太网数据交互等功能，通过GTH高效输送量大、提升高度高、运行平稳。高密度信号处理密度高、体积小、可以实现129路信号的发送、接收，单路线速率为9.6Gbps，总数据处理能力为1238.4Gbps。

本发明采用FPGA1和FPGA2分别挂接一片QDRIISRAM控制器，通过低电压差分信号LVCMOS总线互连系统级芯片SOC，SOC芯片外挂2片千兆网模数混合电路phy芯片，实现RGMII总线到SGMII总线的转换，FPGA1和FPGA2分别通过65路GTH、64路GTH相连1-6片光模块，将干扰测向处理和波束调零信号送入高密度布局的光模块转换为12-129路电信号进行局部数字波束合成DBF处理，光模块将调零需求和实时波束指向送给波束调零功能模块计算生成数字波束合成DBF加权值，实现多目标上行信号遥控、遥测、编帧、编码和调制输出。可实现干扰测向处理和波束调零，通过装配不同数量的光模块，可实现多目标下行信号的接收、跟踪、测距、测速、捕获，可实现14路千兆以太网交换。可实现多目标上行信号遥控、遥测、编帧、编码、调制输出，可实现129路光信号经高密度光模块转换为129路电信号进行局部DBF处理，将局部DBF处理结果通过光模块转换为129路光信号输出，解决了单板高速多路多目标信号处理问题。

可用波束处理模块，实现多路信号的波束处理。可用于光电转换模块，实现多路高速数据交换。可用于抗干扰模块，实现干扰测向处理。可用于信号处理模块，实现遥控、遥测和导航。

附图说明

下面结合附图和实施例对本发明进一步说明。

图1是本发明高密度数字波束形成信号处理电路示意图。

图2是6U板卡通过装配不同的光模块配置数字信号处理器DSP的电路原理示意图。

图3是光模块配置的波束处理模块的电路原理示意图配置电路框图。

图4是光模块配置的光电转换模块的电路原理示意图。

图5是光模块配置的抗干扰模块配置的电路原理示意图。

下面结合附图进一步详细描述本发明的技术方案。

具体实施方式

参阅图1。在以下描述的优选实施例中，种高密度DBF多路多目标信号处理装置，包括：集成了波束处理、高速交换遥控、抗干扰、导航、遥测、信号处理功能的一块6U板卡，装配在前面板与背板之间不同数量的光模块，通过12路GTH高速串行接口和24路LVDS接口进行数据传输、回放的现场可编程逻辑门阵列FPGA1和FPGA2形成的综合处理池。在综合处理池中，现场可编程逻辑门阵列FPGA1和FPGA2分别挂接一片QDRII SRAM控制器，通过低电压差分信号LVCMOS总线互连系统级芯片SOC，SOC芯片外挂2片千兆网模数混合电路PHY芯片，其中1路通过以太网媒体访问控制器MAC与PHY之间的媒体接口SGMII直接连接背板，另外1路通过网络交换芯片BCM连接到背板与千兆网口，实现串行吉比特媒体独立接口RGMII总线到媒体接口SGMII总线的转换和高速串行信号的传输，FPGA1和FPGA2分别通过一路高速收发器GTH(65路)、一路GTH(64路)相连1-6片光模块，将干扰测向处理和波束调零信号送入高密度布局的光模块进行局部数字波束合成DBF处理，光模块将调零需求和实时波束指向送给波束调零功能模块，计算生成数字波束合成DBF加权值，将局部DBF处理结果通过光模块转换为129路光信号，实现多目标上行信号遥控、遥测、编帧、编码和调制输出。

系统级芯片SOC可以采用1片Xilinx公司型号为XC7Z045-2FFG900I的SOC芯片。FPGA1和FPGA2可以采用Xilinx公司型号为XC7VX690T-2FFG1927的FPGA芯片，6片中航光电的光模块可以采用型号为HTG8515的光模块，DSP可以采用TI公司型号为C6678的数字信号处理器、QDRII SRAM控制器可以采用144Mbit的QDR2SRAM，以太网交换芯片可以采用型号为BCM5396的网络交换芯片，3片千兆PHY芯片可以采用型号为88E1111的网络PHY芯片。SOC芯片外挂2片PHY芯片用于实现RGMII总线到SGMII总线的转换，其中1路SGMII连接到背板另外1路到以太网交换。RGMII可以采用4位数据接口，工作时钟125MHz，并且在上升沿和下降沿同时传输数据，因此传输速率可达1000Mbps。同时兼容MII所规定的10/100Mbps工作方式，支持传输速率:10M/100M/1000Mb/s，其对应clk信号分别为:2.5MHz/25MHz/125MHz。RGMII数据结构符合IEEE以太网标准。采用RGMII的目的是降低电路成本，使实现这种接口的器件的引脚数从25个减少到14个。在进行千兆网数据传输的时候，千兆以太网的数据通过网线将数据传输到网口，将差分数据传输给网卡PHY芯片，PHY芯片将差分数据转换成双沿数据输给FPGA，FPGA从以太网物理层收发器PHY接收来的时钟Rx_CLK和对应的使能信号RX_CTL，PHY产生的时钟Rx_CLK经过相移来得到，这样就可以将数据采入IDDR。而FPGA通常是处理单沿数据的，所以在FPGA内部需要用IDDR原语将双沿数据转换为单沿数据。

FPGA1和FPGA2为镜像设计，分别挂接了一片QDR2SRAM，通过LVCMOS总线与SOC芯片互连，SOC芯片通过EMIF总线互连数字信号处理器DSP实现低速数据交互。FPGA1和FPGA2间具备12路GTH高速接口和24路LVDS接口，以太网交换芯片BCM5396具备16路的以太网交换端口其中1路通过1片PHY芯片88E1111实现千兆以太网接口，13路SGMII到背板，用于各模块的以太网交换。单片光模块具备24路收发，6片光模块通过65路GTH与FPGA1相连、通过64路GTH与FPGA2相连，总路数为129路，单路线速率为9.6Gbps，总数据处理能力为1238.4Gbps。

为降低了设备的复杂度，便于系统维护，6U板卡通过装配不同的光模块数量配置不同的可两两互换光模块，实现多种模块归一化的数字信号处理器DSP、波束处理模块、光电转换模块和抗干扰模块。

实施例1

参阅图2。6U板卡可以采用3片光模块配置数字信号处理器DSP实现60路高速信号的光电电光转换，数字信号处理器DSP块接收的54路光信号，通过背板经光模块转换为54路，高速收发器GTH电信号通过FPGA2进行数据解调、译码、去交织，处理完成后的数据通过12路GTH电信号送到FPGA1进行数据调制、解调的捕获、编码和对存储器储存的编码数据压缩，FPGA1处理完成后的数据通过6路GTH电信号送往1片光模块进行电光转换，转换完成的6路光信号送到背板到其它板卡进行后续数字信号处理。QDR主用于数据的编码和压缩，QDR2可以是144Mbit的存储器。

实施例2

参阅图3。波束处理模块可以采用6片光模块配置波束处理模块实现129路高速信号的光电电光转换，其中前面板的105路光信号通过光模块进行光电转换成105路电信号，分别到FPGA1 65路，到FPGA2 64路，FPGA1和FPGA2间通过12路高速收发器GTH进行高速数据交互，完成DBF信号的实时波束调零、数字波束合成DBF加权，处理完成后的24路电信号再通过1片光模块经过电光转换转换为光信号送到背板到其他板卡进行后续数字信号处理。

实施例3

参阅图4。6U板卡可以采用4片光模块配置高速光电转换模块实现76路高速信号的光电电光转换，前面板12路光信号和背板的64路光信号通过光电转换模块转换为76路电信号分别接入FPGA2的64路和FPGA1的12路，FPGA1和FPGA2间通过12路高速收发器GTH进行数据交互和路由，再把路由好的数据通过FPGA1的12路电信号和FPGA2的64路电信号送往4片光模块进行电光转换，转换后的76路光信号分别送背板64路，前面板12路，可实现78路光信号的高速交换。6U板卡采用以太网交换芯片实现对以太网的数据交换，SOC接1路PHY到交换芯片对以太网交换芯片进行管理，接1路PHY转为SGMII直接到背板，以太网交换芯片接13路SGMII信号到背板，总共14路SGMII以太网接口到背板，可实现14路以太网信号的交换。

实施例4

参阅图5.6U板卡可以采用1片光模块配置抗干扰模块电路实现12路高速信号的光电电光转换，背板12路光信号通过光电转换为12路GTH电信号，其中6路送FPGA1，6路送FPGA2，FPGA1和FPGA2通过12路GTH信号进行高速数据交互，通过24路LVDS信号进行低速的参数传递，FPGA1和FPGA2通过LVCMOS信号与SOC芯片进行数据交互，DSP通过EMIF总线与SOC进行数据交互并通过LVCMOS信号分发到FPGA1和FPGA2，抗干扰模块采用抗干扰算法通过SOC将抗干扰因子下发给FPGA，实现在DSP中完成干扰测向处理。

以上所述仅是实现高密度通用信号处理装置的优选实施方案，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。

Claims (10)

1.一种高密度DBF多路多目标信号处理装置，包括：集成了波束处理、高速交换遥控、抗干扰、导航、遥测、信号处理功能的一块6U板卡，装配在前面板与背板之间不同数量的光模块，通过12路GTH高速串行接口和24路LVDS接口进行数据传输、回放的现场可编程逻辑门阵列FPGA1和FPGA2形成的综合处理池，其特征在于：在综合处理池中，现场可编程逻辑门阵列FPGA1和FPGA2分别挂接一片QDRII SRAM控制器，通过低电压差分信号LVCMOS总线互连系统级芯片SOC，SOC芯片外挂2片千兆网模数混合电路PHY芯片，其中1路通过以太网媒体访问控制器MAC与PHY之间的媒体接口SGMII直接连接背板，另外1路通过网络交换芯片BCM连接到背板与千兆网口，实现串行吉比特媒体独立接口RGMII总线到媒体接口SGMII总线的转换和高速串行信号的传输，FPGA1和FPGA2分别通过一路高速收发器GTH(65路)、一路GTH(64路)相连1-6片光模块，将干扰测向处理和波束调零信号送入高密度布局的光模块进行局部数字波束合成DBF处理，光模块将调零需求和实时波束指向送给波束调零功能模块，计算生成数字波束合成DBF加权值，将局部DBF处理结果通过光模块转换为129路光信号，实现多目标上行信号遥控、遥测、编帧、编码和调制输出。

2.如权利要求1所述的高密度DBF多路多目标信号处理装置，其特征在于：SOC芯片外挂2片PHY芯片用于实现RGMII总线到SGMII总线的转换，其中1路SGMII连接到背板另外1路到以太网交换。

3.如权利要求1所述的高密度DBF多路多目标信号处理装置，其特征在于：RGMII采用4位数据接口，工作时钟125MHz，并且在上升沿和下降沿同时传输数据，在进行千兆网数据传输的时候，千兆以太网的数据通过网线将数据传输到网口，将差分数据传输给网卡PHY芯片，PHY芯片将差分数据转换成双沿数据输给FPGA，FPGA从以太网物理层收发器PHY接收来的时钟Rx_CLK和对应的使能信号RX_CTL，PHY产生的时钟Rx_CLK经过相移来得到。

4.如权利要求1所述的高密度DBF多路多目标信号处理装置，其特征在于：FPGA1和FPGA2为镜像设计，分别挂接了一片QDR2SRAM，通过LVCMOS总线与SOC芯片互连，SOC芯片通过EMIF总线互连数字信号处理器DSP实现低速数据交互。

5.如权利要求1所述的高密度DBF多路多目标信号处理装置，其特征在于：6U板卡通过装配不同的光模块数量配置不同的可两两互换光模块，实现多种模块归一化的数字信号处理器DSP、波束处理模块、光电转换模块和抗干扰模块。

6.如权利要求1所述的高密度DBF多路多目标信号处理装置，其特征在于：6U板卡采用3片光模块配置数字信号处理器DSP实现60路高速信号的光电电光转换，数字信号处理器DSP接收的54路光信号，通过背板经光模块转换为54路，高速收发器GTH电信号通过FPGA2进行数据解调、译码、去交织，处理完成后的数据通过12路GTH电信号送到FPGA1进行数据调制、解调的捕获、编码和对存储器储存的编码数据压缩，FPGA1处理完成后的数据通过6路GTH电信号送往1片光模块进行电光转换，转换完成的6路光信号送到背板到其它板卡进行后续数字信号处理。

7.如权利要求1所述的高密度DBF多路多目标信号处理装置，其特征在于：波束处理模块采用6片光模块配置波束处理模块实现129路高速信号的光电电光转换，其中前面板的105路光信号通过光模块进行光电转换成105路电信号，分别到FPGA1 65路，到FPGA2 64路，FPGA1和FPGA2间通过12路高速收发器GTH进行高速数据交互，完成DBF信号的实时波束调零、数字波束合成DBF加权，处理完成后的24路电信号再通过1片光模块经过电光转换转换为光信号送到背板到其他板卡进行后续数字信号处理。

8.如权利要求1所述的高密度DBF多路多目标信号处理装置，其特征在于：6U板卡采用4片光模块配置高速的光电转换模块实现76路高速信号的光电电光转换，前面板12路光信号和背板的64路光信号通过光电转换模块转换为76路电信号，分别送入FPGA2的64路和FPGA1的12路，FPGA1和FPGA2间通过12路高速收发器GTH进行数据交互和路由，再把路由好的数据通过FPGA1的12路电信号和FPGA2的64路电信号送往4片光模块进行电光转换，转换后的76路光信号分别送背板64路，前面板12路，实现78路光信号的高速交换。

9.如权利要求1所述的高密度DBF多路多目标信号处理装置，其特征在于：6U板卡采用以太网交换芯片实现对以太网的数据交换，SOC接1路PHY到交换芯片对以太网交换芯片进行管理，接1路PHY转为SGMII直接到背板，以太网交换芯片接13路SGMII信号到背板，总共14路SGMII以太网接口到背板，实现14路以太网信号的交换。

10.如权利要求1所述的高密度DBF多路多目标信号处理装置，其特征在于：6U板卡采用1片光模块配置抗干扰模块电路实现12路高速信号的光电电光转换，背板12路光信号通过光电转换为12路GTH电信号，其中6路送FPGA1，6路送FPGA2，FPGA1和FPGA2通过12路GTH信号进行高速数据交互，通过24路LVDS信号进行低速的参数传递，FPGA1和FPGA2通过LVCMOS信号与SOC芯片进行数据交互，DSP通过EMIF总线与SOC进行数据交互并通过LVCMOS信号分发到FPGA1和FPGA2，抗干扰模块采用抗干扰算法通过SOC将抗干扰因子下发给FPGA，实现在DSP中完成干扰测向处理。

Images