CN110927675A

CN110927675A - 一种能级联的毫米波雷达芯片

Info

Publication number: CN110927675A
Application number: CN201911119703.5A
Authority: CN
Inventors: 张明
Original assignee: Individual
Current assignee: Individual
Priority date: 2019-11-15
Filing date: 2019-11-15
Publication date: 2020-03-27

Abstract

本发明公开了一种能级联的毫米波雷达芯片，包括基底，毫米波发射和接收端口RF1～RF4，4个移相器单元A、B、C、D，8个毫米波开关单元S0～S7，功分器级联适配接口单元E、F，毫米波压控振荡器和倍频单元V，毫米波混频器单元M，混频后的模拟中频信号接口单元I，串行外设接口单元SPI；接收外部控制信号来调控内部毫米波压控振荡器单元Vt；雷达芯片电源接口单元PWR。本发明多雷达芯片级联简单，只需要通过功分器级联适配接口适配即可以完成级联；电路结构简单，只需要将锁相环产生的发射波形送到级联系统中的主模式芯片，且将主模式芯片输出的中频输送到后级ADC采样，从模式芯片输出的中频不用传输给后级ADC处理，这样后级处理简单。

Description

一种能级联的毫米波雷达芯片

技术领域

本发明属于雷达芯片技术领域，涉及一种毫米波雷达芯片，具体涉及一种具有能级联的毫米波雷达芯片。

背景技术

毫米波雷达是工作在毫米波波段(millimeter wave)的雷达。通常毫米波是指频率范围30～300GHz(对应波长为1～10mm)的电磁波。毫米波的波长介于厘米波和光波之间，因此毫米波兼有微波制导和光电制导的优点。

汽车中使用的毫米波雷达是指利用波长为毫米级(目前主要使用24GHz、77GHz或79GHz频段)的雷达，其可以快速准确获取汽车和无人机周围目标信息，如相对距离、相对速度、角度、是否有物体、运动方向等，并根据探测的信息信息对目标进行追踪、识别分类，并作出相应警示或决策。毫米波雷达具有体积小、质量轻和空间分辨率高，具有全天候(大雨天除外)、全天时的特点。

毫米波雷达主要包括毫米波天线、毫米波收发前端、基带处理模块和报警模块。其中，毫米波收发前端采用单片毫米波集成电路(MMIC)技术，可以大大减小收发组件的体积，并适合于大批量生产，其具备电路损耗小、噪声低、频带宽、动态范围大、功率大等特点。

当前，人们利用大规模多输入多输出(MIMO)天线阵列实现波束成形、扫描、追踪、锁定来有效对抗毫米波移动信道的路径损耗。并且，未来汽车毫米波雷达应用将朝着成像方向发展。

通常情况下，雷达系统的探测距离受限于发射功率的大小，探测角度的精度与分辨率受限于接收通道的数量。目前，单一芯片中无法设置大量的发射接收通道，并且，当单一芯片中的接收通道数量增多时，需要提高后端信号处理能力并相应地增大存储单元的容量，这都为提高探测角度的精度和分辨率带来了困难。

为解决上述困难，通常的做法是在雷达系统中设置级联的多个射频收发芯片(或射频收发模块)，并将各个射频收发芯片产生的中频信号提供给后端的微处理器(MicroController Unit,MCU)进行信号处理。

但是，现有方案中，每片雷达前端芯片都采用独立的一个或者多个中频接口输出中频信号供后级ADC处理，这样后级处理单元必须采用多个独立的ADC来处理对应的中频信号，并且对于每路中频都要先进行FFT运算处理以及存储，这种方式使得多片级联系统电路复杂而且对MCU进行信号处理和存储提出了很高的要求，为后级处理带来了很大压力。

发明内容

本发明的目的在于提供一种降低多雷达前端芯片级联电路设计复杂度和运算复杂度的方案，应用于级联雷达系统装置上，简化电路设计和信号处理运算量。

本发明所采用的技术方案是：一种能级联的毫米波雷达芯片，其特征在于：包括基底，毫米波发射和接收端口RF1～RF4，4个移相器单元A、B、C、D，8个毫米波开关单元S0～S7，功分器级联适配接口单元E、F，毫米波压控振荡器和倍频单元V，毫米波混频器单元M，混频后的模拟中频信号接口单元I，串行外设接口单元SPI；接收外部控制信号来调控内部毫米波压控振荡器单元Vt；雷达芯片电源接口单元PWR。

所述E、S6、A、S1、RF1依次电连接，E、S6、B、S2、RF2依次电连接，E、S6、C、S3、RF3依次电连接，E、S6、D、S4、RF4依次电连接，E、S6、S5、F依次电连接；

所述4个移相器单元A、B、C、D，先建立相移表，通过SPI配置到对应的寄存器，工作时分时遍历相移表。

所述Vt、V、S0、A依次电连接，Vt、V、S0、B依次电连接，Vt、V、S0、C依次电连接，Vt、V、S0、D依次电连接，Vt、V、M、S0、A依次电连接，Vt、V、M、S0、B依次电连接，Vt、V、M、S0、C依次电连接，Vt、V、M、S0、D依次电连接，Vt、V、M、S7、I依次电连接；

所述RF1～RF4、S0～S7、A、B、C、D、E、F、V、M、I、SPI均布设在所述基底上，均由基底上设置的对应寄存器一一控制。

本发明的有益效果为：

实现如下效果：

(1)多雷达芯片级联简单，只需要通过功分器级联适配接口适配即可以完成级联；

(2)电路结构简单，只需要将锁相环产生的发射波形送到级联系统中的主模式芯片，且将主模式芯片输出的中频输送到后级ADC采样，从模式芯片输出的中频不用传输给后级ADC处理，这样后级处理简单。

(3)对于室内场景，传统的MIMO雷达由于同时发射和接收，受到的多径干扰强，而本发明的机制采用分时扫描相移表的方法，因此不存在多天线同时收到多径干扰的问题。对于多径干扰强的室内场景具有明显的优势。

附图说明

图1本发明实施例的结构图；

图2为本发明实施例的毫米波雷达芯片结构示意图；

图3为本发明实施例的毫米波雷达芯片变化例结构示意图；

图4本发明实施例的能级联的毫米波雷达芯片变化例结构图。

具体实施方式

为了便于本领域普通技术人员理解和实施本发明，下面结合附图及实施例对本发明作进一步的详细描述，应当理解，此处所描述的实施示例仅用于说明和解释本发明，并不用于限定本发明。

请见图1，本发明提供的一种能级联的毫米波雷达芯片，适用于若干毫米波雷达芯片级联场景。

请见图2，本实施例提供的毫米波雷达芯片包括基底，毫米波发射和接收端口RF1～RF4，4个移相器单元A、B、C、D，8个毫米波开关单元S0～S7，功分器级联适配接口单元E、F，毫米波压控振荡器和倍频单元V，毫米波混频器单元M，混频后的模拟中频信号接口单元I，串行外设接口单元SPI；接收外部控制信号来调控内部毫米波压控振荡器单元Vt；雷达芯片电源接口单元PWR。

E、S6、A、S1、RF1依次电连接，E、S6、B、S2、RF2依次电连接，E、S6、C、S3、RF3依次电连接，E、S6、D、S4、RF4依次电连接，E、S6、S5、F依次电连接；

Vt、V、S0、A依次电连接，Vt、V、S0、B依次电连接，Vt、V、S0、C依次电连接，Vt、V、S0、D依次电连接，Vt、V、M、S0、A依次电连接，Vt、V、M、S0、B依次电连接，Vt、V、M、S0、C依次电连接，Vt、V、M、S0、D依次电连接，Vt、V、M、S7、I依次电连接；

RF1～RF4、S0～S7、A、B、C、D、E、F、V、M、I、SPI均布设在基底上，均由基底上设置的对应寄存器一一控制；

相邻的级联芯片分别从功分器级联适配接口单元E和F接入，次相邻级联芯片则分别和相邻芯片的适配接口单元E和F接入，依次类推；通过SPI配置当前芯片作为主芯片，其他作为从芯片。

本实施例的单元E和单元F为功分器级联适配接口，单元V为毫米波压控振荡器(VCO)和倍频单元,单元M为毫米波混频器，单元I为混频后的模拟中频信号接口，将模拟中频信号馈送给后级ADC(模数转换器)处理；单元SPI为串行外设接口(Serial PeripheralInterface)，用来和雷达信号处理器通信，以配置毫米波雷达前端芯片，还有一个Vt,接收外部控制信号来调控内部毫米波压控振荡器。单元I也可以将模拟中频信号转换成数字信号接口和后级处理器连接。

本发明的工作流程为：

单芯片模式工作时毫米波开关S5和S6常开，S7常闭，外部锁相环产生调制波形通过Vt管脚控制内部毫米波压控振荡器并倍频到毫米波频段，发射前通过SPI配置移相各单元A，B，C，D时，毫米波开关S0切换到移相器结点，将倍频毫米波信号传输到移相单元A，B，C，D，此时开关S1，S2，S3，S4切换到输出通道，将移相后的信号通过RF1，RF2，RF3，RF4端口发射出去。当完成一帧信号发射后，开关S1，S2，S3，S4切换到输入通道，开关S0切换到换频器单元，从RF1，RF2，RF3，RF4端口接收到的信号，被送到混频器混频输出模拟中频信号，通过S7输送到模拟中频信号接口单元I，然后给后级ADC采样。

多芯片级联模式工作时雷达芯片配置为主从模式，处于主模式的毫米波芯片的开关S5，S6，S7常闭，处于从模式的毫米波芯片的开关S7常开。相邻的级联芯片可以分别从功分器级联适配接口单元E和F接入，次相邻级联芯片则分别和相邻芯片的适配接口单元E和F接入，依次类推。此时通过SPI配置当前芯片作为主芯片，其他作为从芯片。发射时，外部锁相环产生调制波形通过主模式芯片的Vt管脚控制内部毫米波压控振荡器并倍频到毫米波频段，然后传输到毫米波压控振荡器(VCO)和倍频组合单元V，主模式芯片的开关S0切换到移相器结点，此时从模式毫米波芯片的开关S5，S6处于常闭状态，从模式毫米波芯片的开关S0处于断开状态。发射时，毫米波信号经过主从模式毫米波芯片级联的功分器分发到各移相单元，然后通过主从芯片各自的毫米波开关S1，S2，S3，S4切换到输出通道发射，接收时主从模式介绍到的信号均通过主模式的开关S0切换到混频器单元M，经过闭合的开关S7输送到模拟中频信号接口单元I，然后给后级ADC采样。这样，整个级联系统通过一个模拟中频接口和后级处理器通信。

请见图1，对于N个雷达前端级联的场景，一个为master,余下N-1为slave,多芯片级联模式工作时雷达芯片配置为主从模式，处于主模式的毫米波芯片的开关S5，S6，S7常闭，处于从模式的毫米波芯片的开关S7常开。相邻的级联芯片可以分别从功分器级联适配接口单元E和F接入，次相邻级联芯片则分别和相邻芯片的适配接口单元E和F接入，依次类推。此时通过SPI配置当前芯片作为主芯片，其他作为从芯片。发射时，外部锁相环产生调制波形通过主模式芯片的Vt管脚控制内部毫米波压控振荡器并倍频到毫米波频段，然后传输到毫米波压控振荡器(VCO)和倍频组合单元V，主模式芯片的开关S0切换到移相器结点，此时从模式毫米波芯片的开关S5，S6处于常闭状态，从模式毫米波芯片的开关S0处于断开状态。发射时，毫米波信号经过主从模式毫米波芯片级联的功分器分发到各移相单元，然后通过主从芯片各自的毫米波开关S1，S2，S3，S4切换到输出通道发射，接收时主从模式介绍到的信号均通过主模式的开关S0切换到混频器单元M，经过闭合的开关S7输送到模拟中频信号接口单元I，然后给后级ADC采样。这样，整个级联系统通过一个模拟中频接口和后级处理器通信。

图3为本实施例的一种变化例，我们在模拟中频单元I后面增加数字接口单元J，单元J内置ADC(模数转换器)和ADC缓冲器，并将经ADC缓冲器缓冲后的数据以CSI2(CameraSerial Interface)接口形式传输给后级处理。

图4为本实施例的一种级联芯片变化例，级联芯片中增加了数字接口单元J，我们在模拟中频单元I后面增加数字接口单元J，单元J内置ADC(模数转换器)和ADC缓冲器，并将经ADC缓冲器缓冲后的数据以CSI2(Camera Serial Interface)接口形式传输给后级处理。

应当理解的是，本说明书未详细阐述的部分均属于现有技术；上述针对较佳实施例的描述较为详细，并不能因此而认为是对本发明专利保护范围的限制，本领域的普通技术人员在本发明的启示下，在不脱离本发明权利要求所保护的范围情况下，还可以做出替换或变形，均落入本发明的保护范围之内，本发明的请求保护范围应以所附权利要求为准。

Claims

1.一种能级联的毫米波雷达芯片，其特征在于：包括基底，毫米波发射和接收端口RF1～RF4，4个移相器单元A、B、C、D，8个毫米波开关单元S0～S7，功分器级联适配接口单元E、F，毫米波压控振荡器和倍频单元V，毫米波混频器单元M，混频后的模拟中频信号接口单元I，串行外设接口单元SPI，接收外部控制信号来调控内部毫米波压控振荡器单元Vt，雷达芯片电源接口单元PWR；

所述4个移相器单元A、B、C、D，先建立相移表，通过SPI配置到对应的寄存器，工作时分时遍历相移表；

2.根据权利要求1所述的能级联的毫米波雷达芯片，其特征在于：所述模拟中频单元I后配置有数字接口单元J，单元J内置ADC和ADC缓冲器，并将经ADC缓冲器缓冲后的数据以CSI2接口形式传输给后级处理。