KR102231154B1 - 직렬 상호연결을 통해 큰 전기 거리들에 대한 코히런트 신호들 분배 - Google Patents

직렬 상호연결을 통해 큰 전기 거리들에 대한 코히런트 신호들 분배 Download PDF

Info

Publication number
KR102231154B1
KR102231154B1 KR1020197012216A KR20197012216A KR102231154B1 KR 102231154 B1 KR102231154 B1 KR 102231154B1 KR 1020197012216 A KR1020197012216 A KR 1020197012216A KR 20197012216 A KR20197012216 A KR 20197012216A KR 102231154 B1 KR102231154 B1 KR 102231154B1
Authority
KR
South Korea
Prior art keywords
node
calibration
nodes
series
phase
Prior art date
Application number
KR1020197012216A
Other languages
English (en)
Other versions
KR20190089856A (ko
Inventor
로버트 씨. 프라이
미하이 바누
Original Assignee
블루 다뉴브 시스템스, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 블루 다뉴브 시스템스, 인크. filed Critical 블루 다뉴브 시스템스, 인크.
Publication of KR20190089856A publication Critical patent/KR20190089856A/ko
Application granted granted Critical
Publication of KR102231154B1 publication Critical patent/KR102231154B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/40—Means for monitoring or calibrating
    • G01S7/4052—Means for monitoring or calibrating by simulation of echoes
    • G01S7/406—Means for monitoring or calibrating by simulation of echoes using internally generated reference signals, e.g. via delay line, via RF or IF signal injection or via integrated reference reflector or transponder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/26—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture
    • H01Q3/267—Phased-array testing or checking devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • G01S2007/406—

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

제1 노드, 제2 노드, 직렬 상호연결 시스템에 의해 전기적으로 직렬로 연결된 복수의 교정 노드들 및 상기 복수의 직렬로 연결된 교정 노드들에 대응하고 직렬 상호연결 시스템에 의해 전기적으로 직렬로 연결되는 복수의 연결 노드들을 포함하는 직렬 상호연결 시스템을 포함하는 방법은 상기 복수의 교정 노드들 각각에 대해 대응하는 참조 신호를 교정 노드에 주입하는 단계 및 상기 대응하는 참조 신호가 상기 교정 노드에 주입되는 동안, 상기 제1 노드 및 상기 제2 노드에 나타나는 신호들의 위상들의 합을 결정하는 단계를 포함하는 측정 절차를 수행하는 단계, 상기 복수의 교정 노드들에 대해 결정된 위상 합들로부터 상기 복수의 교정 노드들 각각에 대해 위상 정정들을 계산하는 단계 및 상기 위상 정정들을 상기 대응하는 복수의 연결 노드들에 적용하는 단계를 포함한다.

Description

직렬 상호연결을 통해 큰 전기 거리들에 대한 코히런트 신호들 분배
본 발명은 미국 가출원 제 62/401,501호(2016년 9월 29일 출원)의 35 U.S.C. 119(e) 상 이익을 주장하며, 그 내용은 여기에 참조로 포함된다.
본 발명의 실시예들은 일반적으로 아날로그 위상 어레이들을 위한 로컬 오실레이터(LO; Local Oscillator) 분배, 디지털 위상 어레이들을 위한 샘플링 클럭 분배, 디지털 집적 회로들을 위한 클럭 분배 또는 큰 회로 기판들을 위한 클럭 분배와 같은 어플리케이션들에 이용될 수 있는 신호 분배 네트워크들에 관한 것이다.
개별 시스템 모듈들 간 직렬 상호연결은 이러한 모듈들 간 가장 단순한 통신 네트워크를 제공한다. 단순성으로 인해, 이러한 네트워크 유형은 비용 및 신뢰성 측면에서 실제로 유용하다. 일반적으로, 시스템 모듈은 단일 수동 컴포넌트와 같이 단순하거나 또는 PLL(Phased-Locked Loop), 전체 라디오, 안테나 위상 어레이 또는 기타 복잡한 회로와 같이 복잡한 임의의 하위 시스템이 될 수 있다. 직렬 상호연결은 전기 케이블, 광섬유, 스트립 라인, 마이크로스트립 라인, 동일평면 라인(coplanar line), 무선 좁은 빔(wireless narrow beam) 등과 같은 일차원 신호 전파 특성들(unidimensional signal propagation properties)을 갖는 전송 매체를 이용한다. 직렬로 연결된 시스템 모듈들은 이러한 전송 매체에 부착하고, 일반적으로 프로토콜에 따라 신호들을 수신 또는 전송한다. 예를 들어, 단순 프로토콜은 한 모듈로부터의 신호를 모든 다른 모듈들로 분배하는 것을 포함한다. 보다 정교한 프로토콜은 한 모듈에서 임의의 다른 모듈 또는 모듈들 세트로 신호들을 전송하고 수신하는 것을 모두 포함할 수 있다.
여러 어플리케이션들에서, 한 모듈에서 다른 모듈로 직렬 상호연결을 통해 전파할 때 신호가 겪는 시간 지연을 정밀하게 파악하는 것이 중요하다. 예를 들어, 만약 많은 라디오 모듈들을 포함하는 위상 어레이를 통해 LO(Local Oscillator) 또는 샘플링 신호를 직렬로 분배하는 경우, 전파 지연으로 인해 각 라디오 모듈에서 수신된 신호들 간 위상차들을 정정하는 것이 중요하다. "위상 교정(phase calibration)"이라고도 지칭되는 정정이 없다면, 위상 어레이의 매우 동작(very operation)이 모든 라디오들에서 신호들의 정밀한 글로벌 위상 정렬에 의존하기 때문에, 위상 어레이의 적절한 기능성은 손상될 수 있다.
유사하게, 일부 어플리케이션에서는 전송 손실들 또는 다른 효과들로 인해 시간 지연들 또는 위상 시프트들뿐만 아니라 신호 크기 변경도 정정되어야 한다. 예를 들어, 미국 특허 제 8,611,959호(2013년 12월 17일 출원)에 기술된 액티브 어레이 내 IF(Intermediate Frequency) 라인들은 위상 시프트에 추가하여 실질적인 손실들을 가지며, 그 내용은 여기에 참조로 포함된다. 이러한 손실들은 정확한 시스템 동작을 위해 보상될 필요가 있다. 크기 정정은 "크기 교정(magnitude calibration)"이라고도 지칭된다.
생산 샘플들에서, 직렬 상호연결을 통한 신호 전송으로 인한 위상 시프트들 또는 크기 변화들을 초래하는 시간 지연들은 계산되거나 또는 직접적으로 측정될 수 있다. 그러나, 직렬 상호연결의 물리적 구현이 제조 후 원하는 정밀도로 예측 가능하고 온도 및 습도와 같은 동작 조건들의 예상된 변화들에 대해 예측 불가능하게 변하지 않는 전송 특성들을 가지는 경우에만, 이러한 방법들은 위상/크기 교정에 이용될 수 있다. 예를 들어, 만약 직렬 상호연결의 전송 특성들이 원하는 정밀도를 넘어서 제조 변형들에 영향을 받는다면, 임의의 사전-생산 계산 및 시뮬레이션들 또는 생산 샘플들의 임의의 직접 측정들은 생산된 모든 유닛들의 전송 특성들을 정확하게 나타낼 수 없다.
마찬가지로, 모든 생산 유닛들이 공장 온도 및 습도 조건들에서 예측 가능한 전송 특성들을 갖는다고 하더라도, 이러한 특성들은 현장 동작 조건들에서 원하는 정밀도를 넘어서 예측 불가능하게 달라질 수 있다. 그러한 경우, 직렬 상호연결들의 시간 지연들 및 크기 변화들을 식별하기 위해 전술한 방법들은 현장의 시간 지연들 및 크기 변화들을 정확하게 보상하는 데 이용될 수 없다.
직렬 상호연결의 위상/크기 교정이 요구될 때, 통상적인 관례(usual practice)는 재료들과 직렬 상호연결을 제작하고, 제조 및 동작 조건들에서 예측 가능한 성질들을 보장하는 기법들을 디자인하는 것이다. 이는 대부분의 경우에 상당한 비용 불이익을 야기한다. 예를 들어, 큰 전기 시스템, 즉 동작 주파수의 파장에 비해 큰 물리적 규모들(physical dimensions)을 갖는 시스템인 위상 어레이를 예로 들 수 있다. 만약 LO 신호들과 같은 고주파 신호들이 직렬 상호연결을 통해 위상 어레이를 통해 전파되면, 매우 큰 위상 스큐들(very large phase skews)(예컨대, 수천도(thousands of degrees))이 발생하지만, 이러한 스큐들(위상 교정)의 보상은 이들을 단지 몇 도(few degrees)까지 감소시켜야 한다. 자연적인 스큐들이 이정도 레벨의 정밀도로 예측 가능하지 않으면, 이를 달성할 수 없다. 이러한 정확한 성질들을 갖는 전송 라인들을 제작하기 위해, 고가의 재료들(예컨대, 유전체 등) 및 높은 제작 공차(예컨대, 라인 폭, 두께 등)가 요구된다.
내재된 위상 교정으로 직렬 상호연결들을 디자인하는 저가 방법은 미국 특허 제 8,259,884호(2008년 7월 21일 출원)에 기술되어 있으며, 그 내용은 여기에 참조로 포함된다. 동일한 효과에 대한 다른 접근법은 미국 특허 제 8,259,884호에서 확인된 종래기술에 기술되어 있다. 이러한 방법들은 다양한 고 정밀 아날로그 회로들에 더 의존한다. 실제로, 이러한 아날로그 회로들은 디자인이 까다로울 뿐만 아니라 고속으로 동시에 고정밀도로 동작하는 것이 요구되기 때문에 한 구현에서 다른 구현으로 확장(scale)하거나 변경(port)하기 어렵다.
여기서 우리는 각각의 직렬 상호연결들의 예측 가능한 전송 특성들에 의존하지 않으면서, 위상 및 크기로 교정된 직렬 상호연결들을 통해 큰 전기적 거리들에 코히런트 신호들을 분배하는 방법들을 설명한다. 대부분의 선행기술과 달리, 이러한 새로운 방법들은 아날로그 회로들 대신 저비용, 확장성 및 휴대성 있는 디지털 회로들로 구현하기에 자연스럽게 적합하다. 또한, 새로운 방법들 중 일부는 매칭된 전송 라인들에 의존하지 않는다.
명확성과 단순성을 위해, 연속파(continuous wave; CW) 신호들, 즉 단일 주파수 또는 톤을 포함한 신호들을 이용하여 새로운 컨셉들이 소개되고 설명된다. 그러나, 이러한 컨셉들은 통신 시스템들에서 이용되는 변조된 밴드패스 신호들과 같은 보다 복잡한 신호들에 대해서도 유효하다. 예를 들어, 특정 주파수에서의 위상 교정은 일반적으로 교정 주파수에 가까운 주파수 범위에서 유효하다.
일반적으로, 일측면에서, 본 발명은 제1 노드, 제2 노드, 직렬 상호연결 시스템에 전기적으로 직렬로 연결된 복수의 교정 노드들 및 상기 복수의 직렬로 연결된 교정 노드들에 대응하는 복수의 연결 노드들을 갖는 직렬 상호연결 시스템을 포함하는 방법을 특징으로 하고, 여기서 복수의 연결 노드들은 직렬 상호연결 시스템에 의해 전기적으로 직렬로 연결된다. 방법은 상기 복수의 교정 노드들 각각에 대해 대응하는 참조 신호를 교정 노드에 주입하는 단계 및 상기 대응하는 참조 신호가 상기 교정 노드에 주입되는 동안, 상기 제1 노드 및 상기 제2 노드에 나타나는 신호들의 위상들의 합을 결정하는 단계를 포함하는 측정 절차를 수행하는 단계; 상기 복수의 교정 노드들에 대해 결정된 위상 합들로부터, 상기 복수의 교정 노드들 각각에 대해 위상 정정들을 계산하는 단계; 및 상기 복수의 교정 노드들 각각에 대해 계산된 위상 정정들을 상기 대응하는 복수의 연결 노드들에 적용하는 단계를 포함한다.
일반적으로, 다른 측면에서, 본 발명은 상기 복수의 교정 노드들 각각에 대해 대응하는 참조 신호를 교정 노드에 주입하는 단계 및 상기 대응하는 참조 신호가 상기 교정 노드에 주입되는 동안, 상기 제1 노드 및 상기 제2 노드에 나타나는 신호들의 크기들의 곱을 결정하는 단계를 포함하는 측정 절차를 수행하는 단계; 및 상기 복수의 교정 노드들에 대해 결정된 크기 곱들로부터 상기 복수의 교정 노드들 각각에 대해 크기 정정들을 계산하는 단계; 및 상기 복수의 교정 노드들 각각에 대해 계산된 크기 정정들을 상기 대응하는 복수의 연결 노드들에 적용하는 단계를 포함하는 방법을 특징으로 한다.
다른 실시예는 하나 이상의 다음 특징들을 포함한다. 상기 방법은 제1 참조 신호를 상기 제1 노드에 주입하는 단계; 및 상기 제1 참조 신호가 상기 제1 노드에 주입되는 동안 상기 제1 노드에 주입된 상기 제1 참조 신호 및 상기 제2 노드에 나타나는 신호의 위상들의 합을 결정하는 단계를 더 포함하고, 상기 복수의 교정 노드들 각각에 대해 위상 정정들을 계산하는 단계는 상기 제1 노드에 대해 결정된 위상 합을 채용한다. 상기 복수의 교정 노드들 각각에 대해, 측정 절차는 상기 대응하는 참조 신호가 상기 교정 노드에 주입되는 동안 상기 제1 노드 및 상기 제2 노드에 나타나는 신호들의 크기들의 곱을 결정하는 단계를 더 포함하고, 상기 방법은 상기 복수의 교정 노드들에 대해 결정된 크기 곱들로부터 상기 복수의 교정 노드들 각각에 대해 크기 정정들을 계산하는 단계; 및 상기 복수의 교정 노드들 각각에 대해 계산된 크기 정정들을 상기 대응하는 복수의 연결 노드들에 적용하는 단계를 더 포함한다. 상기 방법은 제1 참조 신호를 상기 제1 노드에 주입하는 단계; 및 상기 제1 참조 신호가 상기 제1 노드에 주입되는 동안 상기 주입된 제1 참조 신호 및 상기 제2 노드에 나타나는 신호의 위상들의 합 및 크기들의 곱을 결정하는 단계를 더 포함하고, 상기 복수의 교정 노드들 각각에 대해 위상 및 크기 정정들을 계산하는 단계는 상기 제1 노드에 대해 결정된 위상 합 및 결정된 크기 곱을 채용한다.
또 다른 실시예들은 하나 이상의 다음 특징들을 포함한다. 상기 복수의 교정 노드들 중 어느 하나에 대한 측정 절차를 수행하는 동안, 상기 복수의 교정 노드들 중에서 임의의 다른 교정 노드들에 다른 참조 신호들을 적용하지 않는다. 상기 복수의 연결 노드들은 상기 복수의 교정 노드들과 동일하다. 상기 복수의 교정 노드들에 대한 상기 대응하는 참조 신호들은 동일한 주파수를 갖는다. 상기 직렬 상호연결 시스템은 입력 노드를 더 포함하고, 상기 방법은 제1 참조 신호를 상기 입력 노드 및 상기 제1 노드에 주입하는 단계; 및 상기 제1 참조 신호가 상기 입력 노드 및 상기 제1 노드에 주입되는 동안 상기 입력 노드에 주입된 상기 제1 참조 신호 및 상기 제2 노드에 나타나는 신호의 위상들의 합을 결정하는 단계를 더 포함하고, 상기 복수의 교정 노드들 각각에 대한 위상 정정들을 계산하는 단계는 상기 입력 노드에 대해 결정된 위상 합을 채용한다. 상기 직렬 상호연결 시스템은 입력 노드를 더 포함하고, 상기 방법은 제1 참조 신호를 상기 입력 노드 및 상기 제1 노드에 주입하는 단계; 및 상기 제1 참조 신호가 상기 입력 노드 및 상기 제1 노드에 주입되는 동안, 상기 입력 노드에 주입되는 상기 제1 참조 신호 및 상기 제2 노드에 나타나는 신호의 위상들의 합 및 크기들의 곱을 결정하는 단계를 더 포함하고, 상기 복수의 교정 노드들 각각에 대해 위상 및 크기 정정들을 계산하는 단계는 상기 입력 노드에 대해 상기 결정된 위상 합 및 상기 결정된 크기 곱을 채용한다.
일반적으로, 또 다른 측면에서, 본 발명은 제1 노드, 제2 노드, 직렬 상호연결 시스템에 의해 전기적으로 직렬로 연결된 복수의 교정 노드들 및 상기 복수의 직렬로 연결된 교정 노드들에 대응하는 복수의 연결 노드들을 갖는 직렬 상호연결 시스템 -상기 복수의 연결 노드들은 상기 직렬 상호연결 시스템에 의해 전기적으로 직렬로 연결됨 -; 상기 직렬 상호연결 시스템의 상기 제1 노드 및 상기 제2 노드에 전기적으로 연결되어 상기 제1 노드 및 상기 제2 노드에서 감지된 신호들의 위상들의 합을 결정하는 위상 검출기; 복수의 스위칭 제어 신호 소스들 -각 스위칭 제어 신호 소스는 상기 복수의 교정 노드들 중 상이한 대응하는 하나에 연결됨 -; 컨트롤러 시스템을 포함하는 장치를 특징으로 한다. 상기 컨트롤러 시스템은 상기 복수의 교정 노드들 각각에 대해, 교정 노드에 대한 상기 스위칭 제어 신호 소스로 하여금 대응하는 참조 신호를 상기 교정 노드에 주입하게 하는 단계 및 상기 대응하는 참조 신호가 상기 교정 노드에 주입되는 동안 상기 위상 검출기로 하여금 상기 제1 노드 및 상기 제2 노드에 나타나는 신호들의 위상들의 합을 결정하게 하는 단계를 포함하는 측정 절차를 수행하는 단계; 상기 복수의 교정 노드들에 대해 결정된 위상 합들로부터 상기 복수의 교정 노드들 각각에 대해 위상 정정들을 계산하는 단계; 및 상기 복수의 교정 노드들 각각에 대해 계산된 위상 정정들을 상기 대응하는 복수의 연결 노드들에 적용하는 단계를 수행하도록 프로그램된다.
일반적으로, 또 다른 측면에서, 본 발명은 제1 노드, 제2 노드, 직렬 상호연결 시스템에 의해 전기적으로 직렬로 연결된 복수의 교정 노드들 및 상기 복수의 직렬로 연결된 교정 노드들에 대응하는 복수의 연결 노드들을 갖는 직렬 상호연결 시스템 -상기 복수의 연결 노드들은 상기 직렬 상호연결 시스템에 의해 전기적으로 직렬로 연결됨 -; 상기 직렬 상호연결 시스템의 상기 제1 노드 및 상기 제2 노드에 전기적으로 연결되어 상기 제1 노드 및 상기 제2 노드에서 감지된 신호들의 위상들의 합을 결정하는 위상 검출기; 복수의 스위칭 제어 신호 소스들 -각 스위칭 제어 신호 소스는 복수의 교정 노드들 중 상이한 대응하는 하나에 연결됨 -; 및 컨트롤러 시스템을 포함하는 장치를 특징으로 한다. 컨트롤러 시스템은 상기 복수의 교정 노드들 각각에 대해, 교정 노드에 대한 상기 스위칭 제어 신호 소스로 하여금 대응하는 참조 신호를 상기 교정 노드에 주입하게 하는 단계 및 상기 대응하는 참조 신호가 상기 교정 노드에 주입되는 동안 상기 위상 검출기로 하여금 상기 제1 노드 및 상기 제2 노드에 나타나는 신호들의 위상들의 합을 결정하게 하는 단계를 포함하는 측정 절차를 수행하는 단계; 상기 복수의 교정 노드들에 대해 결정된 위상 합들로부터 상기 복수의 교정 노드들 각각에 대한 위상 정정들을 계산하는 단계; 및 상기 복수의 교정 노드들 각각에 대해 계산된 위상 정정들을 상기 대응하는 복수의 연결 노드들에 적용하는 단계를 수행하도록 프로그램된다.
다른 실시예들은 하나 이상의 다음 특징들을 포함한다. 상기 장치는 상기 제1 노드에 연결된 스위칭 제어 제1 신호 소스를 더 포함하고, 상기 컨트롤러 시스템은 상기 스위칭 제어 제1 신호 소스로 하여금 제1 참조 신호를 상기 제1 노드에 주입하게 하는 단계 및 상기 제1 참조 신호가 상기 제1 노드에 주입되는 동안 상기 위상 검출기로 하여금 상기 주입된 제1 참조 신호 및 상기 제2 노드에 나타나는 신호의 위상들의 합을 결정하게 하는 단계를 더 수행하도록 프로그램되고, 상기 복수의 교정 노드들 각각에 대해 위상 정정들을 계산하는 단계는 상기 제1 노드에 대해 결정된 위상 합을 채용한다. 상기 장치는 상기 입력 노드를 상기 제1 노드에 스위칭 가능하게 전기적으로 연결시키는 제1 스위치를 더 포함하고, 상기 컨트롤러 시스템은 상기 제1 스위치로 하여금 상기 입력 노드로부터의 신호를 상기 제1 노드에 주입하게 하는 단계 및 상기 입력 노드로부터의 상기 신호가 상기 제1 노드에 주입되는 동안 상기 위상 검출기로 하여금 상기 입력 노드로부터 상기 제1 노드에 주입된 상기 신호 및 상기 제2 노드에 나타나는 신호의 위상들의 합을 결정하는 단계를 더 수행하도록 프로그램되고, 상기 복수의 교정 노드들 각각에 대해 위상 정정들을 계산하는 단계는 상기 입력 노드에 대해 결정된 위상 합을 채용한다. 상기 컨트롤러 시스템은 상기 복수의 교정 노드들에 대한 상기 스위치 제어 신호 소스들로 하여금 대응하는 참조 신호들을 한번에 하나씩 상기 복수의 교정 노드들에 주입하게 하도록 프로그램된다. 상기 직렬 상호연결 시스템은 입력 노드를 더 포함하고, 상기 장치는 상기 입력 노드에 전기적으로 연결된 신호 소스를 더 포함한다.
또 다른 실시예들은 하나 이상의 다음 특징들을 포함한다. 상기 직렬 상호연결 시스템은 상기 제1 노드, 상기 복수의 연결 노드들 및 상기 제2 노드를 직렬로 상호연결하는 제1 직렬 상호연결을 포함하고, 상기 복수의 교정 노드들은 상기 복수의 연결 노드들과 동일하다. 또는, 상기 직렬 상호연결 시스템은 상기 제1 노드, 상기 복수의 교정 노드들 및 상기 제2 노드를 직렬로 상호연결하는 부분을 갖는 제1 직렬 상호연결 및 상기 복수의 연결 노드들을 직렬로 상호연결하는 부분을 갖는 제2 직렬 상호연결을 포함하고, 상기 제1 직렬 상호연결 및 상기 제2 직렬 상호연결은 서로 구분된다. 상기 복수의 교정 노드들을 직렬로 상호연결하는 상기 제1 직렬 상호연결의 상기 부분 및 상기 복수의 연결 노드들을 직렬로 상호연결하는 상기 제2 직렬 상호연결의 상기 부분은 전기적으로 매칭된다. 또는, 상기 직렬 상호연결 시스템은 상기 제2 노드 및 상기 복수의 교정 노드들을 직렬로 상호연결하는 부분을 갖는 제1 직렬 상호연결, 상기 제2 노드 및 상기 복수의 교정 노드들을 직렬로 상호연결하는 부분을 갖는 제2 직렬 상호연결 및 상기 복수의 연결 노드들을 직렬로 상호연결하는 부분을 갖는 제3 직렬 상호연결을 포함한다. 상기 복수의 교정 노드들을 직렬로 상호연결하는 제1 직렬 상호연결의 상기 부분, 상기 복수의 교정 노드들을 직렬로 상호연결하는 상기 제2 직렬 상호연결의 상기 부분 및 상기 복수의 연결 노드들을 직렬로 상호연결하는 상기 제3 직렬 상호연결의 상기 부분은 전기적으로 매칭된다.
일반적으로, 또 다른 측면에서, 본 발명은 제1 노드, 제2 노드, 직렬 상호연결 시스템에 의해 전기적으로 직렬로 연결된 복수의 교정 노드들 및 상기 복수의 직렬로 연결된 교정 노드들에 대응하는 복수의 연결 노드들을 갖는 직렬 상호연결 시스템 -상기 복수의 연결 노드들은 상기 직렬 상호연결 시스템에 의해 전기적으로 직렬로 연결됨 -; 상기 직렬 상호연결 시스템의 상기 제1 노드 및 상기 제2 노드에 전기적으로 연결되어 상기 제1 노드 및 상기 제2 노드에서 감지된 신호들의 크기들의 곱을 결정하는 크기 검출기; 복수의 스위칭 제어 신호 소스들 -각 스위칭 제어 신호 소스는 상기 복수의 교정 노드들 중 상이한 대응하는 하나에 연결됨 -; 및 컨트롤러 시스템을 포함하는 장치를 특징으로 한다. 상기 컨트롤러 시스템은 상기 복수의 교정 노드들 각각에 대해, 교정 노드에 대한 상기 스위칭 제어 신호 소스로 하여금 대응하는 참조 신호를 상기 교정 노드에 주입하게 하는 단계 및 상기 대응하는 참조 신호가 상기 교정 노드에 주입되는 동안 상기 크기 검출기로 하여금 상기 제1 노드 및 상기 제2 노드에 나타나는 신호들의 크기들의 곱을 결정하게 하는 단계를 포함하는 측정 절차를 수행하는 단계; 상기 복수의 교정 노드들에 대해 결정된 크기 곱들로부터 상기 복수의 교정 노드들 각각에 대해 크기 정정들을 계산하는 단계 및 상기 복수의 교정 노드들에 대해 계산된 크기 정정들을 상기 대응하는 복수의 교정 노드들에 적용하는 단계를 수행하도록 프로그램된다.
다른 실시예들은 상기 제1 노드에 연결된 스위칭 제어 제1 신호 소스를 포함하고, 상기 컨트롤러 시스템은 상기 스위칭 제어 제1 신호 소스로 하여금 제1 참조 신호를 상기 제1 노드에 주입하게 하는 단계 및 상기 제1 참조 신호가 상기 제1 노드에 주입되는 동안 상기 크기 검출기로 하여금 상기 주입된 제1 참조 신호 및 상기 제2 노드에 나타나는 신호의 크기들의 곱을 결정하게 하는 단계를 더 수행하도록 프로그램되고, 상기 복수의 교정 노드들 각각에 대해 크기 정정들을 계산하는 단계는 상기 제1 노드에 대해 결정된 크기 곱을 채용한다.
일반적으로, 또 다른 측면에서, 본 발명은 제1 노드, 제2 노드, 직렬 상호연결 시스템에 의해 전기적으로 직렬로 연결된 복수의 교정 노드들 및 상기 복수의 직렬로 연결된 교정 노드들에 대응하는 복수의 연결 노드들을 갖는 직렬 상호연결 시스템 -상기 복수의 연결 노드들은 상기 직렬 상호연결 시스템에 의해 전기적으로 직렬로 연결됨 -; 상기 직렬 상호연결 시스템의 상기 제1 노드 및 상기 제2 노드에 전기적으로 연결되어 상기 제1 노드 및 상기 제2 노드에서 감지된 신호들의 크기들의 곱을 결정하는 크기 검출기; 상기 복수의 연결 노드들 중에서 각 연결 노드를 상기 복수의 교정 노드들 중에서 대응하는 상이한 교정 노드에 스위칭 가능하게 전기적으로 연결시키는 복수의 스위치들; 및 컨트롤러 시스템을 포함하는 장치를 특징으로 한다. 상기 컨트롤러 시스템은 상기 복수의 교정 노드들 각각에 대해, 교정 노드에 대한 스위치로 하여금 상기 대응하는 연결 노드로부터의 대응하는 참조 신호를 상기 교정 노드에 주입하게 하는 단계 및 상기 대응하는 참조 신호가 상기 교정 노드에 주입되는 동안 크기 검출기로 하여금 상기 제1 노드 및 상기 제2 노드에 나타나는 신호들의 크기들의 곱을 결정하게 하는 단계를 포함하는 측정 절차를 수행하는 단계; 상기 복수의 교정 노드들에 대해 측정된 크기 곱들로부터 상기 복수의 교정 노드들 각각에 대해 크기 정정들을 계산하는 단계; 및 상기 복수의 교정 노드들 각각에 대해 계산된 크기 정정들을 상기 대응하는 복수의 연결 노드들에 적용하는 단계를 수행하도록 프로그램된다.
다른 실시예들은 하나 이상의 다음 특징들을 포함한다. 상기 직렬 상호연결 시스템은 입력 노드를 더 포함하고, 상기 장치는 상기 입력 노드에 전기적으로 연결된 신호 소스를 더 포함한다. 상기 장치는 상기 입력 노드를 상기 제1 노드에 스위칭 가능하게 전기적으로 연결시키는 제1 스위치를 더 포함하고, 상기 컨트롤러 시스템은 상기 제1 스위치로 하여금 상기 입력 노드로부터의 신호를 상기 제1 노드에 주입하게 하는 단계 및 상기 입력 노드로부터의 상기 신호가 상기 제1 노드에 주입되는 동안 상기 크기 검출기로 하여금 상기 입력 노드로부터 상기 제1 노드에 주입되는 상기 신호 및 상기 제2 노드에 나타나는 신호의 크기들의 곱을 결정하게 하는 단계를 더 수행하도록 프로그램되고, 상기 복수의 교정 노드들 각각에 대해 크기 정정들을 계산하는 단계는 상기 입력 노드에 대해 결정된 크기 곱을 채용한다.
도 1은 직렬 상호연결들을 통해 코히런트 신호들의 분배를 위한 제1 방법의 단순화된 개략도(simplified schematic diagram)를 도시한다.
도 2는 가능한 PS/MP 검출기 및 컨트롤러(controller; CTR)의 단순화된 개략도를 도시한다.
도 3은 직렬 상호연결들을 통해 코히런트 신호들의 분배를 위한 제2 방법의 단순화된 개략도를 도시한다.
도 4는 직렬 상호연결들을 통해 코히런트 신호들의 분배를 위한 제3 방법의 단순화된 개략도를 도시한다.
도 5는 직렬 상호연결들을 통해 코히런트 신호들의 분배를 위한 제4 방법의 단순화된 개략도를 도시한다.
도 6은 본 명세서에서 설명된 직렬 상호연결을 교정하기 위한 알고리즘의 플로우차트이다.
도 7은 본 명세서에서 설명된 교정 기법들이 이용될 수 있는 아날로그 위상 어레이의 다이어그램이다.
도 8은 본 명세서에서 설명된 교정 기법들이 위상 어레이 안테나 시스템에 적용되는 시스템을 도시한다.
도 9는 본 명세서에서 설명된 교정 기법들이 클럭 신호를 VLSI에 분배하는 데 적용되는 시스템을 도시한다.
직렬 상호연결들을 통한 코히런트 신호 분배를 위한 제1 방법
직렬 상호연결들을 통해 큰 전기 거리들로 코히런트 신호들을 분배하는 제1 방법은 도 1에 도시된 시스템의 도움으로 설명되겠지만, 이 방법의 원리는 도 1에 도시된 구체적인 구현보다 더 일반적이라는 것을 이해해야 할 필요가 있다. 직렬 상호연결(1a)은 두 개의 끝 포인트들(end points) X, Y를 중간 포인트들(intermediate points) A, B에 링크하며, 포인트들 A, B는 포인트들 X, Y로부터 및 서로로부터 먼 전기 거리들(far electrical distances)에 위치할 수 있다. 입력 신호들을 시스템에 제공하는 입력 신호 생성기(2)는 스위치(3)를 통해 끝 포인트 x에서 직렬 상호연결(1a)에 결합된다. 만약 스위치(3)가 켜지면, 입력 신호 생성기(2)는 직렬 상호연결(1a)을 통해 포인트들 X, A, B, Y를 포함한 직렬 링크 상 여러 포인트들로 신호들을 전송할 수 있다. 따라서, 신호 생성기(2b)는 직렬 상호연결(1a) 상 모든 포인트들에 신호들을 분배한다. 전술한 바와 같이, 이러한 방식으로 분배된 신호들의 일부 또는 전부가 코히런트(즉, 동일한 크기들 및 위상들을 가지거나, 또는 알려진 관계들(known relationships)에 관련된 크기들 및 위상들을 가짐)하다는 것이 많은 시스템들에서 유익하다.
입력 신호 생성기(2)에 의해 포인트 X에 적용되는 신호는 포인트 X에서의 신호의 위상과 비교하여 위상차
Figure 112019043318676-pct00001
및 포인트 X에서의 신호의 크기에 대한 비율이
Figure 112019043318676-pct00002
인 크기로 포인트 A에 도달한다. 이러한 신호가 더 멀리 이동하면, 포인트 A에서의 신호의 위상과 비교하여 위상차
Figure 112019043318676-pct00003
및 포인트 A에서의 신호의 크기에 대한 비율이
Figure 112019043318676-pct00004
인 크기로 끝 포인트 Y에 도달한다. 이러한
Figure 112019043318676-pct00005
,
Figure 112019043318676-pct00006
,
Figure 112019043318676-pct00007
,
Figure 112019043318676-pct00008
의 정의들에 따라 그리고 신호들이 포인트 X에서 포인트 Y로 전파하는 경우에, 다음과 같은 관계들이 있다.
Figure 112019043318676-pct00009
여기서,
Figure 112019043318676-pct00010
는 노드 A에서의 위상이고,
Figure 112019043318676-pct00011
는 노드 X에서의 위상이다.
Figure 112019043318676-pct00012
Figure 112019043318676-pct00013
여기서,
Figure 112019043318676-pct00014
는 노드 Y에서의 위상이다.
Figure 112019043318676-pct00015
여기서 MA는 노드 A에서의 크기이고, MX는 노드 X에서의 크기이다.
Figure 112019043318676-pct00016
여기서, MY는 노드 Y에서의 크기이다. 노드 A에서 토달 루프 딜레이(total loop delay)는
Figure 112019043318676-pct00017
와 동일하며, 이는 모든 노드들에 대해 일정(constant)하다는 것을 관찰할 수 있다. 또한, 토탈 루프 이득(total loop gain)은
Figure 112019043318676-pct00018
와 동일하며, 이는 모든 노드들에 대해 일정하다는 것을 알 수 있다.
생성기(2)가 직렬 상호연결을 통해 신호들을 모든 노드들에 분배할 때 일반적인 동작처럼, 상대량들(relative quantities)
Figure 112019043318676-pct00019
,
Figure 112019043318676-pct00020
,
Figure 112019043318676-pct00021
,
Figure 112019043318676-pct00022
및 절대량들(absolute quantities)
Figure 112019043318676-pct00023
,
Figure 112019043318676-pct00024
,
Figure 112019043318676-pct00025
, MX, MA, MY 간 관계는 신호들이 노드 X로부터 노드 Y로 전파할 때만 유효하다는 것을 알 수 있다. 직렬 상호연결(1a)을 통한 임의의 다른 신호 전파 모드들에서, 상대량들 및 절대량들 간 대응하는 관계들은 상기 관계들과 동일하지만, 상이하다(적절할 때, 역 전파에 대응하는 상이한 사인들(signs)).
이러한 분배 방법의 제1 목적은 직렬 상호연결(1a)의 전송 특성들이 직렬 상호연결(1a)의 전체 또는 일부에 걸쳐 예측 가능하다고 가정하지 않으면서 양들(quantities)
Figure 112019043318676-pct00026
및 MA를 결정하는 것이다. 또한, 포인트들 X, A, B, Y에 결합된 임의의 신호 소스들 또는 회로들이 임의의 글로벌 위상 및 크기 참조들에 액세스할 수 없고, 따라서 각각의 노드들에서의 신호들의 위상들 및 크기들이 다른 노드들에서의 위상들 및 크기들과 어떻게 관련되는지를 결정할 수단이 없다고 가정한다. 이러한 조건들은 직렬 상호연결이 이용되는 많은 실제 어플리케이션들에서 발생한다.
본 명세서에서 설명한 제1 방법에 대한 추가적인 가정은 도 1의 시스템 내 동작 주파수가 모든 노드들에 알려져 있다는 것이다. 이것은 시스템의 초기화 동안(임의의 위상/크기 교정 프로세스를 시작하기 전) 동작 주파수가 직렬 상호연결(1a)을 통해 연결 포인트 X에서 A, B, Y를 포함한 다른 연결 포인트들로 통신될 수 있기 때문에 근본적이거나 어려운 제한사항은 아니다. 이를 수행하는 한가지 방법은 시스템 초기화 동안 입력 신호 생성기(2)의 주파수에 조정될 포인트들 A, B, Y(도 1에 도시되지 않음)에서 가변 주파수 참조들(tunable frequency references)를 추가하는 것이다. 이러한 방법으로, 연결 포인트들 A, B, Y는 연결 포인트 X에서의 동작 주파수에 대한 지식을 획득하고 유지한다. 전술한 바와 같이, 포인트 X로부터 A, B, X로 동작 주파수의 지식을 전달하는 것은 간단한 반면, 직렬 상호연결(1a)에서 발생한 위상 및 크기 변화들은 이러한 어플리케이션에서 설명한 방법을 적용하기 전까지는 알 수 없는 상태로 남아 있다는 것이 강조된다.
도 1의 시스템에서 두 개의 중간 포인트들(A, B)만 이용하는 것은 이후에 소개될 다른 분배 방법들뿐만 아니라 제1 분배 방법을 설명하기에 충분하다. 그러나, 본 명세서에서 설명하는 이러한 제1 및 다른 분배 방법들은 임의의 특정 어플리케이션에 적합한 만큼 여러 중간 포인트들을 추가하더라도 유효하다. 이것은 방법들이 설명된 이후에 더욱 명백해질 것이다.
직렬 상호연결(1a)은 양 끝단들에서 적절하게 종단된 단순 전송 라인 또는 임의의 다른 수동 또는 능동 직렬 접속성(passive or active serial connectivity)일 수 있다. 직렬 상호연결(1a)에 대한 하나의 요구사항은 끝 포인트들 또는 임의의 중간 포인트들에서 반사 없이 양방향으로 신호들을 전파하는 것이다. 다른 요구사항은 중간 포인트에서 주입된 신호를 알려진 상대적 위상들 및 크기들(예컨대, 동일한 위상 및 동일한 크기들, 또는 알려진 위상차 및 알려진 크기 비)로 반대 방향으로 시작하는 컨포넌트들로 분할하는 것이다. 다시 말하면, 중간 포인트에서 직렬 상호연결(1a)에 주입된 임의의 신호는 끝 포인트들을 향하여 반대 방향으로 이동하는 컨포넌트들로 예측 가능하게 분할되는 것으로 가정되며, 이러한 컨포넌트들은 다른 중간 포인트들을 통과할 때 반사들을 생성하지 않고, 적절한 종단에 의해 완전히 흡수된다. 신호가 끝 포인트들 중 하나에 주입되면, 다른 끝 포인트를 향해 이동하는 단일 컨포넌트만 생성한다.
도 1의 시스템은 직렬 상호연결(1a)의 두 개의 끝 포인트들에 결합되고 끝 포인트들에서의 신호들 간 위상 합 및 크기 곱을 검출할 수 있는 서브시스템(4)을 더 포함한다. 이러한 이유 때문에, 서브시스템(4)은 위상-합/크기-곱 검출기 또는 PS/MP 검출기(4)로 지칭된다. PS/MP 검출기(4)는 직렬 상호연결(1a)의 끝 포인트들로부터 검출한 위상-합 및 크기-곱을 컨트롤러(CTR)(10)로 전달한다. CTR(10)은 스위치(3) 및 신호 소스들(100, 101, 102)을 독립적으로(예컨대, 별도의 디지털 어드레스들을 이용하여) 켜고, 끄기 위한 컨트롤 버스(11)를 갖는다. 이들의 신호 소스들(100, 101, 102)은 각각 연결 포인트들 X, A, B에서 직렬 상호연결(1a)에 결합되고, 어떤 상호 관계들(mutual relationships)도 없이 임의의 위상들 및 크기들을 가지나 입력 신호 생성기(2)의 신호와 동일한 동작 주파수를 갖는 것으로 가정된다. 이러한 소스들을 직렬 상호연결(1a)에 결합시키는 것은 용량성 결합기들(capacitive couplers)에 의한, 유도성 결합기들(inductive couplers)에 의한 또는 임의의 다른 비-방향성 신호 결합 방법들에 의한 직접 연결들로 수행될 수 있다.
또한, 컨트롤 버스(11)를 통해, CTR(10)은 교정 회로들(5)의 상태를 독립적으로 설정할 수 있다. 각 교정 회로(5)는 각각 연결 포인트 A 또는 B에서 직렬 상호연결(1a)에 결합되고, 이 노드로부터 신호를 수신한다. 교정 회로(5)는 수신된 신호의 위상을 시프트시키고, 크기를 스케일시키며, 노드들 A1 또는 B1에서 각각 결과 신호를 출력한다. 교정 회로(5)의 상태는 교정 회로(5)에 의해 수행된 위상 시프트 및 크기 스케일링의 양을 정의한다. 전형적인 교정 회로(5)는 프로그램 가능한 위상 시프팅 또는 위상 로테이터 회로(phase rotator circuit)를 갖는 가변 이득 증폭기(Variable Gain Amplifier; VGA)의 직렬 콤비네이션(serial combination)이다.
일반적으로, PS/MP 검출기(4) 및 CTR(10)은 아날로그, 디지털, 혼합 신호 회로들 및 가능하면 소프트웨어와 함께 이용하여 다양한 방법들로 구현될 수 있다. PS/MP 검출기(4)가 두 개의 아날로그-디지털 컨버터들(analog-to-digital converter; ADC)(41) 및 디지털 프로세서(digital processor; DP)(42)를 갖고, CTP(도 1의 10)가 디지털 컨트롤러(digital controller; DCTR)(12)인 바람직한 구현이 도 2에 도시되어 있다. DP(42) 및 DCTR(12)은 디지털 신호 프로세서(digital signal processor; DSP) 상에서 실행되는 소프트웨어로 구현된다.
두 개의 아날로그-디지털 컨버터들(ADC)(41)은 도 1의 직렬 상호연결(1a)의 끝 포인트들 X, Y로부터 수신되는 두 개의 입력 신호들(13)을 디지털화한다. 신호들(13)의 다이렉트 디지털화가 비실용적인 경우(예컨대, ADC에 대해 신호 주파수가 너무 높을 때), 다운컨버터(예컨대, 믹서)가 디지털화 전에 추가된다(도 2에 도시되지 않고, ADC 블록(41)에 포함된다고 가정). DP(42)는 두 개의 디지털화된 신호들로부터 위상 및 크기 값들을 추출하고, 위상 합 및 크기 곱을 수행한다. DCTR(12)는 직렬 상호연결(1a) 내 위상 및 크기 변화들을 검출하고 보상하기 위해 필요한 순차 컨트롤 단계들 및 계산들(sequential control steps and calculations)을 수행한다. 이러한 컨트롤 단계들 및 계산들은 다음에 설명되며, 도 2에 도시된 예시적인 구현뿐만 아니라 PS/MP 검출기(4) 및 CTR(10)의 임의의 다른 구현들에 대해 원칙적으로 유효하다.
도 1의 직렬 상호연결(1a) 내 위상/크기 변화들의 검출은 다음과 같이 수행된다. CTR(10)은 먼저 도 1의 스위치(3)를 꺼서, 입력 신호가 직렬 상호연결(1a)에 결합되는 것을 차단한다. 그 다음, CTR(10)은 신호 소스들(101, 102)이 꺼진 동안 신호 소스(100)를 켠다. PS/MP 검출기(4)는 전체적인 위상 합
Figure 112019043318676-pct00027
및 전체적인 크기 곱
Figure 112019043318676-pct00028
을 검출하고, 이러한 값들을 저장하는 CTR(10)로 이러한 값들을 전달한다. PS0 및 MP0에 대한 상기 수학식들은
Figure 112019043318676-pct00029
및
Figure 112019043318676-pct00030
이라는 사실로부터 간단하게 따른다.
다음으로, CTR(10)은 신호 소스(100)를 끄고, 신호 소스(101)를 켠다. 이 때, PS/MP 검출기(4)는 소스(101)의 신호가 직렬 상호연결(1a)을 통해 반대 방향들로 이동하는 컨포넌트들로 균등하게 분배된다고 가정하면서 위상 합
Figure 112019043318676-pct00031
및 크기 곱
Figure 112019043318676-pct00032
을 검출한다. 이들 수학식들은 소스(101)로부터의 신호의 전파 조건들로부터 및 직렬 상호연결이 상호적(reciprocal)(직렬 상호연결의 임의의 부분에 대한 위상 및 크기 변화들이 양 전파 방향들에 대해 동일함)이라는 가정으로부터 따른다. 다시 한번, PS/MP 검출기(4)는 값 PS1 및 값 MP1을 CTR(10)에 전달하고, CTR(10)은 이들을 저장한다.
현재 이용 가능한 정보에 기초하여, CTR(10)은 먼저 간단한 뺄셈 및 나눗셈에 의해 양
Figure 112019043318676-pct00033
및
Figure 112019043318676-pct00034
을 계산한다. 상대량들
Figure 112019043318676-pct00035
,
Figure 112019043318676-pct00036
,
Figure 112019043318676-pct00037
,
Figure 112019043318676-pct00038
은 두 개의 새로운 수학식들에서 제외되는 것을 알 수 있다.
Figure 112019043318676-pct00039
및 MX를 위상 및 크기에 대한 각각의 참조로서 고려해서(예를 들어,
Figure 112019043318676-pct00040
=0 및 MX=1), CTR(10)은
Figure 112019043318676-pct00041
및
Figure 112019043318676-pct00042
를 더 계산한다. 여기서, SQRT(x)는 제곱근 함수이다. 이러한 결과들에 기반하여, CTR(10)은 분명한 간단한 공식들(예컨대,
Figure 112019043318676-pct00043
;
Figure 112019043318676-pct00044
;
Figure 112019043318676-pct00045
; 및
Figure 112019043318676-pct00046
)을 통해 양
Figure 112019043318676-pct00047
,
Figure 112019043318676-pct00048
,
Figure 112019043318676-pct00049
,
Figure 112019043318676-pct00050
를 더 계산한다.
동일한 프로세스가 포인트 B에 적용되어 이러한 포인트에서 위상 및 크기인
Figure 112019043318676-pct00051
및 MB를 계산한다. 이를 위해, CTR(10)은 포인트 A와 동일한 방법을 반복해서 신호 소스(101)를 끄고, 신호 소스(102)를 켠다. 일반적으로, 직렬 상호연결(1a) 내 임의의 다른 포인트의 위상 및 크기는 이러한 방법에 의해 계산될 수 있다. 위상 안테나 어레이들(도 7 참조)과 같은 일부 어플리케이션들에서, 한 안테나 엘리먼트에서 다른 안테나 엘리먼트로(예컨대, 직렬 상호연결(1a) 상 한 포인트로부터 다른 포인트로)의 위상 및 크기의 상대적인 변화들만 관련된다. 이러한 경우들에, 신호 소스(100)는 필요하지 않고 제거될 수 있다. 신호 소스(100)의 역할은 노드 X로부터 노드 Y로 전파되는 신호에 의해 만나게 되는 직렬 상호연결(1a) 내 제1 포인트에서 신호 소스에 의해 수행된다.
CTR(10)이 상술한 방법에 따라 직렬 상호연결(1a) 상 모든 분배 포인트들에 대한 부가적인 유사량들(additional similar quantities)뿐만 아니라 값
Figure 112019043318676-pct00052
,
Figure 112019043318676-pct00053
, MA, MB를 결정한 후에, CTR(10)은 직렬 상호연결(1a)을 통한 신호 전달로 인해 포인트들 A, B(및 도 1에 도시되지 않은 다른 모든 포인트들)에서 발생하는 위상 및 크기 변화들을 반전(reverse)시키기 위해 교정 회로들(5)의 상태들을 설정한다. 원하는 결과는 입력 신호 생성기(2)의 신호가 스위치(3)를 통해 직렬 상호연결(1a)로 스위칭될 때 포인트들 A1, B2에 동일한 크기 및 동상(in phase)으로 도달하는 것이다. CTR(10)은
Figure 112019043318676-pct00054
,
Figure 112019043318676-pct00055
, MA, MB의 값들로부터 직접적으로 계산될 수 있는 적절한 값으로 교정 회로들(5)의 위상 및 크기 시프트들을 설정한다. 예를 들어, 포인트 X에 대한 포인트 A1의 균등화(equalization)는 포인트 A에 연결된 교정 회로(5) 내
Figure 112019043318676-pct00056
위상 시프트(여기서, N은 정수) 및 1/MA 크기 스케일링을 설정함으로써 성취될 수 있다. 이러한 방식으로, 포인트들 A1 및 X에서의 위상들 및 크기들은 동일해진다.
Figure 112019043318676-pct00057
위상 시프트의 추가는 실제로 인과관계 시스템(causal system)(위상이 항상 시간에 따라 진행됨)을 갖도록 교정하기 위해 필요하다. 유사하게, 포인트 X에 대한 포인트 B1의 균등화는 포인트 B에 연결된 교정 회로(5) 내
Figure 112019043318676-pct00058
위상 시프트 및 1/MB 크기 스케일링을 설정함으로써 성취될 수 있다.
이러한 제1 방법의 중요한 특성은 앞서 설명한 것처럼 소스들(100, 101, 102)의 동작 주파수를 제외하고, 임의의 파라미터들, 신호 소스들 또는 다른 컨포넌트들의 매칭이 필요하지 않다는 것이다. 분명하게, 동일한 방법이 두 개 이상의 포인트들과 직렬 상호연결들에 이용될 수 있다. 또한, 입력 신호 생성기(2)가 X와 상이한 노드에 연결되는 경우와 같이 앞서 논의된 경우 이외의 경우들에 이러한 방법을 적용하는 것은 간단하다. 이러한 다른 경우들에서, 양 값
Figure 112019043318676-pct00059
,
Figure 112019043318676-pct00060
, MA, MB 등의 검출 프로세스는 동일하지만 교정 회로들(5)에 대한 보상 상태들을 계산은 각각의 경우의 특정 전파 조건들로부터 발생하는 상이한 수학식들에 기반한다.
직렬 상호연결을 교정하기 위한 제2 방법
전술한 제1 코히런트 분배 방법의 한계는 입력 신호 생성기(2)가 직렬 상호연결(1a)을 구동하는 동안 직렬 상호연결(1a)을 통한 위상/크기 값들 검출이 불가능하다는 것이다. 게다가, 신호 소스들(100, 101 또는 102) 중 임의의 하나를 켜는 것은 입력 신호 생성기(2)로부터의 신호들의 전파를 방해하는 것이고, 후자 신호들(latter signals)은 PS/MP 검출기(4)의 출력에서 에러들을 생성할 것이다. 분명히, 이 문제는 동일한 직렬 상호연결이 신호 분배 및 위상/크기 값들 감지 모두에 이용된다는 사실의 결과이다. 따라서, 직렬 상호연결(1a)의 교정을 반복 또는 재검사할 필요가 있는 경우, 생성기(2)는 스위치(3)를 끔으로써 직렬 상호연결(1a)로부터 분리되어야 한다. 일부 어플리케이션들에서는 허용되지 않는다. 예를 들어, 만약 직렬 상호연결(1a)이 라이브 통신 네트워크에서 이용되는 신호들을 전달하는 경우, 입력 신호 생성기(2)를 스위치 오프하는 것은 통신을 방해한다. 그러나, 필드 동작 조건들은 위상/크기 교정 프로세스의 반복을 필요로 하는 직렬 상호연결(1a)의 전송 특성들을 변경시킬 수 있다. 제1 방법은 직렬 상호연결의 동작을 중단시키지 않고 직렬 상호연결을 교정할 가능성을 제공하지 않는다.
다음에 설명된 제2 코히런트 분배 방법은 제1 방법의 상기 결점을 해결한다. 제2 방법은 도 3에 도시된 시스템의 도움으로 설명될 것이지만, 이 방법의 원리는 도 3에 도시된 구현보다 더 일반적이다. 제2 방법은 단일 직렬 상호연결을 이용하는 대신 두 개의 매칭된 직렬 상호연결들, 즉 직렬 상호연결(1), 직렬 상호연결(1a)을 이용한다. 매칭된 상호연결들에 의해, 이들은 직렬 상호연결(1) 상 섹션 X 내지 W 및 직렬 상호연결(1a) 상 섹션 X' 내지 W'에 대해 각각 전파 특성들이 실질적으로 동일함을 의미한다. 매칭된 직렬 상호연결들의 간단한 실용적인 구현은 서로 근접하게(평행한) 배치된 대칭형 레이아웃들(symmetric layouts)을 이용하는 저비용 인쇄 회로기판(printed circuit board; PCB) 상의 매칭된 전송 라인들에 의한다.
도 3의 시스템 및 도 1의 시스템 간 주요 차이점은 감지 직렬 상호연결(sensing serial interconnection) 및 분배 직렬 상호연결 간 분리이다. 직렬 상호연결(1a)은 PS/MP 검출기(4) 및 소스들(100, 101, 102)을 채용하는 제1 방법에서 이용된 것과 동일한 절차에 의해 포인트들 X', A', B', Y'에서 위상들 및 크기들을 감지하는 데 이용된다. 입력 신호 생성기(2)는 이러한 생성기로부터 신호들을 포인트들 X, A, B, W를 포함하는 직렬 상호연결(1) 내 모든 포인트들로 전달하는 직렬 상호연결(1)을 구동한다. 센싱 동작이 직렬 상호연결(1a)에서 수행되므로, 직렬 상호연결(1)으로부터 입력 신호 생성기(2)를 분리하기 위한 스위치가 필요하지 않다.
직렬 상호연결(1a) 내 포인트들 X', A', B', W'은 신호 전달 관점에서 포인트들 X, A, B, W와 동등하도록 선택된다. 두 개의 직렬 상호연결들이 매칭되는 것으로 가정하기 때문에 이러한 선택이 가능하다. 따라서, 직렬 상호연결(1a) 내 임의의 포인트에서 위상 및 크기 값들은 직렬 상호연결(1) 내 등가 포인트의 위상 및 크기 값들과 동일하며, 생성기(1, 100)가 동일한 위상들 및 크기들을 갖는다고 가정한다. 따라서, 직렬 상호연결(1a)에서 감지된 위상 및 크기 값들은 직렬 상호연결(1)을 교정하는 데 이용될 수 있다. 실제 교정은 제1 방법에 따라 이용된 것과 동일한 절차를 이용하여 CTR(10) 및 교정 회로(5)로 수행된다. 분명하게, 도 3의 시스템은 입력 신호 생성기(2)로부터의 신호들의 흐름을 방해하지 않으면서 필요에 따라 동작 직렬 상호연결(1)을 교정할 수 있다. 추가적으로, 입력 신호 생성기(2)의 주파수는 등가 포인트들 X', A', B', Y'에 각각 물리적으로 근접한 모든 포인트들 X, A, B, Y에서 자동으로 이용 가능할 수 있다.
직렬 상호연결을 교정하는 제3 방법
전술한 제1 및 제2 분배 방법들 모두에서, 직렬 상호연결 상 포인트들에서의 위상 및 크기 값들을 감지하는 것은 각각의 포인트들로부터 직렬 상호연결을 통해 양방향으로 신호들을 전송함으로써 수행된다. 앞서 지적한 바와 같이, 임의의 포인트들에서 신호들의 반사가 없어야 하는 것이 중요하며, 그렇지 않으면 감지 오류가 발생한다. 반사들은 실제 예측하기 어려운 방식들로 제1 방법에 대한 설명에 제공된 수학식들을 변경하는 정상파 패턴들(standing wave patterns)을 생성한다. 유해한 반사들(detrimental reflections)이 실제 발생할 수 있는 가장 중요한 포인트들은 도 3의 시스템 내 끝 포인트들 X, W, X', Y'이다. 이러한 반사들은 직렬 상호연결들을 종단시키는 불완전 매칭 네트워크들에 의해 트리거된다. 이러한 매칭 네트워크들은 직렬 상호연결을 통해 전파되는 신호들의 전체 전력을 흡수해야 하기 때문에, 작은 매칭 에러들조차도 여전히 성가신 반사들을 만들 수 있다. 끝 포인트들과 달리, 도 3의 중간 포인트들 A, B, A', B'은 결합기들이 작은 미스매치들이 존재하더라도 자연스럽게 반사들을 감소시키는 낮은 결합 계수들로 설계될 수 있으므로, 중요한 반사들을 생성하는 경향이 적다. 제1 및 제2 교정 방법들에 대해, 끝-포인트 반사들의 문제는 우수한 종단들을 이용해서만 완화될 수 있다.
다음에 설명되는 제3 코히런트 분배 방법은 일부 반사들이 직렬 상호연결의 끝 포인트들에서 발생하는 것이 허용되는 경우에 대한 제1 및 제2 분배 방법들의 컨셉들을 확장한다. 끝단들에서 본질적으로 완벽하게 매칭하는 직렬 상호연결들을 구축하는 것(실질적으로 제로 반사들)은 끝단들에서 완벽하지는 않지만 괜찮은 매칭하는 직렬 상호연결들을 구축하는 것보다 어렵고 비용이 많이 들어가기 때문에, 이러한 방법은 실제로 중요하다. 이러한 제3 방법은 도 4에 도시된 시스템의 도움으로 설명될 것이다. 그러나, 이러한 방법의 원리는 도 4에 도시된 것보다 더 일반적이다.
도 4의 시스템은 무지향성 결합기들보다는 세 개의 매칭된 직렬 상호연결들 및 방향성 결합기들을 이용한다. 방향성 결합기는 특정 방향으로 전파하는 신호들만을 결합하고, 다른 방향으로 전파하는 신호들은 무시한다. 직렬 상호연결(1)은 입력 신호 생성기(2)의 신호들을 포인트들 A, B로 전달한다(이전과 같이, 일반성을 잃지 않고 두 포인트들만 고려된다). 교정 회로(5)는 직렬 상호연결(1) 상에서 왼쪽에서 오른쪽으로 전파하는 임의의 신호를 결합하도록 배열된 방향성 결합기들을 통해 이러한 신호들을 수신한다. 방향성 결합기들을 이용하는 이점은 오른쪽에서 왼쪽으로 되돌아 오는 끝 포인트 W로부터의 임의의 반사들이 결합기들에 의해 무시되고(상당히 감쇠됨), 교정 회로(5)에 들어가지 않는다는 것이다. 이것은 기본적으로 포인트 W에서 완벽한 종단을 갖는 것과 같다. 포인트 W로부터의 반사들이 포인트 X에 도달하고, 포인트 X에서의 종단이 완벽하지 않은 경우, 포인트 W로부터의 반사들은 왼쪽에서 오른쪽 방향으로 다시 반사된다. 이론적으로, 이러한 2차 반사들은 교정 회로들(5)에 들어가기 때문에 시스템에서 위상 및 크기 에러들을 생성한다. 그러나, 실제로, 입력 신호 생성기(2)의 신호가 직렬 상호연결(1)을 통해 순방향, 역방향 및 다시 순방향으로 전파될 때, 이러한 긴 경로 상 손실과 끝 포인트들(우리는 완벽하지는 않지만 합리적으로 괜찮은 종단들을 가정한다)에서의 전력 흡수는 대게 잔여 유해한 반사들(remaining detrimental)을 하찮은 레벨들로 감소시킨다.
직렬 상호연결(1)을 통한 위상 및 크기 변화들의 감지는 제1 및 제2 방법들과 마찬가지로 수행되지만, 두 개의 매칭된 직렬 상호연결들(직렬 상호연결(1b) 및 직렬 상호연결(1c)) 및 방향성 결합기들을 이용함으로써 수행된다. 직렬 상호연결(1b)은 포인트들 X' 및 W' 사이의 섹션에서 왼쪽에서 오른쪽으로만 신호들을 전달하고, 직렬 상호연결(1c)은 포인트들 X'', W'' 사이의 섹션에서 오른쪽에서 왼쪽으로만 신호들을 전달한다. 포인트들 X, A, B, W의 세트는 포인트들 X', A', B', W'의 세트와 동등하며, 또한 직렬 상호연결들(1, 1b, 1c)이 섹션들 A to W, A' to W', A'' to W'' 상에 매칭되기 때문에 포인트들 X'', A'', B'', W''의 세트에도 동등하다. 이러한 실시예에서, 각각의 연결 포인트들 X', A', B' 및 연결 포인트들 X'', A'', B''은 서로 전기적으로 연결되어 노드들을 나타냄으로써, 연결 포인트들 X', X''이 한 노드를 나타내고, 연결 포인트들 A', A''이 다른 한 노드를 나타내고, 연결 포인트들 B', B''이 또 다른 한 노드를 나타낸다. 신호 소스들(100, 101, 102)은 동일한 신호들을 직렬 상호연결들(1b, 1c)에 주입한다. 섹션들 X to W, X' to W', X'' to W''이 매칭되므로, 직렬 상호연결들(1b, 1c)에서 감지된 위상 및 크기 변화들이 직렬 상호연결(1)을 교정하는 데 이용될 수 있다. 제1 및 제2 분배 방법들과 비교하여, 추가적인 이점은 과도하지 않은 직렬 상호연결들(1, 1b, 1c)에서의 임의의 반사들이 실질적인 에러들을 발생시키지 않는다는 것이다.
직렬 상호연결을 교정하는 제4 방법
전술한 제2 및 제3 코히런트 분배 방법들에서, 일력 신호 생성기(2)의 신호를 분배하는 데 이용되는 직렬 상호연결(1)과 상이한 직렬 상호연결들 상의 포인트들에서 위상들과 크기들을 감지한다. 결과적으로, 직렬 상호연결들(1a, 1b, 1c)을 통해 이용되는 교정 신호들은 직렬 상호연결(1)을 통해 분배되는 신호들과 상이할 수 있다. 예를 들어, 만약 입력 신호 생성기(2)의 신호가 대역통과 변조 신호(예컨대, 전형적인 통신 신호)인 경우, 직렬 상호연결들(1a, 1b, 1c) 상 교정 신호들은 단일 무-변조 톤일 수 있다. 이러한 톤의 주파수는 시스템에서 이용되는 모든 주파수들에서 직렬 상호연결들의 전송 특성들(위상 및 크기 변화들)이 동일하거나 또는 고려되는 주파수들의 세트 내의 한 주파수에서 유효한 값들로부터 도출될 수 있어야 한다. 보통, 이것은 톤의 주파수가 대역통과 변조 신호의 주파수들에 충분히 근접하고, 대역통과 변조 신호의 대역폭이 리미트 내에 있는 경우에 해당한다.
일부 경우들에서, 입력 신호 생성기(2)의 신호들은 또한 교정 신호들로서 이용될 수 있다. 간단한 예시는 입력 신호 생성기(2)가 CW(continuous wave) 신호를 생성할 때의 LO(local oscillator) 분배이다. 그러한 경우들에서, 제3 방법이 도 5에 도시된 바와 같이 변조되어 제4 방법이 획득될 수 있다. 보다 구체적으로, 직렬 상호연결들(1, 1b)은 입력 신호 생성기(2)의 신호를 전달하고, 동시에 제3 방법(도 4 참조)에서 직렬 상호연결(1b)의 교정 기능을 수행하는 직렬 상호연결(1d)에 의해 대체된다. 스위치들(600, 601, 602) 및 신호 주입 회로들(700, 701, 702)은 교정을 위해 입력 신호 생성기(2)로부터의 신호를 이용하는 능력을 제공하기 위해 추가된다. 스위치들(600, 601, 602)은 CTR(10)에 의해 제어된다. 신호 주입 회로들(700, 701, 702)은 각각의 스위치들(600, 601, 602)이 직렬 상호연결(1d)이 켜질 때 직렬 상호연결(1c) 상 대응하는 포인트로부터 신호들을 수신하여 직렬 상호연결(1d)에 주입한다. 포인트들 X'', A'', B''에 주입된 신호들의 위상들 및 크기들은 알려진 관계들에 있는 포인트들 X, A, B에서의 신호들의 위상들 및 크기들 각각과 관련되어야 한다(예컨대, 만약 이들이 직렬 상호연결의 매칭된 부분인 경우). 예를 들어, 포인트들 X'', A", B''에 주입된 신호들이 포인트들 X, A, B에서 직렬 상호연결(1) 상의 신호들과 동일한 위상들 및 크기들을 가질 수 있다. 포인트들 X'', A'', B''에서의 유해한 반사들을 최소화하기위한 더 나은 선택은 감소된 크기들의 신호들을 주입하는 것이다.
도 5에 도시된 제4 방법의 동작은 전술한 다른 방법들의 동작을 모방한 것으로, 이 경우 CTR(10)은 신호 소스들(100, 101, 102)(도 1, 2, 4 참조)을 켜고 끄는 대신에 다른 방법들의 동일한 기법에 따라 스위치들(600, 601, 602)을 켜고 끈다. 만약 포인트들 X'', A'', B''에 주입된 신호들이 각각 포인트들 X, A, B에서의 신호들과 동일하면, 제1 방법에 의해 이용된 다양한 위상들 및 크기들 간 관계들을 설명하는 수학식들이 제4 방법에 대해서도 유효하다. 하지만, 만약 포인트들 X'', A'', B''에 주입된 신호들이 각각 포인트들 X, A, B에서의 신호들과 상이한 관계를 가진다면, 다양한 위상들 및 크기들 간 관계들을 설명하는 수학식들은 이에 따라 변경된다. 어쨌든, 수학식들은 간단한 기본 대수학(elementary algebra)으로 풀 수 있다.
일반화
직렬 상호연결을 통한 코히런트 신호 분배를 위해 전술한 네 개의 방법들로 시작하여, 다른 가능성들이 도출될 수 있다. 예를 들어, 만약 제2 직렬 매칭 상호연결이 도입되면, 제1 방법은 방향성 결합기들에 적용될 수 있다. 이는 스위치들(600, 601, 602) 및 신호 주입 회로들(700, 701, 702)을 이용하는 대신에 동일한 신호들을 두 개의 직렬 상호연결들에 주입하는 신호 소스들(100, 101, 102)과 함께 도 5의 제4 방법의 직렬 상호연결들(1c, 1d)을 이용하는 것과 동등하다. 제1 방법의 경우와 마찬가지로, 이러한 변형은 입력 신호 생성기(2)의 신호들을 동시에 교정 및 분배할 수 없다.
우리는 이미 논의된 네 개의 방법들이 CW 신호들보다 복잡한 신호들에 이용될 수 있다고 언급했다. 예를 들어, 제4 방법은 변조된 대역통과 신호와 함께 적용될 수 있다. 이러한 경우에서, PS/MP 검출기는 CW 신호들이 이용될 때 적용되는 것과 상이한 적절한 신호 처리 기법들을 수행해야 한다. 유사하게, 다른 기법들은 교정 프로세스에서 노이즈를 감소시키고 이에 따라 교정의 정밀도를 증가시키기 위해, 신호 소스들(100, 101, 102)에 의해 제공되는 적절하게 변조된 교정 신호들을 이용할 수 있다.
프로그램된 컨트롤러
예시적인 실시예를 도시하는 도 6을 참조하면, 컨트롤러(또는, 프로세서 시스템)는 직렬 상호연결 시스템을 교정하는 동작들을 수행하도록 프로그램된다.
먼저, 컨트롤러는 (필요한 경우) 스위치로 하여금 시스템에서 신호 소스를 차단한다. 신호 소스가 차단된 상태에서, 컨트롤러는 참조 신호가 직렬 상호연결 시스템의 일단에서 제1 노드로 주입되게 한다(1000). 일부 실시예들에서, 이러한 노드는 신호 소스가 연결되는 노드와 동일하다. 참조 신호가 제1 노드에 주입되는 동안, 컨트롤러는 검출기로 하여금 주입된 참조 신호 및 직렬 상호연결 시스템(1010)의 제2 끝 노드에 나타나는 신호의 위상 합 및 크기 곱을 측정하게 한다(1010). 컨트롤러는 이러한 측정들을 메모리에 기록하여 교정 프로세스가 끝날 때 이용할 수 있다.
이러한 초기 측정들을 수행한 후에, 컨트롤러는 직렬 상호연결 시스템을 따라 각 노드에 다음 동작들을 수행한다. 소스 신호가 차단된 상태에서, 컨트롤러는 노드를 선택하고(1020), 참조 신호가 선택된 노드에만 주입되게 한다(1030). 다시 말해서, 선택된 노드를 제외한 임의의 노드들에 참조 신호들이 주입되지 않는다. 참조 신호가 선택된 노드에 주입되는 동안, 컨트롤러는 검출기로 하여금 제1 노드에 나타나는 신호 및 직렬 상호연결 시스템의 제2 끝 노드에 나타나는 노드의 위상 합 및 크기 곱을 측정하게 한다(1040). 컨트롤러는 이러한 측정들을 메모리에 기록하여 교정 프로세스가 끝날 때 이용한다.
이러한 절차는 모든 노드들에 대해 측정들이 이루어지고 기록될 때까지 시스템 내 각 노드에 대해 반복된다.
모든 노드들에 대해 절차가 완료되면, 컨트롤러는 제1 노드 및 복수의 직렬로 연결된 노드들에 대해 측정된 위상 합들 및 크기 곱들을 이용하고, 복수의 직렬로 연결된 노드들 각각에 대한 위상 및 크기 정정들을 계산한다(1060). 이러한 계산은 전술한 바와 같이 수행된다.
컨트롤러가 직렬 연결된 노드들 모두에 대해 위상 및 크기 정정들을 계산한 후에, 컨트롤러는, 예를 들어, 위상 로테이터들 및 이득 증폭기를 적절하게 그리고 계산된 정정들에 따라 조정함으로써, 이러한 정정들을 직렬로 연결된 노드들에 적용한다(1070).
컨트롤러가 이러한 동작들의 세트를 완료하면, 직렬 상호연결은 교정된다. 환경 조건들이 변하거나 또는 단순히 시간이 경과함에 따라, 상호연결이 교정에서 벗어나기 때문에, 절차를 반복해야 한다. 컨트롤러는 일부 미리 선택된 딜레이에서 주기적으로 또는 교정으로부터 벗어날 수 있는 변화들을 검출하면(예컨대, 온도 및/또는 습도 변화) 다음 교정 프로세스를 트리거할 수 있다(1080).
위상 어레이 안테나 시스템 설계로의 어플리케이션
코히런트, 위상-동기화 및 동일 크기 신호들을 분배하기 위한 전술한 접근법들은 아날로그 및 디지털 위상 어레이 안테나 시스템들을 설계하는 데 특히 적용될 수 있다. 이러한 컨셉들이 적용될 수 있는 액티브 아날로그 위상 어레이의 예시가 도 7에 도시되어 있다. 이러한 아키텍처는 미국 특허 제8,611,959호에 설명된 아키텍처들과 유사하며, 그 내용은 여기에 참고로 포함된다.
액티브 안테나 어레이는 그리드 상에 배치된 복수의 안테나 엘리먼트들(150)을 포함하며, 이들은 선형, 평면형 또는 표면과 등각성(conformal)일 수 있다. 안테나 엘리먼트들의 물리적 분리는 어레이의 동작 주파수에 관련되어 있으며, 종종 전송되거나 수신되는 신호들의 평균 파장의 절반에 해당된다. 어레이가 낮은 사이드 로브들(low side lobes)로 좁은 빔들을 생성하는 데 필요하다. 전형적인 어레이들이 많은 수의 엘리먼트들을 가지고 있기 때문에, 근본적으로 큰 전기 시스템들이다. 다시 말해서, 어레이 시스템의 사이즈는 이용된 무선 주파수(Radio Frequency; RF) 파장들에 비해 크다.
액티브 안테나 어레이는 다중 액티브 Tx/Rx 모듈들(234)을 포함한다. 각 Tx/Rx 모듈(234)은 송신을 위한 안테나 엘리먼트들(150) 중 대응하는 하나를 구동하고, 수신을 위한 대응하는 안테나 엘리먼트(150)로부터 신호들을 수신한다. 그 목적으로, 각 Tx/Rx 모듈(234)은 증폭기들, 필터들, 조정 가능한 위상 시프터들(30), 조정 가능한 이득 스테이지들(40) 및 믹서들(70)을 포함한다. 분배/집성(aggregation) 네트워크(50)는 Tx/Rx 모듈들(234)에 IF 신호들을 분배하고, Tx/Rx 모듈들(234)로부터 수신된 IF 신호들을 집성한다. 또 다른 분배 네트워크, 즉 LO 분배 네트워크(60)는 LO 신호 소스(80)로부터 Tx/Rx 모듈들(234)로 LO 신호를 분배한다. 각 Tx/Rx 모듈(234) 내 믹서(7)는 분배된 LO 신호를 이용하여 아날로그 송신 IF 신호를 RF로 상향 변환(up-convert)하고, 분배된 LO 신호를 이용하여 수신된 RF 신호를 IF로 하향 변환(down-convert)한다. 설명된 실시예에서 위상 시프터들(30)(위상 로테이터들로도 지칭됨)은 LO 신호 경로에 위치된다. 정현파 신호(sinusoidal signal)의 위상을 시프팅하는 것이 변조된 신호의 위상을 시프팅하는 것보다 훨씬 쉽기 때문에, 이러한 컨포넌트들을 훨씬 쉽게 설계할 수 있다.
예시의 단순화를 위해, 분배/집성 네트워크(50)는 단일 네트워크로 도시된다. 설명된 실시예에서는 실제로 두 개의 서로 구분된 네트워크들, 즉 Tx/Rx 모듈들(234)에 IF 신호를 분배하기 위한 네트워크 및 Tx/Rx 모듈들(234)로부터 수신된 IF 신호들을 집성하기 위한 네트워크이다. 유사하게, 설명의 단순화를 위해, Tx/Rx 모듈들(234) 내 송신 및 수신 경로들은 단일 경로로 도시된다. 설명된 실시예에서는 서로 구분된 경로들, 즉 IF 신호를 RF로 상향 변환하고 해당 RF 신호를 대응하는 안테나 엘리먼트(150)로 전달하기 위한 하나의 경로 및 안테나 엘리먼트(15)으로부터 수신된 RF를 IF로 하향 변환하고 해당 수신된 IF 신호를 분배/집성 네트워크(50)의 집성 네트워크 부분으로 전달하기 위한 다른 경로이다.
어레이 시스템은 송신 측 및 수신 측을 갖는 IF 스테이지(90) 및 기저대역 프로세서(200)를 더 포함한다. 송신 동안, 기저대역 프로세서(200)는 IF 스테이지(90)의 송신 측으로 디지털 신호를 전송하며, IF 스테이지(90)는 디지털-아날로그 컨버터들(digital-to-analog converters) 및 필터들을 이용하여 이러한 신호를 아날로그 IF 신호로 변환하고, IF 신호를 모든 Tx/Rx 모듈들(234)에 차례로 분배하는 분배/집성 네트워크(50)의 송신 측의 입력에 해당 아날로그 IF 신호를 인가한다. 수신 동안, 분배/집성 네트워크(50)의 수신 측으로부터 집성된 수신된 IF 신호는 IF 스테이지(90)의 수신 측에 전달되고, IF 스테이지(90)는 수신된 IF 신호를 디지털로 변환하여 기저대역 프로세서(200)로 전달한다.
스테이지(90)를 통과하는 IF 신호들이 기저대역 신호들(제로 IF)인 경우, IF 스테이지들(90) 및 믹서들(70)은 콤플렉스 블록들(complex block), 즉 동상(in-phase) (I) 및 복소(quadrature) (Q) 신호들을 처리한다. 본 논의에서, 우리는 논-제로 IF 값들(즉, 비 I/Q 프로세싱)을 가정하였으나, 제로 IF 경우들에도 본 논의가 유효하다.
Tx/Rx 모듈들(234) 내 위상 시프터들(30) 및 이득 스테이지들(40)의 세팅을 개별적으로 및 독립적으로 설정 및/또는 변경하기 위한, 두 개의 컨트롤 블록들, 즉 G CTR(110) 및
Figure 112019043318676-pct00061
CTR(120)이 있다. 이것은 전형적으로 디지털 컨트롤 버스들에 의해 수행된다.
기저대역 프로세서(200)(또는 단순화를 위해 도시되지 않은 일부 다른 디지털 컨트롤러)에서 동작하는 프로그램은 컨트롤 블록들(110, 120)을 구동시킨다. 모든 안테나 엘리먼트들에 대한 위상 및 이득 값들의 각 세트는 좁은 빔 또는 보다 복잡한 형상과 같은 특정 방사 패턴을 구현하고, 전술한 바와 같이 계산된 교정 정정들을 구현한다. 이들 위상 및 크기 값들의 세트들을 적절히 변경함으로써, 어레이 방사(array radiation)는 이동 가능한 타겟을 트래킹하고, 빔 스캐닝, 패닝(빔 크기 변경) 등과 같은 개선된 기능들을 구현하도록 형상화된다.
전술한 교정 기법들은 위상 어레이 안테나 시스템과 같은 LO 분배 네트워크들은 물론 Tx/Rx 분배 네트워크들에도 적용될 수 있다.
위상 어레이 안테나 시스템 교정으로의 어플리케이션
직렬 상호연결을 교정하기 위한 상술된 접근법들은 또한 위상 어레이 교정에 특히 적용된다. 이러한 어플리케이션의 예시가 도 8의 다이어그램에 표시된다. 이러한 다이어그램의 위상 어레이 시스템은 기저대역 프로세서(200), 어레이 프레임(201) 및 복수의 안테나 엘리먼트들(150)에 결합된 복수의 Rx/Rx 모듈들(235)로 구성된다. Tx/Rx 모듈들(235)은 도 7의 블록들(234)과 유사한 표준 무선 주파수(RF) 모듈들이다. 어레이 프레임(201)은 위상 어레이의 특정 구현에 필요한 모든 회로들을 포함하는 블록이다. 예를 들어, 도 7의 아날로그 위상 어레이의 경우, 어레이 프레임(201)은 네트워크(50), 네트워크(60), LO 신호 소스(80), IF 스테이지(90) 및 컨트롤 블록들(110, 120)을 포함한다. 디지털 위상 어레이의 경우, 어레이 프레임(201)은 복수의 데이터 컨버터들 및 필터들, 샘플링 클럭 회로들, 디지털 전송 회로들 등을 포함한다. 여기에서 설명된 어플리케이션은 아날로그, 디지털 또는 하이브리드(부분 아날로그 및 부분 디지털)의 모든 유형의 위상 어레이에 유효하다.
일반적으로, 임의의 위상 어레이의 실제 구현은 송신 모드에서 기저대역 프로세서(200)로부터 안테나 엘리먼트들(150)까지의 모든 신호 경로들 및 수신 모드에서 안테나 엘리먼트들(150)로부터 기재대역 프로세서(200)까지의 모든 신호 경로들이 전파 위상 시프트 및 크기 변화의 관점에서 본질적으로 동일하다는 것을 요구한다. 이것은 교정 없이는 달성하기 어렵다. 전술한 방법들에 따라 교정된 직렬 상호연결 시스템(202)은 이러한 목적으로 이용될 수 있다. 이것은 도 8에 도시된다. 결합기들(21)은 안테나들(150)을 직렬 상호연결 시스템(202)에 결합시킨다. 후자는 도 1, 도 3, 도 4 또는 도 5의 예시들에 따라 교정에 필요한 모든 회로들을 포함한다. 기저대역 프로세서(200)는 직렬 상호연결 시스템(202)을 제어하고, 컨트롤/통신 수단들(203)을 통해 직렬 상호연결 시스템(202)과 통신한다.
위상 어레이 전송 서브시스템의 교정을 위해, 기저대역 프로세서(200)는 모든 안테나 엘리먼트들에 순차적으로(즉, 한번에 하나의 안테나) 위상 어레이를 통해 교정 신호들을 전송하고, 직렬 상호연결 시스템(202)으로부터 각각의 신호들을 다시 수신한다. 이러한 신호들은 결합기들(21)을 통해 상호연결 시스템(202)에 결합된다. 모든 위상 및 크기 변화 값들에 기초하여 기저대역 프로세서(200)가 이러한 프로세스를 통해 획득하고, 직렬 상호연결 시스템이 교정되기 때문에, 기저대역 프로세서(200)는 기저대역 프로세서로부터 각 안테나 엘리먼트들로의 위상 어레이를 통한 전송 경로들 간 위상 및 크기의 차이들을 계산한다. 이러한 계산된 값들을 이용하여, 기저대역 프로세서(200)는 각각의 송신 경로의 위상 및 크기를 적절하게 조정하여 이들을 동일하게 한다.
위상 어레이 수신 서브시스템의 교정을 위해, 기저대역 프로세서(200)는 모든 안테나 엘리먼트들에 순차적으로(즉, 한번에 하나의 안테나) 직렬 상호연결 시스템(202)을 통해 교정 신호들을 전송하고, 위상 어레이를 통해 각각의 신호들을 다시 수신한다. 이러한 신호들은 결합기들(21)을 통해 위상 어레이에 결합된다. 모든 위상 및 크기 변화 값들에 기초하여 기저대역 프로세서(200)는 이러한 프로세스를 통해 획득하고, 직렬 상호연결 시스템이 교정되기 때문에, 기저대역 프로세서(200)는 각 안테나 엘리먼트들로부터 기저대역 프로세서로의 위상 어레이를 통한 수신 경로들 간 위상 및 크기의 차이들을 계산한다. 이러한 계산된 값들을 이용하여, 기저대역 프로세서(200)는 각각의 수신 경로의 위상 및 크기를 적절하게 조정하여 이들을 동일하게 한다.
집적 회로들 또는 회로 기판들의 클럭 분배로의 어플리케이션
직렬 상호연결을 통해 신호들의 코히런트 분배를 위한 전술한 접근법들의 또 다른 어플리케이션은 클럭 분배를 위한 것이다. VLSI(Very Large Scale Integration) 직접 회로들에서, 위상 에러들이 적은 고속 클럭 분배는 우수한 동적 동작의 핵심 요소 중 하나이다. 클럭킹 트리들(clocking trees) 및 클럭킹 스파인들(locking spines)을 포함한 고속 클럭 분배를 위한 클래식 방법들은 잘 정립되어 있지만, 고전력 손실, 제한된 주파수 스케일링 가능성들 및 긴 설계 사이클들로 인해 어려움을 겪는다. 프로세서 어레이들과 같은 큰 회로 기판들에서의 고속 클럭 분배에서도 유사한 어려움들이 발생한다.
도 9는 여기에 설명된 방법들을 VLSI 또는 기판들 상의 클럭 분배에 적용할 수 있는 다이어그램을 도시한다. 분배 시스템은 클럭 생성기(900), 직렬 상호연결(901)(예컨대, 전송 라인) 및 복수의 로컬 클럭 생성 회로들(902)로 구성된다. 단순화를 위해 단일 로컬 클럭 생성 회로만이 도 9에 도시되어 있지만, 복수의 회로들(902)이 주로 다양한 포인트들에서 직렬 상호연결(901)에 연결된다. 로컬 클럭 생성 회로(902)는 로컬 부하(903)를 구동한다. 복수의 회로들(902)로부터 각 로컬 클럭 생성 회로(902)는 상이한 로컬 부하(903)를 구동한다. 일반적으로, 시스템이 물리적 및 전기적 특성들에 있어서 매우 비대칭이기 때문에, 부하들에 이 방식으로 분배된 신호들은 서로 상당히 다른 위상들을 갖는다. 직렬 상호연결(901)의 정확한 전송 특성들이 알려지지 않았고, 회로들(902)의 정확한 전기적 특성들이 알려지지 않았으며, 부하들의 정확한 값들이 알려지지 않았으므로, 이러한 위상 값들은 대체로 예측할 수 없다. 게다가, 이러한 컨포넌트들의 전기적 특성들은 온도 및 습도와 같은 동작 조건들에 따라 달라진다. 도 9의 시스템의 나머지는 전술한 새로운 방법들에 따라 부하들에서 분배된 신호들의 위상들을 측정하고 교정한다.
로컬 클럭 생성 회로(902)는 부하(903)를 구동하기 위한 버퍼(904) 및 디지털 버스(907)를 통해 중앙 디지털 컨트롤러(909)에 의해 제어되는 위상 시프터(905)를 포함한다. 디지털 컨트롤러(909)는 통과하는 클럭 신호의 위상을 충분한 해상도로 임의의 값만큼 시프트하는 것과 같이 위상 시프터(905)의 상태를 설정할 수 있다. 고해상도를 갖는 그러한 클럭 신호 위상 시프터들은 VLSI 회로들에서 일반적이고, 종종 디지털 인버터들의 간단한 체인들(디지털 유닛 딜레이들)로 구현된다. 위상 시프팅 컨트롤링 로직은 체인을 통해 총 딜레이를 변경하기 위해 원하는 개수의 인버터들을 인 또는 아웃으로 스위치하고, 따라서 출력 위상을 변경한다. 동일한 위상 시프터 집적 회로 설계가 기판들 상의 클럭 분배를 위해 도 9의 기법의 구현에 이용될 수 있다. 로컬 클럭 생성 회로(902)는 또한 디지털 버스(907)를 통해 디지털 컨트롤러(909)에 의해 제어되는 스위치(906)를 포함한다. 스위치(906)의 실제 컨트롤 라인은 간략화를 위해 도 9에 도시되어 있지 않다. 디지털 컨트롤러(909)는 시스템에서 모든 위상 시프터들(905) 및 스위치들(906)을 독립적으로 제어하는 능력(예컨대, 디지털 어드레스들을 통해)을 갖는 것으로 가정된다.
도 9의 시스템은 센싱 직렬 상호연결(908) 및 위상 가산기(910)에 의해 완성된다. 직렬 상호연결(908)은 연결된 거리 회로들(902)을 통한 직렬 상호연결과 매칭되는 것으로 가정된다. 예를 들어, 직렬 상호연결들(908, 901)은 서로 간에 구조가 동일하고 물리적으로 근접한 것으로 가정된다(예를 들어, VLSI 칩 또는 회로 기판 내부에서 병렬로 실행되는 두 개의 동일한 전송 라인들). 시스템은 다음과 같이 동작한다.
먼저, 디지털 컨트롤러는 모든 위상 시프터들(905)을 제로 위상 시프트와 같은 초기 상태로 설정한다. 그 다음, 디지털 컨트롤러(909)는 제1 로컬 콜록 발생 회로(902)로 고려되는 단일 로컬 클럭 생성 회로(902)에서 스위치(906)를 온시킨다(다른 모든 스위치들(906)은 오프임). 그 결과, 버퍼(904)의 출력 신호는 직렬 상호연결(908)에 주입되어 두 개의 경로들을 통해 반대 방향으로 위상 가산기(910)를 향해 이동한다. 위상 가산기(910)는 수신된 위상들을 가산하고, 그 결과를 저장하는 디지털 컨트롤러(909)로 그 결과를 전송한다. 그 다음, 디지털 컨트롤러는 제1 로컬 클럭 생성 회로(902)의 스위치(906)를 끄고, 제2 로컬 클럭 생성 회로로 고려되는 다른 로컬 클럭 생성 회로(902)의 스위치(906)를 켠다. 다시, 위상 가산기(910)는 새로운 도착하는 위상들을 가산하고, 그 결과를 디지털 컨트롤러로 전송한다. 그 다음, 프로세서는 모든 로컬 클럭 발생 회로들의 스위치들(906)이 켜질 때까지 반복되고, 위상 가산기(910)는 각각의 도착하는 위상들을 가산하고, 모든 결과들을 디지털 컨트롤러로 전송한다. 이러한 프로세스가 종료된 후, 디지털 컨트롤러는 출력 위상들을 동일하게 하기 위해 필요한 각 로컬 클럭 생성 회로에서의 위상 시프트들을 계산하고, 이에 따라 위상 시프터들(905)의 상태를 설정한다.
다른 실시예들은 다음의 청구항들의 범위 내에 있다.

Claims (36)

  1. 제1 노드, 제2 노드, 직렬 상호연결 시스템에 의해 전기적으로 직렬로 연결된 복수의 교정 노드들 및 상기 복수의 직렬로 연결된 교정 노드들에 대응하는 복수의 연결 노드들을 갖는 직렬 상호연결 시스템을 포함하는 방법에 있어서 -상기 복수의 연결 노드들은 상기 직렬 상호연결 시스템에 의해 전기적으로 직렬로 연결됨 -,
    상기 복수의 교정 노드들의 각 교정 노드에 대해
    대응하는 참조 신호를 상기 복수의 교정 노드들의 교정 노드에 주입하는 단계; 및
    상기 대응하는 참조 신호가 상기 복수의 교정 노드들의 상기 교정 노드에 주입되는 동안, 상기 복수의 교정 노드들의 상기 교정 노드에 대한 위상 합을 결정하는 단계 -상기 복수의 교정 노드들의 상기 교정 노드에 대한 상기 위상 합은 상기 제1 노드 및 상기 제2 노드에 나타나는 신호들의 위상들의 합임 -
    를 포함하는 측정 절차를 수행하는 단계;
    상기 복수의 교정 노드들에 대해 결정된 위상 합들로부터, 상기 복수의 교정 노드들의 각 교정 노드에 대해 위상 정정들(phase corrections)을 계산하는 단계; 및
    상기 복수의 교정 노드들의 각 교정 노드에 대해 계산된 상기 위상 정정들을 상기 대응하는 복수의 연결 노드들에 적용하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    제1 참조 신호를 상기 제1 노드에 주입하는 단계; 및
    상기 제1 참조 신호가 상기 제1 노드에 주입되는 동안, 상기 제1 노드로 주입된 상기 제1 참조 신호 및 상기 제2 노드에 나타나는 신호의 위상들의 합을 상기 제1 노드에 대해 결정하는 단계
    를 더포함하고,
    상기 복수의 교정 노드들의 각 교정 노드에 대해 위상 정정들을 계산하는 단계는
    제1 노드에 대해 상기 결정된 위상 합을 채용하는, 방법.
  3. 제1항에 있어서,
    상기 복수의 교정 노드들의 각 교정 노드에 대해 상기 측정 절차는
    상기 대응하는 참조 신호가 상기 복수의 교정 노드들의 상기 교정 노드에 주입되는 동안, 상기 복수의 교정 노드들의 상기 교정 노드에 대한 크기 곱(magnitude product)을 결정하는 단계 -상기 복수의 교정 노드들의 상기 교정 노드에 대한 상기 크기 곱은 상기 제1 노드 및 상기 제2 노드에 나타나는 신호들의 크기들의 곱(product)임 -
    를 더 포함하고,
    상기 방법은
    상기 복수의 교정 노드들에 대해 결정된 크기 곱들로부터, 상기 복수의 교정 노드들의 각 교정 노드에 대해 크기 정정들을 계산하는 단계; 및
    상기 복수의 교정 노드들의 각 교정 노드에 대해 계산된 상기 크기 정정들을 상기 대응하는 복수의 연결 노드들에 적용하는 단계
    를 더 포함하는, 방법.
  4. 제3항에 있어서,
    제1 참조 신호를 상기 제1 노드에 주입하는 단계;
    상기 제1 참조 신호가 상기 제1 노드에 주입되는 동안, 상기 주입된 제1 참조 신호 및 상기 제2 노드에 나타나는 신호의 위상들의 합 및 크기들의 곱을 상기 제1 노드에 대해 결정하는 단계
    를 더 포함하고,
    상기 복수의 교정 노드들의 각 교정 노드에 대해 위상 및 크기 정정들을 계산하는 단계는
    상기 제1 노드에 대해 상기 결정된 위상 합 및 상기 제1 노드에 대해 상기 결정된 크기 곱을 채용하는, 방법.
  5. 제1항에 있어서,
    상기 직렬 상호연결 시스템은
    상기 제1 노드, 상기 복수의 연결 노드들 및 상기 제2 노드를 직렬로 상호연결하는 제1 직렬 상호연결을 포함하고,
    상기 복수의 교정 노드들은
    상기 복수의 연결 노드들과 동일한, 방법.
  6. 제1항에 있어서,
    상기 직렬 상호연결 시스템은
    상기 제1 노드, 상기 복수의 교정 노드들 및 상기 제2 노드를 직렬로 상호연결하는 부분을 갖는 제1 직렬 상호연결 및 상기 복수의 연결 노드들을 직렬로 상호연결하는 부분을 갖는 제2 직렬 상호연결을 포함하고,
    상기 제1 직렬 상호연결 및 상기 제2 직렬 상호연결은 서로 구분되는, 방법.
  7. 제6항에 있어서,
    상기 복수의 교정 노드들을 직렬로 상호연결하는 상기 제1 직렬 상호연결의 부분 및 상기 복수의 연결 노드들을 직렬로 상호연결하는 상기 제2 직렬 상호연결의 부분은
    전기적으로 매칭되는, 방법.
  8. 제1항에 있어서,
    상기 직렬 상호연결 시스템은
    상기 제2 노드 및 상기 복수의 교정 노드들을 직렬로 상호연결하는 부분을 갖는 제1 직렬 상호연결, 상기 제1 노드 및 상기 복수의 교정 노드들을 직렬로 상호연결하는 부분을 갖는 제2 직렬 상호연결 및 상기 복수의 연결 노드들을 직렬로 상호연결하는 부분을 갖는 제3 직렬 상호연결을 포함하는, 방법.
  9. 제8항에 있어서,
    상기 복수의 교정 노드들을 직렬로 상호연결하는 상기 제1 직렬 상호연결의 부분, 상기 복수의 교정 노드들을 직렬로 상호연결하는 상기 제2 직렬 상호연결의 부분 및 상기 복수의 연결 노드들을 직렬로 상호연결하는 상기 제3 직렬 상호연결의 부분은
    전기적으로 매칭되는, 방법.
  10. 제1항에 있어서,
    상기 복수의 교정 노드들의 교정 노드들 중 어느 하나에 대해 상기 측정 절차를 수행하는 동안, 상기 복수의 교정 노드들 중에서 임의의 다른 교정 노드들에 다른 참조 신호들을 적용하지 않는, 방법.
  11. 제1항에 있어서,
    상기 복수의 연결 노드들은
    상기 복수의 교정 노드들과 동일한, 방법.
  12. 제1항에 있어서,
    상기 복수의 교정 노드들에 대한 상기 대응하는 참조 신호들은 동일한 주파수를 가지는, 방법.
  13. 제1항에 있어서,
    상기 직렬 상호연결 시스템은 입력 노드를 더 포함하고,
    상기 방법은
    제1 참조 신호를 상기 입력 노드 및 상기 제1 노드에 주입하는 단계; 및
    상기 제1 참조 신호가 상기 입력 노드 및 상기 제1 노드에 주입되는 동안, 상기 입력 노드에 주입된 상기 제1 참조 신호 및 상기 제2 노드에 나타나는 신호의 위상들의 합을 결정하는 단계
    를 더 포함하고,
    상기 복수의 교정 노드들의 각 교정 노드에 대해 위상 정정들을 계산하는 단계는
    상기 입력 노드에 대해 결정된 상기 위상 합을 채용하는, 방법.
  14. 제3항에 있어서,
    상기 직렬 상호연결 시스템은 입력 노드를 더 포함하고,
    상기 방법은
    제1 참조 신호를 상기 입력 노드 및 상기 제1 노드에 주입하는 단계; 및
    상기 제1 참조 신호가 상기 입력 노드 및 상기 제1 노드에 주입되는 동안, 상기 입력 노드에 주입된 상기 제1 참조 신호 및 상기 제2 노드에 나타나는 신호의 위상들의 합 및 크기들의 곱을 결정하는 단계
    를 더 포함하고,
    상기 복수의 교정 노드들의 각 교정 노드에 대해 위상 및 크기 정정들을 계산하는 단계는
    상기 입력 노드에 대해 결정된 상기 위상 합 및 상기 크기 곱을 채용하는, 방법.
  15. 제13항에 있어서,
    상기 직렬 상호연결 시스템은
    상기 제1 노드 및 상기 복수의 교정 노드들을 직렬로 상호연결하는 부분을 갖는 제1 직렬 상호연결 및 상기 입력 노드 및 상기 복수의 연결 노드들을 직렬로 상호연결하는 부분을 갖는 제2 직렬 상호연결을 포함하는, 방법.
  16. 제15항에 있어서,
    상기 제1 노드 및 상기 복수의 교정 노드들을 직렬로 상호연결하는 제1 직렬 상호연결의 부분 및 상기 입력 노드 및 상기 복수의 연결 노드들을 직렬로 상호연결하는 상기 제2 직렬 상호연결의 부분은
    전기적으로 매칭되는, 방법.
  17. 제1 노드, 제2 노드, 직렬 상호연결 시스템에 의해 전기적으로 직렬로 연결된 복수의 교정 노드들 및 상기 복수의 직렬로 연결된 교정 노드들에 대응하는 복수의 연결 노드들을 갖는 직렬 상호연결 시스템을 포함하는 방법에 있어서, 상기 복수의 연결 노드들은 상기 직렬 상호연결 시스템에 의해 전기적으로 직렬로 연결되고, 상기 방법에 있어서,
    상기 복수의 교정 노드들의 각 교정 노드에 대해
    대응하는 참조 신호를 상기 복수의 교정 노드들의 교정 노드에 주입하는 단계; 및
    상기 대응하는 참조 신호가 상기 복수의 교정 노드들의 상기 교정 노드에 주입되는 동안, 상기 복수의 교정 노드들의 각 교정 노드에 대한 크기 곱을 결정하는 단계 -상기 복수의 교정 노드들의 상기 교정 노드에 대한 상기 크기 곱은 상기 제1 노드 및 상기 제2 노드에 나타나는 신호들의 크기들의 곱임 -
    를 포함하는 측정 절차를 수행하는 단계;
    상기 복수의 교정 노드들에 대해 결정된 크기 곱들로부터, 상기 복수의 교정 노드들의 각 교정 노드에 대한 크기 정정들을 계산하는 단계; 및
    상기 복수의 교정 노드들의 각 교정 노드에 대해 계산된 상기 크기 정정들을 상기 대응하는 복수의 정정 노드들에 적용하는 단계
    를 포함하는 방법.
  18. 제17항에 있어서,
    제1 참조 신호를 상기 제1 노드에 주입하는 단계; 및
    상기 제1 참조 신호가 상기 제1 노드에 주입되는 동안, 상기 제1 노드에 주입된 상기 제1 참조 신호 및 상기 제2 노드에 나타나는 신호의 크기들의 곱을 상기 제1 노드에 대해 결정하는 단계
    를 더 포함하고,
    상기 복수의 교정 노드들의 각 교정 노드에 대한 크기 정정들을 계산하는 단계는
    상기 제1 노드에 대해 결정된 상기 크기 곱을 채용하는, 방법.
  19. 제17항에 있어서,
    상기 직렬 상호연결 시스템은 입력 노드를 더 포함하고,
    상기 방법은
    제1 참조 신호를 상기 입력 노드 및 상기 제1 노드에 주입하는 단계; 및
    상기 제1 참조 신호가 상기 입력 노드 및 상기 제1 노드에 주입되는 동안, 상기 입력 노드에 주입된 상기 제1 참조 신호 및 상기 제2 노드에 나타나는 신호의 크기들의 곱을 상기 입력 노드에 대해 결정하는 단계
    를 더 포함하고,
    상기 복수의 교정 노드들의 각 교정 노드에 대한 크기 정정들을 계산하는 단계는
    상기 입력 노드에 대해 결정된 크기 곱을 채용하는, 방법.
  20. 제1 노드, 제2 노드, 직렬 상호연결 시스템에 의해 전기적으로 직렬로 연결된 복수의 교정 노드들 및 상기 복수의 직렬로 연결된 교정 노드들에 대응하는 복수의 연결 노드들을 갖는 직렬 상호연결 시스템 -상기 복수의 연결 노드들은 상기 직렬 상호연결 시스템에 의해 전기적으로 직렬로 연결됨 -;
    상기 직렬 상호연결 시스템의 상기 제1 노드 및 상기 제2 노드에 전기적으로 연결되어 상기 제1 노드 및 상기 제2 노드에서 감지된 신호들의 위상들의 합을 결정하는 위상 검출기;
    복수의 스위칭 제어 신호 소스들(a plurality of switchably controlled signal sources) -스위칭 가능한 신호 소스들 각각은 복수의 교정 노드들 중에서 상이한 대응하는 교정 노드에 연결됨 -; 및
    아래의 단계들을 수행하도록 프로그램된 컨트롤러 시스템
    상기 복수의 교정 노드들의 각 교정 노드에 대해,
    상기 복수의 교정 노드들의 교정 노드에 대한 스위칭 제어 신호 소스로 하여금 대응하는 참조 신호를 상기 복수의 교정 노드들의 상기 교정 노드에 주입하게 하는 단계; 및
    상기 대응하는 참조 신호가 상기 복수의 교정 노드들의 상기 교정 노드에 주입되는 동안, 상기 위상 검출기로 하여금 상기 복수의 교정 노드들의 상기 교정 노드에 대한 위상 합을 결정하게 하는 단계 -상기 복수의 교정 노드들의 상기 교정 노드에 대한 위상 합은 상기 제1 노드 및 상기 제2 노드에 나타나는 신호들의 위상들의 합임 -
    를 포함하는 측정 절차를 수행하는 단계;
    상기 복수의 교정 노드들에 대해 결정된 위상 합들로부터, 상기 복수의 교정 노드들의 각 교정 노드에 대해 위상 정정들을 계산하는 단계; 및
    상기 복수의 교정 노드들의 각 교정 노드에 대해 계산된 위상 정정들을 상기 대응하는 복수의 연결 노드들에 적용하는 단계
    를 포함하는 장치.
  21. 제20항에 있어서,
    상기 제1 노드에 연결되는 스위칭 제어 제1 신호 소스(switchably controlled first signal source)
    를 더 포함하고,
    상기 컨트롤러 시스템은
    상기 스위칭 제어 제1 신호 소스로 하여금 제1 참조 신호를 상기 제1 노드로 주입하게 하는 단계; 및
    상기 제1 참조 신호를 상기 제1 노드로 주입하는 동안, 상기 위상 검출기로 하여금 상기 주입된 제1 참조 신호 및 상기 제2 노드에 나타나는 신호의 위상들의 합을 상기 제1 노드에 대해 결정하게 하는 단계
    를 더 수행하도록 프로그램되고,
    상기 복수의 교정 노드들의 각 교정 노드에 대해 위상 정정들을 계산하는 단계는
    상기 제1 노드에 대해 결정된 위상 합을 채용하는, 장치.
  22. 제20항에 있어서,
    상기 직렬 상호연결 시스템은
    상기 제1 노드, 상기 복수의 연결 노드들 및 상기 제2 노드를 직렬로 상호연결하는 제1 직렬 상호연결을 포함하고,
    상기 복수의 교정 노드들은
    상기 복수의 연결 노드들과 동일한, 장치.
  23. 제20항에 있어서,
    상기 직렬 상호연결 시스템은
    상기 제1 노드, 상기 복수의 교정 노드들 및 상기 제2 노드를 직렬로 상호연결하는 부분을 갖는 제1 직렬 상호연결 및 복수의 연결 노드들을 직렬로 상호연결하는 부분을 갖는 제2 직렬 상호연결을 포함하고,
    상기 제1 직렬 상호연결 및 상기 제2 직렬 상호연결은 서로 구분되는, 장치.
  24. 제23항에 있어서,
    상기 복수의 교정 노드들을 직렬로 상호연결하는 상기 제1 직렬 상호연결의 상기 부분 및 상기 복수의 연결 노드들을 직렬로 상호연결하는 상기 제2 직렬 상호연결의 상기 부분은
    전기적으로 매칭되는, 장치.
  25. 제20항에 있어서,
    상기 직렬 상호연결 시스템은
    상기 제2 노드 및 상기 복수의 교정 노드들을 직렬로 상호연결하는 부분을 갖는 제1 직렬 상호연결, 상기 제2 노드 및 상기 복수의 교정 노드들을 직렬로 상호연결하는 부분을 갖는 제2 직렬 상호연결 및 상기 복수의 연결 노드들을 직렬로 상호연결하는 부분을 갖는 제3 직렬 상호연결을 포함하는, 장치.
  26. 제25항에 있어서,
    상기 복수의 교정 노드들을 직렬로 상호연결하는 상기 제1 직렬 상호연결의 상기 부분, 상기 복수의 교정 노드들을 직렬로 상호연결하는 상기 제2 직렬 상호연결의 상기 부분 및 상기 복수의 연결 노드들을 직렬로 상호연결하는 상기 제3 직렬 상호연결의 상기 부분은
    전기적으로 매칭되는, 장치.
  27. 제20항에 있어서,
    상기 컨트롤러 시스템은
    상기 복수의 교정 노드들에 대한 상기 스위칭 제어 신호 소스들로 하여금 대응하는 참조 신호들을 한번에 하나씩 복수의 교정 노드들로 주입하게 하도록 더 프로그램되는, 장치.
  28. 제20항에 있어서,
    상기 복수의 교정 노드들에 대한 상기 대응하는 참조 신호들은 동일한 주파수를 갖는, 장치.
  29. 제1 노드, 제2 노드, 직렬 상호연결 시스템에 의해 전기적으로 직렬로 연결된 복수의 교정 노드들 및 상기 복수의 직렬로 연결된 교정 노드들에 대응하는 복수의 연결 노드들을 갖는 직렬 상호연결 시스템 -상기 복수의 연결 노드들은 상기 직렬 상호연결 시스템에 의해 전기적으로 직렬로 연결됨 -;
    상기 직렬 상호연결 시스템의 상기 제1 노드 및 상기 제2 노드에 전기적으로 연결되어 상기 제1 노드 및 상기 제2 노드에서 감지된 신호들의 위상들의 합을 결정하는 위상 검출기;
    상기 복수의 연결 노드들 중에서 각 연결 노드를 상기 복수의 교정 노드들 중에서 대응하는 상이한 교정 노드에 스위칭 가능하게 전기적으로 연결시키는 복수의 스위치들; 및
    아래의 단계들을 수행하도록 프로그램된 컨트롤러 시스템
    상기 복수의 교정 노드들의 각 교정 노드에 대해
    교정 노드에 대한 스위치로 하여금 대응하는 연결 노드로부터의 대응하는 참조 신호를 상기 복수의 교정 노드들의 상기 교정 노드에 주입하게 하는 단계; 및
    상기 대응하는 참조 신호가 상기 복수의 교정 노드들의 상기 교정 노드에 주입되는 동안, 상기 위상 검출기로 하여금 상기 복수의 교정 노드들의 상기 교정 노드에 대한 위상 합을 결정하는 단계 -상기 복수의 교정 노드들의 상기 교정 노드에 대한 상기 위상 합은 상기 제1 노드 및 상기 제2 노드에 나타나는 신호들의 위상들의 합임 -
    를 포함하는 측정 절차를 수행하는 단계;
    상기 복수의 교정 노드들에 대해 측정된 위상 합들로부터, 상기 복수의 교정 노드들의 각 교정 노드에 대해 위상 정정들을 계산하는 단계; 및
    상기 복수의 교정 노드들의 각 교정 노드에 대해 계산된 위상 정정들을 상기 대응하는 복수의 연결 노드들에 적용하는 단계
    를 포함하는 장치.
  30. 제29항에 있어서,
    상기 직렬 상호연결 시스템은
    입력 노드를 더 포함하고,
    상기 장치는
    상기 입력 노드에 전기적으로 연결된 신호 소스를 더 포함하는, 장치.
  31. 제30항에 있어서,
    상기 입력 노드를 상기 제1 노드에 스위칭 가능하게 전기적으로 연결시키는 제1 스위치
    를 더 포함하고,
    상기 컨트롤러 시스템은
    상기 제1 스위치로 하여금 상기 입력 노드로부터의 신호를 상기 제1 노드에 주입하게 하는 단계; 및
    상기 입력 노드로부터의 상기 신호가 상기 제1 노드에 주입되는 동안, 상기 위상 검출기로 하여금 상기 입력 노드로부터 상기 제1 노드에 주입된 신호 및 상기 제2 노드에 나타나는 신호의 위상들의 합을 상기 입력 노드에 대해 결정하게 하는 단계
    를 더 수행하도록 프로그램되고,
    상기 복수의 교정 노드들의 각 교정 노드에 대한 위상 정정들을 계산하는 단계는
    상기 입력 노드에 대해 결정된 위상 합을 채용하는, 장치.
  32. 제1 노드, 제2 노드, 직렬 상호연결 시스템에 의해 전기적으로 직렬로 연결된 복수의 교정 노드들 및 상기 복수의 직렬로 연결된 교정 노드들에 대응하는 복수의 연결 노드들을 갖는 직렬 상호연결 시스템 -상기 복수의 연결 노드들은 상기 직렬 상호연결 시스템에 의해 전기적으로 직렬로 연결됨 -;
    상기 직렬 상호연결 시스템의 상기 제1 노드 및 상기 제2 노드에 전기적으로 연결되어 상기 제1 노드 및 상기 제2 노드에서 감지된 신호들의 크기들의 곱을 결정하는 크기 검출기;
    복수의 스위치 제어 신호 소스들 -각 스위칭 제어 신호 소스는 상기 복수의 교정 노드들 중 상이한 대응하는 교정 노드에 연결됨 -; 및
    아래의 단계들을 수행하도록 프로그램된 컨트롤러 시스템
    상기 복수의 교정 노드들의 각 교정 노드에 대해
    상기 복수의 교정 노드들의 교정 노드에 대한 스위치 제어 신호 소스로 하여금 대응하는 참조 신호를 상기 복수의 교정 노드들의 상기 교정 노드에 주입하게 하는 단계; 및
    상기 대응하는 참조 신호가 상기 복수의 교정 노드들의 상기 교정 노드에 주입되는 동안, 상기 크기 검출기로 하여금 상기 제1 노드 및 상기 제2 노드에 나타나는 신호들의 크기들의 곱을 결정하게 하는 단계
    를 포함하는 측정 절차를 수행하는 단계;
    상기 복수의 교정 노드들에 대해 결정된 크기 곱들로부터, 상기 복수의 교정 노드들 각각에 대해 크기 정정들을 계산하는 단계; 및
    상기 복수의 교정 노드들의 각 교정 노드에 대해 계산된 크기 정정들을 상기 대응하는 복수의 연결 노드들에 적용하는 단계
    를 포함하는 장치.
  33. 제32항에 있어서,
    상기 제1 노드에 연결된 스위칭 제어 제1 신호 소스
    를 더 포함하고,
    상기 컨트롤러 시스템은
    상기 스위칭 제어 제1 신호 소스로 하여금 제1 참조 신호를 상기 제1 노드에 주입하게 하는 단계; 및
    상기 제1 참조 신호가 상기 제1 노드에 주입되는 동안, 상기 크기 검출기로 하여금 상기 주입된 제1 참조 신호 및 상기 제2 노드에 나타나는 신호의 크기들의 곱을 상기 제1 노드에 대해 결정하게 하는 단계
    를 더 수행하도록 프로그램되고,
    상기 복수의 교정 노드들의 각 교정 노드에 대해 크기 정정들을 계산하는 단계는
    상기 제1 노드에 대해 결정된 크기 곱을 채용하는, 장치.
  34. 제1 노드, 제2 노드, 직렬 상호연결 시스템에 의해 전기적으로 직렬로 연결된 복수의 교정 노드들 및 상기 복수의 직렬로 연결된 교정 노드들에 대응하는 복수의 연결 노드들을 갖는 직렬 상호연결 시스템 -상기 복수의 연결 노드들은 상기 직렬 상호연결 시스템에 의해 전기적으로 직렬로 연결됨 -;
    상기 직렬 상호연결 시스템의 상기 제1 노드 및 상기 제2 노드에 전기적으로 연결되어 상기 제1 노드 및 상기 제2 노드에 감지된 신호들의 크기들의 곱을 결정하는 크기 검출기;
    상기 복수의 연결 노드들 중 각 연결 노드를 상기 복수의 교정 노드들 중 대응하는 상이한 교정 노드에 스위칭 가능하게 전기적으로 연결시키는 복수의 스위치들; 및
    아래의 단계들을 수행하도록 프로그램된 컨트롤러 시스템
    상기 복수의 교정 노드들의 상기 복수의 교정 노드들 각각에 대해
    상기 복수의 교정 노드들의 교정 노드에 대한 상기 스위치로 하여금 상기 대응하는 연결 노드로부터의 대응하는 참조 신호를 상기 복수의 교정 노드들의 상기 교정 노드에 주입하게 하는 단계; 및
    상기 대응하는 참조 신호가 상기 복수의 교정 노드들의 상기 교정 노드에 주입되는 동안, 상기 크기 검출기로 하여금 상기 제1 노드 및 상기 제2 노드에 나타나는 신호들의 크기들의 곱을 결정하게 하는 단계
    를 포함하는 측정 절차를 수행하는 단계;
    상기 복수의 교정 노드들에 대해 측정된 크기 곱들로부터, 상기 복수의 교정 노드들에 대해 크기 정정들을 계산하는 단계; 및
    상기 복수의 교정 노드들 각각에 대해 계산된 크기 정정들을 상기 대응하는 복수의 연결 노드들에 적용하는 단계
    를 포함하는 장치.
  35. 제34항에 있어서,
    상기 직렬 상호연결 시스템은
    입력 노드를 더 포함하고,
    상기 장치는
    상기 입력 노드에 전기적으로 연결된 신호 소스를 더 포함하는, 장치.
  36. 제35항에 있어서,
    상기 입력 노드를 상기 제1 노드에 스위칭 가능하게 전기적으로 연결시키는 제1 스위치
    를 더 포함하고,
    상기 컨트롤러 시스템은
    상기 제1 스위치로 하여금 상기 입력 노드로부터의 신호를 상기 제1 노드에 주입하게 하는 단계; 및
    상기 입력 노드로부터의 상기 신호가 상기 제1 노드에 주입되는 동안, 상기 크기 검출기로 하여금 상기 입력 노드로부터 상기 제1 노드에 주입된 신호 및 상기 제2 노드에 나타나는 신호의 크기들의 곱을 상기 입력 노드에 대해 결정하게 하는 단계
    를 더 수행하도록 프로그램되고,
    상기 복수의 교정 노드들의 각 교정 노드에 대해 크기 정정들을 계산하는 단계는
    상기 입력 노드에 대해 결정된 크기 곱을 채용하는, 장치.
KR1020197012216A 2016-09-29 2017-09-26 직렬 상호연결을 통해 큰 전기 거리들에 대한 코히런트 신호들 분배 KR102231154B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662401501P 2016-09-29 2016-09-29
US62/401,501 2016-09-29
PCT/US2017/053377 WO2018064015A1 (en) 2016-09-29 2017-09-26 Distributing coherent signals to large electrical distances over serial interconnections

Publications (2)

Publication Number Publication Date
KR20190089856A KR20190089856A (ko) 2019-07-31
KR102231154B1 true KR102231154B1 (ko) 2021-03-23

Family

ID=60162243

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197012216A KR102231154B1 (ko) 2016-09-29 2017-09-26 직렬 상호연결을 통해 큰 전기 거리들에 대한 코히런트 신호들 분배

Country Status (7)

Country Link
US (1) US10181943B2 (ko)
EP (1) EP3520169B1 (ko)
JP (1) JP6823715B2 (ko)
KR (1) KR102231154B1 (ko)
CN (1) CN110024221B (ko)
CA (1) CA3038265A1 (ko)
WO (1) WO2018064015A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114070431B (zh) * 2020-08-06 2024-03-22 北京佰才邦技术股份有限公司 天线校准方法、射频单元、基带处理单元及基站

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030016770A1 (en) 1997-07-31 2003-01-23 Francois Trans Channel equalization system and method
EP1295417B1 (en) 2000-06-27 2007-08-15 Telefonaktiebolaget LM Ericsson (publ) A method and arrangement relating to transceivers
US20110122016A1 (en) 2007-12-31 2011-05-26 Elta Systems Ltd. Phased array antenna having integral calibration network and method for measuring calibration ratio thereof
US20140266432A1 (en) 2013-03-15 2014-09-18 Rf Micro Devices (Cayman Islands), Ltd. Amplifier phase distortion correction based on amplitude distortion measurement

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3229204A (en) 1963-03-25 1966-01-11 Poehlman Barry William Phase meter calibrator
US5412414A (en) 1988-04-08 1995-05-02 Martin Marietta Corporation Self monitoring/calibrating phased array radar and an interchangeable, adjustable transmit/receive sub-assembly
US6157343A (en) 1996-09-09 2000-12-05 Telefonaktiebolaget Lm Ericsson Antenna array calibration
JPH10142361A (ja) * 1996-11-07 1998-05-29 Nec Corp 伝送路網の時刻同期方式
JP3416652B2 (ja) * 2001-01-12 2003-06-16 致茂電子股▲ふん▼有限公司 自動較正機能を有するタイミング発生装置
JP2004287560A (ja) * 2003-03-19 2004-10-14 Nec Corp 信号供給回路および信号供給方法ならびに半導体装置
US8654885B2 (en) * 2006-06-06 2014-02-18 Qualcomm Incorporated Fast in-phase and quadrature imbalance calibration
EP1879298A1 (en) * 2006-07-12 2008-01-16 STMicroelectronics N.V. Method and transceiver for improving the transmit power of a signal in wide band systems, in particular in UWB systems
US7466252B1 (en) * 2007-07-12 2008-12-16 Xilinx, Inc. Method and apparatus for calibrating a scaled current electronic circuit
WO2009015086A2 (en) 2007-07-20 2009-01-29 Blue Danube Labs Inc Method and system for multi-point signal generation with phase synchronized local carriers
US8138822B1 (en) * 2009-01-06 2012-03-20 Marvell International Ltd. Circuits and methods for calibrating switching current sources
US8184042B2 (en) * 2009-07-02 2012-05-22 The Boeing Company Self calibrating conformal phased array
EP2372836B1 (en) 2010-03-18 2017-05-03 Alcatel Lucent Antenna array calibration
US8611959B2 (en) 2010-07-01 2013-12-17 Blue Danube Labs, Inc. Low cost, active antenna arrays
US8416126B2 (en) 2010-12-01 2013-04-09 Telefonaktiebolaget Lm Ericsson (Publ) Obtaining a calibration parameter for an antenna array
CN102394704B (zh) * 2011-07-15 2013-10-30 华中科技大学 一种阵列校准信号源输出功率自动调整装置
CN103095427B (zh) * 2011-10-28 2017-07-18 中兴通讯股份有限公司 节点间校正信息的反馈方法
US9444559B2 (en) 2013-06-03 2016-09-13 Futurewei Technologies, Inc. Second order intercept point (IP2) calibration for wireless receivers
KR20170036722A (ko) * 2014-07-17 2017-04-03 블루 다뉴브 시스템스, 인크. 무선 시스템들에서의 적응적 빔 배치를 위한 방법
KR20180050738A (ko) * 2015-09-10 2018-05-15 블루 다뉴브 시스템스, 인크. 직렬 상호연결의 교정

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030016770A1 (en) 1997-07-31 2003-01-23 Francois Trans Channel equalization system and method
US20030086515A1 (en) 1997-07-31 2003-05-08 Francois Trans Channel adaptive equalization precoding system and method
US20050186933A1 (en) 1997-07-31 2005-08-25 Francois Trans Channel equalization system and method
EP1295417B1 (en) 2000-06-27 2007-08-15 Telefonaktiebolaget LM Ericsson (publ) A method and arrangement relating to transceivers
US20110122016A1 (en) 2007-12-31 2011-05-26 Elta Systems Ltd. Phased array antenna having integral calibration network and method for measuring calibration ratio thereof
US20140266432A1 (en) 2013-03-15 2014-09-18 Rf Micro Devices (Cayman Islands), Ltd. Amplifier phase distortion correction based on amplitude distortion measurement

Also Published As

Publication number Publication date
US10181943B2 (en) 2019-01-15
KR20190089856A (ko) 2019-07-31
CN110024221B (zh) 2021-01-26
WO2018064015A1 (en) 2018-04-05
EP3520169A1 (en) 2019-08-07
US20180091292A1 (en) 2018-03-29
EP3520169B1 (en) 2020-08-12
JP2019535182A (ja) 2019-12-05
CN110024221A (zh) 2019-07-16
CA3038265A1 (en) 2018-04-05
JP6823715B2 (ja) 2021-02-03

Similar Documents

Publication Publication Date Title
US10009165B2 (en) Calibrating a serial interconnection
US20200112097A1 (en) System and Method for Measuring a Plurality of RF Signal Paths
KR101498519B1 (ko) 교정
US9948407B2 (en) Method and apparatus for beamforming calibration in point to multipoint communication systems
Şeker Calibration methods for phased array radars
CN108155956B (zh) 用于射频信号路径校准的设备、系统和方法
US20170285143A1 (en) Electronic circuit, radar apparatus, and method of correcting radar transmission channels
KR102231154B1 (ko) 직렬 상호연결을 통해 큰 전기 거리들에 대한 코히런트 신호들 분배
WO2024061090A1 (en) Amplitude and phase alignment of phased array elements
EP3574331B1 (en) An interferometric iq-mixer/dac solution for active, high speed vector network analyser impedance renormalization
JP5904804B2 (ja) フェーズドアレーアンテナの校正経路測定装置
WO2024110018A1 (en) Device and method for calibration of a phased array device
Dusari et al. Multi tile synchronization and calibration of Xilinx RF SoC ZCU216 for digital beamforming
Brauner et al. A versatile calibration method for small active antenna arrays

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant