JP2018526929A - アクティブアレイ較正 - Google Patents

Abstract

フェーズドアレイを較正する方法であって、フェーズドアレイは、アンテナ素子のアレイと、複数のＲＦ通信回路であって、そのそれぞれがアンテナ素子のアレイのうちの異なる対応するアンテナ素子に電気的に結合される複数のＲＦ通信回路と、第１の信号線を複数の第２の信号線に電気的に結合する信号供給ネットワークと、を含み、各第２の信号線は、複数のＲＦ通信回路のうちの異なる対応するＲＦ通信回路に電気的に結合され、この方法は、較正動作の第１の段階を実施する工程と、較正動作の第２の段階を実施する工程と、を含み、較正動作の第１の段階は、ＲＦ通信回路とは独立して信号供給ネットワークを較正することを含み、較正動作の第２の段階は、複数のＲＦ通信回路のうちの全てのＲＦ通信回路が較正されるまで、信号供給ネットワークとは独立して、各ＲＦ通信回路を較正することを含む。

Description

関連出願の相互参照
本出願は、２０１５年９月１０日に出願された米国仮特許出願第６２／２１６，５９２号の利益を主張するものであり、この米国仮特許出願の全体が参照により本明細書に組み込まれる。

本発明の実施形態は、一般的に、通信システムで使用されるタイプのフェーズドアンテナアレイなどのアクティブアレイの較正に関する。

アクティブアレイは、軍事用のレーダー及び通信で幅広く使用される複雑な電子装置である。更に、アクティブアレイは、天気予報、宇宙通信、及び航空交通管制用の設備などの非軍事用のシステムにも見られる。一般的に、アクティブアレイは、重要な機械的動作を、純粋な電気的動作に置き換えるシステムにおいて、非常に有益である。例えば、従来のレーダーのパラボラアンテナは、単一の狭いビームを生成するために精密な３Ｄの幾何学的デザインを有するが、一方、アクティブアレイは、平面状の構成で複数の狭いビームを生成することができる。より重要なことに、パラボラアンテナのビーム方向は、アンテナを空間内で適切に回転させることによってのみ変更することができるが、アクティブアレイのビーム方向は、いかなる機械的な動き無しに、電気的な手段のみを通じて変更できる。従って、アクティブアレイは、機械的なビーム形成及び操舵を、電気的なビーム形成及び操舵に置き換える。重要な付加的な利点は、電子的操舵が機械的操舵よりも本質的に速いため、ビーム操舵の機敏さが大幅に向上することである。機械的な運動に係る物理法則は機械的な操舵を制限するが、電気的な操舵は電子的処理速度で動作する。アクティブアレイは、複数の放射素子に印加される位相シフトと大きさスケーリングコヒーレント信号によって、ビームを形成し操舵する。

上述した利点にも関わらず、アクティブアレイは製造コストが非常に高いため、その使用は高性能システムに限定されてきた。最近では、参照により本明細書に全体が組み込まれる米国特許第８，６１１，９５９号において、廉価なアクティブアレイを設計するための新しい方法が説明されており、これは、セルラーシステム、ＷｉＦｉネットワーク、及び他の無線ネットワークにおいて潜在的に広範な商業用途を有する。そのような廉価なアクティブアレイを無線インフラに加えることにより、電子的に操舵可能なビームを介して高品質の通信チャネルを生成する能力が実現可能になる。これらのビームは、モバイル機器のトラフィック密度に従って指向されてもよいし（例えば、参照により本明細書に組み込まれる、２０１５年７月１５日に出願された“Method of Adaptive Beam Placement in Wireless Systems”と題された米国特許出願第１４／７９９，９３５号を参照）、又は、サービスエリアを迅速に走査してもよく（例えば、やはり参照により本明細書に組み込まれる、“Technique for Achieving High Average Spectrum Efficiency in a Wireless System”と題された、米国特許公開第２０１２／０２５８７５４号を参照）、これにより両方の場合ともネットワーク容量を大幅に増加させ得る。この容量増大効果は、多数の素子を有するアクティブアレイによって生成されるようにビームが狭い場合には高められる。ビームが狭いほど、基地局と移動体との間で交換される信号の品質は高くなる。また信号品質が高いほど、ネットワーク容量が大きくなる。更に、狭いビームは、空間分割多重化による周波数再利用を可能にし、これによりシステム容量も増加する。

アクティブアレイの設計における重要な要件は、アレイ中の全てのアクティブな素子が電気的に均一であることであり、その結果、コヒーレントで位相が安定した信号が維持される。素子が共通の電気的な刺激に応答する態様を極めて正確にマッチングさせることなく、明確に定義されたビームを生成又は操舵することは不可能である。今日使用されている典型的な実装において、アレイ全体に渡る高い均一性は、高価なアーキテクチャ、高価な部品、高価な組立方法、及び高価な較正方法を使用することによって達成されている。

アクティブアレイを設計するという課題を説明するために、携帯電話内部の無線機又は基地局の無線機などの、独立した動作が意図されている無線機について検討してみる。通常、この無線機は、全体的な直線性及びノイズに関して優れた性能を有することが求められる。しかしながら、ミキサー、増幅器、フィルタ等の様々な無線機構成要素を介した時間遅延に起因する信号位相シフトは、互いに関連性がなく、また、システムの性能に影響を与えないので、ユニット毎に大幅にかつランダムに変動することがある。言い換えると、多数の携帯電話無線機をエンド・ツー・エンドの信号位相シフト（信号遅延）について試験した場合、同じ特性を有するのは、もしあったとしても非常に僅かである。それにも関わらず、各携帯電話無線機は単一の無線機として正確に機能します。無線機の全体的な利得特性でさえ、システムの性能を大幅に損なうことなく、適度に変動することがある。

アクティブアレイの場合は、アレイ中の全ての無線機が高精度で同一の全体的な位相及び利得特性を有していなければならないため、上記の場合とは基本的には異なります。通常そうであるように、もし特にアレイが広範な環境条件で動作しなくてはならない場合に、このことは厳しい設計制約となる。通常、現在の技術では、アレイの電気的な均一性は、広範な環境条件に渡って安定した特性を有する部品及びアーキテクチャを用いて最初に無線機を構築することによって実現される。更に、アレイアーキテクチャは、予測不可能な製造ばらつき及び動作ばらつきを補償できるように、全てのアレイ素子の全体的な位相特性及び大きさ特性を調節するための手段を含む。最後に、アレイは製造中に較正され、しばしば、定期的に予定されたメンテナンス間隔で再較正される。殆どの場合、アレイの電気的な均一性は、動作条件及び環境条件に起因して時間と共に徐々に低下していくので、再較正が必要である。

当然ながら、従来のアクティブアレイについての上述した設計方式は、製造コスト及び維持保守コストが高くなる。米国特許第８，６１１，９５９号はアクティブアレイを設計するための方法について開示しており、このアレイは、独自の簡略化されたアーキテクチャのおかげで、従来のアレイよりも大幅に低コストである。しかしながら、これらのアレイの性能ですら、温度、湿度、及び経年劣化などの製造ばらつき及び動作ばらつきによって劣化する可能性がある。ここで、私たちは、これらのアレイを効率的にかつ自動的に較正する方法を開示する。これらの方法のうちの幾つかは、アレイの通常動作を中断させることなく適用することができる。更に、これらの方法は、デジタルアレイなどの幾つかの従来アレイを含む、多数の他のアクティブアレイにも適用することができる。

本発明の実施形態は、通常動作を開始する前に、そして通常動作中に、フェーズドアレイを自動的に較正するための方法とシステムとを含む。

一態様において、本発明のうちの少なくとも１つは、一般的に、アンテナ素子のアレイと、複数のＲＦ通信回路であって、そのそれぞれがアンテナ素子のアレイの内の異なる対応するアンテナ素子に電気的に結合される複数のＲＦ通信回路と、第１の信号線を複数の第２の信号線に電気的に結合する信号供給ネットワークと、を含むフェーズドアレイを較正する方法を特徴とする。複数の第２の信号線のうちの各第２の信号線は、複数のＲＦ通信回路のうちの異なる対応するＲＦ通信回路に電気的に結合されている。この方法は、較正動作の第１の段階を実施する工程と、較正動作の第２の段階を実施する工程と、含み、較正動作の第１の段階は、信号供給ネットワークを複数のＲＦ通信回路とは独立して較正する工程を含み、較正動作の第２の段階は、複数のＲＦ通信回路のうちの全てのＲＦ通信回路が較正されるまで、複数のＲＦ通信回路のそれぞれを、信号供給ネットワークとは独立して較正する工程を含む。

他の実施形態は、以下の特徴のうちの１つ又は複数を含む。この方法は、較正動作の第１の段階を繰り返すことなく、較正動作の第２の段階を繰り返し実施する工程も含む。この方法は、所定の時間間隔で較正動作の第２の段階を実施する工程、又は、フェーズドアレイの環境において所定の変化が検出されるたびに較正動作の第２の段階を実施する工程を含む。信号供給ネットワークを較正する工程は、複数の第２の信号線のそれぞれについて、位相補正及び／又は大きさ補正を決定する工程と、次いで、複数の第２の線に対するこの位相補正及び／又は大きさ補正を、フェーズドアレイに適用する工程と、を含む。複数のＲＦ通信回路のうちの各ＲＦ通信回路を較正する工程は、ＲＦ通信回路のうちのそれぞれについて位相補正及び／又は大きさ補正を決定する工程と、次いで、複数のＲＦ通信回路に対する位相補正及び／又は大きさ補正を、フェーズドアレイに適用する工程と、を含む。

更に他の実施形態が、以下の特徴のうちの１つ又は複数を含む。信号供給ネットワークは、信号分配ネットワークであり、複数のＲＦ通信回路のうちの各ＲＦ通信回路は、そのＲＦ通信回路が電気的に結合されるアンテナ素子を駆動するためのＲＦ送信回路である。或いは、信号供給ネットワークは、信号集約ネットワークであり、複数のＲＦ通信回路のうちの各ＲＦ通信回路は、そのＲＦ通信回路が電気的に結合されるアンテナ素子によって受信された信号を処理するためのＲＦ受信モジュールである。複数のＲＦ通信回路のうちの各ＲＦ通信回路は、分配ネットワークから受信したＩＦ信号をＲＦにアップコンバートするためのミキサーと、そのＲＦ通信回路に結合されたアンテナ素子から受信したＲＦ信号をＩＦにダウンコンバートするためのミキサーと、のうちの少なくとも１つを含む。較正動作の第２の段階の間、複数のＲＦ通信回路のうちの部分集合のみを一度に較正すること、各部分集合は、複数のＲＦ通信回路のうちのＲＦ通信回路のうちの少なくとも１つであるが全部よりは少ない。実施形態によっては、各部分集合は１つのＲＦ通信回路のみを含む。較正動作の第２の段階の間、ＲＦ通信回路が較正されている間に、信号伝達ネットワークから、較正されているそのＲＦ通信回路を電気的に切断する。

更に別の態様では、本発明のうちの少なくとも１つは、一般的に、フェーズドアンテナアレイシステムであることを特徴とする。このフェーズドアンテナアレイシステムは、第１の信号線を複数の第２の信号線に電気的に結合させる信号供給ネットワークと、アンテナ素子のアレイと、複数のＲＦ通信回路であって、この複数のＲＦ通信回路のうちの各ＲＦ通信回路は第１のポート及び第２のポートを有し、第１のポートは信号供給ネットワークの複数の第２の信号線のうちの異なる対応する第２の信号線に電気的に接続され、第２のポートはアンテナ素子のアレイのうちの異なる対応するアンテナ素子に電気的に接続される、複数のＲＦ通信回路と、この複数のＲＦ通信回路と同じ数の複数の較正回路であって、そのそれぞれが、信号供給ネットワークとは独立して較正するために、複数のＲＦ通信回路のうちの異なる対応するＲＦ通信回路に電気的に接続される、複数の較正回路と、を含む。

他の実施形態は、以下の特徴のうちの１つ又は複数を含む。請求項２０に記載のフェーズドアンテナアレイシステムは、複数のスイッチを更に含み、そのそれぞれは複数のＲＦ通信回路のうちの異なるＲＦ通信回路と関連付けられており、また、この複数のスイッチのそれぞれは、関連付けられたＲＦ通信回に電気的に接続されている対応する第２の信号線から、このＲＦ通信回路を電気的に切断したり接続したりするためのものである。フェーズドアンテナアレイは、較正動作を実行するようにプログラムされたプロセッサシステムも含み、較正動作の間、このプロセッサシステムは各較正回路を使用してそれが接続されたＲＦ通信回路上で測定を行い、その測定値から較正補正データを生成する。プロセッサシステムは、一度に複数のＲＦ通信回路のうちの１つの部分集合を選択することにより、複数のＲＦ通信回路を配列させるように、また、複数のＲＦ通信回路の全てが較正されるまで、ＲＦ通信回路の選択された部分集合のそれぞれに対して、ＲＦ通信回路の選択された部分集合用の較正回路を使用して選択されたＲＦ通信回路を較正するように、プログラムされ、選択された部分集合のそれぞれは、複数のＲＦ通信回路のうちの少なくとも１つではあるが全部よりは少ないＲＦ通信回路を含む。またプロセッサシステムは、一度に複数のＲＦ通信回路のうちの１つを選択することにより、複数のＲＦ通信回路の全てを配列させるように、また、複数のＲＦ通信回路の全てが較正されるまで、その選択されたＲＦ通信回路に対して、その選択されたＲＦ通信回路用の較正回路を使用してその選択されたＲＦ通信回路を較正するように、プログラムされる。プロセッサシステムは、スイッチが、複数のＲＦ通信回路の各ＲＦ通信回路を、そのＲＦ通信回路が較正されるときに、信号供給ネットワークの対応する第２の信号線から電気的に切断するようにプログラムされる。

更に他の実施形態が、以下の特徴のうちの１つ又は複数を含む。複数の較正回路のうちの各較正回路は、その較正回路に接続されたＲＦ通信回路に基準信号を導入するための基準信号出力線と、その較正回路に接続されたＲＦ通信回路から、そのＲＦ通信回路に導入された基準信号の結果として得られる出力信号を受信するための監視線と、そのＲＦ通信回路用の位相補正を生成するための位相較正回路と、を含み、その較正回路に対する位相補正は、その較正回路に対する基準信号及び出力信号から導き出される。複数の較正回路のうちの各較正回路は、そのＲＦ通信回路用の大きさ補正を生成するための大きさ較正回路を更に含み、その較正回路に対する大きさ補正は、その較正回路に対する基準信号及び出力信号から導き出される。複数のＲＦ通信回路のうちの各ＲＦ通信回路は、ＲＦミキサーと、アンテナ素子に電気的に接続されたＲＦフロントエンド回路と、そのＲＦ通信回路を通過する信号の位相を調節するための位相調節回路と、外部の信号伝達ネットワークとそのＲＦ通信回路との間で通信信号を伝送するための通信信号線と、ＲＦミキサー用の局部発振器（ＬＯ）信号を受信するためのＬＯ信号線と、を含む。

本発明の１つ又は複数の実施形態の詳細が、添付の図面及び以下の説明中に記載される。本発明の他の特徴、目的、及び利点が、明細書の記載及び図面、並びに特許請求の範囲から明らかになるであろう。

典型的な伝統的なアナログフェーズドアレイの簡略化された概略図を示す。 単一の送信チャネル及び単一の受信チャネルを有するフェーズドアレイＴｘ／Ｒｘモジュールの簡略化された概略図を示す。 複数の送信チャネル及び受信チャネルを有するフェーズドアレイＴｘ／Ｒｘモジュールの簡略化された概略図を示す。 複数の送信チャネル及び受信チャネルを有する伝統的なアナログフェーズドアレイの簡略化された概略図を示す。 ８つの先端枝路を有する伝統的な共同供給部の概略図を示す。 図４の伝統的なアナログフェーズドアレイのための典型的な送信機較正方法の簡略化された概略図を示す。 図４の伝統的なアナログフェーズドアレイのための典型的な受信機較正方法の簡略化された概略図を示す。 米国特許第８，６１１，９５９号に記載されるアーキテクチャと類似のＩＦ供給部を有するアナログフェーズドアレイの簡略化された概略図を示す。 シリアル供給ネットワークの概略図を示す。 米国特許第８，５５３，８２６号に記載される方法に従ったＬＯ分配ネットワークの概略図を示す。 図８のＴｘ／Ｒｘモジュール２３４７の送信機位相シフトを較正するための原理を示す。 図８のＴｘ／Ｒｘモジュール２３４７の受信機位相シフトを較正するための原理を示す。 図８のＴｘ／Ｒｘモジュール２３４７の送信機利得を較正するための原理を示す。 図８のＴｘ／Ｒｘモジュール２３４７の受信機利得を較正するための原理を示す。 送信機位相及び利得較正回路を有するＴｘ／Ｒｘモジュールの送信機部分の簡略化された概略図を示す。 受信機位相及び利得較正回路を有するＴｘ／Ｒｘモジュールの受信機部分の簡略化された概略図を示す。 図８のフェーズドアレイのＩＦ分配ネットワーク及びＩＦ集約ネットワークを較正するための第１の原理を示す。 図８のフェーズドアレイのＩＦ分配ネットワーク及びＩＦ集約ネットワークを較正するための第２の原理を示す。 ＩＦ基準信号を生成する可能な回路（図１８のブロック６ｃ）の簡略化された概略を示す。 アナログアレイ用の２段階較正方法をサポートするシステムを示す。 デジタルアレイ用の２段階較正方法をサポートするシステムを示す。 メインプログラムループの流れ図である。 較正動作の第１の段階を実行するサブルーチンの流れ図である。 較正動作の第２の段階を実行するサブルーチンの流れ図である。

［従来のアナログアクティブアレイ］
典型的なアクティブアンテナアレイは、グリッド上に配置された複数のアンテナ素子を含み、グリッドは、直線状、平面状、又は表面に対してコンフォーマルであることがある。アンテナ素子同士の物理的な離隔距離は、アレイの動作周波数に関連し、非常に多くの場合、送信又は受信した信号の平均波長の半分に等しい。これは、アレイが低いサイドローブを有する狭いビームを生成するために必要である。典型的なアレイは多数の素子を有するので、基本的に大きな電気システムになる。言い換えると、アレイシステムの大きさは、使用される無線周波数（ＲＦ）に対して大きくなる。

図１は、ＦＤＤ（周波数分割二重化）アプリケーション用のフェーズドアレイなどの従来のアナログアクティブアレイの典型的な構造を示す。アンテナ素子１は、直線状、平面状、又はコンフォーマルな構成のいずれかに配置される。アクティブなＴｘ／Ｒｘモジュール２３４０は、送信のためにアンテナ素子を駆動し、受信のためにアンテナ素子から信号を受信する。図１のアレイシステムは、以下のように動作する。送信の期間中、ベースバンドプロセッサ１０は、中間周波数（ＩＦ）出力段９ｔにデジタル信号を送信し、ＩＦ出力段９ｔは、デジタル／アナログ変換器及びフィルタを使用してこの信号をアナログＩＦ信号に変換し、ノードＩＦｔに印加する。ミキサー７ｔは、ＬＯ発生器８によって生成される局部発振器信号（ＬＯ）を使用してアナログ送信ＩＦ信号を無線周波数（ＲＦ）にアップコンバートし、ノードＲＦｔに印加する。次いで、このＲＦ信号は、Ｔｘ分配ネットワーク５ｔを介して、全てのＴｘ／Ｒｘモジュール２３４０に分配される。Ｔｘ／Ｒｘモジュールは、アンテナ素子１を駆動する。受信の期間中、アンテナ素子１からのＲＦ信号はＴｘ／Ｔｘモジュール２３４０によって受信され、Ｒｘ集約ネットワーク５ｒを介して、ノードＲＦｒに印加される単一のＲＦ受信信号に集約される。このＲＦ受信信号は、ＬＯ発生器８からのＬＯ信号を使用して、ミキサー７ｒによってＩＦにダウンコンバートされる。ＩＦ入力段９ｒは、アナログ／デジタル変換器及びフィルタを使用して、アナログＩＦ受信信号をデジタル信号に変換し、ベースバンドプロセッサ１０に送信する。一般的に、送信及び受信ＩＦ値は異なっていることがある（この場合、２つのＬＯ信号が存在するが、簡単のために図１には示していない）が、等しいこともある。段９ｔ及び９ｒを通過するＩＦ信号がベースバンド信号である（ＩＦがゼロ）場合、ＩＦ段９ｔ及び９ｒ並びにミキサー７ｔ及び７ｒは複合ブロックである、即ち、それらは同相（Ｉ）及び直交（Ｑ）信号を処理する。ＩＦの値（ゼロ以外、又はゼロ）は、重要ではない。この明細書の残りの部分では、非ゼロのＩＦ値が想定されている（Ｉ／Ｑ処理が無い）が、全ての考察及び結論は、ゼロのＩＦの場合に対しても当てはまる。

図１のＴｘ／Ｒｘモジュール２３４０は、増幅器、フィルタ、調節可能な位相シフタ、及び調節可能な利得段を含む。制御ブロック１２及び１１は、通常はデジタル制御バスを介して、これらの位相シフタ及び利得段の設定を別個にかつ独立して固定又は変更する。ベースバンドプロセッサ１０又は他のデジタル制御装置（簡単にするために図示せず）内で実行されているプログラムが、制御ブロック１１及び１２を駆動する。全てのアンテナ素子に対する位相値及び利得値の各組が、狭いビーム又はより複雑な形状などの特定の放射パターンを実現する。位相値及び大きさ値のこれらの組を適切に変更することにより、アレイの放射（送信及び受信の両方）が、移動可能な目標物の追跡のためのビーム操舵、ビーム走査、ファニング（ビームサイズの変更）などの高度な機能を実現するように形作られる。

図２は、典型的なＴｘ／Ｒｘモジュール２３４０の簡略化された概略を示す。送信経路上では、ノードＡｔのＲＦ送信信号が、調節可能な利得段４ｔ、調節可能な位相シフタ３ｔ、及び電力増幅器２ｔを通過する。最後に、送信信号は送受切換器２ｄを通ってアンテナ素子１に送信される。受信経路上では、受信ＲＦ信号が、アンテナ素子１から、送受切換器２ｄを通って、低雑音増幅器２ｒ、調節可能位相シフタ３ｒ、及び調節可能利得段４ｒまで通過する。受信ＲＦ信号は、ノードＡｒでＴｘ／Ｒｘモジュールを出る。電力増幅器２ｔ、低雑音増幅器２ｒ、及び送受切換器２ｄを包含するブロック２は、ＲＦフロントエンド又はＲＦ−ＦＥと呼ばれる。

図１のアクティブアレイのアーキテクチャは、単一の送信チャネル及び単一の受信チャネルを含む。並列の送信経路及び受信経路を追加することにより、複数の独立したチャネルをサポートすることができる。例えば、第２の独立した送信チャネルは、ベースバンド制御装置１０との別個のデジタル接続、別個のＩＦ段９ｔ、別個のアップコンバートミキサー７ｔ、別個の分配ネットワーク５ｔ、並びにＴｘ／Ｒｘモジュール内の別個の調節可能位相シフタ３ｔ及び調節可能利得段４ｔを有する。２つの送信ＲＦ信号が、Ｔｘ／Ｒｘモジュールの電力増幅器２ｔに入る前に、加算される。追加の送信チャネルを、同様の態様で追加することができる。同様に、Ｔｘ／Ｒｘモジュール内の調節可能な位相シフタ３ｒ及び調節可能な利得段４ｒ、並びに集約ネットワーク５ｒ、ダウンコンバートネットワーク７ｒ、及びＩＦ段９ｒを、必要な回数だけ複製することにより、複数の受信チャネルを追加することができる。送信機の場合と同様に、複数の受信チャネルをサポートするために、ベースバンドプロセッサ１０との複数のデジタル接続が必要である。

複数チャネルのＴｘ／Ｒｘモジュール２３４の図を図３に示す。ｎ個の送信チャネル（Ａｔ−１、Ａｔ−２、…、Ａｔ−ｎ）用のｎ個の入力端子及びｐ個の受信チャネル（Ａｒ−１、Ａｒ−２、…、Ａｒ−ｐ）用のｐ個の出力端子がある。Ｔｘ／Ｒｘモジュール２３４内部で、全ての送信信号は加算器２２ｔを用いて加算され、全ての受信信号は信号分割器２２ｒによって生成される。Ｔｘ／Ｒｘモジュール２３４内部のＲＦ−ＦＥ２は、図２のＴｘ／Ｒｘモジュール２３４０と同じである。

複数の送信／受信チャネル及び図３のＴｘ／Ｒｘモジュールを有する図１のアクティブアレイのアーキテクチャは、信号の流れの方向を無視すれば、送信経路と受信経路との間で対称性を有する。この理由により、この複雑なアーキテクチャを図４のように非常に簡単に表すことが可能でありかつ便利である。任意の送信経路について考察する場合には、信号はベースバンドプロセッサ１０からアンテナ素子１に向かって流れているとみなされ、任意の受信経路について考察する場合には、信号はアンテナ素子１からベースバンドプロセッサ１０に向かって流れているとみなされる。従って、図４の調節可能な位相シフタ３は図３の位相シフタ３ｔ及び３ｒを含み、調節可能な利得段４は利得段４ｔ及び４ｒを含み、ネットワーク５はネットワーク５ｔ及び５ｒを含み、ミキサー７はミキサー７ｔ及び７ｒを含み、ＩＦ段９はＩＦ段９ｔ及び９ｒを含む。

図４の図によって同様に表わされる更に別のアーキテクチャ上の可能性は、時分割二重化（ＴＤＤ）モードで動作するフェーズドアレイである。これまでに考察した全てのケースは、周波数分割二重化（ＦＤＤ）に対するものであった。ＴＤＤの場合、ＲＦ−ＦＥは、送受切換器の代わりにＲＦスイッチを含む。本明細書で説明する方式は、ＦＤＤ及びＴＤＤアーキテクチャに対して同様に有効である。この明細書の残りの部分では、ＦＤＤ動作が具体的に示されているが、全ての考察及び結論はＴＤＤ動作にも直接的に当てはまる。

通常、各Ｔｘ／Ｒｘモジュール２３４は電気的に小型のシステム（ＲＦ波長と同程度の又はそれより小さな物理的サイズ）であるが、複数のＴｘ／Ｒｘモジュールがアレイ中にアンテナ素子の背後に配置されると、大きなアクティブな電気システムが生成される。図４の従来のアナログアレイの場合、分配／集約ネットワーク５は、長い電気的な距離にまたがる唯一のシステム構成要素である。送信方向では、ミキサー７はネットワーク５の単一のポートＲＦを駆動し、このネットワークは経路５１、５２、５８等を介して、全てのＴｘ／Ｒｘモジュールに送信ＲＦ信号をコヒーレントに（例えば、等しい出力位相で）分配する。受信方向では、Ｔｘ／Ｒｘモジュールはネットワーク５のポートＡ、Ｂ、…、Ｈを駆動し、このネットワークは、経路５１、５２、５８等を介して、これらの信号をミキサー７に印加される単一の受信信号にコヒーレントに集約する。通常、分配／集約ネットワーク５は、電気的に同一の経路５１、５２、…、５８を有する、受動線形相互ネットワークである。この要件は、信号のコヒーレントな分配／集約を保証する。

図５は、「共同供給部（ｃｏｒｐｏｒａｔｅ ｆｅｅｄ）」又は「ＲＦマニホルド（ＲＦ ｍａｎｉｆｏｌｄ）」と呼ばれる、アクティブアレイ内で使用される最も一般的な分配／集約ネットワークの構造を示す。この受動線形ネットワークは、Ｎ重の電気的対称性を有するツリー構造で接続される伝送線のセクションから構成され、ここでＮは、ノードＡ、Ｂ、…、Ｈで終端する先端枝路の数である。ノードＲＯＯＴからこれらのノードのいずれかまでの電気的距離又は信号伝搬時間は、基本的に同一である。図５の例は、８つの枝路を有する一次元の共同供給部である。より多くの枝路を有しより高い次元（例えば、平面アレイのための２次元）の共同供給部は、類似しているがより複雑である。より多くの素子に供給するほど、より多くの電気的対称性を有さなくてはならない（電気的に等しいエンド・ツー・エンドの経路）。これは、共同供給部の製造が何故高価であるのか基本的な理由を説明している。多数の対称は、長い電気的距離に渡って均一な電気的特性を維持することによって実現され、高価な材料及び組立技術を必要とする。

ここでは、分配／集約ネットワーク（例えば、共同供給部）経路が同一の電気的な長さを有する通常のケースについて考察したが、異なる電気的な長さを有する経路を有する分配／集約ネットワークも、それらの長さの違いがＴｘ／Ｒｘモジュールでの位相シフトをプログラミングする際に考慮に入れられる限り、使用することができる。

［従来のエンド・ツー・エンドのアクティブアレイ較正］
図４の分配／集約ネットワーク５が高品質の共同供給部である場合であっても、システム全体は、Ｔｘ／Ｒｘモジュールの製造ばらつき及び動作ばらつきに起因して、依然として大きな位相誤差及び大きさ誤差を生じやすい。たとえ高価であっても、実行可能なシステムを得るための現実的な選択肢は、温度及び湿度などの動作ばらつきに対して安定した特性を有するＴｘ／Ｔｘモジュールを設計することであるが、これは既に高いコストをより増加させるため、製造ばらつきに対して完全に予測可能な特性を得ることは試みられていない。このことは、製造後の工場での較正、及び幾らかの現場での動作時間後の定期的な再較正を必要とする。

従来のアレイを較正するための典型的な方法が、図６及び図７に、それぞれ送信機の較正と受信機の較正について、示されている。両方の場合とも、全てのアレイの経路のエンド・ツー・エンドの較正を順次行うために、較正ネットワーク１００が必要である。図６の送信機の場合では、ベースバンドプロセッサ１０は、１度に１つの信号（信号１０１）をアレイシステムを通じて送信し、較正ネットワーク１００は各アンテナ素子からこの信号を受信する。言い換えると、較正ネットワーク１００が特定のアンテナ素子から信号１０１を受信すると、考慮中のアンテナ素子のＴｘ／Ｒｘモジュールを除く全てのＴｘ／Ｒｘモジュールがオフにされる。較正ネットワーク１００は、受信した信号をベースバンドプロセッサ１０に送信して戻し、ベースバンドプロセッサ１０は受信した信号１０２を送信信号と比較し、その特定の送信経路の位相特性及び大きさ特性を計算する。全てのアンテナ素子に対応する全ての送信経路が同じ態様で特徴付けられた後で、ベースバンドプロセッサ１０は、信号１０３を通じてアレイの大きさ値及び位相値を補償するのに必要な全ての情報を取得して、製造ばらつきを除去する。

図７に示す受信機の場合は、送信機の較正と類似しており、信号が逆向きになる。ベースバンドプロセッサ１０は較正ネットワーク１００に信号１０４を送信し、較正ネットワーク１００はこの信号を１度に１つずつ（信号１０５）全てのアンテナ素子に転送する。単一のＴｘ／Ｔｘモジュール（他の全てはオフになっている）によって受信された信号１０５は、アレイシステムを通って伝搬し、ベースバンドプロセッサ１０に戻る。送信信号と受信信号との比較により、全ての受信経路の正確な位相／大きさ特性付けがもたらされる。送信機の場合と同様に、ベースバンドプロセッサ１０は、信号１０３を通じてアレイの大きさ値及び位相値を補償するのに必要な全ての情報を取得し、製造ばらつきを除去する。

なお、送信機及び受信機の両方の場合において、これらのエンド・ツー・エンドの較正処理は、各エンド・ツー・エンドの経路の総計の位相／大きさ誤差を補償する。この総計の位相／大きさ誤差は、分配ネットワーク及びＴｘ／Ｒｘモジュールで発生する誤差の合計である。このようにして得られた総計の補償値は、分配ネットワークに対する補償値とＴｘ／Ｒｘモジュールに対する補償値とに分離することができない。しかしながら、高品質の共同供給部の場合にしばしばそうであるように、分配ネットワークにごく僅かな誤差しかない場合、補償値はＴｘ／Ｒｘモジュールの誤差のみに起因する。それにも関わらず、これらのエンド・ツー・エンドの較正技術の主な制約は、較正中、アレイの全ての通常動作を停止しなくてはならないことである。というのも、較正されるべき任意の信号経路の一部は、全ての信号経路によって共有されているからである（例えば、分配ネットワーク）。

この章で説明する従来のエンド・ツー・エンドのアレイ較正方法は、図６のシステムにおいてアレイの全てのアンテナ素子への等しい信号１０１を生成し、図７のシステムにおいてアレイの全てのアンテナ素子からの等しい信号１０５を生成するように、慎重に構築され手動で調節された、正確な較正ネットワーク１００を使用することを頼みにしている。この較正ネットワークは、工場の環境で別個の試験設備として使用するのが最も適している。というのも、アレイシステムにこの較正ネットワークを組み込むことは、大型のアレイにとって、むしろ無駄が多いからである。

較正後のアレイの補償は、遅延線又は利得段を調節するなどのハードウェア手段を用いて、又は、Ｔｘ／Ｒｘモジュールに対する必要な位相値及び大きさ値を計算することによりソフトウェア手段を用いて、実施することができ、これにより、所望の放射パターンを生成するのに加えて、アレイの誤差が補償される。

アクティブアレイのための新しい較正方法を以下に説明する。この方法は、アレイに含めるのに適した経済的な実装をもたらす。更に、この方法は、アレイの通常動作を中断することなく、アレイシステムのフロントエンドの自動較正を可能にする。

［ＩＦ供給部を有するアナログアレイ］
図８は、米国特許第８，６１１，９５９号に記載された構造と類似した、ＩＦ供給部を有するアナログアレイのアーキテクチャを示す。図８の図は、図４と同様の態様で簡略化されており、ＦＤＤ又はＴＤＤモードのいずれかで動作する、複数の送信チャネル及び受信チャネルを有するアレイを表している。図４のミキサー７は、Ｔｘ／Ｒｘモジュール２３４７の内部に移動されている。勿論、今やこのシステムでは、Ｔｘ／Ｒｘモジュールと同じ数のミキサー７のインスタンスが存在する。この変更は、アクティブアレイのコストに対して、重要で有益な影響を有する。すなわち、第１に、分配／集約ネットワーク５は、ＲＦ信号の代わりにＩＦ信号を搬送するようになる。分配／集約ネットワークは、ＲＦにおいてよりもＩＦにおいて電気的にはるかにより小型になる（分配ネットワークの物理的な寸法は同じままであるが、ネットワーク内を伝搬するＩＦ信号はＲＦよりもはるかに低い周波数である）ため、これにより、このネットワークの設計が大幅に簡単になる。ＩＦでのシリアルリンクを介した信号位相シフトはＲＦよりもはるかに小さいため、十分に低いＩＦ値の場合、図９の単純なシリアルの分配ネットワークを共同供給部の代わりに使用することができる。また第２に、利得段４はＲＦよりもむしろＩＦでも動作し、これは設計仕様の別の重要な単純化になる。第３に、位相シフタ３を、図４のような信号経路よりもむしろＬＯ経路内に配置することができる。正弦波信号の位相をシフトすることは変調信号の位相をシフトすることよりもはるかに容易であるため、これにより、これらの構成要素の設計がはるかに容易になる。実際、図４のシステムなどの伝統的なフェーズドアレイにおいて抗うのが最も困難なコスト障壁のうちの１つは、広い信号帯域幅に渡って動作する低コストで高品質なプログラム可能な位相シフタの利用可能性である。対照的に、単一の周波数では、非常に低コストでプログラム可能な位相シフタを実現するための幾つかの方法がある。これらのＬＯ信号調節可能位相シフタは、位相回転器と呼ばれる。

ミキサー７を図４の回路図から図８のＴｘ／Ｒｘモジュール２３４７に移動させることの１つの欠点は、Ｔｘ／ＲｘモジュールにおいてＬＯ信号を生成するために新たな要件が導入されることであり、このＬＯ信号は、全域でコヒーレント（高精度で、同一の周波数及び予測可能な位相）である。これは、発振器８によって生成されるＬＯ信号をアレイ全体に渡って分配するために共同供給部を使用することによって、達成することができる。米国特許第８，６１１，９５９号に従った、ＬＯのコヒーレントな分配のためのより低コストの選択肢は、米国特許第８，５５３，８２６号に記載される分配方法を用いることである。図１０は、この分配方法の単純化された略図を示す。長い幹部及び複数の短い枝路を有する二重ツリーネットワーク６ａは、この短い枝路の終端部にノード対を生成するように構成され、それぞれの信号の対に定数に加算される位相を提供する。これらのノードの対に接続される同期回路６ｂが、全域でコヒーレントなＬＯ信号を生成する。コヒーレントなＬＯの分配のための更に別の新しくかつより簡単な方法が、本出願と共に同時に出願される、“Calibrating a Serial Interconnection”と題された米国特許出願に記載されており、この米国特許出願の全体が、参照により本明細書に組み込まれる。

図６及び図７の従来の方法に従って、図８のアレイを較正することができる。しかしながら、ベースバンドプロセッサ１０から点Ａ、Ｂ、Ｃ、…、Ｈまでのアレイの部分は低周波数で動作し、また分配ネットワークは通常受動的であるので、大きなコスト面での不利益を伴うことなく、アレイのこの部分を、温度などの動作条件に対して一定の位相特性及び大きさ特性を有するように設計することが可能である。この場合、動作条件における有効な位相及び大きさのばらつきに対して脆弱である、アレイのうちの唯一の部分は、Ｔｘ／Ｒｘモジュールである。これらのＴｘ／Ｒｘモジュールは、位相及び大きさの動作上のドリフトによって必要とされる頻度で、較正されなくてはならない。

［Ｔｘ／Ｒｘモジュールの較正］
この章の目的のために、ベースバンドプロセッサ１０から点Ａ、Ｂ、Ｃ、…、Ｈまで、及びその逆、の図８のアレイの全ての信号経路は、位相特性及び大きさ特性の点で同一であり、較正が必要なアレイのうちの唯一の部分はＴｘ／Ｒｘモジュール２３４７であると仮定する。Ｔｘ／Ｒｘモジュール用に提案される位相較正方法が、図１１及び図１２に、それぞれ送信経路及び受信経路について示されており、Ｔｘ／Ｒｘモジュール用に提案される利得較正方法が、図１３及び図１４に、それぞれ送信経路及び受信経路について示されている。全ての場合において、較正中のＴｘ／Ｒｘモジュールは、ＩＦ分配／集約ネットワーク５から電気的に切断される。次いで、各方法について別々に説明する。

図１１に示す送信位相較正の場合では、較正回路２００が、適切な送信周波数を有するＩＦ信号２０１をＴｘ／ＲｘモジュールのＩＦ入力部に印加し、それぞれのＴｘ／Ｒｘモジュールに接続されたアンテナ素子から到来するＲＦ信号２０２を検出する。ＲＦ信号２０２は、ＩＦ信号２０１に対するＴｘ／Ｒｘモジュールの応答である。利得段４、ミキサー７、及びＲＦ−ＦＥ２が瞬間的な伝搬時間を有する（遅延が無い）理想的な場合では、結果として得られる信号２０２の位相は、ＩＦ信号２０１に対するＲＦ基準位相として規定される。一般的に、利得段４、ミキサー７、及びＲＦ−ＦＥ２などのＴｘ／Ｒｘモジュールの様々な構成要素を介した有限の伝搬時間のおかげで、信号２０２の実際の位相は、ＲＦ基準位相よりも大きくなる（２０２は２０１に対して遅延する）。信号２０２の位相とＲＦ基準位相との差は、Ｔｘ／Ｒｘモジュールごとに、製造条件及び動作条件により変動し、また、同じＴｘ／Ｒｘモジュールであっても、動作条件（例えば、温度）により時間と共に変動する。これは、まさに位相較正が必要である理由である。較正回路２００は、信号２０２の位相とＩＦ信号２０１に対するＲＦ基準位相との差を測定し、信号２０３を生成する。この信号２０３は、前述の位相差が９０度などの一定の数値（一般的に元の位相差よりも大きな値。現実のシステムが原因となるため。）になるまで、位相回転器３の設定を調節する。これは、位相回転器３を介したＬＯ信号位相シフトが、Ｔｘ／Ｒｘモジュール内を伝搬する較正信号の位相を直接的に線形にもたらすので、可能である。全てのアレイＲｘ／Ｔｘモジュールがこのようにして較正された場合、動作条件が大幅に変化しない期間の間は、アレイの送信部分全体が、位相に関して較正される。

図１２に示す受信位相較正の場合は、送信位相較正の場合と類似しており、信号が逆向きになる。較正回路２００が、適切な受信周波数を有するＲＦ信号２０４をＴｘ／ＲｘモジュールのＲＦ入力部に印加し、それぞれのＴｘ／ＲｘモジュールのＩＦポートから到来するＩＦ信号２０５を検出する。ＩＦ信号２０５は、ＲＦ信号２０４に対するＴｘ／Ｒｘモジュールの応答である。ＲＦ−ＦＥ２、ミキサー７、及び利得段４が瞬間的な伝搬時間を有する（遅延が無い）理想的な場合では、結果として得られる信号２０５の位相は、ＲＦ信号２０４に対するＩＦ基準位相として規定される。一般的に、ＲＦ−ＦＥ２、ミキサー７、及び利得段４などのＴｘ／Ｒｘモジュールの様々な構成要素を介した有限の伝搬時間のおかげで、信号２０５の実際の位相は、ＩＦ基準位相よりも大きくなる。信号２０５の位相とＩＦ基準位相との差は、Ｔｘ／Ｒｘモジュールごとに、製造条件及び動作条件により変動し、また、同じＴｘ／Ｒｘモジュールであっても、動作条件（例えば、温度）により時間と共に変動する。較正回路２００は、信号２０５の位相と、ＲＦ信号２０４に対するＩＦ基準信号との差を測定し、前述の位相差が９０度などの一定の数値（一般的に元の位相差よりも大きな値。現実のシステムが原因となるため。）になるまで、位相回転器３の設定を調節する。これは、位相回転器３を介したＬＯ信号位相シフトが、Ｔｘ／Ｒｘモジュール内を伝搬する較正信号の位相を直接的に線形にもたらすので、可能である。全てのアレイＲｘ／Ｔｘモジュールがこのようにして較正された場合、動作条件が大幅に変化しない期間の間は、アレイの受信部分全体が、位相に関して較正される。

図１３に示す送信利得較正の場合では、較正回路３００が、適切な送信周波数を有するＩＦ信号３０１をＴｘ／ＲｘモジュールのＩＦ入力部に印加し、それぞれのＴｘ／Ｒｘモジュールに接続されたアンテナ素子から到来するＲＦ信号３０２を検出する。ＲＦ信号３０２は、ＩＦ信号３０１に対するＴｘ／Ｒｘモジュールの応答である。一般的に、信号３０２の振幅と信号３０１の振幅との比率（Ｔｘ／Ｒｘモジュールの送信利得）は、Ｔｘ／Ｒｘモジュールごとに、製造条件及び動作条件により変動し、また、同じＴｘ／Ｒｘモジュールであっても、動作条件（例えば、温度）により時間と共に変動する。これは、まさに利得較正が必要である理由である。較正回路３００は、信号３０２の振幅と信号３０１の振幅との比率を測定し、信号３０３を出力する。この信号３０３は、前述の比率が２又は１０などの一定の数値になるまで、利得段４の設定を調節する。全てのアレイＲｘ／Ｔｘモジュールが同じＴｘ／Ｒｘモジュール送信利得を得るようにこのようにして較正された場合、動作条件が大幅に変化しない期間の間は、アレイの送信部分全体が、利得に関して較正される。

図１４に示す受信利得較正の場合は、送信利得較正の場合と類似しており、信号が逆向きになる。較正回路３００が、適切な受信周波数を有するＲＦ信号３０４をＴｘ／ＲｘモジュールのＲＦ入力部に印加し、それぞれのＴｘ／ＲｘモジュールのＩＦポートから到来するＩＦ信号３０５を検出する。ＩＦ信号３０５は、ＲＦ信号３０４に対するＴｘ／Ｒｘモジュールの応答である。一般的に、信号３０５の振幅と信号３０４の振幅との比率（Ｔｘ／Ｒｘモジュールの受信利得）は、Ｔｘ／Ｒｘモジュールごとに、製造条件及び動作条件により変動し、また、同じＴｘ／Ｒｘモジュールであっても、動作条件（例えば、温度）により時間と共に変動する。較正回路３００は、信号３０５の振幅と信号３０４の振幅との比率を測定し、前述の比率が２又は１０などの一定の数値になるまで、利得段４の設定を調節する。全てのアレイＲｘ／Ｔｘモジュールが同じＴｘ／Ｒｘモジュール受信利得を得るようにこのようにして較正された場合、動作条件が大幅に変化しない期間の間は、アレイの受信部分全体が、利得に関して較正される。

実際には、図１１、１２、１３、及び１４に示した較正原理のために多数の可能な実装が存在する。図１５は、Ｔｘ／Ｒｘモジュールの送信機位相及び利得較正のそのような実装の一例を示す。Ｔｘ／Ｒｘモジュール２３４７の電子機器（調節可能な利得段４、ミキサー７、位相回転器３、及びＲＦ−ＦＥ２）には、図８に示したものから、結合器１５、ＲＦミキサー１６、ＩＦミキサー１７、位相較正回路１８、利得較正回路２０、及び２つの大きさ検出器１９が増設されている。更に、この較正システムは、ＩＦ基準信号発生器１４ａ及び較正制御ブロック１４ｂを必要とする。ベースバンドプロセッサなどのアレイ制御装置が、制御ブロック１４ｂの動作を開始／停止させる。位相較正回路１８及び利得較正回路２０並びに制御ブロック１４ｂは、前述した較正方法を実行するデジタル状態機械を含み、Ｔｘ／Ｔｘモジュール内の必要なブロックに対する制御を有する。図１５は、矢印で終端する破線を用いて制御の流れを示す。この機構の一実施形態は、高精度及び低コストを維持するために、集積回路内にある。

Ｔｘ／Ｒｘモジュール送信機較正手順は次の通りである。アレイ制御装置（例えば、ベースバンドプロセッサ）が較正を初期化した後、較正制御ブロック１４ｂが、ＩＦ信号基準発生器１４ａからのＩＦ基準信号をオンにする。図１５のＩＦ基準信号発生器１４ａは、調節可能な利得段４にＩＦ基準信号（較正信号）を印加する。この信号は、ミキサー７によってアップコンバートされて、ＲＦ較正信号としてＲＦ−ＦＥ２から出る。較正基準信号は、アレイが通常動作している場合の実際の信号と同じ段を通過し、従って、同じ位相及び大きさの変化を招く。結合器１５は、このＲＦ較正信号を検出し、第１の大きさ検出器１９に印加する。発生器１４ａからのＩＦ基準信号は、第２の大きさ検出器１９にも印加される。２つの大きさ検出器は、それらのそれぞれの入力信号の大きさに比例したＤＣ電圧を生成する。利得較正回路２０は、２つの大きさ検出器１９から到来するＤＣ電圧が予め設定された所望の比率になるまで、利得段４の利得を調節する。この状態に達すると、Ｔｘ／Ｒｘモジュールの送信利得が、それぞれの値に設定される。

結合器１５は、ＲＦ−ＦＥ２から到来するＲＦ基準信号をＲＦミキサー１６にも印加し、ＲＦミキサー１６はこの信号をＩＦにダウンコンバートして戻し、その結果、発生器１４ａから到来する元のＩＦ基準信号との位相比較が可能になる（位相は、信号同士が同じ周波数を有する場合にのみ比較可能である）。ＩＦミキサー１７は、乗算によりこの２つのＩＦ信号の位相を比較し、ｃｏｓ（φ１−φ２）に等しいＤＣ信号を生成する。ここで、φ１及びφ２は、それぞれの位相である。２つのＩＦ信号の位相が（２ｎ−１）π／２ラジアンだけ異なる場合には、このＤＣ値はゼロであり、ここで、ｎは任意の整数である（最も重要なのはｎ＝１）。また、２つのＩＦ信号の位相が（２ｎ）π／２ラジアンだけ異なる場合には、このＤＣ値は最大又は最小になる。この位相検出方式は１８０度の単調性を有し、これは、全ての実際的な位相誤差を捕捉するのに十分に大きい。位相較正回路１８は、ミキサー１７によって生成されるＤＣが特定の設定値、好ましくはゼロ又は最大／最小に達するまで、位相回転器３を介して、ミキサー７を駆動するＬＯ信号の位相を回転させる。これらの好ましい値（ゼロ又は最大／最小）は、実際には重要である。というのも、これらは、ミキサー１７によって生成される全ての他のＤＣ値に対して相対的な値であり、従って、検出が容易であり、かつ回路のばらつきに影響されないからである。位相較正回路が所望の状態に達した後で、Ｔｘ／Ｒｘモジュール送信経路を介した信号遅延は、９０度（ミキサー１７の出力部でＤＣ値がゼロ）、又は１８０度（ミキサー１７の出力部でＤＣ値が最小）などの所定の位相差に対応する。Ｔｘ／Ｒｘモジュールの利得を変更すると位相も変化することがあり、一方、位相の変更は利得に影響を及ぼさないので、利得較正は位相較正より前に行われるべきであることに留意することが重要である。

図１６は、図１５の高度化されたＴｘ／Ｒｘモジュールが、Ｔｘ／Ｒｘモジュールの受信機位相及び利得較正にどのように使用され得るかを示している。この場合には、Ｔｘ／ＲｘモジュールのＲＦ入力部に基準信号を印加するＲＦ基準信号発生器１４ｃが必要である。図１６に示すように、この回路の動作は、幾つかの信号を逆向きにした送信機の場合の動作と同一である。結合器１５が、ＲＦ基準信号をＴｘ／ＲｘモジュールのＲＦポートに注入するために使用される。

Ｔｘ／Ｒｘモジュールの（位相又は大きさ）較正の全ての場合において、位相回転器３及び利得段４に対する較正値は、Ｔｘ／Ｒｘモジュールレベルで局所的に、又は、ベースバンドプロセッサ１０（図８を参照）若しくは別の制御装置に通常は帰するアレイ制御レベルで全域的に、処理されることがある。較正値が局所的に処理される場合、Ｔｘ／Ｒｘモジュールは、これらの較正値を、アレイベースバンドプロセッサから受信したプログラミング位相値及び大きさ値に加算する手段を含まなければならない。較正値が全域的に処理される場合、これらの較正値はベースバンドプロセッサに（例えば、デジタルバスを介して）報告されなくてはならず、ベースバンドプロセッサは、これらの較正値を、特定の放射パターンを生成するために必要な位相及び大きさを計算するのに含める。

［分配／集約ネットワークの較正］
次に、図８のアレイについて、ベースバンドプロセッサ１０から点Ａ、Ｂ、Ｃ、…、Ｈまで、及びその逆、の全ての信号経路は、位相特性及び大きさ特性の点で同一であるという、前の章で行った仮定を取り除く。ベースバンドプロセッサ１０及びＩＦ段９は全ての信号経路で共通であるので、前の仮定は、分配ネットワーク５が完全であり、位相誤差及び大きさ誤差を生成しないと仮定することに等しい。

実際には、図４及び図８のネットワーク５は、高価な材料及び組立を用いて製造された場合にのみ、製造条件及び動作条件に対して位相誤差及び大きさ誤差をほんのわずかにすることを達成する。一部のハイエンドの用途向けにはこれは許容できるかもしれないが、殆どを占める商用用途については受け入れられない。図８のアーキテクチャを導入した真の動機は、ネットワーク５を、図４の伝統的なアーキテクチャのようにＲＦでではなくＩＦで動作させることにより、ネットワーク５のコストを下げることである。

ＲＦよりもはるかに低い周波数で動作するおかげで、ネットワーク５を、低コストであり、かつ温度及び他の動作条件に対して位相／大きさの変動を依然として低く維持するように設計することができる。このことは、ＦＲ４基板（全国電機製造業者協会（National Electrical Manufacturers Association）による「Flame Retardant 4」標準呼称）などの最も低コストのプリント回路基板（ＰＣＢ）の一部のもので実装される、図９のような単純なシリアルの分配／集約ネットワークに対してでさえ、通常当てはまる。しかしながら、これらの低コストの分配／集約ネットワークの電気的特性は、製造工程により実質的に変動するので、製造ばらつきを均等にするための製造後の較正無しでは使用不可能である。次に、図８の分配／集約ネットワーク５のための幾つかの較正方法を紹介する。

分配／集約ネットワーク５のための第１の較正方法を図１７に示す。初めに、単一の送信チャネル及び単一の受信チャネルを考える。後程、複数のチャネルの場合は、この場合の単純明快な拡張であることが明らかになるであろう。単一の送信及び受信ネットワーク５（これら両方は、簡略化した表現のための以前の決まり事に従って、図では同一のブロックによって表わされる）は、同一であるか、又は既知の相互比率の電気的長さを有すると仮定される。この２つのネットワークが、近接して配置される類似のレイアウトで同一のＰＣＢ上に実装される場合、これは妥当な仮定である。例えば、ＰＣＢ上で互いに隣り合わせに配置される伝送線として実装される、図９のような２つのシリアルリンク（一方は送信用で、他方は受信用）は、低コストのＰＣＢ材料の場合でさえ、殆ど同一の電気的特性を有する。

Ｔｘ／Ｒｘモジュールが２つのネットワーク５に接続される各ノードＡ、Ｂ、…、Ｈの次に、追加のループバック回路６ｄを配置する。ベースバンドプロセッサ１０の制御４０５の下で、これらの回路は、送信分配ネットワークから到来する任意の信号を、受信集約ネットワークの対応する端子にループバックすることができる。較正処理は、次の通りである。ベースバンドプロセッサ１０は、送信分配ネットワークを通じてＩＦ信号４０１を送信し、引き続いて、一度に単一のループバック回路に、この信号を受信集約ネットワークを通じて戻すようにリクエストする。各往復送信について、ベースバンドプロセッサ１０は、結合された送信／受信経路の往復の位相特性及び大きさ特性を測定する。全ての往復測定が行われた後、ベースバンドプロセッサ１０は予測値と測定値とを比較し、様々な基準に従って、各ネットワーク５（送信及び受信）に測定値の一部を割り当てる。例えば、総合の往復位相差は、送信経路に対しては６０％で受信経路に対しては４０％に分割されることをシミュレーションが示した場合、実際に測定された位相シフトは、同じ比率で割り当てられる。値の割り当てについての別の基準を、上記の比率の検査室測定から導き出すことができる。送信及び受信ネットワーク５の実際の特性が一旦分かると、ベースバンドプロセッサ１０は、位相回転器３及び利得段４の設定を調節して、全ての経路を等化する。複数チャネルの場合は、順方向経路と戻り経路の多数の組み合わせを測定する追加の可能性があるのと同様である。

図１７の往復較正方法は、２つの独立したネットワーク（送信及び受信）間での、測定した往復値の正確な分割を精密に予測することに依存している。図１８に示すネットワーク５のための第２の較正方法では、送信ネットワークと受信ネットワークを独立して測定する。この方法は、図８のアレイのアーキテクチャが、各Ｔｘ／Ｒｘモジュールのサイトで全域的にコヒーレントなＬＯ信号を提供する、という事実を利用する。回路６ｃは、全域的にコヒーレントなＬＯ信号から（Ｔｘ／Ｒｘモジュールのサイトにおける）ローカルＩＦ基準信号を生成する。勿論、これらのローカルＩＦ基準信号もまた、全域的にコヒーレントである。この方法の一段階では、ＩＦ基準信号５００は、集約ネットワーク５を経てベースバンドプロセッサ１０に一度に１つずつ送信される。ベースバンドプロセッサは、集約ネットワークの各経路について位相及び大きさを測定し、理想値からの差を補正するのに必要な位相回転器３及び利得段４に対する補償値を決定する。この方法の別の段階では、ベースバンドプロセッサ１０は、分配ネットワーク５を介してＩＦ信号５０１を送信し、このＩＦ信号５０１は、ブロック６ｃ内部の位相／大きさ比較器によって、Ｔｘ／ＲｘモジュールのサイトでＩＦ基準信号と比較される。次いで、このブロックは、測定された位相／大きさの値をベースバンドプロセッサ１０に報告し、ベースバンドプロセッサは、再び位相回転器３及び利得段４の調節を通じて、誤差を取り除くことができる。

図１８に示した技術を用いて正確に大きさを較正するために、ブロック６ｃによって生成されるＩＦ基準信号が等しい大きさを有することを確かめることが重要である。これは、全てのブロック６ｃに全域的なＤＣ基準電圧を分配すること、又は標準電圧基準を使用すること、などの様々な方法によって可能である。

図１８の回路６ｃの典型的な実装が、図１９に示されている。周波数シンセサイザ９１は、全域的にコヒーレントなＬＯ信号から全域的にコヒーレントなＩＦ較正信号を生成する。電圧基準９３（例えば、標準バンドギャップ電圧基準）は、正確な絶対値のＤＣ信号を生成する。ピーク検出器９５は、その入力部での信号の大きさの測定を提供し、可変利得増幅器（ＶＧＡ）９２は、比較器９４によって印加される制御信号に従って、可変利得増幅器（ＶＧＡ）９２を通過する信号の大きさをスケール変更する。位相回転器３、ミキサー７、及び比較器９９は、Ｔｘ／ＲｘモジュールでのＩＦ信号の位相整列のために使用される。制御装置９９９は、回路６ｃ内部の全てのブロックを制御し、制御４０４を介してベースバンドプロセッサ１０と通信する。

図１８で説明する方法の１つの用途では、制御装置９９９はスイッチ９６及び９８をオンに、スイッチ９７をオフに設定し、位相回転器３、ミキサー７、及び比較器９９を無効にする。周波数シンセサイザ９１の出力信号はＶＧＡ９２を通過し、較正信号５００としてベースバンドプロセッサ１０に送信される。この信号は全域的にコヒーレント（全てのＴｘ／Ｒｘモジュールにおいて同じ位相）である。というのも、この信号は全域的にコヒーレントなＬＯ信号から合成されており、既知の大きさを有するからである。これは、信号５００の大きさが、所定の比率（例えば、等しい）で電圧基準９３の設定電圧に関係するまで、比較器９４がＶＧＡ９２の利得を調節するので、保証される。前述したように、ベースバンドプロセッサ１０は、全てのＴｘ／Ｒｘモジュールから到来する信号５００を使用して、分配ネットワーク上で発生している大きさ及び位相シフトを補償する。

図１８で説明する方法の別の用途では、制御装置９９９はスイッチ９６及び９８をオフに、スイッチ９７をオンに設定し、位相回転器３、ミキサー７、及び比較器９９を有効にする。この場合、ベースバンドプロセッサ１０は、分配ネットワークを通じて較正信号５０１を送信する。Ｔｘ／Ｒｘモジュールに到達した後の信号５０１の位相は、位相回転器３、ミキサー７、及び比較器９９を使用して、周波数シンセサイザ９１によって生成された全域的にコヒーレントな信号と比較される。前述したＴｘ／Ｒｘモジュール較正方法の場合と同様に、制御装置９９９は、ミキサー７の入力部同士の間の既知の位相差に対応する所定のＤＣ値（最大値又はゼロ値が好ましい）を比較器９９が出力するまで、位相回転器３の位相を変更する。このようにして、制御装置９９９は、周波数シンセサイザ９１によって生成された全域的にコヒーレントな信号に関連して信号５０１の位相を決定する。信号５０１は、その大きさを決定するという目的のために、ＶＧＡ９２も通過する。ＶＧＡ９２の出力部における信号の大きさが、所定の比率で電圧基準９３の設定電圧に関係するまで、比較器９４がＶＧＡ９２の利得を調節する。この制御ループが安定した後で、ＶＧＡ利得設定を使用して、ベースバンドプロセッサ１０からＴｘ／Ｒｘモジュールへの信号５０１の大きさの変化を補償することができる。例えば、これらの設定を、図１８の調節可能な利得段４の利得を調節するために使用することができる。

［２段階較正を伴うアレイ］
図８のＴｘ／Ｒｘモジュールとアレイの分配ネットワークとを別々に較正する可能性は、２段階較正方法に適した一般的なアレイアーキテクチャを示唆している。伝統的なエンド・ツー・エンドの１段階の較正に対するその利点を、追って説明する。このアーキテクチャは図２０に示されており、従来のアレイサブシステム及び追加のサブシステムを含んでいる。前述（図４及び図８）のように、複数の送信チャネル及び受信チャネルが単一のブロックによる簡略化された形式で表わされるという決まり事を用いる。

図２０において従来のアレイサブシステムは、ベースバンドプロセッサ１０、信号変換器７０１、信号分配／集約ネットワーク７０２、及び制御分配ネットワーク７０３である。信号変換器７０１は、デジタル／アナログ変換及びアナログ／デジタル変換と、場合によっては周波数のアップコンバート／ダウンコンバートとが行われるブロックである。一般的に、信号変換器７０１と分配ネットワーク７０２との間で交換される信号は、ベースバンド又はＩＦ若しくはＲＦのいずれかのアナログ信号である。制御分配ネットワーク７０３は、ベースバンドプロセッサとＴｘ／Ｒｘモジュール６７０との間で制御信号（通常はデジタル）を運ぶ。これらのモジュールは、図３のような従来の回路と、図１１、１２、１３、１４、１７、及び１８に示す較正方法をサポートする適切な較正回路との組み合わせである。

従来のアレイサブシステムへの追加である図２０のサブシステムは、基準発生器７０４、較正発生器７０６、基準分配ネットワーク７０５、及び較正分配ネットワーク７０７である。基準発生器７０４は、全域的な基準信号を生成し、この信号は基準分配ネットワーク７０５を介して全てのＴｘ／Ｒｘモジュールに分配され、その結果、この信号のコヒーレントな複製が全てのＴｘ／Ｒｘモジュールのサイトで利用可能になる。このため、基準分配ネットワーク７０５は、共同供給部（図５）か、図１０に示すネットワーク（米国特許第８，６１１，９５９号）か、又は別のコヒーレントな分配ネットワークであり得る。Ｔｘ／Ｒｘモジュールは、ネットワーク７０５によって分配されるコヒーレントな基準信号を使用することがあり（例えば、図８のアクティブアレイ）、又は、それらの信号を使用しないことがある（例えば、図４のアクティブアレイ）。較正発生器７０６は、１つ又は複数の較正信号を生成し、これらの信号は分配ネットワーク７０７を通じてＴｘ／Ｒｘモジュールに送信される。ネットワーク７０５を通じて分配される基準信号とは違い、Ｔｘ／Ｒｘモジュールに到達する較正信号は、互いにコヒーレントである必要はない。

図２０のアレイシステムの２段階較正は、以下のように動作する。まず、ベースバンドプロセッサ１０は、分配／集約ネットワーク７０２から全てのＴｘ／Ｒｘモジュールを切り離し、図１７及び図１８で説明したように、このネットワークのための較正方法を適用する。これは、２段階アレイ較正処理の第１の段階を表す。この手順では、ベースバンドプロセッサは、Ｔｘ／Ｒｘモジュールに分配されたコヒーレントな基準信号を使用することがある（図１８を参照）。次いで、ベースバンドプロセッサは、前述したように、一度に１つのモジュールずつ、又は同時に複数の（又は全ての）モジュールについて、Ｔｘ／Ｒｘモジュール較正処理を開始する。Ｔｘ／Ｒｘモジュールの較正は独立した処理であるので、多数のＴｘ／Ｒｘモジュールを同時に較正することができる。これは、アレイ２段階較正処理の第２の段階である。この手順では、Ｔｘ／Ｒｘモジュールは、前述したように（図１１、１２、１３、及び１４を参照）、ネットワーク７０７を通じて分配された較正信号を使用する。

この章で説明する２段階較正処理の各段階は、アレイの異なる部分を扱い、この異なる部分は、環境条件に対して他の部分とは異なって反応する。第２の段階の間に較正されるＴｘ／Ｒｘモジュールは、能動回路を含んでいるので、一般的に、環境条件に対して非常に敏感である。しかしながら、２段階較正処理の第１の段階中に較正される、ベースバンドプロセッサからＴｘ／Ｒｘモジュールまでの信号経路同士の差は、特に図２０の分配ネットワーク７０２が受動的である場合、環境条件に対して変化しないことが多い。従って、較正処理の第１の段階は、製造ばらつきを補償するためには、システムの起動時以外は実施される必要がなく、また、経年劣化等に起因する緩やかなドリフトを補償するために、ごくまれに繰り返される必要がある。この事は、エンド・ツー・エンドの（単一段階の）伝統的な較正方法と比較して、２段階較正方法の大きな利点である。というのも、システムがＴｘ／Ｒｘモジュールまで誤差無しで動作している限りでは、アレイの残りの部分を、通常動作を中断することなく較正することが可能であるからである。これについては、次の章で開示する。

［アレイ動作を中断することのない２段階アクティブアレイ較正］
単一の素子のアクティブシステムに対するアクティブアレイの重要な利点は、アレイ素子のうちの１つ又は限定数が機能を停止した場合に、アレイの全体的な性能への影響が最小限であるか又は認識さえされないことである。例えば、１００素子を有するフェーズドアレイの中の１つの素子がオフになった場合、全送信電力のうちのわずか１％が失われ（全ての素子において等しい電力を仮定）、放射パターンは実質的に変化しないままである。本明細書に記載する２段階較正処理を用いて、通常動作を中断することなくアクティブアレイを較正することにより、この事実から恩恵を受けることができる。可能な手順は次の通りである。

起動時（ブート時）に、アクティブアレイは、全てのＴｘ／Ｒｘモジュールの較正を含め、第１の段階及び第２の段階を通して完全に較正される。これにより、製造ばらつき及び他の要因に起因する誤差が、その時点で存在する動作条件に対して除去されることが補償される。次いで、アクティブアレイは通常動作の状態に置かれる。一定の指定された時間に、又は環境変化の監視結果等により促されて、Ｔｘ／Ｒｘモジュールは１度に１つずつ、アレイの残りの部分は機能したままで、再較正される（２段階目の較正が繰り返される）。状況によっては、２つ以上のＴｘ／Ｒｘモジュールが同時に較正されることがある。更に、特定の場合（例えば、非常に変化しやすい環境、又は非常に敏感な部品）では、ラウンドロビン方式での継続的なＴｘ／Ｒｘモジュール較正が必要であることがある。このようにして、アレイは、長期間に渡り実質的に誤差の無い状態を維持する。

これまでに説明したように、２段階較正方法では、第２段階の較正の間は通常のアレイ動作を維持するが、第１段階の較正の間は通常動作を中断させる。この制約は、図２０のアーキテクチャに、余分な分配ネットワーク７０２と、アレイの通常動作を停止することなく既存の分配ネットワークをこの余分なネットワークと交換する能力と、を追加することによって、取り除くことができる。余分な分配ネットワークは、交換の前にオフラインで較正されているので、交換後は、システムは誤差が無いままである。勿論、システムから取り出された分配ネットワークもまたオフラインで較正され、余分な分配ネットワークが較正からずれ出したときにシステム中で再び使用されることになる。この工程は、無期限に続けることができる。

［デジタルアレイの２段階較正］
２段階較正方法は、デジタルアレイにおいても同様に用いることができる。図２１は、この可能性を示す。この場合では、分配／集約ネットワーク８０２はデジタルであり、従って、図２０の信号変換器ブロック７０１を使用する必要はない。更に、図２０のＴｘ／Ｒｘモジュール６７０は、完全な無線機８００で置き換えられ、この無線機８００は、Ｔｘ／Ｒｘモジュールの機能と、データ変換器の機能（アナログ／デジタル変換器及びデジタル／アナログ変換器）とを含む。基準信号発生器７０４によって生成された基準信号は、基準分配ネットワーク７０５によって無線機８００に分配される。基準信号は、（アナログ／デジタル変換器及びデジタル／アナログ変換器のための）信号サンプリング動作のために、かつ場合によってはアップコンバート／ダウンコンバート動作のために、無線機８００によって使用される。

図２１のデジタルアレイのための２段階較正は、図２０のアナログアレイと同じ態様で動作する。唯一の本質的ではない差は、分配／集約ネットワーク８０２の第１段階の較正が、アナログ信号ではなくデジタルで行われることである。勿論、分配／集約ネットワーク８０２の振幅較正の必要はない（伝送誤差が無ければ、デジタル信号は完全な振幅情報を保持する）。しかしながら、位相誤差を引き起こす遅延誤差を補償する必要がある。

［較正アルゴリズム］
説明した実施形態では、ベースバンドプロセッサは、上述した２段階較正動作を実施するプログラムを実行する。或いは、Ｔｘ／Ｒｘ回路に近接して配置されるか、又は他の場所に配置される、別のプロセッサ又は複数のプロセッサを使用してもよい。以下では、プロセッサシステムとしてフェーズドアレイの較正を制御し実行するプログラムされたエンティティについて言及する。

プロセッサシステムの動作の流れ図が図２２〜図２４に示されており、図２２はメインのプログラムループを示し、図２３は較正動作の第１の段階を実行するサブルーチンを示し、図２４は較正動作の第２の段階を実行するサブルーチンを示す。初めに、フェーズドアレイアンテナシステムの上述した回路を使用することにより、プロセッサシステムは較正動作の第１の段階を実施するサブルーチンを呼び出し、この第１の段階の間に、プロセッサシステムはＴｘ／Ｒｘ回路から独立してＩＦ分配／集約ネットワークを較正する（２０００）。このサブルーチンの間、プロセッサシステムはＴｘ／Ｒｘ回路から分配／集約ネットワークを切り離す。その結果、動作のこの段階の間は、アンテナアレイを介してＲＦ信号を受信又は送信することはできない。

図２３を参照すると、較正動作の第１の段階を実行する（２０１０）サブルーチンの間、プロセッサシステムは分配／集約ネットワークを通る信号経路を選択し（２０１２）、図１７及び図１８によって示される上述した方式のうちの１つを使用して、選択された信号経路を較正する（２０１４）。選択された経路の較正には、選択された信号経路に印加されることになる位相補正及び大きさ補正を決定することが含まれる。次いで、これらの決定された値は、プロセッサシステムに対してローカルな、又は他の場所にある、メモリに記憶される。

選択された経路が較正された後、プロセッサシステムは、分配／集約ネットワーク内にまだ較正されていない残りの信号経路があるかどうかをチェックする（２０１６）。まだ較正されていない経路が存在する場合、プロセッサシステムは、それらの未較正の信号経路を循環し、分配／集約ネットワークを完全に較正するまで、それぞれを順番に較正する（ブロック２０１６、２０１８、及び２０１４を参照）。その時点で、プロセッサシステムはこのサブルーチンを終了し（２０２０）、図２２に示したメインのプログラムループに戻る。

メインのプログラムループに戻った後、プロセッサシステムは較正サブルーチンの第２の段階を呼び出し、この第２の段階の間、プロセッサシステムは、分配／集約ネットワークとは独立してＴｘ／Ｒｘ回路を較正する（２００２）。詳細が図２４に示される、較正動作のこの段階の間、プロセッサシステムはＴｘ／Ｒｘ回路を選択し（２０３２）、例えば、図１１〜図１４によって示される方式を使用して、その回路を較正する（２０３４）。選択されたＴｘ／Ｒｘ回路の較正には、選択されたＴｘ／Ｒｘ回路に印加されることになる位相補正及び大きさ補正を決定することが含まれる。これらの決定された値は、プロセッサシステムに対してローカルな、又は他の場所にある、メモリに記憶される。

選択されたＴｘ／Ｒｘ回路が較正された後、プロセッサシステムは、アレイ内にまだ較正されていない残りのＴｘ／Ｒｘ回路があるかどうかをチェックする（２０３６）。まだ較正されていないＴｘ／Ｒｘ回路が存在する場合、プロセッサシステムは、それらの未較正のＴｘ／Ｒｘ回路を循環し、アレイ内の全てのＴｘ／Ｒｘ回路を完全に較正するまで、それぞれを順番に較正する（ブロック２０３６、２０３８、及び２０３４を参照）。その時点で、プロセッサシステムは第２段階の較正サブルーチンを終了し（２０４０）、図２２に示したメインのプログラムループに戻る。

次に、プロセッサシステムは、較正動作の第１の段階（２００４）か、又は較正動作の第２の段階（２００６）のいずれかを再度実施することをプロセッサシステムに要求する何等かの条件が発生しているかどうかをまずチェックするループに入る。この条件は、較正動作の第１の段階を呼び出すために使用される可能性が高いアプローチである、オペレータからのコマンドであることがあり、又は、タイマーの期間満了であることがあり、又は、アレイの温度、動作している環境の湿度などのこれらに限定するものではないが環境条件の変化の検出によることがあり、又は、アレイの性能における劣化の検出によることがあり、又は、そのような考慮事項若しくは要因の任意の組み合わせであることがある。

前に述べたように、分配／集約ネットワークは、動作周波数の割にはフェーズドアレイシステムのはるかに安定した部分であるので、分配／集約ネットワークが較正される必要が生じる回数は、まれである。対照的に、特に、条件（例えば、温度、湿度、等）が頻繁に変化する環境でアレイが動作している場合には、Ｔｘ／Ｒｘ回路を頻繁に再較正する必要がある。従って、実際には、プロセッサシステムは、較正動作の第１の段階を再度実行する前に、較正動作の第２の段階を何度も繰り返すことになる。

Ｔｘ／Ｒｘ回路の較正は一度に１つずつ順番に実施されるものとして説明したが、そうである必要はない。複数のＴｘ／Ｒｘ回路を同時に較正することができる。Ｔｘ／Ｒｘ回路が較正されているとき、このＴｘ／Ｒｘ回路はアクティブアレイから除去され、通信信号を送受信するのに使用することができないことを、思い起こして欲しい。多数のアンテナ素子を有するフェーズドアレイでは、較正中に単一のＴｘ／Ｒｘ回路を除去することにより、アレイの性能に大きな悪影響を及ぼす可能性はあまりない。アレイが十分に大きい場合には、複数のＴｘ／Ｒｘ回路を除去することにより生じる性能の低下は、許容可能であると分かることがある。その結果、その場合には、複数のＴｘ／Ｒｘ回路を同時に較正して、較正処理の第２の段階を完全に実施するのに要する時間を短縮することは、道理にかなっている。

他の実施形態が、以下の特許請求の範囲内にある。

Claims (31)

1. フェーズドアレイを較正する方法であって、前記フェーズドアレイは、アンテナ素子のアレイと、複数のＲＦ通信回路であって、そのそれぞれが前記アンテナ素子のアレイ内の異なる対応するアンテナ素子に電気的に結合されている複数のＲＦ通信回路と、第１の信号線を複数の第２の信号線に電気的に結合する信号供給ネットワークと、を含み、前記複数の第２の信号線のうちの各第２の信号線は、前記複数のＲＦ通信回路のうちの異なる対応するＲＦ通信回路に電気的に結合されており、前記方法は、
   前記複数のＲＦ通信回路からは独立して前記信号供給ネットワークを較正する工程を含む、較正動作の第１の段階を実施する工程と、
   前記複数のＲＦ通信回路のうちの全てのＲＦ通信回路が較正されるまで、前記複数のＲＦ通信回路のそれぞれを、前記信号供給ネットワークとは独立して較正する工程を含む、前記較正動作の第２の段階を実施する工程と、を含む方法。
2. 前記較正動作の前記第２の段階は、較正の前記第１の段階が完了した後で実施される、請求項１に記載の方法。
3. 前記較正動作の前記第１の段階を繰り返すことなく、前記較正動作の前記第２の段階を繰り返し実施する工程を更に含む、請求項１に記載の方法。
4. 所定の時間間隔で前記較正動作の前記第２の段階を実施する工程を更に含む、請求項１に記載の方法。
5. 前記フェーズドアレイの環境における所定の変化が検出されるたびに、前記較正動作の前記第２の段階を実施する工程を更に含む、請求項１に記載の方法。
6. 前記信号供給ネットワークを較正する工程は、前記複数の第２の信号線のそれぞれについて位相補正を決定する工程を含む、請求項１に記載の方法。
7. 前記複数の第２の線に対する前記位相補正を前記フェーズドアレイに適用する工程を更に含む、請求項６に記載の方法。
8. 前記複数のＲＦ通信回路のうちの前記ＲＦ通信回路のそれぞれを較正する工程は、前記ＲＦ通信回路のそれぞれについて位相補正を決定する工程を含む、請求項１に記載の方法。
9. 前記複数のＲＦ通信回路に対する前記位相補正を前記フェーズドアレイに適用する工程を更に含む、請求項８に記載の方法。
10. 前記信号供給ネットワークを較正する工程は、前記複数の第２の信号線のそれぞれについて位相補正及び大きさ補正を決定する工程を含む、請求項１に記載の方法。
11. 前記複数の第２の線に対する前記位相補正及び前記大きさ補正を前記フェーズドアレイに適用する工程を更に含む、請求項１０に記載の方法。
12. 前記複数のＲＦ通信回路のうちの前記ＲＦ通信回路のそれぞれを較正する工程は、前記ＲＦ通信回路のそれぞれについて位相補正及び大きさ補正を決定する工程を含む、請求項１に記載の方法。
13. 前記複数のＲＦ通信回路に対する前記位相補正及び前記大きさ補正を前記フェーズドアレイに適用する工程を更に含む、請求項１２に記載の方法。
14. 前記信号供給ネットワークは信号分配ネットワークであり、前記複数のＲＦ通信回路のうちの各ＲＦ通信回路は、そのＲＦ通信回路が電気的に結合される前記アンテナ素子を駆動するためのＲＦ送信回路である、請求項１に記載の方法。
15. 前記信号供給ネットワークは信号集約ネットワークであり、前記複数のＲＦ通信回路のうちの各ＲＦ通信回路は、そのＲＦ通信回路が電気的に結合される前記アンテナ素子によって受信された信号を処理するためのＲＦ受信モジュールである、請求項１に記載の方法。
16. 前記複数のＲＦ通信回路のうちの各ＲＦ通信回路は、前記分配ネットワークから受信したＩＦ信号をＲＦにアップコンバートするためのミキサーを含む、請求項１に記載の方法。
17. 前記複数のＲＦ通信回路のうちの各ＲＦ通信回路は、そのＲＦ通信回路に結合された前記アンテナ素子から受信したＲＦ信号をＩＦにダウンコンバートするためのミキサーを含む、請求項１に記載の方法。
18. 前記較正動作の前記第２の段階の間に、前記複数のＲＦ通信回路のうちの部分集合のみを一度に較正し、各部分集合は、前記複数のＲＦ通信回路のうちの前記ＲＦ通信回路のうちの少なくとも１つであるが全部よりは少ない、請求項１に記載の方法。
19. 前記較正動作の前記第２の段階の間に、前記複数のＲＦ通信回路のうちの前記ＲＦ通信回路の１つのみを一度に較正する、請求項１に記載の方法。
20. 前記較正動作の前記第２の段階の間、ＲＦ通信回路が較正されている間に、前記信号伝達ネットワークから、較正されているそのＲＦ通信回路を電気的に切断する、請求項１に記載の方法。
21. フェーズドアンテナアレイシステムであって、
    第１の信号線を複数の第２の信号線に電気的に結合する信号供給ネットワークと、
    アンテナ素子のアレイと、
    複数のＲＦ通信回路であって、前記複数のＲＦ通信回路の各ＲＦ通信回路は第１のポート及び第２のポートを有し、前記第１のポートは前記信号供給ネットワークの前記複数の第２の信号線のうちの異なる対応する第２の信号線に電気的に接続され、前記第２のポートはアンテナ素子の前記アレイ内の異なる対応するアンテナ素子に電気的に接続される、複数のＲＦ通信回路と、
    前記複数のＲＦ通信回路と同数の複数の較正回路であって、そのそれぞれは、前記複数のＲＦ通信回路のうちの異なる対応するＲＦ通信回路を前記信号供給ネットワークとは独立して較正するために、その異なる対応するＲＦ通信回路に電気的に接続される、複数の較正回路と、
    を備える、フェーズドアンテナアレイシステム。
22. 複数のスイッチを更に含み、そのそれぞれは前記複数のＲＦ通信回路のうちの異なるＲＦ通信回路と関連付けられており、前記複数のスイッチのそれぞれは、前記関連付けられたＲＦ通信回に電気的に接続されている前記対応する第２の信号線から、前記関連付けられたＲＦ通信回路を電気的に接続したり切断したりするためのものである、請求項２１に記載のフェーズドアンテナアレイシステム。
23. 較正動作を実行するようにプログラムされたプロセッサシステムを更に含み、前記較正動作の間、前記プロセッサシステムは各較正回路を使用してそれが接続されたＲＦ通信回路上で測定を行い、前記測定から較正補正データを生成する、請求項２１に記載のフェーズドアンテナアレイシステム。
24. 前記プロセッサシステムは、
    前記複数のＲＦ通信回路のうちの部分集合を一度に１つ選択することによって前記複数のＲＦ通信回路を配列させ、また、
    ＲＦ通信回路の選択された部分集合のそれぞれに対して、前記複数のＲＦ通信回路の全てが較正されるまで、ＲＦ通信回路の前記選択された部分集合用の前記較正回路を使用して前記選択されたＲＦ通信回路を較正する、
    ようにプログラムされており、
    前記選択された部分集合のそれぞれは、前記複数のＲＦ通信回路のうちの少なくとも１つではあるが全部よりは少ないＲＦ通信回路を含む、
    請求項２３に記載のフェーズドアンテナアレイシステム。
25. 前記プロセッサシステムは、
    一度に前記複数のＲＦ通信回路のうちの１つを選択することにより、前記複数のＲＦ通信回路の全てを配列させ、また、前記複数のＲＦ通信回路の全てが較正されるまで、その選択されたＲＦ通信回路に対して、その選択されたＲＦ通信回路用の前記較正回路を使用してその選択されたＲＦ通信回路を較正する、
    ようにプログラムされている、請求項２３に記載のフェーズドアンテナアレイシステム。
26. 前記信号供給ネットワークの対応する第２の信号線から前記複数のＲＦ通信回路のそれぞれを電気的に接続したり切断したりするために、前記プロセッサシステムによって制御される複数のスイッチを更に備える、請求項２３に記載のフェーズドアンテナアレイシステム。
27. 前記プロセッサシステムは、前記スイッチが、前記複数のＲＦ通信回路の各ＲＦ通信回路を、そのＲＦ通信回路が較正されるときに、前記信号供給ネットワークの対応する第２の信号線から電気的に切断するようにプログラムされる、請求項２６に記載のフェーズドアンテナアレイシステム。
28. 前記複数の較正回路のうちの各較正回路は、
    その較正回路に接続された前記ＲＦ通信回路に基準信号を導入するための基準信号出力線と、
    その較正回路に接続された前記ＲＦ通信回路から、そのＲＦ通信回路に導入された前記基準信号の結果として生じる出力信号を受信するための監視線と、
    そのＲＦ通信回路に対する位相補正を生成するための位相較正回路と、を備え、その較正回路に対する前記位相補正は、その較正回路に対する前記基準信号及び前記出力信号から導き出される、請求項２３に記載のフェーズドアンテナアレイシステム。
29. 前記複数の較正回路のうちの各較正回路は、
    そのＲＦ通信回路に対する大きさ補正を生成するための大きさ較正回路を更に備え、その較正回路に対する前記大きさ補正は、その較正回路に対する前記基準信号及び前記出力信号から導き出される、請求項２８に記載のフェーズドアンテナアレイシステム。
30. 前記複数の較正回路のうちの各較正回路は、
    その較正回路に接続された前記ＲＦ通信回路に基準信号を導入するための基準信号出力線と、
    その較正回路に接続された前記ＲＦ通信回路から、そのＲＦ通信回路に導入された前記基準信号の結果として生じる出力信号を受信するための監視線と、
    そのＲＦ通信回路に対する大きさ補正を生成するための大きさ較正回路と、を備え、その較正回路に対する前記大きさ補正は、その較正回路に対する前記基準信号及び前記出力信号から導き出される、請求項２３に記載のフェーズドアンテナアレイシステム。
31. 前記複数のＲＦ通信回路のうちの各ＲＦ通信回路は、
    ＲＦミキサーと、
    前記アンテナ素子に電気的に接続されたＲＦフロントエンド回路と、
    そのＲＦ通信回路を通過する信号の位相を調節するための位相調節回路と、
    外部の信号伝達ネットワークとそのＲＦ通信回路との間で通信信号を搬送するための通信信号線と、
    前記ＲＦミキサーのための局部発振器（ＬＯ）信号を受信するためのＬＯ信号線と、
    を備える、請求項２３に記載のフェーズドアンテナアレイシステム。

Images