KR20180041585A - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20180041585A
KR20180041585A KR1020170130077A KR20170130077A KR20180041585A KR 20180041585 A KR20180041585 A KR 20180041585A KR 1020170130077 A KR1020170130077 A KR 1020170130077A KR 20170130077 A KR20170130077 A KR 20170130077A KR 20180041585 A KR20180041585 A KR 20180041585A
Authority
KR
South Korea
Prior art keywords
wafer
back surface
unit
grinding
exposed
Prior art date
Application number
KR1020170130077A
Other languages
English (en)
Other versions
KR102325715B1 (ko
Inventor
유스케 오야마
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20180041585A publication Critical patent/KR20180041585A/ko
Application granted granted Critical
Publication of KR102325715B1 publication Critical patent/KR102325715B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)

Abstract

(과제) 확실하게 모든 전극 포스트를 웨이퍼의 이면에 노출시킨다.
(해결 수단) 표면에 디바이스가 형성된 웨이퍼의 두께 방향으로 신장되어 그 웨이퍼의 표면으로부터 소정 깊이 위치에 이르는 복수의 전극 포스트가 매설된 웨이퍼의 가공 방법으로서, 웨이퍼의 표면측을 유지 테이블에 의해 유지하는 유지 스텝과, 그 유지 테이블에 의해 유지된 웨이퍼의 이면측을 가공함으로써 그 웨이퍼를 소정의 두께로 박화하는 박화 스텝과, 그 박화 스텝을 실시한 후, 웨이퍼의 이면을 촬상하여 촬상 화상을 작성하고, 그 촬상 화상에 기초하여 그 이면에 노출되지 않은 전극 포스트의 유무를 판정하는 판정 스텝을 구비하고, 그 판정 스텝에서 웨이퍼의 이면에 노출되지 않은 전극 포스트가 있다고 판정된 경우에, 웨이퍼를 추가로 박화하는 추가공 스텝을 실시한다.

Description

웨이퍼의 가공 방법{WAFER PROCESSING METHOD}
본 발명은, 반도체 등으로 구성되는 웨이퍼의 가공 방법에 관한 것이다.
IC, LSI 등의 디바이스를 갖는 칩은, 표면에 복수의 디바이스가 형성된 대략 원판 형상의 웨이퍼가 분할되어 형성된다. 그 복수의 디바이스는, 그 웨이퍼의 표면에 격자상으로 설정된 분할 예정 라인에 의해 구획되는 복수의 영역의 각각에 형성된다. 복수의 디바이스가 형성된 후, 웨이퍼는 연삭 장치나 연마 장치 등에 의해 이면측으로부터 가공되어 소정의 두께로 박화 (薄化) 된다. 박화된 그 웨이퍼가 절삭 장치 등에 의해 분할 예정 라인을 따라 절삭됨으로써 개개의 칩으로 분할된다.
디바이스를 갖는 칩은 휴대 전화, 퍼스널 컴퓨터 등의 각종 전자 기기에 탑재되어 널리 이용되고 있다. 각종 전자 기기에 대한 소형화나 박형화의 요구는 계속 높아지고 있으며, 그에 따라 칩의 소형화나 박형화, 칩의 실장에 필요한 면적의 면적 절감화 등도 검토되고 있다.
최근, 디바이스의 집적도를 높이는 기술로서, 복수의 칩을 겹쳐 쌓아 실장하는 기술이 실용화되어 있다. 또한, 복수의 겹쳐 쌓인 칩 사이의 전기적인 접속을 공간 절약을 실현하기 위해서, 칩을 관통하는 구멍에 매립된 관통 전극 (이하, 전극 포스트라고 부른다) 에 의해 칩 사이를 전기적으로 접속하는 기술이 실용화되어 있다. 특허문헌 1 및 특허문헌 2 에는, 적층된 칩 사이를 전극 포스트에 의해 전기적으로 접속하는 기술이 개시되어 있다.
전극 포스트는, 예를 들어, 분할 전의 웨이퍼의 표면으로부터 소정 깊이의 구멍을 형성하고, 그 구멍에 도전 재료를 매립함으로써 형성된다. 그 후, 웨이퍼를 이면으로부터 가공하여 박화할 때에 그 구멍의 바닥부를 제거하여, 그 구멍에 매립된 전극 포스트를 이면측에 노출시킨다.
일본 공개특허공보 2001-53218호 일본 공개특허공보 2005-136187호
도전 재료가 매립되는 그 구멍은, 최종적으로 형성되는 칩의 마무리 두께와 동일한 정도의 깊이로 형성되는데, 각 구멍의 깊이에 편차가 존재한다. 따라서, 도전 재료가 매립된 복수의 그 구멍을 갖는 웨이퍼의 이면을 연삭 장치, 연마 장치, 또는 바이트 절삭 장치 등의 가공 장치에 의해 가공하여 그 웨이퍼를 설계값까지 박화하더라도, 모든 구멍의 바닥부를 제거할 수 없어, 일부의 전극 포스트가 이면측에 노출되지 않는 경우가 있다.
그 때문에, 웨이퍼를 박화했을 때에 모든 전극 포스트가 웨이퍼의 이면측에 노출되었는지 여부를 확인할 필요가 있다. 종래, 작업자가 웨이퍼의 이면을 육안으로 보아 확인하고 있었지만, 그러기 위해서는 박화가 실시된 장소로부터 웨이퍼를 움직여야만 되고, 추가로 추가공이 필요해진 경우에 웨이퍼를 원래의 장소로 되돌릴 필요가 있어, 작업이 번잡해지고 있었다. 또, 노출되지 않은 전극 포스트를 간과하는 등의 문제가 발생하고 있었다.
본 발명은 이러한 문제를 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 박화된 후의 웨이퍼의 이면에 복수의 전극 포스트 모두가 노출되는지의 여부를 효율적으로 판정할 수 있는 웨이퍼의 가공 방법을 제공하는 것이다. 또, 노출되지 않은 전극 포스트가 있는 경우에 이것을 확실하게 검출해서 추가공을 실시하여, 모든 전극 포스트를 그 이면에 노출시킬 수 있는 웨이퍼의 가공 방법을 제공하는 것이다.
본 발명의 일 양태에 의하면, 표면에 디바이스가 형성된 웨이퍼의 두께 방향으로 신장되어 그 웨이퍼의 표면으로부터 소정 깊이 위치에 이르는 복수의 전극 포스트가 매설된 웨이퍼의 가공 방법으로서, 웨이퍼의 표면측을 유지 테이블에 의해 유지하는 유지 스텝과, 그 유지 테이블에 의해 유지된 웨이퍼의 이면측을 가공함으로써 그 웨이퍼를 소정의 두께로 박화하는 박화 스텝과, 그 박화 스텝을 실시한 후, 웨이퍼의 이면을 촬상하여 촬상 화상을 작성하고, 그 촬상 화상에 기초하여 그 이면에 노출되지 않은 전극 포스트의 유무를 판정하는 판정 스텝을 구비하고, 그 판정 스텝에서 웨이퍼의 이면에 노출되지 않은 전극 포스트가 있다고 판정된 경우에, 웨이퍼를 추가로 박화하는 추가공 스텝을 실시하는, 것을 특징으로 하는, 웨이퍼의 가공 방법이 제공된다.
또한, 본 발명의 일 양태에 있어서, 그 판정 스텝은, 웨이퍼가 그 유지 테이블에 의해 유지된 상태에서 실시되고, 그 추가공 스텝은, 그 웨이퍼가 그 유지 테이블에 의해 유지된 상태에서 수행되어도 된다.
본 발명의 일 양태에 관련된 웨이퍼의 가공 방법에 의하면, 웨이퍼를 소정의 두께로 박화하는 박화 스텝을 실시한 후, 가공된 그 웨이퍼의 이면을 촬상하여 촬상 화상을 작성하고, 그 촬상 화상에 기초하여 그 이면에 노출되지 않은 전극 포스트의 유무를 판정할 수 있다. 그 판정은, 예를 들어, 작성된 촬상 화상과, 모든 전극 포스트가 노출되어 있는 경우의 촬상 화상을 대조함으로써 실시된다. 그 때문에, 육안으로 보아 판정하는 것보다도 단시간에 정확한 판정을 실시할 수 있다.
모든 전극 포스트가 웨이퍼의 이면측에 노출되는지의 여부를 빠르게 판정할 수 있기 때문에, 추가공이 필요한 경우에, 그 추가공을 실시한다는 판단을 조속히 내릴 수 있다. 그리고, 추가공을 실시한 후, 노출되지 않은 전극 포스트의 유무를 재차 판정할 때에도, 그 판정에 소요되는 시간을 단축할 수 있다.
그 판정을 실시한 결과, 모든 전극 포스트가 웨이퍼의 이면에 노출되어 있는 것을 확인한 경우, 추가공을 실시할 필요는 없다. 여기에서, 추가공의 필요가 없다고 판단되는 경우라도, 추가공을 실시하지 않는다는 판단을 조속히 내릴 수 있기 때문에, 웨이퍼를 다음 공정으로 보낼 때까지 소요되는 시간이 단축된다.
또한, 그 판정에는 가공 장치에 구비된 촬상 유닛에 의해 촬상된 촬상 화상이 사용되기 때문에, 가공이 실시된 위치로부터 웨이퍼를 움직이지 않고 판정할 수 있다. 웨이퍼를 육안으로 보는 경우, 그것을 위해 웨이퍼를 가공 장치로부터 꺼내거나 해야만 되어, 추가공을 실시하는 경우에 웨이퍼를 재배치하는 작업이 필요해진다. 그러나, 본 발명에 의하면, 그러한 작업이 불필요해져 가공 프로세스의 효율을 높일 수 있다.
이상과 같이, 본 발명의 일 양태에 의해, 박화된 후의 웨이퍼의 이면에 복수의 전극 포스트 모두가 노출되는지의 여부를 효율적으로 판정할 수 있는 웨이퍼의 가공 방법이 제공된다. 또, 노출되지 않은 전극 포스트가 있는 경우에 이것을 확실하게 검출해서 추가의 가공을 실시하여, 모든 전극 포스트를 그 이면에 노출시킬 수 있는 웨이퍼의 가공 방법이 제공된다.
도 1(A) 는, 복수의 전극 포스트가 매립된 웨이퍼를 나타내는 단면 모식도이고, 도 1(B) 는, 웨이퍼의 표면에 서포트 웨이퍼를 배치 형성하는 경우를 나타내는 단면 모식도이다.
도 2 는, 가공 장치의 일례를 모식적으로 나타내는 사시도이다.
도 3(A) 는, 유지 스텝을 설명하는 측면도이고, 도 3(B) 는, 박화 스텝의 일례를 설명하는 측면도이다.
도 4 는, 박화 스텝의 다른 일례를 설명하는 단면도이다.
도 5(A) 는, 판정 스텝을 설명하는 측면도이고, 도 5(B) 는, 촬상 화상의 일례를 나타내는 모식도이고, 도 5(C) 는, 촬상 화상의 다른 일례를 나타내는 모식도이다.
본 발명에 관련된 실시형태에 대해 설명한다. 먼저, 본 실시형태에 관련된 웨이퍼의 가공 방법의 피가공물인 웨이퍼에 대해 설명한다. 도 1(A) 는 피가공물인 웨이퍼 (1) 를 나타내는 단면 모식도이다. 웨이퍼 (1) 의 표면 (1a) 은, 격자상으로 배열된 분할 예정 라인 (도시 생략) 에 의해 복수의 영역으로 구획되어 있고, 구획된 각 영역에는 IC, LSI 등의 디바이스 (도시 생략) 가 형성되어 있다. 최종적으로 웨이퍼 (1) 는 그 분할 예정 라인을 따라 분할되어, 복수의 칩이 형성된다.
웨이퍼 (1) 는, 예를 들어, 실리콘, 사파이어, 유리, 석영 등의 재료로 이루어지는, 예를 들어, 대략 원판형의 기판이다. 반도체 재료로 구성되는 웨이퍼를 사용하는 경우, 디바이스는, 예를 들어, 그 웨이퍼 (1) 의 일부를 사용하여 형성된다. 웨이퍼 (1) 가 반도체 재료로 구성되지 않는 경우, 예를 들어, 웨이퍼 (1) 의 표면 (1a) 에 반도체층을 형성하고, 그 반도체층을 가공하여 디바이스를 형성한다.
웨이퍼 (1) 에는, 표면 (1a) 측에 개구되는 소정 깊이의 복수의 구멍이 형성되고, 그 구멍의 각각에 도전 재료가 도입되어, 웨이퍼 (1) 의 두께 방향으로 신장된 복수의 전극 포스트 (3) 가 형성되어 있다. 그 구멍으로의 도전 재료의 도입은, 전해 도금법, CVD 법, 증착법 등에 의해 실시된다. 또는, 그 도전 재료를 포함하는 페이스트를 도입하여 고화시킨다. 이들 방법에 의해 그 구멍에 도전 재료를 도입한 후, 과잉으로 공급되어 구멍에 들어가지 않은 여분의 도전 재료를 제거하기 위해, 웨이퍼 (1) 의 표면 (1a) 측을 CMP 법 등에 의해 평탄화한다.
그 도전 재료에는, 예를 들어, 금, 은, 구리, 알루미늄 등의 재료가 사용된다. 그 전극 포스트 (3) 는, 적층되는 각 칩 사이를 전기적으로 접속하기 위해서 사용되므로, 그 도전 재료에는, 전기 저항이 낮은 재료를 사용하면 된다.
웨이퍼 (1) 를 이면 (1b) 측으로부터 가공하여 소정의 두께로 박화할 때, 도전 재료가 도입된 구멍의 바닥부를 제거하여 그 이면 (1b) 측에 그 전극 포스트 (3) 를 노출시키기 위해, 그 구멍은 웨이퍼 (1) 의 박화 후의 마무리 두께보다 깊게 형성된다.
본 실시형태에 관련된 가공 방법에서는, 웨이퍼 (1) 의 이면 (1b) 을 가공하기 전에, 도 1(B) 에 나타내는 바와 같이, 그 표면 (1a) 의 디바이스를 보호하기 위한 서포트 웨이퍼 (5) 가 그 표면 (1a) 에 첩착 (貼着) 된다. 서포트 웨이퍼 (5) 로는, 예를 들어, 실리콘 웨이퍼가 사용된다. 서포트 웨이퍼 (5) 대신에 웨이퍼 (1) 의 표면 (1a) 에 보호 테이프를 첩착해도 된다.
다음으로 본 실시형태에 관련된 웨이퍼의 가공 방법을 실시하는 데에 적합한 가공 장치에 대해 설명한다. 도 2 에는, 그 가공 장치의 일례의 사시도가 나타나 있다. 가공 장치 (2) 는, 웨이퍼에 연삭 가공, 및 연마 가공 등의 가공을 실시할 수 있는 장치이다.
가공 장치 (2) 는, 대략 직방체 형상의 받침대 (4) 를 구비하고 있다. 받침대 (4) 의 상면의 단부 부근에는, 대략 직방체 형상의 칼럼 (6) 이 세워져 형성되어 있다. 칼럼 (6) 의 가공 장치 (2) 의 전면에는, 상하 방향으로 신장되는 2 쌍의 레일 (8) 및 레일 (10) 이 형성되어 있다.
일방의 쌍의 레일 (8) 에는 조 (粗) 연삭 유닛 (12) 이 조연삭 유닛 이송 기구 (14) 에 의해 상하 방향 (Z 축 방향) 으로 이동 가능하게 장착되어 있고, 타방의 쌍의 레일 (10) 에는 마무리 연삭 유닛 (16) 이 마무리 연삭 유닛 이송 기구 (18) 에 의해 상하 방향으로 이동 가능하게 장착되어 있다.
조연삭 유닛 (12) 의 상세한 구성을, 도 2 및 도 3(B) 를 참조하여 설명한다. 조연삭 유닛 (12) 은, 통형상의 유닛 하우징 (20) 과, 유닛 하우징 (20) 안에서 자유롭게 회전할 수 있도록 수용된 스핀들 (22) 을 회전 구동하는 모터 (32) 를 갖는다. 스핀들 (22) 의 선단은, 유닛 하우징 (20) 의 하면으로부터 외부에 노출되어 있다.
조연삭 유닛 (12) 은, 추가로 스핀들 (22) 의 선단에 고정된 원판상의 휠 마운트 (24) 와, 휠 마운트 (24) 의 선단에 자유롭게 착탈할 수 있도록 장착된 연삭 휠 (26) 을 갖는다. 연삭 휠 (26) 은, 휠 마운트 (24) 와 대체로 직경이 동등한 원판상의 휠 기대 (28) 와, 휠 기대 (28) 의 하단면 외주에 환상으로 고착된 복수의 연삭 지석 (30) 으로 구성되어 있다.
마무리 연삭 유닛 (16) 은, 조연삭 유닛 (12) 과 동일하게 구성된다. 단, 마무리 연삭 유닛 (16) 이 갖는 연삭 휠에는, 조연삭 유닛 (12) 이 갖는 연삭 지석과 비교하여, 웨이퍼를 매끄럽게 연삭하는 데에 적합한 연삭 지석이 사용된다.
가공 장치 (2) 는, 도 2 에 나타내는 바와 같이, 칼럼 (6) 의 앞에 받침대 (4) 의 상면과 대략 평행한 턴테이블 (34) 을 구비하고 있다. 턴테이블 (34) 은, 도시되지 않은 회전 구동 기구에 의해 화살표 (36) 로 나타내는 방향으로 회전된다. 턴테이블 (34) 상에는, 서로 원주 방향으로 90 도 이간되는 4 개의 유지 테이블 (38) 이 수평면 내에서 회전 가능하게 배치되어 있다.
그 유지 테이블 (38) 의 상부에는 다공질 부재 (38a) 가 배치 형성되고, 그 다공질 부재 (38a) 의 상면이 유지면이 된다 (도 4 참조). 유지 테이블 (38) 은, 일단이 흡인원 (도시 생략) 과 접속된 흡인로 (38b) 를 내부에 갖는다. 그 흡인로 (38b) 의 타단은 그 다공질 부재 (38a) 에 접속되어 있다 (도 4 참조). 유지 테이블 (38) 은, 그 다공질 부재 (38a) 를 통하여 그 유지면 상에 탑재된 웨이퍼 (1) 에 그 흡인원에 의해 발생한 부압을 작용시켜, 웨이퍼 (1) 를 흡인 유지한다.
턴테이블 (34) 에 배치 형성된 4 개의 유지 테이블 (38) 은, 턴테이블 (34) 이 적절히 회전함으로써, 웨이퍼 반입·반출 영역 A, 조연삭 가공 영역 B, 마무리 연삭 가공 영역 C, 연마 가공 영역 D 로 순차 이동된다. 각 유지 테이블 (38) 은 유지면에 수직인 축의 둘레로 각각 회전 가능하여, 웨이퍼 (1) 가 연삭 등이 될 때에 회전하여 웨이퍼 (1) 를 회전시킨다.
연마 가공 영역 D 에는 제 1 연마 유닛 (40) 이 배치 형성되어 있다. 제 1 연마 유닛 (40) 은, 받침대 (4) 상에 고정된 정지 블록 (도시 생략) 과, 정지 블록에 장착되어 X 축 이동 기구 (도시 생략) 에 의해 X 축 방향으로 이동 가능한 X 축 이동 블록 (도시 생략) 과, X 축 이동 블록에 장착되어 Z 축 이동 기구 (도시 생략) 에 의해 Z 축 방향으로 이동 가능한 Z 축 이동 블록 (도시 생략) 을 포함하고 있다.
Z 축 이동 블록에는 통형상의 유닛 하우징 (도시 생략) 이 배치 형성되어 있고, 유닛 하우징 중에는, 도 4 에 나타내는 바와 같이, 스핀들 (42) 이 회전 가능하게 수용되어 있다. 스핀들 (42) 의 선단은, 유닛 하우징의 하면으로부터 외부에 노출되어 있다. 스핀들 (42) 의 선단에는, 원판상의 휠 마운트 (44) 가 고정되어 있고, 이 휠 마운트 (44) 에 대하여 자유롭게 착탈할 수 있도록 연마 휠 (46) 이 장착되어 있다.
연마 휠 (46) 은, 휠 마운트 (44) 와 대체로 직경이 동등한 원판상의 기대 (48) 와, 기대 (48) 에 첩착된 연마 패드 (50) 로 구성된다. 이 연마 휠 (46) 의 기대 (48) 측이 휠 마운트 (44) 에 장착된다. 연마 패드 (50) 는, 예를 들어, 폴리우레탄이나 펠트에 지립을 분산시켜 본드제로 고정한 펠트재로 형성되어 있다. 기대 (48) 및 연마 패드 (50) 의 중심부에는, 연마액 공급로 (52) 가 형성되어 있다. 또한, 연마 패드 (50) 의 연마면 (하면) 에는 연마액을 유지하는 복수의 홈 (도시 생략) 이 형성되어 있다.
웨이퍼 반입·반출 영역 A 와 연마 가공 영역 D 사이에, 제 2 연마 유닛 (40a) 이 배치 형성되어 있다. 제 2 연마 유닛 (40a) 은, 제 1 연마 유닛 (40) 과 동일하게 구성된다.
가공 장치 (2) 의 받침대 (4) 의 칼럼 (6) 과는 반대측에는, 예를 들어, 가공 전의 웨이퍼를 스톡하는 제 1 카세트 (62) 와, 예를 들어, 가공 후의 웨이퍼를 스톡하는 제 2 카세트 (64) 가 착탈 가능하게 장착된다.
웨이퍼 반송 로봇 (66) 은, 제 1 카세트 (62) 내에 수용된 웨이퍼를 임시 거치 테이블 (68) 로 반출한다. 또, 스피너 세정 유닛 (70) 에 의해 세정된 가공 후의 웨이퍼를 제 2 카세트 (64) 로 반송한다.
반송 유닛 (72) 은, 임시 거치 테이블 (68) 로부터 웨이퍼를 웨이퍼 반입·반출 영역 A 에 위치된 유지 테이블 (38) 로 반입한다. 또, 가공 후의 웨이퍼를 흡착하여 유지 테이블 (38) 로부터 스피너 세정 유닛 (70) 까지 반송한다. 반송 유닛 (70) 은 웨이퍼를 X 축 방향, Y 축 방향, Z 축 방향으로 이동 가능하다.
가공 장치 (2) 의 조연삭 유닛 (12), 마무리 연삭 유닛 (16), 제 1 연마 유닛 (40), 및 제 2 연마 유닛 (40a) 중 적어도 하나는, 추가로 피가공물의 상태나 가공 위치를 확인할 때에 사용되는 촬상 유닛을 구비한다. 그리고, 그 촬상 유닛은 본 실시형태에 관련된 가공 방법의 판정 스텝에서도 사용된다. 그 촬상 유닛은, 예를 들어, 막대 형상의 케이싱 중에 직선상으로 나열된 복수의 촬상 소자를 구비하는 라인 센서 등으로 형성된다.
도 5(A) 에 나타내는 바와 같이, 촬상 유닛 (54) 은, 막대 형상의 케이싱의 장축이 웨이퍼 (1) 에 평행이 되도록, 그 웨이퍼 (1) 의 단부의 상방에 위치된다. 촬상 유닛 (54) 은, 수평면 내를 그 케이싱의 그 장축에 수직인 방향 (도 5(A) 의 화살표의 방향) 으로 이동하면서 가공 후의 웨이퍼 (1) 를 촬상하여 촬상 화상을 작성하고, 그 촬상 화상을 가공 장치 (2) 의 컨트롤러 (제어부) (56) 로 보낸다.
가공 장치 (2) 는, 도 2 에 나타내는 바와 같이, 받침대 (4) 에 접속된 컨트롤러 (제어부) (56) 를 갖는다. 그 컨트롤러 (제어부) (56) 는, 가공 장치 (2) 의 각 구성 요소를 제어하는 기능을 갖는다. 또, 후술하는 판정 스텝에서는, 그 컨트롤러 (제어부) (56) 는, 그 촬상 유닛 (54) 으로부터 촬상 화상을 받고, 그 촬상 화상에 기초하여 웨이퍼 (1) 의 그 이면 (1b) 측에 모든 전극 포스트 (3) 가 노출되는지의 여부를 판정한다. 또한, 그 컨트롤러 (제어부) (56) 의 구성과 기능은, PC 상에 소프트웨어로서 실현되어도 된다.
그 컨트롤러 (제어부) (56) 는, 판정부 (58) 와, 표준 화상 보존부 (60) 를 갖는다. 표준 화상 보존부 (60) 에는, 제대로 가공된 웨이퍼 (1) 의 이면 (1b) 측의 촬상 화상이 표준 화상으로서 보존되어 있다. 후술하는 판정 스텝에서는, 표준 화상 보존부 (60) 로부터 판독 출력되는 그 표준 화상과, 촬상 유닛 (54) 으로부터 보내지는 촬상 화상을 판정부 (58) 가 비교하여, 그 이면에 노출되지 않은 전극 포스트 (3) 의 유무를 판정한다.
노출되지 않은 전극 포스트 (3) 가 없다고 판정부 (58) 에서 판정되면, 그 컨트롤러 (제어부) (56) 는, 웨이퍼 (1) 를 다음의 스텝으로 보낸다. 노출되지 않은 전극 포스트 (3) 가 있다고 그 판정부 (58) 에서 판정되면, 그 촬상 유닛 (54) 이 장착되어 있는 가공 유닛 (연삭 유닛 또는 연마 유닛) 에 웨이퍼를 재차 가공시킨다. 또한, 웨이퍼를 재차 가공시킨 후에는, 다시 촬상 유닛 (54) 에 촬상 화상을 작성시켜 판정을 실시하면 된다.
다음으로, 본 실시형태에 관련된 웨이퍼의 가공 방법에 대해 설명한다. 먼저, 도 3(A) 에 나타내는 바와 같이, 표면 (1a) 에 복수의 디바이스가 형성된 웨이퍼 (1) 를 가공 장치 (2) 의 웨이퍼 반입·반출 영역 A 에 있는 유지 테이블 (38) 에 의해 유지하는 유지 스텝을 실시한다. 웨이퍼 (1) 의 표면 (1a) 에는, 미리 서포트 웨이퍼 (5) 등의 표면 보호 부재가 첩착되어 있으며, 웨이퍼 (1) 는, 표면 (1a) 측을 그 유지 테이블 (38) 의 유지면을 향하게 하여 유지 테이블 (38) 상에 탑재되어 흡인 유지된다.
다음으로, 그 유지 테이블 (38) 에 의해 유지된 웨이퍼 (1) 의 이면 (1b) 측을 가공함으로써 그 웨이퍼 (1) 를 박화하는 박화 스텝을 실시한다. 그 박화 스텝에서는, 웨이퍼 (1) 가 박화됨과 함께 웨이퍼 (1) 의 전극 포스트 (3) 가 매립되어 있는 구멍의 바닥부가 제거되어, 전극 포스트 (3) 가 웨이퍼 (1) 의 이면 (1b) 측에 노출된다.
전극 포스트 (3) 를 노출시키는 박화 스텝은, 예를 들어, 가공 장치 (2) 의 조연삭 유닛 (12), 마무리 연삭 유닛 (16), 제 1 연마 유닛 (40), 제 2 연마 유닛 (40a) 등을 사용하여 실시된다. 이하, 이들 각 유닛에 있어서의 웨이퍼 (1) 의 가공에 대해 설명한다.
먼저, 턴테이블 (34) 을 회전시켜, 유지 테이블 (38) 을 조연삭 가공 영역 B 로 보내고, 웨이퍼 (1) 를 이동시킨다. 그리고, 조연삭 유닛 (12) 에 의해 그 웨이퍼 (1) 의 이면 (1b) 을 조연삭한다. 도 3(B) 는, 조연삭에 대해 설명하는 측면도이다.
조연삭에서는, 먼저, 유지 테이블 (38) 과, 연삭 휠 (26) 을 도 3(B) 에 나타내는 화살표의 방향으로 각각 회전시킨다. 그리고, 양자가 회전하고 있는 상태에서, 조연삭 유닛 이송 기구를 작동시켜 연삭 휠 (26) 을 하방향으로 가공 이송한다. 그리고, 연삭 휠 (26) 이 유지하는 연삭 지석 (30) 이 웨이퍼 (1) 에 접촉하면, 그 웨이퍼 (1) 의 이면 (1b) 측이 조연삭된다. 웨이퍼 (1) 가 소정의 두께가 될 때까지 조연삭되면, 조연삭을 종료시킨다.
다음으로, 가공 장치 (2) 의 턴테이블 (34) 을 회전시켜, 그 유지 테이블 (38) 을 마무리 연삭 가공 영역 C 로 보낸다. 그리고, 마무리 연삭 유닛 (16) 에 의해 그 웨이퍼 (1) 를 마무리 연삭한다. 또한, 마무리 연삭 유닛 (16) 에 의한 마무리 연삭은, 조연삭 유닛 (12) 에 의한 조연삭과 동일하게 실시된다.
마무리 연삭은, 조연삭보다 느린 가공 이송 속도로 실시되고, 연삭 후의 피연삭면이 매끄러워지도록 실시된다. 웨이퍼 (1) 의 이면 (1b) 은, 조연삭 및 마무리 연삭에 의해, 칩의 마무리 두께 정도의 두께로 박화된다.
마무리 연삭 후, 턴테이블 (34) 을 회전시켜, 그 유지 테이블 (38) 을 연마 가공 영역 D 로 보낸다. 그리고, 제 1 연마 유닛 (40) 에 의해 그 웨이퍼 (1) 의 이면 (1b) 측을 연마한다. 도 4 는, 제 1 연마 유닛 (40) 에 의한 웨이퍼 (1) 의 이면 (1b) 측의 연마를 모식적으로 나타내는 단면도이다.
유지 테이블 (38) 상에 유지된 웨이퍼 (1) 에 연마액 공급로 (52) 를 통해 연마액을 공급하면서 유지 테이블 (38) 과, 연마 패드 (50) 를 각각 도 4 에 나타낸 화살표의 방향으로 회전시킨다. 그리고, Z 축 이동 기구를 작동시켜 웨이퍼 (1) 의 이면 (1b) 에 연마 패드 (50) 를 접촉시키고, 그대로 연마 패드 (50) 를 웨이퍼 (1) 의 이면 (1b) 을 향해 가압하여 연마를 실시한다.
다음으로, 턴테이블 (34) 을 회전시켜, 그 유지 테이블 (38) 을 웨이퍼 반입·반출 영역 A 로 보낸다. 그리고, 제 2 연마 유닛 (40a) 에 의해 그 웨이퍼 (1) 를 추가로 연마한다. 또한, 제 2 연마 유닛 (40a) 에 의한 연마는, 제 1 연마 유닛 (40) 에 의한 연마와 동일하게 실시된다. 웨이퍼 (1) 의 이면 (1b) 이 제 1 연마 유닛 (40) 및 제 2 연마 유닛 (40a) 에 의해 실시되는 연마에 의해 추가로 박화되면, 웨이퍼 (1) 의 이면 (1b) 의 연삭 변형이 제거된다.
여기에서, 조연삭 유닛 (12) 에 의해 실시되는 연삭, 마무리 연삭 유닛 (16) 에 의해 실시되는 연삭, 제 1 연마 유닛 (40) 에 의해 실시되는 연마, 또는 제 2 연마 유닛 (40a) 에 의해 실시되는 연마 중 어느 가공에 있어서 전극 포스트 (3) 가 매립된 구멍의 바닥부가 제거된다. 그리고, 전극 포스트 (3) 가 웨이퍼 (1) 의 이면 (1b) 측에 노출된다. 그러나, 웨이퍼 (1) 에 형성된 그 구멍은 그 깊이에 편차를 가져, 소정의 조건으로 가공을 실시하더라도, 복수의 전극 포스트 (3) 모두가 웨이퍼 (1) 의 이면 (1b) 측에 노출되지 않는 경우가 있다.
웨이퍼 (1) 의 이면 (1b) 측에 전극 포스트 (3) 가 노출되지 않으면, 웨이퍼 (1) 가 분할되어 형성된 복수의 칩을 적층시켜 적층체를 작성했을 때, 그 전극 포스트 (3) 에 의해 칩 사이를 적절히 접속할 수 없기 때문에, 그 적층체는 정상적으로 기능하지 않는다. 그 때문에, 웨이퍼 (1) 에 형성된 전극 포스트 (3) 모두를 웨이퍼 (1) 의 이면 (1b) 에 노출시켜야 한다.
그래서, 본 실시형태에 관련된 웨이퍼의 가공 방법에 있어서는, 전극 포스트 (3) 를 이면 (1b) 측에 노출시키는 박화 스텝을 실시한 후, 판정 스텝을 실시한다. 그 판정 스텝에서는, 웨이퍼 (1) 의 이면 (1b) 을 촬상하여 촬상 화상을 작성하고, 그 촬상 화상에 기초하여 그 이면 (1b) 에 노출되지 않은 전극 포스트 (3) 의 유무를 판정한다.
상기 서술한 바와 같이, 조연삭 유닛 (12), 마무리 연삭 유닛 (16), 제 1 연마 유닛 (40), 또는 제 2 연마 유닛 (40a) 에는, 촬상 유닛 (54) 이 장착되어 있다. 그 촬상 유닛 (54) 에 의해, 가공 후의 웨이퍼 (1) 의 이면 (1b) 측을 촬상하여 촬상 화상을 작성한다. 도 5(A) 는, 촬상 유닛 (54) 을 사용한 웨이퍼 (1) 의 이면 (1b) 측의 촬상을 나타내는 측면도이다. 촬상 스텝은, 박화 스텝의 직후에 유지 테이블 (38) 에 웨이퍼 (1) 가 유지된 상태에서 그대로 실시된다.
판정 스텝에서는, 먼저, 촬상 유닛 (54) 의 막대 형상의 케이싱이, 그 장축이 그 웨이퍼 (1) 와 평행이 되도록 향해져 웨이퍼 (1) 의 단부의 상방에 위치된다. 그리고, 촬상 유닛 (54) 은, 그 케이싱의 그 장축에 수직인 방향 (도 5(A) 에 나타내는 화살표의 방향) 으로 수평면 내를 이동하면서 가공 후의 웨이퍼 (1) 를 촬상하여 촬상 화상을 작성하고, 그 촬상 화상을 가공 장치 (2) 의 컨트롤러 (제어부) 로 보낸다.
도 5(B) 및 도 5(C) 에, 촬상 유닛 (54) 에 의해 촬상되는 촬상 화상의 일례를 각각 나타낸다. 도 5(B) 는, 웨이퍼 (1) 에 형성된 복수의 전극 포스트 (3) 의 일부가 웨이퍼 (1) 의 이면 (1b) 측에 노출되지 않은 경우를 나타내는 촬상 화상 (7) 이고, 도 5(C) 는, 모든 전극 포스트 (3) 가 웨이퍼 (1) 의 이면 (1b) 측에 노출되는 경우의 촬상 화상 (9) 이다.
도 5(C) 에 도시하는 바와 같은 촬상 화상 (9) 은, 정상적으로 박화 스텝이 실시된 상태를 나타내는 표준 화상으로서 미리 가공 장치 (2) 의 컨트롤러 (제어부) (56) 의 표준 화상 보존부 (60) 에 보존된다.
촬상 유닛 (54) 으로부터 그 촬상 화상을 받는 그 컨트롤러 (제어부) (56) 의 판정부 (58) 는 표준 화상 보존부 (60) 와 접속되어 있어, 촬상 유닛 (54) 으로부터 그 촬상 화상을 받았을 때에, 그 표준 화상 보존부 (60) 로부터 도 5(C) 에 나타내는 바와 같은 표준 화상을 판독한다. 그리고, 그 촬상 화상과, 그 표준 화상을 비교하여 모든 전극 포스트 (3) 를 웨이퍼 (1) 의 이면에 노출시켰는지의 여부를 판정한다.
그 판정은, 예를 들어, 2 개의 화상의 대조에 의해 실시된다. 그 대조에 의해 2 개의 화상이 일치한다고 판단되는 경우, 판정부는 웨이퍼 (1) 의 이면 (1b) 측에 노출되지 않은 전극 포스트 (3) 는 없다고 판정한다. 한편, 2 개의 화상이 일치하지 않는다고 판단되는 경우, 판정부는 웨이퍼 (1) 의 이면 (1b) 측에 노출되지 않은 전극 포스트 (3) 가 있다고 판정한다. 또한, 2 개의 화상의 대조에 있어서는 양자가 완전히 일치하지 않아도 되고, 예를 들어, 각각의 전극 포스트 (3) 의 형성 위치의 오차 범위에 있어서 위치의 어긋남이 허용된다.
웨이퍼 (1) 의 이면 (1b) 측에 노출되지 않은 전극 포스트 (3) 는 없다고 그 판정부 (58) 가 판정한 경우, 가공 장치 (2) 는 웨이퍼 (1) 에 대하여 그 박화 스텝의 다음 스텝을 실시한다. 이와 같이, 박화 스텝이 정상적으로 실시되어 추가공의 필요가 없는 경우라도, 본 실시형태에 관련된 웨이퍼의 가공 방법에서는, 추가공의 필요성이 없다는 판단을 조속히 내릴 수 있기 때문에, 본 실시형태에 관련된 가공 방법에 의하면 공정을 신속화할 수 있다.
웨이퍼 (1) 의 이면 (1b) 측에 노출되지 않은 전극 포스트 (3) 가 있다고 그 판정부 (58) 가 판정한 경우, 유지 테이블 (38) 에 유지된 상태인 웨이퍼 (1) 에 대하여 추가공을 실시한다. 추가공은, 모든 전극 포스트 (3) 를 웨이퍼 (1) 의 이면 (1b) 측에 노출시키기 위해서 실시된다. 추가공은, 박화 스텝에서 사용된 가공 유닛을 그대로 사용하여 실시된다.
본 실시형태에 관련된 웨이퍼의 가공 방법에서는, 판정이나 추가공시에 유지 테이블 (38) 이나 웨이퍼 (1) 등을 이동시킬 필요가 없어, 웨이퍼 (1) 에 신속하게 추가공을 실시할 수 있다. 추가공은, 박화 스텝에서 실시한 가공과 동일한 가공을, 예를 들어, 가공의 시간을 짧게 하거나 하여 실시한다. 추가공을 실시한 후에는, 상기 서술한 판정 스텝을 재차 실시하여, 모든 전극 포스트 (3) 가 노출되었다는 판정을 얻고 나서 다음 스텝을 실시한다.
본 실시형태에 관련된 웨이퍼의 가공 방법에서는, 촬상 유닛 (54) 에 의해 웨이퍼 (1) 의 이면 (1b) 을 촬상하여 촬상 화상을 작성하고, 그 촬상 화상에 기초하여 그 이면 (1b) 에 노출되지 않은 전극 포스트 (3) 의 유무를 판정한다. 그 때문에, 웨이퍼 (1) 를 유지 테이블 (38) 로부터 박리하여 육안으로 보아 작업자가 판단하는 경우와 비교하여, 신속하고 확실하게 판정을 실시할 수 있다. 또한, 유지 테이블 (38) 을 이동시키지 않고 판정할 수 있기 때문에, 추가공의 실시가 필요한 경우라도, 그대로의 위치의 웨이퍼 (1) 에 추가공을 실시할 수 있다.
또한, 본 발명은, 상기 실시형태의 기재에 한정되지 않고, 여러 가지 변경하여 실시 가능하다. 예를 들어, 그 판정부 (58) 의 판정을 받고 추가공을 실시하는 경우, 실시하는 추가공의 정도를 결정하기 위해서, 복수의 전극 포스트 (3) 중 이면 (1b) 측에 노출된 전극 포스트 (3) 의 비율을 도출해도 된다. 전극 포스트 (3) 가 매립된 구멍의 깊이의 일반적인 분포를 고려하면, 그 비율이 낮을수록, 가장 얕은 구멍의 바닥부의 이면 (1b) 으로부터의 거리가 커진다. 그 때문에, 그 비율과, 필요한 추가공의 강도 사이의 상관 관계를 고려하여 추가공의 내용을 결정할 수 있다.
예를 들어, 표준 화상에 비치는 전극 포스트 (3) 의 수와, 촬상 유닛에 의해 작성된 촬상 화상에 비친 전극 포스트 (3) 의 수를 검출한다. 그리고, 전체에 대한 노출된 전극 포스트 (3) 의 비율을 도출한다. 노출된 전극 포스트 (3) 의 비율이 비교적 낮은 것이면, 모든 전극 포스트 (3) 를 노출시키기 위해 강도가 높은 추가공을 실시하면 된다. 한편, 노출된 전극 포스트 (3) 의 비율이 비교적 높은 경우에는, 강도가 낮은 추가공을 실시하면 된다.
이와 같이 촬상 화상을 사용하여 추가공의 내용을 결정할 수 있으면, 노출되지 않은 전극 포스트 (3) 를 노출시키는 데에 최저한으로 필요한 정도의 추가공을 실시할 수 있기 때문에, 추가공에 걸리는 시간적 및 금전적 비용을 낮게 억제할 수 있다.
또, 본 발명의 일 양태에서는, 판정 스텝과, 재가공을 박화 스텝과는 상이한 장소에서 실시해도 된다. 예를 들어, 박화 스텝으로서 마무리 연삭을 실시한 경우, 판정 스텝을 연마 후에 실시해도 되고, 또한 재가공을 조연삭으로부터 실시해도 된다.
그 밖에, 상기 실시형태에 관련된 구조, 방법 등은, 본 발명의 목적의 범위를 일탈하지 않는 한도 내에서 적절히 변경하여 실시할 수 있다.
1 : 웨이퍼
1a : 표면
1b : 이면
3 : 전극 포스트
5 : 서포트 웨이퍼
7, 9 : 촬상 화상
2 : 가공 장치
4 : 받침대
6 : 칼럼
8, 10 : 레일
12 : 조연삭 유닛
14 : 조연삭 유닛 이송 기구
16 : 마무리 연삭 유닛
18 : 마무리 연삭 유닛 이송 기구
20 : 유닛 하우징
22 : 스핀들
24 : 휠 마운트
26 : 연삭 휠
28 : 휠 기대
30 : 연삭 지석
32 : 모터
34 : 턴테이블
36 : 화살표
38 : 유지 테이블
38a : 다공질 부재
38b : 흡인로
40, 40a : 연마 유닛
42 : 스핀들
44 : 휠 마운트
46 : 연마 휠
48 : 기대
50 : 연마 패드
52 : 연마액 공급로
54 : 촬상 유닛
56 : 컨트롤러 (제어부)
58 : 판정부
60 : 표준 화상 보존부
62, 64 : 카세트
66 : 웨이퍼 반송 로봇
68 : 임시 거치 테이블
70 : 스피너 세정 유닛
72 : 반송 유닛

Claims (2)

  1. 표면에 디바이스가 형성된 웨이퍼의 두께 방향으로 신장되어 그 웨이퍼의 표면으로부터 소정 깊이 위치에 이르는 복수의 전극 포스트가 매설된 웨이퍼의 가공 방법으로서,
    웨이퍼의 표면측을 유지 테이블에 의해 유지하는 유지 스텝과,
    그 유지 테이블에 의해 유지된 웨이퍼의 이면측을 가공함으로써 그 웨이퍼를 소정의 두께로 박화하는 박화 스텝과,
    그 박화 스텝을 실시한 후, 웨이퍼의 이면을 촬상하여 촬상 화상을 작성하고, 그 촬상 화상에 기초하여 그 이면에 노출되지 않은 전극 포스트의 유무를 판정하는 판정 스텝을 구비하고,
    그 판정 스텝에서 웨이퍼의 이면에 노출되지 않은 전극 포스트가 있다고 판정된 경우에, 웨이퍼를 추가로 박화하는 추가공 스텝을 실시하는,
    것을 특징으로 하는, 웨이퍼의 가공 방법.
  2. 제 1 항에 있어서,
    그 판정 스텝은, 웨이퍼가 그 유지 테이블에 의해 유지된 상태에서 실시되고,
    그 추가공 스텝은, 그 웨이퍼가 그 유지 테이블에 의해 유지된 상태에서 수행되는,
    것을 특징으로 하는 웨이퍼의 가공 방법.
KR1020170130077A 2016-10-14 2017-10-11 웨이퍼의 가공 방법 KR102325715B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016203068A JP6707291B2 (ja) 2016-10-14 2016-10-14 ウェーハの加工方法
JPJP-P-2016-203068 2016-10-14

Publications (2)

Publication Number Publication Date
KR20180041585A true KR20180041585A (ko) 2018-04-24
KR102325715B1 KR102325715B1 (ko) 2021-11-11

Family

ID=61954624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170130077A KR102325715B1 (ko) 2016-10-14 2017-10-11 웨이퍼의 가공 방법

Country Status (4)

Country Link
JP (1) JP6707291B2 (ko)
KR (1) KR102325715B1 (ko)
CN (1) CN107958841B (ko)
TW (1) TWI737810B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI805823B (zh) * 2018-10-31 2023-06-21 日商三星鑽石工業股份有限公司 基板供給系統及基板加工裝置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053218A (ja) 1999-08-10 2001-02-23 Toshiba Corp 半導体装置及びその製造方法
JP2002273653A (ja) * 2001-03-16 2002-09-25 Dainippon Screen Mfg Co Ltd 基板の研磨終点検出
JP2003197855A (ja) * 2001-12-27 2003-07-11 Toshiba Corp 半導体装置およびその製造方法
JP2005136187A (ja) 2003-10-30 2005-05-26 Japan Science & Technology Agency 半導体装置及びその製造方法
JP2011125987A (ja) * 2009-12-21 2011-06-30 Disco Abrasive Syst Ltd 研削装置
JP2012164801A (ja) * 2011-02-07 2012-08-30 Lasertec Corp 検査装置及び検査方法
JP2014053353A (ja) * 2012-09-05 2014-03-20 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014053354A (ja) * 2012-09-05 2014-03-20 Disco Abrasive Syst Ltd ウエーハの加工方法
KR20150124927A (ko) * 2014-04-29 2015-11-06 램 리써치 코포레이션 관통 실리콘-비아 노출 애플리케이션들에 대한 엔드포인트들을 검출하기 위한 시스템들 및 방법들
JP2016064459A (ja) * 2014-09-24 2016-04-28 株式会社ディスコ 被加工物の研削方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008071839A (ja) * 2006-09-12 2008-03-27 Canon Inc 表面位置検出方法、露光装置及びデバイスの製造方法
JP5170294B2 (ja) * 2010-12-24 2013-03-27 三星ダイヤモンド工業株式会社 パターニング装置
US9960088B2 (en) * 2011-11-07 2018-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. End point detection in grinding
JP5770677B2 (ja) * 2012-05-08 2015-08-26 株式会社ディスコ ウェーハの加工方法
JP6385131B2 (ja) * 2014-05-13 2018-09-05 株式会社ディスコ ウェーハの加工方法
JP6366383B2 (ja) * 2014-06-27 2018-08-01 株式会社ディスコ 加工装置
JP6377459B2 (ja) * 2014-08-29 2018-08-22 株式会社ディスコ ウエーハ検査方法、研削研磨装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053218A (ja) 1999-08-10 2001-02-23 Toshiba Corp 半導体装置及びその製造方法
JP2002273653A (ja) * 2001-03-16 2002-09-25 Dainippon Screen Mfg Co Ltd 基板の研磨終点検出
JP2003197855A (ja) * 2001-12-27 2003-07-11 Toshiba Corp 半導体装置およびその製造方法
JP2005136187A (ja) 2003-10-30 2005-05-26 Japan Science & Technology Agency 半導体装置及びその製造方法
JP2011125987A (ja) * 2009-12-21 2011-06-30 Disco Abrasive Syst Ltd 研削装置
JP2012164801A (ja) * 2011-02-07 2012-08-30 Lasertec Corp 検査装置及び検査方法
JP2014053353A (ja) * 2012-09-05 2014-03-20 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014053354A (ja) * 2012-09-05 2014-03-20 Disco Abrasive Syst Ltd ウエーハの加工方法
KR20150124927A (ko) * 2014-04-29 2015-11-06 램 리써치 코포레이션 관통 실리콘-비아 노출 애플리케이션들에 대한 엔드포인트들을 검출하기 위한 시스템들 및 방법들
JP2016064459A (ja) * 2014-09-24 2016-04-28 株式会社ディスコ 被加工物の研削方法

Also Published As

Publication number Publication date
CN107958841B (zh) 2023-04-18
KR102325715B1 (ko) 2021-11-11
JP6707291B2 (ja) 2020-06-10
TW201816872A (zh) 2018-05-01
JP2018064076A (ja) 2018-04-19
CN107958841A (zh) 2018-04-24
TWI737810B (zh) 2021-09-01

Similar Documents

Publication Publication Date Title
JP6906859B2 (ja) 加工装置
JP2009004406A (ja) 基板の加工方法
JP2004207606A (ja) ウェーハサポートプレート
JP2017140682A (ja) 装置
TW201335983A (zh) 處理基材之系統及方法
TW201310517A (zh) 晶圓之加工方法
JP5357477B2 (ja) 研削方法および研削装置
JP2011040511A (ja) ウエーハの研削方法
CN110571147B (zh) 晶片的加工方法和磨削装置
JP4861061B2 (ja) ウエーハの外周部に形成される環状補強部の確認方法および確認装置
JP5554601B2 (ja) 研削装置
JP2014038929A (ja) インラインシステム
JP2021174896A (ja) 加工方法及び保持テーブル
JP6415349B2 (ja) ウェーハの位置合わせ方法
JP6955975B2 (ja) ウェーハの加工方法
KR20180041585A (ko) 웨이퍼의 가공 방법
JP2009302369A (ja) 板状物の加工方法及び加工装置
JP2010021330A (ja) ウエーハの加工方法
JP5295720B2 (ja) 半導体ウエーハ加工装置
JP6137796B2 (ja) 加工装置
JP5976331B2 (ja) 研削装置
JP2010005717A (ja) 加工装置
JP2021126744A (ja) 加工装置
JP2014229772A (ja) 加工装置
JP7362334B2 (ja) 加工方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant