KR20180022626A - 지문 인식 모듈 및 그 제조 방법 - Google Patents

지문 인식 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR20180022626A
KR20180022626A KR1020177022915A KR20177022915A KR20180022626A KR 20180022626 A KR20180022626 A KR 20180022626A KR 1020177022915 A KR1020177022915 A KR 1020177022915A KR 20177022915 A KR20177022915 A KR 20177022915A KR 20180022626 A KR20180022626 A KR 20180022626A
Authority
KR
South Korea
Prior art keywords
fingerprint recognition
filling material
module
recognition chip
cover plate
Prior art date
Application number
KR1020177022915A
Other languages
English (en)
Inventor
보오최앤 우
웨이 룽
Original Assignee
선전 구딕스 테크놀로지 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 선전 구딕스 테크놀로지 컴퍼니, 리미티드 filed Critical 선전 구딕스 테크놀로지 컴퍼니, 리미티드
Publication of KR20180022626A publication Critical patent/KR20180022626A/ko

Links

Images

Classifications

    • G06K9/00013—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1329—Protecting the fingerprint sensor against damage caused by the finger
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • B32B37/1284—Application of adhesive
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2305/00—Condition, form or state of the layers or laminate
    • B32B2305/34—Inserts
    • B32B2305/342—Chips
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2305/00—Condition, form or state of the layers or laminate
    • B32B2305/72—Cured, e.g. vulcanised, cross-linked
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/0007—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding involving treatment or provisions in order to avoid deformation or air inclusion, e.g. to improve surface quality
    • B32B37/003—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding involving treatment or provisions in order to avoid deformation or air inclusion, e.g. to improve surface quality to avoid air inclusion
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/06—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the heating method
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/10—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the pressing technique, e.g. using action of vacuum or fluid pressure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/0004—Cutting, tearing or severing, e.g. bursting; Cutter details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Quality & Reliability (AREA)
  • Fluid Mechanics (AREA)
  • Dicing (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)
  • Image Input (AREA)

Abstract

본 발명은 지문 인식 모듈 및 그 제조 방법을 공개하였고, 지문 인식 기술 분야에 관한 것이다. 지문 인식 모듈은 보드 레벨 모듈을 절단하는 것을 통해 획득되고, 지문 인식 칩, 충진 재료, 컬러 코팅층 및 커버 플레이트를 포함한다. 여기서, 컬러 코팅층은 충진 재료와 커버 플레이트 사이에 위치하고, 지문 인식 칩은 진공 환경하에, 충진 재료의 홀로-아웃 영역에서 도립 접합된다. 상기 모듈은 구조가 간단하고 제작이 간편하며, 상기 제조 방법은 지문 인식 칩과 커버 플레이트 사이의 기포를 효과적으로 제거할 수 있고, 지문 인식 모듈의 제조 효율을 향상시켰다.

Description

지문 인식 모듈 및 그 제조 방법
본 발명은 지문 인식 기술 분야에 관한 것으로서, 특히는 지문 인식 모듈 및 그 제조 방법에 관한 것이다.
선행기술에서 지문 인식 모듈의 제작은 적어도 하기의 세가지 공정을 포함한다.
도 2를 참조하면, 우선 지문 인식 칩(100)을 표면 실장 기술(surface mounted technology, SMT)을 사용하여, 연성 인쇄 회로(300)(flexible printed circuit, FPC)에 용접한다. 도 3을 참조하면, 다음 금속링(400)을 연성 인쇄 회로(300)에 접합시킨다. 도 4를 참조하면, 최종적으로 유리 커버 플레이트(500)를 지문 인식 칩(100)의 표면에 접합시킨다.
도 4를 참조하면, 이러한 제작 과정은 유리 커버 플레이트(500)와 지문 인식 칩(100)의 접합이 금속링과 연성 인쇄 회로의 영향을 쉽게 받게 하여, 지문 인식 칩(100)과 유리 커버 플레이트(500) 사이에 기포가 잔류하는 것을 초래하여, 지문 인식 모듈 전체의 성능에 영향을 일으킨다. 이 밖에, 이러한 제작 과정은, 용접과 접합의 조작 정밀도에 대한 요구가 상당히 높기에, 객관적으로 생산의 효율에 영향을 미친다.
중국 특허 출원 "지문 인식 모듈 및 그 제조 방법, 및 상기 지문 인식 모듈을 구비하는 전자 기기”(출원 공보 번호 CN105046244A)에서는 지문 인식 모듈, 제조 방법 및 그 전자 기기를 공개하였다. 상기 지문 인식 모듈은 적층 구조; 및 지지 부재를 포함하고, 여기서, 지지 부재는 적층 구조를 감싸며, 적층 구조는 커버 플레이트; 상기 커버 플레이트의 하방에 설치되는 지문 인식 칩; 상기 지문 인식 칩의 하방에 설치되고, 상기 지문 인식 칩과 전기적으로 연결되는 연성 인쇄 회로; 및 상기 연성 인쇄 회로의 하방에 설치되는 보강판을 포함한다. 상기 지문 인식 모듈의 접합면은 매우 평탄하고, 터치할 시 매끄럽고 평탄한 좋은 촉감을 구비할 뿐만 아니라, 지문 인식 칩의 감응 효과도 매우 훌륭하다.
상기 제조 방법은 하기의 내용을 포함한다. (1)하측으로부터 상측으로 순차적으로 보강판, 연성 인쇄 회로, 지문 인식 칩 및 커버 플레이트의 적층 구조를 몰드에 설치한다; (2)상기 몰드에 접착액을 주입하여 이가 상기 적층 구조를 감싸도록 하고, 상기 접착액을 경화시켜 지지 부재를 형성하며, 다음 주형을 떼어 내어, 상기 지문 인식 모듈을 획득하고, 여기서, 상기 지문 인식 칩과 상기 연성 인쇄 회로는 전기적으로 연결된다. 상기 방법은 접합면이 평탄한 지문 인식 모듈을 신속하고 효과적으로 제조할 수 있고, 획득한 지문 인식 모듈 신호의 전도 효과는 비교적 훌륭하며, 접합면이 평탄하지 않아 초래되는 전자기 마당의 소모를 효과적으로 감소시켰고, 신호 전도 효과를 향상시켰으며, 아울러 접착액을 주입하는 것을 통해 이를 경화시켜 지지 부재를 형성함으로써 지문 인식 모듈의 두께를 효과적으로 감소시켰다. 이 외에, 본 발명의 실시예에 따른 지문 인식 모듈의 제조 방법은 샌딩할 필요가 없기에, 조작 단계를 간소화하였고, 인력, 물력 자원을 절약하였다.
상기 내용을 종합해보면, 이러한 지문 인식 모듈은 구조가 긴밀하고, 집적도가 높지만, 이러한 지문 인식 모듈의 적층 구조는 상당히 복잡하고, 그 제조 방법은 지문 인식 칩(100)과 유리 커버 플레이트(500) 사이에서 기포가 용이하게 잔류되며, 지문 인식 모듈 전체의 성능에 영향을 미치게 된다.
지문 인식 칩과 커버 플레이트 사이의 기포를 효과적으로 제거하고, 지문 인식 모듈의 제작 효율을 향상시키기 위해, 본 발명의 상기 지문 인식 모듈 및 그 제조 방법은 하기의 기술적 수단을 사용하였다.
지문 인식 모듈에 있어서, 상기 지문 인식 모듈은 보드 레벨 모듈을 절단하는 것을 통해 획득되고, 지문 인식 칩, 충진 재료, 컬러 코팅층 및 커버 플레이트를 포함한다.
여기서, 상기 컬러 코팅층은 충진 재료와 커버 플레이트 사이에 위치하고, 상기 지문 인식 칩은 진공 환경하에, 충진 재료의 홀로-아웃 영역에서 도립 접합된다.
또한, 상기 지문 인식 칩은 인식 영역, 상호 접속 와이어, 코팅층, 기판층 및 본딩 패드를 포함한다.
여기서, 인식 영역은 코팅층에 설치되고, 기판층과 코팅층은 함께 접착 연결되며, 본딩 패드는 기판층의 상표면과 하표면에 설치되고, 인식 영역의 상표면에 설치되기도 하며, 인식 영역 상표면의 본딩 패드와 기판층 상표면의 본딩 패드 사이에 상호 접속 와이어를 통해 서로 연결된다.
또한, 도립된 지문 인식 칩의 상표면은 상기 충진 재료의 상표면보다 높다.
또한, 상기 충진 재료는 유기 콜로이드질, 박막 또는 플라스틱이고, 광유도 효과를 구비한다.
상기 홀로-아웃 영역은 상기 충진 재료의 국부에 대해 노출 현상하여 획득된다.
또한, 상기 커버 플레이트는 스트라이프형 유리, 스트라이프형 세라믹, 기판형 유리, 기판형 세라믹 또는 웨이퍼 형태와 동일한 원형편 유리이다.
지문 인식 모듈의 제조 방법은, 하기의
충진 재료, 컬러 코팅층 및 커버 플레이트로 이루어진 보드 레벨 모듈을 제작하고, 상기 보드 레벨 모듈의 충진 재료에서 어레이 타입의 갯수가 기설정 가능한 홀로-아웃 영역을 가공해 내는 단계;
진공 환경하에, 지문 인식 칩을 상기 충진 재료의 어레이 타입의 각각의 홀로-아웃 영역에서 접합시키는 단계;
상기 보드 레벨 모듈을 절단하여, 각각의 지문 인식 모듈을 획득하는 단계; 를 포함한다.
또한, 지문 인식 칩을 상기 충진 재료의 어레이 타입의 각각의 홀로-아웃 영역에서 접합시키는 단계는,
각각의 홀로-아웃 영역의 최저부에 기설정 두께의 접착제를 균일하게 충진하고, 접착제에 대해서 탈포 공정 처리를 진행하는 단계;
지문 인식 칩을 상기 충진 재료의 어레이 타입의 각각의 홀로-아웃 영역에 도립 안착시키는 단계;
지문 인식 칩을 가압하고 승온하여 구워, 지문 인식 칩을 접착제와 긴밀하게 접합시키고 접착제를 경화시키는 단계; 를 포함한다.
또한, 도립 안착된 지문 인식 칩의 상표면은 상기 충진 재료의 상표면보다 높다.
또한, 상기 충진 재료는 유기 콜로이드질, 박막 또는 플라스틱이고, 광유도 효과를 구비한다.
상기 충진 재료의 어레이 타입의 각각의 홀로-아웃 영역은 상기 충진 재료에 대해 노출 현상하여 획득된다.
또한, 상기 커버 플레이트는 스트라이프형 유리, 스트라이프형 세라믹, 기판형 유리, 기판형 세라믹 또는 웨이퍼 형태와 동일한 원형편 유리이다.
선행기술과 비교하면, 본 발명은 하기의 유익한 효과를 갖는다.
1. 본 발명의 실시예의 상기의 지문 인식 모듈은 보드 레벨 모듈을 절단하는 것을 통해 획득되고, 지문 인식 칩, 충진 재료, 컬러 코팅층 및 커버 플레이트를 포함한다. 여기서, 상기 컬러 코팅층은 충진 재료와 커버 플레이트 사이에 위치하고, 상기 지문 인식 칩은 진공 환경하에, 충진 재료의 홀로-아웃 영역에서 도립 접합된다. 이러한 구조의 지문 인식 모듈은 구조가 간단하고 제작이 간편하다.
2. 본 발명의 지문 인식 모듈의 제조 방법은 충진 재료, 컬러 코팅층 및 커버 플레이트로 이루어진 보드 레벨 모듈을 통해 제작되고, 충진 재료에 어레이 타입의 홀로-아웃 영역이 포함된다. 진공 환경하에, 다수의 지문 인식 칩을 충진 재료의 홀로-아웃 영역에 각각 접합시키고; 상기 보드 레벨 모듈을 절단하여 다수의 지문 인식 모듈을 획득하는 등 단계는 지문 인식 칩과 커버 플레이트 사이의 기포를 효과적으로 제거하였고, 지문 인식 모듈의 제조 효율을 향상시켰다.
도 1은 본 발명의 실시예에서 제공하는 지문 인식 칩의 구조도이다.
도 2는 선행기술 중 지문 인식 칩과 연성 인쇄 회로가 접합되는 공정의 모식도이다.
도 3은 선행기술 중 금속링과 연성 인쇄 회로가 접합되는 공정의 모식도이다.
도 4는 선행기술 중 유리 커버 플레이트와 연성 인쇄 회로가 접합되는 공정의 모식도이다.
도 5는 본 발명의 실시예에서 제공하는 지문 인식 모듈의 구조도이다.
도 6은 본 발명의 실시예에서 제공하는 지문 인식 모듈의 커버 플레이트 모식도이다.
도 7은 본 발명의 실시예에서 제공하는 지문 인식 모듈의 커버 플레이트와 컬러 코팅층의 모식도이다.
도 8은 본 발명의 실시예에서 제공하는 보드 레벨 모듈의 모식도이다.
도 9는 본 발명의 실시예에서 제공하는 보드 레벨 모듈의 홀로-아웃 영역 모식도이다.
도 10은 본 발명의 실시예에서 제공하는 보드 레벨 모듈의 접착제 충진 모식도이다.
도 11은 본 발명의 실시예에서 제공하는 지문 인식 칩의 접합 모식도이다.
본 발명을 더욱 잘 이해하도록 하기 위해, 이하 관련 도면을 참조하여 본 발명을 전면적으로 서술한다. 도면에서는 본 발명의 바람직한 실시예를 제공한다. 그러나, 본 발명은 상이한 형식으로 실현될 수 있고, 본 문에 서술되는 실시예에 의해 한정되지 않는다. 반대로, 이러한 실시예를 제공하는 목적은 본 발명에 공개된 내용을 더욱 철저하고 전면적으로 이해하기 위한 것이다.
별도로 정의되지 않는 한, 본 문에서 사용되는 모든 기술과 과학 전문 용어는 본 발명의 기술분야의 기술자가 통상적으로 이해하는 의미와 동일하다. 본문 중 본 발명의 명세서에서 사용되는 전문 용어는 구체적인 실시예를 서술하는 것을 목적으로 하는 바, 본 발명을 한정하기 위한 것이 아니다.
도 1을 참조하면, 본 발명의 실시예의 상기의 지문 인식 모듈이 포함하는 지문 인식 칩(100)은 인식 영역(101), 상호 접속 와이어(102), 코팅층(103), 기판층(104) 및 본딩 패드(105)를 포함한다. 여기서, 인식 영역(101)은 코팅층(103)에 설치되고, 기판층(104)과 코팅층(103)은 함께 접착 연결되며, 본딩 패드(105)는 기판층(104)의 상표면과 하표면에 설치되고, 인식 영역(101)의 상표면에 더 설치되며, 인식 영역(101) 상표면의 본딩 패드(105)와 기판층(104) 상표면의 본딩 패드(105) 사이에 상호 접속 와이어(102)를 통해 서로 연결된다.
도 5를 참조하면, 본 발명의 실시예의 상기의 지문 인식 모듈은 지문 인식 칩(100), 충진 재료(201), 컬러 코팅층(202), 커버 플레이트(203) 및 접착제층(204)을 포함한다. 여기서, 컬러 코팅층(202)은 충진 재료(201)와 커버 플레이트(203) 사이에 위치하고, 진공 환경하에, 지문 인식 칩(100)은 충진 재료(201)의 홀로-아웃 영역에 도립 접합된다. 충진 재료(201)는 유기 콜로이드질, 박막 또는 플라스틱 등 광유도 효과를 구비하는 재료이며, 충진 재료(201)의 국부에 대한 노출 현상을 통해 홀로-아웃 영역을 획득하고, 여기서 홀로-아웃 영역에 지문 인식 칩(100)을 접합하기 위한 접착제층(204)이 충진된다. 상기 지문 인식 모듈은 보드 레벨 모듈에서 대량 제조되고, 다음 절단되어 획득되며, 구조가 간단하고 조작이 간편하다.
본 발명의 지문 인식 모듈의 제조 방법은 하기의 내용을 포함한다.
단계S1: 충진 재료(201), 컬러 코팅층(202) 및 커버 플레이트(203)로 이루어지는 보드 레벨 모듈을 제조한다.
도 6을 참조하면, 커버 플레이트(203)는 운반체로서, 스트라이프형 유리, 스트라이프형 세라믹, 기판형 유리, 기판형 세라믹 또는 웨이퍼 형태와 동일한 원형편 유리 등 재료를 사용할 수 있고, 공업계 또는 웨이퍼 레벨 모듈 공정의 특성에 따라 상이한 크기로 사용될 수 있다. 도 7을 참조하면, 컬러 코팅층(202)은 실크-스크린 등 공정을 사용하여 커버 플레이트(203)에 도포될 수 있고, 구체적인 색상은 고객의 수요에 따라 제작된다.
도 8을 참조하면, 컬러 코팅층(202)에 한 층의 충진 재료(201)를 도포하고, 충진 재료(201)는 광유도 효과를 구비하는 유기 콜로이드질, 박막 또는 플라스틱 등 재료이며, 두께는 지문 인식 칩(100)의 두께에 따라 제작된다.
단계S2: 보드 레벨 모듈의 충진 재료(201)에서 어레이 타입의 갯수가 기설정 가능한 홀로-아웃 영역을 가공해 낸다.
도 9를 참조하면, 단계S2에 대해, 충진 재료(201)가 광유도 효과를 구비하기에, 홀로-아웃 영역은 충진 재료(201)에 대해 노출 현상 등 광식각 제조 공정을 통해 완성될 수 있다. 충진 재료(201)에 대해 홀로-아웃한 후, 각 하나의 홀로-아웃 영역의 크기는 지문 인식 칩(100)보다 약간 크고, 충진 재료(201)는 지문 인식 칩(100)을 에워싸고 지지할 수 있으며, 이에 대해 보호 작용을 일으킨다. 지문 인식 모듈의 제조를 위해 동일한 보드 레벨 모듈의 충진 재료(201)에서 어레이 타입의 다수의 홀로-아웃 영역을 가공하여, 재료와 공정의 절약에 편의를 제공하여, 생산 효율을 향상시킨다.
단계S3: 진공 환경하에, 지문 인식 칩(100)을 충진 재료의 어레이 타입의 각각의 홀로-아웃 영역에서 접합시킨다.
단계S3에 대하여, 지문 인식 칩(100)을 충진 재료(201)의 어레이 타입의 각각의 홀로-아웃 영역에서 접합시키는 단계는 하기의 단계를 포함한다.
S31: 각각의 홀로-아웃 영역의 최저부에 기설정 두께의 접착제를 균일하게 충진하고, 접착제에 대해서 탈포 공정 처리를 진행한다.
도 10을 참조하면, 각각의 홀로-아웃 영역의 최저부에 접착제층(204)을 도포하여, 적당한 두께의 접착제가 홀로-아웃 영역의 최저부에 균일하게 충진되어 있도록 하고, 또한 기포를 제거하기 위해, 접착제층(204)을 탈포 공정 처리한다.
S32: 지문 인식 칩(100)을 충진 재료(201)의 어레이 타입의 각각의 홀로-아웃 영역에 도립 안착시킨다.
제조된 보드 레벨 모듈을 진공 환경에 놓고, 홀로-아웃 영역에 존재하는 대기 환경을 깨끗이 제거하며, 동시에 지문 인식 칩(100)을 홀로-아웃 영역에 도립 안착시키고, 도립 안착된 지문 인식 칩(100)의 상표면은 충진 재료(201)의 상표면보다 높다.
S33: 지문 인식 칩(100)을 가압하고 승온하여 구워, 지문 인식 칩(100)을 접착제와 긴밀하게 접합시키고, 접착제를 경화시킨다.
도 11을 참조하면, 단계S33에 대하여, 진공 환경하에, 지문 인식 칩(100)을 접합할 시 적당하게 가압할 수 있고, 승온하여 굽는 것을 통해, 접착제층(204)을 경화시키며, 지문 인식 칩(100)과 커버 플레이트(203) 사이의 기포를 대폭 제거할 수 있다.
단계S4: 보드 레벨 모듈을 절단하여, 각각의 지문 인식 모듈을 획득한다.
커버 플레이트(203)가 8인치, 12인치 또는 더욱 클 수 있기에, 대응되는 보드 레벨 모듈에서 일차적으로 수백개의 홀로-아웃 영역을 형성시킬 수 있다. 매 번 제조할 시, 우리는 보드 레벨 모듈에서 다수의 지문 인식 모듈을 제조할 수 있다. 제조 완성 후, 동일한 보드 레벨 모듈의 다수의 지문 인식 모듈을 분할하므로, 1회 제조 후 다수의 접합된 지문 인식 모듈을 획득할 수 있어, 생산 효율을 향상시켰고 대규모 생산에 유리하다.
상기 지문 인식 모듈의 제조 방법은 본 발명 상기의 지문 인식 모듈의 제조에 한정되지 않는다.
본 발명의 실시예는 주요하게 하기의 유익한 효과를 갖는다.
1. 본 발명의 실시예의 상기의 지문 인식 모듈(200)은 보드 레벨 모듈을 절단하는 것을 통해 획득되고, 지문 인식 칩(100), 충진 재료(201), 컬러 코팅층(202) 및 커버 플레이트(203)를 포함한다. 여기서, 상기 컬러 코팅층(202)은 충진 재료(201)와 커버 플레이트(203) 사이에 위치하고, 지문 인식 칩(100)은 진공 환경하에, 충진 재료(201)의 홀로-아웃 영역에서 도립 접합된다. 이러한 구조의 지문 인식 모듈은 구조가 간단하고 조작이 간편하다.
2. 본 발명의 지문 인식 모듈의 제조 방법은 충진 재료(201), 컬러 코팅층(202) 및 커버 플레이트(203)로 이루어지는 보드 레벨 모듈을 제조하는 것을 통해, 보드 레벨 모듈의 충진 재료(201)에서 어레이 타입의 갯수가 기설정 가능한 홀로-아웃 영역을 가공해 내고; 진공 환경하에, 지문 인식 칩(100)을 충진 재료(201)의 홀로-아웃 영역에 각각 접합시키며; 보드 레벨 모듈을 절단하여 다수의 지문 인식 모듈(200)을 획득하는 등 단계를 포함하여, 지문 인식 칩(100)과 커버 플레이트(203) 사이의 기포를 효과적으로 제거하였고, 지문 인식 모듈의 제조 효율을 향상시켰다.
상기 실시예는 본 발명의 바람직한 실시예로서 본 발명은 상기 실시예의 제한을 받지 않으며, 본 발명의 정신과 원리를 벗어나지 않은 기타의 그 어떤 변화, 윤색, 대체, 조합, 간략화는 모두 동등한 대체 방식에 속하며, 전부 본 발명의 보호범위 내에 속한다.
100: 지문 인식 칩,
101: 인식 영역,
102: 상호 접속 와이어,
103: 코팅층,
104: 기판층,
105: 본딩 패드,
200: 지문 인식 모듈,
201: 충진 재료,
202: 컬러 코팅층,
203: 커버 플레이트,
204: 접착제층,
300: 연성 인쇄 회로,
400: 금속링,
500: 유리 커버 플레이트.

Claims (10)

  1. 지문 인식 모듈에 있어서,
    상기 지문 인식 모듈(200)은 보드 레벨 모듈을 절단하는 것을 통해 획득되고, 지문 인식 칩(100), 충진 재료(201), 컬러 코팅층(202) 및 커버 플레이트(203)를 포함하되,
    상기 컬러 코팅층(202)은 충진 재료(201)와 커버 플레이트(203) 사이에 위치하고, 상기 지문 인식 칩(100)은 진공 환경하에, 충진 재료(201)의 홀로-아웃 영역에서 도립되어 접합되는 것을 특징으로 하는 지문 인식 모듈.
  2. 제 1항에 있어서,
    상기 지문 인식 칩(100)은 인식 영역(101), 상호 접속 와이어(102), 코팅층(103), 기판층(104) 및 본딩 패드(105)를 포함하되,
    인식 영역(101)은 코팅층(103)에 설치되며, 기판층(104)과 코팅층(103)은 함께 접착 연결되고, 본딩 패드(105)는 기판층(104)의 상표면과 하표면에 설치되며, 인식 영역(101)의 상표면에 설치되기도 하고, 인식 영역(101) 상표면의 본딩 패드(105)와 기판층(104) 상표면의 본딩 패드(105) 사이에 상호 접속 와이어(102)를 통해 서로 연결되는 것을 특징으로 하는 지문 인식 모듈.
  3. 제 1항에 있어서,
    도립된 지문 인식 칩(100)의 상표면은 상기 충진 재료(201)의 상표면보다 높은 것을 특징으로 하는 지문 인식 모듈.
  4. 제 1항에 있어서,
    상기 충진 재료(201)는 유기 콜로이드질, 박막 또는 플라스틱이고, 광유도 효과를 구비하며;
    상기 홀로-아웃 영역은 상기 충진 재료(201)의 국부에 대해 노출 현상하여 획득되는 것을 특징으로 하는 지문 인식 모듈.
  5. 제 1항 내지 제 4항의 어느 한 항에 있어서,
    상기 커버 플레이트(203)는 스트라이프형 유리, 스트라이프형 세라믹, 기판형 유리, 기판형 세라믹 또는 웨이퍼 형태와 동일한 원형편 유리인 것을 특징으로 하는 지문 인식 모듈.
  6. 충진 재료, 컬러 코팅층 및 커버 플레이트로 이루어진 보드 레벨 모듈을 제작하고, 상기 보드 레벨 모듈의 충진 재료에서 어레이 타입의 갯수가 기설정 가능한 홀로-아웃 영역을 가공해 내는 단계;
    진공 환경하에, 지문 인식 칩을 상기 충진 재료의 어레이 타입의 각각의 홀로-아웃 영역에서 접합시키는 단계;
    상기 보드 레벨 모듈을 절단하여, 각각의 지문 인식 모듈을 획득하는 단계; 를 포함하는 것을 특징으로 하는 지문 인식 모듈의 제조 방법.
  7. 제 6항에 있어서,
    지문 인식 칩을 상기 충진 재료의 어레이 타입의 각각의 홀로-아웃 영역에서 접합시키는 단계는,
    각각의 홀로-아웃 영역의 최저부에 기설정 두께의 접착제를 균일하게 충진하고, 접착제에 대해서 탈포 공정 처리를 진행하는 단계;
    지문 인식 칩을 상기 충진 재료의 어레이 타입의 각각의 홀로-아웃 영역에 도립 안착시키는 단계;
    지문 인식 칩을 가압하고 승온하여 구워, 지문 인식 칩을 접착제와 긴밀하게 접합시키고 접착제를 경화시키는 단계; 를 포함하는 것을 특징으로 하는 지문 인식 모듈의 제조 방법.
  8. 제 7항에 있어서,
    도립 안착된 지문 인식 칩의 상표면은 상기 충진 재료의 상표면보다 높은 것을 특징으로 하는 지문 인식 모듈의 제조 방법.
  9. 제 6항에 있어서,
    상기 충진 재료는 유기 콜로이드질, 박막 또는 플라스틱이고, 광유도 효과를 구비하며;
    상기 충진 재료의 어레이 타입의 각각의 홀로-아웃 영역은 상기 충진 재료에 대해 노출 현상하여 획득되는 것을 특징으로 하는 지문 인식 모듈의 제조 방법.
  10. 제 6항 내지 제 9항의 어느 한 항에 있어서,
    상기 커버 플레이트는 스트라이프형 유리, 스트라이프형 세라믹, 기판형 유리, 기판형 세라믹 또는 웨이퍼 형태와 동일한 원형편 유리인 것을 특징으로 하는 지문 인식 모듈의 제조 방법.
KR1020177022915A 2016-07-15 2016-07-15 지문 인식 모듈 및 그 제조 방법 KR20180022626A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2016/090101 WO2018010158A1 (zh) 2016-07-15 2016-07-15 一种指纹识别模组及其制备方法

Publications (1)

Publication Number Publication Date
KR20180022626A true KR20180022626A (ko) 2018-03-06

Family

ID=60941664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177022915A KR20180022626A (ko) 2016-07-15 2016-07-15 지문 인식 모듈 및 그 제조 방법

Country Status (5)

Country Link
US (1) US10350869B2 (ko)
EP (1) EP3288072A4 (ko)
KR (1) KR20180022626A (ko)
CN (1) CN108140623B (ko)
WO (1) WO2018010158A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108205650B (zh) * 2016-12-20 2021-11-30 致伸科技股份有限公司 指纹辨识模块
TWI642158B (zh) * 2017-07-21 2018-11-21 致伸科技股份有限公司 指紋感測晶片封裝結構
TWI627720B (zh) * 2017-08-25 2018-06-21 致伸科技股份有限公司 指紋感測晶片封裝結構
CN109492480A (zh) * 2017-09-12 2019-03-19 南昌欧菲生物识别技术有限公司 超声波生物识别装置和电子设备
CN111968948A (zh) * 2020-08-28 2020-11-20 江苏凯尔生物识别科技有限公司 一种指纹模组及其生产工艺
TWM612841U (zh) * 2021-02-19 2021-06-01 安帝司股份有限公司 指紋辨識智慧卡

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140076712A (ko) * 2012-12-13 2014-06-23 (주)파트론 지문인식모듈 및 그 제조방법
KR20150009481A (ko) * 2013-07-16 2015-01-26 주식회사 아이피시티 모바일 장치용 지문센서 모듈 및 이의 제조방법
KR20150020024A (ko) * 2013-08-13 2015-02-25 주식회사 아이피시티 지문센서 모듈, 이를 구비한 휴대용 전자기기 및 그 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5546654A (en) * 1994-08-29 1996-08-20 General Electric Company Vacuum fixture and method for fabricating electronic assemblies
JP5880300B2 (ja) * 2012-06-14 2016-03-08 日立化成株式会社 接着剤組成物及びそれを用いた半導体装置
CN103729615B (zh) * 2012-10-12 2017-04-12 茂丞科技股份有限公司 生物传感器模块、组件、制造方法及使用其的电子设备
CN103198547A (zh) * 2013-03-29 2013-07-10 杨浩 指纹识别控制器
CN104916549B (zh) * 2014-10-31 2018-08-14 深圳市东方聚成科技有限公司 一种具有弧边的指纹识别芯片的封装设备及封装和切割方法
TW201631716A (zh) * 2015-02-16 2016-09-01 Xintec Inc 一種晶片尺寸等級的感測晶片封裝模組及其製造方法
CN104866814B (zh) * 2015-04-17 2019-09-13 业成科技（成都）有限公司 指纹识别装置及其制造方法
CN105068685B (zh) * 2015-07-30 2018-01-19 广东欧珀移动通信有限公司 终端
CN105046244A (zh) 2015-08-28 2015-11-11 南昌欧菲生物识别技术有限公司 指纹识别模组及其制备方法，以及具备该指纹识别模组的电子设备
TWM516228U (zh) * 2015-09-25 2016-01-21 Metrics Technology Co Ltd J 指紋感測封裝模組

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140076712A (ko) * 2012-12-13 2014-06-23 (주)파트론 지문인식모듈 및 그 제조방법
KR20150009481A (ko) * 2013-07-16 2015-01-26 주식회사 아이피시티 모바일 장치용 지문센서 모듈 및 이의 제조방법
KR20150020024A (ko) * 2013-08-13 2015-02-25 주식회사 아이피시티 지문센서 모듈, 이를 구비한 휴대용 전자기기 및 그 제조방법

Also Published As

Publication number Publication date
CN108140623A (zh) 2018-06-08
EP3288072A1 (en) 2018-02-28
CN108140623B (zh) 2021-06-25
WO2018010158A1 (zh) 2018-01-18
US20180015711A1 (en) 2018-01-18
US10350869B2 (en) 2019-07-16
EP3288072A4 (en) 2018-05-23

Similar Documents

Publication Publication Date Title
KR20180022626A (ko) 지문 인식 모듈 및 그 제조 방법
JP3888267B2 (ja) 半導体装置およびその製造方法
KR100651628B1 (ko) 반도체장치의 제조방법
US5732465A (en) Method of manufacturing one side resin sealing type semiconductor devices
CN101355857B (zh) 电子部件内置基板及其制造方法
JPWO2013137356A1 (ja) 半導体発光装置及びその製造方法
CN101425469A (zh) 使用大尺寸面板的半导体构装方法
US9281224B2 (en) Apparatus for positioning power semiconductor modules and method for surface treatment thereof
US20150351234A1 (en) Support structure for stacked integrated circuit dies
US8556155B2 (en) Solder ball mounting tool
US20170020001A1 (en) Method for producing a printed circuit board with an embedded sensor chip, and printed circuit board
JPH032099A (ja) Ｉｃカードの製造方法
JP2007281116A (ja) 半導体装置の製造方法
TWI838434B (zh) 用於光電模組的真空注射成型的方法
CN114759139A (zh) 滤波器低成本封装工艺
CN112397400A (zh) 半导体封装方法
KR20110076610A (ko) Ｌｅｄ 패키지 제조방법 및 그에 의한 ｌｅｄ 패키지
US20060258056A1 (en) Method for producing a chip panel by means of a heating and pressing process using a thermoplastic material
KR101661919B1 (ko) 반도체 패키지의 제조 방법
JP2004146637A (ja) 半導体装置組立用の樹脂接着材
JP2013074108A (ja) 半導体パッケージの製造方法
CN109545694B (zh) 一种破损基板的模封方法
JP4341663B2 (ja) 半導体装置の製造方法
KR100600171B1 (ko) 회로기판
JPH0964077A (ja) 電子部品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment