KR20170139263A - 얼라인 키를 내장한 웨이퍼 및 이의 제조 방법 - Google Patents

얼라인 키를 내장한 웨이퍼 및 이의 제조 방법 Download PDF

Info

Publication number
KR20170139263A
KR20170139263A KR1020160071526A KR20160071526A KR20170139263A KR 20170139263 A KR20170139263 A KR 20170139263A KR 1020160071526 A KR1020160071526 A KR 1020160071526A KR 20160071526 A KR20160071526 A KR 20160071526A KR 20170139263 A KR20170139263 A KR 20170139263A
Authority
KR
South Korea
Prior art keywords
substrate
alignment key
wafer
alignment
key
Prior art date
Application number
KR1020160071526A
Other languages
English (en)
Other versions
KR102475449B1 (ko
Inventor
이주현
이한춘
Original Assignee
주식회사 디비하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디비하이텍 filed Critical 주식회사 디비하이텍
Priority to KR1020160071526A priority Critical patent/KR102475449B1/ko
Publication of KR20170139263A publication Critical patent/KR20170139263A/ko
Application granted granted Critical
Publication of KR102475449B1 publication Critical patent/KR102475449B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

멤스 구조물을 형성하기 위한 얼라인 키를 내장한 웨이퍼가 개시된다. 웨이퍼는 일 면에 제1 얼라인 키를 구비하는 제1 기판, 및 제1 기판과 마주하여 배치된 제2 기판을 구비한다. 제1 기판은 제1 얼라인 키가 형성된 면이 제2 기판을 향하도록 배치되며, 제2 기판은 제1 기판을 향하여 배치된 면에 대해 대향하는 면에 제2 얼라인 키를 구비한다. 이와 같이, 웨이퍼는 기판마다 얼라인 키를 구비함으로써, 더블 얼라인 장치 없이 웨이퍼의 양면에 대한 포토 공정이 가능하다.

Description

얼라인 키를 내장한 웨이퍼 및 이의 제조 방법{Wafer with align key and method of fabricating the same}
본 발명의 실시예들은 반도체 소자를 형성하는 데 이용되는 웨이퍼에 관한 것으로서, 보다 상세하게는, 초미세 구조물을 제조하기 위해 멤스(MEMS) 공정에 이용되는 얼라인 키를 내장한 웨이퍼 및 이의 제조 방법에 관한 것이다.
일반적으로 멤스(MEMS) 공정은 웨이퍼에 복수의 박막을 증착 및 패터닝하여 초미세 구조물을 제조하는 것으로서, 증착 공정과 박막 또는 기판의 패터닝을 위한 포토 공정 등을 포함한다.
포토 공정은 정확한 위치에 패턴을 형성해야 하기 때문에 마스크와 웨이퍼를 서로 정렬하는 과정이 필요하다. 이를 위해 멤스 포토 공정 장비는 마스크와 웨이퍼를 정렬하는 얼라인 장치를 구비하며, 얼라인 장치는 웨이퍼 앞면에 형성된 얼라인 키를 인식하여 웨이퍼와 마스크를 정렬한다.
특히, 멤스 공정은 웨이퍼의 앞면 측뿐만 아니라 뒷면 측에도 박막의 증착 및/또는 포토 공정이 실시될 수 있다. 따라서, 얼라인 장치는 웨이퍼의 뒷면 측에서도 웨이퍼의 앞면에 형성된 얼라인 키를 인식할 수 있어야 하며, 이를 위해 웨이퍼를 투과하여 얼라인 키를 인식할 수 있는 더블 얼라인 기능을 구비해야 한다. 더블 얼라인이 가능한 얼라인 장치는 적외선 또는 프리즘을 이용하여 얼라인 키를 인식하며, 웨이퍼의 뒷면 측에서도 웨이퍼의 앞면에 형성된 얼라인 키를 인식할 수 있다.
이와 같이, 멤스 공정은 웨이퍼 뒷면 측에도 포토 공정을 실시하기 때문에, 더블 얼라인 기능이 없는 기존의 CMOS 공정용 포토 공정 장비를 멤스 공정에 이용하기 어렵고 더블 얼라인이 가능한 고가의 포토 공정 장비가 필요하다.
본 발명의 실시예들은 더블 얼라인 장치 없이 웨이퍼의 양면에 대해 포토 공정이 가능한 얼라인 키를 내장한 웨이퍼 및 이의 제조 방법을 제공하는 데 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 얼라인 키를 내장한 웨이퍼는, 일 면에 제1 얼라인 키를 구비하는 제1 기판, 및 상기 제1 기판과 마주하여 배치되고 상기 제1 기판을 향하여 배치된 면에 대해 대향하는 면에 제2 얼라인 키를 구비하는 제2 기판을 포함하고, 상기 제1 기판은 상기 제1 얼라인 키가 형성된 면이 상기 제2 기판을 향하도록 배치될 수 있다.
본 발명의 실시예들에 따르면, 상기 제2 얼라인 키는 상기 제1 얼라인 키에 대응하여 위치할 수 있다.
본 발명의 실시예들에 따르면, 상기 얼라인 키를 내장한 웨이퍼는, 상기 제1 기판과 상기 제2 기판 사이에 개재된 박막을 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 제1 기판은, 상기 제1 얼라인 키가 형성된 면에 반도체 제조 공정에 필요한 패턴을 구비할 수 있다.
본 발명의 실시예들에 따르면, 상기 제1 기판과 상기 제2 기판은 서로 다른 두께를 가질 수 있다.
본 발명의 실시예들에 따르면, 상기 제1 및 제2 얼라인 키들은 음각 패턴으로 구비될 수 있다.
본 발명의 실시예들에 따르면, 상기 제1 기판은 상기 제1 얼라인 키가 형성된 면과 대향하는 면에 형성된 제3 얼라인 키를 더 구비하고, 상기 제3 얼라인 키는 상기 제1 얼라인 키와 대응하여 위치할 수 있다.
본 발명의 실시예들에 따르면, 상기 제3 얼라인 키는 음각 패턴으로 구비될 수 있다.
또한, 상기 목적을 달성하기 위한 본 발명의 다른 측면에 따른 얼라인 키를 내장한 웨이퍼는, 서로 마주하여 배치되며 각각 포토 공정을 위한 얼라인 키를 구비하는 복수의 기판, 및 상기 기판들 중 서로 인접한 두 개의 기판들 사이마다 배치되며 상기 서로 인접한 두 개의 기판을 결합시키는 절연막을 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 서로 인접한 두 개의 기판들 중 하나는 상기 절연막과 접하는 면에 상기 얼라인 키를 구비하며, 다른 하나는 상기 절연막과 접하는 면에 대해 대향하는 면에 상기 얼라인 키를 구비할 수 있다.
본 발명의 실시예들에 따르면, 상기 서로 인접한 두 개의 기판들은 서로 다른 두께를 가질 수 있다.
본 발명의 실시예들에 따르면, 상기 기판들 중 상기 절연막과 접하는 면에 상기 얼라인 키가 구비된 기판은 상기 절연막과 접하는 면에 반도체 제조 공정에 필요한 패턴을 구비하며, 상기 서로 인접한 두 개의 기판들 중 상기 패턴이 구비된 기판은 다른 하나의 기판의 두께보다 얇은 두께를 가질 수 있다.
본 발명의 실시예들에 따르면, 상기 기판들 중 상기 절연막과 접하는 면에 상기 얼라인 키가 구비된 기판은 상기 절연막과 접하는 면에 대해 대향하는 면에 상기 얼라인 키를 더 구비할 수 있다.
또한, 상기 목적을 달성하기 위한 본 발명의 또 다른 측면에 따른 얼라인 키를 내장한 웨이퍼 제조 방법은, 제1 기판의 일 면에 제1 얼라인 키를 형성하는 단계, 상기 제1 기판을 상기 제2 기판과 서로 마주하게 배치하되 상기 제1 얼라인 키가 형성된 면이 상기 제2 기판을 향하도록 배치하는 단계, 상기 제1 기판과 상기 제2 기판을 결합하는 단계, 및 상기 제2 기판에서 상기 제1 기판을 향해 배치된 면에 대해 대향하는 면에 제2 얼라인 키를 형성하는 단계를 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 얼라인 키를 내장한 웨이퍼 제조 방법은, 상기 제1 기판과 상기 제2 기판을 서로 마주하게 배치하는 단계 이전에, 상기 제2 기판에 박막을 증착하는 단계를 더 포함할 수 있다. 또한, 상기 제1 기판과 상기 제2 기판을 서로 마주하게 배치하는 단계에서, 상기 제2 기판은 상기 박막이 증착된 면이 상기 제1 기판을 향하여 배치될 수 있다.
본 발명의 실시예들에 따르면, 상기 제2 얼라인 키는 상기 제1 얼라인 키와 대응하는 위치에 형성될 수 있다.
본 발명의 실시예들에 따르면, 상기 얼라인 키를 내장한 웨이퍼 제조 방법은, 상기 제1 기판에서 상기 제1 얼라인 키가 형성된 면에 대해 대향하는 면에 제3 얼라인 키를 형성하는 단계를 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 얼라인 키를 내장한 웨이퍼 제조 방법은 상기 제1 기판과 상기 제2 기판을 서로 마주하게 배치하는 단계 이전에, 상기 제1 기판에서 상기 제1 얼라인 키가 형성된 면에 식각 공정을 이용하여 반도체 제조 공정에 필요한 패턴을 형성하는 단계를 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 얼라인 키를 내장한 웨이퍼 제조 방법은 상기 제1 기판에 상기 패턴을 형성하는 단계 이전에, 희생 기판과 상기 제1 기판과 중 어느 하나에 희생층을 증착하는 단계, 및 상기 희생층을 사이에 두고 상기 제1 기판과 상기 희생 기판을 서로 마주하여 결합하는 단계를 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 얼라인 키를 내장한 웨이퍼 제조 방법은 상기 제1 기판에 상기 패턴을 형성하는 단계 이전에, 상기 희생 기판에서 상기 희생층과 접하는 면에 대해 대향하는 면에 제3 얼라인 키를 형성하는 단계를 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 얼라인 키를 내장한 웨이퍼 제조 방법은 상기 제1 기판과 상기 제2 기판을 결합하는 단계 이후에, 상기 제1 기판으로부터 상기 희생 기판과 상기 희생층을 제거하는 단계를 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 제1 기판은 상기 제2 기판의 두께와 상기 희생 기판의 두께보다 얇은 두께로 형성될 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 얼라인 키를 내장한 웨이퍼는 기판마다 적어도 하나의 얼라인 키를 구비함으로써, 웨이퍼의 일면 측에서 반대 면에 형성된 얼라인 키를 인식할 수 있는 더블 얼라인 장치 없이 웨이퍼의 양면에 대한 포토 공정이 가능하다. 이에 따라, 멤스 제조 장비는 더블 얼라인 기능이 없는 기존의 CMOS 제조 장비용 포토 장비를 이용하여 웨이퍼의 양면에 대해 포토 공정을 진행할 수 있으므로, 추가의 얼라인 장비 구입 없이 멤스 구조물을 제조할 수 있고, 제조 원가를 절감할 수 있으며, 얼라인 정확도를 향상시킬 수 있다.
도 1은 본 발명의 제1 실시예에 따른 얼라인 키를 내장한 웨이퍼를 설명하기 위한 개략적인 단면도이다.
도 2 내지 6은 본 발명의 제2 실시예에 따른 얼라인 키를 내장한 웨이퍼의 제조 과정을 설명하기 위한 개략적인 단면도들이다.
도 7은 본 발명의 제3 실시예에 따른 얼라인 키를 내장한 웨이퍼를 설명하기 위한 개략적인 단면도이다.
도 8 내지 도 13은 본 발명의 제4 실시예에 따른 얼라인 키를 내장한 웨이퍼의 제조 과정을 설명하기 위한 개략적인 단면도들이다.
이하, 본 발명의 실시예들은 첨부 도면들을 참조하여 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.
본 발명의 실시예들에서 하나의 요소가 다른 하나의 요소 상에 배치되는 또는 연결되는 것으로 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접 배치되거나 연결될 수도 있으며, 다른 요소들이 이들 사이에 개재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접 배치되거나 연결되는 것으로 설명되는 경우 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.
본 발명의 실시예들에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.
본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 요소들은 전적으로 개략적인 것이며 이들의 형상은 요소들의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.
도 1은 본 발명의 제1 실시예에 따른 얼라인 키를 내장한 웨이퍼를 설명하기 위한 개략적인 단면도이다.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 얼라인 키를 내장한 웨이퍼(101)는 멤스 공정에 이용 가능한 웨이퍼로서, 제1 기판(110)과 제2 기판(120)을 구비할 수 있다.
구체적으로, 상기 제1 기판(110)은 포토 공정에서 상기 웨이퍼(101)와 마스크를 정렬하기 위한 제1 얼라인 키(116)를 구비할 수 있다. 상기 제1 얼라인 키(116)는 상기 제1 기판(110)의 단부 측에 위치할 수 있으며, 상기 제1 기판(110)의 제1 면(112)에 구비될 수 있다.
본 발명의 제1 실시예에 있어서, 상기 제1 얼라인 키(116)는 상기 제1 기판(110)의 제1 면(112) 보다 안으로 들어간 음각 패턴으로 구비될 수 있으며, 상기 제1 기판(110)은 상기 제1 얼라인 키(116)를 복수로 구비할 수 있다.
상기 제1 기판(110)은 상기 제2 기판(120)과 마주하게 배치되어 상기 제2 기판(120)과 결합한다. 여기서, 상기 제1 기판(110)의 제1 면(112)은 상기 제2 기판(120)을 향해 배치되며, 그 결과, 상기 제1 얼라인 키(116)가 상기 웨이퍼(101) 내부에 내장된다.
상기 제2 기판(120)은 포토 공정에서 상기 웨이퍼(101)와 마스크를 정렬하기 위한 제2 얼라인 키(126)를 구비할 수 있다. 상기 제2 얼라인 키(126)는 상기 제2 기판(120)의 단부 측에 위치할 수 있으며, 상기 제2 기판(120)의 제1 면(122)에 구비될 수 있다. 여기서, 상기 제2 기판(120)의 제1 면(122)에 대향하여 위치하는 상기 제2 기판(120)의 제2 면(124)은 상기 제1 기판(110)을 향하여 배치된다. 이에 따라, 상기 제2 얼라인 키(126)는 상기 웨이퍼(101)의 외부로 노출된다.
본 발명의 제1 실시예에 있어서, 상기 제2 얼라인 키(126)는 상기 제2 기판(120)의 제1 면(122) 보다 안으로 들어간 음각 패턴으로 구비될 수 있으며, 상기 제1 얼라인 키(116)와 대응하는 위치에 형성될 수 있다. 또한, 상기 제2 기판(120)은 상기 제2 얼라인 키(126)를 복수로 구비할 수 있으며, 상기 제1 기판(110)과 동일한 두께를 가질 수 있다.
한편, 상기 웨이퍼(101)는 상기 제1 기판(110)과 상기 제2 기판(120) 사이에 위치하는 박막(130)을 더 포함하여 소이(SOI) 웨이퍼를 형성할 수도 있다. 상기 제1 기판(110)과 상기 제2 기판(120)은 상기 박막(130)을 사이에 두고 서로 결합하며, 상기 박막(130)은 상기 제1 기판(110)의 제1 면(112) 및 상기 제2 기판(120)의 제2 면(124)과 접한다.
본 발명의 제1 실시예에 있어서, 상기 박막(130)으로는 절연막이 구비될 수 있다.
또한, 상기 제1 기판(110)은 포토 공정에서 상기 웨이퍼(101)와 마스크를 정렬하기 위한 제3 얼라인 키(118)를 더 구비할 수 있다. 상기 제3 얼라인 키(118)는 상기 제1 기판(110)의 제1 면(112)과 대향하여 위치하는 상기 제1 기판(110)의 제2 면(114)에 구비된다. 즉, 도 1에 도시된 바와 같이 상기 제3 얼라인 키(118)와 상기 제1 얼라인 키(116)는 상기 제1 기판(110)에서 서로 반대 면에 위치하며, 상기 제1 기판(110)의 단부 측에 위치한다. 또한, 상기 제3 얼라인 키(118)는 상기 제2 얼라인 키(126)와 마찬가지로 상기 웨이퍼(101)의 외부로 노출된다.
본 발명의 제1 실시예에 있어서, 상기 제3 얼라인 키(118)는 상기 제1 기판(110)의 제2 면(114) 보다 안으로 들어간 음각 패턴으로 구비될 수 있으며, 상기 제1 얼라인 키(116)와 대응하는 위치에 형성될 수 있다. 또한, 상기 제1 기판(110)은 상기 제3 얼라인 키(118)를 복수로 구비할 수 있다.
이와 같이, 본 발명의 제1 실시예에 따른 웨이퍼(101)는 포토 공정을 위한 마스크와 상기 웨이퍼(101)를 정렬하기 위한 적어도 하나의 얼라인 키(116, 118, 126)를 기판(110, 120) 마다 구비함으로써, 상기 제1 및 제2 기판들(110, 120) 중 포토 공정이 진행될 기판에 형성된 얼라인 키를 이용하여 상기 웨이퍼(101)와 마스크를 정렬할 수 있다.
구체적으로, 상기 제1 얼라인 키(116)는 상기 웨이퍼(101) 내부, 즉 상기 제1 기판(110)의 제1 면(112)에 캐비티와 같은 패턴을 형성하기 위한 마스크와 상기 웨이퍼(101)를 정렬하기 위해 이용될 수 있다. 이때, 상기 얼라인 장치는 상기 제1 기판(110) 측에 위치하며, 상기 제1 얼라인 키(116)를 인식하여 상기 웨이퍼(101)와 마스크를 정렬할 수 있다.
상기 제2 얼라인 키(126)는 상기 제2 기판(120) 및/또는 상기 제2 기판(120)의 제1 면(122)에 증착된 박막을 패터닝하기 위한 마스크와 상기 웨이퍼(101)를 정렬하기 위해 이용될 수 있다. 이때, 상기 제2 기판(120)의 제1 면(122)이 상기 얼라인 장치를 향해 배치되며, 상기 얼라인 장치는 상기 제2 얼라인 키(126)를 인식하여 상기 웨이퍼(101)와 마스크를 정렬할 수 있다.
상기 제3 얼라인 키(118)는 상기 제1 기판(110)의 제2 면(114) 및/또는 상기 제1 기판(110)의 제2 면(114)에 증착된 박막을 패터닝하기 위한 마스크와 상기 웨이퍼(101)를 정렬하기 위해 이용될 수 있다. 이때, 상기 얼라인 장치는 상기 제2 얼라인 키(126)를 인식하여 상기 웨이퍼(101)와 마스크를 정렬할 수 있다.
이렇게 상기 웨이퍼(101)는 상기 기판(110, 120) 마다 적어도 하나의 얼라인 키(116, 118, 126)를 구비함으로써, 상기 웨이퍼(101)의 일면 측에서 반대 면에 형성된 얼라인 키를 인식할 수 있는 더블 얼라인 장치 없이 상기 웨이퍼(101)의 양면(114, 122)에 대한 포토 공정이 가능하다. 이에 따라, 멤스 제조 장비는 더블 얼라인 기능이 없는 기존의 CMOS 제조 장비용 포토 장비를 이용하여 상기 웨이퍼(101)의 양면에 대해 포토 공정을 진행할 수 있으므로, 추가의 얼라인 장비 구입 없이 멤스 구조물을 제조할 수 있고, 제조 원가를 절감할 수 있으며, 얼라인 정확도를 향상시킬 수 있다.
이하, 도면을 참조하여 상기 웨이퍼(101)의 제조 과정에 대해 구체적으로 설명한다.
도 2 내지 6은 본 발명의 제2 실시예에 따른 얼라인 키를 내장한 웨이퍼의 제조 과정을 설명하기 위한 개략적인 단면도들이다.
도 2 및 도 3은 제1 기판(110)을 형성하는 과정을 도시한 도면들로서 도 2 및 도 3을 참조하면, 먼저, 도 2에 도시된 것처럼 제1 기판(110)을 배치한다.
이어, 식각 공정을 통해 상기 제1 기판(110)의 제1 면(112)을 패터닝하여 상기 제1 얼라인 키(116)를 형성한다. 여기서, 상기 제1 얼라인 키(116)는 상기 제1 기판(110)의 단부에 음각으로 형성될 수 있다.
또한, 식각 공정을 통해 상기 제1 기판(110)의 제2 면(114)을 패터닝하여 상기 제3 얼라인 키(118)를 형성하며, 이로써, 상기 제1 기판(110)이 완성된다. 여기서, 상기 제3 얼라인 키(118)는 상기 제1 기판(110)의 단부에 음각으로 형성될 수 있다.
본 발명의 제2 실시예에 있어서, 상기 얼라인 키를 내장한 웨이퍼(101) 제조 방법은 상기 제1 기판(110)에 상기 제1 얼라인 키(116)를 형성한 후에 상기 제3 얼라인 키(118)를 형성하나, 상기 제3 얼라인 키(118)를 형성한 후에 상기 제1 얼라인 키(116)를 형성할 수도 있다.
도 4 및 도 5를 참조하면, 상기 제2 기판(120)을 배치한 후, 상기 제2 기판(120)의 제2 면(124)에 박막(130)을 증착한다.
도 1 및 도 6을 참조하면, 도 6에 도시된 것처럼 상기 제1 기판(110)을 상기 박막(130)이 증착된 상기 제2 기판(120)과 마주하게 배치한 후에 상기 제1 기판(110)과 상기 제2 기판(120)을 상기 박막(130)을 사이에 두고 결합시킨다.
이어, 식각 공정을 통해 상기 제2 기판(120)의 제1 면(122)을 패터닝하여 제2 얼라인 키(126)를 형성하며, 이로써, 상기 웨이퍼(101)가 완성된다. 여기서, 상기 제2 얼라인 키(126)는 상기 제2 기판(120)의 단부에 음각으로 형성될 수 있다.
본 발명의 제2 실시예에 있어서, 상기 얼라인 키를 내장한 웨이퍼(101) 제조 방법은 상기 제1 기판(110)과 상기 제2 기판(120)을 결합한 후에 상기 제2 얼라인 키(126)를 형성하나, 상기 제2 기판(120)에 상기 박막(130)을 증착하기 전에 상기 제2 얼라인 키(126)를 상기 제2 기판(120)의 제1 면(122)에 형성할 수도 있다.
도 7은 본 발명의 제3 실시예에 따른 얼라인 키를 내장한 웨이퍼를 설명하기 위한 개략적인 단면도이다.
도 7을 참조하면, 본 발명의 얼라인 키를 내장한 웨이퍼(102)는 제1 기판(140)과 제2 기판(150)을 포함할 수 있다.
구체적으로, 상기 제1 기판(140)은 포토 공정에서 상기 웨이퍼(101)와 마스크를 정렬하기 위한 제1 얼라인 키(146)를 구비할 수 있다. 상기 제1 얼라인 키(146)는 상기 제1 기판(110)의 단부 측에 위치할 수 있으며, 상기 제1 기판(140)의 제1 면(142)에 구비될 수 있다.
본 발명의 제3 실시예에 있어서, 상기 제1 얼라인 키(146)는 상기 제1 기판(140)의 제1 면(142) 보다 안으로 들어간 음각 패턴으로 구비될 수 있으며, 상기 제1 기판(140)은 상기 제1 얼라인 키(146)를 복수로 구비할 수 있다.
상기 제1 얼라인 키(146)는 상기 제1 기판(140) 및/또는 상기 제1 기판(140)에 증착된 박막을 패터닝하기 위한 마스크와 상기 웨이퍼(102)를 정렬하기 위해 이용될 수 있다. 즉, 상기 제1 얼라인 키(146)는 상기 제1 기판(140)의 제2 면(144) 및/또는 상기 제1 기판(140)의 제2 면(144)에 증착된 박막을 패터닝하기 위한 마스크와 상기 웨이퍼(102)를 정렬하는 데 이용될 수 있다. 이때, 얼라인 장치는 상기 제1 기판(140) 측에 위치하며, 상기 제1 얼라인 키(146)를 인식하여 상기 웨이퍼(102)와 마스크를 정렬할 수 있다.
또한, 상기 제1 기판(140)은 상기 제1 면(142)에 멤스 구조물 공정에 필요한 패턴(148)을 더 구비할 수 있으며, 상기 패턴(148)은 상기 웨이퍼(102)를 제조하는 과정에서 형성될 수 있다.
본 발명의 제3 실시예에 있어서, 상기 패턴(148)은 상기 제1 기판(140)의 제1 면(142) 보다 안으로 들어간 음각 패턴으로 형성될 수 있으며, 상기 웨이퍼(102)를 제조하는 과정에서 상기 제1 얼라인 키(146)는 상기 패턴(148)을 형성하기 위한 마스크와 상기 웨이퍼(102)를 정렬하는 데 이용될 수 있다.
한편, 상기 제1 기판(140)은 상기 제2 기판(150)과 마주하게 배치되어 상기 제2 기판(150)과 결합한다. 여기서, 상기 제1 기판(140)의 제1 면(142)은 상기 제2 기판(150)을 향해 배치되며, 그 결과, 상기 제1 얼라인 키(146)와 상기 패턴(148)은 상기 웨이퍼(102) 내부에 내장된다.
상기 제2 기판(150)은 포토 공정에서 상기 웨이퍼(102)와 마스크를 정렬하기 위한 제2 얼라인 키(156)를 구비할 수 있다.
본 발명의 제3 실시예에 있어서, 상기 제2 얼라인 키(156)는 상기 제2 기판(150)의 제1 면(152) 보다 안으로 들어간 음각 패턴으로 구비될 수 있으며, 상기 제1 얼라인 키(146)와 대응하는 위치에 구비될 수 있다. 또한, 상기 제2 기판(150)은 상기 제2 얼라인 키(156)를 복수로 구비할 수 있으며, 상기 제1 기판(140)의 두께보다 두꺼운 두께를 가질 수 있다.
상기 제2 얼라인 키(156)는 상기 제2 기판(150)의 단부 측에 위치할 수 있으며, 상기 제2 기판(150)의 제1 면(152)에 구비될 수 있다. 여기서, 상기 제2 기판(150)의 제1 면(152)에 대향하여 위치하는 상기 제2 기판(150)의 제2 면(154)은 상기 제1 기판(140)을 향하여 배치된다. 이에 따라, 상기 제2 얼라인 키(156)는 상기 웨이퍼(102)의 외부로 노출된다.
상기 제2 얼라인 키(156)는 상기 제2 기판(150) 및/또는 상기 제2 기판(150)의 제1 면(152)에 증착된 박막을 패터닝하기 위한 마스크와 상기 웨이퍼(102)를 정렬하기 위해 이용될 수 있다. 이때, 상기 제2 기판(150)의 제1 면(152)이 상기 얼라인 장치를 향해 배치되며, 상기 얼라인 장치는 상기 제2 얼라인 키(156)를 인식하여 상기 웨이퍼(102)와 마스크를 정렬할 수 있다.
한편, 상기 웨이퍼(102)는 상기 제1 기판(140)과 상기 제2 기판(150) 사이에 위치하는 박막(160)을 더 포함하여 소이(SOI) 웨이퍼를 형성할 수도 있다. 상기 제1 기판(140)과 상기 제2 기판(150)은 상기 박막(160)을 사이에 두고 서로 결합하며, 상기 박막(160)은 상기 제1 기판(140)의 제1 면(142) 및 상기 제2 기판(160)의 제2 면(164)과 접한다.
본 발명의 제3 실시예에 있어서, 상기 박막(160)으로는 절연막이 구비될 수 있다.
이와 같이, 본 발명의 제3 실시예에 따른 웨이퍼(102)는 포토 공정을 위한 마스크와 상기 웨이퍼(102)를 정렬하기 위한 얼라인 키(146, 156)를 기판(140, 150) 마다 구비함으로써, 상기 제1 및 제2 기판들(140, 150) 중 포토 공정이 진행될 기판에 형성된 얼라인 키를 이용하여 상기 웨이퍼(101)와 마스크를 정렬할 수 있다. 이에 따라, 상기 웨이퍼(102)는 더블 얼라인 장치 없이 상기 웨이퍼(102)의 양면(144, 152)에 대한 포토 공정이 가능하다. 그 결과, 멤스 제조 장비는 기존의 CMOS 제조 장비용 포토 장비를 이용하여 상기 웨이퍼(102)의 양면에 대한 포토 공정을 진행할 수 있으므로, 추가의 얼라인 장비 구입 없이 멤스 구조물을 제조할 수 있고, 제조 원가를 절감할 수 있으며, 얼라인 정확도를 향상시킬 수 있다.
이하, 도면을 참조하여 상기 웨이퍼(102)의 제조 과정에 대해 구체적으로 설명한다.
도 8 내지 도 13은 본 발명의 제4 실시예에 따른 얼라인 키를 내장한 웨이퍼의 제조 방법을 설명하기 위한 개략적인 단면도들로서, 도 8 내지 도 10은 도 7에 도시된 제1 기판(140)을 제조하는 과정을 나타낸 도면이다.
도 8을 참조하면, 상기 얼라인 키를 내장한 웨이퍼 제조 방법은 먼저, 제1 기판(140)과 희생 기판(170) 중 어느 하나에 희생층(180)을 증착한다.
이어, 상기 희생층(180)을 사이에 두고 상기 제1 기판(140)과 상기 희생 기판(170)을 서로 마주하여 결합한다. 이때, 상기 제1 기판(140)의 제2 면(144)이 상기 희생 기판(170)을 향하여 배치되며, 상기 희생 기판(170)이 제1 면(172)이 상기 제1 기판(140)을 향하여 배치될 수 있다. 이에 따라, 상기 제1 기판(140)의 제2 면(144)과 상기 희생 기판(170)의 제1 면(172)이 상기 희생층(180)과 접한다.
도 9를 참조하면, 이어, 식각 공정을 통해 상기 제1 기판(140)의 제1 면(142)을 패터닝하여 상기 제1 얼라인 키(146)를 형성한다. 여기서, 상기 제1 얼라인 키(146)는 상기 제1 기판(140)의 단부에 형성될 수 있다.
이어, 식각 공정을 통해 상기 희생 기판(170)을 패터닝하여 제3 얼라인 키(176)를 형성한다. 여기서, 상기 제3 얼라인 키(176)는 상기 희생 기판(170)의 제1 면(172)에 대해 대향하는 상기 희생 기판(170)의 제2 면(174)에 형성된다. 상기 제3 얼라인 키(176)는 상기 희생 기판(170)의 단부에 위치할 수 있으며, 상기 제1 얼라인 키(146)와 대응하는 위치에 형성될 수 있다.
도 10을 참조하면, 상기 제1 얼라인 키(146)가 형성된 상기 제1 기판(140)의 제1 면(142)을 식각 공정을 통해 패터닝하여 상기 패턴(148)을 형성한다. 이때, 얼라인 장치는 상기 제1 기판(140)의 제1 면(142) 측에 배치될 수 있으며, 상기 제1 얼라인 키(146)를 인식하여 상기 패턴(148)을 형성하기 위한 마스크와 상기 제1 기판(140)을 정렬할 수 있다.
본 발명의 제4 실시예에 있어서, 상기 얼라인 키를 내장한 웨이퍼 제조 방법은 상기 희생 기판(170)과 상기 희생층(180) 및 상기 제1 기판(140)을 소이 웨이퍼로 대체할 수도 있다. 상기 소이 웨이퍼를 이용할 경우, 상기 희생층(180)을 증착하는 단계 및 상기 제1 기판(140)과 상기 희생 기판(170)을 결합하는 단계는 생략되며, 상기 제1 및 제3 얼라인 키들(146, 176)과 상기 패턴(148)이 상기 소이 웨이퍼에 형성된다. 이때, 상기 제1 얼라인 키(146)를 형성하는 과정과 상기 제3 얼라인 키(176)를 형성하는 과정 그리고 상기 패턴(148)을 형성하는 과정은 상기와 동일하다.
도 11을 참조하면, 상기 제2 기판(150)의 제2 면(154)에 상기 박막(160)을 증착한다.
도 12를 참조하면, 이어, 식각 공정을 통해 상기 제2 기판(150)의 제1 면(152)을 패터닝하여 상기 제2 얼라인 키(156)를 형성한다. 여기서, 상기 제2 얼라인 키(156)는 상기 제2 기판(150)의 단부에 형성될 수 있다.
도 13을 참조하면, 상기 제2 얼라인 키(156)가 형성된 상기 제2 기판(150)을 상기 제1 기판(150)과 마주하여 결합한다. 이때, 상기 제1 기판(140)과 상기 제2 기판(150) 사이에 상기 박막(160)에 위치하며, 상기 제1 기판(140)의 제1 면(142)이 상기 박막(160)과 접한다.
이어, 상기 희생 기판(170)과 상기 희생층(180)을 제거하여 도 7에 도시된 바와 같은 상기 웨이퍼(102)를 완성한다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
101, 102 : 웨이퍼 110, 140 : 제1 기판
116, 146 : 제1 얼라인 키 118, 176 : 제3 얼라인 키
120, 150 : 제2 기판 126, 156 : 제2 얼라인 키
170 : 희생 기판 180 : 희생층

Claims (22)

  1. 일 면에 제1 얼라인 키를 구비하는 제1 기판; 및
    상기 제1 기판과 마주하여 배치되고, 상기 제1 기판을 향하여 배치된 면에 대해 대향하는 면에 제2 얼라인 키를 구비하는 제2 기판을 포함하고,
    상기 제1 기판은 상기 제1 얼라인 키가 형성된 면이 상기 제2 기판을 향하도록 배치된 것을 특징으로 하는 얼라인 키를 내장한 웨이퍼.
  2. 제1항에 있어서,
    상기 제2 얼라인 키는 상기 제1 얼라인 키에 대응하여 위치하는 것을 특징으로 하는 얼라인 키를 내장한 웨이퍼.
  3. 제1항에 있어서,
    상기 제1 기판과 상기 제2 기판 사이에 개재된 박막을 더 포함하는 것을 특징으로 하는 얼라인 키를 내장한 웨이퍼.
  4. 제1항에 있어서,
    상기 제1 기판은,
    상기 제1 얼라인 키가 형성된 면에 반도체 제조 공정에 필요한 패턴을 구비하는 것을 특징으로 하는 얼라인 키를 내장한 웨이퍼.
  5. 제4항에 있어서,
    상기 제1 기판과 상기 제2 기판은 서로 다른 두께를 갖는 것을 특징으로 하는 얼라인 키를 내장한 웨이퍼.
  6. 제1항에 있어서,
    상기 제1 및 제2 얼라인 키들은 음각 패턴으로 구비되는 것을 특징으로 하는 얼라인 키를 내장한 웨이퍼.
  7. 제1항에 있어서,
    상기 제1 기판은 상기 제1 얼라인 키가 형성된 면과 대향하는 면에 형성된 제3 얼라인 키를 더 구비하고,
    상기 제3 얼라인 키는 상기 제1 얼라인 키와 대응하여 위치하는 것을 특징으로 하는 얼라인 키를 내장한 웨이퍼.
  8. 제7항에 있어서,
    상기 제3 얼라인 키는 음각 패턴으로 구비된 것을 특징으로 하는 얼라인 키를 내장한 웨이퍼.
  9. 서로 마주하여 배치되며, 각각 포토 공정을 위한 얼라인 키를 구비하는 복수의 기판; 및
    상기 기판들 중 서로 인접한 두 개의 기판들 사이마다 배치되며, 상기 서로 인접한 두 개의 기판을 결합시키는 절연막을 포함하는 것을 특징으로 하는 얼라인 키를 내장한 웨이퍼.
  10. 제9항에 있어서,
    상기 서로 인접한 두 개의 기판들 중 하나는 상기 절연막과 접하는 면에 상기 얼라인 키를 구비하며, 다른 하나는 상기 절연막과 접하는 면에 대해 대향하는 면에 상기 얼라인 키를 구비하는 것을 특징으로 하는 얼라인 키를 내장한 웨이퍼.
  11. 제10항에 있어서,
    상기 서로 인접한 두 개의 기판들은 서로 다른 두께를 갖는 것을 특징으로 하는 얼라인 키를 내장한 웨이퍼.
  12. 제11항에 있어서,
    상기 기판들 중 상기 절연막과 접하는 면에 상기 얼라인 키가 구비된 기판은 상기 절연막과 접하는 면에 반도체 제조 공정에 필요한 패턴을 구비하며,
    상기 서로 인접한 두 개의 기판들 중 상기 패턴이 구비된 기판은 다른 하나의 기판의 두께보다 얇은 두께를 갖는 것을 특징으로 하는 얼라인 키를 내장한 웨이퍼.
  13. 제10항에 있어서,
    상기 기판들 중 상기 절연막과 접하는 면에 상기 얼라인 키가 구비된 기판은 상기 절연막과 접하는 면에 대해 대향하는 면에 상기 얼라인 키를 더 구비하는 것을 특징으로 하는 얼라인 키를 내장한 웨이퍼.
  14. 제1 기판의 일 면에 제1 얼라인 키를 형성하는 단계;
    상기 제1 기판을 상기 제2 기판과 서로 마주하게 배치하되 상기 제1 얼라인 키가 형성된 면이 상기 제2 기판을 향하도록 배치하는 단계;
    상기 제1 기판과 상기 제2 기판을 결합하는 단계; 및
    상기 제2 기판에서 상기 제1 기판을 향해 배치된 면에 대해 대향하는 면에 제2 얼라인 키를 형성하는 단계를 포함하는 것을 특징으로 하는 얼라인 키를 내장한 웨이퍼 제조 방법.
  15. 제14항에 있어서,
    상기 제1 기판과 상기 제2 기판을 서로 마주하게 배치하는 단계 이전에,
    상기 제2 기판에 박막을 증착하는 단계를 더 포함하고,
    상기 제1 기판과 상기 제2 기판을 서로 마주하게 배치하는 단계에서, 상기 제2 기판은 상기 박막이 증착된 면이 상기 제1 기판을 향하여 배치되는 것을 특징으로 하는 얼라인 키를 내장한 웨이퍼 제조 방법.
  16. 제15항에 있어서,
    상기 제2 얼라인 키는 상기 제1 얼라인 키와 대응하는 위치에 형성되는 것을 특징으로 하는 얼라인 키를 내장한 웨이퍼 제조 방법.
  17. 제15항에 있어서,
    상기 제1 기판에서 상기 제1 얼라인 키가 형성된 면에 대해 대향하는 면에 제3 얼라인 키를 형성하는 단계를 더 포함하는 것을 특징으로 하는 얼라인 키를 내장한 웨이퍼 제조 방법.
  18. 제15항에 있어서,
    상기 제1 기판과 상기 제2 기판을 서로 마주하게 배치하는 단계 이전에,
    상기 제1 기판에서 상기 제1 얼라인 키가 형성된 면에 식각 공정을 이용하여 반도체 제조 공정에 필요한 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 얼라인 키를 내장한 웨이퍼 제조 방법.
  19. 제18항에 있어서,
    상기 제1 기판에 상기 패턴을 형성하는 단계 이전에,
    희생 기판과 상기 제1 기판과 중 어느 하나에 희생층을 증착하는 단계; 및
    상기 희생층을 사이에 두고 상기 제1 기판과 상기 희생 기판을 서로 마주하여 결합하는 단계를 더 포함하는 것을 특징으로 하는 얼라인 키를 내장한 웨이퍼 제조 방법.
  20. 제19항에 있어서,
    상기 제1 기판에 상기 패턴을 형성하는 단계 이전에,
    상기 희생 기판에서 상기 희생층과 접하는 면에 대해 대향하는 면에 제3 얼라인 키를 형성하는 단계를 더 포함하는 것을 특징으로 하는 얼라인 키를 내장한 웨이퍼 제조 방법.
  21. 제19항에 있어서,
    상기 제1 기판과 상기 제2 기판을 결합하는 단계 이후에,
    상기 제1 기판으로부터 상기 희생 기판과 상기 희생층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 얼라인 키를 내장한 웨이퍼 제조 방법.
  22. 제19항에 있어서,
    상기 제1 기판은 상기 제2 기판의 두께와 상기 희생 기판의 두께보다 얇은 두께로 형성되는 것을 특징으로 하는 얼라인 키를 내장한 웨이퍼 제조 방법.
KR1020160071526A 2016-06-09 2016-06-09 얼라인 키를 내장한 웨이퍼 및 이의 제조 방법 KR102475449B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160071526A KR102475449B1 (ko) 2016-06-09 2016-06-09 얼라인 키를 내장한 웨이퍼 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160071526A KR102475449B1 (ko) 2016-06-09 2016-06-09 얼라인 키를 내장한 웨이퍼 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20170139263A true KR20170139263A (ko) 2017-12-19
KR102475449B1 KR102475449B1 (ko) 2022-12-08

Family

ID=60924071

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160071526A KR102475449B1 (ko) 2016-06-09 2016-06-09 얼라인 키를 내장한 웨이퍼 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR102475449B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109786228A (zh) * 2019-01-22 2019-05-21 上海华虹宏力半导体制造有限公司 形成对准标记的方法
CN111048459A (zh) * 2018-10-11 2020-04-21 三星电子株式会社 对准晶片的方法、接合晶片的方法以及对准晶片的装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960042910A (ko) * 1995-05-02 1996-12-21 김주용 반도체소자 형성방법
KR100324716B1 (ko) * 2000-02-09 2002-02-16 김춘호 미세구조물 패키징방법
KR20090048186A (ko) * 2007-11-09 2009-05-13 삼성전자주식회사 다단계 기판 식각 방법 및 이를 이용하여 제조된테라헤르츠 발진기
KR20090099871A (ko) * 2008-03-18 2009-09-23 주식회사 하이닉스반도체 반도체 소자의 정렬키 및 그 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960042910A (ko) * 1995-05-02 1996-12-21 김주용 반도체소자 형성방법
KR100324716B1 (ko) * 2000-02-09 2002-02-16 김춘호 미세구조물 패키징방법
KR20090048186A (ko) * 2007-11-09 2009-05-13 삼성전자주식회사 다단계 기판 식각 방법 및 이를 이용하여 제조된테라헤르츠 발진기
KR20090099871A (ko) * 2008-03-18 2009-09-23 주식회사 하이닉스반도체 반도체 소자의 정렬키 및 그 형성 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111048459A (zh) * 2018-10-11 2020-04-21 三星电子株式会社 对准晶片的方法、接合晶片的方法以及对准晶片的装置
CN111048459B (zh) * 2018-10-11 2024-03-22 三星电子株式会社 对准晶片的方法、接合晶片的方法以及对准晶片的装置
CN109786228A (zh) * 2019-01-22 2019-05-21 上海华虹宏力半导体制造有限公司 形成对准标记的方法

Also Published As

Publication number Publication date
KR102475449B1 (ko) 2022-12-08

Similar Documents

Publication Publication Date Title
US7705451B2 (en) Semiconductor device and method of manufacturing the same
US7301703B2 (en) Tunable filter and method of manufacturing the same, and sensing device
US7141450B2 (en) Flip-chip alignment method
CN100581216C (zh) 超小型摄像模块及其制造方法
US10742856B2 (en) Optical unit for endoscope, endoscope and method for manufacturing optical unit for endoscope
US7629263B2 (en) Semiconductor sensor production method and semiconductor sensor
US8000041B1 (en) Lens modules and fabrication methods thereof
JP2007327959A5 (ko)
KR20170139263A (ko) 얼라인 키를 내장한 웨이퍼 및 이의 제조 방법
US6967145B2 (en) Method of maintaining photolithographic precision alignment after wafer bonding process
JP6405276B2 (ja) Ｍｅｍｓ素子およびその製造方法
US20080032501A1 (en) Silicon on metal for mems devices
JPH08236788A (ja) 半導体センサの製造方法
JP2005519784A (ja) 絶縁物質に具現されたｍｅｍｓコームアクチュエータとその製造方法
US8283256B1 (en) Methods of forming microdevice substrates using double-sided alignment techniques
WO2019179446A1 (zh) 指纹识别模组及其制备方法、显示面板以及显示装置
CN108117043B (zh) 一种半导体器件及制备方法、电子装置
US9312227B2 (en) Method of joining semiconductor substrate
US20170164128A1 (en) Method for manufacturing microphone chip
JP5449041B2 (ja) 光デバイスの製造方法
KR100718141B1 (ko) 임베드된 정렬 마크를 이용한 양면 식각 방법
US20110140214A1 (en) Pattern arrangement method, silicon wafer and semiconductor device
KR100601003B1 (ko) Ｓｏｉ 기판을 이용한 마이크로 렌즈 제작 방법 및 이를이용한 마이크로 컬럼 모듈 제작 방법
CN104053082A (zh) 集成麦克风的结构和方法
JP2010014131A (ja) マイクロバルブおよびその製造方法、ならびにマイクロバルブの開閉検出方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right