KR20170136683A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20170136683A
KR20170136683A KR1020160068357A KR20160068357A KR20170136683A KR 20170136683 A KR20170136683 A KR 20170136683A KR 1020160068357 A KR1020160068357 A KR 1020160068357A KR 20160068357 A KR20160068357 A KR 20160068357A KR 20170136683 A KR20170136683 A KR 20170136683A
Authority
KR
South Korea
Prior art keywords
scan
signal
signal delay
pixel region
supplied
Prior art date
Application number
KR1020160068357A
Other languages
English (en)
Other versions
KR102518746B1 (ko
Inventor
이승규
권태훈
이민구
가지현
정진태
차승지
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160068357A priority Critical patent/KR102518746B1/ko
Priority to US15/439,133 priority patent/US10769987B2/en
Priority to CN201710403376.0A priority patent/CN107452343B/zh
Priority to EP17174078.0A priority patent/EP3252751B1/en
Publication of KR20170136683A publication Critical patent/KR20170136683A/ko
Application granted granted Critical
Publication of KR102518746B1 publication Critical patent/KR102518746B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Abstract

본 발명은 표시 장치에 관한 것이다. 본 발명에 따른 표시 장치는, 제1 화소 영역에 위치하며, 제1 주사선들과 연결되는 제1 화소들; 상기 제1 화소 영역보다 작은 폭을 갖는 제2 화소 영역에 위치하며, 제2 주사선들과 연결되는 제2 화소들; 상기 제1 주사선들로 제1 주사 신호를 공급하는 제1 주사 구동부; 상기 제2 주사선들로 제2 주사 신호를 공급하는 제2 주사 구동부; 상기 제1 주사 구동부 및 상기 제2 주사 구동부로 제1 구동 신호를 공급하는 제1 신호선; 및 상기 제1 신호선에 연결되며, 상기 제1 구동 신호를 지연시키기 위한 신호 지연부를 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시장치의 중요성이 부각되고 있다. 최근에는 액정 표시장치(Liquid Crystal Display Device)와 유기전계발광 표시장치(Organic Light Emitting Display Device) 등이 널리 사용되고 있다.
이러한 표시 장치는 구동 배선들과 연결되며, 화상을 표시하는 다수의 화소들을 포함한다.
이때, 구동 배선들은 위치에 따라 서로 다른 로드(load)를 가질 수 있으며, 이는 화소들의 휘도 편차를 야기할 수 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 균일한 휘도의 영상을 표시할 수 있는 표시 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 의한 표시 장치는, 제1 화소 영역에 위치하며, 제1 주사선들과 연결되는 제1 화소들; 상기 제1 화소 영역보다 작은 폭을 갖는 제2 화소 영역에 위치하며, 제2 주사선들과 연결되는 제2 화소들; 상기 제1 주사선들로 제1 주사 신호를 공급하는 제1 주사 구동부; 상기 제2 주사선들로 제2 주사 신호를 공급하는 제2 주사 구동부; 상기 제1 주사 구동부 및 상기 제2 주사 구동부로 제1 구동 신호를 공급하는 제1 신호선; 및 상기 제1 신호선에 연결되며, 상기 제1 구동 신호를 지연시키기 위한 신호 지연부를 포함할 수 있다.
또한, 상기 신호 지연부는, 상기 제2 주사 신호가 공급되는 기간 동안 동작할 수 있다.
또한, 상기 제2 화소 영역의 수평 라인에 구비되는 제2 화소들의 개수는, 상기 제1 화소 영역의 수평 라인에 구비되는 제1 화소들의 개수보다 적을 수 있다.
또한, 상기 제2 주사선들의 길이는 상기 제1 주사선들의 길이보다 짧을 수 있다.
또한, 상기 제1 구동 신호는 적어도 하나의 클럭신호를 포함할 수 있다.
또한, 상기 제1 신호선은 제1 클럭신호선과 제2 클럭신호선을 포함하고, 상기 제1 클럭신호선 및 제2 클럭신호선은 상기 신호 지연부와 연결될 수 있다.
또한, 상기 신호 지연부는, 신호 지연 수단; 및 상기 신호 지연 수단과 상기 제1 신호선 사이의 전기적 연결을 제어하는 신호 지연 제어 트랜지스터를 포함할 수 있다.
또한, 상기 신호 지연 수단은, 저항 및 커패시터 중 적어도 어느 하나를 포함할 수 있다.
또한, 상기 신호 지연 제어 트랜지스터는 타이밍 제어부로부터 공급되는 제어 신호에 의해 온-오프가 제어될 수 있다.
또한, 상기 신호 지연 제어 트랜지스터는, 상기 제2 주사 신호가 공급되는 제1 기간 동안 온 상태를 유지하고, 상기 제1 주사 신호가 공급되는 제2 기간 동안 오프 상태를 유지할 수 있다.
또한, 상기 제1 주사 구동부는, 상기 제2 기간 동안 상기 제1 구동 신호에 대응하여 상기 제1 주사선들로 상기 제1 주사신호를 공급하고, 상기 제2 주사 구동부는, 상기 제1 기간 동안 지연된 제1 구동 신호에 대응하여, 상기 제2 주사선들로 상기 제2 주사신호를 공급할 수 있다.
또한, 제3 화소 영역에 위치하며, 제3 주사선들과 연결되는 제3 화소들; 및 상기 제1 신호선과 연결되어 상기 제1 구동 신호를 공급받고, 상기 제3 주사선들로 제3 주사 신호를 공급하는 제3 주사 구동부를 더 포함할 수 있다.
또한, 상기 제3 화소 영역은 상기 제1 화소 영역보다 작은 폭을 갖고, 상기 제2 화소 영역과 상기 제3 화소 영역은, 상기 제1 화소 영역의 일측에서 서로 이격되어 위치할 수 있다.
또한, 상기 신호 지연 제어 트랜지스터는, 상기 제2 주사 신호 및 상기 제3 주사 신호가 공급되는 제1 기간 동안 온 상태를 유지하고, 상기 제1 주사 신호가 공급되는 제2 기간 동안 오프 상태를 유지할 수 있다.
다음으로, 본 발명의 다른 실시예에 의한 표시 장치는, 제1 화소 영역에 위치하며, 제1 주사선들과 연결되는 제1 화소들; 상기 제1 화소 영역보다 작은 폭을 갖는 제2 화소 영역에 위치하며, 제2 주사선들과 연결되는 제2 화소들; 상기 제2 화소 영역보다 작은 폭을 갖는 상기 제3 화소 영역에 위치하며, 제3 주사선들과 연결되는 제3 화소들; 상기 제1 주사선들로 제1 주사 신호를 공급하는 제1 주사 구동부; 상기 제2 주사선들로 제2 주사 신호를 공급하는 제2 주사 구동부; 상기 제3 주사선들로 제3 주사 신호를 공급하는 제3 주사 구동부; 상기 제1 주사 구동부, 상기 제2 주사 구동부 및 상기 제3 주사 구동부로, 제1 구동 신호를 공급하는 제1 신호선; 및 상기 제1 신호선에 연결되며, 기설정된 기간 동안 상기 제1 구동 신호를 지연시키기 위한 제1 신호 지연부 및 제2 신호 지연부를 포함할 수 있다.
또한, 상기 제1 신호 지연부 및 제2 신호 지연부는, 상기 제3 주사 신호가 공급되는 제1 기간 동안 동작할 수 있다.
또한, 상기 제2 주사 신호가 공급되는 제2 기간 동안, 상기 제1 신호 지연부는 동작하고, 상기 제2 신호 지연부의 동작은 중단될 수 있다.
또한, 상기 제3 화소 영역의 수평 라인에 구비되는 제3 화소들의 개수는 상기 제2 화소 영역의 수평 라인에 구비되는 제2 화소들의 개수보다 적고, 상기 제2 화소 영역의 수평 라인에 구비되는 제2 화소들의 개수는 상기 제1 화소 영역의 수평 라인에 구비되는 제1 화소들의 개수보다 적을 수 있다.
또한, 상기 제3 주사선들의 길이는 상기 제2 주사선들의 길이보다 짧고, 상기 제2 주사선들의 길이는 상기 제1 주사선들의 길이보다 짧을 수 있다.
또한, 상기 제1 신호 지연부는, 제1 신호 지연 수단과, 상기 제1 신호 지연 수단과 상기 제1 신호선 사이의 전기적 연결을 제어하는 제1 신호 지연 제어 트랜지스터를 포함하고, 상기 제2 신호 지연부는, 제2 신호 지연 수단과, 상기 제2 신호 지연 수단과 상기 제1 신호선 사이의 전기적 연결을 제어하는 제2 신호 지연 제어 트랜지스터를 포함할 수 있다.
또한, 상기 제1 신호 지연 수단 및 상기 제2 신호 지연 수단 각각은, 저항 및 커패시터 중 적어도 어느 하나를 포함할 수 있다.
또한, 상기 제3 주사 신호가 공급되는 제1 기간 동안, 상기 제1 신호 지연 제어 트랜지스터 및 상기 제2 신호 지연 제어 트랜지스터는 온 상태를 유지할 수 있다.
또한, 상기 제2 주사 신호가 공급되는 제2 기간 동안, 상기 제1 신호 지연 제어 트랜지스터는 온 상태를 유지하고, 상기 제2 신호 지연 제어 트랜지스터는 오프 상태를 유지할 수 있다.
또한, 상기 제1 주사 신호가 공급되는 제3 기간 동안, 상기 제1 신호 지연 제어 트랜지스터 및 상기 제2 신호 지연 제어 트랜지스터는 오프 상태를 유지할 수 있다.
또한, 상기 제1 기간, 상기 제2 기간 및 상기 제3 기간은 순차적으로 진행될 수 있다.
본 발명에 따르면, 구동 신호 간 시정수 차이를 보상함으로써 균일한 휘도의 영상을 표시하는 표시 장치를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 의한 기판을 나타낸 도면이다.
도 2는 본 발명의 다른 실시예에 의한 기판을 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 의한 표시 장치를 나타낸 도면이다.
도 4는 본 발명의 일 실시예에 의한 표시 장치의 구성을 구체적으로 나타내는 도면이다.
도 5는 도 4에 도시된 제1 화소의 일 실시예를 나타낸 도면이다.
도 6은 본 발명의 일 실시예에 의한 제1 신호선에 연결된 주사 스테이지들과 신호 지연부를 나타낸 도면이다.
도 7은 본 발명의 주사 구동부의 실시예를 나타내는 도면이다.
도 8은 도 7에 도시된 주사 스테이지에 입력되는 제1 게이트 제어 신호와 주사 스테이지로부터 출력되는 주사 신호의 실시예를 나타내는 파형도이다.
도 9는 도 7에 도시된 주사 스테이지의 실시예를 나타내는 회로도이다.
도 10는 도 9에 도시된 주사 스테이지의 구동방법의 실시예를 나타내는 파형도이다.
도 11은 본 발명의 다른 실시예에 의한 기판을 나타낸 도면이다.
도 12는 도 11에 도시된 기판에 대응되는 표시 장치의 구성을 구체적으로 나타내는 도면이다.
도 13은 도 12에 도시된 제1 신호선에 연결된 주사 스테이지들과 신호 지연부를 나타낸 도면이다.
도 14는 본 발명의 다른 실시예에 의한 기판을 나타낸 도면이다.
도 15는 도 14에 도시된 기판에 대응되는 표시 장치의 구성을 구체적으로 나타내는 도면이다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 이하의 설명에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 도면에서 본 발명과 관계없는 부분은 본 발명의 설명을 명확하게 하기 위하여 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
이하, 본 발명의 실시예들과 관련된 도면들을 참고하여, 본 발명의 실시예에 의한 표시 장치에 대해 설명하도록 한다.
도 1은 본 발명의 일 실시예에 의한 기판을 나타낸 도면이다.
도 1을 참고하면, 본 발명의 일 실시예에 의한 기판(110)은 화소 영역(AA1, AA2)과 주변 영역(NA1, NA2)을 포함할 수 있다.
화소 영역(AA1, AA2)에는 다수의 화소들(PXL1, PXL2)이 위치하며, 이에 따라 화소 영역(AA1, AA2)에서는 소정의 영상을 표시할 수 있다. 따라서, 화소 영역(AA1, AA2)은 표시 영역으로 지칭될 수 있다.
주변 영역(NA1, NA2)에는 화소들(PXL1, PXL2)을 구동하기 위한 구성 요소들(예를 들어, 배선 등)이 위치할 수 있다. 주변 영역(NA1, NA2)에는 화소들(PXL1, PXL2)이 존재하지 않으므로, 상기 주변 영역(NA1, NA2)은 비표시 영역으로 지칭될 수 있다.
예를 들어, 주변 영역(NA1, NA2)은 화소 영역(AA1, AA2)의 외측에 존재할 수 있으며, 화소 영역(AA1, AA2)의 적어도 일부를 둘러싸는 형태를 가질 수 있다.
화소 영역(AA1, AA2)은 제1 화소 영역(AA1), 제1 화소 영역(AA1)의 일측에 위치하는 제2 화소 영역(AA2)을 포함할 수 있다.
제1 화소 영역(AA1)은 제2 화소 영역(AA2)에 비하여 큰 면적을 가질 수 있다. 특히, 제1 화소 영역(AA1)의 폭(W1)은 제2 화소 영역(AA2)의 폭(W2)에 비하여 크게 형성될 수 있다. 또한, 제1 화소 영역(AA1)의 길이(L1)도 제2 화소 영역(AA2)의 길이(L2)에 비하여 크게 형성될 수 있다.
주변 영역(NA1, NA2)은 제1 주변 영역(NA1)과 제2 주변 영역(NA2)을 포함할 수 있다.
제1 주변 영역(NA1)은 제1 화소 영역(AA1)의 주변에 존재하며, 제1 화소 영역(AA1)의 적어도 일부를 둘러싸는 형태를 가질 수 있다.
제2 주변 영역(NA2)은 제2 화소 영역(AA2)의 주변에 존재하며, 제1 화소 영역(AA1)의 일부와 제2 화소 영역(AA2)의 적어도 일부를 둘러싸는 형태를 가질 수 있다.
화소들(PXL1, PXL2)은 제1 화소들(PXL1)과 제2 화소들(PXL2)을 포함할 수 있다.
예를 들어, 제1 화소들(PXL1)은 제1 화소 영역(AA1)에 위치하고, 제2 화소들(PXL2)은 제2 화소 영역(AA2)에 위치할 수 있다.
화소들(PXL1, PXL2)은 구동부들의 제어에 따라 소정의 휘도로 발광할 수 있으며, 이를 위해 화소들(PXL1, PXL2) 각각은 발광 소자(예를 들어, 유기 발광 다이오드)를 포함할 수 있다.
한편, 제1 화소 영역(AA1)에서, 각각의 수평 라인에 구비되는 제1 화소들(PXL1)의 개수는 동일할 수 있다.
또한, 제2 화소 영역(AA2)에서, 각각의 수평 라인에 구비되는 제2 화소들(PXL2)의 개수도 동일할 수 있다.
다만, 상술한 바와 같이 제1 화소 영역(AA1)의 폭(W1)이 제2 화소 영역(AA2)의 폭(W2)보다 크게 설정되므로, 제1 화소 영역(AA1)의 수평 라인에 구비되는 제1 화소들(PXL1)의 개수는 제2 화소 영역(AA2)의 수평 라인에 구비되는 제2 화소들(PXL2)의 개수보다 많을 수 있다.
기판(110)은 상술한 화소 영역(AA1, AA2)과 주변 영역(NA1, NA2)이 설정될 수 있는 다양한 형태로 형성될 수 있다.
예를 들어, 도 1에 도시된 바와 같이, 기판(110)의 상부로부터 일측 방향으로 돌출 연장되어 형성된 돌출부를 포함하는 형태일 수 있다. 이 경우, 제2 화소 영역(AA2)과 제2 주변 영역(NA2)은 기판(110)의 돌출부에서 정의될 수 있다.
기판(110)은 유리, 수지(resin) 등과 같은 절연성 재료로 이루어질 수 있다. 또한, 기판(110)은 휘거나 접힘이 가능하도록 가요성(flexibility)을 갖는 재료로 이루어질 수 있고, 단층 구조 또는 다층 구조를 가질 수 있다.
예를 들어, 기판(110)은 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 트리아세테이트 셀룰로오스(triacetate cellulose), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate) 중 적어도 어느 하나를 포함할 수 있다.
다만, 기판(110)을 구성하는 재료는 다양하게 변화될 수 있으며, 유리 섬유 강화플라스틱(FRP, Fiber glass reinforced plastic) 등으로도 이루어질 수 있다.
도 2는 본 발명의 다른 실시예에 의한 기판을 나타낸 도면이다.
도 2를 참조하면, 본 발명의 다른 실시예에 의한 기판(111)은 화소 영역과 주변 영역을 포함할 수 있다.
화소 영역(AA1, AA2)은 제1 화소 영역(AA1), 제1 화소 영역(AA1)의 일측에 위치하는 제2 화소 영역(AA2)을 포함할 수 있다.
제1 화소 영역(AA1)은 제2 화소 영역(AA2)에 비하여 큰 면적을 가질 수 있다.
제2 화소 영역(AA2)은 제1 화소 영역(AA1)과 인접한 일측에서부터 제1 화소 영역(AA1)과 멀어지는 타측까지 폭이 점차 감소하도록 형성될 수 있다. 즉, 제2 화소 영역(AA2) 타측의 폭(W2)이 제1 화소 영역(AA1)의 폭(W1)보다 작도록 형성될 수 있다.
또한, 제2 화소 영역(AA2)의 길이(L2)도 제1 화소 영역(AA1)의 길이(L1)에 비하여 짧게 형성될 수 있다.
주변 영역(NA1, NA2)은 제1 주변 영역(NA1)과 제2 주변 영역(NA2)을 포함할 수 있다.
제1 주변 영역(NA1)은 제1 화소 영역(AA1)의 주변에 존재하며, 제1 화소 영역(AA1)의 적어도 일부를 둘러싸는 형태를 가질 수 있다.
제2 주변 영역(NA2)은 제2 화소 영역(AA2)의 주변에 존재하며, 제1 화소 영역(AA1)의 일부와 제2 화소 영역(AA2)의 적어도 일부를 둘러싸는 형태를 가질 수 있다.
화소들(PXL1, PXL2)은 제1 화소들(PXL1)과 제2 화소들(PXL2)을 포함할 수 있다.
예를 들어, 제1 화소들(PXL1)은 제1 화소 영역(AA1)에 위치하고, 제2 화소들(PXL2)은 제2 화소 영역(AA2)에 위치할 수 있다.
제1 화소 영역(AA1)에서, 각각의 수평 라인에 구비되는 제1 화소들(PXL1)의 개수는 동일할 수 있다.
제2 화소 영역(AA2)에서, 각각의 수평 라인에 구비되는 제2 화소들(PXL2)의 개수는 서로 상이할 수 있다. 예를 들어, 제2 화소 영역(AA2) 중 제1 화소 영역(AA1)과 인접한 수평 라인일수록 많은 수의 제2 화소들(PXL2)이 배치될 수 있다.
한편, 도 2에서는 제2 화소 영역(AA2)이 기판(111)의 상부에 형성된 것으로 도시되었으나 본 발명이 이에 제한되는 것은 아니다. 제2 화소 영역(AA2)은 기판(111)의 하부에 형성될 수 있으며, 기판(111)의 상부 및 하부 모두에 형성될 수도 있다.
또한, 제2 화소 영역(AA2)은 제1 화소 영역(AA1)의 상측 일부와 연결되도록 형성될 수도 있다.
도 3은 본 발명의 일 실시예에 의한 표시 장치를 나타낸 도면이다. 특히, 도 3은 도 1에 도시된 기판을 포함하는 표시 장치를 나타낸 도면이다.
도 3을 참조하면, 본 발명의 일 실시예에 의한 표시 장치(100)는 기판(110), 제1 화소들(PXL1), 제2 화소들(PXL2) 및 표시 구동부(200)를 포함하여 구성될 수 있다.
제1 화소들(PXL1)은 제1 화소 영역(AA1)에 위치하며, 각각 제1 주사선(S1i), 제1 발광 제어선(E1i) 및 데이터선(D)과 연결될 수 있다.
제2 화소들(PXL2)은 제2 화소 영역(AA2)에 위치하며, 각각 제2 주사선(S2i), 제2 발광 제어선(E2i) 및 데이터선(D)과 연결될 수 있다.
제2 화소들(PXL2)과 연결되는 데이터선들(D)은 제1 화소들(PXL1)과 연결되는 데이터선들(D)로부터 연장되어 형성된 것일 수 있다.
한편, 본 명세서에서 i는 자연수이며, 예를 들어 도면 부호 S1i는 제1 주사선들 중 i번째에 위치한 제1 주사선을 의미한다.
표시 구동부(200)는 연성 회로 기판(Flexible Printed Circuit Board) 등과 같은 별도의 구성 요소(120)를 통해 기판(110)과 연결될 수 있다.
예를 들어, 표시 구동부(200)의 설치는 칩 온 글래스(Chip On Glass), 칩 온 플라스틱(Chip On Plastic), 테이프 캐리어 패키지(Tape Carrier Package), 칩 온 필름(Chip On Film) 등 다양한 방식에 의하여 이루어질 수 있다.
표시 구동부(200)는 화소들(PXL1, PXL2)을 발광시키기 위한 구동부들을 포함할 수 있다.
보다 구체적으로, 제1 주사선들(S1i) 및 제2 주사선들(S2i)로 주사신호를 공급하기 위한 주사 구동부를 포함할 수 있다.
또한, 제1 발광 제어선(E1i) 및 제2 발광 제어선(E2i)로 발광 제어신호를 공급하기 위한 발광 구동부를 포함할 수 있다.
데이터선들(D)을 통하여 화소들(PXL1, PXL2)로 데이터 신호(D)를 공급하기 위한 데이터 구동부도 표시 구동부(200)에 포함될 수 있다.
표시 구동부(200)를 이루는 구성과 그 기능에 관하여는 이하에서 도 4를 참조로 하여 구체적으로 설명하도록 한다.
한편, 도 3에서는 기판(110)과 별개로 형성된 표시 구동부(200)가 기판(110)에 연결되는 것으로 도시하였으나, 본 발명이 이에 제한되는 것은 아니다.
예를 들어, 표시 구동부(200) 전체 또는 표시 구동부(200)의 구성 중 일부는 기판(110) 상에 직접 실장될 수도 있으며, 기판(110)의 제1 주변 영역(NA1) 및 제2 주변 영역(NA2)에 위치될 수 있다.
이 경우, 구동부들은 칩 온 글래스(Chip On Glass), 칩 온 플라스틱(Chip On Plastic), 테이프 캐리어 패키지(Tape Carrier Package), 칩 온 필름(Chip On Film) 등 다양한 방식에 의하여 기판(110) 상에 형성될 수 있다.
도 4는 본 발명의 일 실시예에 의한 표시 장치의 구성을 구체적으로 나타내는 도면이다.
도 4를 참조하면, 본 발명의 일 실시예에 의한 표시 장치는 제1 화소들(PXL1), 제2 화소들(PXL2) 및 표시 구동부(200)를 포함할 수 있다.
표시 구동부(200)는 제1 주사 구동부(210), 제1 발광 구동부(220), 제2 주사 구동부(213), 제2 발광 구동부(223), 데이터 구동부(230), 신호 지연부(240) 및 타이밍 제어부(250)를 포함할 수 있다.
제1 화소들(PXL1)은 제1 주사선들(S11 내지 S1n), 제1 발광 제어선들(E11 내지 E1n) 및 데이터선들(D1 내지 Dm)에 의하여 구획된 제1 화소영역(AA1)에 위치한다.
이와 같은 제1 화소들(PXL1)은 제1 주사선들(S11 내지 S1n)로부터 주사신호가 공급될 때 데이터선들(D1 내지 Dm)로부터 데이터신호를 공급받는다.
데이터신호를 공급받은 제1 화소들(PXL1)은 제1 전원(ELVDD)으로부터 유기 발광 다이오드(미도시)를 경유하여 제2 전원(ELVSS)으로 흐르는 전류량을 제어한다.
제2 화소들(PXL2)은 제2 주사선들(S21 내지 S2j), 제2 발광 제어선들(E21 내지 E2j) 및 데이터선들(Dm-2 내지 Dm)에 의하여 구획된 제2 화소영역(AA2)에 위치한다.
이와 같은 제2 화소들(PXL2)은 제2 주사선들(S21 내지 S2j)로부터 주사신호가 공급될 때 데이터선들(Dm-2 내지 Dm)로부터 데이터신호를 공급받는다.
데이터신호를 공급받은 제2 화소들(PXL2)은 제1 전원(ELVDD)으로부터 유기 발광 다이오드(미도시)를 경유하여 제2 전원(ELVSS)으로 흐르는 전류량을 제어한다.
제1 주사 구동부(210)는 타이밍 제어부(250)로부터의 제1 게이트 제어신호(GCS1)에 대응하여 제1 주사선들(S11 내지 S1n)로 주사신호를 공급한다.
예를 들어, 주사 구동부(210)는 제1 주사선들(S11 내지 S1n)로 주사신호를 순차적으로 공급할 수 있다. 제1 주사선들(S11 내지 S1n)로 주사신호가 순차적으로 공급되면 제1 화소들(PXL1)이 수평라인 단위로 순차적으로 선택된다.
제2 주사 구동부(213)는 타이밍 제어부(250)로부터의 제1 게이트 제어신호(GCS1)에 대응하여 제2 주사선들(S21 내지 S2j)로 주사신호를 공급한다.
예를 들어, 제2 주사 구동부(213)는 제2 주사선들(S21 내지 S2j)로 주사신호를 순차적으로 공급할 수 있다.
제2 주사선들(S21 내지 S2j)로 주사신호가 순차적으로 공급되면 제2 화소들(PXL2)이 수평라인 단위로 순차적으로 선택된다.
즉, 표시 장치(100) 전체로 볼 때, 제2 화소들(PXL2)이 수평라인 단위로 순차적으로 선택되고, 그 후 제1 화소들(PXL1)이 수평라인 단위로 순차적으로 선택된다.
한편, 제1 주사선들(S11 내지 S1n)의 로드와 제2 주사선들(S21 내지 S2j)의 로드는 상이할 수 있다.
제1 화소 영역(AA1)의 폭(W1)이 제2 화소 영역(AA2)의 폭(W2)보다 크게 형성됨에 따라, 제1 주사선들(S11 내지 S1n)의 길이가 제2 주사선들(S21 내지 S2j)의 길이 보다 길 수 있다.
즉, 제2 주사선들(S21~S2j) 중 어느 하나에 연결된 제2 화소들(PXL2)의 개수는 제1 주사선들(S11~S1n) 중 어느 하나에 연결된 제1 화소들(PXL1)의 개수보다 적을 수 있다.
따라서, 제1 주사선들(S11 내지 S1n)의 로드는 제2 주사선들(S21 내지 S2j)의 로드 보다 클 수 있다.
이는 화소들(PXL1, PXL2)로 공급되는 주사 신호들 간의 시정수(time constant) 차이를 발생시킬 수 있다.
즉, 제1 주사선들(S11 내지 S1n)로 공급되는 주사신호들은 제2 주사선들(S21 내지 S2j)로 공급되는 주사신호들보다 더 큰 딜레이(delay)를 갖게 된다.
이 경우, 제1 주사선들(S11 내지 S1n)로 공급되는 주사신호들에 의하여 선택된 제1 화소들(PXL1)에 데이터 신호가 기입되는 시간이, 제2 주사선들(S21 내지 S2j)로 공급되는 주사신호들에 의하여 선택된 제2 화소들(PXL2)에 데이터 신호가 기입되는 시간보다 짧게 된다.
결과적으로, 이러한 주사 신호들 간 시정수 차이로 제1 화소들(PXL1)과 제2 화소들(PXL2)의 휘도 차이가 발생할 수 있다.
본 발명의 실시예에 의한 표시 구동부(200)는 신호 지연부(240)를 더 포함할 수 있다.
본 발명에 따른 신호 지연부(240)는 타이밍 제어부(250)로부터 출력되는 제1 게이트 제어신호(GCS1)를 딜레이 시킨 후 주사 구동부들(210, 213) 중 적어도 어느 하나로 전달하는 기능을 수행할 수 있다.
예를 들어, 신호 지연부(240)는, 제2 주사 구동부(213)가 동작하는 동안에는 제1 게이트 제어신호(GCS1)를 소정의 시정수만큼 지연시킬 수 있다.
특히, 신호 지연부는 제1 게이트 제어신호 중 클럭신호들(첫 번째 주사신호의 타이밍 제어를 위한 스타트 펄스를 쉬프트시키기 위한 신호)을 지연시킬 수 있다.
또한, 신호 지연부(240)는, 제1 주사 구동부(210)가 동작하는 동안에는 타이밍 제어부(250)로부터 출력된 제1 게이트 제어신호(GCS1)를 그대로 전달할 수 있다.
즉, 신호 지연부(240)를 통하여 제1 주사 구동부(210)와 제2 주사 구동부(213)의 구동을 위한 제1 게이트 제어신호(GCS1)를 제어함으로써, 제1 주사선들(S11 내지 S1n)과 제2 주사선들(S21 내지 S2j) 간의 로드 차이에 의한 주사신호의 시정수 차이를 감소시킬 수 있다.
신호 지연부(240)의 구성 및 그 기능에 관하여는 이하에서 도 6 내지 도 8을 참조하여 구체적으로 설명하도록 한다.
제1 발광 구동부(220)는 타이밍 제어부(250)로부터의 제2 게이트 제어신호(GCS2)에 대응하여 제1 발광 제어선들(E11 내지 E1n)로 발광 제어신호를 공급한다.
예를 들어, 제1 발광 구동부(220)는 제1 발광 제어선들(E11 내지 E1n)로 발광 제어신호를 순차적으로 공급할 수 있다.
이와 같은 발광 제어신호는 제1 화소들(PXL1)의 발광 시간을 제어하기 위하여 사용된다. 이를 위하여, 발광 제어신호는 주사신호보다 넓은 폭으로 설정될 수 있다.
제2 발광 구동부(223)는 제2 발광 제어선들(E21 내지 E2j)로 발광 제어신호를 공급한다.
예를 들어, 제2 발광 구동부(223)는 제2 발광 제어선들(E21 내지 E2j)로 발광 제어신호를 순차적으로 공급할 수 있다.
이와 같은 발광 제어신호는 제2 화소들(PXL2)의 발광 시간을 제어하기 위하여 사용된다. 이를 위하여, 발광 제어신호는 주사신호보다 넓은 폭으로 설정될 수 있다.
한편, 발광 제어신호는 화소들(PXL1, PXL2)에 포함되는 트랜지스터가 턴-오프될 수 있도록 게이트 오프 전압(예를 들면, 하이전압)으로 설정되고, 주사신호는 화소들(PXL1, PXL2)에 포함되는 트랜지스터가 턴-온될 수 있도록 게이트 온 전압(예를 들면, 로우전압)으로 설정될 수 있다.
데이터 구동부(230)는 데이터 제어신호(DCS)에 대응하여 데이터선들(D1 내지 Dm)로 데이터신호를 공급한다.
데이터선들(D1 내지 Dm)로 공급된 데이터신호는 주사신호에 의하여 선택된 화소들(PXL1, PXL2)로 공급된다.
타이밍 제어부(250)는 외부로부터 공급되는 타이밍 신호들에 기초하여 생성된 게이트 제어신호들(GCS1 및 GCS2)을 제1 신호선(SL1) 및 제2 신호선(SL2)을 통해 주사 구동부들(210, 213) 및 발광 구동부들(220, 223)로 공급한다.
타이밍 제어부(250)는 제3 신호선(SL3)을 통해 데이터 제어신호(DCS)를 데이터 구동부(230)로 공급한다.
또한, 타이밍 제어부(250)는 제어 신호선(SL10)를 통하여 제어 신호(LCS)를 신호 지연부(340)로 공급한다.
게이트 제어신호들(GCS1 및 GCS2) 각각에는 스타트 펄스 및 클럭신호들이 포함된다. 스타트 펄스는 첫 번째 주사신호 또는 첫 번째 발광 제어신호의 타이밍을 제어한다. 클럭신호들은 스타트 펄스를 쉬프트시키기 위하여 사용된다.
데이터 제어신호(DCS)에는 소스 스타트 펄스 및 클럭신호들이 포함된다. 소스 스타트 펄스는 데이터의 샘플링 시작 시점을 제어한다. 클럭신호들은 샘플링 동작을 제어하기 위하여 사용된다.
도 5는 도 4에 도시된 제1 화소의 일 실시예를 나타낸 도면이다.
도 5에서는 설명의 편의성을 위하여 제m 데이터선(Dm) 및 i번째 제1 주사선(S1i)에 접속된 화소를 도시하기로 한다.
도 5를 참조하면, 본 발명의 실시예에 의한 제1 화소(PXL1)는 유기 발광 다이오드(OLED), 제1 트랜지스터(T1) 내지 제7 트랜지스터(T7) 및 스토리지 커패시터(Cst)를 구비한다.
유기 발광 다이오드(OLED)의 애노드는 제6 트랜지스터(T6)를 경유하여 제1 트랜지스터(T1)에 접속되고, 캐소드는 제2 전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 제1 트랜지스터(T1)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
유기 발광 다이오드(OLED)로 전류가 흐를 수 있도록 제1 전원(ELVDD)은 제2 전원(ELVSS)보다 높은 전압으로 설정될 수 있다.
제7 트랜지스터(T7)는 초기화 전원(Vint)과 유기 발광 다이오드(OLED)의 애노드 사이에 접속된다. 그리고, 제7 트랜지스터(T7)의 게이트 전극은 i번째 제1 주사선(S1i)에 접속된다. 이와 같은 제7 트랜지스터(T7)는 i번째 제1 주사선(S1i)으로 스캔 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 유기 발광 다이오드(OLED)의 애노드로 공급한다. 여기서, 초기화 전원(Vint)은 데이터 신호보다 낮은 전압으로 설정될 수 있다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)와 유기 발광 다이오드(OLED) 사이에 접속된다. 그리고, 제6 트랜지스터(T6) 게이트 전극은 i번째 제1 발광 제어선(E1i)에 접속된다. 이와 같은 제6 트랜지스터(T6)는 i번째 제1 발광 제어선(E1i)으로 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
제5 트랜지스터(T5)는 제1 전원(ELVDD)과 제1 트랜지스터(T1) 사이에 접속된다. 그리고, 제5 트랜지스터(T5)의 게이트 전극은 i번째 제1 발광 제어선(E1i)에 접속된다. 이와 같은 제5 트랜지스터(T5)는 i번째 제1 발광 제어선(E1i)으로 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
제1 트랜지스터(T1; 구동 트랜지스터)의 제1 전극은 제5 트랜지스터(T5)를 경유하여 제1 전원(ELVDD)에 접속되고, 제2 전극은 제6 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLED)의 애노드에 접속된다. 그리고, 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속된다. 이와 같은 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 제1 전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제2 전원(ELVSS)으로 흐르는 전류량을 제어한다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극과 제1 노드(N1) 사이에 접속된다. 그리고, 제3 트랜지스터(T3)의 게이트 전극은 i번째 제1 주사선(S1i)에 접속된다. 이와 같은 제3 트랜지스터(T3)는 i번째 제1 주사선(S1i)으로 스캔 신호가 공급될 때 턴-온되어 제1 트랜지스터(T1)의 제2 전극과 제1 노드(N1)를 전기적으로 접속시킨다. 따라서, 제3 트랜지스터(T3)가 턴-온 될 때 제1 트랜지스터(T1)는 다이오드 형태로 접속된다.
제4 트랜지스터(T4)는 제1 노드(N1)와 초기화 전원(Vint) 사이에 접속된다. 그리고, 제4 트랜지스터(T4)의 게이트 전극은 i-1번째 제1 주사선(S1i-1)에 접속된다. 이와 같은 제4 트랜지스터(T4)는 i-1번째 제1 주사선(S1i-1)으로 스캔 신호가 공급될 때 턴-온되어 제1 노드(N1)로 초기화 전원(Vint)의 전압을 공급한다.
제2 트랜지스터(T2)는 제m 데이터선(Dm)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속된다. 그리고, 제2 트랜지스터(T2)의 게이트 전극은 i번째 제1 주사선(S1i)에 접속된다. 이와 같은 제2 트랜지스터(T2)는 i번째 제1 주사선(S1i)으로 스캔 신호가 공급될 때 턴-온되어 제m 데이터선(Dm)과 제1 트랜지스터(T1)의 제1 전극을 전기적으로 접속시킨다.
스토리지 커패시터(Cst)는 제1 전원(ELVDD)과 제1 노드(N1) 사이에 접속된다. 이와 같은 스토리지 커패시터(Cst)는 데이터 신호 및 제1 트랜지스터(T1)의 문턱전압에 대응하는 전압을 저장한다.
한편, 제2 화소(PXL2) 및 후술할 제3 화소(PXL3)는 제1 화소(PXL1)와 동일한 회로로 구현될 수 있다. 따라서, 제2 화소(PXL2) 및 제3 화소(PXL3)에 대하여 상세한 설명은 생략하기로 한다.
도 6은 도 5에 도시된 제1 신호선에 연결된 주사 스테이지들과 신호 지연부를 나타낸 도면이다.
도 6을 참조하면, 제1 신호선(SL1)에는 제1 주사 구동부(210), 제2 주사 구동부(213) 및 신호 지연부(240)가 연결될 수 있다.
제1 신호선(SL1)은 제1 주사 구동부(210) 및 제2 주사 구동부(213)로 제1 게이트 제어 신호(GCS1)를 공급할 수 있다.
제1 주사 구동부(210)는 제1 주사선들(S11 내지 S1n)의 일단에 연결될 수 있으며, 제1 주사선들(S11 내지 S1n)로 제1 주사 신호를 공급할 수 있다.
제1 주사 구동부(210)는 다수의 주사 스테이지들(SST11 내지 SST1n)을 포함할 수 있다.
제1 주사 구동부(210)의 주사 스테이지들(SST11 내지 SST1n)은 각각 제1 주사선들(S11 내지 S1n)의 일단에 연결되고, 각각의 제1 주사선들(S11 내지 S1n)로 제1 주사 신호를 공급할 수 있다.
이때 주사 스테이지들(SST11 내지 SST1n)은 제1 신호선(SL1)을 통해 공급되는 제1 게이트 제어 신호(GCS1)에 대응하여 동작될 수 있다. 또한, 주사 스테이지들(SST11 내지 SST1n) 각각은 동일한 회로로 구현될 수 있다.
제2 주사 구동부(213)는 제2 주사선들(S21 내지 S2j)의 일단에 연결될 수 있으며, 제2 주사선들(S21 내지 S2j)로 제2 주사 신호를 공급할 수 있다.
제2 주사 구동부(213)는 다수의 주사 스테이지들(SST21 내지 SST2j)을 포함할 수 있다.
제2 주사 구동부(213)의 주사 스테이지들(SST21 내지 SST2j)은 각각 제1 주사선들(S21 내지 S2j)의 일단에 연결되고, 각각의 제2 주사선들(S21 내지 S2j)로 제2 주사 신호를 공급할 수 있다.
이때 주사 스테이지들(SST21 내지 SST2j)은 제1 신호선(SL1)을 통해 공급되는 제1 게이트 제어 신호(GCS1)에 대응하여 동작될 수 있다.
주사 스테이지들(SST21 내지 SST2j) 각각은 동일한 회로로 구현될 수 있다. 또한, 제1 주사 구동부(210)의 주사 스테이지들(SST11 내지 SST1n)과 제2 주사 구동부(213)의 주사 스테이지들(SST21 내지 SST2j)은 동일한 회로로 구현될 수 있다.
신호 지연부(240)는 신호 지연 수단(제1 신호 지연 제어 커패시터(CL1) 및 제1 신호 지연 제어 저항(RL1)) 및 제1 신호 지연 제어 트랜지스터(TL1)를 포함할 수 있다.
제1 신호 지연 제어 커패시터(CL1)의 제1 전극은 그라운드에 연결되고, 제2 전극은 제1 신호 지연 제어 저항(RL1)에 접속될 수 있다.
제1 신호 지연 제어 저항(RL1)의 제1 전극은 상기 제1 신호 지연 제어 커패시터(CL1)의 제2 전극에 접속되며, 제2 전극은 제1 신호 지연 제어 트랜지스터(TL1)에 접속될 수 있다.
제1 신호 지연 제어 트랜지스터(TL1)의 제1 전극은 상기 제1 신호 지연 제어 저항(RL1)의 제2 전극에 접속되고, 제2 전극은 제1 신호선(SL1)에 접속될 수 있다.
제1 신호 지연 제어 트랜지스터(TL1)의 게이트 전극은 신호 지연부(240)의 동작 제어 신호선(SL10)에 접속될 수 있다. 제1 신호 지연 제어 트랜지스터(TL1)는 신호 지연부(240)의 동작 제어 신호선(SL10)으로 제1 제어 신호(LCS)가 공급될 때 턴 온될 수 있다. 이 경우 제1 게이트 제어 신호(GCS1)는 소정의 시정수 τ 만큼 딜레이될 수 있다.
상기 시정수 τ는 제1 신호 지연 제어 저항(RL1)의 저항 값과 제1 신호 지연 제어 커패시터(CL1)의 커패시턴스 값에 따라 설정될 수 있다.
제1 신호 지연 제어 트랜지스터(TL1)는, 제2 주사 구동부(213)의 주사 스테이지들(SST21 내지 SST2j)이 동작하는 동안(즉, 제2 주사 신호의 출력 기간 동안)에는 턴 온되고, 제1 주사 구동부(210)의 주사 스테이지들(SST11 내지 SST1n)이 동작하는 동안(즉, 제1 주사 신호의 출력 기간)에 턴 오프될 수 있다.
즉, 제2 주사 구동부(213)의 주사 스테이지들(SST21 내지 SST2j)은 시정수 τ만큼 딜레이된 제1 게이트 제어 신호(GCS1)에 대응하여 동작될 수 있다.
따라서, 제2 주사선들(S21 내지 S2j)로부터 출력되는 제2 주사 신호들도, 시정수 τ만큼 딜레이된 제1 게이트 제어 신호(GCS1)에 대응하여 딜레이될 수 있다.
한편, 신호 지연 제어 커패시터(CL1)의 커패시턴스 값과 신호 지연 제어 저항(RL1)의 저항 값은, 제1 주사선들(S11 내지 S1n)의 로드 및 제2 주사선들(S21 내지 S2j)의 로드 차이를 참조로 하여 설정될 수 있다.
한편, 도 6에서는 제1 신호 지연 제어 커패시터(CL1), 제1 신호 지연 제어 저항(RL1) 및 제1 신호 지연 제어 트랜지스터(TL1)가 순차적으로 연결된 것으로 도시되었으나, 본 발명이 이에 제한되는 것은 아니다.
즉, 제1 신호 지연 제어 커패시터(CL1), 제1 신호 지연 제어 저항(RL1) 및 제1 신호 지연 제어 트랜지스터(TL1) 간의 연결 순서는 다양한 방식으로 변경될 수 있다.
또한, 도 6에서는 신호 지연 수단으로서 제1 신호 지연 제어 커패시터(CL1), 제1 신호 지연 제어 저항(RL1)이 모두 구비된 것으로 도시하였으나 본 발명이 이에 제한되는 것은 아니다.
즉, 신호 지연 수단으로서, 제1 신호 지연 제어 커패시터(CL1) 및 제1 신호 지연 제어 저항(RL1) 중 어느 하나 만을 구비할 수도 있다.
한편, 상술한 내용은 이하에서 설명하게 될 도 7 내지 도 15에도 동일하게 적용될 수 있다.
도 7은 본 발명의 주사 구동부의 실시예를 나타내는 도면이다.
주사 구동부(210, 213)가 동작하도록 하는 제1 게이트 제어 신호(GCS1)에는 스타트 펄스(SSP1) 및 클럭신호들(CLK1, CLK2)이 포함될 수 있다.
도 7에 도시된 바와 같이, 제1 게이트 제어 신호(GCS1)가 복수의 클럭신호(CLK1, CLK2)를 포함하는 경우에는 각각의 클럭신호(CLK1, CLK2)를 전달하는 클럭신호선들(SL1a, SL1b) 모두 신호 지연부(240)와 연결될 수 있다.
도 7을 참조하면, 본 발명의 실시예에 의한 제2 주사 구동부(213)는 복수의 주사 스테이지(SST21 내지 SST2j)를 구비하며, 제2 주사 구동부(213)의 마지막 주사 스테이지(SST2j) 다음에 제1 주사 구동부(210)의 첫 번째 주사 스테이지(SST11)가 구비된다.
주사 스테이지들(SST21 내지 SST2j, SST11 내지 SST1n) 각각은 주사선들(S21 내지 S2j, S11 내지 S1n) 중 어느 하나와 접속되며 클럭신호(CLK1, CLK2)에 대응하여 구동된다. 이와 같은 주사 스테이지(SST21 내지 SST2j, SST11 내지 SST1n)들은 동일한 회로로 구현될 수 있다.
주사 스테이지들(SST21 내지 SST2j, SST11 내지 SST1n) 각각은 제1 입력단자(1001) 내지 제3 입력단자(1003), 출력단자(1004)를 구비한다.
주사 스테이지들(SST21 내지 SST2j, SST11 내지 SST1n) 각각의 제1 입력단자(1001)는 이전단 주사 스테이지의 출력신호(즉, 주사신호) 또는 스타트 펄스(SSP1)를 공급받는다.
예를 들어, 제2 주사 구동부(213)의 첫 번째 주사 스테이지(SST21)의 제1 입력단자(1001)는 스타트 펄스(SSP1)를 공급받고, 나머지 주사 스테이지들(SST22 내지 SST2j, SST11 내지 SST1n)의 제1 입력단자(1001)는 이전단 스테이지의 출력신호를 공급받는다.
l(l은 홀수 또는 짝수)번째 주사 스테이지의 제2 입력단자(1002)는 제1 클럭신호(CLK1), 제3 입력단자(1003)는 제2 클럭신호(CLK2)를 공급받는다. l+1번째 주사 스테이지의 제2 입력단자(1002)는 제2 클럭신호(CLK2), 제3 입력단자(1003)는 제1 클럭신호(CLK1)를 공급받는다.
제1 클럭신호(CLK1) 및 제2 클럭신호(CLK2)는 동일한 주기를 가지며 위상이 서로 중첩되지 않는다.
예를 들어, 하나의 주사선으로 주사신호가 공급되는 기간을 1수평기간(1H) 이라고 할 때, 클럭신호들(CLK1, CLK2) 각각은 2H의 주기를 가지며 서로 다른 수평기간에 공급된다.
또한, 주사 스테이지들(SST21 내지 SST2j, SST11 내지 SST1n) 각각은 제1 전원(VDD) 및 제2 전원(VSS)을 공급받는다. 여기서, 제1 전원(VDD)은 게이트 오프 전압, 예를 들면 하이전압으로 설정될 수 있다. 그리고, 제2 전원(VSS)은 게이트 온 전압, 예를 들면 로우전압으로 설정될 수 있다.
제2 주사선(S21 내지 S2j)으로 주사신호가 공급되는 기간인 제1 기간 동안에는, 신호 지연부(240)의 제1 신호 지연 제어 트랜지스터(TL1)가 턴 온될 수 있으며, 이에 따라 제2 주사 구동부(213)의 주사 스테이지들(SST21 내지 SST2j)로는 시정수 τ 만큼 딜레이된 클럭신호들(CLK1, CLK2)이 인가될 수 있다.
제1 주사선(S11 내지 S1n)으로 주사신호가 공급되는 기간인 제2 기간 동안에는, 제1 신호 지연 제어 트랜지스터(TL1)가 턴 오프될 수 있다. 이에 따라 제1 주사 구동부(210)의 주사 스테이지(SST11 내지 SST1n)로는 타이밍 제어부(250)를 통해 출력된 클럭신호들(CLK1, CLK2)이 그대로 인가될 수 있다.
도 8은 도 7에 도시된 주사 스테이지에 입력되는 제1 게이트 제어 신호와 주사 스테이지로부터 출력되는 주사 신호의 실시예를 나타내는 파형도이다.
도 8을 참조하면, 제1 클럭신호(CLK1) 및 제2 클럭신호(CLK2)는 2수평기간(2H)의 주기를 가지며, 서로 다른 수평기간에 공급된다. 다시 말하여, 제2 클럭신호(CLK2)는 제1 클럭신호(CLK1)에서 반주기(즉, 1수평기간)만큼 쉬프트된 신호로 설정된다.
제1 입력단자(1001)로 공급되는 스타트 펄스(SSP1)는 제2 입력단자(1002)로 공급되는 클럭신호, 즉 제1 클럭신호(CLK1)와 동기되도록 공급된다.
도 8에 도시된 바와 같이, 제2 주사선(S21 내지 S2j)으로 주사 신호가 공급되는 수평 기간은 제1 기간(T1), 제1 주사선(S11 내지 S1n)으로 주사 신호가 출력되는 수평 기간은 제2 기간(T2)일 수 있다.
제1 기간(T1) 동안에는, 신호 지연부(240)의 제1 신호 지연 제어 트랜지스터(TL1)가 턴 온될 수 있으며, 이에 따라 주사 스테이지들(SST21 내지 SST2j)로는 시정수 τ 만큼 딜레이된 클럭 신호들(CLK1, CLK2)이 인가될 수 있다.
구체적으로, 제1 기간(T1) 동안에는 클럭 신호들(CLK1, CLK2)의 폴링 엣지(falling edge)와 라이징 엣지(rising edge)가 기울어진 형상일 수 있다.
도 8의 클럭 신호들을 나타내는 파형에 있어서, 점선은 타이밍 제어부(250)로부터 생성된 클럭 신호들을 나타내는 것이며, 실선은 주사 스테이지들(SST11 내지 SST1n, SST21 내지 SST2j)로 입력되는 클럭 신호들을 나타내는 것이다.
즉, 도 8을 참조하면, 제1 기간(T1) 동안 클럭 신호들(CLK1, CLK2)이 딜레이된 것을 알 수 있다.
제2 주사선들(S21 내지 S2j)로부터 출력되는 제2 주사 신호의 형상은 클럭 신호들(CLK1, CLK2)에 대응될 수 있다. 따라서, 제1 기간 동안에는 제2 주사선들로부터 출력되는 제2 주사 신호의 폴링 엣지(falling edge)와 라이징 엣지(rising edge)가 기울어진 형태일 수 있다.
도 8의 제2 주사신호들을 나타내는 파형에 있어서, 점선은 딜레이되지 않은 클럭 신호들에 의할 경우 생성되는 주사 신호를 나타내는 것이며, 실선은 딜레이된 클럭 신호들에 의하여 생성된 주사 신호들을 나타내는 것이다.
다음으로, 제2 기간(T2) 동안에는, 제2 신호 지연 제어 트랜지스터(TL1)가 턴 오프될 수 있다. 이에 따라 제1 주사 구동부(210)의 주사 스테이지(SST11 내지 SST1n)로는 타이밍 제어부(250)를 통해 출력된 클럭신호들(CLK1, CLK2)이 그대로 인가될 수 있다.
즉, 제2 기간(T2) 동안에는 클럭 신호들(CLK1, CLK2)의 폴링 엣지와 라이징 엣지가 평행한 형상일 수 있다.
다만, 제1 주사선들(S11 내지 S1n)의 길이가 제2 주사선들(S21 내지 S2j)의 길이 보다 길게 형성되므로, 제1 주사선들(S11 내지 S1n)의 로드는 제2 주사선들(S21 내지 S2j)의 로드 보다 클 수 있다.
즉, 타이밍 제어부(250)를 통해 출력된 클럭신호들(CLK1, CLK2)이 주사 스테이지들(SST11 내지 SST1n)에 그대로 인가되더라도, 도 8에 도시된 것과 같이 제1 주사 신호들이 딜레이를 갖게 된다.
본 발명에 따르면, 제1 주사선들(S11 내지 S1n)의 로드에 의하여 제1 주사 신호가 딜레이되는 만큼, 신호 지연부(240)를 통해 제2 주사 신호도 제1 주사 신호와 같이 딜레이시킴으로써, 제1 화소 영역(AA1)과 제2 화소 영역(AA2) 간의 휘도 차이를 줄일 수 있다.
도 9는 도 7에 도시된 주사 스테이지의 실시예를 나타내는 회로도이다. 도 9에서는 설명의 편의를 위하여 제2 주사 구동부의 제1 주사 스테이지(SST21) 및 제2 주사 스테이지(SST22)를 도시하기로 한다.
도 8을 참조하면, 본 발명의 실시예에 의한 제1 주사 스테이지(SST21)는 제1 구동부(1210), 제2 구동부(1220), 출력부(1230)(또는 버퍼) 및 제1 트랜지스터(M1)를 구비한다.
출력부(1230)는 제1 노드(N1) 및 제2 노드(N2) 전압에 대응하여 출력단자(1004)로 공급되는 전압을 제어한다. 이를 위하여, 출력부(1230)는 제5 트랜지스터(M5) 및 제6 트랜지스터(M6)를 구비한다.
제5 트랜지스터(M5)는 제1 전원(VDD)과 출력단자(1004) 사이에 위치되며, 게이트전극이 제1 노드(N1)에 접속된다. 이와 같은 제5 트랜지스터(M5)는 제1 노드(N1)에 인가되는 전압에 대응하여 제1 전원(VDD)과 출력단자(1004)의 접속을 제어한다.
제6 트랜지스터(M6)는 출력단자(1004)와 제3 입력단자(1003) 사이에 위치되며, 게이트전극이 제2 노드(N2)에 접속된다. 이와 같은 제6 트랜지스터(M6)는 제2 노드(N2)에 인가되는 전압에 대응하여 출력단자(1004)와 제3 입력단자(1003)의 접속을 제어한다.
이와 같은 출력부(1230)는 버퍼로 구동된다. 추가적으로, 제5 트랜지스터(M5) 및/또는 제6 트랜지스터(M6)는 복수의 트랜지스터가 병렬로 접속되어 구성될 수 있다.
제1 구동부(1210)는 제1 입력단자(1001) 내지 제3 입력단자(1003)로 공급되는 신호들에 대응하여 제3 노드(N3)의 전압을 제어한다. 이를 위하여, 제1 구동부(1210)는 제2 트랜지스터(M2) 내지 제4 트랜지스터(M4)를 구비한다.
제2 트랜지스터(M2)는 제1 입력단자(1001)와 제3 노드(N3) 사이에 위치되며, 게이트전극이 제2 입력단자(1002)에 접속된다. 이와 같은 제2 트랜지스터(M2)는 제2 입력단자(1002)로 공급되는 신호에 대응하여 제1 입력단자(1001)와 제3 노드(N3)의 접속을 제어한다.
제3 트랜지스터(M3) 및 제4 트랜지스터(M4)는 제3 노드(N3)와 제1 전원(VDD) 사이에 직렬로 접속된다. 실제로, 제3 트랜지스터(M3)는 제4 트랜지스터(M4)와 제3 노드(N3) 사이에 위치되며, 게이트전극이 제3 입력단자(1003)에 접속된다.
이와 같은 제3 트랜지스터(M3)는 제3 입력단자(1003)로 공급되는 신호에 대응하여 제4 트랜지스터(M4)와 제3 노드(N3)의 접속을 제어한다.
제4 트랜지스터(M4)는 제3 트랜지스터(M3)와 제1 전원(VDD) 사이에 위치되며, 게이트전극이 제1 노드(N1)에 접속된다. 이와 같은 제4 트랜지스터(M4)는 제1 노드(N1)의 전압에 대응하여 제3 트랜지스터(M3)와 제1 전원(VDD)의 접속을 제어한다.
제2 구동부(1220)는 제2 입력단자(1002) 및 제3 노드(N3)의 전압에 대응하여 제1 노드(N1)의 전압을 제어한다. 이를 위하여, 제2 구동부(1220)는 제7 트랜지스터(M7), 제8 트랜지스터(M8), 제1 커패시터(C1) 및 제2 커패시터(C2)를 구비한다.
제1 커패시터(C1)는 제2 노드(N2)와 출력단자(1004) 사이에 접속된다. 이와 같은 제1 커패시터(C1)는 제6 트랜지스터(M6)의 턴-온 및 턴-오프에 대응하는 전압을 충전한다.
제2 커패시터(C2)는 제1 노드(N1)와 제1 전원(VDD) 사이에 접속된다. 이와 같은 제2 커패시터(C2)는 제1 노드(N1)에 인가되는 전압을 충전한다.
제7 트랜지스터(M7)는 제1 노드(N1)와 제2 입력단자(1002) 사이에 위치되며, 게이트전극이 제3 노드(N3)에 접속된다. 이와 같은 제7 트랜지스터(M7)는 제3 노드(N3)의 전압에 대응하여 제1 노드(N1)와 제2 입력단자(1002)의 접속을 제어한다.
제8 트랜지스터(M8)는 제1 노드(N1)와 제2 전원(VSS) 사이에 위치되며, 게이트전극이 제2 입력단자(1002)에 접속된다. 이와 같은 제8 트랜지스터(M8)는 제2 입력단자(1002)의 신호에 대응하여 제1 노드(N1)와 제2 전원(VSS)의 접속을 제어한다.
제1 트랜지스터(M1)는 제3 노드(N3)와 제2 노드(N2) 사이에 위치되며, 게이트전극이 제2 전원(VSS)에 접속된다. 이와 같은 제1 트랜지스터(M1)는 턴-온 상태를 유지하면서 제3 노드(N3) 및 제2 노드(N2)의 전기적 접속을 유지한다.
추가적으로 제1 트랜지스터(M1)는 제2 노드(N2)의 전압에 대응하여 제3 노드(N3)의 전압 하강폭을 제한한다. 다시 말하여, 제2 노드(N2)의 전압이 제2 전원(VSS)보다 낮은 전압으로 하강하더라도 제3 노드(N3)의 전압은 제2 전원(VSS)에서 제1 트랜지스터(M1)의 문턱전압을 감한 전압보다 낮아지지 않는다. 이와 관련하여 상세한 설명은 후술하기로 한다.
도 10은 도 9에 도시된 주사 스테이지의 구동방법의 실시예를 나타내는 파형도이다. 도 10에서는 설명의 편의성을 위하여 제1 주사 스테이지(SST21)를 이용하여 동작과정을 설명하기로 한다.
또한, 도 10은 주사 스테이지의 구동방법을 설명하기 위한 것이므로 주사 스테이지로 입력되는 클럭 신호들과 주사 스테이지로부터 출력되는 주사 신호에는 상술한 딜레이 현상이 배제된 것으로 상정하여 설명하도록 한다.
도 10을 참조하면, 제1 클럭신호(CLK1) 및 제2 클럭신호(CLK2)는 2수평기간(2H)의 주기를 가지며, 서로 다른 수평기간에 공급된다. 다시 말하여, 제2 클럭신호(CLK2)는 제1 클럭신호(CLK1)에서 반주기(즉, 1수평기간)만큼 쉬프트된 신호로 설정된다.
그리고, 제1 입력단자(1001)로 공급되는 스타트 펄스(SSP1)는 제2 입력단자(1002)로 공급되는 클럭신호, 즉 제1 클럭신호(CLK1)와 동기되도록 공급된다.
추가적으로, 스타트 펄스(SSP1)가 공급될 때 제1 입력단자(1001)는 제2 전원(VSS)의 전압으로 설정되고, 제1 스타트 펄스(SSP1)가 공급되지 않을 때 제1 입력단자(1001)는 제1 전원(VDD)의 전압으로 설정될 수 있다.
그리고, 제2 입력단자(1002) 및 제3 입력단자(1003)로 클럭신호(CLK1, CLK2)가 공급될 때 제2 입력단자(1002) 및 제3 입력단자(1003)는 제2 전원(VSS)의 전압으로 설정되고, 클럭신호(CLK1, CLK2)가 공급되지 않을 때 제2 입력단자(1002) 및 제3 입력단자(1003)는 제1 전원(VDD)의 전압으로 설정될 수 있다.
동작과정을 상세히 설명하면, 먼저 제 1클럭신호(CLK1)와 동기되도록 스타트 펄스(SSP1)가 공급된다.
제 1클럭신호(CLK1)가 공급되면 제 2트랜지스터(M2) 및 제 8트랜지스터(M8)가 턴-온된다. 제 2트랜지스터(M2)가 턴-온되면 제 1입력단자(1001)와 제 3노드(N3)가 전기적으로 접속된다. 여기서, 제 1트랜지스터(M1)는 항상 턴-온 상태로 설정되기 때문에 제 2노드(N2)는 제 3노드(N3)와 전기적 접속을 유지한다.
제 1입력단자(1001)와 제 3노드(N3)가 전기적으로 접속되면 제 1입력단자(1001)로 공급되는 제 1스타트 펄스(SSP)에 의하여 제 3노드(N3) 및 제 2노드(N2)가 로우전압으로 설정된다. 제 3노드(N3) 및 제 2노드(N2)가 로우전압으로 설정되면 제 6트랜지스터(M6) 및 제 7트랜지스터(M7)가 턴-온된다.
제 6트랜지스터(M6)가 턴-온되면 제 3입력단자(1003)와 출력단자(1004)가 전기적으로 접속된다. 여기서, 제 3입력단자(1003)는 하이전압으로 설정(즉, 제 2클럭신호(CLK2)가 공급되지 않음)되고, 이에 따라 출력단자(1004)로도 하이전압이 출력된다. 제 7트랜지스터(M7)가 턴-온되면 제 2입력단자(1002)와 제 1노드(N1)가 전기적으로 접속된다. 그러면, 제 2입력단자(1002)로 공급되는 제 1클럭신호(CLK1)의 전압, 즉 로우전압이 제 1노드(N1)로 공급된다.
추가적으로, 제 1클럭신호(CLK1)가 공급되면 제 8트랜지스터(M8)가 턴-온된다. 제 8트랜지스터(M8)가 턴-온되면 제 1노드(N1)로 제 2전원(VSS)의 전압이 공급된다. 여기서, 제 2전원(VSS)의 전압은 제 1클럭신호(CLK1)와 동일(또는 유사)한 전압으로 설정되고, 이에 따라 제 1노드(N1)는 안정적으로 로우전압을 유지한다.
제 1노드(N1)가 로우전압으로 설정되면 제 4트랜지스터(M4) 및 제 5트랜지스터(M5)가 턴-온된다. 제 4트랜지스터(M4)가 턴-온되면 제 1전원(VDD)과 제 3트랜지스터(M3)가 전기적으로 접속된다. 여기서, 제 3트랜지스터(M3)가 턴-오프 상태로 설정되기 때문에 제 4트랜지스터(M4)가 턴-온되더라도 제 3노드(N3)는 안정적으로 로우전압을 유지한다. 제 5트랜지스터(M5)가 턴-온되면 출력단자(1004)로 제 1전원(VDD)의 전압이 공급된다. 여기서, 제 1전원(VDD)의 전압은 제 3입력단자(1003)로 공급되는 하이전압과 동일한 전압으로 설정되고, 이에 따라 출력단자(1004)는 안정적으로 하이전압을 유지한다.
이후, 스타트신호(SSP1) 및 제 1클럭신호(CLK1)의 공급이 중단된다. 제 1클럭신호(CLK1)의 공급이 중단되면 제 2트랜지스터(M2) 및 제 8트랜지스터(M8)가 턴-오프된다. 이때, 제 1커패시터(C1)에 저장된 전압에 대응하여 제 6트랜지스터(M6) 및 제 7트랜지스터(M7)는 턴-온 상태를 유지한다. 즉, 제 1커패시터(C1)에 저장된 전압에 의하여 제 2노드(N2) 및 제 3노드(N3)는 로우전압을 유지한다.
제 6트랜지스터(M6)가 턴-온 상태를 유지하는 경우 출력단자(1004)와 제 3입력단자(1003)는 전기적 접속을 유지한다. 제 7트랜지스터(M7)가 턴-온 상태를 유지하는 경우 제 1노드(N1)는 제 2입력단자(1002)와 전기적 접속을 유지한다. 여기서, 제 2입력단자(1002)의 전압은 제 1클럭신호(CLK1)의 공급중단에 대응하여 하이전압으로 설정되고, 이에 따라 제 1노드(N1)도 하이전압으로 설정된다. 제 1노드(N1)로 하이전압이 공급되면 제 4트랜지스터(M4) 및 제 5트랜지스터(M5)가 턴-오프된다.
이후, 제 3입력단자(1003)로 제 2클럭신호(CLK2)가 공급된다. 이때, 제 6트랜지스터(M6)가 턴-온 상태로 설정되기 때문에 제 3입력단자(1003)로 공급된 제 2클럭신호(CLK2)는 출력단자(1004)로 공급된다. 이 경우, 출력단자(1004)는 제 2클럭신호(CLK2)를 주사신호로서 첫 번째 제2 주사선(S21 내지 S2j)으로 출력한다.
한편, 제 2클럭신호(CLK2)가 출력단자(1004)로 공급되는 경우 제 1커패시터(C1)의 커플링에 의하여 제 2노드(N2)의 전압이 제 2전원(VSS)보다 낮은 전압으로 하강되고, 이에 따라 제 6트랜지스터(M6)는 안정적으로 턴-온 상태를 유지한다.
한편, 제 2노드(N2)의 전압이 하강되더라도 제 1트랜지스터(M1)에 의하여 제 3노드(N3)는 대략 제 2전원(VSS)(실제로, 제 2전원(VSS)에서 제 1트랜지스터(M1)의 문턱전압을 감한 전압)의 전압을 유지한다.
첫 번째 제 1주사선(S11)으로 주사신호가 출력된 후 제 2클럭신호(CLK2)의 공급이 중단된다. 제 2클럭신호(CLK2)의 공급이 중단되면 출력단자(1004)는 하이전압을 출력한다. 그리고, 제 2노드(N2)의 전압은 출력단자(1004)의 하이전압에 대응하여 대략 제 2전원(VSS)의 전압으로 상승한다.
이후, 제 1클럭신호(CLK1)가 공급된다. 제 1클럭신호(CLK1)가 공급되면 제 2트랜지스터(M2) 및 제 8트랜지스터(M8)가 턴-온된다. 제 2트랜지스터(M2)가 턴-온되면 제 1입력단자(1001)와 제 3노드(N3)가 전기적으로 접속된다. 이때, 제 1입력단자(1001)로는 스타트 펄스(SSP1)가 공급되지 않고, 이에 따라 하이전압으로 설정된다. 따라서, 제 1트랜지스터(M1)가 턴-온되면 제 3노드(N3) 및 제 2노드(N2)로 하이전압이 공급되고, 이에 따라 제 6트랜지스터(M6) 및 제 7트랜지스터(M7)가 턴-오프된다.
제 8트랜지스터(M8)가 턴-온되면 제 2전원(VSS)이 제 1노드(N1)로 공급되고, 이에 따라 제 4트랜지스터(M4) 및 제 5트랜지스터(M5)가 턴-온된다. 제 5트랜지스터(M5)가 턴-온되면 출력단자(1004)로 제 1전원(VDD)의 전압이 공급된다. 이후, 제 4트랜지스터(M4) 및 제 5트랜지스터(M5)는 제 2커패시터(C2)에 충전된 전압에 대응하여 턴-온 상태를 유지하고, 이에 따라 출력단자(1004)는 제 1전원(VDD)의 전압을 안정적으로 공급받는다.
추가적으로 제 2클럭신호(CLK2)가 공급될 때 제 3트랜지스터(M3)가 턴-온된다. 이때, 제 4트랜지스터(M4)가 턴-온 상태로 설정되기 때문에 제 3노드(N3) 및 제 2노드(N2)로 제 1전원(VDD)의 전압이 공급된다. 이 경우, 제 6트랜지스터(M6) 및 제 7트랜지스터(M7)는 안정적으로 턴-오프 상태를 유지한다.
제 2주사 스테이지(SST22)는 제 2클럭신호(CLK2)와 동기되도록 제 1주사 스테이지(SST21)의 출력신호(즉, 주사신호)를 공급받는다. 이 경우, 제 2주사 스테이지(SST22)는 제1 클럭신호(CLK1)와 동기되도록 두 번째 제 2주사선(S22)으로 주사신호를 출력한다. 실제로, 본원 발명의 주사 스테이지들은 상술한 과정을 반복하면서 주사선들로 주사신호를 순차적으로 출력한다.
한편, 본원 발명에서 제 1트랜지스터(M1)는 제 2노드(N2)의 전압과 무관하게 제 3노드(N3)의 전압 최소폭을 제한하고, 이에 따라 제조비용 및 구동의 신뢰성을 확보할 수 있다.
상세히 설명하면, 출력단자(1004)로 주사신호가 공급될 때 제 2노드(N2)의 전압은 대략 VSS - (VDD - VSS)의 전압으로 하강된다. 여기서, 제 1전원(VDD) 7V, 제 2전원(VSS) -8V로 가정하는 경우 트랜지스터들의 문턱전압을 고려하더라도 제 2노드(N2)의 전압은 대략 -20V로 하강된다.
여기서, 제 1트랜지스터(M1)가 삭제되는 경우 제 2트랜지스터(M2)의 Vds 및 제 7트랜지스터(M7)의 Vgs는 대략 -27V로 설정된다. 따라서, 제 2트랜지스터(M2) 및 제 7트랜지스터(M7)로 내압이 높은 부품을 사용해야 한다. 또한, 제 2트랜지스터(M2) 및 제 7트랜지스터(M7)로 높은 전압이 인가되는 경우 높은 소비전력이 소모됨과 아울러 구동의 신뢰성이 저하된다. 하지만, 본원 발명과 같이 제 3노드(N3)와 제 2노드(N2) 사이에 제 1트랜지스터(M1)를 추가하는 경우 제 3노드(N3)의 전압은 대략 제 2전원(VSS)의 전압을 유지하고, 이에 따라 제 2트랜지스터(M2)의 Vds 및 제 7트랜지스터(M7)의 Vgs는 대략 -14V로 설정된다.
도 11은 본 발명의 다른 실시예에 의한 기판을 나타낸 도면이다.
도 11을 참조하면, 본 발명의 다른 실시예에 의한 기판(112)은 화소 영역과 주변 영역을 포함할 수 있다.
화소 영역(AA1, AA2, AA3)은 제1 화소 영역(AA1), 제2 화소 영역(AA2) 및 제3 화소 영역(AA3)을 포함할 수 있다.
제2 화소 영역(AA2)은 제1 화소 영역(AA1)의 일측에 위치할 수 있다. 예를 들어, 제1 화소 영역(AA1)의 상측 일부로부터 연장되어 형성된 돌출부일 수 있다.
제3 화소 영역(AA3)은 제2 화소 영역(AA2)의 일측에 위치할 수 있다. 예를 들어, 제2 화소 영역(AA2)의 상측 일부로부터 연장되어 형성된 돌출부일 수 있다.
제1 화소 영역(AA1)은 제2 화소 영역(AA2) 및 제3 화소 영역(AA3)에 비하여 큰 면적을 가질 수 있다.
특히, 제1 화소 영역(AA1)의 폭(W1)은 제2 화소 영역(AA2)의 폭(W2)과 제3 화소 영역(AA3)의 폭(W3)에 비하여 크게 형성될 수 있다. 또한, 제1 화소 영역(AA1)의 길이(L1)도 제2 화소 영역(AA2)의 길이(L2)와 제3 화소 영역(AA3)의 길이(L3)에 비하여 크게 형성될 수 있다.
제2 화소 영역(AA2)은 제3 화소 영역(AA3)에 비하여 큰 면적을 가질 수 있다. 제2 화소 영역(AA2)의 폭(W2)은 제3 화소 영역(AA3)의 폭(W3)에 비하여 크게 형성될 수 있다. 또한, 제2 화소 영역(AA2)의 길이(L2)는 제3 화소 영역(AA3)의 길이(L3)와 동일할 수도 있으며, 더 크게 형성될 수도 있다.
주변 영역(NA1, NA2, NA3)은 제1 주변 영역(NA1), 제2 주변 영역(NA2) 및 제3 주변 영역(NA3)을 포함할 수 있다.
제1 주변 영역(NA1)은 제1 화소 영역(AA1)의 주변에 존재하며, 제1 화소 영역(AA1)의 적어도 일부를 둘러싸는 형태를 가질 수 있다.
제2 주변 영역(NA2)은 제2 화소 영역(AA2)의 주변에 존재하며, 제1 화소 영역(AA1)의 일부와 제2 화소 영역(AA2)의 적어도 일부를 둘러싸는 형태를 가질 수 있다.
제3 주변 영역(NA3)은 제3 화소 영역(AA3)의 주변에 존재하며, 제2 화소 영역(AA2)의 일부와 제3 화소 영역(AA3)의 일부를 둘러싸는 형태를 가질 수 있다.
화소들(PXL1, PXL2, PXL3)은 제1 화소들(PXL1), 제2 화소들(PXL2) 및 제3 화소들(PXL3)을 포함할 수 있다.
예를 들어, 제1 화소들(PXL1)은 제1 화소 영역(AA1)에 위치하고, 제2 화소들(PXL2)은 제2 화소 영역(AA2)에 위치하며, 제3 화소들(PXL3)은 제3 화소 영역(AA3)에 위치할 수 있다.
제1 화소 영역(AA1)에서, 각각의 수평 라인에 구비되는 제1 화소들(PXL1)의 개수는 동일할 수 있다.
또한, 제2 화소 영역(AA2)에서 각각의 수평 라인에 구비되는 제2 화소들(PXL2)의 개수도 동일하고, 제3 화소 영역(AA3)에서, 각각의 수평 라인에 구비되는 제3 화소들(PXL3)의 개수도 동일할 수 있다.
다만, 상술한 바와 같이 제1 화소 영역(AA1)의 폭(W1)이 제2 화소 영역(AA2)의 폭(W2)보다 크도록 설정되고, 제2 화소 영역(AA2)의 폭(W2)이 제3 화소 영역(AA3)의 폭(W3)보다 크도록 설정되므로, 제1 화소 영역(AA1)의 수평 라인에 구비되는 제1 화소들(PXL1)의 개수는 제2 화소 영역(AA2)의 수평 라인에 구비되는 제2 화소들(PXL2)의 개수보다 많을 수 있다.
또한, 제2 화소 영역(AA2)의 수평 라인에 구비되는 제2 화소들(PXL2)의 개수는 제3 화소 영역(AA3)의 수평 라인에 구비되는 제3 화소들(PXL3)의 개수보다 많을 수 있다.
기판(112)은 상술한 화소 영역(AA1, AA2, AA3)과 주변 영역(NA1, NA2, NA3)이 설정될 수 있는 다양한 형태로 형성될 수 있다.
도 12는 도 11에 도시된 기판에 대응되는 표시 장치의 구성을 구체적으로 나타내는 도면이다.
도 12를 참조하면, 본 발명의 실시예에 의한 표시 장치는 제1 화소들(PXL1), 제2 화소들(PXL2), 제3 화소들(PXL3), 제1 주사 구동부(310), 제1 발광 구동부(320), 제2 주사 구동부(313), 제2 발광 구동부(323), 제3 주사 구동부(315), 제3 발광 구동부(325), 데이터 구동부(330), 신호 지연부(340) 및 타이밍 제어부(350)를 포함할 수 있다.
제1 화소들(PXL1)은 제1 주사선들(S11 내지 S1n), 제1 발광 제어선들(E11 내지 E1n) 및 데이터선들(D1 내지 Dm)에 의하여 구획된 제1 화소영역(AA1)에 위치한다.
이와 같은 제1 화소들(PXL1)은 제1 주사선들(S11 내지 S1n)로부터 주사신호가 공급될 때 데이터선들(D1 내지 Dm)로부터 데이터신호를 공급받는다.
데이터신호를 공급받은 제1 화소들(PXL1)은 제1 전원(ELVDD)으로부터 유기 발광 다이오드(미도시)를 경유하여 제2 전원(ELVSS)으로 흐르는 전류량을 제어한다.
제2 화소들(PXL2)은 제2 주사선들(S21 내지 S2j), 제2 발광 제어선들(E21 내지 E2j) 및 데이터선들(Dm-2 내지 Dm)에 의하여 구획된 제2 화소영역(AA2)에 위치한다.
이와 같은 제2 화소들(PXL2)은 제2 주사선들(S21 내지 S2j)로부터 주사신호가 공급될 때 데이터선들(Dm-2 내지 Dm)로부터 데이터신호를 공급받는다.
데이터신호를 공급받은 제2 화소들(PXL2)은 제1 전원(ELVDD)으로부터 유기 발광 다이오드(미도시)를 경유하여 제2 전원(ELVSS)으로 흐르는 전류량을 제어한다.
제3 화소들(PXL3)은 제3 주사선들(S31 내지 S3k), 제2 발광 제어선들(E31 내지 E3k) 및 데이터선들(Dm-1 내지 Dm)에 의하여 구획된 제3 화소영역(AA3)에 위치한다.
이와 같은 제3 화소들(PXL3)은 제3 주사선들(S31 내지 S3k)로부터 주사신호가 공급될 때 데이터선들(Dm-1 내지 Dm)로부터 데이터신호를 공급받는다.
데이터신호를 공급받은 제3 화소들(PXL3)은 제1 전원(ELVDD)으로부터 유기 발광 다이오드(미도시)를 경유하여 제2 전원(ELVSS)으로 흐르는 전류량을 제어한다.
제1 주사 구동부(310)는 타이밍 제어부(350)로부터의 제1 게이트 제어신호(GCS1)에 대응하여 제1 주사선들(S11 내지 S1n)로 주사신호를 공급한다.
예를 들어, 제1 주사 구동부(310)는 제1 주사선들(S11 내지 S1n)로 주사신호를 순차적으로 공급할 수 있다. 제1 주사선들(S11 내지 S1n)로 주사신호가 순차적으로 공급되면 제1 화소들(PXL1)이 수평라인 단위로 순차적으로 선택된다.
제2 주사 구동부(313)는 타이밍 제어부(350)로부터의 제1 게이트 제어신호(GCS1)에 대응하여 제2 주사선들(S21 내지 S2j)로 주사신호를 공급한다.
예를 들어, 제2 주사 구동부(313)는 제2 주사선들(S21 내지 S2j)로 주사신호를 순차적으로 공급할 수 있다.
제2 주사선들(S21 내지 S2j)로 주사신호가 순차적으로 공급되면 제2 화소들(PXL2)이 수평라인 단위로 순차적으로 선택된다.
제3 주사 구동부(315)는 타이밍 제어부(350)로부터의 제1 게이트 제어신호(GCS1)에 대응하여 제3 주사선들(S31 내지 S3k)로 주사신호를 공급한다.
예를 들어, 제3 주사 구동부(315)는 제2 주사선들(S31 내지 S3k)로 주사신호를 순차적으로 공급할 수 있다. 제3 주사선들(S31 내지 S3k)로 주사신호가 순차적으로 공급되면 제3 화소들(PXL3)이 수평라인 단위로 순차적으로 선택된다.
한편, 제1 주사선들(S11 내지 S1n)의 로드, 제2 주사선들(S21 내지 S2j)의 로드 및 제3 주사선들(S31 내지 S3k)의 로드는 각각 상이할 수 있다.
제1 화소 영역(AA1)의 폭(W1)이 제2 화소 영역(AA2)의 폭(W2)보다 크게 형성됨에 따라, 제1 주사선들(S11 내지 S1n)의 길이가 제2 주사선들(S21 내지 S2j)의 길이 보다 길 수 있다.
즉, 제2 주사선들(S21~S2j) 중 어느 하나에 연결된 제2 화소들(PXL2)의 개수는 제1 주사선들(S11~S1k) 중 어느 하나에 연결된 제1 화소들(PXL1)의 개수보다 적을 수 있다.
따라서, 제1 주사선들(S11 내지 S1n)의 로드는 제2 주사선들(S21 내지 S2j)의 로드 보다 클 수 있다.
또한, 제2 화소 영역(AA2)의 폭(W2)이 제3 화소 영역(AA3)의 폭(W3)보다 크게 형성됨에 따라, 제2 주사선들(S21 내지 S2j)의 길이가 제3 주사선들(S31 내지 S3k)의 길이 보다 길 수 있다.
즉, 제3 주사선들(S31~S3k) 중 어느 하나에 연결된 제3 화소들(PXL3)의 개수는 제2 주사선들(S21~S2j) 중 어느 하나에 연결된 제2 화소들(PXL2)의 개수보다 적을 수 있다.
따라서, 제2 주사선들(S21 내지 S2j)의 로드는 제3 주사선들(S31 내지 S3k)의 로드 보다 클 수 있다.
이는 화소들(PXL1, PXL2, PXL3)로 공급되는 주사 신호들 간의 시정수(time constant) 차이를 발생시키며, 즉 제1 주사선들(S11 내지 S1n)로 공급되는 주사 신호들은 제2 주사선들(S21 내지 S2j)로 공급되는 주사신호들보다 더 큰 딜레이(delay)를 갖게 된다.
또한, 제2 주사선들(S21 내지 S2j)로 공급되는 주사 신호들은 제3 주사선들(S31 내지 S3k)로 공급되는 주사신호들보다 더 큰 딜레이(delay)를 갖게 된다.
이러한 주사 신호들 간 시정수 차이로 제1 화소들(PXL1) 내지 제3 화소들(PXL3) 간 휘도 차이가 발생할 수 있다.
본 발명에 따른 신호 지연부(340)는 타이밍 제어부(350)로부터 출력되는 제1 게이트 제어신호(GCS1)를 소정의 시정수만큼 지연시킨 후 주사 구동부들(310, 313, 315) 중 적어도 어느 하나로 전달하는 기능을 수행할 수 있다.
예를 들어, 신호 지연부(340)는, 제2 주사 구동부(313) 또는 제3 주사 구동부(315)가 동작하는 동안에는 제1 게이트 제어신호(GCS1)를 지연시킬 수 있다.
이 경우, 제2 주사 구동부(313)가 동작하는 기간보다 제3 주사 구동부(315)가 동작하는 기간에 제1 게이트 제어신호(GCS1)를 더 많이 딜레이할 수 있다.
또한, 신호 지연부(340)는, 제1 주사 구동부(310)가 동작하는 동안에는 타이밍 제어부(350)로부터 출력된 제1 게이트 제어신호(GCS1)를 그대로 전달할 수 있다. 즉, 제1 게이트 제어신호(GCS1)를 지연시키지 않을 수 있다.
제1 발광 구동부(320)는 타이밍 제어부(350)로부터의 제2 게이트 제어신호(GCS2)에 대응하여 제1 발광 제어선들(E11 내지 E1n)로 발광 제어신호를 공급한다.
예를 들어, 제1 발광 구동부(320)는 제1 발광 제어선들(E11 내지 E1n)로 발광 제어신호를 순차적으로 공급할 수 있다.
이와 같은 발광 제어신호는 제1 화소들(PXL1)의 발광 시간을 제어하기 위하여 사용된다. 이를 위하여, 발광 제어신호는 주사신호보다 넓은 폭으로 설정될 수 있다.
제2 발광 구동부(323)는 제2 발광 제어선들(E21 내지 E2j)로 발광 제어신호를 공급한다.
예를 들어, 제2 발광 구동부(323)는 제2 발광 제어선들(E21 내지 E2j)로 발광 제어신호를 순차적으로 공급할 수 있다.
이와 같은 발광 제어신호는 제2 화소들(PXL2)의 발광 시간을 제어하기 위하여 사용된다. 이를 위하여, 발광 제어신호는 주사신호보다 넓은 폭으로 설정될 수 있다.
제3 발광 구동부(325)는 제3 발광 제어선들(E31 내지 E3k)로 발광 제어신호를 공급한다.
예를 들어, 제3 발광 구동부(325)는 제3 발광 제어선들(E31 내지 E3k)로 발광 제어신호를 순차적으로 공급할 수 있다.
이와 같은 발광 제어신호는 제3 화소들(PXL3)의 발광 시간을 제어하기 위하여 사용된다. 이를 위하여, 발광 제어신호는 주사신호보다 넓은 폭으로 설정될 수 있다.
한편, 발광 제어신호는 화소들(PXL1, PXL2, PXL3)에 포함되는 트랜지스터가 턴-오프될 수 있도록 게이트 오프 전압(예를 들면, 하이전압)으로 설정되고, 주사신호는 화소들(PXL1, PXL2, PXL3)에 포함되는 트랜지스터가 턴-온될 수 있도록 게이트 온 전압(예를 들면, 로우전압)으로 설정될 수 있다.
데이터 구동부(330)는 데이터 제어신호(DCS)에 대응하여 데이터선들(D1 내지 Dm)로 데이터신호를 공급한다.
데이터선들(D1 내지 Dm)로 공급된 데이터신호는 주사신호에 의하여 선택된 화소들(PXL1, PXL2, PXL3)로 공급된다.
타이밍 제어부(350)는 외부로부터 공급되는 타이밍 신호들에 기초하여 생성된 게이트 제어신호들(GCS1 및 GCS2)을 제1 신호선(SL1) 및 제2 신호선(SL2)을 통해 주사 구동부들(310, 313, 315) 및 발광 구동부들(320, 323, 325)로 공급한다.
타이밍 제어부(350)는 제3 신호선(SL3)을 통해 데이터 제어신호(DCS)를 데이터 구동부(330)로 공급한다.
또한, 타이밍 제어부(350)는 제어 신호선(SL10)를 통하여 제어 신호(LCS)를 신호 지연부(340)로 공급한다.
게이트 제어신호들(GCS1 및 GCS2) 각각에는 스타트 펄스 및 클럭신호들이 포함된다. 스타트 펄스는 첫 번째 주사신호 또는 첫 번째 발광 제어신호의 타이밍을 제어한다. 클럭신호들은 스타트 펄스를 쉬프트시키기 위하여 사용된다.
데이터 제어신호(DCS)에는 소스 스타트 펄스 및 클럭신호들이 포함된다. 소스 스타트 펄스는 데이터의 샘플링 시작 시점을 제어한다. 클럭신호들은 샘플링 동작을 제어하기 위하여 사용된다.
도 13은 도 12에 도시된 제1 신호선에 연결된 주사 스테이지들과 신호 지연부를 나타낸 도면이다.
도 13을 참조하면, 제1 신호선(SL1)에는 제1 주사 구동부(310), 제2 주사 구동부(313), 제3 주사 구동부(315) 및 신호 지연부(340)가 연결될 수 있다.
제1 신호선(SL1)은 제1 주사 구동부(310) 내지 제3 주사 구동부(315)로 제1 게이트 제어 신호(GCS1)를 공급할 수 있다.
제1 주사 구동부(310)는 제1 주사선들(S11 내지 S1n)의 일단에 연결될 수 있으며, 제1 주사선들(S11 내지 S1n)로 제1 주사 신호를 공급할 수 있다.
제1 주사 구동부(310)는 다수의 주사 스테이지(SST11 내지 SST1n)을 포함할 수 있다.
제1 주사 구동부(310)의 주사 스테이지들(SST11 내지 SST1n)은 각각 제1 주사선들(S11 내지 S1n)의 일단에 연결되고, 각각의 제1 주사선들(S11 내지 S1n)로 제1 주사 신호를 공급할 수 있다.
이때 주사 스테이지들(SST11 내지 SST1n)은 제1 신호선(SL1)을 통해 공급되는 제1 게이트 제어 신호(GCS1)에 대응하여 동작될 수 있다. 또한, 주사 스테이지들(SST11 내지 SST1n) 각각은 동일한 회로로 구현될 수 있다.
제2 주사 구동부(313)는 제2 주사선들(S21 내지 S2j)의 일단에 연결될 수 있으며, 제2 주사선들(S21 내지 S2j)로 제2 주사 신호를 공급할 수 있다.
제2 주사 구동부(313)는 다수의 주사 스테이지들(SST21 내지 SST2j)을 포함할 수 있다.
제2 주사 구동부(313)의 주사 스테이지들(SST21 내지 SST2j)은 각각 제2 주사선들(S21 내지 S2j)의 일단에 연결되고, 각각의 제2 주사선들(S21 내지 S2j)로 제2 주사 신호를 공급할 수 있다.
이때 주사 스테이지들(SST21 내지 SST2j)은 제1 신호선(SL1)을 통해 공급되는 제1 게이트 제어 신호(GCS1)에 대응하여 동작될 수 있다.
주사 스테이지들(SST21 내지 SST2j) 각각은 동일한 회로로 구현될 수 있다. 또한, 제1 주사 구동부(310)의 주사 스테이지들(SST11 내지 SST1n)과 제2 주사 구동부(313)의 주사 스테이지들(SST21 내지 SST2j)은 동일한 회로로 구현될 수 있다.
제3 주사 구동부(315)는 제3 주사선들(S31 내지 S3k)의 일단에 연결될 수 있으며, 제3 주사선들(S31 내지 S3k)로 제3 주사 신호를 공급할 수 있다.
제3 주사 구동부(315)는 다수의 주사 스테이지들(SST31 내지 SST3k)을 포함할 수 있다.
제3 주사 구동부(315)의 주사 스테이지들(SST31 내지 SST3k)은 각각 제3 주사선들(S31 내지 S3k)의 일단에 연결되고, 각각의 제3 주사선들(S31 내지 S3k)로 제3 주사 신호를 공급할 수 있다.
이때 주사 스테이지들(SST31 내지 SST3k)은 제1 신호선(SL1)을 통해 공급되는 제1 게이트 제어 신호(GCS1)에 대응하여 동작될 수 있다.
주사 스테이지들(SST31 내지 SST3k) 각각은 동일한 회로로 구현될 수 있다. 또한, 제1 주사 구동부(310) 및 제2 주사 구동부(315)의 주사 스테이지들(SST11 내지 SST1n, SST21 내지 SST2j)과 제3 주사 구동부(315)의 주사 스테이지들(SST31 내지 SST3k)은 동일한 회로로 구현될 수 있다.
본 발명의 다른 실시예에 따른 신호 지연부(340)는 제1 신호 지연부(340a)와 제2 신호 지연부(340b)를 포함할 수 있다.
신호 지연부(340)의 동작을 제어하는 신호를 공급하기 위한 제어 신호선(SL10)은 제1 신호 지연부(340a)에 연결되는 제1 제어 신호선(SL10a)과 제2 신호 지연부(340b)에 연결되는 제2 제어 신호선(SL10b)을 포함할 수 있다.
제1 신호 지연부(340a)는 제1 신호 지연 제어 커패시터(CL1), 제1 신호 지연 제어 저항(RL1) 및 제1 신호 지연 제어 트랜지스터(TL1)를 포함할 수 있다.
제1 신호 지연 제어 커패시터(CL1)의 제1 전극은 그라운드에 연결되고, 제2 전극은 제1 신호 지연 제어 저항(RL1)에 접속될 수 있다.
제1 신호 지연 제어 저항(RL1)의 제1 전극은 상기 제1 신호 지연 제어 커패시터(CL1)의 제2 전극에 접속되며, 제2 전극은 제1 신호 지연 제어 트랜지스터(TL1)에 접속될 수 있다.
제1 신호 지연 제어 트랜지스터(TL1)의 제1 전극은 상기 제1 신호 지연 제어 저항(RL1)의 제2 전극에 접속되고, 제2 전극은 제1 신호선(SL1)에 접속될 수 있다.
제1 신호 지연 제어 트랜지스터(TL1)의 게이트 전극은 제1 제어 신호선(SL10a)에 접속될 수 있다. 제1 신호 지연 제어 트랜지스터(TL1)는 제1 제어 신호선(SL10a)으로 제1 제어 신호(LCS1)가 공급될 때 턴 온되어 제1 게이트 제어 신호(GCS1)를 소정의 시정수 τ1 에 대응하도록 딜레이시킬 수 있다.
상기 시정수 τ1는 제1 신호 지연 제어 저항(RL1)의 저항 값과 제1 신호 지연 제어 커패시터(CL1)의 커패시턴스 값에 따라 설정될 수 있다.
제2 신호 지연부(340b)는 제2 신호 지연 제어 커패시터(CL2), 제2 신호 지연 제어 저항(RL2) 및 제2 신호 지연 제어 트랜지스터(TL2)를 포함할 수 있다.
제2 신호 지연 제어 커패시터(CL2)의 제1 전극은 그라운드에 연결되고, 제2 전극은 제2 신호 지연 제어 저항(RL2)에 접속될 수 있다.
제2 신호 지연 제어 저항(RL2)의 제1 전극은 상기 제2 신호 지연 제어 커패시터(CL2)의 제2 전극에 접속되며, 제2 전극은 제2 신호 지연 제어 트랜지스터(TL2)에 접속될 수 있다.
제2 신호 지연 제어 트랜지스터(TL2)의 제1 전극은 상기 제2 신호 지연 제어 저항(RL2)의 제2 전극에 접속되고, 제2 전극은 제1 신호선(SL1)에 접속될 수 있다.
제2 신호 지연 제어 트랜지스터(TL2)의 게이트 전극은 제2 제어 신호선(SL10b)에 접속될 수 있다. 제2 신호 지연 제어 트랜지스터(TL2)는 제2 제어 신호선(SL10b)으로 제2 제어 신호(LCS2)가 공급될 때 턴 온되어 제1 게이트 제어 신호(GCS1)를 소정의 시정수 τ2 에 대응하는 값만큼 딜레이시킬 수 있다.
상기 시정수 τ2는 제2 신호 지연 제어 저항(RL2)의 저항 값과 제2 신호 지연 제어 커패시터(CL2)의 커패시턴스 값에 따라 설정될 수 있다.
제3 주사 구동부(315)가 동작하는 동안(즉, 제3 주사 신호들의 출력 기간)에는 제1 신호 지연 제어 트랜지스터(TL1)와 제2 신호 지연 제어 트랜지스터(TL2)가 턴 온될 수 있다.
이에 따라 제1 게이트 제어 신호(GCS1)는 제1 신호 지연부(340a) 및 제2 신호 지연부(340b) 모두에 의하여 딜레이될 수 있다.
즉, 제3 주사 구동부(315)의 주사 스테이지들(SST31 내지 SST3k)은 딜레이된 제1 게이트 제어 신호(GCS1)에 대응하여 동작될 수 있다.
따라서, 제3 주사선들(S31 내지 S3k)로부터 출력되는 제3 주사 신호들도 딜레이된 제1 게이트 제어 신호(GCS1)에 대응하여 딜레이될 수 있다.
다음으로, 제2 주사 구동부(313)가 동작하는 동안에는, 제1 신호 지연 제어 트랜지스터(TL1)는 턴 온되고, 제2 신호 지연 제어 트랜지스터(TL2)는 턴 오프될 수 있다.
이에 따라 제1 게이트 제어 신호(GCS1)는 제1 신호 지연부(340a)에 의하여 딜레이될 수 있다.
즉, 제2 주사 구동부(313)의 주사 스테이지들(SST21 내지 SST2j)은 딜레이된 제1 게이트 제어 신호(GCS1)에 대응하여 동작될 수 있다.
따라서, 제2 주사선들(S21 내지 S2j)로부터 출력되는 제2 주사 신호들도 딜레이된 제1 게이트 제어 신호(GCS1)에 대응하여 딜레이될 수 있다.
한편, 제3 주사 구동부(315) 구동 시에는 제1 신호 지연부(340a) 및 제2 신호 지연부(340b)가 모두 동작하고, 제2 주사 구동부(313) 구동 시에는 제1 신호 지연부(340a)만 동작하므로, 제3 주사 구동부(315)의 주사 스테이지들(SST31 내지 SST3k)로 입력되는 제1 게이트 제어 신호(GCS1)는, 제2 주사 구동부(313)의 주사 스테이지들(SST21 내지 SST2j)로 입력되는 제1 게이트 제어 신호(GCS1)보다 많이 딜레이될 수 있다.
다만, 제2 주사선들(S21 내지 S2j)의 로드가 제3 주사선들(S31 내지 S3k)의 로드보다 크므로, 제2 주사신호는 제3 주사신호와 유사할 수 있다.
마지막으로, 제1 주사 구동부(310)가 동작하는 동안에는 제1 신호 지연 제어 트랜지스터(TL1)와 제2 신호 지연 제어 트랜지스터(TL2) 모두 턴 오프될 수 있다.
즉, 제1 주사 구동부(310)의 주사 스테이지들(SST11 내지 SST1n)에는 딜레이되지 않은 제1 게이트 제어 신호(GCS1)가 입력될 수 있다. 다만, 제1 주사선들(S11 내지 S1n)의 로드에 의하여 딜레이된 제1 주사신호가 출력될 수 있다.
즉, 주사 스테이지들(SST11 내지 SST1n)로 딜레이되지 않은 제1 게이트 제어 신호(GCS1)가 입력되었음에도 불구하고, 제1 주사신호는 제2 주사신호 및 제3 주사신호와 유사할 수 있다.
도 14는 본 발명의 다른 실시예에 의한 기판을 나타낸 도면이다.
도 14를 참조하면, 본 발명의 다른 실시예에 의한 기판(113)은 화소 영역과 주변 영역을 포함할 수 있다.
화소 영역(AA1, AA2, AA3)은 제1 화소 영역(AA1), 제2 화소 영역(AA2) 및 제3 화소 영역(AA3)을 포함할 수 있다.
제2 화소 영역(AA2)과 제3 화소 영역(AA3)은 제1 화소 영역(AA1)의 일측에 위치할 수 있다. 예를 들어, 제1 화소 영역(AA1)의 상측 일부로부터 연장되어 형성된 돌출부일 수 있다.
또한, 제2 화소 영역(AA2)과 제3 화소 영역(AA3)은 서로 이격되어 위치할 수 있다.
제1 화소 영역(AA1)은 제2 화소 영역(AA2) 및 제3 화소 영역(AA3)에 비하여 큰 면적을 가질 수 있다.
예를 들어, 제1 화소 영역(AA1)의 폭(W1)은 제2 화소 영역(AA2)의 폭(W2)과 제3 화소 영역(AA3)의 폭(W3)에 비하여 크게 형성될 수 있다. 또한, 제1 화소 영역(AA1)의 길이(L1)도 제2 화소 영역(AA2)의 길이(L2)와 제3 화소 영역(AA3)의 길이(L3)에 비하여 크게 형성될 수 있다.
제2 화소 영역(AA2)과 제3 화소 영역(AA3)은 서로 동일한 면적 또는 서로 다른 면적을 가질 수 있다.
예를 들어, 제2 화소 영역(AA2)의 폭(W2)은 제3 화소 영역(AA3)의 폭(W3)과 동일하거나 다르게 설정될 수 있다. 또한, 제2 화소 영역(AA2)의 길이(L2)는 제3 화소 영역(AA3)의 길이(L3)와 동일할 수도 있으며, 다르게 설정될 수도 있다.
주변 영역(NA1, NA2, NA3)은 제1 주변 영역(NA1), 제2 주변 영역(NA2) 및 제3 주변 영역(NA3)을 포함할 수 있다.
제1 주변 영역(NA1)은 제1 화소 영역(AA1)의 주변에 존재하며, 제1 화소 영역(AA1)의 적어도 일부를 둘러싸는 형태를 가질 수 있다.
제2 주변 영역(NA2)은 제2 화소 영역(AA2)의 주변에 존재하며, 제2 화소 영역(AA2)의 적어도 일부를 둘러싸는 형태를 가질 수 있다.
제3 주변 영역(NA3)은 제3 화소 영역(AA3)의 주변에 존재하며, 제3 화소 영역(AA3)의 일부를 둘러싸는 형태를 가질 수 있다.
제3 주변 영역(NA3)과 제2 주변 영역(NA2)은 기판(113) 및 화소 영역(AA1, AA2, AA3)의 형태에 따라 서로 연결될 수 있으며, 연결되지 않을 수도 있다.
화소들(PXL1, PXL2, PXL3)은 제1 화소들(PXL1), 제2 화소들(PXL2) 및 제3 화소들(PXL3)을 포함할 수 있다.
예를 들어, 제1 화소들(PXL1)은 제1 화소 영역(AA1)에 위치하고, 제2 화소들(PXL2)은 제2 화소 영역(AA2)에 위치하며, 제3 화소들(PXL3)은 제3 화소 영역(AA3)에 위치할 수 있다.
제1 화소 영역(AA1)에서, 각각의 수평 라인에 구비되는 제1 화소들(PXL1)의 개수는 동일할 수 있다.
또한, 제2 화소 영역(AA2)에서 각각의 수평 라인에 구비되는 제2 화소들(PXL2)의 개수도 동일하고, 제3 화소 영역(AA3)에서, 각각의 수평 라인에 구비되는 제3 화소들(PXL3)의 개수도 동일할 수 있다.
다만, 상술한 바와 같이 제1 화소 영역(AA1)의 폭(W1)이 제2 화소 영역(AA2)의 폭(W2) 및 제3 화소 영역(AA3)의 폭(W3)보다 크게 설정되므로, 제1 화소 영역(AA1)의 수평 라인에 구비되는 제1 화소들(PXL1)의 개수는 제2 화소 영역(AA2)의 수평 라인에 구비되는 제2 화소들(PXL2)의 개수보다 많을 수 있다.
또한, 제1 화소 영역(AA1)의 수평 라인에 구비되는 제1 화소들(PXL1)의 개수는 제3 화소 영역(AA3)의 수평 라인에 구비되는 제3 화소들(PXL3)의 개수보다도 많을 수 있다.
기판(113)은 상술한 화소 영역(AA1, AA2, AA3)과 주변 영역(NA1, NA2, NA3)이 설정될 수 있는 다양한 형태로 형성될 수 있다.
도 15는 도 14에 도시된 기판에 대응되는 표시 장치의 구성을 구체적으로 나타내는 도면이다.
도 15를 참조하면, 본 발명의 실시예에 의한 표시 장치는 제1 화소들(PXL1), 제2 화소들(PXL2), 제3 화소들(PXL3), 제1 주사 구동부(410), 제1 발광 구동부(420), 제2 주사 구동부(413), 제2 발광 구동부(423), 제3 주사 구동부(415), 제3 발광 구동부(425), 데이터 구동부(430), 신호 지연부(440) 및 타이밍 제어부(450)를 포함할 수 있다.
제1 화소들(PXL1)은 제1 주사선들(S11 내지 S1n), 제1 발광 제어선들(E11 내지 E1n) 및 데이터선들(D1 내지 Dm)에 의하여 구획된 제1 화소영역(AA1)에 위치한다.
이와 같은 제1 화소들(PXL1)은 제1 주사선들(S11 내지 S1n)로부터 주사신호가 공급될 때 데이터선들(D1 내지 Dm)로부터 데이터신호를 공급받는다.
데이터신호를 공급받은 제1 화소들(PXL1)은 제1 전원(ELVDD)으로부터 유기 발광 다이오드(미도시)를 경유하여 제2 전원(ELVSS)으로 흐르는 전류량을 제어한다.
제2 화소들(PXL2)은 제2 주사선들(S21 내지 S2j), 제2 발광 제어선들(E21 내지 E2j) 및 데이터선들(Dm-2 내지 Dm)에 의하여 구획된 제2 화소영역(AA2)에 위치한다.
이와 같은 제2 화소들(PXL2)은 제2 주사선들(S21 내지 S2j)로부터 주사신호가 공급될 때 데이터선들(Dm-2 내지 Dm)로부터 데이터신호를 공급받는다.
데이터신호를 공급받은 제2 화소들(PXL2)은 제1 전원(ELVDD)으로부터 유기 발광 다이오드(미도시)를 경유하여 제2 전원(ELVSS)으로 흐르는 전류량을 제어한다.
제3 화소들(PXL3)은 제3 주사선들(S31 내지 S3j), 제2 발광 제어선들(E31 내지 E3j) 및 데이터선들(D1 내지 D3)에 의하여 구획된 제3 화소영역(AA3)에 위치한다.
이와 같은 제3 화소들(PXL3)은 제3 주사선들(S31 내지 S3j)로부터 주사신호가 공급될 때 데이터선들(D1 내지 D3)로부터 데이터신호를 공급받는다.
데이터신호를 공급받은 제3 화소들(PXL3)은 제1 전원(ELVDD)으로부터 유기 발광 다이오드(미도시)를 경유하여 제2 전원(ELVSS)으로 흐르는 전류량을 제어한다.
제1 주사 구동부(410)는 타이밍 제어부(450)로부터의 제1 게이트 제어신호(GCS1)에 대응하여 제1 주사선들(S11 내지 S1n)로 주사신호를 공급한다.
예를 들어, 제1 주사 구동부(410)는 제1 주사선들(S11 내지 S1n)로 주사신호를 순차적으로 공급할 수 있다. 제1 주사선들(S11 내지 S1n)로 주사신호가 순차적으로 공급되면 제1 화소들(PXL1)이 수평라인 단위로 순차적으로 선택된다.
제2 주사 구동부(413)는 타이밍 제어부(450)로부터의 제1 게이트 제어신호(GCS1)에 대응하여 제2 주사선들(S21 내지 S2j)로 주사신호를 공급한다.
예를 들어, 제2 주사 구동부(413)는 제2 주사선들(S21 내지 S2j)로 주사신호를 순차적으로 공급할 수 있다.
제2 주사선들(S21 내지 S2j)로 주사신호가 순차적으로 공급되면 제2 화소들(PXL2)이 수평라인 단위로 순차적으로 선택된다.
제3 주사 구동부(415)는 타이밍 제어부(450)로부터의 제1 게이트 제어신호(GCS1)에 대응하여 제3 주사선들(S31 내지 S3j)로 주사신호를 공급한다.
예를 들어, 제3 주사 구동부(415)는 제2 주사선들(S31 내지 S3j)로 주사신호를 순차적으로 공급할 수 있다. 제3 주사선들(S31 내지 S3j)로 주사신호가 순차적으로 공급되면 제3 화소들(PXL3)이 수평라인 단위로 순차적으로 선택된다.
한편, 제1 주사선들(S11 내지 S1n)의 로드는 제2 주사선들(S21 내지 S2j)의 로드 및 제3 주사선들(S31 내지 S3k)의 로드와 상이할 수 있다.
제1 화소 영역(AA1)의 폭(W1)이 제2 화소 영역(AA2)의 폭(W2)과 제3 화소 영역(AA3)의 폭(W3)보다 크게 형성됨에 따라, 제1 주사선들(S11 내지 S1n)의 길이가 제2 주사선들(S21 내지 S2j) 및 제3 주사선들(S31 내지 S3j)의 길이 보다 길 수 있다.
따라서, 제1 주사선들(S11 내지 S1n)의 로드는 제2 주사선들(S21 내지 S2j) 및 제3 주사선들(S31 내지 S3j)의 로드 보다 클 수 있다.
이는 화소들(PXL1, PXL2, PXL3)로 공급되는 주사 신호들 간의 시정수(time constant) 차이를 발생시키며, 즉 제1 주사선들(S11 내지 S1n)로 공급되는 주사 신호들은 제2 주사선들(S21 내지 S2j) 및 제3 주사선들(S31 내지 S3j)로 공급되는 주사신호들보다 더 큰 딜레이(delay)를 갖게 된다.
이러한 주사 신호들 간 시정수 차이로 제1 화소들(PXL1) 내지 제3 화소들(PXL3) 간 휘도 차이가 발생할 수 있다.
본 발명에 따른 신호 지연부(440)는 타이밍 제어부(450)로부터 출력되는 제1 게이트 제어신호(GCS1)를 소정의 시정수만큼 지연시킨 후 주사 구동부들(410, 413, 415) 중 적어도 어느 하나로 전달하는 기능을 수행할 수 있다.
예를 들어, 신호 지연부(440)는, 제2 주사 구동부(413) 및 제3 주사 구동부(415)가 동작하는 동안에는 상기 제1 게이트 제어신호(GCS1)를 소정의 시정수만큼 지연시킬 수 있다.
또한, 신호 지연부(440)는, 제1 주사 구동부(310)가 동작하는 동안에는 타이밍 제어부(450)로부터 출력된 제1 게이트 제어신호(GCS1)를 그대로 전달할 수 있다.
제1 발광 구동부(420)는 타이밍 제어부(450)로부터의 제2 게이트 제어신호(GCS2)에 대응하여 제1 발광 제어선들(E11 내지 E1n)로 발광 제어신호를 공급한다.
예를 들어, 제1 발광 구동부(420)는 제1 발광 제어선들(E11 내지 E1n)로 발광 제어신호를 순차적으로 공급할 수 있다.
이와 같은 발광 제어신호는 제1 화소들(PXL1)의 발광 시간을 제어하기 위하여 사용된다. 이를 위하여, 발광 제어신호는 주사신호보다 넓은 폭으로 설정될 수 있다.
제2 발광 구동부(423)는 제2 발광 제어선들(E21 내지 E2j)로 발광 제어신호를 공급한다.
예를 들어, 제2 발광 구동부(423)는 제2 발광 제어선들(E21 내지 E2j)로 발광 제어신호를 순차적으로 공급할 수 있다.
이와 같은 발광 제어신호는 제2 화소들(PXL2)의 발광 시간을 제어하기 위하여 사용된다. 이를 위하여, 발광 제어신호는 주사신호보다 넓은 폭으로 설정될 수 있다.
제3 발광 구동부(425)는 제3 발광 제어선들(E31 내지 E3j)로 발광 제어신호를 공급한다.
예를 들어, 제3 발광 구동부(425)는 제3 발광 제어선들(E31 내지 E3j)로 발광 제어신호를 순차적으로 공급할 수 있다.
이와 같은 발광 제어신호는 제3 화소들(PXL3)의 발광 시간을 제어하기 위하여 사용된다. 이를 위하여, 발광 제어신호는 주사신호보다 넓은 폭으로 설정될 수 있다.
한편, 발광 제어신호는 화소들(PXL1, PXL2, PXL3)에 포함되는 트랜지스터가 턴-오프될 수 있도록 게이트 오프 전압(예를 들면, 하이전압)으로 설정되고, 주사신호는 화소들(PXL1, PXL2, PXL3)에 포함되는 트랜지스터가 턴-온될 수 있도록 게이트 온 전압(예를 들면, 로우전압)으로 설정될 수 있다.
데이터 구동부(430)는 데이터 제어신호(DCS)에 대응하여 데이터선들(D1 내지 Dm)로 데이터신호를 공급한다.
데이터선들(D1 내지 Dm)로 공급된 데이터신호는 주사신호에 의하여 선택된 화소들(PXL1, PXL2, PXL3)로 공급된다.
타이밍 제어부(450)는 외부로부터 공급되는 타이밍 신호들에 기초하여 생성된 게이트 제어신호들(GCS1 및 GCS2)을 주사 구동부들(410, 413, 415) 및 발광 구동부들(420, 423, 425)로 공급하고, 데이터 제어신호(DCS)를 데이터 구동부(430)로 공급한다.
게이트 제어신호들(GCS1 및 GCS2) 각각에는 스타트 펄스 및 클럭신호들이 포함된다. 스타트 펄스는 첫 번째 주사신호 또는 첫 번째 발광 제어신호의 타이밍을 제어한다. 클럭신호들은 스타트 펄스를 쉬프트시키기 위하여 사용된다.
데이터 제어신호(DCS)에는 소스 스타트 펄스 및 클럭신호들이 포함된다. 소스 스타트 펄스는 데이터의 샘플링 시작 시점을 제어한다. 클럭신호들은 샘플링 동작을 제어하기 위하여 사용된다.
한편, 본 명세서에서는 기판(110, 111, 112, 113)이 각진 모서리를 갖는 것으로 도시하였으나 본 발명이 이에 제한되는 것은 아니며, 적어도 일부의 모서리는 둥근 형태일 수 있다.
본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 표시장치
110, 111, 112, 113: 기판
PXL1: 제1 화소들
PXL2: 제2 화소들
PXL3: 제3 화소들
200: 표시 구동부

Claims (25)

  1. 제1 화소 영역에 위치하며, 제1 주사선들과 연결되는 제1 화소들;
    상기 제1 화소 영역보다 작은 폭을 갖는 제2 화소 영역에 위치하며, 제2 주사선들과 연결되는 제2 화소들;
    상기 제1 주사선들로 제1 주사 신호를 공급하는 제1 주사 구동부;
    상기 제2 주사선들로 제2 주사 신호를 공급하는 제2 주사 구동부;
    상기 제1 주사 구동부 및 상기 제2 주사 구동부로 제1 구동 신호를 공급하는 제1 신호선; 및
    상기 제1 신호선에 연결되며, 상기 제1 구동 신호를 지연시키기 위한 신호 지연부를 포함하는 표시장치.
  2. 제1항에 있어서,
    상기 신호 지연부는, 상기 제2 주사 신호가 공급되는 기간 동안 동작하는 표시 장치.
  3. 제1항에 있어서,
    상기 제2 화소 영역의 수평 라인에 구비되는 제2 화소들의 개수는, 상기 제1 화소 영역의 수평 라인에 구비되는 제1 화소들의 개수보다 적은 표시 장치.
  4. 제1항에 있어서,
    상기 제2 주사선들의 길이는 상기 제1 주사선들의 길이보다 짧은 표시 장치.
  5. 제1항에 있어서,
    상기 제1 구동 신호는 적어도 하나의 클럭신호를 포함하는 표시 장치.
  6. 제5항에 있어서,
    상기 제1 신호선은 제1 클럭신호선과 제2 클럭신호선을 포함하고,
    상기 제1 클럭신호선 및 제2 클럭신호선은 상기 신호 지연부와 연결되는 표시 장치.
  7. 제1항에 있어서,
    상기 신호 지연부는,
    신호 지연 수단; 및
    상기 신호 지연 수단과 상기 제1 신호선 사이의 전기적 연결을 제어하는 신호 지연 제어 트랜지스터를 포함하는 표시 장치.
  8. 제7항에 있어서,
    상기 신호 지연 수단은, 저항 및 커패시터 중 적어도 어느 하나를 포함하는 표시 장치.
  9. 제8항에 있어서,
    상기 신호 지연 제어 트랜지스터는 타이밍 제어부로부터 공급되는 제어 신호에 의해 온-오프가 제어되는 표시 장치.
  10. 제8항에 있어서,
    상기 신호 지연 제어 트랜지스터는,
    상기 제2 주사 신호가 공급되는 제1 기간 동안 온 상태를 유지하고,
    상기 제1 주사 신호가 공급되는 제2 기간 동안 오프 상태를 유지하는 표시 장치.
  11. 제10항에 있어서,
    상기 제1 주사 구동부는, 상기 제2 기간 동안 상기 제1 구동 신호에 대응하여 상기 제1 주사선들로 상기 제1 주사신호를 공급하고,
    상기 제2 주사 구동부는, 상기 제1 기간 동안 지연된 제1 구동 신호에 대응하여, 상기 제2 주사선들로 상기 제2 주사신호를 공급하는 표시 장치.
  12. 제7항에 있어서,
    제3 화소 영역에 위치하며, 제3 주사선들과 연결되는 제3 화소들; 및
    상기 제1 신호선과 연결되어 상기 제1 구동 신호를 공급받고, 상기 제3 주사선들로 제3 주사 신호를 공급하는 제3 주사 구동부를 더 포함하는 표시 장치.
  13. 제12항에 있어서,
    상기 제3 화소 영역은 상기 제1 화소 영역보다 작은 폭을 갖고,
    상기 제2 화소 영역과 상기 제3 화소 영역은, 상기 제1 화소 영역의 일측에서 서로 이격되어 위치하는 표시 장치.
  14. 제13항에 있어서,
    상기 신호 지연 제어 트랜지스터는,
    상기 제2 주사 신호 및 상기 제3 주사 신호가 공급되는 제1 기간 동안 온 상태를 유지하고,
    상기 제1 주사 신호가 공급되는 제2 기간 동안 오프 상태를 유지하는 표시 장치.
  15. 제1 화소 영역에 위치하며, 제1 주사선들과 연결되는 제1 화소들;
    상기 제1 화소 영역보다 작은 폭을 갖는 제2 화소 영역에 위치하며, 제2 주사선들과 연결되는 제2 화소들;
    상기 제2 화소 영역보다 작은 폭을 갖는 상기 제3 화소 영역에 위치하며, 제3 주사선들과 연결되는 제3 화소들;
    상기 제1 주사선들로 제1 주사 신호를 공급하는 제1 주사 구동부;
    상기 제2 주사선들로 제2 주사 신호를 공급하는 제2 주사 구동부;
    상기 제3 주사선들로 제3 주사 신호를 공급하는 제3 주사 구동부;
    상기 제1 주사 구동부, 상기 제2 주사 구동부 및 상기 제3 주사 구동부로, 제1 구동 신호를 공급하는 제1 신호선; 및
    상기 제1 신호선에 연결되며, 기설정된 기간 동안 상기 제1 구동 신호를 지연시키기 위한 제1 신호 지연부 및 제2 신호 지연부를 포함하는 표시장치.
  16. 제15항에 있어서,
    상기 제1 신호 지연부 및 제2 신호 지연부는, 상기 제3 주사 신호가 공급되는 제1 기간 동안 동작하는 표시 장치.
  17. 제15항에 있어서,
    상기 제2 주사 신호가 공급되는 제2 기간 동안, 상기 제1 신호 지연부는 동작하고, 상기 제2 신호 지연부의 동작은 중단되는 표시 장치.
  18. 제15항에 있어서,
    상기 제3 화소 영역의 수평 라인에 구비되는 제3 화소들의 개수는 상기 제2 화소 영역의 수평 라인에 구비되는 제2 화소들의 개수보다 적고,
    상기 제2 화소 영역의 수평 라인에 구비되는 제2 화소들의 개수는 상기 제1 화소 영역의 수평 라인에 구비되는 제1 화소들의 개수보다 적은 표시 장치.
  19. 제15항에 있어서,
    상기 제3 주사선들의 길이는 상기 제2 주사선들의 길이보다 짧고,
    상기 제2 주사선들의 길이는 상기 제1 주사선들의 길이보다 짧은 표시 장치.
  20. 제15항에 있어서,
    상기 제1 신호 지연부는, 제1 신호 지연 수단과, 상기 제1 신호 지연 수단과 상기 제1 신호선 사이의 전기적 연결을 제어하는 제1 신호 지연 제어 트랜지스터를 포함하고,
    상기 제2 신호 지연부는, 제2 신호 지연 수단과, 상기 제2 신호 지연 수단과 상기 제1 신호선 사이의 전기적 연결을 제어하는 제2 신호 지연 제어 트랜지스터를 포함하는 표시 장치.
  21. 제20항에 있어서,
    상기 제1 신호 지연 수단 및 상기 제2 신호 지연 수단 각각은, 저항 및 커패시터 중 적어도 어느 하나를 포함하는 표시 장치.
  22. 제20항에 있어서,
    상기 제3 주사 신호가 공급되는 제1 기간 동안, 상기 제1 신호 지연 제어 트랜지스터 및 상기 제2 신호 지연 제어 트랜지스터는 온 상태를 유지하는 표시 장치.
  23. 제22항에 있어서,
    상기 제2 주사 신호가 공급되는 제2 기간 동안, 상기 제1 신호 지연 제어 트랜지스터는 온 상태를 유지하고, 상기 제2 신호 지연 제어 트랜지스터는 오프 상태를 유지하는 표시 장치.
  24. 제23항에 있어서,
    상기 제1 주사 신호가 공급되는 제3 기간 동안, 상기 제1 신호 지연 제어 트랜지스터 및 상기 제2 신호 지연 제어 트랜지스터는 오프 상태를 유지하는 표시 장치.
  25. 제24항에 있어서,
    상기 제1 기간, 상기 제2 기간 및 상기 제3 기간은 순차적으로 진행되는 표시 장치.
KR1020160068357A 2016-06-01 2016-06-01 표시 장치 KR102518746B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160068357A KR102518746B1 (ko) 2016-06-01 2016-06-01 표시 장치
US15/439,133 US10769987B2 (en) 2016-06-01 2017-02-22 Display device
CN201710403376.0A CN107452343B (zh) 2016-06-01 2017-06-01 显示设备
EP17174078.0A EP3252751B1 (en) 2016-06-01 2017-06-01 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160068357A KR102518746B1 (ko) 2016-06-01 2016-06-01 표시 장치

Publications (2)

Publication Number Publication Date
KR20170136683A true KR20170136683A (ko) 2017-12-12
KR102518746B1 KR102518746B1 (ko) 2023-04-07

Family

ID=58992715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160068357A KR102518746B1 (ko) 2016-06-01 2016-06-01 표시 장치

Country Status (4)

Country Link
US (1) US10769987B2 (ko)
EP (1) EP3252751B1 (ko)
KR (1) KR102518746B1 (ko)
CN (1) CN107452343B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10820422B2 (en) 2018-09-06 2020-10-27 Samsung Display Co., Ltd. Display device including display unit having indented shape
US11121202B2 (en) 2018-07-03 2021-09-14 Samsung Display Co., Ltd. Display apparatus

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102480968B1 (ko) * 2017-04-17 2022-12-26 삼성디스플레이 주식회사 광학 필름 및 이를 구비한 표시 장치
US10360854B2 (en) * 2017-06-14 2019-07-23 Lg Display Co., Ltd. Gate driving circuit having a compensating auxiliary load and display device using the same
CN107481669A (zh) * 2017-09-08 2017-12-15 武汉天马微电子有限公司 一种显示面板及显示装置
CN107611142B (zh) * 2017-09-11 2020-06-09 上海天马有机发光显示技术有限公司 显示面板及显示装置
CN107610636B (zh) * 2017-10-30 2021-02-02 武汉天马微电子有限公司 一种显示面板及显示装置
KR102543485B1 (ko) * 2017-11-02 2023-06-16 삼성디스플레이 주식회사 표시 장치
TWI636446B (zh) * 2017-11-08 2018-09-21 友達光電股份有限公司 顯示面板
CN108054174B (zh) * 2018-01-02 2020-09-15 上海天马有机发光显示技术有限公司 一种阵列基板、显示面板和显示装置
CN111868808B (zh) * 2018-03-22 2021-11-09 夏普株式会社 显示装置
CN108389546B (zh) 2018-03-26 2021-11-30 武汉天马微电子有限公司 发射控制电路及其驱动方法、发射控制器、显示装置
US10692415B2 (en) * 2018-04-24 2020-06-23 Wuhan China Star Optoelectronics Technology Co., Ltd. Gate driving circuit of irregular screen panel and driving method
CN108564916A (zh) * 2018-04-27 2018-09-21 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
CN108598143B (zh) * 2018-06-28 2021-03-09 武汉天马微电子有限公司 有机发光显示面板和有机发光显示装置
CN109188809B (zh) * 2018-09-30 2021-09-17 武汉天马微电子有限公司 显示面板和显示装置
WO2021117228A1 (ja) 2019-12-13 2021-06-17 シャープ株式会社 表示装置およびその駆動方法
KR20210116826A (ko) * 2020-03-17 2021-09-28 삼성디스플레이 주식회사 표시 장치
CN111221160A (zh) * 2020-03-31 2020-06-02 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN214377408U (zh) * 2021-01-20 2021-10-08 京东方科技集团股份有限公司 显示面板和显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160005859A (ko) * 2014-07-07 2016-01-18 삼성디스플레이 주식회사 표시 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101026802B1 (ko) * 2003-11-18 2011-04-04 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR100688789B1 (ko) * 2006-01-27 2007-03-02 삼성에스디아이 주식회사 유기전계발광 표시 장치 및 그의 제조 방법
JP4659885B2 (ja) * 2006-11-21 2011-03-30 シャープ株式会社 アクティブマトリクス基板、表示パネル、及び表示装置
KR101281681B1 (ko) 2007-11-06 2013-07-03 삼성디스플레이 주식회사 휘도 변화를 보상하기 위한 구동 전압 조정 장치 및 구동전압 조정 방법
CN101256754B (zh) * 2008-04-08 2011-03-16 友达光电股份有限公司 一种栅极驱动模块及液晶显示器
JP5484109B2 (ja) * 2009-02-09 2014-05-07 三菱電機株式会社 電気光学装置
KR20140133053A (ko) * 2013-05-09 2014-11-19 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102141238B1 (ko) * 2013-05-22 2020-08-06 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
CN103943660B (zh) * 2014-04-02 2017-10-27 上海中航光电子有限公司 一种显示装置
CN104217674B (zh) * 2014-05-29 2017-01-25 京东方科技集团股份有限公司 像素单元驱动电路、方法、像素驱动电路和amoled显示装置
KR102230370B1 (ko) * 2014-08-06 2021-03-23 엘지디스플레이 주식회사 표시장치
KR102242458B1 (ko) * 2014-10-28 2021-04-21 삼성디스플레이 주식회사 전원 전압 강하를 보상하는 표시 장치
US9626925B2 (en) * 2015-03-26 2017-04-18 Novatek Microelectronics Corp. Source driver apparatus having a delay control circuit and operating method thereof
CN104934005B (zh) * 2015-07-01 2017-05-17 京东方科技集团股份有限公司 显示面板及显示装置
CN105489186B (zh) * 2016-01-25 2018-03-30 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
KR102582642B1 (ko) 2016-05-19 2023-09-26 삼성디스플레이 주식회사 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160005859A (ko) * 2014-07-07 2016-01-18 삼성디스플레이 주식회사 표시 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11121202B2 (en) 2018-07-03 2021-09-14 Samsung Display Co., Ltd. Display apparatus
US10820422B2 (en) 2018-09-06 2020-10-27 Samsung Display Co., Ltd. Display device including display unit having indented shape
US11284516B2 (en) 2018-09-06 2022-03-22 Samsung Display Co., Ltd. Display device including display unit having indented shape

Also Published As

Publication number Publication date
CN107452343B (zh) 2022-06-10
US10769987B2 (en) 2020-09-08
EP3252751B1 (en) 2020-07-22
KR102518746B1 (ko) 2023-04-07
US20170352311A1 (en) 2017-12-07
CN107452343A (zh) 2017-12-08
EP3252751A1 (en) 2017-12-06

Similar Documents

Publication Publication Date Title
KR102518746B1 (ko) 표시 장치
KR102513988B1 (ko) 표시 장치
KR102395869B1 (ko) 스테이지 회로 및 이를 이용한 주사 구동부
KR101944465B1 (ko) 발광 제어선 구동부 및 이를 이용한 유기전계발광 표시장치
US9368069B2 (en) Stage circuit and organic light emitting display device using the same
KR102050581B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR102061256B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
US8284150B2 (en) Shift register and organic light emitting display device using the same
KR101988590B1 (ko) 발광제어선 구동부
KR100796137B1 (ko) 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
KR102519539B1 (ko) 스테이지 및 이를 이용한 주사 구동부
US8232954B2 (en) Shift register and organic light emitting display device using the same
KR102464283B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치와 그의 구동방법
KR101705370B1 (ko) 발광제어부와 이를 이용한 표시장치
KR20180096843A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
US11250775B2 (en) Display device
US20100171689A1 (en) Shift register and organic light emitting display device using the same
CN111667788A (zh) 显示装置
KR20180132195A (ko) 유기전계발광 표시장치 및 그의 구동방법
KR20170064583A (ko) 표시 패널 및 이를 포함하는 표시 장치
KR20170102146A (ko) 표시 장치
KR102103512B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
US20240062705A1 (en) Scan driver for driving pixels, a display device including the same, and method for driving pixels

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant