KR102242458B1 - 전원 전압 강하를 보상하는 표시 장치 - Google Patents

전원 전압 강하를 보상하는 표시 장치 Download PDF

Info

Publication number
KR102242458B1
KR102242458B1 KR1020140147786A KR20140147786A KR102242458B1 KR 102242458 B1 KR102242458 B1 KR 102242458B1 KR 1020140147786 A KR1020140147786 A KR 1020140147786A KR 20140147786 A KR20140147786 A KR 20140147786A KR 102242458 B1 KR102242458 B1 KR 102242458B1
Authority
KR
South Korea
Prior art keywords
gate
amount
signal
pixels
gate driving
Prior art date
Application number
KR1020140147786A
Other languages
English (en)
Other versions
KR20160049940A (ko
Inventor
변민우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140147786A priority Critical patent/KR102242458B1/ko
Priority to US14/682,579 priority patent/US9646542B2/en
Publication of KR20160049940A publication Critical patent/KR20160049940A/ko
Application granted granted Critical
Publication of KR102242458B1 publication Critical patent/KR102242458B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation

Abstract

표시 장치는 표시 패널, 전원 공급부, 타이밍 제어부, 데이터 구동부 및 게이트 구동부를 포함한다. 표시 패널은 복수의 화소들 및 화소들에 각각 연결된 전원 전압 분배선 및 접지 전압 분배선을 포함한다. 전원 공급부는 전원 전압 분배선 중 표시 패널의 일면에 근접한 제1 노드에 전원 전압을 인가하고, 접지 전압 분배선 중 일면에 근접한 제2 노드에 접지 전압을 인가한다. 게이트 구동부는 복수의 게이트 신호들을 각각 생성하여 복수의 게이트 신호선들을 통해 화소들에 제공하는 복수의 게이트 구동 유닛들을 포함한다. 제1 게이트 구동 유닛은 제1 게이트 신호를 화소들에 포함되는 제1 열 화소들에 제1 게이트 신호선을 통해 전달한다. 제1 게이트 구동 유닛은 전원 전압이 전원 전압 분배선을 통해 제1 열 화소들에 도달할 때까지 강하되는 제1 전압 강하량에 기초하여 제1 게이트 신호의 전류량을 조절한다.

Description

전원 전압 강하를 보상하는 표시 장치 {DISPLAY DEVICE COMPENSATING SUPPLY VOLTAGE IR DROP}
본 발명은 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 전원 전압 강하 및 데이터 신호 전압 강하를 보상하는 표시 장치에 관한 것이다.
평판 표시 장치 중 유기 발광 다이오드 표시 장치(OLED)는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드를 이용하여 영상을 표시하는 것으로, 이는 빠른 응답속도를 가짐과 동시에 낮은 소비 전력으로 구동되는 장점이 있다.
유기 발광 다이오드 표시 장치는 발광 소자인 유기 발광 다이오드에 전류를 흘려서 빛을 발생하여 영상을 표시한다. 이때, 각 화소의 구동 TFT(thin film transistor)가 영상 데이터의 계조에 따라 일정 전류를 흘려준다.
다만, 유기 발광 다이오드 표시 장치는 화소에 전원 및 데이터 신호를 전달하는 배선에 의한 전압 강하(IR-drop) 현상에 의해 화질이 저하되는 문제가 발생하고 있다. 배선에 의한 전압 강하에 의해 실제로 인가한 전압보다 낮은 전압이 픽셀에 전달되고, 이에 따라 구동 TFT에 흐르는 전류량에 영향을 주어 표시 장치의 LRU(long range uniformity) 특성을 저하시킬 수 있다.
본 발명의 일 목적은 전원 전압 강하량에 기초하여 게이트 구동부가 생성하는 게이트 신호들의 전류량을 조절하는 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 전원 전압 강하량 및 데이터 신호 전압 강하량에 기초하여 게이트 구동부가 생성하는 게이트 신호들의 전류량을 조절하는 표시 장치를 제공하는 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 표시 패널, 전원 공급부, 타이밍 제어부, 데이터 구동부 및 게이트 구동부를 포함한다. 상기 표시 패널은 복수의 화소들 및 상기 화소들에 각각 연결된 전원 전압 분배선 및 접지 전압 분배선을 포함한다. 상기 전원 공급부는 상기 전원 전압 분배선 중 상기 표시 패널의 일면에 근접한 제1 노드에 상기 전원 전압을 인가하고, 상기 접지 전압 분배선 중 상기 일면에 근접한 제2 노드에 상기 접지 전압을 인가한다. 상기 타이밍 제어부는 입력 영상 신호에 기초하여 데이터 구동부 제어 신호 및 게이트 구동부 제어 신호를 생성한다. 상기 데이터 구동부는 상기 데이터 구동부 제어 신호에 기초하여 복수의 데이터 신호들을 생성하고, 상기 데이터 신호들을 복수의 데이터 신호선들을 통해 상기 화소들에 제공한다. 상기 게이트 구동부는 상기 게이트 구동부 제어 신호에 기초하여 복수의 게이트 신호들을 각각 생성하고 상기 게이트 신호들을 복수의 게이트 신호선들을 통해 상기 화소들에 제공하는 복수의 게이트 구동 유닛들을 포함한다. 상기 제1 게이트 구동 유닛은 상기 제1 게이트 신호를 상기 화소들에 포함되는 제1 열 화소들에 상기 제1 게이트 신호선을 통해 전달한다. 상기 제1 게이트 구동 유닛은 상기 전원 전압이 상기 전원 전압 분배선을 통해 상기 제1 열 화소들에 도달할 때까지 강하되는 제1 전압 강하량에 기초하여 상기 제1 게이트 신호의 전류량을 조절한다.
일 실시예에 있어서, 상기 제1 게이트 구동 유닛은 상기 게이트 구동부 제어 신호에 기초하여 상기 제1 게이트 신호를 생성하는 출력 트랜지스터를 포함할 수 있다.
일 실시예에 있어서, 상기 제1 게이트 신호의 전류량은 상기 출력 트랜지스터의 폭과 길이의 비(W/L)를 변경하여 조절될 수 있다.
일 실시예에 있어서, 상기 제1 게이트 구동 유닛은 상기 제1 전압 강하량이 증가할수록 상기 제1 게이트 신호의 전류량을 감소시킬 수 있다.
일 실시예에 있어서, 상기 제1 게이트 신호의 전류량이 감소하는 경우, 상기 제1 게이트 신호의 활성화 구간의 펄스 폭이 줄어들고, 상기 제1 열 화소들의 휘도가 증가할 수 있다.
일 실시예에 있어서, 상기 제1 게이트 구동 유닛은 상기 제1 전압 강하량이 감소할수록 상기 제1 게이트 신호의 전류량을 증가시킬 수 있다.
일 실시예에 있어서, 상기 제1 게이트 신호의 전류량이 증가하는 경우, 상기 제1 게이트 신호의 활성화 구간의 펄스 폭이 늘어나고, 상기 제1 열 화소들의 휘도가 감소할 수 있다.
일 실시예에 있어서, 상기 제1 전압 강하량은 상기 전원 전압 분배선 상에서 상기 제1 노드로부터 상기 제1 열 화소들까지의 거리에 비례할 수 있다.
일 실시예에 있어서, 상기 제2 게이트 구동 유닛은 상기 제2 게이트 신호를 상기 화소들에 포함되는 제2 열 화소들에 상기 제2 게이트 신호선을 통해 전달하고, 상기 제2 게이트 구동 유닛은 상기 전원 전압이 상기 제1 노드에서 상기 제2 열 화소들에 도달할 때까지 강하되는 제2 전압 강하량에 기초하여 상기 제2 게이트 신호의 전류량을 조절할 수 있다.
일 실시예에 있어서, 상기 제1 게이트 신호선이 상기 제2 게이트 신호선보다 상기 일면으로부터 먼 경우, 상기 제1 게이트 신호의 전류량은 상기 제2 게이트 신호의 전류량보다 적을 수 있다.
일 실시예에 있어서, 상기 복수의 게이트 구동 유닛들은 제1 게이트 구동 유닛들과 제2 게이트 구동 유닛들을 포함하고, 상기 제1 게이트 구동 유닛들에 각각 연결된 제1 게이트 신호선들이 상기 제2 게이트 구동 유닛들에 각각 연결된 제2 게이트 신호선들보다 상기 일면으로부터 먼 경우, 상기 제1 게이트 구동 유닛들은 제1 전류량을 가지는 제1 게이트 구동 신호들을 각각 생성하고, 상기 제2 게이트 구동 유닛들은 상기 제1 전류량보다 큰 제2 전류량을 가지는 제2 게이트 구동 신호들을 각각 생성할 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 표시 패널, 전원 공급부, 데이터 구동부 및 데이터 구동부를 포함한다. 상기 표시 패널은 복수의 화소들 및 상기 화소들에 각각 연결된 전원 전압 분배선 및 접지 전압 분배선을 포함한다. 상기 전원 공급부는 상기 전원 전압 분배선 중 상기 표시 패널의 일면에 근접한 제1 노드에 상기 전원 전압을 인가하고, 상기 접지 전압 분배선 중 상기 일면에 근접한 제2 노드에 상기 접지 전압을 인가한다. 상기 데이터 구동부는 상기 데이터 구동부 제어 신호에 기초하여 복수의 데이터 신호들을 생성하고, 상기 데이터 신호들을 복수의 데이터 신호선들을 통해 상기 화소들에 제공한다. 상기 게이트 구동부는 상기 게이트 구동부 제어 신호에 기초하여 복수의 게이트 신호들을 각각 생성하고 상기 게이트 신호들을 복수의 게이트 신호선들을 통해 상기 화소들에 제공하는 복수의 게이트 구동 유닛들을 포함한다. 상기 제1 게이트 구동 유닛은 상기 제1 게이트 신호를 상기 화소들에 포함되는 제1 열 화소들에 상기 제1 게이트 신호선을 통해 전달한다. 상기 제1 게이트 구동 유닛은 상기 전원 전압이 상기 전원 전압 분배선을 통해 상기 제1 열 화소들에 도달할 때까지 강하되는 전원 전압 강하량 및 상기 데이터 신호들이 상기 데이터 신호선들을 통해 상기 제1 열 화소들에 도달할 때까지 강하되는 데이터 신호 전압 강하량에 기초하여 상기 제1 게이트 신호의 전류량을 조절한다.
일 실시예에 있어서, 상기 제1 전압 강하량은 상기 전원 전압 분배선 상에서 상기 제1 노드로부터 상기 제1 열 화소들까지의 거리에 비례할 수 있다.
일 실시예에 있어서, 상기 제1 게이트 구동 유닛은 상기 전원 전압 강하량이 증가할수록 상기 제1 게이트 신호의 전류량을 감소시키고, 상기 제1 게이트 구동 유닛은 상기 데이터 신호 전압 강하량이 증가할수록 상기 제1 게이트 신호의 전류량을 증가시킬 수 있다.
일 실시예에 있어서, 상기 제1 게이트 구동 유닛은 상기 전원 전압 강하량이 감소할수록 상기 제1 게이트 신호의 전류량을 증가시키고, 상기 제1 게이트 구동 유닛은 상기 데이터 신호 전압 강하량이 감소할수록 상기 제1 게이트 신호의 전류량을 감소시킬 수 있다.
본 발명의 실시예들에 따른 표시 장치는 게이트 구동부에서 생성하는 게이트 신호들의 전류량을 조절함으로서 전원 전압 분배선에 의한 전원 전압 강하 및 데이터 신호선에 의한 데이터 신호 전압 강하에 의한 화소들의 휘도 오차를 보상할 수 있다.
다만, 본 발명의 효과는 상술한 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치에 포함되는 게이트 구동부를 나타내는 블록도이다.
도 3은 도 2의 게이트 구동부에 포함되는 제1 게이트 구동 유닛을 나타내는 회로도이다.
도 4는 도 2의 게이트 구동부의 입력 신호들, 노드 신호들 및 출력 신호들의 일 실시예를 나타내는 타이밍도이다.
도 5는 도 2의 게이트 구동부의 입력 신호들, 노드 신호들 및 출력 신호들의 다른 실시예를 나타내는 타이밍도이다.
도 6은 도 2의 제1 게이트 구동 유닛의 동작을 나타내는 타이밍도이다.
도 7은 도 1의 표시 장치에 포함되는 제1 화소를 나타내는 회로도이다.
도 8은 도 1의 표시 장치에 포함되는 제1 회로의 일 실시예를 나타내는 블록도이다.
도 9는 도 1의 표시 장치에 포함되는 제1 회로의 다른 실시예를 나타내는 블록도이다.
도 10은 본 발명의 일 실시예에 따른 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성 요소에 대해서는 동일한 참조 부호를 사용하고, 동일한 구성 요소에 대해서는 중복된 설명을 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(100)는 표시 패널(120), 전원 공급부(130), 타이밍 제어부(150), 데이터 구동부(110) 및 게이트 구동부(140)를 포함한다. 표시 장치(100)는 제1 회로(160)를 포함한다. 제1 회로(160)는 게이트 구동부(140) 및 표시 패널(120)을 포함한다.
표시 패널(120)은 복수의 화소들(P11 내지 P13, P1M, P21 내지 P23, P2M, PN1 내지 PN3 및 PNM) 및 화소들(P11 내지 P13, P1M, P21 내지 P23, P2M, PN1 내지 PN3 및 PNM)에 각각 연결된 전원 전압 분배선(123) 및 접지 전압 분배선(122)을 포함한다. 전원 공급부(130)는 전원 전압 분배선(121) 중 표시 패널(120)의 일면(125)에 근접한 제1 노드(123)에 전원 전압(ELVDD)을 인가하고, 접지 전압 분배선(122) 중 일면(125)에 근접한 제2 노드(124)에 접지 전압(ELVSS)을 인가한다. 타이밍 제어부(150)는 입력 영상 신호(RGB)에 기초하여 데이터 구동부 제어 신호(DDC) 및 게이트 구동부 제어 신호(GDC)를 생성한다. 데이터 구동부(110)는 데이터 구동부 제어 신호(DDC)에 기초하여 복수의 데이터 신호들(D(1), D(2), D(3) 내지 D(M))(M은 자연수)을 생성하고, 데이터 신호들(D(1), D(2), D(3) 내지 D(M))을 복수의 데이터 신호선들(DL(1), DL(2), DL(3) 내지 DL(M))을 통해 화소들(P11 내지 P13, P1M, P21 내지 P23, P2M, PN1 내지 PN3 및 PNM)에 제공한다. 게이트 구동부(140)는 게이트 구동부 제어 신호(GDC)에 기초하여 복수의 게이트 신호들(G(1), G(2) 내지 G(N))(N은 자연수)을 각각 생성하고 게이트 신호들(G(1), G(2) 내지 G(N))을 복수의 게이트 신호선들(GL(1), GL(2) 내지 GL(N))을 통해 화소들(P11 내지 P13, P1M, P21 내지 P23, P2M, PN1 내지 PN3 및 PNM)에 제공하는 복수의 게이트 구동 유닛들(GDU1, GDU2 내지 GDUN)을 포함한다. 제1 게이트 구동 유닛(GDU1)은 제1 게이트 신호(G(1))를 제1 열 화소들(P11, P12, P13 내지 P1M)에 제1 게이트 신호선(GL(1))을 통해 전달한다. 제2 게이트 구동 유닛(GDU2)은 제2 게이트 신호(G(2))를 제1 열 화소들(P21, P22, P23 내지 P2M)에 제2 게이트 신호선(GL(2))을 통해 전달한다. 제N 게이트 구동 유닛(GDUN)은 제N 게이트 신호(G(N))를 제N 열 화소들(PN1, PN2, PN3 내지 P1N)에 제N 게이트 신호선(GL(N))을 통해 전달한다.
제1 게이트 구동 유닛(GDU1)은 전원 전압(ELVDD)이 전원 전압 분배선(123)을 통해 제1 열 화소들(P11, P12, P13 내지 P1M)에 도달할 때까지 강하되는 제1 전압 강하량에 기초하여 제1 게이트 신호(G(1))의 전류량을 조절한다. 제2 게이트 구동 유닛(GDU2)은 전원 전압(ELVDD)이 전원 전압 분배선(123)을 통해 제2 열 화소들(P21, P22, P23 내지 P2M)에 도달할 때까지 강하되는 제2 전압 강하량에 기초하여 제2 게이트 신호(G(2))의 전류량을 조절한다. 제N 게이트 구동 유닛(GDUN)은 전원 전압(ELVDD)이 전원 전압 분배선(123)을 통해 제N 열 화소들(PN1, PN2, PN3 내지 PNM)에 도달할 때까지 강하되는 제N 전압 강하량에 기초하여 제N 게이트 신호(G(N))의 전류량을 조절한다.
일 실시예에 있어서, 제1 게이트 신호선(GL(1))이 제2 게이트 신호선(GL(2))보다 일면(125)으로부터 먼 경우, 제1 게이트 신호(G(1))의 전류량은 제2 게이트 신호(G(2))의 전류량보다 적을 수 있다.
일 실시예에 있어서, 제1 전압 강하량은 전원 전압 분배선(121) 상에서 제1 노드(123)로부터 상기 제1 열 화소들까지의 거리에 비례할 수 있다.
도 2는 도 1의 표시 장치에 포함되는 게이트 구동부를 나타내는 블록도이다. 도 3은 도 2의 게이트 구동부에 포함되는 제1 게이트 구동 유닛을 나타내는 회로도이다. 도 4는 도 2의 게이트 구동부의 입력 신호들, 노드 신호들 및 출력 신호들의 일 실시예를 나타내는 타이밍도이다.
도 2 내지 도 4를 참조하면, 게이트 구동부(140)는 게이트 구동 유닛들(GDU1, GDU2, GDU3 및 GDU4)을 포함할 수 있다. 게이트 구동부(140)는 게이트 구동 유닛들(GDU1, GDU2, GDU3 및 GDU4) 외에 추가적인 게이트 구동 유닛을 더 포함할 수 있다.
도 3에 도시된 바와 같이, 게이트 구동 유닛들(GDU1, GDU2, GDU3 및 GDU4) 각각은 제1 클럭 단자(CK1), 제2 클럭 단자(CK2), 출력 제어 단자(GP), 입력 단자(G(n-1)), 및 출력 단자(G(n))를 포함할 수 있다. 또한, 게이트 구동 유닛들(GDU1, GDU2, GDU3 및 GDU4) 각각은 제1 전압 입력 단자 및 제2 전압 입력 단자를 더 포함할 수 있다.
제1 클럭 단자(CK1) 및 제2 클럭 단자(CK2)에는 서로 다른 타이밍을 갖는 제1 게이트 클럭 신호(CLK1) 및 제2 게이트 클럭 신호(CLK2)가 공급될 수 있다. 예를 들어, 제2 게이트 클럭 신호(CLK2)는 제1 게이트 클럭 신호(CLK1)의 반전 신호일 수 있다. 이웃한 게이트 구동 유닛에서 제1 게이트 클럭 신호(CLK1) 및 제2 게이트 클럭 신호(CLK2)는 서로 반대로 인가될 수 있다. 예를 들어, 홀수 번째 게이트 구동 유닛(GDU1, GDU3, ...)의 제1 클럭 단자(CK1)에는 제1 게이트 클럭 신호(CLK1)가 인가되고, 제2 클럭 단자(CK2)에는 제2 게이트 클럭 신호(CLK2)가 공급될 수 있다. 반대로, 짝수 번째 게이트 구동 유닛(GDU2, GDU4, ...)의 제1 클럭 단자(CK1)에는 제2 게이트 클럭 신호(CLK2)가 인가되고, 제2 클럭 단자(CK2)에는 제1 게이트 클럭 신호(CLK1)가 인가될 수 있다.
출력 제어 단자(GP)에는 출력 제어 신호(GPS)가 인가될 수 있다. 출력 제어 신호(GPS)는 모든 게이트 구동 유닛(GDU1, GDU2, GDU3 및 GDU4)들에 인가되어 표시 패널(120)의 출력을 제어할 수 있다.
입력 단자(G(n-1))에는 수직 개시 신호(SSP) 또는 이전 게이트 구동 유닛의 게이트 신호가 인가될 수 있다. 제1 게이트 구동 유닛(GDU1)의 입력 단자(G(N-1))에는 수직 개시 신호(SSP)가 인가되고, 제2 게이트 구동 유닛(GDU2)의 입력 단자(G(n-1))에는 제1 게이트 구동 유닛(GDU1)에서 생성된 제1 게이트 신호(G(1))가 인가되고, 제3 게이트 구동 유닛(GDU3)의 입력 단자(G(n-1))에는 제2 게이트 구동 유닛(GDU2)에서 생성된 제2 게이트 신호(G(2))가 인가되고, 제4 게이트 구동 유닛(GDU4)의 입력 단자(G(n-1))에는 제3 게이트 구동 유닛(GDU3)에서 생성된 제3 게이트 신호(G(3)가 인가될 수 있다. 나머지 게이트 구동부(140)의 구조는 상기 설명에 기초하여 이해할 수 있으므로 설명을 생략한다.
출력 단자(G(n))는 전기적으로 연결된 게이트 라인에 게이트 신호를 출력할 수 있다. 예를 들어, 홀수 번째 게이트 구동 유닛(GDU1, GDU3, ...)의 출력 단자(G(n))에서 출력되는 게이트 신호들(G(1), G(3), ...)은 제2 게이트 클럭 신호(CLK2)의 논리 로우 레벨 구간에 출력될 수 있고, 짝수 번째 게이트 구동 유닛(GDU2, GDU4, ...)의 출력 단자(G(n))에서 출력되는 게이트 신호들(G(2), G(4), ...)은 제1 게이트 클럭 신호(CLK1)의 논리 로우 레벨 구간에 출력될 수 있다.
제1 전압 입력 단자에는 전압 생성부(130)로부터 전원 전압(ELVDD)이 공급될 수 있다. 제2 전압 입력 단자에는 전압 생성부(130)로부터 접지 전압(ELVSS)이 공급될 수 있다.
도 3을 참조하면, 도 2의 게이트 구동부(140)에 포함되는 제1 게이트 구동 유닛(GDU1)은 제1 입력부(141), 제1 출력부(142), 제2 입력부(143), 제2 출력부(144), 출력 제어부(145), 안정화부(146) 및 유지부(147)를 포함할 수 있다. 제1 게이트 구동 유닛(GDU1)의 입력 단자(G(n-1))에는 수직 개시 신호(SSP), 제1 클럭 단자(CK1)에는 제1 클럭 신호(CLK1), 제2 클럭 단자(CK2)에는 제2 클럭 신호(CLK2), 제1 전압 입력 단자(VGH)에는 전원 전압(ELVDD), 제2 전압 입력 단자(VGL)에는 접지 전압(ELVSS)이 각각 인가될 수 있다. 나머지 게이트 구동 유닛들(GDU2, GDU3 및 GDU4)은 상기 제1 게이트 구동 유닛(GDU1)에 대한 설명에 기초하여 이해할 수 있으므로 설명을 생략한다.
제1 입력부(141)는 제1 클럭 신호(CLK1)에 응답하여 수직 개시 신호(SSP)를 제1 노드(Q)에 인가할 수 있다. 제1 입력부(141)는 제1 클럭 신호(CLK1)가 인가되는 게이트 전극, 수직 개시 신호(SSP)가 인가되는 소스 전극, 및 제1 노드(Q)에 연결된 드레인 전극을 포함하는 제1 입력 트랜지스터(T1)를 포함할 수 있다.
제1 출력부(142)는 제1 노드(Q)에 인가된 제1 노드 신호에 응답하여 제2 클럭 신호(CLK2)를 제1 게이트 신호(G(1))로 출력할 수 있다. 제1 출력부(142)는 제1 노드(Q)에 인가된 제1 노드 신호에 응답하여 제1 게이트 신호(G(1))를 제1 논리 레벨(예를 들면, 논리 로우 레벨)로 제어할 수 있다. 제1 출력부(142)는 제1 출력 트랜지스터(T7) 및 제1 커패시터(C1)를 포함할 수 있다. 제1 출력 트랜지스터(T7)는 제1 노드(Q)에 연결된 게이트 전극, 제2 클럭 신호(CLK2)가 인가되는 소스 전극, 및 제1 게이트 신호(G(1))를 출력하는 출력 단자(G(n))에 연결된 드레인 전극을 포함할 수 있다. 제1 커패시터(C1)는 제1 노드(Q)에 연결된 제1 전극 및 제1 게이트 신호(G(1))를 출력하는 출력 단자(G(n))에 연결된 제2 전극을 포함할 수 있다.
제2 입력부(143)는 제1 노드 신호에 응답하여 제1 클럭 신호(CLK1)를 제2 노드(QB)에 인가할 수 있다. 제2 입력부(143)는 제1 노드(Q)에 연결된 게이트 전극, 제1 클럭 신호(CLK1)가 인가되는 소스 전극, 및 제2 노드(QB)에 연결된 드레인 전극을 포함하는 제2 입력 트랜지스터(T4)를 포함할 수 있다.
제2 출력부(144)는 제2 노드(QB)에 인가된 제2 노드 신호에 응답하여 전원 전압(ELVDD)을 제1 게이트 신호(G(1))로 출력할 수 있다. 제1 출력부(142)는 제2 노드(QB)에 인가된 제2 노드 신호에 응답하여 제1 게이트 신호(G(1))를 제2 논리 레벨(예를 들면, 논리 하이 레벨)로 제어할 수 있다. 제2 출력부(144)는 제2 출력 트랜지스터(T6) 및 제2 커패시터(C2)를 포함할 수 있다. 제2 출력 트랜지스터(T6)는 제2 노드(QB)에 연결된 게이트 전극, 전원 전압(ELVDD)이 인가되는 소스 전극, 및 제1 게이트 신호(G(1))를 출력하는 출력 단자(G(n))에 연결된 드레인 전극을 포함할 수 있다. 제2 커패시터(C2)는 제2 노드(QB)에 연결된 제1 전극 및 전원 전압(ELVDD)이 인가된 제1 전압 입력 단자(VGH)에 연결된 제2 전극을 포함할 수 있다.
일 실시예에 있어서, 제1 게이트 신호(G(1))의 전류량은 제1 출력 트랜지스터(T7)의 폭과 길이의 비(W/L) 및 제2 출력 트랜지스터(T6)의 폭과 길이의 비를 변경하여 조절될 수 있다. 예를 들어, 제1 출력 트랜지스터(T7)의 폭과 길이의 비 및 제2 출력 트랜지스터(T6)의 폭과 길이의 비가 증가되는 경우 제1 게이트 신호(G(1))의 전류량은 증가될 수 있고, 제1 출력 트랜지스터(T7)의 폭과 길이의 비 및 제2 출력 트랜지스터(T6)의 폭과 길이의 비가 감소되는 경우 제1 게이트 신호(G(1))의 전류량은 감소될 수 있다.
출력 제어부(145)는 출력 제어 신호(GPS)에 응답하여 제1 출력부(142)를 활성화시킬 수 있다. 출력 제어부(145)는 출력 제어 신호(GPS)가 인가되는 게이트 전극, 접지 전압(ELVSS)이 인가되는 소스 전극, 및 제1 노드(Q)에 연결된 드레인 전극을 포함하는 출력 제어 트랜지스터(T8)를 포함할 수 있다. 모든 게이트 구동 유닛들(GDU1, GDU2, GDU3 및 GDU4)에서 동시에 게이트 신호들을 출력할 필요가 있거나, 게이트 신호들을 출력할 필요가 없는 경우, 출력 제어부(145)에 출력 제어 신호(GPS)를 인가하여 게이트 신호들을 제어할 수 있다. 일 실시예에서, 출력 제어 신호(GPS)가 제1 논리 레벨인 경우, 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)는 제2 논리 레벨을 갖도록 제어함으로써, 제1 게이트 신호(G(1))의 출력을 제한할 수 있다. 즉, 제1 논리 레벨인 출력 제어 신호(GPS)가 출력 제어부(145)에 인가되어 출력 제어부(145)가 턴-온되고, 제1 출력부(142)를 활성화시킬 수 있다. 제1 출력부(142)가 활성화되어 턴-온됨에 따라, 제1 게이트 신호(G(1))로 제2 클럭 신호(CLK2)인 제2 논리 레벨이 출력될 수 있다. 예를 들어, 폴더블 표시 패널 또는 플렉서블 표시 패널에서 비표시 영역을 갖는 경우, 게이트 구동 유닛들(GDU1, GDU2, GDU3 및 GDU4) 중 비표시 영역에 상응하는 게이트 구동 유닛들에 대응하여 출력 제어 신호(GPS)가 제1 논리 레벨로 출력되고, 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)가 제2 논리 레벨로 출력될 수 있다.
안정화부(146)는 제2 노드 신호 및 제2 클럭 신호(CLK2)에 응답하여 제1 게이트 신호(G(1))를 안정화할 수 있다. 안정화부(146)는 직렬로 연결된 제1 안정화 트랜지스터(T2) 및 제2 안정화 트랜지스터(T3)를 포함할 수 있다. 제1 안정화 트랜지스터(T2)는 제2 노드(QB)에 연결된 게이트 전극, 전원 전압(ELVDD)이 인가되는 소스 전극 및 제2 안정화 트랜지스터(T3)의 소스 전극에 연결된 드레인 전극을 포함할 수 있다. 제2 안정화 트랜지스터(T3)는 제2 클럭 신호(CLK2)가 인가되는 게이트 전극, 제1 안정화 트랜지스터(T2)의 드레인 전극에 연결된 소스 전극 및 제1 노드(Q)에 연결된 드레인 전극을 포함할 수 있다.
유지부(147)는 제1 클럭 신호(CLK1)에 응답하여 제2 노드 신호를 유지시킬 수 있다. 유지부(147)는 제1 클럭 신호(CLK1)가 인가되는 게이트 전극, 접지 전압(ELVSS)이 인가되는 소스 전극, 및 제2 노드(QB)에 연결된 드레인 전극을 포함하는 유지 트랜지스터(T5)를 포함할 수 있다. 예를 들어, 유지부(147)는 제1 클럭 신호(CLK1)가 제2 논리 레벨을 가지면 유지 트랜지스터(T5)는 턴-오프될 수 있다. 제1 클럭 신호(CLK1)가 제1 논리 레벨을 가지면 유지 트랜지스터(T5)는 턴-온되어 제2 노드(QB)의 전압을 접지 전압(ELVSS)으로 유지할 수 있다.
도 4에 도시된 바와 같이, 출력 제어 신호(GPS), 제1 게이트 클럭 신호(CLK1) 및 제2 게이트 클럭 신호(CLK2)가 조정됨으로써, 표시 패널(120)의 비표시 영역의 출력을 제한할 수 있다.
제1 내지 제N 게이트 구동 유닛들(GDU1 내지 GDUN) 중, 표시 영역에 대응되는 제1 내지 제m 구동 유닛들(GDU1 내지 GDUm)(m은 N보다 작은 자연수)에 대응하여 출력 제어 신호(GPS)는 제2 논리 레벨(예를 들면, 논리 하이 레벨)로 유지되고, 제1 게이트 클럭 신호(CLK1) 및 제2 게이트 클럭 신호(CLK2)는 서로 다른 타이밍을 갖는 클럭 신호일 수 있다. 따라서, 제1 내지 제m 게이트 신호들(G(1) 내지 G(m))은 순차적으로 출력되고, 표시 영역에서 영상 데이터가 표시될 수 있다.
반면에, 비표시 영역인 제m+1 내지 제N 게이트 구동 유닛들(GDUm+1 내지 GDUN)에 대응하여 출력 제어 신호(GPS)는 제1 논리 레벨(예를 들면, 논리 로우 레벨)로 유지되고, 제1 게이트 클럭 신호(CLK1) 및 제2 게이트 클럭 신호(CLK2)는 제2 논리 레벨(예를 들면, 논리 하이 레벨)로 유지될 수 있다. 따라서, 제m+1 내지 제n 게이트 신호들(G(m+1), ..., G(N))은 출력이 제한되고, 비표시 영역에서 영상 데이터가 불필요하게 표시되는 것을 방지할 수 있다.
이와 같이, 표시 장치(100)는 표시 패널(120)의 비표시 영역의 출력을 제한함으로써 소비 전력을 절감할 수 있다. 비표시 영역 게이트 구동 유닛들에 대응하여 제1 게이트 클럭 신호(CLK1) 및 제2 게이트 클럭 신호(CLK2)의 클럭 신호를 생성하지 않으므로 내부적으로 차징(charging) 횟수를 줄일 수 있다. 또한, 표시 장치(100)가 유기 발광 표시 장치인 경우, 비표시 영역에서 게이트 신호들(G(1), G(2) 내지 G(N))의 출력을 제한함으로써, 유기 발광 소자가 발광하지 않도록 제어할 수 있다. 따라서, 표시 장치(100)는 출력 제어 신호(GPS), 제1 게이트 클럭 신호(CLK1) 및 제2 게이트 클럭 신호(CLK2)를 조정하고, 표시 패널(120)의 비표시 영역의 출력을 제한함으로써 소비 전력을 절감할 수 있다.
도 5는 도 2의 게이트 구동부의 입력 신호들, 노드 신호들 및 출력 신호들의 다른 실시예를 나타내는 타이밍도이다.
도 5를 참조하면, 영상 데이터가 정지 영상인 경우 기 지정된 길이의 비표시 구간 동안 출력 제어 신호(GPS)를 제1 논리 레벨(예를 들면, 논리 로우 레벨)로 출력하고, 제1 게이트 클럭 신호(CLK1) 및 제2 게이트 클럭 신호(CLK2)를 제2 논리 레벨(예를 들면, 논리 하이 레벨)로 출력할 수 있다. 즉, 영상 데이터가 정지 영상인 경우 동일한 영상 데이터가 지속적으로 출력될 필요가 없으므로, 표시 장치(100)는 출력 제어 신호(GPS), 제1 게이트 클럭 신호(CLK1) 및 제2 게이트 클럭 신호(CLK2)를 조정하여 저주파 구동을 수행할 수 있다.
예를 들어, 제1 표시 기간 동안 제1 내지 제n 게이트 구동 유닛들(GDU1 내지 GDUN)에서 출력 제어 신호(GPS)는 제2 논리 레벨(예를 들면, 논리 하이 레벨)로 유지되고, 제1 게이트 클럭 신호(CLK1) 및 제2 게이트 클럭 신호(CLK2)는 서로 다른 타이밍을 갖는 클럭 신호일 수 있다. 따라서, 제1 내지 제N 게이트 신호들(G(1), G(2) 내지 G(N))은 순차적으로 출력되고, 표시 영역에서 영상 데이터가 표시될 수 있다. 이후, 저주파 구동을 위해 제1 비표시 기간 동안, 출력 제어 신호(GPS)가 제1 논리 레벨로 출력되고, 제1 게이트 클럭 신호(CLK1) 및 제2 게이트 클럭 신호(CLK2)가 제2 논리 레벨로 출력될 수 있다. 표시 장치(100)는 게이트 신호들(G(1), G(2) 내지 G(N))을 순차적으로 출력하는 표시 기간과 게이트 신호들(G(1), G(2) 내지 G(N))을 출력하지 않는 비표시 기간을 반복적으로 가짐으로써 저주파 구동을 수행할 수 있다. 이 때, 비표시 기간의 길이는 플리커(flicker) 현상이 발생하지 않는 길이로 조정될 수 있다. 플리커 현상은 표시 패널(120)의 크기, 종류 및 영상 데이터의 계조에 상응하여 발생할 수 있다. 따라서, 저주파 구동 기간의 길이는 표시 패널(120)에 따라 조정될 수 있다. 일 실시예에서, 비표시 기간은 표시 기간과 동일한 길이로 설정될 수 있다. 예를 들어, 1초에 60개의 프레임 데이터를 출력하는 표시 장치(100)에서, 영상 데이터가 정지 영상인 경우 표시 기간과 비표시 기간을 반복함으로써 표시 장치(100)는 1초에 30개의 프레임 데이터를 출력할 수 있다. 다른 실시예에서, 저주파 구동 기간은 영상 데이터의 계조를 분석하여 동적으로 설정할 수 있다. 이와 같이, 표시 장치(100)는 저주파 구동을 수행함으로써 소비 전력을 절감할 수 있다.
도 6은 도 2의 제1 게이트 구동 유닛의 동작을 나타내는 타이밍도이다. 도 7은 도 1의 표시 장치에 포함되는 제1 화소를 나타내는 회로도이다.
도 7을 참조하면, 제1 화소(P11)는 트랜지스터들(T1, T2), 커패시터(C1) 및 유기 발광 다이오드(OLED1)를 포함한다. 제1 트랜지스터(T1)의 소스 전극은 제1 데이터 신호(D(1))가 인가된 제1 데이터 신호선(DL(1))과 연결되고, 제1 트랜지스터(T1)의 게이트 전극은 제1 게이트 신호(G(1))가 인가된 제1 게이트 신호선(GL(1))과 연결되고, 제1 트랜지스터(T1)의 드레인 전극은 제1 노드(N1)와 연결된다. 커패시터(C1)의 제1 전극은 제1 노드(N1)와 전기적으로 연결되고, 커패시터(C1)의 제2 전극에 전원 전압(ELVDD)이 인가된다. 제2 트랜지스터(T2)의 소스 전극에 전원 전압(ELVDD)이 인가되고, 제2 트랜지스터(T2)의 게이트 전극은 제1 노드(N1)와 연결되고, 제2 트랜지스터(T2)의 드레인 전극은 유기 발광 다이오드(OLED1)의 제1 전극과 연결된다. 유기 발광 다이오드(OLED1)의 제2 전극에 접지 전원(ELVSS)이 인가된다.
도 1의 표시 장치(100)에 포함되는 나머지 화소들(P12, P13, P1M, P21 내지 P23, P2M, PN1 내지 PN3 및 PNM)은 제1 화소(P11)와 동일 또는 유사한 구조를 가질 수 있다.
도 6 및 7을 참조하면, 일 실시예에 있어서, 제N 게이트 신호선(GL(N))은 일면(125)에 가깝기 때문에 전원 전압(ELVDD)의 전압 강하량이 작으므로 제N 열 화소들(PN1, PN2, PN3 내지 PNM)의 휘도는 낮아지지 않는다. 제N 게이트 신호(G(N))의 전류량이 충분히 크도록 설정하면, 제N 게이트 구동 유닛(GDUN)은 제N 열 화소들(PN1, PN2, PN3 내지 PNM)을 RC 딜레이 없는 제N 게이트 신호(G(N))로서 구동할 수 있다. 이 경우, 제N 게이트 신호(G(N))의 활성화 구간(EP1)의 펄스 폭이 유지된다. 유지된 활성화 구간(EP1) 동안 제1 커패시터(C1)는 충/방전되어, 제1 노드(N1)가 제1 데이터 신호(D(1))의 전압 레벨까지 상승할 수 있다. 제2 트랜지스터(T2)는 제1 데이터 신호(D(1))의 전압 레벨에 상응하는 제1 전류로서 제1 유기 발광 다이오드(OLED1)를 구동할 수 있다.
제1 게이트 신호선(GL(1))은 일면(125)과 멀기 때문에 전원 전압(ELVDD)의 전압 강하량이 크므로 제1 열 화소들(P11, P12, P13 내지 P1M)의 휘도가 낮아진다. 제1 게이트 신호(G(1))의 전류량이 제N 게이트 신호(G(N))의 전류량보다 작도록 설정하면, 제1 게이트 구동 유닛(GDU1)은 제1 열 화소들(P11, P12, P13 내지 P1M)을 RC 딜레이를 가지는 제1 게이트 신호(G(1))로서 구동할 수 있다. 이 경우, 제1 게이트 신호(G(1))의 활성화 구간(EP2)의 펄스 폭이 줄어든다. 줄어든 활성화 구간(EP2) 동안 제1 커패시터(C1)는 충/방전되어, 제1 노드(N1)가 제1 데이터 신호(D(1))의 전압 레벨에 미치지 못하는 제1 전압 레벨까지 상승할 수 있다. 제2 트랜지스터(T2)는 제1 전압 레벨에 응답하여 제1 전류보다 큰 전류량을 가지는 제2 전류로서 제1 유기 발광 다이오드(OLED1)를 구동하여, 제1 열 화소들(P11, P12, P13 내지 P1M)의 휘도 감소를 보상할 수 있다.
도 8은 도 1의 표시 장치에 포함되는 제1 회로의 일 실시예를 나타내는 블록도이다.
도 8을 참조하면, 일 실시예에 있어서, 전원 전압(ELVDD)의 전압 강하를 고려하여 게이트 구동 유닛들(GDU1, GDU2 내지 GDUN)의 전류량을 조절하는 경우, 제1 게이트 구동 유닛(GDU1)에 포함된 출력 트랜지스터의 폭과 길이의 비는 제2 게이트 구동 유닛(GDU2)에 포함된 출력 트랜지스터의 폭과 길이의 비보다 크게 설정될 수 있고, 제2 게이트 구동 유닛(GDU2)에 포함된 출력 트랜지스터의 폭과 길이의 비는 제N 게이트 구동 유닛(GDUN)에 포함된 출력 트랜지스터의 폭과 길이의 비보다 크게 설정될 수 있다.
일 실시예에 있어서, 제N 게이트 구동 유닛(GDUN)의 출력 트랜지스터의 폭과 길이의 비가 A라고 하고, 제1 열 화소들(P11, P12, P13 내지 P1M)의 휘도가 제N 열 화소들(PN1, PN2, PN3 내지 PNM)의 휘도와 동일해지도록 조절된 제1 게이트 구동 유닛(GDU1)의 출력 트랜지스터의 폭과 길이의 비가 B(B < A)라고 한다면, 제2 게이트 구동 유닛(GDU1)의 출력 트랜지스터의 폭과 길이의 비는 B + (AB)/(N-1)이고, 제3 게이트 구동 유닛의 출력 트랜지스터의 폭과 길이의 비는 B + 2*(AB)/(N1)이고, 제(N-1) 게이트 구동 유닛의 출력 트랜지스터의 폭과 길이의 비는 A (AB)/(N1)일 수 있다.
일 실시예에 있어서, 제1 게이트 구동 유닛(GDU1)은 전원 전압(ELVDD)이 전원 전압 분배선(121)을 통해 제1 열 화소들(P11, P12, P13 내지 P1M)에 도달할 때까지 강하되는 전원 전압 강하량 및 데이터 신호들(D(1), D(2), D(3) 내지 D(M))이 데이터 신호선들(DL(1), DL(2), DL(3) 내지 DL(M))을 통해 제1 열 화소들(P11, P12, P13 내지 P1M)에 도달할 때까지 강하되는 데이터 신호 전압 강하량에 기초하여 제1 게이트 신호(G(1))의 전류량을 조절할 수 있다. 제2 게이트 구동 유닛(GDU2)은 전원 전압(ELVDD)이 전원 전압 분배선(121)을 통해 제2 열 화소들(P21, P22, P23 내지 P2M)에 도달할 때까지 강하되는 전원 전압 강하량 및 데이터 신호들(D(1), D(2), D(3) 내지 D(M))이 데이터 신호선들(DL(1), DL(2), DL(3) 내지 DL(M))을 통해 제2 열 화소들(P21, P22, P23 내지 P2M)에 도달할 때까지 강하되는 데이터 신호 전압 강하량에 기초하여 제2 게이트 신호(G(2))의 전류량을 조절할 수 있다. 제N 게이트 구동 유닛(GDUN)은 전원 전압(ELVDD)이 전원 전압 분배선(121)을 통해 제N 열 화소들(PN1, PN2, PN3 내지 PNM)에 도달할 때까지 강하되는 전원 전압 강하량 및 데이터 신호들(D(1), D(2), D(3) 내지 D(M))이 데이터 신호선들(DL(1), DL(2), DL(3) 내지 DL(M))을 통해 제N 열 화소들(PN1, PN2, PN3 내지 PNM)에 도달할 때까지 강하되는 데이터 신호 전압 강하량에 기초하여 제N 게이트 신호(G(N))의 전류량을 조절할 수 있다.
전원 전압 강하량에 기초하여 게이트 구동 유닛들(GDU1, GDU2 내지 GDUN)의 전류량을 조절하는 방법은 도 6 내지 7을 참조하여 이해할 수 있으므로 설명을 생략한다.
제N 게이트 신호선(GL(N))은 표시 패널(120)의 다른 면(125)과 멀기 때문에 데이터 신호들(D(1), D(2), D(3) 내지 D(M))의 전압 강하량이 크므로 제N 열 화소들(PN1, PN2, PN3 내지 PNM)의 휘도가 제1 열 화소들(P11, P12, P13 내지 P1N)의 휘도보다 높아진다. 제1 게이트 신호(G(1))의 전류량이 제N 게이트 신호(G(N))의 전류량보다 작도록 설정하면, 제1 게이트 신호(G(1))의 활성화 구간의 펄스 폭이 제N 게이트 신호(G(N))의 활성화 구간의 펄스 폭보다 줄어든다. 제1 게이트 구동 유닛(GDU1)에서, 줄어든 제1 게이트 신호(G(1))의 활성화 구간 동안 제1 커패시터(C1)는 충/방전되어, 제1 노드(N1)가 제1 데이터 신호(D(1))의 전압 레벨에 미치지 못하는 제1 전압 레벨까지 상승할 수 있다. 제2 트랜지스터(T2)는 제1 전압 레벨에 응답하여 제1 유기 발광 다이오드(OLED1)를 구동하여 제1 열 화소들(P11, P12, P13 내지 P1M)의 휘도를 증가시켜, 제N 열 화소들(PN1, PN2, PN3 내지 PNM)의 휘도와 동일하도록 보상할 수 있다.
도 9는 도 1의 표시 장치에 포함되는 제1 회로의 다른 실시예를 나타내는 블록도이다.
도 9를 참조하면, 일 실시예에 있어서, 전원 전압(ELVDD)의 전압 강하를 고려하여 게이트 구동 유닛들(GDU1, GDU2 내지 GDUN)의 전류량을 조절하는 경우, 제1 게이트 구동 유닛들(171)에 각각 연결된 제1 게이트 신호선들(GL(1), GL(2))이 제2 게이트 구동 유닛들(172)에 각각 연결된 제2 게이트 신호선들(GL(N))보다 일면(125)으로부터 멀기 때문에, 제1 게이트 구동 유닛들(GDU1, GDU2)은 제1 전류량을 가지는 제1 게이트 구동 신호들(G(1), G(2))을 각각 생성하고, 제2 게이트 구동 유닛들(GDUN)은 상기 제1 전류량보다 큰 제2 전류량을 가지는 제2 게이트 구동 신호들(G(N))을 각각 생성할 수 있다.
도 10은 본 발명의 일 실시예에 따른 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
도 10을 참조하면, 전자 기기(200)는 프로세서(210), 메모리 장치(220), 저장 장치(230), 입출력 장치(240), 파워 서플라이(250) 및 표시 장치(260)를 포함할 수 있다. 전자 기기(200)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다. 한편, 전자 기기(200)는 스마트폰으로 구현될 수 있으나, 전자 기기(200)가 그에 한정되는 것은 아니다.
프로세서(210)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(210)는 마이크로프로세서(microprocessor), 중앙 처리 장치(CPU) 등일 수 있다. 프로세서(210)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통하여 다른 구성 요소들에 연결될 수 있다. 실시예에 따라서, 프로세서(210)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
메모리 장치(220)는 전자 기기(200)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(220)는 EPROM(Erasable Programmable Read-Only Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 비휘발성 메모리 장치 및/또는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), 모바일 DRAM 등과 같은 휘발성 메모리 장치를 포함할 수 있다.
저장 장치(230)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(240)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단, 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 파워 서플라이(250)는 전자 기기(200)의 동작에 필요한 파워를 공급할 수 있다. 표시 장치(260)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.
표시 장치(260)는 도 1의 표시 장치(100)일 수 있다. 표시 장치(100)에 대하여 도 1 내지 9를 참조하여 이해할 수 있으므로 설명을 생략한다.
실시예에 따라, 전자 기기(200)는 디지털 TV(Digital Television), 3D TV, 개인용 컴퓨터(Personal Computer; PC), 가정용 전자기기, 노트북 컴퓨터(Laptop Computer), 태블릿 컴퓨터(Table Computer), 휴대폰(Mobile Phone), 스마트폰(Smart Phone), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 네비게이션(Navigation) 등과 같은 표시 장치(260)를 포함하는 임의의 전자 기기일 수 있다.
본 발명은 표시 장치 및 이를 구비한 전자 기기에 다양하게 적용될 수 있다. 예를 들어, 본 발명은 모니터, 텔레비전, 컴퓨터, 노트북, 디지털 카메라, 휴대폰, 스마트폰, 스마트패드, 피디에이(PDA), 피엠피(PMP), MP3 플레이어, 네비게이션 시스템, 캠코더 등에 적용될 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (15)

  1. 복수의 화소들 및 상기 화소들에 각각 연결된 전원 전압 분배선 및 접지 전압 분배선을 구비한 표시 패널;
    상기 전원 전압 분배선 중 상기 표시 패널의 일면에 근접한 제1 노드에 상기 전원 전압을 인가하고, 상기 접지 전압 분배선 중 상기 일면에 근접한 제2 노드에 상기 접지 전압을 인가하는 전원 공급부;
    입력 영상 신호에 기초하여 데이터 구동부 제어 신호 및 게이트 구동부 제어 신호를 생성하는 타이밍 제어부;
    상기 데이터 구동부 제어 신호에 기초하여 복수의 데이터 신호들을 생성하고, 상기 데이터 신호들을 복수의 데이터 신호선들을 통해 상기 화소들에 제공하는 데이터 구동부; 및
    상기 게이트 구동부 제어 신호에 기초하여 복수의 게이트 신호들을 각각 생성하고 상기 게이트 신호들을 복수의 게이트 신호선들을 통해 상기 화소들에 제공하는 복수의 게이트 구동 유닛들을 구비하는 게이트 구동부를 포함하고,
    제1 게이트 구동 유닛은 제1 게이트 신호를 상기 화소들에 포함되는 제1 열 화소들에 제1 게이트 신호선을 통해 전달하고,
    상기 제1 게이트 구동 유닛은 상기 전원 전압이 상기 전원 전압 분배선을 통해 상기 제1 열 화소들에 도달할 때까지 강하되는 제1 전압 강하량에 기초하여 상기 제1 게이트 신호의 전류량을 조절하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 게이트 구동 유닛은 상기 게이트 구동부 제어 신호에 기초하여 상기 제1 게이트 신호를 생성하는 출력 트랜지스터를 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 게이트 신호의 전류량은 상기 출력 트랜지스터의 폭과 길이의 비(W/L)를 변경하여 조절되는 표시 장치.
  4. 제1 항에 있어서,
    상기 제1 게이트 구동 유닛은 상기 제1 전압 강하량이 증가할수록 상기 제1 게이트 신호의 전류량을 감소시키는 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 게이트 신호의 전류량이 감소하는 경우, 상기 제1 게이트 신호의 활성화 구간의 펄스 폭이 줄어들고, 상기 제1 열 화소들의 휘도가 증가하는 표시 장치.
  6. 제1 항에 있어서,
    상기 제1 게이트 구동 유닛은 상기 제1 전압 강하량이 감소할수록 상기 제1 게이트 신호의 전류량을 증가시키는 표시 장치.
  7. 제6 항에 있어서,
    상기 제1 게이트 신호의 전류량이 증가하는 경우, 상기 제1 게이트 신호의 활성화 구간의 펄스 폭이 늘어나고, 상기 제1 열 화소들의 휘도가 감소하는 표시 장치.
  8. 제1 항에 있어서,
    상기 제1 전압 강하량은 상기 전원 전압 분배선 상에서 상기 제1 노드로부터 상기 제1 열 화소들까지의 거리에 비례하는 표시 장치.
  9. 제1 항에 있어서,
    제2 게이트 구동 유닛은 제2 게이트 신호를 상기 화소들에 포함되는 제2 열 화소들에 제2 게이트 신호선을 통해 전달하고,
    상기 제2 게이트 구동 유닛은 상기 전원 전압이 상기 제1 노드에서 상기 제2 열 화소들에 도달할 때까지 강하되는 제2 전압 강하량에 기초하여 상기 제2 게이트 신호의 전류량을 조절하는 표시 장치.
  10. 제9 항에 있어서,
    상기 제1 게이트 신호선이 상기 제2 게이트 신호선보다 상기 일면으로부터 먼 경우, 상기 제1 게이트 신호의 전류량은 상기 제2 게이트 신호의 전류량보다 적은 표시 장치.
  11. 제9 항에 있어서,
    상기 복수의 게이트 구동 유닛들은 제1 게이트 구동 유닛들과 제2 게이트 구동 유닛들을 포함하고, 상기 제1 게이트 구동 유닛들에 각각 연결된 제1 게이트 신호선들이 상기 제2 게이트 구동 유닛들에 각각 연결된 제2 게이트 신호선들보다 상기 일면으로부터 먼 경우,
    상기 제1 게이트 구동 유닛들은 제1 전류량을 가지는 제1 게이트 구동 신호들을 각각 생성하고,
    상기 제2 게이트 구동 유닛들은 상기 제1 전류량보다 큰 제2 전류량을 가지는 제2 게이트 구동 신호들을 각각 생성하는 표시 장치.
  12. 복수의 화소들 및 상기 화소들에 각각 연결된 전원 전압 분배선 및 접지 전압 분배선을 구비한 표시 패널;
    상기 전원 전압 분배선 중 상기 표시 패널의 일면에 근접한 제1 노드에 상기 전원 전압을 인가하고, 상기 접지 전압 분배선 중 상기 일면에 근접한 제2 노드에 상기 접지 전압을 인가하는 전원 공급부;
    데이터 구동부 제어 신호에 기초하여 복수의 데이터 신호들을 생성하고, 상기 데이터 신호들을 복수의 데이터 신호선들을 통해 상기 화소들에 제공하는 데이터 구동부; 및
    게이트 구동부 제어 신호에 기초하여 복수의 게이트 신호들을 각각 생성하고 상기 게이트 신호들을 복수의 게이트 신호선들을 통해 상기 화소들에 제공하는 복수의 게이트 구동 유닛들을 구비하는 게이트 구동부를 포함하고,
    제1 게이트 구동 유닛은 제1 게이트 신호를 상기 화소들에 포함되는 제1 열 화소들에 제1 게이트 신호선을 통해 전달하고,
    상기 제1 게이트 구동 유닛은 상기 전원 전압이 상기 전원 전압 분배선을 통해 상기 제1 열 화소들에 도달할 때까지 강하되는 전원 전압 강하량 및 상기 데이터 신호들이 상기 데이터 신호선들을 통해 상기 제1 열 화소들에 도달할 때까지 강하되는 데이터 신호 전압 강하량에 기초하여 상기 제1 게이트 신호의 전류량을 조절하는 표시 장치.
  13. 제12 항에 있어서,
    상기 전원 전압 강하량은 상기 전원 전압 분배선 상에서 상기 제1 노드로부터 상기 제1 열 화소들까지의 거리에 비례하는 표시 장치.
  14. 제12 항에 있어서,
    상기 제1 게이트 구동 유닛은 상기 전원 전압 강하량이 증가할수록 상기 제1 게이트 신호의 전류량을 감소시키고,
    상기 제1 게이트 구동 유닛은 상기 데이터 신호 전압 강하량이 증가할수록 상기 제1 게이트 신호의 전류량을 증가시키는 표시 장치.
  15. 제12 항에 있어서,
    상기 제1 게이트 구동 유닛은 상기 전원 전압 강하량이 감소할수록 상기 제1 게이트 신호의 전류량을 증가시키고,
    상기 제1 게이트 구동 유닛은 상기 데이터 신호 전압 강하량이 감소할수록 상기 제1 게이트 신호의 전류량을 감소시키는 표시 장치.
KR1020140147786A 2014-10-28 2014-10-28 전원 전압 강하를 보상하는 표시 장치 KR102242458B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140147786A KR102242458B1 (ko) 2014-10-28 2014-10-28 전원 전압 강하를 보상하는 표시 장치
US14/682,579 US9646542B2 (en) 2014-10-28 2015-04-09 Display device compensating IR-drop of supply voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140147786A KR102242458B1 (ko) 2014-10-28 2014-10-28 전원 전압 강하를 보상하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20160049940A KR20160049940A (ko) 2016-05-10
KR102242458B1 true KR102242458B1 (ko) 2021-04-21

Family

ID=55792441

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140147786A KR102242458B1 (ko) 2014-10-28 2014-10-28 전원 전압 강하를 보상하는 표시 장치

Country Status (2)

Country Link
US (1) US9646542B2 (ko)
KR (1) KR102242458B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102518746B1 (ko) * 2016-06-01 2023-04-07 삼성디스플레이 주식회사 표시 장치
KR20180066327A (ko) * 2016-12-07 2018-06-19 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
KR102575436B1 (ko) * 2016-12-30 2023-09-06 엘지디스플레이 주식회사 표시장치, 표시패널, 구동방법 및 게이트 구동회로
KR20180082692A (ko) 2017-01-10 2018-07-19 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
US10796642B2 (en) 2017-01-11 2020-10-06 Samsung Display Co., Ltd. Display device
CN109935213B (zh) 2017-12-15 2021-03-30 京东方科技集团股份有限公司 显示面板的亮度调节方法、显示面板及其驱动方法
KR102579347B1 (ko) * 2018-03-02 2023-09-18 삼성디스플레이 주식회사 액정 표시 장치 및 이를 포함하는 전자 기기
CN111192545B (zh) * 2019-02-27 2022-09-13 京东方科技集团股份有限公司 栅极驱动电路、栅极驱动方法、折叠显示面板和显示装置
KR20200135599A (ko) * 2019-05-22 2020-12-03 삼성디스플레이 주식회사 플렉서블 표시 패널 및 이를 포함하는 플렉서블 표시 장치
CN110060638B (zh) * 2019-06-04 2021-09-07 南华大学 Amoled电压编程像素电路及其驱动方法
CN110648632B (zh) * 2019-09-30 2020-12-08 京东方科技集团股份有限公司 一种显示基板及其驱动方法
US11176859B2 (en) * 2020-03-24 2021-11-16 Synaptics Incorporated Device and method for display module calibration
US20220020316A1 (en) * 2020-07-16 2022-01-20 Huayuan Semiconductor (Shenzhen) Limited Company Display Device With Two-Dimensional Shared Lines For Controlling Distributed Driver Circuits
CN111968578B (zh) * 2020-08-31 2022-07-22 合肥维信诺科技有限公司 显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7202842B2 (en) * 2003-09-17 2007-04-10 Hitachi Displays, Ltd. Display apparatus
KR100624137B1 (ko) * 2005-08-22 2006-09-13 삼성에스디아이 주식회사 유기 전계 발광 표시장치의 화소회로 및 그의 구동방법
KR20070074779A (ko) * 2006-01-10 2007-07-18 삼성전자주식회사 디스플레이장치
KR101282996B1 (ko) * 2008-11-15 2013-07-04 엘지디스플레이 주식회사 유기전계 발광 디스플레이 장치 및 그 구동방법
KR101064425B1 (ko) * 2009-01-12 2011-09-14 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR20140004460A (ko) * 2012-07-03 2014-01-13 삼성디스플레이 주식회사 표시 패널, 이를 구비하는 유기 발광 표시 장치 및 표시 패널 제조 방법
KR20140005607A (ko) * 2012-07-05 2014-01-15 삼성디스플레이 주식회사 화소 회로, 이를 구비하는 표시 패널 및 유기 발광 표시 장치
KR101963596B1 (ko) * 2012-10-05 2019-04-01 삼성디스플레이 주식회사 표시 패널, 이를 구비하는 유기 발광 표시 장치 및 표시 패널 제조 방법

Also Published As

Publication number Publication date
KR20160049940A (ko) 2016-05-10
US20160117987A1 (en) 2016-04-28
US9646542B2 (en) 2017-05-09

Similar Documents

Publication Publication Date Title
KR102242458B1 (ko) 전원 전압 강하를 보상하는 표시 장치
KR102555125B1 (ko) 표시 장치
CN105895021B (zh) 用于显示面板的耦合补偿器和包括耦合补偿器的显示装置
US9418590B2 (en) Organic light emitting display device and method of adjusting luminance of the same
KR102287821B1 (ko) 유기 발광 디스플레이 장치 및 이를 포함하는 디스플레이 시스템
KR102174323B1 (ko) 게이트 구동 회로 및 이를 포함하는 표시 장치
US20150310812A1 (en) Source driver
KR102231774B1 (ko) 전원 전압의 변동을 보상하는 표시 장치
US9786226B2 (en) Display panel module, organic light-emitting diode (OLED) display and method of driving the same
KR102560314B1 (ko) 스캔 드라이버 및 이를 포함하는 표시 장치
US10431134B2 (en) Display device having master and slave drivers and electronic device having the same
US9558693B2 (en) Display devices and electronic devices having the same
KR102536161B1 (ko) 디스플레이 장치의 스캔 드라이버 및 이를 포함하는 디스플레이 장치
KR20210028774A (ko) 스캔 드라이버 및 표시 장치
KR102458736B1 (ko) 가변 화소 블록 경계를 가지는 표시 장치
KR102492365B1 (ko) 유기 발광 표시 장치
US9165506B2 (en) Organic light emitting display device and method of driving an organic light emitting display device
KR20170049780A (ko) 화소 회로 및 이를 포함하는 유기 발광 표시 장치
CN111179856A (zh) 显示装置
US11462170B2 (en) Scan driver and display device
US20230154436A1 (en) Display device, and method of operating a display device
US9779675B2 (en) Variable gate clock generator, display device including the same and method of driving display device
KR102591535B1 (ko) 감마 전압 생성 장치 및 이를 포함하는 표시 장치
KR102383116B1 (ko) 표시 장치 및 이를 포함하는 전자 기기
KR20170036158A (ko) 화소 및 이를 포함하는 유기 발광 표시 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant