KR20140004460A - 표시 패널, 이를 구비하는 유기 발광 표시 장치 및 표시 패널 제조 방법 - Google Patents

표시 패널, 이를 구비하는 유기 발광 표시 장치 및 표시 패널 제조 방법 Download PDF

Info

Publication number
KR20140004460A
KR20140004460A KR1020120072116A KR20120072116A KR20140004460A KR 20140004460 A KR20140004460 A KR 20140004460A KR 1020120072116 A KR1020120072116 A KR 1020120072116A KR 20120072116 A KR20120072116 A KR 20120072116A KR 20140004460 A KR20140004460 A KR 20140004460A
Authority
KR
South Korea
Prior art keywords
pixels
display panel
power supply
distance
pixel groups
Prior art date
Application number
KR1020120072116A
Other languages
English (en)
Inventor
이해연
황영인
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120072116A priority Critical patent/KR20140004460A/ko
Priority to US13/892,015 priority patent/US20140009446A1/en
Publication of KR20140004460A publication Critical patent/KR20140004460A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/852—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/876—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

복수의 화소들을 구비하는 표시 패널을 제조하기 위한 유기 발광 표시 장치의 표시 패널 제조 방법은 복수의 화소들을 그룹화하여 복수의 화소 그룹들을 결정하고, 복수의 화소 그룹들과 전원 공급부 사이의 거리에 기초하여 복수의 화소 그룹들을 위한 공진 효율들을 각각 계산하며, 복수의 화소 그룹들 별로 공진 효율들을 각각 적용하여 복수의 화소들을 형성할 수 있다.

Description

표시 패널, 이를 구비하는 유기 발광 표시 장치 및 표시 패널 제조 방법 {DISPLAY PANEL, ORGANIC LIGHT EMITTING DISPLAY DEVICE HAVING THE SAME, AND METHOD OF MANUFACTURING A DISPLAY PANEL}
본 발명은 유기 발광 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 표시 패널, 이를 구비하는 유기 발광 표시 장치 및 표시 패널 제조 방법에 관한 것이다.
일반적으로, 유기 발광 표시 장치는 스스로 빛을 내는 유기 발광 다이오드를 구비하여 화상을 표시하기 때문에, 액정 표시 장치와 달리 별도의 광원을 필요로 하지 않아 상대적으로 두께와 무게가 작다는 장점이 있다. 또한, 유기 발광 표시 장치는 소비 전력, 휘도 및 응답 속도 등에서 액정 표시 장치에 비해 유리하다. 따라서, 최근에는 평판 표시 장치 중에서 유기 발광 표시 장치에 대한 연구가 활발하게 이루어지고 있다.
한편, 각 화소(pixel)에 구비되는 유기 발광 다이오드는 고전원 전압(ELVDD)과 저전원 전압(ELVSS) 사이에서 구동 트랜지스터에 의해 조절되는 전류에 기초하여 발광한다. 따라서, 각 화소에 저전원 전압(ELVSS)으로서 그라운드(ground) 전압이 인가된다고 볼 때, 인가되는 고전원 전압(ELVDD)이 큰 경우 유기 발광 다이오드의 휘도는 높아지고, 인가되는 고전원 전압(ELVDD)이 작은 경우 유기 발광 다이오드의 휘도는 낮아지게 된다.
하지만, 유기 발광 다이오드에 흐르는 전류는 고전원 전압(ELVDD) 또는 저전원 전압(ELVSS)에 의해 조절되는 것이 아니라, 각 화소에 인가되는 데이터 신호에 의해 조절되어야 하는 것이므로, 각 화소에는 동일한 고전원 전압(ELVDD)이 인가되어야 한다. 그러나, 유기 발광 표시 장치가 대형화됨에 따라 표시 패널의 사이즈가 커지기 때문에, 표시 패널 상의 위치에 따라 각 화소에 인가되는 고전원 전압(ELVDD)은 상이할 수밖에 없다.
구체적으로, 고전원 전압(ELVDD)은 전원 공급부에서 각 화소로 전원 라인을 경유하여 인가되는데, 고전원 전압(ELVDD)이 전원 라인을 경유함에 따라 소정의 전압 강하(IR-DROP)가 발생한다. 이에, 전원 공급부와 거리가 먼 화소들에는 상대적으로 낮은 고전원 전압(ELVDD)이 인가된다. 그 결과, 동일한 데이터 신호가 인가되는 경우에도, 전원 공급부와 거리가 먼 위치는 전원 공급부와 거리가 가까운 위치보다 휘도가 떨어질 수 있다.
본 발명의 일 목적은 고전원 전압이 전원 라인을 경유함에 따라 발생하는 소정의 전압 강하(IR-DROP)로 인한 휘도 불균일을 방지하는 표시 패널을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 패널을 구비함으로써, 고품질의 이미지를 표시하는 유기 발광 표시 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 상기 표시 패널을 제조하는 표시 패널 제조 방법을 제공하는 것이다.
다만, 본 발명이 해결하고자 하는 과제는 상술한 과제들에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 패널 제조 방법은 표시 패널에 구비되는 복수의 화소들을 그룹화하여 복수의 화소 그룹들을 결정하고, 상기 화소 그룹들과 전원 공급부 사이의 거리에 기초하여 상기 화소 그룹들을 위한 공진 효율들을 각각 계산하며, 상기 화소 그룹들 별로 상기 공진 효율들을 각각 적용하여 상기 화소들을 형성할 수 있다.
일 실시예에 의하면, 1개의 스캔 라인에 연결되는 상기 화소들이 하나의 화소 그룹으로 그룹화될 수 있다.
일 실시예에 의하면, k개(단, k는 2보다 크거나 같고, 스캔 라인들의 전체 개수보다 작거나 같은 정수)의 스캔 라인들에 연결되는 상기 화소들이 하나의 화소 그룹으로 그룹화될 수 있다.
일 실시예에 의하면, 상기 전원 공급부로부터 거리가 멀수록 상기 화소 그룹들의 상기 공진 효율들은 커지고, 상기 전원 공급부로부터 거리가 가까울수록 상기 화소 그룹들의 상기 공진 효율들은 작아질 수 있다.
일 실시예에 의하면, 상기 전원 공급부로부터 거리가 멀수록 상기 화소들의 버퍼층 에칭(etching) 면적이 작아지고, 상기 전원 공급부로부터 거리가 가까울수록 상기 화소들의 상기 버퍼층 에칭 면적이 커질 수 있다.
일 실시예에 의하면, 상기 화소들의 버퍼층들이 스트라이프 패턴으로 차등적으로 에칭될 수 있다.
일 실시예에 의하면, 상기 화소들의 버퍼층들이 격자 패턴으로 차등적으로 에칭될 수 있다.
일 실시예에 의하면, 상기 화소들의 버퍼층들이 다각형 패턴으로 차등적으로 에칭될 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 패널은 제 1 방향으로 형성되어 스캔 신호를 전달하는 복수의 스캔 라인들, 제 2 방향으로 형성되어 데이터 신호를 전달하는 복수의 데이터 라인들, 상기 제 1 방향 또는 상기 제 2 방향으로 형성되어 고전원 전압 및 저전원 전압을 전달하는 복수의 전원 라인들, 및 상기 스캔 라인들과 상기 데이터 라인들의 교차점에 상응하는 위치에 형성되어 복수의 화소 그룹들로 그룹화되는 복수의 화소들을 포함할 수 있다. 이 때, 상기 화소 그룹들은 상기 전원 라인들이 연결되는 전원 공급부와의 거리에 기초하여 서로 다른 공진 효율을 가질 수 있다.
일 실시예에 의하면, 1개의 스캔 라인에 연결되는 상기 화소들이 하나의 화소 그룹으로 그룹화될 수 있다.
일 실시예에 의하면, k개(단, k는 2보다 크거나 같고, 스캔 라인들의 전체 개수보다 작거나 같은 정수)의 스캔 라인들에 연결되는 상기 화소들이 하나의 화소 그룹으로 그룹화될 수 있다.
일 실시예에 의하면, 상기 전원 공급부로부터 거리가 멀수록 상기 화소 그룹들의 상기 공진 효율들은 커지고, 상기 전원 공급부로부터 거리가 가까울수록 상기 화소 그룹들의 상기 공진 효율들은 작아질 수 있다.
일 실시예에 의하면, 상기 전원 공급부로부터 거리가 멀수록 상기 화소들의 버퍼층 에칭 면적이 작아지고, 상기 전원 공급부로부터 거리가 가까울수록 상기 화소들의 상기 버퍼층 에칭 면적이 커질 수 있다.
본 발명의 또 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 유기 발광 표시 장치는 복수의 화소들을 구비하는 표시 패널, 상기 화소들에 스캔 신호를 제공하는 스캔 구동부, 상기 화소들에 데이터 신호를 제공하는 데이터 구동부, 상기 화소들에 고전원 전압 및 저전원 전압을 제공하는 전원 공급부, 및 상기 스캔 구동부, 상기 데이터 구동부 및 상기 전원 공급부를 제어하는 타이밍 제어부를 포함할 수 있다. 이 때, 상기 화소들은 복수의 화소 그룹들로 그룹화되며, 상기 화소 그룹들은 상기 전원 공급부와의 거리에 기초하여 서로 다른 공진 효율을 가질 수 있다.
일 실시예에 의하면, 1개의 스캔 라인에 연결되는 상기 화소들이 하나의 화소 그룹으로 그룹화될 수 있다.
일 실시예에 의하면, k개(단, k는 2보다 크거나 같고, 스캔 라인들의 전체 개수보다 작거나 같은 정수)의 스캔 라인들에 연결되는 상기 화소들이 하나의 화소 그룹으로 그룹화될 수 있다.
일 실시예에 의하면, 상기 전원 공급부로부터 거리가 멀수록 상기 화소 그룹들의 상기 공진 효율들은 커지고, 상기 전원 공급부로부터 거리가 가까울수록 상기 화소 그룹들의 상기 공진 효율들은 작아질 수 있다.
일 실시예에 의하면, 상기 표시 패널의 상단부와 하단부에서 상기 고전원 전압과 상기 저전원 전압이 입력되고, 상기 표시 패널의 중앙부로 갈수록 상기 화소 그룹들의 상기 공진 효율들이 커질 수 있다.
일 실시예에 의하면, 상기 표시 패널의 상단부에서 상기 고전원 전압과 상기 저전원 전압이 입력되면, 상기 표시 패널의 하단부로 갈수록 상기 화소 그룹들의 상기 공진 효율들이 커질 수 있다. 또한, 상기 표시 패널의 상기 하단부에서 상기 고전원 전압과 상기 저전원 전압이 입력되면, 상기 표시 패널의 상기 상단부로 갈수록 상기 화소 그룹들의 상기 공진 효율들이 커질 수 있다.
일 실시예에 의하면, 상기 전원 공급부로부터 거리가 멀수록 상기 화소들의 버퍼층 에칭 면적이 작아지고, 상기 전원 공급부로부터 거리가 가까울수록 상기 화소들의 상기 버퍼층 에칭 면적이 커질 수 있다.
본 발명의 실시예들에 따른 표시 패널은 전원 공급부와의 거리가 멀수록 화소들의 공진 효율을 높이고, 전원 공급부와의 거리가 가까울수록 화소들의 공진 효율을 낮춤으로써, 휘도 균일성을 개선시킬 수 있다.
본 발명의 실시예들에 따른 유기 발광 표시 장치는 상기 표시 패널을 구비함으로써, 고품질의 이미지를 표시할 수 있다.
본 발명의 실시예들에 따른 표시 패널 제조 방법은 전원 공급부와의 거리가 멀수록 화소들의 공진 효율을 높이고, 전원 공급부와의 거리가 가까울수록 화소들의 공진 효율을 낮춤으로써, 개선된 휘도 균일성을 갖는 표시 패널을 제조할 수 있다.
다만, 본 발명의 효과는 이에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 패널 제조 방법을 나타내는 순서도이다.
도 2는 도 1의 표시 패널 제조 방법에 의해 제조되는 표시 패널의 일 예를 나타내는 도면이다.
도 3은 도 1의 표시 패널 제조 방법에 의해 제조되는 표시 패널의 다른 예를 나타내는 도면이다.
도 4는 도 1의 표시 패널 제조 방법에 의해 제조되는 표시 패널에서 휘도 균일성이 개선되는 원리를 설명하기 위한 그래프이다.
도 5는 도 1의 표시 패널 제조 방법이 화소들에 공진 구조를 형성시키는 일 예를 나타내는 순서도이다.
도 6은 도 1의 표시 패널 제조 방법에 의하여 화소들에 스트라이프 패턴으로 공진 구조가 형성되는 일 예를 나타내는 도면이다.
도 7은 도 1의 표시 패널 제조 방법에 의하여 화소들에 격자 패턴으로 공진 구조가 형성되는 일 예를 나타내는 도면이다.
도 8은 도 1의 표시 패널 제조 방법에 의하여 화소들에 다각형 패턴으로 공진 구조가 형성되는 일 예를 나타내는 도면이다.
도 9는 도 1의 표시 패널 제조 방법에 의해 제조되는 표시 패널이 선형 형태의 공진 효율을 갖는 경우를 나타내는 그래프이다.
도 10은 도 1의 표시 패널 제조 방법에 의해 제조되는 표시 패널이 계단 형태의 공진 효율을 갖는 경우를 나타내는 그래프이다.
도 11은 본 발명의 실시예들에 따른 유기 발광 표시 장치를 나타내는 블록도이다.
도 12는 도 11의 유기 발광 표시 장치를 구비하는 전자 기기를 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 표시 패널 제조 방법을 나타내는 순서도이고, 도 2는 도 1의 표시 패널 제조 방법에 의해 제조되는 표시 패널의 일 예를 나타내는 도면이며, 도 3은 도 1의 표시 패널 제조 방법에 의해 제조되는 표시 패널의 다른 예를 나타내는 도면이다.
도 1 내지 도 3을 참조하면, 도 1의 표시 패널 제조 방법은 화소(pixel)들을 그룹화하여 화소 그룹들을 결정(Step S120)하고, 화소 그룹들과 전원 공급부 사이의 거리에 기초하여 화소 그룹들을 위한 공진 효율들을 각각 계산(Step S140)하며, 화소 그룹들 별로 공진 효율들을 각각 적용하여 화소들을 형성(Step S160)할 수 있다.
일반적으로, 고전원 전압(ELVDD)은 전원 공급부에서 각 화소로 전원 라인을 경유하여 인가되는데, 고전원 전압(ELVDD)이 전원 라인을 경유함에 따라 소정의 전압 강하가 발생한다. 이에, 전원 공급부와 거리가 먼 화소들에는 상대적으로 낮은 고전원 전압(ELVDD)이 인가된다. 유기 발광 표시 장치에서 각 화소의 구동 트랜지스터는 정전류원 또는 정전압원으로 동작하기 때문에, 전압 강하된 고전원 전압(ELVDD)은 휘도 저하로 나타나게 된다. 즉, 동일한 데이터 신호가 인가되는 경우에도, 전원 공급부와 거리가 먼 위치는 전원 공급부와 거리가 가까운 위치보다 휘도가 저하되는 것이다. 예를 들어, 표시 패널의 하단부에서 고전원 전압(ELVDD)이 인가되는 경우에는, 표시 패널의 상단부로 갈수록 고전원 전압(ELVDD)의 전압 강하가 커지게 되고, 그에 따라 발광 전류(즉, 유기 발광 다이오드로 흐르는 전류)가 감소되어 휘도가 저하될 수 있다. 마찬가지로, 표시 패널의 상단부와 하단부에서 고전원 전압(ELVDD)이 인가되는 경우에는, 표시 패널의 중앙부로 갈수록 고전원 전압(ELVDD)의 전압 강하가 커지게 되고, 그에 따라 발광 전류가 감소되어 휘도가 저하될 수 있다. 이와 같이, 고전원 전압(ELVDD)의 전압 강하에 기인하여 표시 패널의 휘도 불균일이 발생하게 되며, 이러한 휘도 불균일은 표시 패널이 대형화될수록 심각해지고 있다. 이에, 도 1의 표시 패널 제조 방법은 표시 패널에 위치하는 화소들(또는, 화소 그룹들)을 전원 공급부와의 거리에 기초하여 서로 다른 공진 효율을 갖도록 함으로써 표시 패널의 휘도 균일성을 개선시킬 수 있다. 이하, 도 1의 표시 패널 제조 방법에 대하여 상세하게 설명하기로 한다.
도 1의 표시 패널 제조 방법은 화소들을 그룹화하여 화소 그룹들을 결정(Step S120)할 수 있다. 도 2 및 도 3에 도시된 바와 같이, 표시 패널(100)의 상단부와 하단부에서 전원 전압들(ELVDD/ELVSS)이 인가되거나 또는 표시 패널(100)의 상단부 또는 하단부에서 전원 전압들(ELVDD/ELVSS)이 인가될 수 있다. 다시 말하면, 전원 전압들(ELVDD/ELVSS)이 인가되는 복수의 전원 라인들은 복수의 데이터 라인들에 평행할 수 있고, 복수의 스캔 라인들에 수직일 수 있다. 따라서, 도 1의 표시 패널 제조 방법은 화소들을 그룹화하여 화소 그룹들을 결정함에 있어서, 스캔 라인을 기준으로 화소 그룹들을 결정할 수 있다. 일 실시예에서, 도 1의 표시 패널 제조 방법은 1개의 스캔 라인에 연결되는 화소들을 하나의 화소 그룹으로 그룹화할 수 있다. 예를 들어, FHD(full high definition) 해상도(1920x1080)인 표시 패널에서 1개 스캔 라인 단위로 그룹화되기 때문에, 1080개의 화소 그룹들이 결정될 수 있다. 이 경우, 화소들이 스캔 라인마다 서로 다른 공진 효율로 형성되기 때문에, 표시 패널(100, 200)은 선형 형태의 공진 효율을 가질 수 있다. 다른 실시예에서, 도 1의 표시 패널 제조 방법은 k개(단, k는 2보다 크거나 같고, 스캔 라인들의 전체 개수보다 작거나 같은 정수)의 스캔 라인들에 연결되는 화소들을 하나의 화소 그룹으로 그룹화할 수 있다. 예를 들어, FHD 해상도(1920x1080)인 표시 패널에서 10개 스캔 라인 단위로 그룹화한다면, 108개의 화소 그룹들이 결정될 수 있다. 이 경우, 화소들이 복수의 스캔 라인들마다 서로 다른 공진 효율로 형성되기 때문에, 표시 패널(100, 200)은 계단 형태의 공진 효율을 가질 수 있다. 다만, 도 2 및 도 3에서는 설명의 편의를 위하여 표시 패널(100, 200)이 계단 형태의 공진 효율을 갖는 것으로 도시되어 있다.
이후, 도 1의 표시 패널 제조 방법은 화소 그룹들과 전원 공급부 사이의 거리에 기초하여 화소 그룹들을 위한 공진 효율들을 각각 계산(Step S140)할 수 있다. 상술한 바와 같이, 전원 공급부로부터 거리가 멀수록 고전원 전압(ELVDD)의 전압 강하가 커지게 되고, 그에 따라 발광 전류가 감소되어 휘도가 저하되는 것이므로, 도 1의 표시 패널 제조 방법은 전원 공급부로부터 거리가 멀수록 화소 그룹들의 공진 효율들을 높이고, 전원 공급부로부터 거리가 가까울수록 화소 그룹들의 공진 효율들은 낮출 수 있다. 이를 위하여, 도 1의 표시 패널 제조 방법은 전원 공급부로부터 거리가 멀수록 화소들의 버퍼층 에칭 면적을 작게 하고, 전원 공급부로부터 거리가 가까울수록 화소들의 버퍼층 에칭 면적을 크게 할 수 있다. 이를 위하여, 도 1의 표시 패널 제조 방법은 화소들의 버퍼층들을 스트라이프 패턴, 격자 패턴, 다각형 패턴 등으로 차등적으로 에칭(etching)할 수 있으나 그에 한정되지는 않는다. 한편, 이에 대해서는 도 5 내지 도 8을 참조하여 자세하게 후술하기로 한다. 상술한 바와 같이, 도 1의 표시 패널 제조 방법이 1개의 스캔 라인에 연결되는 화소들을 하나의 화소 그룹으로 그룹화하는 경우, 표시 패널(100, 200)은 선형 형태의 공진 효율을 가질 수 있다. 반면에, 도 1의 표시 패널 제조 방법이 k개(단, k는 2보다 크거나 같고, 스캔 라인들의 전체 개수보다 작거나 같은 정수)의 스캔 라인들에 연결되는 화소들을 하나의 화소 그룹으로 그룹화하는 경우, 표시 패널(100, 200)은 도 2 및 도 3에 도시된 바와 같이 계단 형태의 공진 효율을 가질 수 있다.
화소 그룹들과 전원 공급부 사이의 거리에 기초하여 화소 그룹들을 위한 공진 효율들이 각각 계산되면, 도 1의 표시 패널 제조 방법은 화소 그룹들 별로 공진 효율들을 각각 적용하여 화소들을 형성(Step S160)할 수 있다. 도 2는 전원 전압들(ELVDD/ELVSS)이 표시 패널(100)의 상단부와 하단부에서 연성 회로 기판(EL_FPC) 등을 통하여 인가되는 것을 보여주고 있다. 이 때, 표시 패널(100)의 중앙부로 갈수록 고전원 전압(ELVDD)의 전압 강하가 커지게 되고, 그에 따라 발광 전류가 감소되어 휘도가 저하되므로, 도 1의 표시 패널 제조 방법은 표시 패널(100)의 중앙부로 갈수록 화소 그룹들의 공진 효율들이 커지게 할 수 있다. 도 2의 표시 패널(100)에는 복수의 스캔 라인들에 연결된 화소들이 5개의 화소 그룹들로 그룹화되어 있다. 그러므로, 도 1의 표시 패널 제조 방법에 의하여 표시 패널(100)은 낮은 공진 효율을 갖도록 형성된 화소 그룹(WR), 중간 공진 효율을 갖도록 형성된 화소 그룹(MR) 및 높은 공진 효율을 갖도록 형성된 화소 그룹(SR)을 포함할 수 있다. 반면에, 도 3은 전원 전압들(ELVDD/ELVSS)이 표시 패널(200)의 하단부에서 연성 회로 기판(EL_FPC) 등을 통하여 인가되는 것을 보여주고 있다. 이 때, 표시 패널(200)의 상단부로 갈수록 고전원 전압(ELVDD)의 전압 강하가 커지게 되고, 그에 따라 발광 전류가 감소되어 휘도가 저하되므로, 도 1의 표시 패널 제조 방법은 표시 패널(200)의 상단부로 갈수록 화소 그룹들의 공진 효율들이 커지게 할 수 있다. 도 3의 표시 패널(200)에는 복수의 스캔 라인들에 연결된 화소들이 5개의 화소 그룹들로 그룹화되어 있다. 그러므로, 도 1의 표시 패널 제조 방법에 의하여 표시 패널(200)은 가장 낮은 공진 효율을 갖도록 형성된 화소 그룹(WR), 낮은 공진 효율을 갖도록 형성된 화소 그룹(MWR), 중간 공진 효율을 갖도록 형성된 화소 그룹(MR), 높은 공진 효율을 갖도록 형성된 화소 그룹(MSR) 및 가장 높은 공진 효율을 갖도록 형성된 화소 그룹(SR)을 포함할 수 있다.
이와 같이, 도 1의 표시 패널 제조 방법은 전원 공급부와의 거리가 멀수록 화소들의 공진 효율을 높이고, 전원 공급부와의 거리가 가까울수록 화소들의 공진 효율을 낮춤으로써, 개선된 휘도 균일성을 갖는 표시 패널(100, 200)을 제조할 수 있다. 그 결과, 도 1의 표시 패널 제조 방법에 의해 제조되는 표시 패널(100, 200)은 표시 패널(100, 200) 상의 위치에 따라 고전원 전압(ELVDD)의 전압 강하가 발생하더라도, 고전원 전압(ELVDD)의 전압 강하에 기인한 발광 전류(즉, 유기 발광 다이오드로 흐르는 전류)의 감소를 공진 효율로 보상함으로써, 휘도 불균일을 방지할 수 있다. 이에, 도 1의 표시 패널 제조 방법에 의해 제조되는 표시 패널(100, 200)을 구비한 유기 발광 표시 장치는 고품질의 이미지를 표시할 수 있다. 특히, 도 1의 표시 패널 제조 방법은 전원 공급부로부터 거리가 멀수록 화소들의 버퍼층 에칭 면적을 작게(즉, 강공진 구조를 형성함) 하고 전원 공급부로부터 거리가 가까울수록 화소들의 버퍼층 에칭 면적을 크게(즉, 약공진 구조를 형성함) 하는 방식으로 화소들의 공진 효율을 조절하기 때문에, 표시 패널(100, 200)을 간단한 제조 공정 및 낮은 제조 비용으로 제조할 수 있다. 따라서, 도 1의 표시 패널 제조 방법은 표시 패널(100, 200)의 대형화 및 양산화에 유리하다.
도 4는 도 1의 표시 패널 제조 방법에 의해 제조되는 표시 패널에서 휘도 균일성이 개선되는 원리를 설명하기 위한 그래프이다.
도 4를 참조하면, 낮은 공진 효율을 갖도록 형성된 화소들의 발광 전류-휘도 특성을 나타내는 제 1 그래프(CP), 중간 공진 효율을 갖도록 형성된 화소들의 발광 전류-휘도 특성을 나타내는 제 2 그래프(MP) 및 강한 공진 효율을 갖도록 형성된 화소들의 발광 전류-휘도 특성을 나타내는 제 3 그래프(WP)가 도시되어 있다.
상술한 바와 같이, 전원 공급부로부터 거리가 멀수록 고전원 전압(ELVDD)의 전압 강하가 커지게 되고, 그에 따라 발광 전류가 감소되어 휘도가 저하되는 것이므로, 도 1의 표시 패널 제조 방법은 전원 공급부로부터 거리가 멀수록 화소 그룹들의 공진 효율들을 높이고, 전원 공급부로부터 거리가 가까울수록 화소 그룹들의 공진 효율들은 낮출 수 있다. 즉, 제 1 그래프(CP)는 전원 공급부로부터 가까운 거리의 화소들의 발광 전류-휘도 특성이고, 제 2 그래프(MP)는 전원 공급부로부터 중간 거리의 화소들의 발광 전류-휘도 특성이며, 제 3 그래프(WP)는 전원 공급부로부터 먼 거리의 화소들의 발광 전류-휘도 특성이다. 구체적으로, 전원 공급부로부터 가까운 거리의 화소들에는 고전원 전압(ELVDD)의 전압 강하가 상대적으로 적어 큰 발광 전류(CI)가 흐른다. 그러나, 전원 공급부로부터 가까운 거리의 화소들은 공진 효율이 낮기 때문에 목표 휘도(TL)를 출력할 수 있다. 반면에, 전원 공급부로부터 먼 거리의 화소들에는 고전원 전압(ELVDD)의 전압 강하가 상대적으로 커서 작은 발광 전류(WI)가 흐른다. 그러나, 전원 공급부로부터 먼 거리의 화소들은 공진 효율이 크기 때문에 목표 휘도(TL)를 출력할 수 있다. 나아가, 전원 공급부로부터 중간 거리의 화소들에는 큰 발광 전류(CI)와 작은 발광 전류(WI) 사이의 발광 전류(MI)가 흐른다. 이 때, 전원 공급부로부터 중간 거리의 화소들도 같은 이유로 목표 휘도(TL)를 출력할 수 있다. 이와 같이, 도 1의 표시 패널 제조 방법은 전원 공급부와의 거리에 따라 발생하는 전압 강하에 기인한 발광 전류의 감소를, 전원 공급부와의 거리가 멀수록 화소들의 공진 효율을 높이고 전원 공급부와의 거리가 가까울수록 화소들의 공진 효율을 낮춤으로써, 효율적으로 보상할 수 있다. 그 결과, 도 1의 표시 패널 제조 방법에 의해 제조되는 표시 패널(100, 200)은 개선된 휘도 균일성을 가질 수 있다.
도 5는 도 1의 표시 패널 제조 방법이 화소들에 공진 구조를 형성시키는 일 예를 나타내는 순서도이다.
도 5를 참조하면, 도 1의 표시 패널 제조 방법은 화소들의 버퍼층들의 두께를 강공진 조건으로 설정(Step S220)하고, 전원 공급부와의 거리에 기초하여 화소들의 버퍼층들을 차등적으로 에칭(etching)(Step S240)할 수 있다. 그 결과, 전원 공급부와의 거리에 따라 화소들의 버퍼층 에칭 면적이 상이해져서, 화소들의 공진 효율이 상이해질 수 있다. 다만, 상기에서 화소들의 버퍼층 에칭 면적이라고 명명하였으나, 화소들에서 공진에 의해 발광하는 영역은 개구부들이므로, 화소들의 개구부들의 버퍼층 에칭 면적으로 이해하여야 할 것이다.
구체적으로, 도 1의 표시 패널 제조 방법은 화소들의 버퍼층들의 두께를 강공진 조건으로 설정(Step S220)할 수 있다. 한편, 버퍼층은 트랜지스터들이 형성되기 이전에 기판 상에 형성되는 층으로서, 화소의 개구부에 대응되는 버퍼층의 두께에 따라 공진 효율이 달라질 수 있다. 그러므로, 화소들을 버퍼층들의 두께를 강공진 조건으로 설정함으로써, 화소들의 버퍼층들에 대한 에칭에 의하여 약공진 조건이 발현될 수 있도록 한다. 그 결과, 화소들의 버퍼층 에칭 면적이 작을수록 강공진 조건이 되고, 화소들의 버퍼층 에칭 면적이 클수록 강공진 조건이 될 수 있다. 이 때, 전원 공급부로부터 거리가 멀수록 화소 그룹들의 공진 효율들이 커지고, 전원 공급부로부터 거리가 가까울수록 화소 그룹들의 공진 효율들이 작아져야 하므로, 전원 공급부로부터 거리가 멀수록 화소들의 버퍼층 에칭 면적을 작게 하고, 전원 공급부로부터 거리가 가까울수록 화소들의 버퍼층 에칭 면적은 크게 할 수 있다. 한편, 화소의 개구부에서 공진이 일어나는 파장은 광색에 따라 달라질 수 있다. 따라서, 레드(R)에 상응하는 화소들, 그린(G)에 상응하는 화소들 및 블루(B)에 상응하는 화소들은 서로 다른 강공진 조건을 가지므로, 강공진 조건으로 설정되는 버퍼층들의 두께도 상이할 수 있다.
이후, 도 1의 표시 패널 제조 방법은 전원 공급부와의 거리에 기초하여 화소들의 버퍼층들을 차등적으로 에칭(Step S240)할 수 있다. 즉, 화소 그룹들마다 강공진 구조와 약공진 구조의 면적비를 상이하게 할 수 있다. 일 실시예에서, 도 1의 표시 패널 제조 방법은 화소들의 버퍼층들을 스트라이프 패턴으로 차등적으로 에칭할 수 있다. 다른 실시예에서, 도 1의 표시 패널 제조 방법은 화소들의 버퍼층들을 격자 패턴으로 차등적으로 에칭할 수 있다. 또 다른 실시예에서, 도 1의 표시 패널 제조 방법은 화소들의 버퍼층들을 다각형 패턴으로 차등적으로 에칭할 수 있다. 이를 위하여, 도 1의 표시 패널 제조 방법은 기판 상부에 버퍼층을 형성하고, 상기 버퍼층 상부에 포토레지스트층을 도포하며, 상기 패턴(즉, 스트라이프 패턴, 격자 패턴, 다각형 패턴 등) 형태의 포토 마스크를 이용하여 상기 포토레지스트층을 노광시킨 후, 상기 버퍼층에 대한 에칭을 수행할 수 있다. 다만, 이것은 하나의 예시로서 본 발명이 상기 공정으로 한정되는 것은 아니다. 이 때, 전원 공급부로부터 거리가 멀수록 화소들의 버퍼층 에칭 면적을 작게 하고, 전원 공급부로부터 거리가 가까울수록 화소들의 버퍼층 에칭 면적을 크게 함으로써, 화소들의 공진 효율을 조절할 수 있다.
도 6은 도 1의 표시 패널 제조 방법에 의하여 화소들에 스트라이프 패턴으로 공진 구조가 형성되는 일 예를 나타내는 도면이다.
도 6을 참조하면, 도 1의 표시 패널 제조 방법은 표시 패널에 구비되는 화소들(310, 320, 330, 340)에 대하여 개구부들(311, 321, 331, 341)의 버퍼층들을 전원 공급부와의 거리에 기초하여 스트라이프 패턴으로 차등적으로 에칭할 수 있다. 구체적으로, 전원 공급부로부터 거리가 멀수록 화소들의 공진 효율들은 커지고, 전원 공급부로부터 거리가 가까울수록 화소들의 공진 효율들은 작아져야 하므로, 도 1의 표시 패널 제조 방법은 화소들(310, 320, 330, 340)에 대하여 개구부들(311, 321, 331, 341)의 버퍼층들을 스트라이프 패턴으로 에칭하되, 전원 공급부로부터 거리가 가까울수록 화소들(310, 320, 330, 340)의 버퍼층 에칭 면적을 작게(즉, 강공진 구조를 형성함) 하고, 전원 공급부로부터 거리가 가까울수록 화소들(310, 320, 330, 340)의 버퍼층 에칭 면적을 크게(즉, 약공진 구조를 형성함) 할 수 있다. 즉, 도 6에서 화소들(310, 320, 330, 340)은 서로 다른 화소 그룹들에 속하는 것임을 알 수 있다. 이 때, 제 1 화소(310)와 같은 화소 그룹에 속하는 화소들은 제 1 화소(310)와 동일한 버퍼층 에칭 면적을 갖고, 제 2 화소(320)와 같은 화소 그룹에 속하는 화소들은 제 2 화소(320)와 동일한 버퍼층 에칭 면적을 가지며, 제 3 화소(330)와 같은 화소 그룹에 속하는 화소들은 제 3 화소(330)와 동일한 버퍼층 에칭 면적을 갖고, 제 4 화소(340)와 같은 화소 그룹에 속하는 화소들은 제 4 화소(340)와 동일한 버퍼층 에칭 면적을 갖는다. 한편, 화소 그룹은 스캔 라인을 기준으로 결정될 수 있는데, 화소 그룹은 단일 스캔 라인을 포함할 수도 있고, 복수의 스캔 라인들(예를 들어, 10개, 20개, 30개, 40개 등)을 포함할 수도 있다. 이와 같이, 도 1의 표시 패널 제조 방법은 표시 패널 상의 위치에 따라 고전원 전압(ELVDD)의 전압 강하가 발생하더라도, 고전원 전압(ELVDD)의 전압 강하에 기인한 발광 전류의 감소를 공진 효율로 보상하므로, 표시 패널의 휘도 균일성을 개선할 수 있다. 한편, 화소들(310, 320, 330, 340)에서 공진에 의해 발광하는 영역은 개구부들(311, 321, 331, 341)이므로, 실질적으로 화소들(310, 320, 330, 340)의 버퍼층 에칭 면적은 화소들(310, 320, 330, 340)의 개구부들(311, 321, 331, 341)의 버퍼층 에칭 면적으로 이해하여야 할 것이다.
도 7은 도 1의 표시 패널 제조 방법에 의하여 화소들에 격자 패턴으로 공진 구조가 형성되는 일 예를 나타내는 도면이다.
도 7을 참조하면, 도 1의 표시 패널 제조 방법은 표시 패널에 구비되는 화소들(410, 420, 430, 440)에 대하여 개구부들(411, 421, 431, 441)의 버퍼층들을 전원 공급부와의 거리에 기초하여 격자 패턴으로 차등적으로 에칭할 수 있다. 구체적으로, 전원 공급부로부터 거리가 멀수록 화소들의 공진 효율들은 커지고, 전원 공급부로부터 거리가 가까울수록 화소들의 공진 효율들은 작아져야 하므로, 도 1의 표시 패널 제조 방법은 화소들(410, 420, 430, 440)에 대하여 개구부들(411, 421, 431, 441)의 버퍼층들을 격자 패턴으로 에칭하되, 전원 공급부로부터 거리가 가까울수록 화소들(410, 420, 430, 440)의 버퍼층 에칭 면적을 작게(즉, 강공진 구조를 형성함) 하고, 전원 공급부로부터 거리가 가까울수록 화소들(410, 420, 430, 440)의 버퍼층 에칭 면적을 크게(즉, 약공진 구조를 형성함) 할 수 있다. 즉, 도 7에서 화소들(410, 420, 430, 440)은 서로 다른 화소 그룹들에 속하는 것임을 알 수 있다. 이 때, 제 1 화소(410)와 같은 화소 그룹에 속하는 화소들은 제 1 화소(410)와 동일한 버퍼층 에칭 면적을 갖고, 제 2 화소(420)와 같은 화소 그룹에 속하는 화소들은 제 2 화소(420)와 동일한 버퍼층 에칭 면적을 가지며, 제 3 화소(430)와 같은 화소 그룹에 속하는 화소들은 제 3 화소(430)와 동일한 버퍼층 에칭 면적을 갖고, 제 4 화소(440)와 같은 화소 그룹에 속하는 화소들은 제 4 화소(440)와 동일한 버퍼층 에칭 면적을 갖는다. 한편, 화소 그룹은 스캔 라인을 기준으로 결정될 수 있는데, 화소 그룹은 단일 스캔 라인을 포함할 수도 있고, 복수의 스캔 라인들(예를 들어, 10개, 20개, 30개, 40개 등)을 포함할 수도 있다. 이와 같이, 도 1의 표시 패널 제조 방법은 표시 패널 상의 위치에 따라 고전원 전압(ELVDD)의 전압 강하가 발생하더라도, 고전원 전압(ELVDD)의 전압 강하에 기인한 발광 전류의 감소를 공진 효율로 보상하므로, 표시 패널의 휘도 균일성을 개선할 수 있다. 한편, 화소들(410, 420, 430, 440)에서 공진에 의해 발광하는 영역은 개구부들(411, 421, 431, 441)이므로, 실질적으로 화소들(410, 420, 430, 440)의 버퍼층 에칭 면적은 화소들(410, 420, 430, 440)의 개구부들(411, 421, 431, 441)의 버퍼층 에칭 면적으로 이해하여야 할 것이다.
도 8은 도 1의 표시 패널 제조 방법에 의하여 화소들에 다각형 패턴으로 공진 구조가 형성되는 일 예를 나타내는 도면이다.
도 8을 참조하면, 도 1의 표시 패널 제조 방법은 표시 패널에 구비되는 화소들(510, 520, 530, 540)에 대하여 개구부들(511, 521, 531, 541)의 버퍼층들을 전원 공급부와의 거리에 기초하여 다각형 패턴으로 차등적으로 에칭할 수 있다. 구체적으로, 전원 공급부로부터 거리가 멀수록 화소들의 공진 효율들은 커지고, 전원 공급부로부터 거리가 가까울수록 화소들의 공진 효율들은 작아져야 하므로, 도 1의 표시 패널 제조 방법은 화소들(510, 520, 530, 540)에 대하여 개구부들(511, 521, 531, 541)의 버퍼층들을 다각형 패턴으로 에칭하되, 전원 공급부로부터 거리가 가까울수록 화소들(510, 520, 530, 540)의 버퍼층 에칭 면적을 작게(즉, 강공진 구조를 형성함) 하고, 전원 공급부로부터 거리가 가까울수록 화소들(510, 520, 530, 540)의 버퍼층 에칭 면적을 크게(즉, 약공진 구조를 형성함) 할 수 있다. 즉, 도 8에서 화소들(510, 520, 530, 540)은 서로 다른 화소 그룹들에 속하는 것임을 알 수 있다. 이 때, 제 1 화소(510)와 같은 화소 그룹에 속하는 화소들은 제 1 화소(510)와 동일한 버퍼층 에칭 면적을 갖고, 제 2 화소(520)와 같은 화소 그룹에 속하는 화소들은 제 2 화소(520)와 동일한 버퍼층 에칭 면적을 가지며, 제 3 화소(530)와 같은 화소 그룹에 속하는 화소들은 제 3 화소(530)와 동일한 버퍼층 에칭 면적을 갖고, 제 4 화소(540)와 같은 화소 그룹에 속하는 화소들은 제 4 화소(540)와 동일한 버퍼층 에칭 면적을 갖는다. 한편, 화소 그룹은 스캔 라인을 기준으로 결정될 수 있는데, 화소 그룹은 단일 스캔 라인을 포함할 수도 있고, 복수의 스캔 라인들(예를 들어, 10개, 20개, 30개, 40개 등)을 포함할 수도 있다. 이와 같이, 도 1의 표시 패널 제조 방법은 표시 패널 상의 위치에 따라 고전원 전압(ELVDD)의 전압 강하가 발생하더라도, 고전원 전압(ELVDD)의 전압 강하에 기인한 발광 전류의 감소를 공진 효율로 보상하므로, 표시 패널의 휘도 균일성을 개선할 수 있다. 한편, 화소들(510, 520, 530, 540)에서 공진에 의해 발광하는 영역은 개구부들(511, 521, 531, 541)이므로, 실질적으로 화소들(510, 520, 530, 540)의 버퍼층 에칭 면적은 화소들(510, 520, 530, 540)의 개구부들(511, 521, 531, 541)의 버퍼층 에칭 면적으로 이해하여야 할 것이다.
도 9는 도 1의 표시 패널 제조 방법에 의해 제조되는 표시 패널이 선형 형태의 공진 효율을 갖는 경우를 나타내는 그래프이고, 도 10은 도 1의 표시 패널 제조 방법에 의해 제조되는 표시 패널이 계단 형태의 공진 효율을 갖는 경우를 나타내는 그래프이다.
도 9 및 도 10을 참조하면, 표시 패널 상에서 화소 그룹들 각각이 전원 공급부와의 거리(DISTANCE)에 따라 서로 다른 공진 효율(RESONANCE EFFICIENCY)을 갖는 것이 도시되어 있다. 상술한 바와 같이, 도 1의 표시 패널 제조 방법은 전원 공급부로부터 거리가 멀수록 화소 그룹들의 공진 효율들을 높이고, 전원 공급부로부터 거리가 가까울수록 화소 그룹들의 공진 효율들은 낮출 수 있다. 이 때, 도 1의 표시 패널 제조 방법은 화소들을 그룹화하여 화소 그룹들을 결정함에 있어서, 스캔 라인을 기준으로 화소 그룹들을 결정할 수 있다.
일 실시예에서, 도 1의 표시 패널 제조 방법은 1개의 스캔 라인에 연결되는 화소들을 하나의 화소 그룹으로 그룹화할 수 있다. 예를 들어, FHD 해상도(1920x1080)인 표시 패널에서 1개 스캔 라인 단위로 그룹화되기 때문에, 1080개의 화소 그룹들이 결정될 수 있다. 이 경우, 도 9에 도시된 바와 같이, 화소들이 스캔 라인마다 서로 다른 공진 효율로 형성되기 때문에, 표시 패널은 선형 형태의 공진 효율을 가질 수 있다. 다른 실시예에서, 도 1의 표시 패널 제조 방법은 k개(단, k는 2보다 크거나 같고, 스캔 라인들의 전체 개수보다 작거나 같은 정수)의 스캔 라인들에 연결되는 화소들을 하나의 화소 그룹으로 그룹화할 수 있다. 예를 들어, FHD 해상도(1920x1080)인 표시 패널에서 10개 스캔 라인 단위로 그룹화한다면, 108개의 화소 그룹들이 결정될 수 있다. 이 경우, 도 10에 도시된 바와 같이, 화소들이 복수의 스캔 라인들마다 서로 다른 공진 효율로 형성되기 때문에, 표시 패널은 계단 형태의 공진 효율을 가질 수 있다. 한편, 도 9에 도시된 바와 같이, 1개의 스캔 라인에 연결되는 화소들이 하나의 화소 그룹으로 그룹화되는 경우, 고전원 전압(ELVDD)의 전압 강하에 기인한 발광 전류의 감소를 공진 효율로 정밀하게 보상할 수 있으나, 화소들의 버퍼층들을 에칭하기 위한 제조 공정 등이 상대적으로 복잡해질 수 있다. 반면에, 도 10에 도시된 바와 같이, 복수의 스캔 라인들에 연결되는 화소들이 하나의 화소 그룹으로 그룹화되는 경우, 화소들의 버퍼층들을 에칭하기 위한 제조 공정 등이 상대적으로 간단해질 수 있으나, 고전원 전압(ELVDD)의 전압 강하에 기인한 발광 전류의 감소를 공진 효율로 정밀하게 보상할 수 없다. 따라서, 상기 트레이드-오프(trade-off) 관계를 고려하여 화소 그룹들이 적절하게 결정될 필요가 있다.
도 11은 본 발명의 실시예들에 따른 유기 발광 표시 장치를 나타내는 블록도이다.
도 11을 참조하면, 유기 발광 표시 장치(600)는 표시 패널(610), 스캔 구동부(620), 데이터 구동부(630), 전원 공급부(640) 및 타이밍 제어부(650)를 포함할 수 있다.
표시 패널(610)은 복수의 화소들(미도시)을 포함할 수 있다. 구체적으로, 표시 패널(610) 내에는 제 1 방향(예를 들어, 도 11에서는 X축 방향)으로 형성되어 스캔 신호를 전달하는 복수의 스캔 라인들(SL1, ..., SLn), 제 2 방향(예를 들어, 도 11에서는 Y축 방향)으로 형성되어 데이터 신호를 전달하는 복수의 데이터 라인들(DL1, ..., DLm), 제 1 방향 또는 제 2 방향으로 형성되어 고전원 전압(ELVDD) 및 저전원 전압(ELVSS)을 전달하는 복수의 전원 라인들, 및 스캔 라인들(SL1, ..., SLn)과 데이터 라인들(DL1, ..., DLm)의 교차점에 상응하는 위치에 형성되어 복수의 화소 그룹들로 그룹화되는 복수의 화소들을 포함할 수 있다. 이 때, 화소 그룹들은 전원 공급부(640)와의 거리에 기초하여 서로 다른 공진 효율을 가질 수 있다. 일 실시예에서, 1개의 스캔 라인(SL1, ..., SLn)에 연결되는 화소들이 하나의 화소 그룹으로 그룹화될 수 있다. 다른 실시예에서, k개(단, k는 2보다 크거나 같고, 스캔 라인들(SL1, ..., SLn)의 전체 개수보다 작거나 같은 정수)의 스캔 라인들(SL1, ..., SLn)에 연결되는 화소들이 하나의 화소 그룹으로 그룹화될 수 있다. 상술한 바와 같이, 전원 공급부(640)로부터 거리가 멀수록 화소 그룹들의 공진 효율들은 커질 수 있고, 전원 공급부(640)로부터 거리가 가까울수록 화소 그룹들의 공진 효율들은 작아질 수 있다. 이를 위하여, 전원 공급부(640)로부터 거리가 멀수록 화소들은 작은 버퍼층 에칭 면적을 가질 수 있고, 전원 공급부(640)로부터 거리가 가까울수록 화소들은 큰 버퍼층 에칭 면적을 가질 수 있다. 다만, 이에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다.
스캔 구동부(620)는 복수의 스캔 라인들(SL1, ..., SLn)을 통해 화소들에 스캔 신호를 제공할 수 있다. 데이터 구동부(630)은 복수의 데이터 라인들(DL1, ..., DLm)을 통해 화소들에 데이터 신호를 제공할 수 있다. 전원 공급부(640)는 고전원 전압(ELVDD) 및 저전원 전압(ELVSS)을 생성하고, 고전원 전압(ELVDD) 및 저전원 전압(ELVSS)을 복수의 전원 라인들(미도시)을 통해 화소들에 제공할 수 있다. 타이밍 제어부(650)는 복수의 제어 신호들(CTL1, CTL2, CTL3)을 생성하고, 상기 제어 신호들(CTL1, CTL2, CTL3)을 스캔 구동부(620), 데이터 구동부(630) 및 전원 공급부(640)에 제공함으로써, 스캔 구동부(620), 데이터 구동부(630) 및 전원 공급부(640)를 제어할 수 있다. 도 11에서는 전원 공급부(640)가 표시 패널(610)의 하단부에 위치하는 것으로 도시되어 있다. 이 때, 전원 공급부(640)로부터 거리가 멀수록 화소 그룹들의 공진 효율들은 커지고, 전원 공급부(640)로부터 거리가 가까울수록 화소 그룹들의 공진 효율들은 작아져야 하므로, 표시 패널(610)의 상단부로 갈수록 화소 그룹들의 공진 효율들은 커질 수 있다. 반면에, 전원 공급부(640)가 표시 패널(610)의 상단부에 위치하는 경우에는, 표시 패널(610)의 하단부로 갈수록 화소 그룹들의 공진 효율들이 커질 수 있다. 실시예에 따라, 표시 패널(610)의 상단부와 하단부에서 고전원 전압(ELVDD)과 저전원 전압(ELVSS)이 입력될 수 있다. 이러한 경우에는, 표시 패널(610)의 중앙부로 갈수록 화소 그룹들의 공진 효율들이 커질 수 있다. 한편, 도 11에서는 유기 발광 표시 장치(600)가 디지털 구동 방식을 채용하는 것으로 도시되어 있으나, 본 발명은 그에 한정되는 것은 아니다. 즉, 본 발명은 다양한 구동 방식의 유기 발광 표시 장치에 모두 적용될 수 있다.
도 12는 도 11의 유기 발광 표시 장치를 구비하는 전자 기기를 나타내는 블록도이다.
도 12를 참조하면, 전자 기기(700)는 프로세서(710), 메모리 장치(720), 저장 장치(730), 입출력 장치(740), 파워 서플라이(750) 및 유기 발광 표시 장치(760)를 포함할 수 있다. 이 때, 유기 발광 표시 장치(760)는 도 11의 유기 발광 표시 장치(600)에 상응할 수 있다. 나아가, 전자 기기(700)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다.
프로세서(710)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(710)는 마이크로프로세서(micro processor), 중앙 처리 장치(CPU) 등일 수 있다. 프로세서(710)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통하여 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 프로세서(710)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 메모리 장치(720)는 전자 기기(700)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(720)는 EPROM(Erasable Programmable Read-Only Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 비휘발성 메모리 장치 및/또는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), 모바일 DRAM 등과 같은 휘발성 메모리 장치를 포함할 수 있다. 저장 장치(730)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다.
입출력 장치(740)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단, 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 실시예에 따라, 유기 발광 표시 장치(760)는 입출력 장치(740) 내에 구비될 수도 있다. 파워 서플라이(750)는 전자 기기(700)의 동작에 필요한 파워를 공급할 수 있다. 유기 발광 표시 장치(760)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다. 상술한 바와 같이, 유기 발광 표시 장치(760)는 표시 패널, 스캔 구동부, 데이터 구동부, 전원 공급부 및 타이밍 제어부 등을 포함할 수 있다. 이 때, 표시 패널은 복수의 화소들을 구비하고, 이러한 화소들은 복수의 화소 그룹들로 그룹화되며, 이러한 화소 그룹들은 전원 공급부와의 거리에 기초하여 서로 다른 공진 효율을 가질 수 있다. 이와 같이, 표시 패널은 전원 공급부와의 거리에 따라 발생하는 전압 강하에 기인한 발광 전류의 감소를 공진 효율로 보상함으로써 개선된 휘도 균일성을 가질 수 있다. 이에, 유기 발광 표시 장치(760)는 고품질의 이미지를 표시할 수 있다. 다만, 이에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다.
본 발명은 유기 발광 표시 장치를 구비하는 모든 시스템에 적용될 수 있다. 예를 들어, 본 발명은 텔레비전, 컴퓨터 모니터, 노트북, 디지털 카메라, 휴대폰, 스마트폰, 피디에이(PDA), 피엠피(PMP), MP3 플레이어, 네비게이션, 비디오폰 등에 적용될 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100, 200: 표시 패널 600: 유기 발광 표시 장치
610: 표시 패널 620: 스캔 구동부
630: 데이터 구동부 640: 전원 공급부
650: 타이밍 제어부

Claims (20)

  1. 복수의 화소(pixel)들을 구비하는 표시 패널을 제조하기 위한 유기 발광 표시 장치의 표시 패널 제조 방법에 있어서,
    상기 화소들을 그룹화하여 복수의 화소 그룹들을 결정하는 단계;
    상기 화소 그룹들과 전원 공급부 사이의 거리에 기초하여 상기 화소 그룹들을 위한 공진 효율들을 각각 계산하는 단계; 및
    상기 화소 그룹들 별로 상기 공진 효율들을 각각 적용하여 상기 화소들을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 패널 제조 방법.
  2. 제 1 항에 있어서, 1개의 스캔 라인에 연결되는 상기 화소들이 하나의 화소 그룹으로 그룹화되는 것을 특징으로 하는 표시 패널 제조 방법.
  3. 제 1 항에 있어서, k개(단, k는 2보다 크거나 같고, 스캔 라인들의 전체 개수보다 작거나 같은 정수)의 스캔 라인들에 연결되는 상기 화소들이 하나의 화소 그룹으로 그룹화되는 것을 특징으로 하는 표시 패널 제조 방법.
  4. 제 1 항에 있어서, 상기 전원 공급부로부터 거리가 멀수록 상기 화소 그룹들의 상기 공진 효율들은 커지고, 상기 전원 공급부로부터 거리가 가까울수록 상기 화소 그룹들의 상기 공진 효율들은 작아지는 것을 특징으로 하는 표시 패널 제조 방법.
  5. 제 4 항에 있어서, 상기 전원 공급부로부터 거리가 멀수록 상기 화소들의 버퍼층 에칭 면적이 작아지고, 상기 전원 공급부로부터 거리가 가까울수록 상기 화소들의 상기 버퍼층 에칭 면적이 커지는 것을 특징으로 하는 표시 패널 제조 방법.
  6. 제 5 항에 있어서, 상기 화소들의 버퍼층들이 스트라이프 패턴으로 차등적으로 에칭되는 것을 특징으로 하는 표시 패널 제조 방법.
  7. 제 5 항에 있어서, 상기 화소들의 버퍼층들이 격자 패턴으로 차등적으로 에칭되는 것을 특징으로 하는 표시 패널 제조 방법.
  8. 제 5 항에 있어서, 상기 화소들의 버퍼층들이 다각형 패턴으로 차등적으로 에칭되는 것을 특징으로 하는 표시 패널 제조 방법.
  9. 제 1 방향으로 형성되어 스캔 신호를 전달하는 복수의 스캔 라인들;
    제 2 방향으로 형성되어 데이터 신호를 전달하는 복수의 데이터 라인들;
    상기 제 1 방향 또는 상기 제 2 방향으로 형성되어 고전원 전압 및 저전원 전압을 전달하는 복수의 전원 라인들; 및
    상기 스캔 라인들과 상기 데이터 라인들의 교차점에 상응하는 위치에 형성되어 복수의 화소 그룹들로 그룹화되는 복수의 화소들을 포함하고,
    상기 화소 그룹들은 상기 전원 라인들이 연결되는 전원 공급부와의 거리에 기초하여 서로 다른 공진 효율을 갖는 것을 특징으로 하는 표시 패널.
  10. 제 9 항에 있어서, 1개의 스캔 라인에 연결되는 상기 화소들이 하나의 화소 그룹으로 그룹화되는 것을 특징으로 하는 표시 패널.
  11. 제 9 항에 있어서, k개(단, k는 2보다 크거나 같고, 스캔 라인들의 전체 개수보다 작거나 같은 정수)의 스캔 라인들에 연결되는 상기 화소들이 하나의 화소 그룹으로 그룹화되는 것을 특징으로 하는 표시 패널.
  12. 제 9 항에 있어서, 상기 전원 공급부로부터 거리가 멀수록 상기 화소 그룹들의 상기 공진 효율들은 커지고, 상기 전원 공급부로부터 거리가 가까울수록 상기 화소 그룹들의 상기 공진 효율들은 작아지는 것을 특징으로 하는 표시 패널.
  13. 제 12 항에 있어서, 상기 전원 공급부로부터 거리가 멀수록 상기 화소들의 버퍼층 에칭 면적이 작아지고, 상기 전원 공급부로부터 거리가 가까울수록 상기 화소들의 상기 버퍼층 에칭 면적이 커지는 것을 특징으로 하는 표시 패널.
  14. 복수의 화소들을 구비하는 표시 패널;
    상기 화소들에 스캔 신호를 제공하는 스캔 구동부;
    상기 화소들에 데이터 신호를 제공하는 데이터 구동부;
    상기 화소들에 고전원 전압 및 저전원 전압을 제공하는 전원 공급부; 및
    상기 스캔 구동부, 상기 데이터 구동부 및 상기 전원 공급부를 제어하는 타이밍 제어부를 포함하고,
    상기 화소들은 복수의 화소 그룹들로 그룹화되며, 상기 화소 그룹들은 상기 전원 공급부와의 거리에 기초하여 서로 다른 공진 효율을 갖는 것을 특징으로 하는 유기 발광 표시 장치.
  15. 제 14 항에 있어서, 1개의 스캔 라인에 연결되는 상기 화소들이 하나의 화소 그룹으로 그룹화되는 것을 특징으로 하는 유기 발광 표시 장치.
  16. 제 14 항에 있어서, k개(단, k는 2보다 크거나 같고, 스캔 라인들의 전체 개수보다 작거나 같은 정수)의 스캔 라인들에 연결되는 상기 화소들이 하나의 화소 그룹으로 그룹화되는 것을 특징으로 하는 유기 발광 표시 장치.
  17. 제 14 항에 있어서, 상기 전원 공급부로부터 거리가 멀수록 상기 화소 그룹들의 상기 공진 효율들은 커지고, 상기 전원 공급부로부터 거리가 가까울수록 상기 화소 그룹들의 상기 공진 효율들은 작아지는 것을 특징으로 하는 유기 발광 표시 장치.
  18. 제 17 항에 있어서, 상기 표시 패널의 상단부와 하단부에서 상기 고전원 전압과 상기 저전원 전압이 입력되고, 상기 표시 패널의 중앙부로 갈수록 상기 화소 그룹들의 상기 공진 효율들이 커지는 것을 특징으로 하는 유기 발광 표시 장치.
  19. 제 17 항에 있어서, 상기 표시 패널의 상단부에서 상기 고전원 전압과 상기 저전원 전압이 입력되면, 상기 표시 패널의 하단부로 갈수록 상기 화소 그룹들의 상기 공진 효율들이 커지고,
    상기 표시 패널의 상기 하단부에서 상기 고전원 전압과 상기 저전원 전압이 입력되면, 상기 표시 패널의 상기 상단부로 갈수록 상기 화소 그룹들의 상기 공진 효율들이 커지는 것을 특징으로 하는 유기 발광 표시 장치.
  20. 제 17 항에 있어서, 상기 전원 공급부로부터 거리가 멀수록 상기 화소들의 버퍼층 에칭 면적이 작아지고, 상기 전원 공급부로부터 거리가 가까울수록 상기 화소들의 상기 버퍼층 에칭 면적이 커지는 것을 특징으로 하는 유기 발광 표시 장치.
KR1020120072116A 2012-07-03 2012-07-03 표시 패널, 이를 구비하는 유기 발광 표시 장치 및 표시 패널 제조 방법 KR20140004460A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120072116A KR20140004460A (ko) 2012-07-03 2012-07-03 표시 패널, 이를 구비하는 유기 발광 표시 장치 및 표시 패널 제조 방법
US13/892,015 US20140009446A1 (en) 2012-07-03 2013-05-10 Display panel, organic light emitting display device having the same, and method of manufacturing a display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120072116A KR20140004460A (ko) 2012-07-03 2012-07-03 표시 패널, 이를 구비하는 유기 발광 표시 장치 및 표시 패널 제조 방법

Publications (1)

Publication Number Publication Date
KR20140004460A true KR20140004460A (ko) 2014-01-13

Family

ID=49878174

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120072116A KR20140004460A (ko) 2012-07-03 2012-07-03 표시 패널, 이를 구비하는 유기 발광 표시 장치 및 표시 패널 제조 방법

Country Status (2)

Country Link
US (1) US20140009446A1 (ko)
KR (1) KR20140004460A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102242458B1 (ko) * 2014-10-28 2021-04-21 삼성디스플레이 주식회사 전원 전압 강하를 보상하는 표시 장치
CN107180613B (zh) * 2017-05-26 2019-03-12 京东方科技集团股份有限公司 有机发光二极管显示面板及其驱动方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4516280B2 (ja) * 2003-03-10 2010-08-04 ルネサスエレクトロニクス株式会社 表示装置の駆動回路
JP4378373B2 (ja) * 2005-12-05 2009-12-02 キヤノン株式会社 表示装置及び表示装置の製造方法

Also Published As

Publication number Publication date
US20140009446A1 (en) 2014-01-09

Similar Documents

Publication Publication Date Title
KR102190843B1 (ko) 단위 화소 및 이를 구비한 유기 발광 표시 장치
CN110232891B (zh) 有机发光二极管显示设备的显示面板
CN105895019B (zh) 有机发光二极管显示设备
KR20190114066A (ko) 표시 장치 및 이의 제조 방법
US9947265B2 (en) Electroluminescent display device and method of driving the same to compensate for degeneration of pixels
CN110808265A (zh) 有机发光显示设备
WO2018201796A1 (zh) 像素电路结构及使用其的显示器件
KR20190029833A (ko) 표시 장치 및 표시 장치의 데이터 보상 방법
KR101963596B1 (ko) 표시 패널, 이를 구비하는 유기 발광 표시 장치 및 표시 패널 제조 방법
US20190302951A1 (en) Methods and systems for display device multiplexing and demultiplexing
US9595119B2 (en) Display panel and display device having the same
US9626912B2 (en) Electroluminescent display and method of driving the same
US10901275B2 (en) Display device
JP2022541693A (ja) アレイ基板、表示パネル及び表示装置
KR20200115925A (ko) 표시 장치
KR102691216B1 (ko) 표시 장치 및 이를 포함하는 전자 기기
WO2019024565A1 (zh) 布线结构及其制备方法、oled阵列基板以及显示装置
KR20140033834A (ko) 전원 라인 배치 방법, 이를 채용하는 표시 패널 모듈 및 이를 구비하는 유기 발광 표시 장치
CN113776780A (zh) 开口率测量装置和包括其的显示装置的劣化补偿系统
US11928299B2 (en) Touch sensor and display device having the same
US20210134892A1 (en) Display panel of an organic light emitting diode display device having a pentile pixel structure
US20190114965A1 (en) Organic light emitting display device and method for determining gamma reference voltage thereof
KR20140004460A (ko) 표시 패널, 이를 구비하는 유기 발광 표시 장치 및 표시 패널 제조 방법
US20230232686A1 (en) Display apparatus
CN112530995A (zh) 显示装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid