KR102458736B1

KR102458736B1 - 가변 화소 블록 경계를 가지는 표시 장치

Info

Publication number: KR102458736B1
Application number: KR1020180031919A
Authority: KR
Inventors: 김수연; 강선구; 김보연; 이재한; 임태곤; 강문식; 조정환
Original assignee: 삼성디스플레이 주식회사
Priority date: 2018-03-20
Filing date: 2018-03-20
Publication date: 2022-10-26
Also published as: KR20190110661A; CN110310605B; CN110310605A; US10878760B2; US20190295474A1

Abstract

표시 장치는 복수의 화소들을 포함하는 표시 패널, 및 표시 패널을 복수의 화소 블록들로 구분하고, 데이터 드라이버로부터의 거리에 따라 복수의 화소 블록들에 서로 다른 슬루율로 데이터 전압을 출력하는 데이터 드라이버를 포함한다. 슬루율이 변경되는 복수의 화소 블록들 사이의 경계는 시간에 따라 변경된다. 이에 따라, 복수의 화소 블록들이 실질적으로 균일한 충전율을 가지면서, 복수의 화소 블록들 사이의 경계가 시인되지 않을 수 있다.

Description

가변 화소 블록 경계를 가지는 표시 장치{DISPLAY DEVICE HAVING A VARIABLE PIXEL BLOCK BOUNDARY}

본 발명은 표시 장치에 관한 것으로서, 보다 구체적으로, 가변 화소 블록 경계를 가지는 표시 장치에 관한 것이다.

표시 장치는 복수의 화소들에 데이터 전압을 제공함으로써 상기 데이터 전압에 상응하는 영상을 표시할 수 있다. 한편, 데이터 드라이버로부터의 복수의 화소들의 거리에 따라 상기 데이터 전압이 저항-커패시터(Resistor Capacitor; RC) 지연에 의해 지연될 수 있다. 즉, 상기 데이터 드라이버로부터 상대적으로 먼 화소에 대한 상기 데이터 전압이 원하는 전압 레벨로 변경되는 천이 시간이 상기 데이터 드라이버에 상대적으로 가까운 화소에 대한 상기 데이터 전압의 천이 시간보다 증가될 수 있다. 이와 같이, 상기 데이터 드라이버로부터의 거리가 증가할수록 상기 데이터 전압의 천이 시간이 증가함으로써, 상기 데이터 드라이버로부터의 거리에 따라 화소의 충전율이 감소되고, 화질이 저하될 수 있다. 특히, 표시 장치의 해상도가 증가함에 따라 1 수평 시간(1H)이 감소할수록, 이러한 화질 저하가 심화될 수 있다.

본 발명의 일 목적은 실질적으로 균일한 충전율을 제공하여 화질을 향상시킬 수 있는 표시 장치를 제공하는 것이다.

다만, 본 발명의 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.

본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 복수의 화소들을 포함하는 표시 패널, 및 상기 표시 패널을 복수의 화소 블록들로 구분하고, 데이터 드라이버로부터의 거리에 따라 상기 복수의 화소 블록들에 서로 다른 슬루율로 데이터 전압을 출력하는 상기 데이터 드라이버를 포함한다. 상기 슬루율이 변경되는 상기 복수의 화소 블록들 사이의 경계는 시간에 따라 변경된다.

일 실시예에서, 상기 복수의 화소 블록들 사이의 경계는 주기적으로 변경될 수 있다.

일 실시예에서, 상기 복수의 화소 블록들 사이의 경계는 매 프레임마다 변경될 수 있다.

일 실시예에서, 상기 복수의 화소 블록들 사이의 경계가 변경되도록, 상기 복수의 화소 블록들 사이의 경계는 소정의 경계 범위 내에서 랜덤하게 설정될 수 있다.

일 실시예에서, 상기 복수의 화소 블록들 사이의 경계가 매 프레임마다 변경되도록, 상기 복수의 화소 블록들 사이의 경계는 매 프레임마다 소정의 경계 범위 내에서 랜덤하게 설정될 수 있다.

일 실시예에서, 상기 복수의 화소 블록들은 상기 데이터 드라이버에 상대적으로 가까운 제1 화소 블록, 및 상기 데이터 드라이버로부터 상대적으로 먼 제2 화소 블록을 포함하고, 상기 데이터 드라이버는 상기 제1 화소 블록에 제1 슬루율로 상기 데이터 전압을 출력하고, 상기 제2 화소 블록에 상기 제1 슬루율보다 높은 제2 슬루율로 상기 데이터 전압을 출력할 수 있다.

일 실시예에서, 상기 데이터 드라이버는, 복수의 데이터 라인들에 상기 데이터 전압을 출력하는 복수의 출력 버퍼들, 및 상기 복수의 출력 버퍼들이 상기 복수의 화소 블록들에 서로 다른 슬루율로 상기 데이터 전압을 출력하도록, 상기 데이터 전압이 출력되는 상기 복수의 화소 블록들에 따라 상기 복수의 출력 버퍼들에 서로 다른 바이어스 전류를 제공하는 바이어스 생성기를 포함할 수 있다.

일 실시예에서, 상기 바이어스 생성기는 상기 데이터 전압이 상기 복수의 화소 블록들 중 상기 데이터 드라이버로부터 상대적으로 가까운 화소 블록에 출력될 때 상대적으로 낮은 바이어스 전류를 상기 복수의 출력 버퍼들에 제공하고, 상기 데이터 전압이 상기 데이터 드라이버로부터 상대적으로 먼 화소 블록에 출력될 때 상대적으로 높은 바이어스 전류를 상기 복수의 출력 버퍼들에 제공할 수 있다.

일 실시예에서, 상기 데이터 드라이버는, 상기 바이어스 생성기에 의해 생성되는 상기 바이어스 전류의 레벨을 설정하기 위한 전류 설정 값을 저장하는 레지스터를 더 포함하고, 상기 레지스터는, 상기 바이어스 생성기가 상기 복수의 화소 블록들에 따라 상기 복수의 출력 버퍼들에 서로 다른 상기 바이어스 전류를 제공하도록, 상기 복수의 화소 블록들에 따라 서로 다른 상기 전류 설정 값을 저장할 수 있다.

일 실시예에서, 상기 표시 장치는 상기 데이터 드라이버를 제어하는 타이밍 컨트롤러를 더 포함하고, 상기 레지스터의 상기 전류 설정 값은 상기 타이밍 컨트롤러에 의해 설정될 수 있다.

일 실시예에서, 상기 표시 장치는 상기 데이터 드라이버를 제어하고, 상기 데이터 전압의 출력 타이밍을 제어하기 위한 트랜스퍼 펄스(Transfer Pulse)를 상기 데이터 드라이버에 제공하는 타이밍 컨트롤러를 더 포함하고, 상기 트랜스퍼 펄스는 각 화소 블록 내의 상기 복수의 화소들의 상기 데이터 드라이버로부터의 거리에 따라 서로 다른 펄스 폭을 가질 수 있다.

일 실시예에서, 상기 트랜스퍼 펄스는, 각 화소 블록 내에서 상기 복수의 화소들의 상기 데이터 드라이버로부터의 거리가 증가할수록, 점진적으로 증가하는 펄스 폭을 가질 수 있다.

본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 복수의 화소들을 포함하는 표시 패널, 및 상기 표시 패널을 데이터 드라이버에 상대적으로 가까운 제1 화소 블록 및 상기 데이터 드라이버로부터 상대적으로 먼 제2 화소 블록으로 구분하고, 상기 제1 화소 블록에 제1 슬루율로 데이터 전압을 출력하고, 상기 제2 화소 블록에 상기 제1 슬루율보다 높은 제2 슬루율로 상기 데이터 전압을 출력하는 상기 데이터 드라이버를 포함한다. 상기 제1 화소 블록과 상기 제2 화소 블록 사이의 경계는 랜덤하게 설정될 수 있다.

일 실시예에서, 상기 제1 화소 블록과 상기 제2 화소 블록 사이의 경계는 매 프레임마다 소정의 경계 범위 내에서 랜덤하게 설정될 수 있다.

본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 복수의 화소들을 포함하는 표시 패널, 상기 표시 패널의 제1 부분에 데이터 전압을 출력하는 제1 데이터 드라이버, 및 상기 표시 패널의 제2 부분에 상기 데이터 전압을 출력하는 제2 데이터 드라이버를 포함한다. 상기 제1 데이터 드라이버는 상기 표시 패널의 상기 제1 부분을 복수의 제1 화소 블록들로 구분하고, 상기 제1 데이터 드라이버로부터의 거리에 따라 상기 복수의 제1 화소 블록들에 서로 다른 슬루율로 상기 데이터 전압을 출력한다. 상기 제2 데이터 드라이버는 상기 표시 패널의 상기 제2 부분을 복수의 제2 화소 블록들로 구분하고, 상기 제2 데이터 드라이버로부터의 거리에 따라 상기 복수의 제2 화소 블록들에 서로 다른 슬루율로 상기 데이터 전압을 출력한다. 상기 복수의 제1 화소 블록들 사이의 경계 및 상기 복수의 제2 화소 블록들 사이의 경계는 각각이 시간에 따라 변경되고, 서로 독립적으로 설정될 수 있다.

일 실시예에서, 상기 복수의 제1 화소 블록들 사이의 경계 및 상기 복수의 제2 화소 블록들 사이의 경계는 주기적으로 변경될 수 있다.

일 실시예에서, 상기 복수의 제1 화소 블록들 사이의 경계 및 상기 복수의 제2 화소 블록들 사이의 경계는 매 프레임마다 변경될 수 있다.

일 실시예에서, 상기 복수의 제1 화소 블록들 사이의 경계는 소정의 경계 범위 내에서 랜덤하게 설정되고, 상기 복수의 제2 화소 블록들 사이의 경계는 상기 경계 범위 내에서 랜덤하게 설정될 수 있다.

일 실시예에서, 상기 복수의 제1 화소 블록들 사이의 경계는 매 프레임 마다 소정의 경계 범위 내에서 랜덤하게 설정되고, 상기 복수의 제2 화소 블록들 사이의 경계는 매 프레임 마다 상기 경계 범위 내에서 랜덤하게 설정될 수 있다.

상기 표시 장치는 상기 제1 데이터 드라이버 및 상기 제2 데이터 드라이버를 제어하고, 상기 제1 데이터 드라이버에 제1 트랜스퍼 펄스를 제공하고, 상기 제2 데이터 드라이버에 제2 트랜스퍼 펄스를 제공하는 타이밍 컨트롤러를 더 포함하고, 상기 제1 트랜스퍼 펄스는, 각 제1 화소 블록 내에서 상기 복수의 화소들의 상기 제1 데이터 드라이버로부터의 거리가 증가할수록, 점진적으로 증가하는 펄스 폭을 가지고, 상기 제2 트랜스퍼 펄스는, 각 제2 화소 블록 내에서 상기 복수의 화소들의 상기 제2 데이터 드라이버로부터의 거리가 증가할수록, 점진적으로 증가하는 펄스 폭을 가질 수 있다.

본 발명의 실시예들에 따른 표시 장치는 표시 패널을 복수의 화소 블록들로 구분하고, 데이터 드라이버로부터의 거리에 따라 상기 복수의 화소 블록들에 서로 다른 슬루율로 데이터 전압을 출력함으로써, 복수의 화소 블록들이 실질적으로 균일한 충전율을 가질 수 있고, 화질을 향상시킬 수 있다.

또한, 본 발명의 실시예들에 따른 표시 장치는 상기 슬루율이 변경되는 복수의 화소 블록들 사이의 경계를 변경(예를 들어, 랜덤하게 설정)함으로써, 복수의 화소 블록들 사이의 경계가 시인되지 않을 수 있고, 화질이 더욱 향상될 수 있다.

다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 하나의 데이터 라인 및 이에 연결된 복수의 화소들의 등가 모델의 일 예를 나타내는 도면이다.
도 3a는 도 2의 등가 모델의 제1 위치에서의 데이터 전압을 나타내는 그래프이고, 도 3b는 도 2의 등가 모델의 제m 위치에서의 데이터 전압을 나타내는 그래프이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치에서 표시 패널이 복수의 화소 블록들로 구분되는 일 예를 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치에서 복수의 화소 블록들에 대한 전류 설정 값들의 일 예를 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시예에 따른 표시 장치에서 복수의 화소 블록들 사이의 경계가 랜덤하게 설정되는 일 예를 설명하기 위한 도면이다.
도 7은 본 발명의 다른 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 8은 본 발명의 또 다른 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 9는 본 발명의 또 다른 실시예에 따른 표시 장치에서 펄스 폭이 조절된 트랜스퍼 펄스(Transfer Pulse)의 일 예를 설명하기 위한 도면이다.
도 10은 본 발명의 실시예들에 따른 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이고, 도 2는 하나의 데이터 라인 및 이에 연결된 복수의 화소들의 등가 모델의 일 예를 나타내는 도면이며, 도 3a는 도 2의 등가 모델의 제1 위치에서의 데이터 전압을 나타내는 그래프이고, 도 3b는 도 2의 등가 모델의 제m 위치에서의 데이터 전압을 나타내는 그래프이며, 도 4는 본 발명의 일 실시예에 따른 표시 장치에서 표시 패널이 복수의 화소 블록들로 구분되는 일 예를 설명하기 위한 도면이고, 도 5는 본 발명의 일 실시예에 따른 표시 장치에서 복수의 화소 블록들에 대한 전류 설정 값들의 일 예를 설명하기 위한 도면이며, 도 6은 본 발명의 일 실시예에 따른 표시 장치에서 복수의 화소 블록들 사이의 경계가 랜덤하게 설정되는 일 예를 설명하기 위한 도면이다.

도 1을 참조하면, 표시 장치(100)는 복수의 화소들(PX1, PXm)을 포함하는 표시 패널(110), 복수의 화소들(PX1, PXm)에 게이트 신호를 제공하는 게이트 드라이버(120), 복수의 화소들(PX1, PXm)에 데이터 전압(VD)을 제공하는 데이터 드라이버(130), 및 게이트 드라이버(120)와 데이터 드라이버(130)를 제어하는 타이밍 컨트롤러(170)를 포함한다.

표시 패널(110)은 복수의 게이트 라인들(GL1, GLm), 복수의 데이터 라인들(DL1, DL2, DLn), 및 복수의 게이트 라인들(GL1, GLm)과 복수의 데이터 라인들(DL1, DL2, DLn)에 연결된 복수의 화소들(PX1, PXm)을 포함할 수 있다. 일 실시예에서, 각 화소(PX)는, 도 1에 도시된 바와 같이, 스위칭 트랜지스터, 및 상기 스위칭 트랜지스터에 연결된 액정 커패시터를 포함할 수 있고, 표시 패널(110)은 액정 표시(Liquid Crystal Display; LCD) 패널일 수 있다. 다른 실시예에서, 각 화소(PX)는 적어도 두 개의 트랜지스터들, 적어도 하나의 커패시터, 및 유기 발광 다이오드(Organic Light Emitting Diode; OLED)를 포함할 수 있고, 표시 패널(110)은 OLED 표시 패널일 수 있다. 다만, 표시 패널(110)은 상기 LCD 패널 및 상기 OLED 패널에 한정되지 않고, 임의의 표시 패널일 수 있다.

게이트 드라이버(120)는 타이밍 컨트롤러(140)로부터의 게이트 제어 신호(CTRL1)에 기초하여 상기 게이트 신호를 생성하고, 상기 게이트 신호를 게이트 라인들(GL1, GLm)에 순차적으로 인가할 수 있다. 일 실시예에서, 게이트 제어 신호(CTRL1)는 게이트 클록 신호 및 스캔 시작 펄스를 포함할 수 있으나, 이에 한정되지 않는다. 실시예에 따라, 게이트 드라이버(120)는 표시 패널(110)에 직접 실장(mounted)되거나, 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 표시 패널(110)에 연결되거나, 표시 패널(110)의 주변부에 집적(integrated)될 수 있다.

데이터 드라이버(130)는 타이밍 컨트롤러(140)로부터 출력된 영상 데이터(DAT) 및 데이터 제어 신호(CTRL2)에 기초하여 데이터 전압(VD)을 생성하고, 데이터 라인들(DL1, DL2, DLn)에 데이터 전압(VD)을 인가할 수 있다. 일 실시예에서, 데이터 제어 신호(CTRL2)는 수평 개시 신호 및 로드 신호를 포함할 수 있으나, 이에 한정되지 않는다. 예를 들어, 데이터 제어 신호(CTRL2)는 데이터 드라이버(140)에 포함된 레지스터(140)의 전류 설정 값을 설정하는 제어 신호(PWRC)(예를 들어, 전력 범위 전류(Power Range Current; PWRC) 제어 신호), 및/또는 데이터 전압(VD)의 출력 타이밍을 제어하기 위한 트랜스퍼 펄스(Transfer Pulse; TP)를 포함할 수 있다. 실시예에 따라, 데이터 드라이버(130)는 표시 패널(110)에 직접 실장되거나, TCP 형태로 표시 패널(110)에 연결되거나, 표시 패널(110)의 주변부에 집적될 수 있다.

타이밍 컨트롤러(170)는 외부의 호스트(예를 들어, 그래픽 처리 유닛(Graphic Processing Unit))로부터 영상 데이터(DAT) 및 제어 신호(CTRL)를 제공받을 수 있다. 일 실시예에서, 영상 데이터(DAT)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함하는 RGB 데이터일 수 있다. 또한, 일 실시예에서, 제어 신호(CTRL)는 데이터 인에이블 신호, 마스터 클록 신호 등을 포함할 수 있다. 타이밍 컨트롤러(170)는 영상 데이터(DAT) 및 제어 신호(CTRL)에 기초하여 게이트 제어 신호(CTRL1), 데이터 제어 신호(CTRL2) 및 출력 영상 데이터(DAT)를 생성할 수 있다. 타이밍 컨트롤러(170)는 게이트 드라이버(120)에 게이트 제어 신호(CTRL1)를 제공하여 게이트 드라이버(120)의 동작을 제어하고, 데이터 드라이버(130)에 데이터 제어 신호(CTRL2) 및 출력 영상 데이터(DAT)를 제공하여 데이터 드라이버(130)의 동작을 제어할 수 있다.

한편, 데이터 드라이버(130)로부터 출력되는 데이터 전압(VD)은 데이터 드라이버(130)의 출력 버퍼들(160)로부터 복수의 화소들(PX1, PXm)의 거리에 따라 지연될 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 데이터 라인(DL1) 및 데이터 라인(DL1)에 연결된 복수의 화소들(PX1, PXm)은 직렬 연결된 저항들(R) 및 저항들(R)에 연결된 커패시터들(C)을 포함하는 등가 모델로 모델링될 수 있고, 데이터 전압(VD)은 복수의 화소들(PX1, PXm)의 거리에 따라 저항들(R) 및 커패시터들(C)에 의한 저항-커패시터(Resistor Capacitor; RC) 지연에 의해 지연될 수 있다.

데이터 드라이버(130)의 출력 버퍼들(160)이 복수의 화소들(PX1, PXm)에 동일한 슬루율로 데이터 전압(VD)을 출력하는 경우, 이러한 RC 지연에 의해, 데이터 드라이버(130)로부터 상대적으로 먼 화소(PXm)에 대한 데이터 전압(VD)이 원하는 전압 레벨로 변경되는 천이 시간이 데이터 드라이버(130)에 상대적으로 가까운 화소(PX1)에 대한 데이터 전압(VD)의 천이 시간보다 증가될 수 있다. 예를 들어, 데이터 드라이버(130)에 근접한 제1 화소(PX1)에 데이터 전압(VD)이 인가되는 제1 위치(P1)에서, 데이터 전압(VD)은, 도 3a에 도시된 바와 같이, 상대적으로 짧은 제1 천이 시간(TT1)을 가질 수 있다. 그러나, 데이터 드라이버(130)으로부터 이격된 제m 화소(PXm)에 데이터 전압(VD)이 인가되는 제m 위치(Pm)에서, 데이터 전압(VD)은, 도 3b에 도시된 바와 같이, 제1 천이 시간(TT1)보다 긴 제2 천이 시간(TT2)을 가질 수 있다. 이와 같이, 데이터 드라이버(130)로부터의 거리가 증가할수록 데이터 전압(VD)의 천이 시간(TT1, TT2)이 증가함으로써, 데이터 드라이버(130)로부터의 거리에 따라 화소(PX1, PXm)의 충전율이 감소되고, 화질이 저하될 수 있다. 특히, 표시 장치(100)의 해상도가 증가함에 따라 1 수평 시간(1H)이 감소할수록, 이러한 화질 저하가 심화될 수 있다.

그러나, 본 발명의 실시예들에 따른 표시 장치(100)에서는, 표시 패널(110)이 데이터 드라이버(130)로부터의 거리에 따라 각각이 복수의 화소 행들을 포함하는 복수의 화소 블록들로 구분되고, 데이터 드라이버(130)가 데이터 드라이버(130)로부터의 거리에 따라 상기 복수의 화소 블록들에 서로 다른 슬루율로 데이터 전압(VD)을 출력할 수 있다. 예를 들어, 도 4에 도시된 바와 같이, 표시 패널(110a)이 데이터 드라이버(130)로부터의 거리에 따라 제1 화소 블록(BL1), 제2 화소 블록(BL2), 제3 화소 블록(BL3) 및 제4 화소 블록(BL4)으로 구분되고, 데이터 드라이버(130)은 제1 내지 제4 화소 블록들(BL1, BL2, BL3, BL4)에 데이터 드라이버(130)로부터의 거리가 증가할수록 증가되는 슬루율로 데이터 전압(VD)을 출력할 수 있다.

일 실시예에서, 복수의 화소 블록들(BL1, BL2, BL3, BL4)에 데이터 드라이버(130)로부터의 거리가 증가할수록 증가되는 슬루율로 데이터 전압(VD)을 출력하도록, 데이터 드라이버(130)는 전류 설정 값을 저장하는 레지스터(140), 레지스터(140)에 저장된 상기 전류 설정 값에 상응하는 전류 레벨을 가지는 바이어스 전류(IB)를 생성하는 바이어스 생성기(150), 및 바이어스 생성기(150)에 의해 생성된 바이어스 전류(IB)에 기초하여 데이터 전압(VD)을 출력하는 복수의 출력 버퍼들(160)을 포함할 수 있다. 예를 들어, 데이터 전압(VD)이 복수의 화소 블록들(BL1, BL2, BL3, BL4) 중 데이터 드라이버(130)로부터 상대적으로 가까운 화소 블록(예를 들어, BL1)에 출력될 때, 레지스터(140)는 상대적으로 낮은 전류 설정 값을 저장하고, 바이어스 생성기(150)는 상기 상대적으로 낮은 전류 설정 값에 기초하여 상대적으로 낮은 바이어스 전류(IB)를 복수의 출력 버퍼들(160)에 제공하며, 복수의 출력 버퍼들(160)은 상대적으로 낮은 바이어스 전류(IB)에 기초하여 상대적으로 낮은 슬루율로 데이터 전압(VD)을 출력할 수 있다. 또한, 데이터 전압(VD)이 복수의 화소 블록들(BL1, BL2, BL3, BL4) 중 데이터 드라이버(130)로부터 상대적으로 먼 화소 블록(예를 들어, BL4)에 출력될 때, 레지스터(140)는 상대적으로 높은 전류 설정 값을 저장하고, 바이어스 생성기(150)는 상기 상대적으로 높은 전류 설정 값에 기초하여 상대적으로 높은 바이어스 전류(IB)를 복수의 출력 버퍼들(160)에 제공하고, 복수의 출력 버퍼들(160)은 상대적으로 높은 바이어스 전류(IB)에 기초하여 상대적으로 높은 슬루율로 데이터 전압(VD)을 출력할 수 있다.

또한, 일 실시예에서, 레지스터(140)의 상기 전류 설정 값은 타이밍 컨트롤러(170)로부터의 제어 신호(PWRC)(예를 들어, 전력 범위 전류(Power Range Current; PWRC) 제어 신호)에 의해 설정될 수 있다. 예를 들어, 레지스터(140)의 3 비트의 상기 전류 설정 값을 저장할 수 있고, 도 4 및 도 5에 도시된 바와 같이, 데이터 전압(VD)이 데이터 드라이버(130)에 근접한 제1 화소 블록(BL1)에 출력될 때, 타이밍 컨트롤러(170)는 레지스터(140)의 상기 전류 설정 값을 상대적으로 낮은 "HLL"의 제1 전류 설정 값으로 설정하는 제어 신호(PWRC)를 데이터 드라이버(130)에 제공하고, 바이어스 생성기(150)는 상기 제1 전류 설정 값에 상응하는 상대적으로 낮은 제1 전류 레벨을 가지는 바이어스 전류(IB)를 복수의 출력 버퍼들(160)에 제공하고, 복수의 출력 버퍼들(160)은 제1 화소 블록(BL1)에 바이어스 전류(IB)의 상기 제1 전류 레벨에 상응하는 상대적으로 낮은 제1 슬루율로 데이터 전압(VD)을 출력할 수 있다. 또한, 데이터 전압(VD)이 데이터 드라이버(130)로부터 제1 화소 블록(BL1)보다 이격된 제2 화소 블록(BL2)에 출력될 때, 타이밍 컨트롤러(170)는 레지스터(140)의 상기 전류 설정 값을 상기 제1 전류 설정 값보다 높은 "HLH"의 제2 전류 설정 값으로 설정하는 제어 신호(PWRC)를 데이터 드라이버(130)에 제공하고, 바이어스 생성기(150)는 상기 제2 전류 설정 값에 기초하여 상기 제1 전류 레벨보다 높은 제2 전류 레벨을 가지는 바이어스 전류(IB)를 복수의 출력 버퍼들(160)에 제공하고, 복수의 출력 버퍼들(160)은 상기 제2 전류 레벨의 바이어스 전류(IB)에 기초하여 제2 화소 블록(BL2)에 상기 제1 슬루율보다 높은 제2 슬루율로 데이터 전압(VD)을 출력할 수 있다. 또한, 데이터 전압(VD)이 데이터 드라이버(130)로부터 제2 화소 블록(BL2)보다 이격된 제3 화소 블록(BL3)에 출력될 때, 타이밍 컨트롤러(170)는 레지스터(140)의 상기 전류 설정 값을 상기 제2 전류 설정 값보다 높은 "HHL"의 제3 전류 설정 값으로 설정하는 제어 신호(PWRC)를 데이터 드라이버(130)에 제공하고, 바이어스 생성기(150)는 상기 제3 전류 설정 값에 기초하여 상기 제2 전류 레벨보다 높은 제3 전류 레벨을 가지는 바이어스 전류(IB)를 복수의 출력 버퍼들(160)에 제공하고, 복수의 출력 버퍼들(160)은 상기 제3 전류 레벨의 바이어스 전류(IB)에 기초하여 제3 화소 블록(BL3)에 상기 제2 슬루율보다 높은 제3 슬루율로 데이터 전압(VD)을 출력할 수 있다. 또한, 데이터 전압(VD)이 데이터 드라이버(130)로부터 제3 화소 블록(BL3)보다 이격된 제4 화소 블록(BL4)에 출력될 때, 타이밍 컨트롤러(170)는 레지스터(140)의 상기 전류 설정 값을 상기 제3 전류 설정 값보다 높은 "HHH"의 제4 전류 설정 값으로 설정하는 제어 신호(PWRC)를 데이터 드라이버(130)에 제공하고, 바이어스 생성기(150)는 상기 제4 전류 설정 값에 기초하여 상기 제3 전류 레벨보다 높은 제4 전류 레벨을 가지는 바이어스 전류(IB)를 복수의 출력 버퍼들(160)에 제공하고, 복수의 출력 버퍼들(160)은 상기 제4 전류 레벨의 바이어스 전류(IB)에 기초하여 제4 화소 블록(BL4)에 상기 제3 슬루율보다 높은 제4 슬루율로 데이터 전압(VD)을 출력할 수 있다.

이와 같이, 데이터 드라이버(130)로부터의 거리가 증가할수록 데이터 전압(VD)의 RC 지연이 증가되더라도, 복수의 화소 블록들(BL1, BL2, BL3, BL4)에 데이터 드라이버(130)로부터의 거리가 증가할수록 증가되는 슬루율로 데이터 전압(VD)이 출력되므로, 복수의 화소 블록들(BL1, BL2, BL3, BL4) 각각에서의 천이 시간, 즉 복수의 화소들(PX1, PXm)에서의 천이 시간이 실질적으로 균일할 수 있고, 복수의 화소들(PX1, PXm)의 충전율이 실질적으로 균일할 수 있다. 다만, 상기 슬루율이 변경되는 복수의 화소 블록들(BL1, BL2, BL3, BL4) 사이의 경계가 고정된 경우, 복수의 화소 블록들(BL1, BL2, BL3, BL4) 사이의 경계에서의 휘도 차이가 시인될 수 있다.

그러나, 본 발명의 실시예들에 따른 표시 장치(100)에서는, 상기 슬루율이 변경되는 복수의 화소 블록들(BL1, BL2, BL3, BL4) 사이의 경계가 시간에 따라 변경될 수 있다. 일 실시예에서, 복수의 화소 블록들(BL1, BL2, BL3, BL4) 사이의 경계가 주기적으로 변경될 수 있다. 예를 들어, 복수의 화소 블록들(BL1, BL2, BL3, BL4) 사이의 경계가 매 프레임마다 변경될 수 있다. 이에 따라, 복수의 화소 블록들(BL1, BL2, BL3, BL4) 사이의 경계에서의 휘도 차이가 사용자에 의해 인지되지 않을 수 있다.

일 실시예에서, 복수의 화소 블록들(BL1, BL2, BL3, BL4) 사이의 경계가 변경되도록, 복수의 화소 블록들(BL1, BL2, BL3, BL4) 사이의 경계가 (예를 들어, 주기적으로 또는 매 프레임마다) 소정의 경계 범위 내에서 랜덤하게 설정될 수 있다. 예를 들어, 도 6에 도시된 바와 같이, m개의 게이트 라인들(GL1, GLm)에 각각 연결된 m개의 화소 행들을 포함하는 표시 패널(110b)(m은 2 이상의 자연수)을 제1 내지 제4 화소 블록들(BL1, BL2, BL3, BL4)로 구분함에 있어서, 제1 슬루율로 데이터 전압(VD)이 출력되는 제1 화소 블록(BL1)과 상기 제1 슬루율보다 높은 제2 슬루율로 데이터 전압(VD)이 출력되는 제2 화소 블록(BL2) 사이의 경계는 제(m/4-10)번째 화소 행으로부터 제(m/4+10)번째 화소 행까지의 제1 경계 범위(BR1)에서 랜덤하게 설정되고, 상기 제2 슬루율로 데이터 전압(VD)이 출력되는 제2 화소 블록(BL2)과 상기 제2 슬루율보다 높은 제3 슬루율로 데이터 전압(VD)이 출력되는 제3 화소 블록(BL3) 사이의 경계는 제(2m/4-10)번째 화소 행으로부터 제(2m/4+10)번째 화소 행까지의 제2 경계 범위(BR2)에서 랜덤하게 설정되며, 상기 제3 슬루율로 데이터 전압(VD)이 출력되는 제3 화소 블록(BL3)과 상기 제3 슬루율보다 높은 제4 슬루율로 데이터 전압(VD)이 출력되는 제4 화소 블록(BL4) 사이의 경계는 제(3m/4-10)번째 화소 행으로부터 제(3m/4+10)번째 화소 행까지의 제3 경계 범위(BR3)에서 랜덤하게 설정될 수 있다. 이와 같이, 복수의 화소 블록들(BL1, BL2, BL3, BL4) 사이의 경계가 (예를 들어, 주기적으로 또는 매 프레임마다) 소정의 경계 범위(BR1, BR2, BR3) 내에서 랜덤하게 설정됨으로써, 복수의 화소 블록들(BL1, BL2, BL3, BL4) 사이의 경계에서의 휘도 차이가 사용자에 의해 인지되지 않을 수 있다. 다만, 복수의 화소 블록들(BL1, BL2, BL3, BL4) 사이의 경계는 상술한 랜덤 설정에 한정되지 않을 수 있다. 예를 들어, 다른 실시예에서, 복수의 화소 블록들(BL1, BL2, BL3, BL4) 사이의 경계는 (예를 들어, 주기적으로 또는 매 프레임마다) 소정의 경계 범위(BR1, BR2, BR3) 내에서 일정한 규칙(예를 들어, 매 프레임마다 2개의 화소 행이 증가)을 가지고 설정될 수 있다.

상술한 바와 같이, 본 발명의 실시예들에 따른 표시 장치(100)는 표시 패널(110)을 복수의 화소 블록들(BL1, BL2, BL3, BL4)로 구분하고, 복수의 화소 블록들(BL1, BL2, BL3, BL4)에 데이터 드라이버(130)로부터의 거리가 증가함에 따라 증가하는 슬루율로 데이터 전압(VD)을 출력함으로써, 복수의 화소 블록들(BL1, BL2, BL3, BL4)(또는 복수의 화소들(PX1, PXm))이 실질적으로 균일한 충전율을 가질 수 있고, 화질을 향상시킬 수 있다. 특히, 본 발명의 실시예들에 따른 표시 장치(100)는 상기 슬루율이 변경되는 복수의 화소 블록들(BL1, BL2, BL3, BL4) 사이의 경계를 변경(예를 들어, 랜덤하게 설정)함으로써, 복수의 화소 블록들(BL1, BL2, BL3, BL4) 사이의 경계가 시인되지 않을 수 있고, 화질이 더욱 향상될 수 있다.

도 7은 본 발명의 다른 실시예에 따른 표시 장치를 나타내는 블록도이다.

도 7을 참조하면, 표시 장치(200)는 복수의 화소들을 포함하는 표시 패널(210), 표시 패널(210)에 게이트 신호를 제공하는 게이트 드라이버(220), 표시 패널(210)에 데이터 전압(VD)을 제공하는 복수의 데이터 드라이버들(230, 235), 및 게이트 드라이버(220)와 복수의 데이터 드라이버들(230, 235)를 제어하는 타이밍 컨트롤러(270)를 포함한다. 도 7의 표시 장치(200)는, 제1 및 제2 데이터 드라이버들(230, 235)을 포함하는 것을 제외하고, 도 1의 표시 장치(100)와 동일 또는 유사한 구성 및 동작을 가질 수 있다.

제1 데이터 드라이버(230)는 표시 패널(210)의 제1 부분(예를 들어, 좌측 절반)에 상기 데이터 전압을 출력하고, 제2 데이터 드라이버(235)는 표시 패널(210)의 제2 부분(예를 들어, 우측 절반)에 상기 데이터 전압을 출력할 수 있다. 도 7의 실시예에 따른 표시 장치(200)에서, 제1 데이터 드라이버(230)는 표시 패널(210)의 상기 제1 부분을 복수의 제1 화소 블록들(BL11, BL12, BL13, BL14)로 구분하고, 제1 데이터 드라이버(230)로부터의 거리에 따라 복수의 제1 화소 블록들(BL11, BL12, BL13, BL14)에 서로 다른 슬루율로 상기 데이터 전압을 출력하고, 제2 데이터 드라이버(235)는 표시 패널(210)의 상기 제2 부분을 복수의 제2 화소 블록들(BL21, BL22, BL23, BL24)로 구분하고, 제2 데이터 드라이버(235)로부터의 거리에 따라 복수의 제2 화소 블록들(BL21, BL22, BL23, BL24)에 서로 다른 슬루율로 상기 데이터 전압을 출력할 수 있다.

복수의 제1 화소 블록들(BL11, BL12, BL13, BL14) 사이의 경계(BB11, BB12, BB13) 및 복수의 제2 화소 블록들(BL21, BL22, BL23, BL24) 사이의 경계(BB21, BB22, BB23)는 각각이 시간에 따라 변경되고, 서로 독립적으로 설정될 수 있다. 예를 들어, 복수의 제1 화소 블록들(BL11, BL12, BL13, BL14) 사이의 경계(BB11, BB12, BB13) 및 복수의 제2 화소 블록들(BL21, BL22, BL23, BL24) 사이의 경계(BB21, BB22, BB23)는 주기적으로 또는 매 프레임마다 변경될 수 있다. 이에 따라, 복수의 제1 화소 블록들(BL11, BL12, BL13, BL14) 사이의 경계(BB11, BB12, BB13) 및 복수의 제2 화소 블록들(BL21, BL22, BL23, BL24) 사이의 경계(BB21, BB22, BB23)에서의 휘도 차이가 사용자에 의해 인지되지 않을 수 있다.

또한, 일 실시예에서, 복수의 제1 화소 블록들(BL11, BL12, BL13, BL14) 사이의 경계(BB11, BB12, BB13)는 제1 데이터 드라이버(230)에 제공되는 제1 제어 신호(PWRC1)에 기초하여 (예를 들어, 주기적으로 또는 매 프레임마다) 소정의 경계 범위(BR1, BR2, BR3) 내에서 랜덤하게 설정되고, 복수의 제2 화소 블록들(BL21, BL22, BL23, BL24) 사이의 경계(BB21, BB22, BB23)는 제2 데이터 드라이버(235)에 제공되는 제2 제어 신호(PWRC2)에 기초하여 동일한 경계 범위(BR1, BR2, BR3) 내에서 랜덤하게 설정될 수 있다. 즉, 복수의 제1 화소 블록들(BL11, BL12, BL13, BL14) 사이의 경계(BB11, BB12, BB13) 및 복수의 제2 화소 블록들(BL21, BL22, BL23, BL24) 사이의 경계(BB21, BB22, BB23)가 동일한 경계 범위(BR1, BR2, BR3) 내에서 서로 독립적으로 각각 랜덤하게 설정됨으로써, 상기 경계(BB11, BB12, BB13, BB21, BB22, BB23)에서의 휘도 차이가 사용자에 의해 더욱 인지되지 않을 수 있다.

도 8은 본 발명의 또 다른 실시예에 따른 표시 장치를 나타내는 블록도이고, 도 9는 본 발명의 또 다른 실시예에 따른 표시 장치에서 펄스 폭이 조절된 트랜스퍼 펄스(Transfer Pulse)의 일 예를 설명하기 위한 도면이다.

도 8 및 도 9를 참조하면, 표시 장치(300)는 복수의 화소들을 포함하는 표시 패널(310), 표시 패널(310)에 게이트 신호를 제공하는 게이트 드라이버(320), 표시 패널(310)에 데이터 전압을 제공하는 데이터 드라이버(330), 및 게이트 드라이버(320)와 데이터 드라이버(330)를 제어하는 타이밍 컨트롤러(370)를 포함한다. 도 8의 표시 장치(300)는, 타이밍 컨트롤러(370)가 데이터 드라이버(330)에 펄스 폭이 조절되는 트랜스퍼 펄스(TP)를 더욱 제공하는 것을 제외하고, 도 1의 표시 장치(100)와 동일 또는 유사한 구성 및 동작을 가질 수 있다.

타이밍 컨트롤러(370)는, 데이터 드라이버(330)가 표시 패널(310)을 복수의 화소 블록들(BL1, BL2, BL3, BL4)로 구분하고, 복수의 화소 블록들(BL1, BL2, BL3, BL4)에 서로 다른 슬루율로 상기 데이터 전압을 출력하도록, 데이터 드라이버(330)에 복수의 화소 블록들(BL1, BL2, BL3, BL4)에 대하여 서로 다른 전류 설정 값을 설정하는 제어 신호(PWRC)를 제공할 수 있다. 특히, 타이밍 컨트롤러(370)는 복수의 화소 블록들(BL1, BL2, BL3, BL4) 사이의 경계가 (예를 들어, 주기적으로 또는 매 프레임마다) 변경(예를 들어, 랜덤하게 설정)되도록 제어 신호(PWRC)를 생성할 수 있다.

또한, 타이밍 컨트롤러(370)는 상기 데이터 전압의 출력 타이밍을 제어하기 위한 트랜스퍼 펄스(TP)를 데이터 드라이버(330)에 제공하고, 트랜스퍼 펄스(TP)가 각 화소 블록(BL1, BL2, BL3, BL4) 내의 상기 복수의 화소들의 데이터 드라이버(330)로부터의 거리에 따라 서로 다른 펄스 폭을 가지도록 트랜스퍼 펄스(TP)의 상기 펄스 폭을 조절할 수 있다. 예를 들어, 도 9에 도시된 바와 같이, 제1 화소 블록(BL1)이 제1 게이트 라인(GL1) 내지 제i 게이트 라인(GLi)(예를 들어, i는 2 이상의 정수)에 각각 연결된 제1 화소 행 내지 제i 화소 행을 포함하는 경우, 제1 게이트 라인(GL1)에 연결된 제1 화소 행에 상기 데이터 전압이 출력될 때, 타이밍 컨트롤러(370)는 상대적으로 좁은 제1 펄스 폭을 가지는 제1 트랜스퍼 펄스(TP1)를 데이터 드라이버(330)에 제공하고, 데이터 드라이버(330)는 제1 트랜스퍼 펄스(TP1)에 응답하여 상기 제1 화소 행에 상기 데이터 전압을 출력할 수 있다. 또한, 제2 게이트 라인(GL2)에 연결된 제2 화소 행에 상기 데이터 전압이 출력될 때, 타이밍 컨트롤러(370)는 상기 제1 펄스 폭보다 큰 제2 펄스 폭을 가지는 제2 트랜스퍼 펄스(TP2)를 데이터 드라이버(330)에 제공하고, 데이터 드라이버(330)는 제2 트랜스퍼 펄스(TP2)에 응답하여 상기 제2 화소 행에 상기 데이터 전압을 출력할 수 있다. 이 때, 제2 트랜스퍼 펄스(TP2)이 제1 트랜스퍼 펄스(TP1)보다 펄스 폭이 증가되어, 제2 트랜스퍼 펄스(TP2)에 응답하여 출력되는 상기 데이터 전압의 천이 시간이 미세하게 감소될 수 있다. 즉, 서로 다른 화소 블록들(BL1, BL2, BL3, BL4)에 대하여 서로 다른 바이어스 전류를 이용하여 천이 시간을 조절하는 것과 함께, 각 화소 블록(예를 들어, BL1) 내의 서로 다른 화소 행들에 대하여 서로 다른 펄스 폭의 트랜스퍼 펄스들(예를 들어, TP1, TP2, TPi)을 이용하여 상기 천이 시간을 세밀하게 조절할 수 있다. 이와 유사하게, 제i 게이트 라인(GLi)에 연결된 제i 화소 행에 상기 데이터 전압이 출력될 때까지, 트랜스퍼 펄스(TP1, TP2, TPi)의 펄스 폭이 점진적으로 증가될 수 있다. 또한, 예를 들어, 제2 화소 블록(BL2)에 포함된, 제i+1 게이트 라인(GLi+1) 내지 제k 게이트 라인(GLk)(예를 들어, k는 i보다 큰 정수)에 각각 연결된 제i 화소 행 내지 제k 화소 행에 대한 트랜스퍼 펄스(TPi, TPk)의 펄스 폭 또한 데이터 드라이버(330)로부터의 거리에 따라 점진적으로 증가될 수 있다.

한편, 일 실시예에서, 도 7에 도시된 바와 같이, 표시 장치(200)가 제1 및 제2 데이터 드라이버들(230, 235)을 포함하는 경우, 타이밍 컨트롤러(270)는 제1 데이터 드라이버(230)에 제1 트랜스퍼 펄스를 제공하고, 제2 데이터 드라이버(235)에 제2 트랜스퍼 펄스를 제공하며, 상기 제1 트랜스퍼 펄스는 각 제1 화소 블록(예를 들어, BL11) 내에서 복수의 화소들의 제1 데이터 드라이버(230)로부터의 거리가 증가할수록 점진적으로 증가하는 펄스 폭을 가지고, 상기 제2 트랜스퍼 펄스는, 각 제2 화소 블록(예를 들어, BL21) 내에서 복수의 화소들의 제2 데이터 드라이버(235)로부터의 거리가 증가할수록 점진적으로 증가하는 펄스 폭을 가질 수 있다.

도 10은 본 발명의 실시예들에 따른 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.

도 10을 참조하면, 전자 기기(1100)는 프로세서(1110), 메모리 장치(1120), 저장 장치(1130), 입출력 장치(1140), 파워 서플라이(1150) 및 표시 장치(1160)를 포함할 수 있다. 전자 기기(1100)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다.

프로세서(1110)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(1110)는 마이크로프로세서(microprocessor), 중앙 처리 장치(CPU) 등일 수 있다. 프로세서(1110)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통하여 다른 구성 요소들에 연결될 수 있다. 실시예에 따라서, 프로세서(1110)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.

메모리 장치(1120)는 전자 기기(1100)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(1120)는 EPROM(Erasable Programmable Read-Only Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 비휘발성 메모리 장치 및/또는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), 모바일 DRAM 등과 같은 휘발성 메모리 장치를 포함할 수 있다.

저장 장치(1130)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(1140)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단, 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 파워 서플라이(1150)는 전자 기기(1100)의 동작에 필요한 파워를 공급할 수 있다. 표시 장치(1160)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.

표시 장치(1160)는 표시 패널을 복수의 화소 블록들로 구분하고, 복수의 화소 블록들에 데이터 드라이버로부터의 거리가 증가함에 따라 증가하는 슬루율로 데이터 전압을 출력함으로써, 복수의 화소 블록들(또는 복수의 화소들)이 실질적으로 균일한 충전율을 가질 수 있고, 화질을 향상시킬 수 있다. 특히, 표시 장치(1160)는 상기 슬루율이 변경되는 복수의 화소 블록들 사이의 경계를 변경(예를 들어, 랜덤하게 설정)함으로써, 복수의 화소 블록들 사이의 경계가 시인되지 않을 수 있고, 화질이 더욱 향상될 수 있다.

실시예에 따라, 전자 기기(1100)는 디지털 TV(Digital Television), 3D TV, 개인용 컴퓨터(Personal Computer; PC), 가정용 전자기기, 노트북 컴퓨터(Laptop Computer), 태블릿 컴퓨터(Table Computer), 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 내비게이션(Navigation) 등과 같은 표시 장치(1160)를 포함하는 임의의 전자 기기일 수 있다.

본 발명은 임의의 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 표시 장치를 포함하는 TV(Television), 디지털 TV, 3D TV, 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 태블릿 컴퓨터(Table Computer), 노트북 컴퓨터(Laptop Computer), 개인용 컴퓨터(Personal Computer; PC), 가정용 전자기기, 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 내비게이션(Navigation) 등과 같은 임의의 전자 기기에 적용될 수 있다.

이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100: 표시 장치
110: 표시 패널
120: 게이트 드라이버
130: 데이터 드라이버
140: 레지스터
150: 바이어스 생성기
160: 출력 버퍼들
170: 타이밍 컨트롤러

Claims

복수의 화소들을 포함하는 표시 패널; 및
상기 표시 패널을 복수의 화소 블록들로 구분하고, 데이터 드라이버로부터의 거리에 따라 상기 복수의 화소 블록들에 서로 다른 슬루율로 데이터 전압을 출력하는 상기 데이터 드라이버를 포함하고,
상기 슬루율이 변경되는 상기 복수의 화소 블록들 사이의 경계가 매 프레임마다 변경되도록, 상기 복수의 화소 블록들 사이의 경계는 매 프레임마다 소정의 경계 범위 내에서 랜덤하게 설정되는 것을 특징으로 하는 표시 장치.
삭제
삭제
삭제
삭제
제1 항에 있어서, 상기 복수의 화소 블록들은 상기 데이터 드라이버에 상대적으로 가까운 제1 화소 블록, 및 상기 데이터 드라이버로부터 상대적으로 먼 제2 화소 블록을 포함하고,
상기 데이터 드라이버는 상기 제1 화소 블록에 제1 슬루율로 상기 데이터 전압을 출력하고, 상기 제2 화소 블록에 상기 제1 슬루율보다 높은 제2 슬루율로 상기 데이터 전압을 출력하는 것을 특징으로 하는 표시 장치.
제1 항에 있어서, 상기 데이터 드라이버는,
복수의 데이터 라인들에 상기 데이터 전압을 출력하는 복수의 출력 버퍼들; 및
상기 복수의 출력 버퍼들이 상기 복수의 화소 블록들에 서로 다른 슬루율로 상기 데이터 전압을 출력하도록, 상기 데이터 전압이 출력되는 상기 복수의 화소 블록들에 따라 상기 복수의 출력 버퍼들에 서로 다른 바이어스 전류를 제공하는 바이어스 생성기를 포함하는 것을 특징으로 하는 표시 장치.
제7 항에 있어서, 상기 바이어스 생성기는 상기 데이터 전압이 상기 복수의 화소 블록들 중 상기 데이터 드라이버로부터 상대적으로 가까운 화소 블록에 출력될 때 상대적으로 낮은 바이어스 전류를 상기 복수의 출력 버퍼들에 제공하고, 상기 데이터 전압이 상기 데이터 드라이버로부터 상대적으로 먼 화소 블록에 출력될 때 상대적으로 높은 바이어스 전류를 상기 복수의 출력 버퍼들에 제공하는 것을 특징으로 하는 표시 장치.
제7 항에 있어서, 상기 데이터 드라이버는,
상기 바이어스 생성기에 의해 생성되는 상기 바이어스 전류의 레벨을 설정하기 위한 전류 설정 값을 저장하는 레지스터를 더 포함하고,
상기 레지스터는, 상기 바이어스 생성기가 상기 복수의 화소 블록들에 따라 상기 복수의 출력 버퍼들에 서로 다른 상기 바이어스 전류를 제공하도록, 상기 복수의 화소 블록들에 따라 서로 다른 상기 전류 설정 값을 저장하는 것을 특징으로 하는 표시 장치.
제9 항에 있어서,
상기 데이터 드라이버를 제어하는 타이밍 컨트롤러를 더 포함하고,
상기 레지스터의 상기 전류 설정 값은 상기 타이밍 컨트롤러에 의해 설정되는 것을 특징으로 하는 표시 장치.
제1 항에 있어서,
상기 데이터 드라이버를 제어하고, 상기 데이터 전압의 출력 타이밍을 제어하기 위한 트랜스퍼 펄스(Transfer Pulse)를 상기 데이터 드라이버에 제공하는 타이밍 컨트롤러를 더 포함하고,
상기 트랜스퍼 펄스는 각 화소 블록 내의 상기 복수의 화소들의 상기 데이터 드라이버로부터의 거리에 따라 서로 다른 펄스 폭을 가지는 것을 특징으로 하는 표시 장치.
제11 항에 있어서, 상기 트랜스퍼 펄스는, 각 화소 블록 내에서 상기 복수의 화소들의 상기 데이터 드라이버로부터의 거리가 증가할수록, 점진적으로 증가하는 펄스 폭을 가지는 것을 특징으로 하는 표시 장치.
복수의 화소들을 포함하는 표시 패널; 및
상기 표시 패널을 데이터 드라이버에 상대적으로 가까운 제1 화소 블록 및 상기 데이터 드라이버로부터 상대적으로 먼 제2 화소 블록으로 구분하고, 상기 제1 화소 블록에 제1 슬루율로 데이터 전압을 출력하고, 상기 제2 화소 블록에 상기 제1 슬루율보다 높은 제2 슬루율로 상기 데이터 전압을 출력하는 상기 데이터 드라이버를 포함하고,
상기 제1 화소 블록과 상기 제2 화소 블록 사이의 경계는 매 프레임마다 소정의 경계 범위 내에서 랜덤하게 설정되는 것을 특징으로 하는 표시 장치.
삭제
복수의 화소들을 포함하는 표시 패널;
상기 표시 패널의 제1 부분에 데이터 전압을 출력하는 제1 데이터 드라이버; 및
상기 표시 패널의 제2 부분에 상기 데이터 전압을 출력하는 제2 데이터 드라이버를 포함하고,
상기 제1 데이터 드라이버는 상기 표시 패널의 상기 제1 부분을 복수의 제1 화소 블록들로 구분하고, 상기 제1 데이터 드라이버로부터의 거리에 따라 상기 복수의 제1 화소 블록들에 서로 다른 슬루율로 상기 데이터 전압을 출력하고,
상기 제2 데이터 드라이버는 상기 표시 패널의 상기 제2 부분을 복수의 제2 화소 블록들로 구분하고, 상기 제2 데이터 드라이버로부터의 거리에 따라 상기 복수의 제2 화소 블록들에 서로 다른 슬루율로 상기 데이터 전압을 출력하며,
상기 복수의 제1 화소 블록들 사이의 경계 및 상기 복수의 제2 화소 블록들 사이의 경계는 일 직선 상에 있지 않도록 서로 독립적으로 설정되고,
상기 복수의 제1 화소 블록들 사이의 경계는 매 프레임 마다 소정의 경계 범위 내에서 랜덤하게 설정되고,
상기 복수의 제2 화소 블록들 사이의 경계는 매 프레임 마다 상기 경계 범위 내에서 랜덤하게 설정되는 것을 특징으로 하는 표시 장치.
삭제
삭제
삭제
삭제
제15 항에 있어서,
상기 제1 데이터 드라이버 및 상기 제2 데이터 드라이버를 제어하고, 상기 제1 데이터 드라이버에 제1 트랜스퍼 펄스를 제공하고, 상기 제2 데이터 드라이버에 제2 트랜스퍼 펄스를 제공하는 타이밍 컨트롤러를 더 포함하고,
상기 제1 트랜스퍼 펄스는, 각 제1 화소 블록 내에서 상기 복수의 화소들의 상기 제1 데이터 드라이버로부터의 거리가 증가할수록, 점진적으로 증가하는 펄스 폭을 가지고,
상기 제2 트랜스퍼 펄스는, 각 제2 화소 블록 내에서 상기 복수의 화소들의 상기 제2 데이터 드라이버로부터의 거리가 증가할수록, 점진적으로 증가하는 펄스 폭을 가지는 것을 특징으로 하는 표시 장치.