KR20170135664A - 적층 세라믹 콘덴서 - Google Patents

적층 세라믹 콘덴서 Download PDF

Info

Publication number
KR20170135664A
KR20170135664A KR1020170031660A KR20170031660A KR20170135664A KR 20170135664 A KR20170135664 A KR 20170135664A KR 1020170031660 A KR1020170031660 A KR 1020170031660A KR 20170031660 A KR20170031660 A KR 20170031660A KR 20170135664 A KR20170135664 A KR 20170135664A
Authority
KR
South Korea
Prior art keywords
ceramic
internal electrode
laminate
pair
multilayer
Prior art date
Application number
KR1020170031660A
Other languages
English (en)
Inventor
가쯔오 사까쯔메
마스미 이시이
다께시 노사끼
노리히로 아라이
죠우지 아리가
Original Assignee
다이요 유덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이요 유덴 가부시키가이샤 filed Critical 다이요 유덴 가부시키가이샤
Publication of KR20170135664A publication Critical patent/KR20170135664A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명의 과제는 포장 공정에 있어서의 자세의 안정화가 가능한 적층 세라믹 콘덴서를 제공하는 것이다.
세라믹 유전체층(12)과, 철족 이외의 천이 금속을 주성분으로 하는 내부 전극층(14)이 교대로 적층되고, 적층된 복수의 내부 전극층(14)이 한 쌍의 단부면(42)에 교대로 노출되어 형성된 세라믹 적층체(10)와, 한 쌍의 단부면(42)에 있어서 내부 전극층(14)에 접속되고, 철족 이외의 천이 금속을 주성분으로 하는 한 쌍의 외부 전극(20)과, 세라믹 적층체(10)에 고정되고, 복수의 내부 전극층(14)이 대향하는 영역(17) 이외의 영역에 배치되고, 철족 천이 금속을 주성분으로 하는 더미 전극(18)을 구비하는 적층 세라믹 콘덴서(100)이다.

Description

적층 세라믹 콘덴서{MULTILAYER CERAMIC CAPACITOR}
본 발명은 적층 세라믹 콘덴서에 관한 것이다.
적층 세라믹 콘덴서는 세라믹 유전체층과 내부 전극층이 교대로 적층된 세라믹 적층체와, 세라믹 적층체의 표면에 설치되고, 내부 전극층에 접속된 외부 전극을 포함하여 구성된다. 예를 들어, 신뢰성 향상을 위해 외부 전극을 3층 구조로 하고, 그 중간층을 Ni, Cu, 또는 이들 합금의 도금막으로, 석출 입자의 평균 입경을 0.005㎛ 이상 1㎛ 이하로 한 적층 세라믹 콘덴서가 알려져 있다(예를 들어, 특허문헌 1). 또한, 적층 인덕터에 있어서, 고주파화에 대응하기 위해, 외부 전극을 Ag을 주성분으로 하는 제1 층과 Cu를 주성분으로 하는 4㎛ 이상의 두께의 제2 층의 적층 구조로 하고, 제1 층과 제2 층의 합계 두께를 5㎛ 이상으로 하는 기술이 알려져 있다(예를 들어, 특허문헌 2).
일본 특허 공개 제2000-357627호 공보 일본 특허 공개 제2014-209590호 공보
적층 세라믹 콘덴서는 종이나 플라스틱 등의 테이프에 형성된 포켓에 수납되는 포장 공정을 거쳐서 최종 포장 형태가 된다. 이 포장 공정에서 발생하는 진동 등에 의해, 적층 세라믹 콘덴서가 포켓으로부터 튀어나오거나 또는 포켓 내에서 회전하거나 하는 문제가 발생하는 경우가 있다. 이와 같은 문제를 개선하는 방법으로서, 자석을 사용하여 적층 세라믹 콘덴서의 튀어나옴이나 회전을 억제하는 것이 생각된다. 그러나, 고주파 특성의 개선을 위해, 내부 전극층 및 외부 전극을 철족 이외의 천이 금속을 주성분으로 한 경우, 자석을 사용한 적층 세라믹 콘덴서의 튀어나옴이나 회전의 억제가 어렵다.
본 발명은 상기 과제를 감안하여 이루어진 것이고, 포장 공정에 있어서의 자세의 안정화가 가능한 적층 세라믹 콘덴서를 제공하는 것을 목적으로 한다.
본 발명은 세라믹 유전체층과, 철족 이외의 천이 금속을 주성분으로 하는 내부 전극층이 교대로 적층되고, 적층된 복수의 상기 내부 전극층이 한 쌍의 단부면에 교대로 노출되어 형성된 세라믹 적층체와, 상기 한 쌍의 단부면에 있어서 상기 내부 전극층에 접속되고, 철족 이외의 천이 금속을 주성분으로 하는 한 쌍의 외부 전극과, 상기 세라믹 적층체에 고정되고, 상기 복수의 내부 전극층이 대향하는 영역 이외의 영역에 배치되고, 철족 천이 금속을 주성분으로 하는 도체를 구비하는 적층 세라믹 콘덴서이다.
상기 구성에 있어서, 상기 도체는 상기 세라믹 적층체의 내부에 설치되어 있는 구성으로 할 수 있다.
상기 구성에 있어서, 상기 세라믹 적층체는 직육면체 형상을 갖고, 상기 도체는 상기 복수의 내부 전극층 중 상기 한 쌍의 단부면의 한쪽에 노출되는 내부 전극층과 상기 한 쌍의 단부면의 다른 쪽의 사이의 상기 적층의 방향으로 연장되는 상기 세라믹 적층체 내의 영역이며, 상기 복수의 내부 전극층보다도 상기 세라믹 적층체의 상기 적층의 방향에서 대향하는 주면 근처에 설치되어 있는 구성으로 할 수 있다.
상기 구성에 있어서, 상기 세라믹 적층체는 직육면체 형상을 갖고, 상기 도체는 상기 세라믹 적층체의 상기 한 쌍의 단부면과 상기 적층의 방향에서 대향하는 주면에 교차하는 측면과 상기 복수의 내부 전극층의 사이의 상기 적층의 방향으로 연장되는 상기 세라믹 적층체 내의 영역에 설치되어 있는 구성으로 할 수 있다.
상기 구성에 있어서, 상기 세라믹 적층체는 직육면체 형상을 갖고, 상기 도체는 상기 세라믹 적층체의 상기 한 쌍의 단부면으로부터 이격되고, 상기 세라믹 적층체의 상기 적층의 방향에서 대향하는 주면과 상기 복수의 내부 전극층의 사이에 설치되어 있는 구성으로 할 수 있다.
상기 구성에 있어서, 상기 도체는 상기 세라믹 적층체의 표면에 설치되어 있는 구성으로 할 수 있다.
상기 구성에 있어서, 상기 세라믹 유전체층은 CaZrO3으로 이루어지고, 상기 내부 전극층 및 상기 외부 전극의 주성분은 Cu로 이루어지고, 상기 도체의 주성분은 Ni로 이루어지는 구성으로 할 수 있다.
본 발명에 따르면, 포장 공정에 있어서의 자세의 안정화가 가능한 적층 세라믹 콘덴서가 얻어진다.
도 1의 (a)는 실시예 1에 관한 적층 세라믹 콘덴서의 사시도, 도 1의 (b)는 도 1의 (a)의 A-A 사이의 단면도.
도 2의 (a)는 내부 전극층의 패턴이 인쇄된 시트의 사시도, 도 2의 (b)는 더미 전극의 패턴이 인쇄된 시트의 사시도, 도 2의 (c)는 시트가 적층된 상태를 나타내는 단면도.
도 3은 적층 세라믹 콘덴서의 무게와 Ni의 무게의 관계를 나타내는 도면.
도 4의 (a)는 실시예 2에 관한 적층 세라믹 콘덴서의 사시도, 도 4의 (b)는 도 4의 (a)의 A-A 사이의 단면도.
도 5는 내부 전극층 및 더미 전극이 인쇄된 시트의 사시도.
도 6은 실시예 3에 관한 적층 세라믹 콘덴서의 단면도.
도 7은 더미 전극이 인쇄된 시트의 사시도.
도 8은 실시예 4에 관한 적층 세라믹 콘덴서의 단면도.
이하, 도면을 참조하면서, 본 발명의 실시예에 대해 설명한다.
[실시예 1]
도 1의 (a)는 실시예 1에 관한 적층 세라믹 콘덴서(100)의 사시도, 도 1의 (b)는 도 1의 (a)의 A-A 사이의 단면도이다. 도 1의 (a) 및 도 1의 (b)와 같이, 실시예 1의 적층 세라믹 콘덴서(100)는 직육면체 형상의 세라믹 적층체(10)와, 한 쌍의 외부 전극(20)을 구비한다.
세라믹 적층체(10)는 세라믹 유전체층(12)과 내부 전극층(14)이 교대로 적층되어 있다. 적층된 복수의 내부 전극층(14)은 세라믹 적층체(10)의 대향하는 표면에 교대로 노출되어 있다. 외부 전극(20)은 세라믹 적층체(10)의 표면 중 내부 전극층(14)이 노출된 면에 내부 전극층(14)에 접속하여 설치되어 있다. 또한, 이하에 있어서, 세라믹 적층체(10)의 표면 중 세라믹 유전체층(12)과 내부 전극층(14)이 적층된 방향에서 대향하는 면을 주면(40)이라고 칭하고, 주면(40)에 교차하는 면이며 내부 전극층(14)이 노출된 면을 단부면(42)이라고 칭하고, 주면(40)과 단부면(42)에 교차하는 면이며 내부 전극층(14)이 노출되어 있지 않은 면을 측면(44)이라고 칭하는 것으로 한다.
세라믹 적층체(10)의 내부에 고정되고 더미 전극(18)이 설치되어 있다. 더미 전극(18)은 복수의 내부 전극층(14) 중 세라믹 적층체(10)의 한 쌍의 단부면(42)의 한쪽에 노출되는 내부 전극층(14)과 한 쌍의 단부면(42)의 다른 쪽의 사이의 세라믹 유전체층(12)과 내부 전극층(14)이 적층된 방향으로 연장되는 세라믹 적층체(10) 내의 영역(16a)이며, 복수의 내부 전극층(14)보다도 주면(40) 근처에 설치되어 있다. 즉, 더미 전극(18)은 복수의 내부 전극층(14)이 대향하는 영역(17) 이외의 영역에 배치되어 있다.
세라믹 유전체층(12)은 일반식 ABO3으로 표현되는 페로브스카이트 구조를 갖는 세라믹 재료를 주성분으로 한다. 또한, 당해 페로브스카이트 구조는 화학양론 조성으로부터 벗어난 ABO3 -α를 포함한다. 예를 들어, 당해 세라믹 재료로서, CaZrO3(지르콘산칼슘)을 사용할 수 있다.
내부 전극층(14)은 철족 이외의 천이 금속을 주성분으로 하는 도전 박막이다. 외부 전극(20)은 세라믹 적층체(10)에 접하여 설치된 하지 전극(22)과, 하지 전극(22)에 접하여 덮는 도금막(24)을 구비한다. 하지 전극(22) 및 도금막(24)은 철족 이외의 천이 금속을 주성분으로 한다. 예를 들어, 내부 전극층(14) 및 외부 전극(20)으로서, Cu를 주성분으로 한 막을 사용할 수 있다. 내부 전극층(14) 및 외부 전극(20)이 철족 이외의 천이 금속을 주성분으로 하므로, 양호한 고주파 특성을 얻을 수 있다.
더미 전극(18)은 철족 천이 금속을 주성분으로 하는 도전 박막이다. 예를 들어, 더미 전극(18)으로서, Ni을 주성분으로 한 막을 사용할 수 있다. 더미 전극(18)은 세라믹 적층체(10) 내의 영역(16a)에 복수의 내부 전극층(14)보다도 주면(40) 근처에 설치되어 있으므로, 더미 전극(18)이 외부 전극(20)에 접속되어 있는 경우라도, 더미 전극(18)과 내부 전극층(14)에 의한 용량의 형성이 억제된다. 따라서, 더미 전극(18)이 철족 천이 금속을 주성분으로 하고 있어도, 고주파 특성에 영향을 미치는 것은 억제된다. 또한, 더미 전극(18)이 외부 전극(20)에 접속되어 있는 경우라도, 세라믹 유전체층(12)을 사이에 두는 더미 전극(18)은 동일한 극성이므로 용량의 형성은 억제된다.
계속해서, 적층 세라믹 콘덴서(100)의 제조 공정에 대해 설명한다. 먼저, 세라믹 유전체층(12)의 주성분인 세라믹 재료의 분말에, 목적에 따라 소정의 첨가 화합물을 첨가한다. 첨가 화합물로서는, Mg, Mn, V, Cr, 희토류 원소(Y, Dy, Tm, Ho, Tb, Yb 및 Er)의 산화물, 및 Sm, Eu, Gd, Co, Ni, Li, B, Na, K 및 Si의 산화물 혹은 유리를 들 수 있다. 예를 들어, 먼저, 세라믹 재료의 분말에 첨가 화합물을 포함하는 화합물을 혼합하여 하소를 행한다. 계속해서, 얻어진 세라믹 재료의 입자를 첨가 화합물과 함께 습식 혼합하고, 건조 및 분쇄하여 세라믹 재료의 분말을 제조한다.
이어서, 얻어진 세라믹 재료의 분말에, 폴리비닐부티랄(PVB) 수지 등의 바인더와, 에탄올, 톨루엔 등의 유기 용제와, 프탈산디옥틸(DOP) 등의 가소제를 가하여 습식 혼합한다. 얻어진 슬러리를 사용하여, 예를 들어 다이 코터법이나 닥터 블레이드법에 의해, 기재 위에, 예를 들어 두께 0.8㎛ 이하의 띠 형상의 유전체 그린 시트를 도공하여 건조시킨다.
이어서, 유전체 그린 시트의 표면에, 내부 전극층(14)을 형성하기 위한 도전 페이스트를 스크린 인쇄, 그라비아 인쇄 등에 의해 인쇄함으로써, 내부 전극층(14)의 패턴이 인쇄된 시트를 형성한다. 내부 전극층(14)을 형성하기 위한 도전 페이스트는 내부 전극층(14)의 주성분 금속의 분말과, 바인더와, 용제와, 필요에 따라 그 밖의 보조제를 포함하고 있다. 또한, 유전체 그린 시트의 표면에, 더미 전극(18)을 형성하기 위한 도전 페이스트를 스크린 인쇄, 그라비아 인쇄 등에 의해 인쇄함으로써, 더미 전극(18)의 패턴이 인쇄된 시트를 형성한다. 더미 전극을 형성하기 위한 도전 페이스트는 더미 전극(18)의 주성분 금속의 분말과, 바인더와, 용제와, 필요에 따라 그 밖의 보조제를 포함하고 있다. 또한, 바인더 및 용제는 상기한 내부 전극층(14)을 형성하기 위한 도전 페이스트와 동일한 것을 사용할 수 있다. 또한, 내부 전극층(14)을 형성하기 위한 도전 페이스트 및 더미 전극(18)을 형성하기 위한 도전 페이스트에는 공재로서, 세라믹 유전체층(12)의 주성분인 세라믹 재료를 분산시켜도 된다.
이어서, 내부 전극층(14)의 패턴이 인쇄된 유전체 그린 시트를 소정의 크기로 재단한다. 마찬가지로, 더미 전극(18)의 패턴이 인쇄된 유전체 그린 시트를 소정의 크기로 재단한다. 재단 후의 시트를 도 2의 (a) 및 도 2의 (b)에 나타낸다. 도 2의 (a)는 내부 전극층(14)의 패턴이 인쇄된 시트(30a)의 사시도, 도 2의 (b)는 더미 전극(18)의 패턴이 인쇄된 시트(30b)의 사시도이다.
이어서, 기재를 박리한 상태에서, 더미 전극(18)의 패턴이 인쇄된 시트(30b)를 소정 층수(예를 들어, 10층 내지 40층)만큼 적층하고, 그 위에, 내부 전극층(14)의 패턴이 인쇄된 시트(30a)를 소정 층수(예를 들어, 4층 내지 50층)만큼 적층하고, 그 위에, 더미 전극(18)의 패턴이 인쇄된 시트(30b)를 소정 층수(예를 들어, 10층 내지 40층)만큼 적층한다. 또한, 적층된 시트(30a)의 상하에 배치되는 시트의 전체가, 더미 전극(18)의 패턴이 인쇄된 시트(30b)인 경우로 한하지 않고, 전극의 패턴이 인쇄되어 있지 않은 유전체 시트가 배치되어 있어도 된다. 도 2의 (c)는 시트(30a, 30b)가 적층된 상태를 나타내는 단면도이다. 또한, 도 2의 (c)에서는 내부 전극층(14) 및 더미 전극(18)의 도시는 생략하고 있다. 도 2의 (c)와 같이, 유전체 시트(30a)를 서로 어긋나게 하면서 적층한다. 이에 의해, 내부 전극층(14)이 세라믹 유전체층(12)을 사이에 두고 번갈아 적층된다. 또한, 시트(30a)와 시트(30b)를 적층할 때에는, 더미 전극(18)이 내부 전극층(14)의 일부와 겹쳐서 적층되도록 한다.
이어서, 적층된 시트(30a, 30b)에 압력을 가하여 압착하고 일체화한 후, 재단기에 의해 종횡으로 작게 커트한다. 이때, 내부 전극층(14)의 단부 테두리가 세라믹 유전체층(12)의 길이 방향 양 단부면에 노출되도록, 유전체 시트(30a, 30b)를 커트한다. 이에 의해, 직육면체 형상의 세라믹 적층체(10)를 얻는다.
이어서, 얻어진 세라믹 적층체(10)의 내부 전극층(14)이 노출되는 한 쌍의 단부면(42)에, 하지 전극(22)을 형성하기 위한 도전 페이스트를 도포한다. 이에 의해, 성형체를 얻는다. 하지 전극(22)을 형성하기 위한 도전 페이스트는 하지 전극(22)의 주성분 금속의 분말과, 바인더와, 용제와, 필요에 따라 그 밖의 보조제를 포함하고 있다. 바인더 및 용제는 상기한 내부 전극층(14)을 형성하기 위한 도전 페이스트와 동일한 것을 사용할 수 있다. 또한, 하지 전극(22)을 형성하기 위한 도전 페이스트에는 공재로서, 예를 들어 세라믹 유전체층(12)의 주성분인 세라믹 재료를 분산시킨다. 하지 전극(22)을 형성하기 위한 도전 페이스트에 있어서의 당해 세라믹 재료의 함유량을 5중량％ 이하로 한다.
이어서, 얻어진 성형체를, 예를 들어 H2가 1.5체적％ 정도인 환원 분위기 중에 있어서, 950℃ 정도의 온도에서 2시간 정도 소성한다. 이에 의해, 세라믹 유전체층(12) 및 내부 전극층(14)의 소성과, 하지 전극(22)의 베이킹을 동시에 행할 수 있다.
이어서, 하지 전극(22) 위에 전해 도금에 의해 도금막(24)을 형성한다. 이에 의해, 적층 세라믹 콘덴서(100)를 얻는다.
그런데, 적층 세라믹 콘덴서는 종이나 플라스틱 등의 테이프에 형성된 포켓에 수납되는 포장 공정을 거쳐서 최종 포장 형태가 된다. 이 포장 공정에서 발생하는 진동 등에 의해, 적층 세라믹 콘덴서가 포켓으로부터 튀어나오거나 또는 포켓 내에서 회전하거나 하여 문제가 발생하는 경우가 있다. 이와 같은 문제를 억제하기 위해, 자석을 사용하여 적층 세라믹 콘덴서의 튀어나옴이나 회전을 억제하는 것이 생각된다. 그러나, 상술한 바와 같이, 고주파 특성을 양호하게 하기 위해서는, 내부 전극층 및 외부 전극은 철족 이외의 천이 금속(Cu 등)을 주성분으로 하는 것이 바람직하다. 이 경우, 내부 전극층 및 외부 전극은 자석에 끌어 당겨지기 어려워지므로, 적층 세라믹 콘덴서가 내부 전극층 및 외부 전극 이외의 전극을 구비하고 있지 않은 경우에는, 자석에 의해 적층 세라믹 콘덴서의 튀어나옴이나 회전을 억제하는 것이 어렵다.
이에 비해, 실시예 1에 의하면, 양호한 고주파 특성을 얻기 위해, 내부 전극층(14) 및 외부 전극(20)은 철족 이외의 천이 금속(Cu)을 주성분으로 하고 있지만, 그 밖에, 철족 천이 금속(Ni)을 주성분으로 하는 더미 전극(18)(도체)이, 복수의 내부 전극층(14)이 대향하는 영역(17) 이외의 영역에 배치되어 있다. 더미 전극(18)은 자석에 끌어 당겨지므로, 적층 세라믹 콘덴서(100)의 위치나 자세를 자석에 의해 제어할 수 있다. 따라서, 양호한 고주파 특성을 유지하면서, 적층 세라믹 콘덴서(100)가 테이프의 포켓으로부터 튀어나오는 것이나 포켓 내에서 회전하는 것을 억제할 수 있어, 포장 공정에 있어서의 적층 세라믹 콘덴서(100)의 자세의 안정화가 가능해진다.
여기서, 더미 전극(18)이 철족 천이 금속으로서 Ni을 포함하는 경우에 있어서, 적층 세라믹 콘덴서(100)의 무게에 대해, Ni의 무게를 어느 정도로 하면, 자세의 안정화가 가능해지는지를 조사했다. 도 3은 적층 세라믹 콘덴서(100)의 무게와 Ni의 무게의 관계를 나타내는 도면이다. 또한, 도 3에서는 적층 세라믹 콘덴서(100)에 가해지는 자속 밀도를 10가우스로 한 경우에, 자세의 안정화가 가능해지는 Ni의 무게를 나타내고 있다. 또한, 도 3 중의 식에 있어서, y는 Ni의 무게이고, x는 적층 세라믹 콘덴서의 무게이다. 도 3과 같이, 적층 세라믹 콘덴서(100)의 자세의 안정화가 가능해지는, 적층 세라믹 콘덴서(100)의 무게에 대한 Ni의 무게의 근사 곡선은 (Ni의 무게)＝0.00025×(적층 세라믹 콘덴서의 무게)0. 6588이었다. 따라서, 자속 밀도가 10가우스 정도인 경우에는 (Ni의 무게)≥0.00025×(적층 세라믹 콘덴서의 무게)0.6588을 만족시킴으로써, 자세의 안정화가 가능해지는 것을 알 수 있다.
또한, 실시예 1에 의하면, 더미 전극(18)은 세라믹 적층체(10)의 내부에 설치되어 있다. 이에 의해, 세라믹 적층체(10)의 외형 형상을 바꾸는 일 없이, 적층 세라믹 콘덴서(100)의 자세의 안정화가 가능해진다.
또한, 실시예 1에 의하면, 더미 전극(18)은 세라믹 적층체(10) 내의 영역(16a)에 복수의 내부 전극층(14)보다도 주면(40) 근처에 설치되어 있다. 이에 의해, 상술한 바와 같이, 더미 전극(18)과 내부 전극층(14)에 의한 용량의 형성이 억제되어, 더미 전극(18)이 철족 천이 금속을 주성분으로 하고 있어도, 고주파 특성에 영향을 미치는 것을 억제할 수 있다.
또한, 실시예 1에서는, 더미 전극(18)은 세라믹 적층체(10)의 한 쌍의 단부면(42)의 양쪽측에 설치되어 있는 경우를 예로 나타냈지만, 어느 한쪽측에만 설치되어 있는 경우여도 된다. 그러나, 자세의 안정화의 관점에서는, 더미 전극(18)은 세라믹 적층체(10)의 한 쌍의 단부면(42)의 양쪽측에 설치되어 있는 경우가 바람직하다. 또한, 더미 전극(18)은 세라믹 적층체(10)의 대향하는 주면(40) 중 어느 한쪽측에만 설치되어 있는 경우여도 되지만, 자세의 안정화의 관점에서는, 대향하는 주면(40)의 양쪽측에 설치되어 있는 경우가 바람직하다.
더미 전극(18)은 세라믹 적층체(10)의 한 쌍의 단부면(42)에 노출되어 있는 경우여도 되고, 노출되어 있지 않은 경우여도 된다. 더미 전극(18)이 세라믹 적층체(10)의 단부면(42)에 노출되어 있는 경우, 더미 전극(18)은 외부 전극(20)에 접하고 있어도 되고, 접하고 있지 않아도 된다.
또한, 실시예 1에서는 세라믹 유전체층(12)에 포함되는 세라믹 재료로서 CaZrO3(지르콘산칼슘)을 사용하는 경우를 예로 나타냈지만, 이에 한정되지 않고, BaTiO3(티타늄산바륨), CaTiO3(티타늄산칼슘), SrTiO3(티타늄산스트론튬), 페로브스카이트 구조를 형성하는 Ba1 -x- yCaxSryTi1 - zZrzO3(0≤x≤1, 0≤y≤1, 0≤z≤1) 등을 사용해도 된다.
또한, 실시예 1에서는, 내부 전극층(14) 및 외부 전극(20)은 Cu를 주성분으로 하는 경우를 예로 나타냈지만, 그 밖의 철족 이외의 천이 금속을 주성분으로 하는 경우여도 된다. 고주파 특성을 양호하게 하는 관점에서는, 내부 전극층(14) 및 외부 전극(20)은 철족 이외의 천이 금속으로 이루어지고, 철족 천이 금속을 포함하지 않는 경우가 바람직하다. 더미 전극(18)은 Ni을 주성분으로 하는 경우를 예로 나타냈지만, 그 밖의 철족 천이 금속(예를 들어, Fe, Co)을 주성분으로 하는 경우여도 된다. 더미 전극(18)은 자석에 의한 자세 안정화의 관점에서는, 철족 천이 금속으로 이루어지고, 철족 이외의 천이 금속을 포함하지 않는 경우가 바람직하다.
[실시예 2]
도 4의 (a)는 실시예 2에 관한 적층 세라믹 콘덴서(200)의 사시도, 도 4의 (b)는 도 4의 (a)의 A-A 사이의 단면도이다. 도 4의 (a) 및 도 4의 (b)와 같이, 실시예 2의 적층 세라믹 콘덴서(200)에서는, 더미 전극(18)은 세라믹 적층체(10)의 내부의 영역(17) 이외의 영역이며, 세라믹 적층체(10)의 측면(44)과 내부 전극층(14)의 사이의 세라믹 유전체층(12)과 내부 전극층(14)이 적층된 방향으로 연장되는 영역(16b)에 설치되어 있다. 더미 전극(18)과 내부 전극층(14)은, 예를 들어 동일면 위에 위치하여 설치되어 있다. 더미 전극(18)은 세라믹 적층체(10)의 측면(44)에 노출되어 있어도 되고, 노출되어 있지 않은 경우여도 된다. 그 밖의 구성은 실시예 1과 동일하므로 설명을 생략한다.
실시예 2의 적층 세라믹 콘덴서(200)는 내부 전극층(14) 및 더미 전극(18)이 인쇄된 시트가 실시예 1과 상이한 점 이외는 실시예 1과 동일한 방법에 의해 제조할 수 있다. 도 5는 내부 전극층(14) 및 더미 전극(18)이 인쇄된 시트(30c)의 사시도이다. 실시예 2의 적층 세라믹 콘덴서(200)는 시트(30c)를 서로 어긋나게 하면서 소정 층수(예를 들어, 4층 내지 50층)만큼 적층하고, 그 상하에 전극이 인쇄되어 있지 않은 유전체 시트를 적층하고, 그 외에는 실시예 1과 동일한 방법에 의해 제조할 수 있다.
실시예 2에 의하면, 더미 전극(18)은 세라믹 적층체(10) 내의 영역(16b)에 설치되어 있다. 이 경우에도 더미 전극(18)과 내부 전극층(14)에 의한 용량의 형성이 억제된다. 따라서, 고주파 특성으로의 영향을 억제하면서, 적층 세라믹 콘덴서(200)의 자세의 안정화가 가능해진다.
또한, 실시예 2에 의하면, 더미 전극(18)과 내부 전극층(14)은 동일면 위에 위치하여 설치되어 있다. 이에 의해, 도 5와 같이, 1매의 시트(30c)를 사용하여 더미 전극(18)과 내부 전극층(14)을 형성할 수 있으므로, 제조 공정을 간략화할 수 있다.
또한, 실시예 2에서는, 더미 전극(18)은 세라믹 적층체(10)의 대향하는 측면(44)의 양쪽측에 설치되어 있는 경우를 예로 나타냈지만, 어느 한쪽측에만 설치되어 있는 경우여도 된다. 그러나, 자세의 안정화의 관점에서는, 더미 전극(18)은 세라믹 적층체(10)의 대향하는 측면(44)의 양쪽측에 설치되어 있는 경우가 바람직하다.
[실시예 3]
도 6은 실시예 3에 관한 적층 세라믹 콘덴서(300)의 단면도이다. 또한, 도 6은 도 1의 (a)의 A-A 사이에 상당하는 부분의 단면도이다. 도 6과 같이, 실시예 3의 적층 세라믹 콘덴서(300)에서는, 더미 전극(18)은 세라믹 적층체(10)의 내부의 영역(17) 이외의 영역이며, 세라믹 적층체(10)의 한 쌍의 단부면(42)으로부터 이격되고, 세라믹 적층체(10)의 주면(40)과 복수의 내부 전극층(14)의 사이에 설치되어 있다. 즉, 더미 전극(18)은 세라믹 적층체(10)의 한 쌍의 단부면(42)에는 노출되어 있지 않다. 그 밖의 구성은 실시예 1과 동일하므로 설명을 생략한다.
실시예 3의 적층 세라믹 콘덴서(300)는 더미 전극(18)이 인쇄된 시트가 실시예 1과 상이한 점 이외는 실시예 1과 동일한 방법에 의해 제조할 수 있다. 도 7은 더미 전극(18)이 인쇄된 시트(30d)의 사시도이다. 실시예 3의 적층 세라믹 콘덴서(300)는 시트(30d)를 소정 층수(예를 들어, 10층 내지 40층)만큼 적층하고, 그 위에, 도 2의 (a)의 시트(30a)를 서로 어긋나게 하면서 소정 층수(예를 들어, 4층 내지 50층)만큼 적층하고, 그 위에, 시트(30d)를 소정 층수(예를 들어, 10층 내지 40층)만큼 적층하고, 그 밖의 방법은 실시예 1과 동일한 방법에 의해 제조할 수 있다.
실시예 3에 의하면, 더미 전극(18)은 세라믹 적층체(10)의 한 쌍의 단부면(42)으로부터 이격되고, 세라믹 적층체(10)의 주면(40)과 복수의 내부 전극층(14)의 사이에 설치되어 있다. 이 경우라도, 더미 전극(18)과 내부 전극층(14)에 의한 용량의 형성이 억제된다. 따라서, 고주파 특성으로의 영향을 억제하면서, 적층 세라믹 콘덴서(300)의 자세의 안정화가 가능해진다. 또한, 실시예 1에 비해, 더미 전극(18)을 크게 하는 것이 가능해지므로, 자석에 의한 적층 세라믹 콘덴서(300)의 제어를 행하기가 쉬워진다.
또한, 실시예 3에서는, 더미 전극(18)은 세라믹 적층체(10)의 대향하는 주면(40)의 양쪽측에 설치되어 있는 경우를 예로 나타냈지만, 어느 한쪽측에만 설치되어 있는 경우여도 된다. 그러나, 자세의 안정화의 관점에서는, 더미 전극(18)은 세라믹 적층체(10)의 대향하는 주면(40)의 양쪽측에 설치되어 있는 경우가 바람직하다.
[실시예 4]
도 8은 실시예 4에 관한 적층 세라믹 콘덴서(400)의 단면도이다. 또한, 도 8은 도 1의 (a)의 A-A 사이에 상당하는 부분의 단면도이다. 도 8과 같이, 실시예 4의 세라믹 콘덴서(400)에서는, 더미 전극(18)은 세라믹 적층체(10)의 내부가 아니라, 세라믹 적층체(10)의 표면 중 주면(40)에 고정되어 설치되어 있다. 즉, 더미 전극(18)은 영역(17) 이외의 영역에 설치되어 있다. 더미 전극(18)은 세라믹 적층체(10)에 접하여 설치된 하지 전극(32)과, 하지 전극(32)에 접하여 덮는 도금막(34)을 구비한다. 하지 전극(32) 및 도금막(34)은 철족 천이 금속을 주성분으로 한다. 그 밖의 구성은 실시예 1과 동일하므로 설명을 생략한다.
실시예 4의 세라믹 콘덴서(400)는 이하의 방법에 의해 제조할 수 있다. 먼저, 도 2의 (a)의 시트(30a)를 제작하고, 시트(30a)를 서로 어긋나게 하면서 소정 층수(예를 들어, 4층 내지 50층)만큼 적층하고, 그 상하에 전극이 인쇄되어 있지 않은 유전체 시트를 적층한다. 적층한 시트를 압착하여 일체화한 후, 재단기에 의해 작게 커트하고, 내부 전극층(14)의 단부 테두리가 세라믹 유전체층(12)의 길이 방향 양 단부면에 노출되는 세라믹 적층체(10)를 얻는다. 얻어진 세라믹 적층체(10)의 단부면(42)에 하지 전극(22)을 형성하기 위한 도전 페이스트를 도포하고, 주면(40)에 하지 전극(32)을 형성하기 위한 도전 페이스트를 도포한다. 이에 의해, 성형체를 얻는다. 하지 전극(22)을 형성하기 위한 도전 페이스트는 실시예 1에서 설명한 것을 사용할 수 있다. 하지 전극(32)을 형성하기 위한 도전 페이스트는 하지 전극(32)의 주성분 금속의 분말과, 바인더와, 용제와, 필요에 따라 그 밖의 보조제를 포함하고 있다. 바인더 및 용제는 상기한 내부 전극층(14)을 형성하기 위한 도전 페이스트와 동일한 것을 사용할 수 있다. 또한, 하지 전극(32)을 형성하기 위한 도전 페이스트에는 공재로서, 예를 들어 세라믹 유전체층(12)의 주성분인 세라믹 재료를 분산시킨다. 하지 전극(32)을 형성하기 위한 도전 페이스트에 있어서의 당해 세라믹 재료의 함유량을 5중량％ 이하로 한다.
이어서, 얻어진 성형체를, 예를 들어 H2가 1.5체적％ 정도의 환원 분위기 중에 있어서, 950℃ 정도의 온도에서 2시간 정도 소성한다. 이에 의해, 세라믹 유전체층(12) 및 내부 전극층(14)의 소성과, 하지 전극(22, 32)의 베이킹을 동시에 행할 수 있다.
이어서, 하지 전극(22) 위에 전해 도금에 의해 도금막(24)을 형성하고, 하지 전극(32) 위에 전해 도금에 의해 도금막(34)을 형성한다. 이에 의해, 적층 세라믹 콘덴서(400)를 얻는다.
실시예 4에 의하면, 더미 전극(18)은 세라믹 적층체(10)의 표면에 설치되어 있다. 이 경우라도, 고주파 특성으로의 영향을 억제하면서, 적층 세라믹 콘덴서(400)의 자세의 안정화가 가능해진다. 또한, 더미 전극(18)을 크게 형성할 수 있고 또한 더미 전극(18)이 세라믹 적층체(10)의 표면에 있는 점에서, 자석에 의한 적층 세라믹 콘덴서(400)의 제어를 행하기가 쉬워진다.
또한, 실시예 4에서는, 더미 전극(18)은 세라믹 적층체(10)의 주면(40)에 설치되어 있는 경우를 예로 나타냈지만, 세라믹 적층체(10)의 측면(44)에 설치되어 있어도 된다. 더미 전극(18)은 세라믹 적층체(10)의 주면(40) 및 측면(44) 중 어느 하나의 면에 설치되어 있으면 되지만, 자세의 안정화의 관점에서는, 세라믹 적층체(10)의 대향하는 주면(40) 각각 또는 대향하는 측면(44) 각각에 설치되어 있는 것이 바람직하다.
이상, 본 발명의 실시예에 대해 상세하게 설명했지만, 본 발명은 이러한 특정한 실시예로 한정되는 것은 아니고, 특허 청구의 범위에 기재된 본 발명의 요지의 범위 내에 있어서, 다양한 변형ㆍ변경이 가능하다.
10 : 세라믹 적층체
12 : 세라믹 유전체층
14 : 내부 전극층
16a, 16b : 영역
17 : 내부 전극층이 대향하는 영역
18 : 더미 전극
20 : 외부 전극
22 : 하지 전극
24 : 도금막
30a 내지 30d : 시트
32 : 하지 전극
34 : 도금막
40 : 세라믹 적층체의 주면
42 : 세라믹 적층체의 단부면
44 : 세라믹 적층체의 측면
100 내지 400 : 적층 세라믹 콘덴서

Claims (7)

  1. 세라믹 유전체층과, 철족 이외의 천이 금속을 주성분으로 하는 내부 전극층이 교대로 적층되고, 적층된 복수의 상기 내부 전극층이 한 쌍의 단부면에 교대로 노출되어 형성된 세라믹 적층체와,
    상기 한 쌍의 단부면에 있어서 상기 내부 전극층에 접속되고, 철족 이외의 천이 금속을 주성분으로 하는 한 쌍의 외부 전극과,
    상기 세라믹 적층체에 고정되고, 상기 복수의 내부 전극층이 대향하는 영역 이외의 영역에 배치되고, 철족 천이 금속을 주성분으로 하는 도체를 구비하는, 적층 세라믹 콘덴서.
  2. 제1항에 있어서, 상기 도체는 상기 세라믹 적층체의 내부에 설치되어 있는, 적층 세라믹 콘덴서.
  3. 제2항에 있어서, 상기 세라믹 적층체는 직육면체 형상을 갖고,
    상기 도체는 상기 복수의 내부 전극층 중 상기 한 쌍의 단부면의 한쪽에 노출되는 내부 전극층과 상기 한 쌍의 단부면의 다른 쪽 사이의 상기 적층의 방향으로 연장되는 상기 세라믹 적층체 내의 영역이며, 상기 복수의 내부 전극층보다도 상기 세라믹 적층체의 상기 적층의 방향에서 대향하는 주면 근처에 설치되어 있는, 적층 세라믹 콘덴서.
  4. 제2항에 있어서, 상기 세라믹 적층체는 직육면체 형상을 갖고,
    상기 도체는 상기 세라믹 적층체의 상기 한 쌍의 단부면과 상기 적층의 방향에서 대향하는 주면에 교차하는 측면과 상기 복수의 내부 전극층 사이의 상기 적층의 방향으로 연장되는 상기 세라믹 적층체 내의 영역에 설치되어 있는, 적층 세라믹 콘덴서.
  5. 제2항에 있어서, 상기 세라믹 적층체는 직육면체 형상을 갖고,
    상기 도체는 상기 세라믹 적층체의 상기 한 쌍의 단부면으로부터 이격되고, 상기 세라믹 적층체의 상기 적층의 방향에서 대향하는 주면과 상기 복수의 내부 전극층 사이에 설치되어 있는, 적층 세라믹 콘덴서.
  6. 제1항에 있어서, 상기 도체는 상기 세라믹 적층체의 표면에 설치되어 있는, 적층 세라믹 콘덴서.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 세라믹 유전체층은 CaZrO3을 포함하고,
    상기 내부 전극층 및 상기 외부 전극의 주성분은 Cu를 포함하고,
    상기 도체의 주성분은 Ni를 포함하는, 적층 세라믹 콘덴서.
KR1020170031660A 2016-05-31 2017-03-14 적층 세라믹 콘덴서 KR20170135664A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016109205A JP2017216360A (ja) 2016-05-31 2016-05-31 積層セラミックコンデンサ
JPJP-P-2016-109205 2016-05-31

Publications (1)

Publication Number Publication Date
KR20170135664A true KR20170135664A (ko) 2017-12-08

Family

ID=60418839

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170031660A KR20170135664A (ko) 2016-05-31 2017-03-14 적층 세라믹 콘덴서

Country Status (4)

Country Link
US (1) US20170345569A1 (ko)
JP (1) JP2017216360A (ko)
KR (1) KR20170135664A (ko)
CN (1) CN107452503A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200010531A (ko) 2020-01-17 2020-01-30 삼성전기주식회사 적층형 커패시터
KR20200015103A (ko) 2018-08-02 2020-02-12 삼성전기주식회사 적층형 커패시터
US11069479B2 (en) 2018-07-19 2021-07-20 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
WO2023121043A1 (ko) * 2021-12-22 2023-06-29 주식회사 아모텍 세라믹 커패시터 및 그 제조방법
WO2023140501A1 (ko) * 2022-01-19 2023-07-27 주식회사 아모텍 세라믹 커패시터 및 그 제조방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190116128A (ko) 2019-07-05 2019-10-14 삼성전기주식회사 커패시터 부품
JP7322781B2 (ja) * 2020-03-27 2023-08-08 株式会社村田製作所 積層セラミック電子部品
JP2022032641A (ja) 2020-08-13 2022-02-25 株式会社村田製作所 部品内蔵基板
JP7444135B2 (ja) 2021-05-25 2024-03-06 株式会社村田製作所 電子部品及び電子機器
JP2023019368A (ja) * 2021-07-29 2023-02-09 株式会社村田製作所 積層セラミックコンデンサ

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856404A (ja) * 1981-09-30 1983-04-04 日本電気ホームエレクトロニクス株式会社 電子部品
JPS5874030A (ja) * 1981-10-28 1983-05-04 ティーディーケイ株式会社 電子部品、導電皮膜組成物及び製造方法
JPH0432739Y2 (ko) * 1986-04-15 1992-08-06
JPH07336090A (ja) * 1994-06-08 1995-12-22 Nippon Avionics Co Ltd チップ部品及びチップ部品の位置出し装置
JPH07335473A (ja) * 1994-06-10 1995-12-22 Murata Mfg Co Ltd 積層セラミックコンデンサ
JPH11340106A (ja) * 1998-05-29 1999-12-10 Matsushita Electric Ind Co Ltd 積層セラミック電子部品とその選別方法
JP2001150249A (ja) * 1999-11-26 2001-06-05 Matsushita Electric Ind Co Ltd 電子部品の整列方法および整列装置並びに電子部品の製造方法
JP2003077755A (ja) * 2001-08-31 2003-03-14 Matsushita Electric Ind Co Ltd コンデンサ
US7206187B2 (en) * 2004-08-23 2007-04-17 Kyocera Corporation Ceramic electronic component and its manufacturing method
US7580240B2 (en) * 2005-11-24 2009-08-25 Ngk Spark Plug Co., Ltd. Via array capacitor, wiring board incorporating a via array capacitor, and method of manufacturing the same
US8238075B2 (en) * 2006-02-22 2012-08-07 Vishay Sprague, Inc. High voltage capacitors
JP5245611B2 (ja) * 2008-07-28 2013-07-24 株式会社村田製作所 積層セラミック電子部品およびその製造方法
EP2527393A1 (en) * 2010-01-20 2012-11-28 Daikin Industries, Ltd. High-dielectric film
JP2011151224A (ja) * 2010-01-22 2011-08-04 Murata Mfg Co Ltd 積層セラミックコンデンサおよびその製造方法
JP5736982B2 (ja) * 2010-07-21 2015-06-17 株式会社村田製作所 セラミック電子部品
JP5699819B2 (ja) * 2010-07-21 2015-04-15 株式会社村田製作所 セラミック電子部品
JP5672162B2 (ja) * 2010-07-21 2015-02-18 株式会社村田製作所 電子部品
WO2012043427A1 (ja) * 2010-10-01 2012-04-05 太陽誘電株式会社 積層セラミックコンデンサ
KR20130003104A (ko) * 2011-06-30 2013-01-09 한국전자통신연구원 무선 통신 시스템에서 하향링크 신호 복조 방법 및 장치
JP2013051254A (ja) * 2011-08-30 2013-03-14 Kyocera Corp 圧電素子
KR101288151B1 (ko) * 2011-11-25 2013-07-19 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR101472659B1 (ko) * 2013-02-18 2014-12-12 삼성전기주식회사 다층 세라믹 소자
EP2975792B1 (en) * 2013-03-11 2020-02-26 LG Electronics Inc. Method for receiving synchronization information for direct communication between user equipment and apparatus for same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11069479B2 (en) 2018-07-19 2021-07-20 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
KR20200015103A (ko) 2018-08-02 2020-02-12 삼성전기주식회사 적층형 커패시터
US10984951B2 (en) 2018-08-02 2021-04-20 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor having dummy electrodes on corners of dielectric layers
KR20200010531A (ko) 2020-01-17 2020-01-30 삼성전기주식회사 적층형 커패시터
WO2023121043A1 (ko) * 2021-12-22 2023-06-29 주식회사 아모텍 세라믹 커패시터 및 그 제조방법
WO2023140501A1 (ko) * 2022-01-19 2023-07-27 주식회사 아모텍 세라믹 커패시터 및 그 제조방법

Also Published As

Publication number Publication date
CN107452503A (zh) 2017-12-08
US20170345569A1 (en) 2017-11-30
JP2017216360A (ja) 2017-12-07

Similar Documents

Publication Publication Date Title
KR20170135664A (ko) 적층 세라믹 콘덴서
KR102648161B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
US10903006B2 (en) Multilayer ceramic capacitor
KR101876621B1 (ko) 적층 세라믹 콘덴서
US9251957B2 (en) Multilayer ceramic condenser and method of manufacturing the same
US10522291B2 (en) Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
KR102497972B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
US11004604B2 (en) Ceramic electronic device with inflected external electrodes and manufacturing method of ceramic electronic device with reverse pattern slurry
KR102543977B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
JP2020057738A (ja) 電子部品、回路基板、および電子部品の回路基板への実装方法
US9959976B2 (en) Dielectric composition and multilayer ceramic capacitor containing the same
KR102495669B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR20180015079A (ko) 적층 세라믹 콘덴서
US20170345568A1 (en) Multilayer ceramic capacitor
JP7338961B2 (ja) セラミック電子部品およびその製造方法
JP2022016003A (ja) 電子部品
KR101983171B1 (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR20190116112A (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
JP2019050410A (ja) 積層セラミックコンデンサ
JP2022016002A (ja) 電子部品
KR102068812B1 (ko) 적층 세라믹 커패시터
KR102609156B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
US11031181B2 (en) Dielectric composition and multilayer capacitor comprising the same