KR20170131233A - 그라비어 인쇄판, 그라비어 인쇄 방법 및 전자부품의 제조 방법 - Google Patents

그라비어 인쇄판, 그라비어 인쇄 방법 및 전자부품의 제조 방법 Download PDF

Info

Publication number
KR20170131233A
KR20170131233A KR1020170060034A KR20170060034A KR20170131233A KR 20170131233 A KR20170131233 A KR 20170131233A KR 1020170060034 A KR1020170060034 A KR 1020170060034A KR 20170060034 A KR20170060034 A KR 20170060034A KR 20170131233 A KR20170131233 A KR 20170131233A
Authority
KR
South Korea
Prior art keywords
printed
gravure
gravure roll
printing plate
electrode
Prior art date
Application number
KR1020170060034A
Other languages
English (en)
Inventor
타카시 사와다
켄이치 토고
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20170131233A publication Critical patent/KR20170131233A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41N—PRINTING PLATES OR FOILS; MATERIALS FOR SURFACES USED IN PRINTING MACHINES FOR PRINTING, INKING, DAMPING, OR THE LIKE; PREPARING SUCH SURFACES FOR USE AND CONSERVING THEM
    • B41N1/00—Printing plates or foils; Materials therefor
    • B41N1/04—Printing plates or foils; Materials therefor metallic
    • B41N1/06—Printing plates or foils; Materials therefor metallic for relief printing or intaglio printing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41N—PRINTING PLATES OR FOILS; MATERIALS FOR SURFACES USED IN PRINTING MACHINES FOR PRINTING, INKING, DAMPING, OR THE LIKE; PREPARING SUCH SURFACES FOR USE AND CONSERVING THEM
    • B41N1/00—Printing plates or foils; Materials therefor
    • B41N1/16—Curved printing plates, especially cylinders
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41C—PROCESSES FOR THE MANUFACTURE OR REPRODUCTION OF PRINTING SURFACES
    • B41C1/00—Forme preparation
    • B41C1/18—Curved printing formes or printing cylinders
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M1/00—Inking and printing with a printer's forme
    • B41M1/10—Intaglio printing ; Gravure printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1275—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by other printing techniques, e.g. letterpress printing, intaglio printing, lithographic printing, offset printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Manufacture Or Reproduction Of Printing Formes (AREA)
  • Printing Methods (AREA)
  • Printing Plates And Materials Therefor (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

생산성을 향상시킬 수 있는 그라비어 인쇄판, 그리고 그라비어 인쇄 방법 및 전자부품의 제조 방법을 제공한다.
본 발명은, 원통상의 그라비어 롤(50)의 외주면(50a)에, 인쇄해야 할 도형에 대응하는 복수의 셀이 배치된 그라비어 인쇄판이다. 그라비어 롤(50)의 외주면(50a)에는 제1 영역(52) 및 제2 영역(54)이 마련된다. 인쇄해야 할 도형은 적어도 2종류의 도형이며, 제1 영역(52)에, 2종류의 도형 중 한쪽의 인쇄해야 할 도형에 대응하는 셀(56a)이 복수 배치되어 있고, 제2 영역(54)에, 2종류 중 다른 쪽의 인쇄해야 할 도형에 대응하는 셀(58a)이 복수 배치되어 있다.

Description

그라비어 인쇄판, 그라비어 인쇄 방법 및 전자부품의 제조 방법{GRAVURE PRINTING PLATE, GRAVURE PRINTING METHOD, AND MANUFACTURING METHOD FOR ELECTRONIC COMPONENT}
본 발명은, 그라비어 인쇄판, 그라비어 인쇄 방법, 및 전자부품의 제조 방법에 관한 것이고, 예를 들면 전자부품의 전극 형성용 페이스트를 인쇄하는 데에 이용되는 그라비어 인쇄판, 및 그라비어 인쇄 방법 및 전자부품의 제조 방법에 관한 것이다.
적층 세라믹 콘덴서 등의 전자부품은, 미(未)소성의 내부전극 패턴을 인쇄함으로써 형성된 세라믹 그린 시트를 적층하여 머더 적층체를 형성하고, 이것을 커팅하여 각각의 미가공의 적층체 칩으로 분할하고, 소성하여 적층체 칩을 제조하는 공정을 거쳐 얻어진다.
이 전자부품의 제조 공정에서, 세라믹 그린 시트에 내부전극 패턴을 인쇄하여 내부전극 등을 형성하는 경우, 예를 들면 특허문헌 1에 나타내는 바와 같이, 2종류 도형의 내부전극 패턴이, 각 종류, 각각의 세라믹 그린 시트에 각각의 스크린을 이용하여 스크린 인쇄된다. 그리고 한쪽의 종류의 내부전극 패턴이 인쇄된 세라믹 그린 시트와, 다른 쪽의 종류의 내부전극 패턴이 인쇄된 세라믹 그린 시트가 교대로 적층된다.
일본 공개특허공보 소64-14912호
그러나 특허문헌 1에서 나타내는 바와 같은, 각각의 종류의 내부전극 패턴마다 다른 세라믹 그린 시트가 준비된 후에, 각각의 세라믹 그린 시트를 교대로 적층하고, 각 적층체 칩으로 분할하는 경우, 그 분할을 위한 절단 위치의 조정을 위해, 인쇄 위치의 조정이나 적층 위치의 조정에 대하여 난이도가 높은 제어가 요구된다. 그 때문에, 이 점은 전자부품 생산성의 저하로 이어진다.
따라서 본 발명의 목적은, 생산성을 향상시킬 수 있는 그라비어 인쇄판, 그라비어 인쇄 방법 및 전자부품의 제조 방법을 제공하는 것이다.
이 발명의 그라비어 인쇄판은, 원통상의 그라비어 롤의 외주면(外周面)에, 인쇄해야 할 도형에 대응하는 복수의 셀이 배치된 그라비어 인쇄판으로서, 그라비어 롤의 외주면에는 적어도 2개의 영역이 마련되어 있고, 인쇄해야 할 도형은, 적어도 2종류의 도형이며, 2개의 영역 중 한쪽의 영역에 2종류의 도형 중 한쪽의 인쇄해야 할 도형에 대응하는 셀이 복수 배치되어 있고, 2개의 영역 중 다른 쪽의 영역에 2종류 중 다른 쪽의 인쇄해야 할 도형에 대응하는 셀이 복수 배치되어 있는 그라비어 인쇄판이다.
또한 이 발명에 따른 그라비어 인쇄판에서는, 한쪽의 영역에 그라비어 롤의 회전방향을 따라 연속한, 인쇄해야 할 도형에 대응하는 셀이 스트라이프상으로 복수 배치되어 있는 것이 바람직하다.
또한 이 발명에 따른 그라비어 인쇄판에서는, 한쪽의 영역에 그라비어 롤의 회전방향을 따라 연속하면서, 그라비어 롤의 회전방향에 대하여 수직인 방향으로 일정한 폭을 가지는 띠상의 인쇄해야 할 도형에 대응하는 셀이 복수 배치되어 있는 것이 바람직하다.
게다가 또한 이 발명에 따른 그라비어 인쇄판에서는, 다른 쪽의 영역에 그라비어 롤의 회전방향에 수직인 방향을 따라 연속한, 인쇄해야 할 도형에 대응하는 셀이 스트라이프상으로 복수 배치되어 있는 것이 바람직하다.
또한 이 발명에 따른 그라비어 인쇄판에서는, 2개의 영역은 그라비어 롤의 회전방향을 따라 배열되어 마련되어 있는 것이 바람직하다.
이 발명에 따른 그라비어 인쇄 방법은, 피(被)인쇄물 표면에, 이 발명에 따른 그라비어 인쇄판을 이용하여 인쇄 재료를 인쇄하는 공정을 포함하는 그라비어 인쇄 방법이다.
또한 이 발명에 따른 그라비어 인쇄 방법에서는, 인쇄 재료를 인쇄하는 공정에서, 그라비어 롤의 외주면에 마련되는 2개의 영역에 대한 인쇄 속도가 동일한 것이 바람직하다.
이 발명에 따른 전자부품의 제조 방법은, 전자부품용 기재(基材)의 표면에, 이 발명에 따른 그라비어 인쇄판을 이용하여 도전성 페이스트를 인쇄하는 공정을 포함하는 전자부품의 제조 방법이다.
또한 이 발명에 따른 전자부품의 제조 방법에서는, 도전성 페이스트를 인쇄하는 공정에서, 그라비어 롤의 외주면에 마련되는 2개의 영역에 대한 인쇄 속도가 동일한 것이 바람직하다.
본 발명에 따른 그라비어 인쇄판에서는, 원통상의 그라비어 롤의 외주면에, 인쇄해야 할 도형에 대응하는 복수의 셀이 배치된 그라비어 인쇄판으로서, 그라비어 롤의 외주면에는 적어도 2개의 영역이 마련되어 있고, 인쇄해야 할 도형은 적어도 2종류의 도형이며, 2개의 영역 중 한쪽의 영역에, 2종류의 도형 중 한쪽의 인쇄해야 할 도형에 대응하는 셀이 복수 배치되어 있고, 2개의 영역 중 다른 쪽의 영역에, 2종류 중 다른 쪽의 인쇄해야 할 도형에 대응하는 셀이 복수 배치되어 있으므로, 한 번의 인쇄로 적어도 2종류의 인쇄해야 할 도형을 인쇄할 수 있는 것을 이유로, 2종류 이상의 인쇄해야 할 도형을 각각 인쇄하는 경우와 비교하여, 인쇄 위치의 조정이나 적층 위치의 조정을 위한 제어가 용이해지기 때문에, 절단 위치의 조정이 용이해지고, 그 결과 생산성이 향상될 수 있다.
본 발명에 의하면, 생산성을 향상시킬 수 있는 그라비어 인쇄판, 그리고 그라비어 인쇄 방법 및 전자부품의 제조 방법을 제공할 수 있다.
이 발명의 상술 목적, 기타 목적, 특징 및 이점은, 도면을 참조하여 행하는 이하의 발명을 실시하기 위한 형태의 설명으로부터 한층 더 명백해질 것이다.
도 1은 본 발명에 따른 그라비어 인쇄판을 이용하여 제조되는 적층 세라믹 콘덴서(3단자형 적층 세라믹 콘덴서)의 구성의 일례를 나타내는 외관 사시도이다.
도 2는 도 1의 II-II에서의 단면도이다.
도 3은 도 1의 III-III에서의 단면도이다.
도 4의 (a)는, 도 1의 적층 세라믹 콘덴서(3단자형 적층 세라믹 콘덴서)를 구성하는 제1 내부전극을 나타내는 도면이고, (b)는, 제2 내부전극을 나타내는 도면이다.
도 5는 본 발명의 실시형태에 따른 그라비어 인쇄판의 구성의 일례를 나타내는 도면이다.
도 6은 본 발명의 실시형태에 따른 그라비어 인쇄판의 구성의 제1 변형예를 나타내는 도면이다.
도 7은 본 발명의 실시형태에 따른 그라비어 인쇄판의 구성의 제2 변형예를 나타내는 도면이다.
도 8은 본 발명의 실시형태에 따른 그라비어 인쇄판의 구성의 제3 변형예를 나타내는 도면이다.
도 9의 (a)는, 인쇄 후의 어긋남 양을 계측하기 위해 준비한 그라비어 인쇄판을 나타내는 도면이고, (b)는, 인쇄된 영역에서 어긋남 양을 계측하기 위한 기준위치를 나타내는 도면이다.
1. 전자부품
본 발명에 따른 그라비어 인쇄판을 이용하여 제조되는 전자부품에 대해 설명한다. 이 실시형태에서는, 전자부품의 일례로서, 적층 세라믹 콘덴서(3단자형 적층 세라믹 콘덴서)를 나타낸다.
도 1은, 본 발명에 따른 그라비어 인쇄판을 이용하여 제조되는 적층 세라믹 콘덴서(3단자형 적층 세라믹 콘덴서)의 구성의 일례를 나타내는 외관 사시도이다. 도 2는 도 1의 II-II에서의 단면도이고, 도 3은 도 1의 III-III에서의 단면도이다.
도 1, 도 2 및 도 3에 나타내는 바와 같이, 적층 세라믹 콘덴서(10)는, 예를 들면 직방체상의 적층체(12)를 포함한다.
적층체(12)는, 적층된 복수의 세라믹층(14)과 복수의 제1 내부전극(16)과 복수의 제2 내부전극(18)을 가진다. 또한 적층체(12)는, 두께방향(T)으로 마주 보는 제1 주면(主面)(12a) 및 제2 주면(12b)과, 두께방향(T)에 직교하는 길이방향(L)으로 마주 보는 제1 단면(端面)(12c) 및 제2 단면(12d)과, 두께방향(T) 및 길이방향(L)에 직교하는 폭방향(W)으로 마주 보는 제1 측면(12e) 및 제2 측면(12f)을 가진다. 이 적층체(12)에는, 모서리부 및 능선부가 둥그스름한 것이 바람직하다. 또한 모서리부란, 적층체의 인접하는 3면이 교차하는 부분이며, 능선부란, 적층체의 인접하는 2면이 교차하는 부분이다.
적층체(12)의 치수는, 길이방향(L)의 치수가 0.6㎜ 이상 3.2㎜ 이하, 폭방향(W)의 치수가 0.3㎜ 이상 2.5㎜ 이하, 두께방향(T)의 치수가 0.3㎜ 이상 2.5㎜ 이하이다. 또한 적층체(12)의 치수는, 예를 들면 마이크로스코프에 의해 측정할 수 있다.
세라믹층(14)은, 외층부(14a)와 내층부(14b)를 포함한다. 외층부(14a)는, 적층체(12)의 제1 주면(12a) 측 및 제2 주면(12b) 측에 위치하고, 제1 주면(12a)과 가장 제1 주면(12a)에 가까운 내부전극 사이에 위치하는 세라믹층(14), 및 제2 주면(12b)과 가장 제2 주면(12b)에 가까운 내부전극 사이에 위치하는 세라믹층(14)이다. 그리고 양(兩) 외층부(14a)에 끼인 영역이 내층부(14b)이다.
세라믹층(14)은, 예를 들면 유전체 재료에 의해 형성할 수 있다. 유전체 재료로는, 예를 들면 티탄산바륨, 티탄산칼슘, 티탄산스트론튬, 또는 지르콘산칼슘 등의 주성분을 포함하는 유전체 세라믹을 사용할 수 있다. 상기의 유전체 재료를 주성분으로서 포함하는 경우, 원하는 적층 세라믹 콘덴서(10)의 특성에 따라, 예를 들면 Mn 화합물, Si 화합물, Al 화합물, V 화합물, Ni 화합물 등의 주성분보다도 함유량이 적은 부성분을 첨가한 것을 사용해도 된다.
소성 후의 세라믹층(14)의 평균 두께는, 0.5㎛ 이상 10㎛ 이하인 것이 바람직하다.
도 2 및 도 3에 나타내는 바와 같이, 적층체(12)는, 복수의 제1 내부전극(16) 및 복수의 제2 내부전극(18)을 가진다. 복수의 제1 내부전극(16) 및 복수의 제2 내부전극(18)은, 적층체(12)의 두께방향(T)을 따라 등간격으로 교대로 배치되도록 매설되어 있다.
도 4(a)에 나타내는 바와 같이, 제1 내부전극(16)은 대략 십자형상이며, 제2 내부전극(18)과 대향하는 제1 대향전극부(16a), 제1 대향전극부(16a)로부터 적층체(12)의 제1 단면(12c)으로 인출되는 제1 인출전극부(16b) 및 제1 대향전극부(16a)로부터 적층체(12)의 제2 단면(12d)으로 인출되는 제2 인출전극부(16c)를 포함한다. 구체적으로는, 제1 인출전극부(16b)는, 적층체(12)의 제1 단면(12c)에 노출되고, 제2 인출전극부(16c)는, 적층체(12)의 제2 단면(12d)에 노출되어 있다. 따라서 제1 내부전극(16)은, 적층체(12)의 제1 측면(12e) 및 제2 측면(12f)에는 노출되어 있지 않다. 또한 제1 내부전극(16)의 제1 인출전극부(16b) 및 제2 인출전극부(16c)의 폭방향(W)의 크기는, 제1 내부전극(16)의 제1 대향전극부(16a)의 폭방향(W)의 크기보다도 작은 것이 바람직하다. 이 경우, 세라믹층(14)의 층간의 접촉 면적이 비교적 증가하므로, 세라믹층(14)의 층간에서의 박리(delamination)의 발생을 억제시킬 수 있다. 또한 당연히, 제1 내부전극(16)의 제1 인출전극부(16b) 및 제2 인출전극부(16c)의 폭방향(W)의 크기는, 제1 내부전극(16)의 제1 대향전극부(16a)의 폭방향(W)의 크기와 대략 동일해도 된다.
도 4(b)에 나타내는 바와 같이, 제2 내부전극(18)은, 대략 십자형상이며, 제1 내부전극(16)과 대향하는 제2 대향전극(18a), 제2 대향전극부(18a)로부터 적층체(12)의 제1 측면(12e)으로 인출되는 제3 인출전극부(18b) 및 제2 대향전극부(18a)로부터 적층체(12)의 제2 측면(12f)으로 인출되는 제4 인출전극부(18c)를 포함한다. 구체적으로는, 제3 인출전극부(18b)는, 적층체(12)의 제1 측면(12e)에 노출되고, 제4 인출전극부(18c)는, 적층체(12)의 제2 측면(12f)에 노출되어 있다. 따라서 제2 내부전극(18)은, 적층체(12)의 제1 단면(12c) 및 제2 단면(12d)에는 노출되어 있지 않다. 또한 제2 내부전극(18)의 제3 인출전극부(18b) 및 제4 인출전극부(18c)의 길이방향(L)의 크기는, 제2 내부전극(18)의 제2 대향전극부(18a)의 길이방향(L)의 크기보다도 작은 것이 바람직하다. 이 경우, 세라믹층(14)의 층간의 접촉 면적이 비교적 증가하므로, 세라믹층(14)의 층간에서의 박리(delamination)의 발생을 억제시킬 수 있다. 또한 당연히, 제2 내부전극(18)의 제3 인출전극부(18b) 및 제4 인출전극부(18c)의 길이방향(L)의 크기는, 제2 내부전극(18)의 제2 대향전극부(18a)의 길이방향(L)의 크기와 대략 동일해도 된다.
또한 적층체(12)는, 제1 내부전극(16)의 제1 대향전극부(16a)의 폭방향(W)의 일단과 제1 측면(12e) 사이 및 제1 대향전극부(16a)의 폭방향(W)의 타단과 제2 측면(12f) 사이에 형성되는 적층체(12)의 측부(이하, "W갭"이라고 함)(14c)를 포함한다. 또한 적층체(12)는, 제2 내부전극(18)의 길이방향(L)의 일단과 제1 단면(12c) 사이 및 제2 내부전극(18)의 길이방향(L)의 타단과 제2 단면(12d) 사이에 형성되는 적층체(12)의 단부(이하, "L갭"이라고 함)(14d)를 포함한다.
적층체(12)의 제1 내부전극(16)의 제1 대향전극부(16a)와 제2 내부전극(18)의 제2 대향전극부(18a)가, 유전체 세라믹 재료로 이루어지는 세라믹층(14)을 통해 대향함으로써 정전 용량이 형성되어 있다. 이에 따라, 적층 세라믹 콘덴서(10)는, 콘덴서로서 기능한다.
제1 내부전극(16) 및 제2 내부전극(18)의 각각은, 적층체(12)의 제1 주면(12a) 및 제2 주면(12b)과 평행한다.
제1 내부전극(16) 및 제2 내부전극(18)은, 적절한 도전 재료에 의해 구성할 수 있다. 제1 내부전극(16) 및 제2 내부전극(18)은, 예를 들면 Ni, Cu, Ag, Pd, Au 등의 금속이나, 이들 금속의 1종을 포함하는, 예를 들면 Ag-Pd 합금 등의 합금을 함유하고 있다. 제1 내부전극(16) 및 제2 내부전극(18)은, 또한 세라믹층(14)에 포함되는 세라믹스와 동일 조성계의 유전체 입자를 포함하고 있어도 된다.
적층체(12)의 제1 단면(12c)에는, 제1 단면 외부전극(20)이 배치된다. 제1 단면 외부전극(20)은, 적층체(12)의 제1 단면(12c)으로부터 연신(延伸)하여 제1 주면(12a), 제2 주면(12b), 제1 측면(12e) 및 제2 측면(12f)의 일부를 덮도록 배치된다. 또한 제1 단면 외부전극(20)은, 적층체(12)의 제1 단면(12c)에만 배치되어 있어도 된다. 또한 제1 단면 외부전극(20)은, 제1 단면(12c)에서 노출되어 있는 제1 내부전극(16)의 제1 인출전극부(16b)에 전기적으로 접속되어 있다.
적층체(12)의 제2 단면(12d)에는, 제2 단면 외부전극(22)이 배치된다. 제2 단면 외부전극(22)은, 적층체(12)의 제2 단면(12d)으로부터 연신하여 제1 주면(12a), 제2 주면(12b), 제1 측면(12e) 및 제2 측면(12f)의 일부를 덮도록 배치된다. 또한 제2 단면 외부전극(22)은, 적층체(12)의 제2 단면(12d)에만 배치되어 있어도 된다. 또한 제2 단면 외부전극(22)은, 적층체(12)의 제2 단면(12d)에서 노출되어 있는 제1 내부전극(16)의 제2 인출전극부(16c)에 전기적으로 접속되어 있다.
적층체(12)의 제1 측면(12e)에는, 제1 측면 외부전극(24)이 배치된다. 제1 측면 외부전극(24)은, 제1 측면(12e)으로부터 연신하여 제1 주면(12a) 및 제2 주면(12b)의 일부를 덮도록 배치된다. 또한 제1 측면 외부전극(24)은, 제1 측면(12e)에만 배치되어 있어도 된다. 또한 제1 측면 외부전극(24)은, 적층체(12)의 제1 측면(12e)에서 노출되어 있는 제2 내부전극(18)의 제3 인출전극(18b)에 전기적으로 접속되어 있다.
적층체(12)의 제2 측면(12f)에는, 제2 측면 외부전극(26)이 배치된다. 제2 측면 외부전극(26)은, 제2 측면(12f)으로부터 연신하여 제1 주면(12a) 및 제2 주면(12b)의 일부를 덮도록 배치된다. 또한 제2 측면 외부전극(26)은, 제2 측면(12f)에만 배치되어 있어도 된다. 또한 제2 측면 외부전극(26)은, 적층체(12)의 제2 측면(12f)에서 노출되어 있는 제2 내부전극(18)의 제4 인출전극(18c)에 전기적으로 접속되어 있다.
제1 단면 외부전극(20)은, 적층체(12) 측으로부터 순서대로, 적층체(12)의 표면에 배치되는 하지전극층(28)과, 하지전극층(28)을 덮도록 배치되는 도금층(30)을 가진다. 마찬가지로, 제2 단면 외부전극(22)은, 적층체(12) 측으로부터 순서대로, 적층체(12)의 표면에 배치되는 하지전극층(32)과, 하지전극층(32)을 덮도록 배치되는 도금층(34)을 가진다.
제1 측면 외부전극(24)은, 적층체(12) 측으로부터 순서대로, 적층체(12)의 표면에 배치되는 하지전극층(36)과, 하지전극층(36)을 덮도록 배치되는 도금층(38)을 가진다. 마찬가지로, 제2 측면 외부전극(26)은, 적층체(12) 측으로부터 순서대로, 적층체(12)의 표면에 배치되는 하지전극층(40)과, 하지전극층(40)을 덮도록 배치되는 도금층(42)을 가진다.
하지전극층(28)은, 적층체(12)의 제1 단면(12c)의 표면 상에 형성되고, 그 단부는 적층체(12)의 제1 주면(12a), 제2 주면(12b), 제1 측면(12e) 및 제2 측면(12f)으로 연장되어 형성되어 있는 것이 바람직하다. 단, 하지전극층(28)은, 적층체(12)의 제1 단면(12c)의 표면 상에만 형성되어 있어도 된다. 하지전극층(32)은, 적층체(12)의 제2 단면(12d)의 표면 상에 형성되고, 그 단부는 적층체(12)의 제1 주면(12a), 제2 주면(12b), 제1 측면(12e) 및 제2 측면(12f)으로 연장되어 형성되어 있는 것이 바람직하다. 단, 하지전극층(32)은, 적층체(12)의 제2 단면(12d)의 표면 상에만 형성되어 있어도 된다.
하지전극층(36)은, 적층체(12)의 제1 측면(12e)의 표면 상에 형성되고, 그 단부는 적층체(12)의 제1 주면(12a) 및 제2 주면(12b)으로 연장되어 형성되어 있는 것이 바람직하다. 단, 하지전극층(36)은, 적층체(12)의 제1 측면(12e)의 표면 상에만 형성되어 있어도 된다. 하지전극층(40)은, 적층체(12)의 제2 측면(12f)의 표면 상에 형성되고, 그 단부는 적층체(12)의 제1 주면(12a) 및 제2 주면(12b)으로 연장되어 형성되어 있는 것이 바람직하다. 단, 하지전극층(40)은, 적층체(12)의 제2 측면(12f)의 표면 상에만 형성되어 있어도 된다.
하지전극층(28), 하지전극층(32), 하지전극층(36) 및 하지전극층(40)은, 베이킹층 및 수지층 및 박막층 등으로부터 선택되는 적어도 하나로 이루어진다. 베이킹층은, 도전성 금속과 유리 성분을 포함한다. 도전성 금속은, 예를 들면 Cu, Ni, Ag, Pd, Ag-Pd 합금 또는 Au 등을 사용할 수 있다. 베이킹층은, 복수층이어도 된다. 유리 성분은, 예를 들면 B, Si, Ba, Mg, Al 또는 Li 등을 포함하는 유리를 이용할 수 있다. 베이킹층은, 도전성 금속과 유리 성분을 포함하는 도전성 페이스트를, 적층체(12)의 단부에 도포하여 베이킹한 것이다. 베이킹층은, 적층체(12)와 동시 소성해도 되고, 적층체(12)를 소성한 후에 베이킹해도 된다. 베이킹층의 두께는, 가장 두꺼운 부분으로 10㎛ 이상 50㎛ 이하인 것이 바람직하다.
도금층(30), 도금층(34), 도금층(38) 및 도금층(42)의 재료로는, 예를 들면 Cu, Ni, Ag, Pd, Ag-Pd 합금, Au, Sn 등으로부터 선택되는 적어도 하나가 사용된다. 도금층(30), 도금층(34), 도금층(38) 및 도금층(42)은, 각각 복수층에 의해 형성되어 있어도 된다. 도금층(30), 도금층(34), 도금층(38) 및 도금층(42)은, 바람직하게는, Ni 도금층과 Sn 도금층의 2층 구조이다. Ni 도금층은, 하지전극층(28), 하지전극층(32), 하지전극층(36) 및 하지전극층(40)이 적층 세라믹 콘덴서(10)를 실장할 때의 솔더에 의해 침식되는 것을 방지할 수 있다. Sn 도금층은, 적층 세라믹 콘덴서(10)를 실장할 때의 솔더의 습윤성을 향상시켜, 적층 세라믹 콘덴서(10)의 실장을 용이하게 한다. 도금층 한 층당 두께는, 2㎛ 이상 8㎛ 이하인 것이 바람직하다.
또한 적층 세라믹 콘덴서(10)의 치수는, 길이방향(L)의 치수가 0.6㎜ 이상 3.2㎜ 이하, 폭방향(W)의 치수가 0.3㎜ 이상 2.5㎜ 이하, 두께방향(T)의 치수가 0.3㎜ 이상 2.5㎜ 이하이다. 또한 길이방향(L)의 치수는, 폭방향(W)의 치수보다도 반드시 길다고는 할 수 없다. 또한 적층 세라믹 콘덴서(10)의 치수는, 예를 들면 마이크로스코프에 의해 측정할 수 있다.
2. 그라비어 인쇄판
다음으로, 상술한 적층 세라믹 콘덴서(10)의 제조 시에 사용되는 그라비어 인쇄판에 대해 설명한다. 그라비어 인쇄판은, 피인쇄물 표면에, 원하는 형상으로 페이스트를 인쇄하기 위한 부재이다.
도 5에 나타내는 바와 같이, 그라비어 인쇄판(A1)은, 원통상의 그라비어 롤(50)의 외주면(50a)에, 인쇄해야 할 도형에 대응하는 복수의 셀이 배치되어 있다. 그라비어 롤(50)의 외주면(50a)에는, 적어도 2개의 영역이 마련되어 있고, 예를 들면 제1 영역(52) 및 제2 영역(54)이 마련되어 있다. 제1 영역(52) 및 제2 영역(54)은, 그라비어 롤(50)의 회전방향(X방향)을 따라 배열되어 마련되어 있다.
그라비어 롤(50)의 외주면(50a)에 배치되는 인쇄해야 할 도형은, 적어도 2종류의 도형이다.
제1 영역(52)에는, 2종류의 도형 중 한쪽의 종류의 인쇄해야 할 도형에 대응하는 셀(56a)이 배치되어 있다. 셀(56a)은, 그라비어 롤(50)의 외주면(50a)에 오목부로서 형성되어 있다. 이 셀(56a)에 인쇄 재료로서의 페이스트 등이 충전되어 피인쇄물 표면에 전사된다. 셀(56a)은 복수 배치되어 있고, 그라비어 롤(50)의 회전방향을 따라 연속한, 스트라이프상의 인쇄해야 할 도형으로 형성된다.
구체적으로는, 셀(56a)은, 대략 십자형상의 제1 내부전극(16)을 형성해야 할 영역에 대응하는 도형이, 그라비어 롤(50)의 회전방향(X방향)을 따라 도중에 끊어지지 않고 잘록부(56a1)를 통해 연속하여 배치되는 것으로 구성된다. 또한 셀(56a)은, 그라비어 롤(50)의 회전방향에 대하여 수직인 방향(Y방향)을 따라 복수 배치되어 있다. 그 결과, 셀(56a)은, 제1 영역(52)에서 스트라이프상으로 배치된다.
제2 영역(54)에는, 2종류의 도형 중 다른 쪽의 종류의 인쇄해야 할 도형에 대응하는 셀(58a)이 배치되어 있다. 셀(58a)은, 그라비어 롤(50)의 외주면(50a)에 오목부로서 형성되어 있다. 이 셀(58a)에 인쇄 재료로서의 페이스트 등이 충전되어 피인쇄물 표면에 전사된다. 셀(58a)은 복수 배치되어 있고, 그라비어 롤(50)의 회전방향에 수직인 방향을 따라 연속한, 스트라이프상의 인쇄해야 할 도형으로 형성된다. 구체적으로는, 셀(58a)은, 대략 십자형상의 제2 내부전극(18)을 형성해야 할 영역에 대응하는 도형이, 그라비어 롤(50)의 회전방향에 수직인 방향(Y방향)을 따라 도중에 끊어지지 않고 잘록부(58a1)를 통해 연속하여 배치되는 것으로 구성된다. 또한 셀(58a)은, 그라비어 롤(50)의 회전방향(X방향)을 따라 복수 배치되어 있다. 그 결과, 셀(58a)은, 제2 영역(54)에서 스트라이프상으로 배치된다.
3. 그라비어 인쇄판의 제작
다음으로, 그라비어 인쇄판(A1)의 제조 방법에 대해 설명한다.
(1)금속 롤의 준비
먼저, 인쇄해야 할 도형 패턴에 대응하는 복수의 셀을 형성해야 할, 원통상의 금속 롤을 준비한다. 이 금속 롤에 셀을 형성함으로써 원통상의 그라비어 롤(50)이 얻어진다. 또한 금속 롤의 재료는, 스테인리스 등의 적절한 금속을 사용할 수 있다.
(2)에칭 레지스트막의 형성
이 그라비어 롤(50)의 외주면(50a)에는, 제1 영역(52) 및 제2 영역(54)의 2개의 영역이 마련되어 있다. 이 그라비어 롤(50)의 외주면(50a)에 레지스트를 인쇄하고, 포토리소그래피에 의해 노광, 현상을 실시한다.
그리고 도 5에 나타내는 바와 같이, 2종류의 도형 중 한쪽의 인쇄해야 할 도형에 대응하는 셀(56a)을 형성해야 할 영역(에칭해야 할 영역)이 노출되며, 제2 영역(54)에는, 2종류의 도형 중 다른 쪽의 인쇄해야 할 도형에 대응하는 셀(58a)을 형성해야 할 영역(에칭해야 할 영역)이 노출된다. 그리고 셀(56a)을 형성해야 할 영역 및 셀(58a)을 형성해야 할 영역을 제외한 다른 영역이 피복되는 바와 같은 패턴을 가지는 에칭 레지스트막(60)이 형성된다.
제1 영역(52)에는, 그라비어 롤(50)의 회전방향을 따라 연속한, 인쇄해야 할 도형에 대응하는 셀(56a)을 형성해야 할 영역이 배치된다. 또한 셀(56a)을 형성해야 할 영역은, 그라비어 롤(50)의 회전방향에 대하여 수직인 방향을 따라 복수 배치되어 있다.
제2 영역(54)에는, 그라비어 롤(50)의 회전방향에 대하여 수직인 방향을 따라 연속한, 인쇄해야 할 도형에 대응하는 셀(58a)을 형성해야 할 영역이 배치된다. 또한 셀(58a)을 형성해야 할 영역은, 그라비어 롤(50)의 회전방향을 따라 복수 배치되어 있다.
(3)그라비어 롤의 에칭
계속해서, 외주면(50a)에 에칭 레지스트막(60)이 형성된 그라비어 롤(50)을, 에칭조(etching bath)(도시하지 않음)에 배치하고, 회전방향에 대하여 수직인 방향(축선방향)이 수평해지는 바와 같은 자세를 유지하는 중에 축선 주위로 회전시키면서, 그라비어 롤(50)의 외주면(50a)에 에칭액을 공급하고, 에칭 레지스트막(60)에 의해 덮여 있지 않은 영역(56a 및 58a)에 에칭을 실시한다. 이에 따라, 그라비어 롤(50)의 외주면(50a)에, 오목부에 형성된 셀(56a) 및 셀(58a)이 배치된 그라비어 인쇄판(A1)을 얻을 수 있다.
4. 전자부품의 제조 방법
다음으로, 본 발명에 따른 전자부품의 제조 방법의 일례로서, 적층 세라믹 콘덴서의 제조 방법의 실시형태에 대해 설명한다. 또한 이하는, 상기 적층 세라믹 콘덴서(10)를 양산하는 경우를 예로 하여 설명한다. 양산하는 경우에는, 복수의 적층체(12)를 포함하는 머더 적층체로서 제조된다.
(1)세라믹 그린 시트의 제작 공정
내층부(14b)의 세라믹층(14)의 원료인 세라믹 분말을 포함하는 세라믹 페이스트가, 예를 들면 스크린 인쇄법 등에 의해 시트상으로 도포되어 건조됨으로써, 전자부품용 기재로서의 내층부(14b)의 세라믹 그린 시트가 제작되어 준비된다. 외층부(14a)의 세라믹(14)의 원료인 세라믹 분말을 포함하는 세라믹 페이스트가, 예를 들면 스크린 인쇄법 등에 의해 시트상으로 도포되어 건조됨으로써, 외층부(14a)의 세라믹 그린 시트가 제작되어 준비된다.
내층부(14b)가 되는 세라믹 그린 시트의 표면에는, 내부전극 형성용 도전성 페이스트가, 그라비어 인쇄판(A1)을 이용한 그라비어 인쇄 방법에 의해 인쇄된다.
그라비어 인쇄판(A1)의 제1 영역(52)에 마련되는 제1 내부전극(16)을 형성하기 위한 셀(56a)에 내부전극 형성용 도전성 페이스트가 충전되고, 제2 영역(54)에 마련되는 제2 내부전극(18)을 형성하기 위한 셀(58a)에 내부전극 형성용 도전성 페이스트가 충전된다. 그리고 셀(56a)에 충전된 내부전극 형성용 도전성 페이스트 및 셀(58a)에 충전된 내부전극 형성용 도전성 페이스트를, 순서대로 대략 동일한 속도로 내층부(14b)가 되는 세라믹 그린 시트의 표면에 인쇄한다. 그렇다면, 세라믹 그린 시트에는, 동시에 제1 내부전극(16)에 대응하는 내부전극 형성용 도전성 페이스트와 제2 내부전극(18)에 대응하는 내부전극 형성용 도전성 페이스트가 인쇄된다. 바꾸어 말하면, 제1 내부전극(16)에 대응하는 내부전극 형성용 도전성 페이스트와 제2 내부전극(18)에 대응하는 내부전극 형성용 도전성 페이스트가, 동일한 세라믹 그린 시트의 표면에 대략 동일한 속도로 인쇄된다. 또한 세라믹 페이스트나 내부전극 형성용 도전성 페이스트에는, 예를 들면 주지의 바인더나 용매가 포함되어 있다.
내부전극 형성용 도전성 페이스트를 인쇄한 세라믹 그린 시트는, 적층 수에 따라 소정 매수 제작된다.
(2)머더 적층체의 제작 공정
셀(56a)에 의해 제1 내부전극(16)에 대응하는 내부전극 형성용 도전성 페이스트가 표면에 인쇄된 복수의 세라믹 그린 시트와 셀(58a)에 의해 제2 내부전극(18)에 대응하는 내부전극 형성용 도전성 페이스트가 표면에 인쇄된 복수의 세라믹 그린 시트는 교대로 적층된다. 또한 적층된 복수의 세라믹 그린 시트를 사이에 끼도록 하여, 외층부(14a)의 세라믹 그린 시트가 적층된다. 이 적층체는, 정수압 프레스 등에 의해 압착되어 머더 적층체가 제작된다.
(3)적층체의 제작 공정
머더 적층체는, 소정의 형상 치수로 절단되어, 미가공의 적층체(12)가 복수제작된다. 또한 이 때, 미가공의 적층체(12)에 대하여 배럴 연마 등을 실시하여, 능선부나 모서리부를 둥글게 해도 된다.
(4)적층체의 소성 공정
다음으로, 미가공의 적층체(12)가 소성된다. 이렇게 하여, 내부에 제1 내부전극(16) 및 제2 내부전극(18)이 배치된 적층체(12)가 형성된다. 제1 내부전극(16)의 제1 인출전극부(16b)는, 적층체(12)의 제1 단면(12c)으로 인출되고, 제1 내부전극(16)의 제2 인출전극부(16c)는, 적층체(12)의 제2 단면(12d)으로 인출된다. 또한 제2 내부전극(18)의 제3 인출전극부(18b)는, 적층체(12)의 제1 측면(12e)으로 인출되고, 제2 내부전극(18)의 제4 인출전극부(18c)는, 적층체(12)의 제2 측면(12f)으로 인출된다. 또한 미가공의 적층체(12)의 소성 온도는, 사용한 세라믹 재료나 도전성 재료에 따라 적절히 설정할 수 있다. 미가공 적층체(12)의 소성 온도는, 예를 들면 900℃ 이상 1300℃ 이하 정도로 한다. 세라믹 그린 시트와 내부전극용 도전성 페이스트는 동시에 소성된다.
(5)외부전극의 형성 공정
다음으로, 적층체(12)의 제1 단면(12c)에 도전성 페이스트가 도포ㆍ베이킹되어 제1 단면 외부전극(20)의 하지전극층(28)이 형성되고, 제2 단면(12d)에 도전성 페이스트가 도포ㆍ베이킹되어 제2 단면 외부전극(22)의 하지전극층(32)이 형성된다. 또한 적층체(12)의 제1 측면(12e)에 도전성 페이스트가 도포ㆍ베이킹되어 제1 측면 외부전극(24)의 하지전극층(36)이 형성되고, 제2 측면(12f)에 도전성 페이스트가 도포ㆍ베이킹되어 제2 측면 외부전극(26)의 하지전극층(40)이 형성된다. 베이킹 온도는, 700℃ 이상 900℃ 이하인 것이 바람직하다.
다음으로, 제1 단면 외부전극(20)의 하지전극층(28)의 표면에 도금층(30)이 형성되고, 제2 단면 외부전극(22)의 하지전극층(32)의 표면에 도금층(34)이 형성된다. 또한 제1 측면 외부전극(24)의 하지전극층(36)의 표면에 도금층(38)이 형성되고, 제2 측면 외부전극(26)의 하지전극층(40)의 표면에 도금층(42)이 형성된다.
상술 한 바와 같이 하여, 도 1에 나타내는 적층 세라믹 콘덴서(10)가 제조된다.
본 발명에 따른 그라비어 인쇄판(A1)은, 그라비어 롤(50)의 외주면(50a)에서, 제1 영역(52)에 셀(56a)이 복수 배치되어 있고, 그라비어 롤(50)의 회전방향을 따라 연속한, 스트라이프상의 인쇄해야 할 도형으로 형성되며, 제2 영역(54)에 셀(58a)이 복수 배치되어 있고, 그라비어 롤(50)의 회전방향에 수직인 방향을 따라 연속한, 스트라이프상의 인쇄해야 할 도형으로 형성된다.
따라서 그라비어 인쇄판(A1)을 이용한 인쇄 방법에서는, 그라비어 롤(50)의 회전방향 및 그 수직방향에 다소 인쇄 어긋남이 생긴 경우라도, 2종류 이상의 도형을 개별로 인쇄하는 경우와 비교하여, 적층 위치의 제어가 용이하다. 그 때문에, 2종류 이상의 도형을 개별로 인쇄하는 경우와 비교하여 절단 위치의 제어가 용이해지고, 그 결과 생산성이 향상될 수 있다.
또한 셀(56a)은 반드시 그라비어 롤(50)의 회전방향을 따라 연속하고 있지 않아도 된다. 그러나 머더 적층체의 절단 시, 절단면에 인쇄된 도형을 노출시키고 싶은 경우 등에, 보다 높은 인쇄 위치 정밀도, 적층 위치 정밀도, 절단 위치 정밀도가 요구된다. 이 때문에, 셀(56a)은 그라비어 롤(50)의 회전방향을 따라 연속하고 있는 것이 바람직하다.
또한 셀(58a)은 반드시 그라비어 롤(50)의 회전방향에 수직인 방향을 따라 연속하고 있지 않아도 된다. 그러나 머더 적층체의 절단 시, 절단면에 인쇄된 도형을 노출시키고 싶은 경우 등에, 보다 높은 인쇄 위치 정밀도, 적층 위치 정밀도, 절단 위치 정밀도가 요구된다. 이 때문에, 셀(58a)은 그라비어 롤(50)의 회전방향에 수직인 방향을 따라 연속하고 있는 것이 바람직하다.
또한 본 발명에 따른 그라비어 인쇄판(A1)은, 2개의 영역인 제1 영역(52) 및 제2 영역(54)이, 그라비어 롤(50)의 회전방향을 따라 배치되어 있으므로, 그라비어 인쇄판의 좌우의 대칭성이 높은 것을 이유로, 인쇄의 정밀도가 향상되기 때문에, 그라비어 인쇄판(A1)을 이용한 전자부품의 제조 방법에서, 그 생산성을 보다 향상시킬 수 있다.
또한 본 발명에 따른 그라비어 인쇄판(A1)을 이용하여 그라비어 인쇄를 하는 경우, 그라비어 롤(50)을 일정 속도로 회전시키는 등의 제어로, 2개의 영역인 제1 영역(52) 및 제2 영역(54)의 각각의 영역에서의 인쇄 속도를 용이하게 대략 동일하게 할 수 있기 때문에, 인쇄 위치의 제어가 용이한 것을 이유로, 그라비어 인쇄판(A1)을 이용한 전자부품의 제조에서, 그 생산성을 보다 향상시킬 수 있다.
또한 그라비어 인쇄판(A1)의 제1 영역(52)에 마련된 셀(56a) 및 제2 영역(54)에 마련된 셀(58a)에 의해 인쇄된 내부전극을 포함한 적층 세라믹 콘덴서(10)는, 세라믹층(14)의 층간의 접촉 면적이 비교적 증가하므로, 세라믹층(14)의 층간에서의 박리(delamination)의 발생을 억제시킬 수 있다.
4. 변형예
도 6은, 본 발명의 실시형태에 따른 그라비어 인쇄판의 구성의 제1 변형예를 나타내는 도면이다.
도 6에 나타내는 바와 같이, 그라비어 인쇄판(A2)은, 그라비어 인쇄판(A1)과 마찬가지로, 원통상의 그라비어 롤(50)의 외주면(50a)에, 적어도 2종류의 인쇄해야 할 도형에 대응하는 복수의 셀이 배치되어 있다. 그라비어 롤(50)의 외주면(50a)에는, 제1 영역(52) 및 제2 영역(54)이 마련되어 있다. 제1 영역(52) 및 제2 영역(54)은, 그라비어 롤(50)의 회전방향(X방향)을 따라 배열되어 마련되어 있다.
또한 그라비어 인쇄판(A2)의 제2 영역(54)에 배치되는, 2종류의 도형 중 다른 쪽의 인쇄해야 할 도형에 대응하는 셀(58a)은, 그라비어 인쇄판(A1)의 제2 영역(54)에 배치되는 셀(58a)과 공통이므로, 그 설명을 생략한다.
제1 영역(52)에는, 2종류의 도형 중 한쪽의 종류의 인쇄해야 할 도형에 대응하는 셀(56b)이 배치되어 있다. 셀(56b)은, 그라비어 롤(50)의 회전방향(X방향)을 따라 연속하면서, 상기 그라비어 롤의 회전방향에 대하여 수직인 방향(Y방향)으로 일정한 폭을 가지는 띠상의 인쇄해야 할 도형으로 형성된다. 또한 셀(56b)은, 그라비어 롤(50)의 회전방향에 대하여 수직인 방향(Y방향)을 따라 복수 배치되어 있다.
제1 변형예에 따른 그라비어 인쇄판(A2)에서는, 셀(56b)이 그라비어 롤(50)의 회전방향을 따라 연속하면서, 상기 그라비어 롤의 회전방향에 대하여 수직인 방향으로 일정한 폭을 가지는 띠상의 인쇄해야 할 도형으로 형성되기 때문에, 셀에 잘록부가 마련되어 있지 않다. 이 때문에, 그라비어 인쇄판의 회전방향으로 인쇄 어긋남이 생긴 경우라도, 그라비어 인쇄판(A1)에 비하여, 제1 영역(52)의 셀(56b)에 의해 인쇄된 도형에 대한 제2 영역(54)의 셀(58a)에 의해 인쇄된 도형의 적층 위치의 조정은, 그라비어 롤(50)의 회전방향에 대하여 수직인 방향만을 고려하면 되기 때문에 그 조정이 용이해지므로, 생산성이 보다 향상된다.
또한 그라비어 인쇄판의 회전방향, 즉 인쇄방향으로 적층 어긋남이 생긴 경우라도, 상술한 인쇄 어긋남의 경우와 마찬가지로, 적층 위치의 조정은 용이하여 생산성이 향상된다.
또한 그라비어 인쇄는, 그라비어 인쇄판의 회전방향에 대하여 수직인 방향에 대한 위치 정밀도가, 그라비어 인쇄의 회전방향에 대한 위치 정밀도보다도 좋은 경향이 있기 때문에, 그라비어 인쇄판(A2)의 제2 영역(54)의 셀(58a)에 의해 인쇄된 도형의 제1 영역(52)의 셀(56b)에 의해 인쇄된 도형에 대한 인쇄 위치의 조정이 보다 용이해진다.
도 7은, 본 발명의 실시형태에 따른 그라비어 인쇄판의 구성의 제2 변형예를 나타내는 도면이다.
도 7에 나타내는 바와 같이, 그라비어 인쇄판(A3)은, 그라비어 인쇄판(A1)과 마찬가지로, 원통상의 그라비어 롤(50)의 외주면(50a)에, 적어도 2종류의 인쇄해야 할 도형에 대응하는 복수의 셀이 배치되어 있다. 그라비어 롤(50)의 외주면(50a)에는, 제1 영역(52) 및 제2 영역(54)이 마련되어 있다. 제1 영역(52) 및 제2 영역(54)은, 그라비어 롤(50)의 회전방향(X방향)을 따라 배열되어 마련되어 있다.
또한 그라비어 인쇄판(A3)의 제1 영역(52)에 배치되는, 2종류의 도형 중 한쪽의 인쇄해야 할 도형에 대응하는 셀(56a)은, 그라비어 인쇄판(A1)의 제1 영역(52)에 배치되는 셀(56a)과 공통이므로, 그 설명을 생략한다.
제2 영역(54)에는, 2종류의 도형 중 다른 쪽의 인쇄해야 할 도형에 대응하는 셀(58b)이 배치되어 있다. 셀(58b)은, 그라비어 롤(50)의 회전방향에 대하여 수직인 방향(Y방향)을 따라 연속하면서, 상기 그라비어 롤의 회전방향(X방향)으로 일정한 폭을 가지는 띠상의 인쇄해야 할 도형으로 형성된다. 또한 셀(58b)은, 그라비어 롤(50)의 회전방향(X방향)을 따라 복수 배치되어 있다.
제2 변형예에 따른 그라비어 인쇄판(A3)에서는, 셀(58b)이 그라비어 롤(50)의 회전방향에 대하여 수직인 방향을 따라 연속하면서, 상기 그라비어 롤의 회전방향에 일정한 폭을 가지는 띠상의 인쇄해야 할 도형으로 형성되는 것을 이유로, 셀에 잘록부가 마련되어 있지 않기 때문에, 그라비어 인쇄판의 회전방향에 대하여 수직인 방향으로 인쇄 어긋남이 생긴 경우라도, 그라비어 인쇄판(A1)에 비하여, 제1 영역(52)의 셀(56a)에 의해 인쇄된 도형에 대한 제2 영역(54)의 셀(58b)에 의해 인쇄된 도형의 적층 위치의 조정은, 그라비어 롤(50)의 회전방향만을 고려하면 되기 때문에 그 조정이 용이해지므로, 생산성이 보다 향상된다.
또한 그라비어 인쇄판의 회전방향에 대하여 수직인 방향, 즉 인쇄방향에 대하여 수직인 방향으로 적층 어긋남이 생긴 경우라도, 상술한 인쇄 어긋남의 경우와 마찬가지로, 적층 위치의 조정은 용이하여 생산성이 보다 향상된다.
도 8은, 본 발명의 실시형태에 따른 그라비어 인쇄판의 구성의 제3 변형예를 나타내는 도면이다.
도 8에 나타내는 바와 같이, 그라비어 인쇄판(A4)은, 그라비어 인쇄판(A1)과 마찬가지로, 원통상의 그라비어 롤(50)의 외주면(50a)에, 적어도 2종류의 인쇄해야 할 도형에 대응하는 복수의 셀이 배치되어 있다. 그라비어 롤(50)의 외주면(50a)에는, 제1 영역(52) 및 제2 영역(54)이 마련되어 있다. 제1 영역(52) 및 제2 영역(54)은, 그라비어 롤(50)의 회전방향(X방향)을 따라 배열되어 마련되어 있다.
또한 그라비어 인쇄판(A4)의 제1 영역(52)에 배치되는, 2종류의 도형 중 한쪽의 인쇄해야 할 도형에 대응하는 셀(56b)은, 그라비어 인쇄판(A2)의 제1 영역(52)에 배치되는 셀(56b)과 공통이고, 그라비어 인쇄판(A4)의 제2 영역(54)에 배치되는, 2종류의 도형 중 다른 쪽의 인쇄해야 할 도형에 대응하는 셀(58b)은, 그라비어 인쇄판(A3)의 제2 영역(54)에 배치되는 셀(58b)과 공통이므로, 그들의 설명을 생략한다.
제3 변형예에 따른 그라비어 인쇄판(A4)에서는, 셀(56b)이 그라비어 롤(50)의 회전방향을 따라 연속하면서, 상기 그라비어 롤의 회전방향에 대하여 수직인 방향으로 일정한 폭을 가지는 띠상의 인쇄해야 할 도형으로 형성되고, 셀(58b)이 그라비어 롤(50)의 회전방향에 대하여 수직인 방향을 따라 연속하면서, 상기 그라비어 롤의 회전방향에 일정한 폭을 가지는 띠상의 인쇄해야 할 도형으로 형성되는 것을 이유로, 어느 쪽의 셀에도 잘록부가 마련되어 있지 않기 때문에, 그라비어 인쇄판의 회전방향 및 그 수직방향에 인쇄 어긋남이 생긴 경우라도, 그라비어 인쇄판(A1)에 비하여, 제1 영역(52)의 셀(56b)에 의해 인쇄된 도형에 대한 제2 영역(54)의 셀(58b)에 의해 인쇄된 도형의 적층 위치의 조정이 용이해지므로, 생산성이 더 향상된다.
또한 그라비어 인쇄판의 회전방향 및 그 수직방향, 즉 인쇄방향 및 그 수직방향으로 적층 어긋남이 생긴 경우라도, 상술한 인쇄 어긋남의 경우와 마찬가지로, 적층 위치의 조정은 용이하여 생산성이 더 향상된다.
또한 그라비어 인쇄판(A4)의 제1 영역(52)에 마련된 셀(56b) 및 제2 영역(54)에 마련된 셀(58b)에 의해 인쇄된 내부전극을 포함한 적층 세라믹 콘덴서(10)는, 적층체(12)의 양 단면 및 양 측면으로 인출되는 전극인출부의 폭이 넓어지므로 전류가 흐르기 쉬워져, 등가 직렬 인덕턴스(ESL)가 작아지기 때문에, 전자부품의 특성을 향상시킬 수 있다.
5. 실험예
이하, 이 발명의 효과를 확인하기 위해 발명자들이 실시한 실험예에 대해 설명한다.
도 9(a)는, 인쇄 후의 어긋남 양을 계측하기 위해 준비한 그라비어 인쇄판을 나타내는 도면이고, 도 9(b)는, 인쇄된 영역에서 어긋남 양을 계측하기 위한 기준위치를 나타내는 도면이다.
실험예에서는, 본 발명에 따른 그라비어 인쇄판(A1)을 이용하여, 제1 영역(52)에 배치되는 셀(56a)에 의해 인쇄된 1매째에서의 영역(B)을 기준으로 하고, 제1 영역(52)에 배치되는 셀(56a)에 의해 인쇄된 2매째 및 3매째에서의 영역의 각각의 어긋남 양을 측정했다. 또한 마찬가지로, 제1 영역(52)에 배치되는 셀(56a)에 의해 인쇄된 1매째에서의 영역(B)을 기준으로 하고, 제2 영역(54)에 배치되는 셀(58a)에 의해 인쇄된 1매째 내지 3매째에서의 영역의 각각의 어긋남 양을 측정했다.
상기 실험을 실시할 때 상정한 적층 세라믹 콘덴서의 스펙은, 이하와 같다. 또한 치수는 설계값이다.
ㆍ적층 세라믹 콘덴서의 치수: L×W×T=1030㎛×640㎛×440㎛
ㆍ세라믹층의 두께: 0.75㎛
ㆍ적층체의 치수: L×W×T=970㎛×580㎛×420㎛
하지전극층: 베이킹전극층
베이킹전극층의 금속: Cu
도금층: Ni 도금층(평균 두께 4㎛)과 Sn 도금층(평균 두께 4㎛)의 2층 구조
내부전극의 재료: Ni
내부전극의 적층 매수: 270매
내부전극의 평균 두께: 0.55㎛
L갭의 L방향의 평균 길이: 60㎛
W갭의 W방향의 평균 길이: 55㎛
어긋남 양의 평가 방법을 설명한다.
도 9(a)에 나타내는 바와 같이, 그라비어 롤(50)의 외주면(50a)에 제1 영역(52) 및 제2 영역(54)을 마련했다. 그리고 도 9(b)에 나타내는 바와 같이, 어긋남 양을 측정하기 위한 기준 위치는, 제1 영역(52)의 셀(56a)에 의해 인쇄된 1매째의 영역(B)에서, 그라비어 롤(50)의 회전방향에 대하여 수직인 방향으로 등간격으로 1행당 9점을 설정하고, 그것을 그라비어 롤(50)의 회전방향으로 등간격으로 9행을 설정하여, 합계 81점의 위치를 기준으로 했다.
상술한 제1 영역(52)의 셀에 의해 인쇄된 1매째의 영역에서의 81점의 위치를 기준으로, 2매째의 제1 영역(52)의 셀에 의해 인쇄된 영역의 81점의 위치, 3매째의 제1 영역(52)의 셀에 의해 인쇄된 영역의 81점의 위치에 대해, 그라비어 롤의 회전방향에 대하여 수직인 방향의 어긋남 양과 그라비어 롤의 회전방향의 어긋남 양을 측정했다.
또한 상술한 제1 영역(52)의 셀에 의해 인쇄된 1매째의 영역에서의 81점의 위치를 기준으로, 1매째의 제2 영역(54)의 셀에 의해 인쇄된 영역의 위치, 2매째의 제2 영역(54)의 셀에 의해 인쇄된 영역의 위치, 3매째의 제2 영역(54)의 셀에 의해 인쇄된 도형의 위치에 대해, 그라비어 롤의 회전방향에 대하여 수직인 방향의 어긋남 양과 그라비어 롤의 회전방향의 어긋남 양을 측정했다.
6. 실험 결과
결과적으로, 그라비어 롤(50)의 회전방향의 어긋남 양의 폭은, 제1 영역(52)과 제2 영역(54) 사이에서의 인쇄된 영역을 비교하면, 최대 약 25㎛의 어긋남 양이 얻어지고, 제1 영역(52)끼리의 사이에서의 인쇄된 영역을 비교하면, 최대 약 10㎛의 어긋남 양이 얻어졌다.
한편, 그라비어 롤(50)의 회전방향에 대하여 수직인 방향의 어긋남 양의 폭은, 제1 영역(52)과 제2 영역(54) 사이, 및 제1 영역(52)끼리의 사이에서의 인쇄된 영역을 비교하면, 각각 최대 약 10㎛의 어긋남 양이 얻어졌다.
이상의 결과로부터, 그라비어 인쇄판(A1)에서는, 그라비어 인쇄판의 회전방향에 대하여 수직인 방향에 대한 인쇄 위치의 정밀도가, 그라비어 인쇄판의 회전방향에 대한 인쇄 위치의 정밀도보다도 좋은 경향이 보인다.
따라서 본 발명에 따른 그라비어 인쇄판에 이용되는 셀의 도형의 형상으로는, 그라비어 인쇄판의 그라비어 롤의 회전방향의 인쇄 어긋남을 고려할 필요성이 작은, 셀(56b)과 같은 그라비어 롤(50)의 회전방향을 따라 연속하면서, 상기 그라비어 롤의 회전방향에 대하여 수직인 방향으로 일정한 폭을 가지는 띠상의 인쇄해야 할 도형을 이용했을 때의 효과가 현저하다고 할 수 있다.
또한 이 발명은, 상기 실시형태에 한정되는 것이 아니고, 그 요지의 범위 내에서 다양하게 변형된다.
상술한 실시형태에서는, 제1 영역 및 제2 영역은, 그라비어 롤(50)의 회전방향을 따라 배열되어 배치되어 있지만, 이에 한하는 것이 아니고, 그라비어 롤(50)의 회전방향에 대하여 수직인 방향으로 배열되어 배치되어도 되고, 제2 영역은, 제1 영역에 대하여 경사방향으로 배열되어 배치되어 있어도 된다.
10: 적층 세라믹 콘덴서 12: 적층체
12a: 제1 주면 12b: 제2 주면
12c: 제1 단면 12d: 제2 단면
12e: 제1 측면 12f: 제2 측면
14: 세라믹층 14a: 외층부
14b: 내층부 14c: 측부(W갭)
14d: 단부(L갭) 16: 제1 내부전극
16a: 제1 대향전극부 16b: 제1 인출전극부
16c: 제2 인출전극부 18: 제2 내부전극
18a: 제2 대향전극부 18b: 제3 인출전극부
18c: 제4 인출전극부 20: 제1 단면 외부전극
22: 제2 단면 외부전극 24: 제1 측면 외부전극
26: 제2 측면 외부전극 28, 32, 36, 40: 하지전극층
30, 34, 38, 42: 도금층 50: 그라비어 롤
50a: 그라비어 롤의 외주면 52: 제1 영역
54: 제2 영역 56a, 56b, 58a, 58b: 셀
56a1, 58a1: 잘록부 60: 에칭 레지스트막
L: 길이방향 T: 두께방향
W: 폭방향 X: 회전방향
Y: 회전방향에 대하여 수직인 방향
B: 제1 영역에 배치되는 셀에 의해 인쇄된 1매째의 영역

Claims (9)

  1. 원통상의 그라비어 롤의 외주면(外周面)에, 인쇄해야 할 도형에 대응하는 복수의 셀이 배치된 그라비어 인쇄판으로서,
    상기 그라비어 롤의 외주면에는 적어도 2개의 영역이 마련되어 있고,
    상기 인쇄해야 할 도형은 적어도 2종류의 도형이며,
    상기 2개의 영역 중 한쪽의 영역에, 상기 2종류의 도형 중 한쪽의 인쇄해야 할 도형에 대응하는 셀이 복수 배치되어 있고,
    상기 2개의 영역 중 다른 쪽의 영역에, 상기 2종류 중 다른 쪽의 인쇄해야 할 도형에 대응하는 셀이 복수 배치되어 있는 것을 특징으로 하는 그라비어 인쇄판.
  2. 제1항에 있어서,
    상기 한쪽의 영역에 상기 그라비어 롤의 회전방향을 따라 연속한, 인쇄해야 할 도형에 대응하는 셀이 스트라이프상으로 복수 배치되어 있는 것을 특징으로 하는 그라비어 인쇄판.
  3. 제1항에 있어서,
    상기 한쪽의 영역에 상기 그라비어 롤의 회전방향을 따라 연속하면서, 상기 그라비어 롤의 회전방향에 대하여 수직인 방향으로 일정한 폭을 가지는 띠상의 인쇄해야 할 도형에 대응하는 셀이 복수 배치되어 있는 것을 특징으로 하는 그라비어 인쇄판.
  4. 제1항에 있어서,
    상기 다른 쪽의 영역에 상기 그라비어 롤의 회전방향에 수직인 방향을 따라 연속한, 인쇄해야 할 도형에 대응하는 셀이 스트라이프상으로 복수 배치되어 있는 것을 특징으로 하는 그라비어 인쇄판.
  5. 제1항에 있어서,
    상기 2개의 영역은, 상기 그라비어 롤의 회전방향을 따라 배열되어 마련되어 있는 것을 특징으로 하는 그라비어 인쇄판.
  6. 피(被)인쇄물 표면에, 제1항 내지 제5항 중 어느 한 항에 기재된 그라비어 인쇄판을 이용하여 인쇄 재료를 인쇄하는 공정을 포함하는 것을 특징으로 하는 그라비어 인쇄 방법.
  7. 제6항에 있어서,
    상기 인쇄 재료를 인쇄하는 공정에 있어서,
    상기 그라비어 롤의 외주면에 마련되는 2개의 영역에 대한 인쇄 속도가 동일한 것을 특징으로 하는 그라비어 인쇄 방법.
  8. 전자부품용 기재(基材)의 표면에, 제1항 내지 제5항 중 어느 한 항에 기재된 그라비어 인쇄판을 이용하여 도전성 페이스트를 인쇄하는 공정을 포함하는 것을 특징으로 하는 전자부품의 제조 방법.
  9. 제8항에 있어서,
    상기 도전성 페이스트를 인쇄하는 공정에 있어서,
    상기 그라비어 롤의 외주면에 마련되는 2개의 영역에 대한 인쇄 속도가 동일한 것을 특징으로 하는 전자부품의 제조 방법.
KR1020170060034A 2016-05-19 2017-05-15 그라비어 인쇄판, 그라비어 인쇄 방법 및 전자부품의 제조 방법 KR20170131233A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016100062A JP6855688B2 (ja) 2016-05-19 2016-05-19 グラビア印刷版、グラビア印刷方法および電子部品の製造方法
JPJP-P-2016-100062 2016-05-19

Publications (1)

Publication Number Publication Date
KR20170131233A true KR20170131233A (ko) 2017-11-29

Family

ID=60329382

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170060034A KR20170131233A (ko) 2016-05-19 2017-05-15 그라비어 인쇄판, 그라비어 인쇄 방법 및 전자부품의 제조 방법

Country Status (3)

Country Link
US (1) US11065903B2 (ko)
JP (1) JP6855688B2 (ko)
KR (1) KR20170131233A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020167236A (ja) * 2019-03-28 2020-10-08 株式会社村田製作所 ３端子型積層セラミックコンデンサおよび３端子型積層セラミックコンデンサの製造方法
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
KR20220058978A (ko) * 2020-11-02 2022-05-10 삼성전기주식회사 전자 부품
JP2023133879A (ja) * 2022-03-14 2023-09-27 Tdk株式会社 積層コンデンサ
CN115764227B (zh) * 2022-10-28 2023-07-04 广东微容电子科技有限公司 一种三端子多层陶瓷电容式滤波器生坯芯片的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003291546A (ja) * 2002-03-29 2003-10-15 Tdk Corp グラビア印刷用版及び積層電子部品の製造方法
JP2007103570A (ja) * 2005-10-03 2007-04-19 Taiyo Yuden Co Ltd 積層コンデンサの製造方法，誘電体層用グラビア版及び内部電極層用グラビア版
KR20090034681A (ko) * 2007-10-04 2009-04-08 건국대학교 산학협력단 인쇄방법을 이용한 세라믹 전자부품 고속제조방법
JP2014204081A (ja) * 2013-04-09 2014-10-27 株式会社村田製作所 グラビア印刷版、その製造方法、および積層セラミック電子部品の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6414912A (en) 1987-07-08 1989-01-19 Marcon Electronics Co Laminated ceramic capacitor
JPH07240339A (ja) * 1994-02-28 1995-09-12 Kyocera Corp 積層セラミックコンデンサ
TWI309203B (en) * 2004-07-08 2009-05-01 Murata Manufacturing Co Photogravure printing machine, manufacturing method of multilayer ceramic electronic device using the photogravure printing machine and gravure roll
GB201003397D0 (en) * 2010-03-01 2010-04-14 Rue De Int Ltd Moire magnification security device
JP2012142451A (ja) * 2010-12-29 2012-07-26 Murata Mfg Co Ltd グラビア印刷装置およびそれを用いた積層セラミック電子部品の製造方法
GB2510311B (en) * 2011-10-25 2018-05-02 Eastman Kodak Co Flexographic printing using flexographic printing roll configurations
EP2746049A1 (fr) * 2012-12-20 2014-06-25 KBA-NotaSys SA Procédé de contrôle d'une impression taille-douce et gamme de contrôle à cette fin
JP6191557B2 (ja) * 2013-10-25 2017-09-06 株式会社村田製作所 電子部品の製造方法
JP2015111654A (ja) * 2013-10-28 2015-06-18 株式会社村田製作所 積層電子部品の製造方法及び積層電子部品

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003291546A (ja) * 2002-03-29 2003-10-15 Tdk Corp グラビア印刷用版及び積層電子部品の製造方法
JP2007103570A (ja) * 2005-10-03 2007-04-19 Taiyo Yuden Co Ltd 積層コンデンサの製造方法，誘電体層用グラビア版及び内部電極層用グラビア版
KR20090034681A (ko) * 2007-10-04 2009-04-08 건국대학교 산학협력단 인쇄방법을 이용한 세라믹 전자부품 고속제조방법
JP2014204081A (ja) * 2013-04-09 2014-10-27 株式会社村田製作所 グラビア印刷版、その製造方法、および積層セラミック電子部品の製造方法

Also Published As

Publication number Publication date
US11065903B2 (en) 2021-07-20
JP2017205951A (ja) 2017-11-24
US20170334230A1 (en) 2017-11-23
JP6855688B2 (ja) 2021-04-07

Similar Documents

Publication Publication Date Title
KR20170131233A (ko) 그라비어 인쇄판, 그라비어 인쇄 방법 및 전자부품의 제조 방법
KR101141342B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
US11610736B2 (en) Electronic component
KR101514512B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101762032B1 (ko) 적층 세라믹 전자부품 및 그 제조 방법
KR101993861B1 (ko) 적층 세라믹 콘덴서
US10957487B2 (en) Multilayer ceramic capacitor
KR20120103058A (ko) 적층 세라믹 커패시터 및 그 제조방법
US11342118B2 (en) Multilayer ceramic capacitor and method of manufacturing multilayer ceramic capacitor
US11476046B2 (en) Multilayer ceramic capacitor
JP2021114512A (ja) 積層セラミックコンデンサ
JP2018022832A (ja) 電子部品
KR20180113457A (ko) 적층 세라믹 콘덴서
KR101932421B1 (ko) 실장 기판
KR20220040994A (ko) 적층 세라믹 콘덴서
KR101709285B1 (ko) 전자부품의 제조방법
KR102002388B1 (ko) 전자부품
JP2019106443A (ja) 積層セラミックコンデンサおよびその製造方法
KR20220056457A (ko) 적층형 커패시터
WO2014125930A1 (ja) セラミック電子部品およびその製造方法
US20210074482A1 (en) Multilayer ceramic capacitor
JP2005327999A (ja) 積層セラミックコンデンサ
KR102202485B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR20200025973A (ko) 적층형 커패시터
KR20220048221A (ko) 적층형 커패시터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2018101004367; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20181023

Effective date: 20200220