KR20170125557A - 솔더볼, 이의 제조방법 및 이를 이용한 전자부품 - Google Patents

솔더볼, 이의 제조방법 및 이를 이용한 전자부품 Download PDF

Info

Publication number
KR20170125557A
KR20170125557A KR1020160055445A KR20160055445A KR20170125557A KR 20170125557 A KR20170125557 A KR 20170125557A KR 1020160055445 A KR1020160055445 A KR 1020160055445A KR 20160055445 A KR20160055445 A KR 20160055445A KR 20170125557 A KR20170125557 A KR 20170125557A
Authority
KR
South Korea
Prior art keywords
metal layer
core
metal
solder ball
melting point
Prior art date
Application number
KR1020160055445A
Other languages
English (en)
Inventor
이현규
곽정욱
김경태
천명호
박은광
은동진
추용철
Original Assignee
덕산하이메탈(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 덕산하이메탈(주) filed Critical 덕산하이메탈(주)
Priority to KR1020160055445A priority Critical patent/KR20170125557A/ko
Priority to PCT/KR2017/004686 priority patent/WO2017192003A1/ko
Publication of KR20170125557A publication Critical patent/KR20170125557A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Powder Metallurgy (AREA)

Abstract

본 명세서에는 반도체 패키지에 사용되는 솔더볼(solder ball), 이의 제조방법 및 이를 포함하는 전자부품이 개시된다. 더욱 상세하게는 솔더볼의 접합을 기반으로 하는 모든 기술 분야에서 응용이 가능하며, 특히 전자 산업 분야 중 솔더볼 사용을 연결 기반으로 하는 반도체 패키지에 사용될 수 있는 솔더볼이 개시된다. 상기 솔더볼은, 리플로우 시에도 저융점을 갖는 금속을 포함하는 코어의 형상을 유지하고 기판과의 안정적인 접합 신뢰성을 갖는다.

Description

솔더볼, 이의 제조방법 및 이를 이용한 전자부품{SOLDER BALL, METHOD OF MANUFACTURING THE SAME AND ELECTRONIC PARTS USING THE SAME}
본 명세서에는 반도체 패키지에 사용되는 솔더볼(solder ball), 이의 제조방법 및 이를 포함하는 전자부품이 개시된다. 더욱 상세하게는 솔더볼의 접합을 기반으로 하는 모든 기술 분야에서 응용이 가능하며, 특히 전자 산업 분야 중 솔더볼 사용을 연결 기반으로 하는 반도체 패키지에 사용될 수 있는 솔더볼이 개시된다.
최근 휴대폰이나 전자부품 등 전자기기의 경박단소화 및 고기능화에 따라 반도체 칩에 사용되는 패키지(package)가 작아지고 있는 추세이며, 차세대 고밀도 패키지는 실장 밀도가 높아짐에 따라 칩 사이즈 패키지(Chip Scale Package)나 볼 그리드 어레이(Ball Grid array) 실장이 사용되고 있다. 또한, 더 많은 정보를 처리하기 위해 패키지들을 적층하는 형태로 변화하고 있으며, 이에 따라 칩의 무게가 점점 증가하고 있다.
일반적으로 칩과 기판을 전기적으로 연결시키기 위해서 솔더볼(solder ball)이 사용되는데, 고밀도 파인 피치(Fine pitch)의 경우 솔더볼이 칩의 무게에 의해 가라앉게 되고 마주하고 있는 솔더볼들과 서로 붙는 브리지(Bridge) 현상이 발생하게 된다. 이에 칩의 무게를 견디고 솔더볼의 높이를 유지하면서 브리지 현상을 방지하기 위해 Cu cored solder ball(CCSB)을 적용하고 있는 추세이다. 그러나, CCSB의 코어는 고융점 재료(약 1000 ℃ 이상)이므로 제조에 어려움이 있다.
이러한 문제를 극복하기 위해, Cu 코어 대신 SAC(Sn, Ag, Cu) 합금 및 SAC 합금보다 융점이 높은 재료(약 400 ℃ 이하)를 사용하는 방안이 있다. 그러나, SAC 합금을 코어로 사용할 경우 리플로우 온도(일반적으로 피크 온도가 약 260 ℃)에서 SAC 코어가 녹아 형상이 무너지는 문제가 있다. SAC 코어가 고상에서 액상으로 상 변화할 경우 부피 변화가 발생되는데, 약 3~5%의 변화가 발생된다.
1. 한국 공개특허문헌 제10-2006-0016217호(2006.02.22)
일 측면에서, 본 명세서는 솔더볼에 있어서, 리플로우 시에도 저융점을 갖는 금속을 포함하는 코어의 형상을 유지하고 기판과의 안정적인 접합 신뢰성을 가질 수 있는 솔더볼을 제공하는 것을 목적으로 한다.
다른 측면에서, 본 명세서는 전자부품, 반도체 패키지 및 전자제품의 제조에 적용 시 접합 불량이 발생되는 것을 방지할 수 있는 솔더볼을 제공하는 것을 목적으로 한다.
또 다른 측면에서, 본 명세서는 상기 솔더볼을 제조하는 방법을 제공하는 것을 목적으로 한다.
또 다른 측면에서, 본 명세서는 상기 솔더볼을 포함하는 전자부품을 제공하는 것을 목적으로 한다.
또한 본 발명은 제1 융점을 갖는 금속을 포함하는 코어; 및 상기 코어의 외면에 형성되고, 상기 제1 융점보다 높은 제2 융점을 갖는 금속을 포함하는 제1 금속층을 포함하고, 상기 제1 금속층의 두께(B, ㎛)는 상기 코어의 입경(A, ㎛)에 대하여 하기 식 1을 만족하는 솔더볼을 제공한다.
[식 1]
Figure pat00001
(여기서, 50 ≤ A ≤ 600 이다.)
또한 상기 코어 금속의 제1 융점은 300 ℃ 이하이거나 300 내지 600 ℃이고, 상기 제1 금속층 금속의 제2 융점은 400 내지 4000 ℃ 인 솔더볼을 제공한다.
또한 상기 제1 융점이 300 ℃ 이하인 금속은, 주석(Sn); 또는 Ag, Cu, Ni, Zn, Al 및 Sb로 구성되는 군에서 선택되는 어느 하나 이상의 금속 및 잔부의 Sn을 포함하는 합금;인 솔더볼을 제공한다.
또한 상기 제1 융점이 300 내지 600 ℃인 금속은, Bi-X 또는 Cu-X(X는 Sn, Cu, 또는 Zn)인 솔더볼을 제공한다.
또한 상기 제1 금속층 금속은 니켈을 포함하는 솔더볼을 제공한다.
또한 Ni/Au로 표면처리된 기판에 대해 사용 용도를 갖는 솔더볼을 제공한다.
또한 상기 제1 금속층은 상기 솔더볼 전체 부피에 대해 0.5 내지 20 부피%를 차지하는 솔더볼을 제공한다.
또한 상기 솔더볼은, 상기 제1 금속층의 외면에 형성되고, 주석 또는 주석 합금을 포함하는 제2 금속층을 더 포함하는 솔더볼을 제공한다.
또한 상기 주석 합금은 Ag, Cu 및 Bi로 구성되는 군에서 선택되는 어느 하나 이상의 금속을 포함하고 잔부의 주석으로 이루어지는 솔더볼을 제공한다.
또한 상기 제2 금속층은 상기 솔더볼 전체 부피에 대해 20 내지 80 부피%를 차지하는 솔더볼을 제공한다.
또한 본 발명은 (1) 제1 융점을 갖는 금속을 포함하는 코어를 형성하는 단계; 및 (2) 상기 코어의 외면에 상기 제1 융점보다 높은 제2 융점을 갖는 금속을 포함하는 제1 금속층을 형성하는 단계를 포함하고, 상기 (2) 단계는 무전해도금 또는 전해도금을 이용하여 상기 제1 금속층의 두께(B, ㎛)가 상기 코어의 입경(A, ㎛)에 대하여 하기 식 1을 만족하는 두께로 갖도록 형성하는 단계인 솔더볼의 제조방법을 제공한다.
[식 1]
Figure pat00002
(여기서, 50 ≤ A ≤ 600 이다.)
또한 상기 (2) 단계 이후에, (3) 상기 제1 금속층의 외면에 주석 또는 주석 합금을 포함하는 제2 금속층을 형성하는 단계를 더 포함하는 솔더볼의 제조방법을 제공한다.
또한 본 발명은 상기 솔더볼을 포함하는 전자부품을 제공한다.
일 측면에서, 본 명세서에 개시된 기술은 솔더볼에 있어서, 저융점을 갖는 금속을 포함하는 코어의 외면에 고융점을 갖는 금속을 포함하는 제1 금속층을 구비함으로써, 리플로우 시에도 코어의 형상을 유지하고 기판과의 안정적인 접합 신뢰성을 가질 수 있는 솔더볼을 제공하는 효과가 있다.
다른 측면에서, 본 명세서에 개시된 기술은 전자부품, 반도체 패키지 및 전자제품의 제조에 적용 시 접합 불량이 발생되는 것을 방지할 수 있는 솔더볼을 제공하는 효과가 있다.
또 다른 측면에서, 본 명세서에 개시된 기술은 상기 솔더볼을 제조하는 방법을 제공하는 효과가 있다.
또 다른 측면에서, 본 명세서에 개시된 기술은 상기 솔더볼을 포함하는 전자부품을 제공하는 효과가 있다.
도 1은 본 명세서의 일 실시예에 따른 솔더볼의 단면 구조이다.
도 2는 본 명세서의 일 실험예에서 리플로우 과정 중 코어의 부피 변화에 대해 제1 금속층의 저항력이 작아 코어에 보이드(void) 형태가 발생한 비교예의 결과이다.
도 3은 본 명세서의 일 실험예에서 (a) 융점 300 ℃ 이하의 코어, (b) 융점 300 내지 600 ℃의 코어, (c) 융점 800 ℃ 이상의 코어, (d) SAC 합금을 갖는 각각의 솔더볼의 리플로우 과정 중 코어의 부피 변화에 대해 제1 금속층의 저항력이 충분히 커서 코어에 보이드(void) 형태 없이 정상적인 형상으로 어셈블리된 실시예의 결과이다.
도 4는 본 명세서의 일 실험예에서 리플로우 후 솔더튐(solder splash)으로 인해 브리지(bridge) 현상이 발생한 비교예의 결과이다.
도 5는 본 명세서의 일 실험예에서 리플로우 후 (a) 구리 소모(Cu consumption) 현상이 발생되지 않은 실시예 및 (b) 구리 소모 현상이 발생된 비교예의 결과이다.
도 6은 (a) 종래 일반 솔더볼 및 (b) 본 명세서에 따른 신규 솔더볼의 파단면 비교 결과이다.
도 7은 본 명세서의 일 실험예에 따른 접합 강도 측정 결과이다.
도 8은 본 명세서의 일 실험예에 따른 낙하 충격 시험 결과이다.
이하, 본 발명을 상세히 설명한다.
본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
솔더볼
도 1은 본 명세서의 일 실시예에 따른 솔더볼의 단면 구조이다.
본 명세서에 따른 솔더볼은 저융점(low-melting point)을 갖는 금속을 포함하는 코어; 및 상기 코어의 외면에 형성되고 고융점(high-melting point)을 갖는 금속을 포함하는 제1 금속층을 포함하여 이루어진다.
이에 따라, 본 명세서에 따른 솔더볼은 열적, 전기적 성질이 뛰어나며, 리플로우(reflow) 후에도 보이드(void) 발생 없이 코어가 정상적인 형상을 유지할 뿐만 아니라 볼 피치(ball pitch) 간의 신뢰성이 확보되며 코어 높이가 유지되는 효과가 있다.
한편, 이러한 효과를 구현하기 위해서는 코어 입경과 제1 금속층 두께 간의 관계, 솔더볼 내 차지하는 제1 금속층의 부피, 또는 제1 금속층의 두께가 중요한 요소로 작용한다.
솔더볼은, 제1 융점을 갖는 금속을 포함하는 코어; 및 상기 코어의 외면에 형성되고, 상기 제1 융점보다 높은 제2 융점을 갖는 금속을 포함하는 제1 금속층;을 포함한다.
예시적인 일 구현예에서, 상기 코어 금속의 제1 융점은 700 ℃ 이하일 수 있다. 구체적으로, 상기 코어 금속의 제1 융점은 670 ℃ 이하, 640 ℃ 이하, 600 ℃ 이하, 550 ℃ 이하, 500 ℃ 이하, 450 ℃ 이하, 400 ℃ 이하, 350 ℃ 이하, 또는 300 ℃ 이하일 수 있으며, 더욱 구체적으로, 150 내지 700 ℃, 또는 150 내지 670 ℃, 또는 150 내지 640 ℃, 또는 150 내지 600 ℃, 또는 150 내지 550 ℃, 또는 150 내지 500 ℃, 또는 150 내지 450 ℃, 또는 150 내지 400 ℃, 또는 150 내지 350 ℃, 또는 150 내지 300 ℃일 수 있다.
예시적인 일 구현예에서, 상기 코어 금속의 제1 융점은 300 ℃ 이하이거나 300 내지 600 ℃이고, 상기 제1 금속층 금속의 제2 융점은 400 내지 4,000 ℃일 수 있다.
예시적인 일 구현예에서, 상기 제1 융점이 300 ℃ 이하인 금속은, 주석(Sn); 또는 Ag, Cu, Ni, Zn, Al 및 Sb로 구성되는 군에서 선택되는 어느 하나 이상의 금속 및 잔부의 Sn을 포함하는 합금;일 수 있다. 예컨대, 코어 금속은, Sn, Sn-Ag-Cu 합금, Sn-Cu 합금, Sn-Sb 합금, Sn-Ag 합금, Sn-Zn 합금, Sn-Al 합금, 또는 Sn-Ni 합금일 수 있다.
예시적인 일 구현예에서, 상기 제1 융점이 300 내지 600 ℃인 금속은, Bi-X 또는 Cu-X일 수 있다. X는 Sn, Cu 또는 Zn로서 5 wt% 이하, 바람직하게는 1wt% 이하로 포함된다.
예시적인 일 구현예에서, 상기 코어는 50 내지 600 ㎛의 입경을 가질 수 있다. 바람직하게는 상기 코어는 100 내지 500 ㎛의 입경을 갖는 것이 좋다.
예시적인 일 구현예에서, 상기 제1 금속층 금속은 니켈 또는 구리를 포함할 수 있다.
예시적인 일 구현예에서, 상기 제1 금속층 금속이 니켈(Ni)인 경우, Ni/Au로 표면처리된 기판에 대해 사용 용도를 가질 수 있다. 이때 제1 금속층의 두께(B, ㎛)는 상기 코어의 입경(A, ㎛)에 대하여 하기 식 1을 만족한다.
[식 1]
Figure pat00003
(여기서, 50 ≤ A ≤ 600 이다.)
상기 식 1을 만족하는 니켈을 포함하는 제1 금속층을 갖는 경우에 솔더볼의 리플로우 과정 중 코어의 부피 변화에 대해 제1 금속층의 저항력이 충분이 크기 때문에 보이드(void) 형태 없이 코어가 정상적인 형상으로 어셈블리된 형태를 나타낼 수 있다.
또한, 상기 제1 금속층은 상기 솔더볼 전체 부피에 대해 0.5 내지 20 부피%를 차지할 수 있다. 구체적으로, 상기 제1 금속층은 상기 솔더볼 전체 부피에 대해 0.5 부피% 이상, 1 부피% 이상, 2 부피% 이상, 3 부피% 이상, 4 부피% 이상, 또는 5 부피% 이상이면서, 또한 20 부피% 이하, 18 부피% 이하, 16 부피% 이하, 14 부피% 이하, 12 부피% 이하, 또는 10 부피% 이하를 차지할 수 있다. 다른 측면에서, 상기 제1 금속층은 1 내지 20 ㎛의 두께를 가질 수 있다. 바람직하게는 1 내지 10 ㎛의 두께를 갖는 것이 좋다.
후술할 실험예에 의해, 리플로우 시 코어의 형상을 유지하고 접합 신뢰성을 갖기 위해서는 솔더볼 내 니켈을 포함하는 제1 금속층이 차지하는 부피 또는 제1 금속층의 두께가 중요한 요소로 작용함을 확인할 수 있다. 리플로우 시, 코어의 부피 변화에 대해 제1 금속층이 충분한 저항력을 갖지 못하면, 즉 솔더볼 내 제1 금속층이 차지하는 부피 또는 제1 금속층의 두께가 얇으면, 제1 금속층이 깨져 코어가 밖으로 돌출되어 보이드(void) 형태가 발생하는 문제점이 있다.
예시적인 일 구현예에서, 상기 제1 금속층 금속이 구리(Cu)인 경우, Cu-OSP(Organic Solderability Preservative)로 표면처리된 기판에 대해 사용 용도를 가질 수 있다. 이때, 상기 제1 금속층은 상기 솔더볼 전체 부피에 대해 1 내지 60 부피%를 차지할 수 있다. 구체적으로, 상기 제1 금속층은 상기 솔더볼 전체 부피에 대해 1 부피% 이상, 3 부피% 이상, 5 부피% 이상, 7 부피% 이상, 9 부피% 이상, 또는 10 부피% 이상이면서, 또한 60 부피% 이하, 55 부피% 이하, 50 부피% 이하, 45 부피% 이하, 40 부피% 이하, 35 부피% 이하, 또는 30 부피% 이하를 차지할 수 있다. 다른 측면에서, 상기 제1 금속층은 2 내지 20 ㎛의 두께를 가질 수 있다. 바람직하게는 2 내지 10 ㎛의 두께를 갖는 것이 좋다.
Cu-OSP로 처리된 기판에 대해 니켈을 포함하는 금속으로 이루어진 제1 금속층을 포함하는 솔더볼을 사용할 경우, 리플로우 후 솔더튐(solder splash), Cu 소모(Cu consumption), 브리지(bridge) 현상 등의 불량을 야기할 수 있다.
예컨대, 솔더볼의 제2 금속층에 존재하는 Cu와 Sn이 리플로우 중 기판(pad)과 반응을 하여 Cu6Sn5라는 접합층을 형성하며, 제2 금속층의 Cu 함량이 부족하여 기판에 있는 Cu를 소모하게 되고, 이에 따라 구리 소모 현상이 발생하게 된다. 또한, 구리 소모 현상이 발생하게 되면서, 반응성이 큰 Cu의 영향으로 인해 솔더튐 현상이 발생되며, 이로 인해 제2 금속층의 보이드(void) 및 제2 금속층 간의 브리지 현상이 유발된다.
따라서, Cu-OSP로 처리된 기판에 대해서는 구리를 포함하는 금속으로 이루어진 제1 금속층을 포함하는 솔더볼을 사용함으로써, 구리층의 Cu 함량이, pad와 반응하여 형성되는 접합층에 Cu의 함량을 공급하는 역할을 하여 pad의 구리 소모 현상을 방지할 수 있다. 또한, Cu의 공급량이 충분하기 때문에, Cu의 반응성을 늦춰 솔더튐 현상도 방지할 수 있다.
예시적인 일 구현예에서, 상기 솔더볼은, 상기 제1 금속층의 외면에 형성되고, 주석 또는 주석 합금을 포함하는 제2 금속층을 더 포함할 수 있다.
예시적인 일 구현예에서, Sn과 합금으로 될 수 있는 금속으로는, 예컨대 Ag. Cu, Bi 등의 금속을 들 수 있으며, 본 발명이 속하는 기술 분야에서 합금 금속으로 사용되는 것이며 제한이 없이 사용 가능하다. 예컨대, 주석 합금은, Sn-Ag-Cu 합금, Sn-Cu 합금, Sn-Ag 합금, 또는 Sn-Bi 합금일 수 있다.
예시적인 일 구현예에서, 상기 제2 금속층은 상기 솔더볼 전체 부피에 대해 20 내지 80 부피%를 차지할 수 있다. 구체적으로, 상기 제2 금속층은 솔더볼 전체 부피에 대해 20 부피% 이상, 25 부피% 이상, 30 부피% 이상, 35 부피% 이상, 40 부피% 이상, 45 부피% 이상, 또는 50 부피% 이상이면서, 또한 80 부피% 이하, 75 부피% 이하, 70 부피% 이하, 65 부피% 이하, 60 부피% 이하, 55 부피% 이하, 또는 50 부피% 이하를 차지할 수 있다. 다른 측면에서, 상기 제2 금속층은 2 내지 40 ㎛의 두께를 가질 수 있다. 바람직하게는 10 내지 20 ㎛의 두께를 가질 수 있다.
솔더볼의 제조방법
솔더볼은, (1) 제1 융점을 갖는 금속을 포함하는 코어를 형성하는 단계; 및 (2) 상기 코어의 외면에 상기 제1 융점보다 높은 제2 융점을 갖는 금속을 포함하는 제1 금속층을 형성하는 단계;를 포함하여 제조된다.
예시적인 일 구현예에서, 상기 (1) 단계에서 코어는 코어 금속 재료를 고온 고주파 유도로를 통하여 유도가열을 하여 녹인 후 가열된 상태에서 진동자를 이용하여 일정 오리피스 홀을 통하여 원하는 직경으로 제조할 수 있다. 이때, 원하는 크기는 오리피스 직경에 따라 다양하게 제조될 수 있으며, 주파수와 압력으로 조정이 가능하다.
예시적인 일 구현예에서, 상기 (2) 단계에서 제1 금속층은 일반적으로 널리 알려진 무전해도금, 전해도금 방법으로 형성될 수 있다.
상기 (2) 단계는 니켈을 포함하는 제1 금속층을 형성하는 경우, 제조된 금속 코어를 산세한 다음, 팔라듐(Pd) 용액으로 팔라듐 시드(Pd seed)를 에칭된 표면에 부착시킨 후 묽은 황산용액으로 활성화시키고 중탕된 무전해 도금액에 장입하여 교반시키는 단계를 포함할 수 있다. 무전해도금은 모든 반응이 끝날 때까지 지속적으로 교반시켜 제1 금속층을 형성할 수 있다. 장입량과 무전해 도금액의 농도 및 양에 따라 큰 차이는 있지만 일반적으로 반응이 시작된 후 1~2시간 정도 충분히 반응시켜 제1 금속층을 형성할 수 있다.
상기 제1 금속층은 제조된 금속 코어를 산세한 다음, D.I. water로 수세하여 수세된 코어를 전해 도금액에 장입하여 피도체에 도금할 금속인 예컨대 니켈 또는 피도금체 금속을 Anode로 하여 전해도금을 진행할 수 있다. 이때, 비도체는 음극에 걸어 도금을 진행한다. 도금층의 두께는 인가하는 전류의 시간을 컨트롤하여 원하는 제1 금속층의 두께를 구현할 수 있으며, 상기 (2) 단계는 무전해도금 또는 전해도금을 이용하여 상기 제1 금속층의 두께(B, ㎛)가 상기 코어의 입경(A, ㎛)에 대하여 하기 식 1을 만족하는 두께로 갖도록 제1 금속층을 형성한다.
[식 1]
Figure pat00004
(여기서, 50 ≤ A ≤ 600 이다.)
상기 (2) 단계는 구리를 포함하는 제1 금속층을 형성하는 경우, 바렐 도금장치의 메시 바렐(mesh barrel) 내부에 더미볼(dummy ball)과 한 개의 조성 또는 한 개 이상의 조성을 가진 코어를 혼합하여 CN기가 포함된 알칼리성 도금액을 이용해 전기도금할 수 있다. 도금층의 두께는 전해도금에 소요되는 전류량과 도금시간을 컨트롤하여 원하는 제1 금속층의 두께를 구현할 수 있다.
예시적인 일 구현예에서, 전해도금 시 코어의 밀착력 피복력을 높이기 위해 초반에는 rpm을 저속으로 유지하고 어느 정도 도금이 진행된 후에는 rpm을 서서히 증가시킬 수 있다.
예시적인 일 구현예에서, 상기 피도금체의 코어와 제1 금속층 금속, 예컨대 Cu의 도금 밀착력을 높이기 위해 도금 전 단계에서 표면의 유기물 또는 불순물을 최대한 제거할 수 있다. 이를 제거하기 위해 약 50 ℃ 정도의 pure water를 이용할 수 있으며, 소니케이션을 함께 사용하면 더욱 효과적이다. 또한, 도금 밀착력을 높이기 위해 도금 욕조의 온도를 55~60 ℃ 사이로 유지할 수 있다.
예시적인 일 구현예에서, 상기 (2) 단계 이후에, (3) 상기 제1 금속층의 외면에 주석 또는 주석 합금을 포함하는 제2 금속층을 형성하는 단계를 더 포함할 수 있다.
예시적인 일 구현예에서, 상기 (3) 단계는 일반적으로 널리 알려진 도금방법으로 수행될 수 있다. 제2 금속층인 솔더층은 제1 금속층이 형성된 금속 코어의 표면에 Sn을 포함한 금속을 전해하여 도금층을 형성한 것으로서, 제1 금속층이 형성된 코어를 산세하고 D.I. water로 수세한 후 예컨대 Sn 또는 Sn-Ag를 Anode에 걸어 두고 피도체는 Cathode에 걸어 도금을 진행할 수 있다. 이때, 도금액의 온도는 20~30 ℃를 유지할 수 있다. 전해도금의 전류밀도는 0.5~1.2 A/dm로 2~4시간 동안 도금을 진행하여 원하는 도금 두께를 구현할 수 있다.
전자부품
본 명세서에 따른 솔더볼은 전자부품에 사용될 수 있다. 본 명세서에 따른 솔더볼은 반도체 패키지 용도에 제한되지 않고 전자부품에 다양한 용도로 사용될 수 있다. 또한, 본 명세서에 따른 반도체 패키지는 하나의 기판에 다수의 집적회로를 실장하는 적층형으로 하단 패키지 위에 상단 패키지를 쌓는 패키지 온 패키지(Package on Package, PoP)에도 적용될 수 있다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하고자 한다. 이들 실시예는 오로지 본 발명을 예시하기 위한 것으로서, 본 발명의 범위가 이들 실시예에 의해 제한되는 것으로 해석되지 않는 것은 당업계에서 통상의 지식을 가진 자에게 있어서 자명할 것이다.
실시예
(1) 니켈을 포함하는 제1 금속층을 구비한 솔더볼의 제조
하기 표 1 내지 5에 기재된 비교예 및 실시예에 따른 솔더볼을 하기와 같은 방법으로 제조하고 그 성능을 비교하였다.
먼저, 코어 금속 재료를 고온 고주파 유도로를 통하여 유도가열을 하여 녹인 후 가열된 상태에서 진동자를 이용하여 1Khz 이상 고속으로 진동을 주고 일정 오리피스 홀을 통하여 원하는 직경으로 코어를 제조하였다.
이후, 제조된 코어의 외면에 제1 금속층을 형성하였다. 구체적으로, 금속 코어를 산세한 다음, 팔라듐(Pd)용액으로 팔라듐 시드(Pd seed)를 에칭된 표면에 부착시킨 후 묽은 황산용액으로 활성화시키고 중탕된 무전해 도금액에 장입하여 모든 반응이 끝날 때까지 지속적으로 교반시켰다. 전해도금은 제조된 코어를 산세한 다음, D.I. water로 수세하여 수세된 코어를 전해 도금액에 장입하여 피도체에 도금할 금속인 니켈 또는 피도금체 금속을 anode로 하여 도금을 진행하였다. 이때, 비도체는 음극에 걸어 도금을 진행하였다. 도금층의 두께는 인가하는 전류의 시간을 조절하여 원하는 도금 두께를 구현하였다.
제2 금속층 형성단계는 제1 금속층이 형성된 코어를 산세하고 D.I. water로 수세한 후 예컨대 Sn 또는 Sn-Ag를 Anode에 걸어 두고 피도체는 Cathode에 걸어 도금을 진행하였다. 이때, 도금액의 온도는 20~30 ℃를 유지하였다. 전해도금의 전류밀도는 0.5~1.2 A/dm로 2~4시간 동안 도금을 진행하여 원하는 도금 두께를 구현하였다.
비교예1 비교예2 실시예1 실시예2 실시예3 실시예4 실시예 5 실시예6 실시예7 실시예8 실시예9
코어
(SAC)+제1금속층(Ni)
지름㎛ 		100 100 100 100 100 100 100 100 100 100 100
제2
금속층
(SAC)
㎛		 20 20 20 20 20 20 20 20 20 20 20
최종 cored ball
크기㎛		 140 140 140 140 140 140 140 140 140 140 140
제1금속층(Ni)두께㎛ 0 0.5 1 2 3 4 5 6 7 8 9
코어 부피 523 533.179 517.
185		 486.
162		 456.
406		 427.
889		 400.
586		 374.
469		 349.
513		 325.
691		 302.
977
void발생
유무		 o o x x x x x x x x x
상기 표 1에 나타나는 것과 같이 비교예 1은 제1 금속층을 포함하지 않는 경우, 즉 순수 SAC Core만 사용한 솔더볼이며, 비교예 1의 코어 부피(4/3×π×503=523)와 비교하여 제1 금속층(Ni)의 두께에 따라 비교예 2 및 실시예 1 내지 9의 코어가 5% 부피 팽창하는 경우 코어 부피를 계산한 결과를 나타내었다. 순수 SAC 코어(비교예 1)와 비교하기 위하여 비교예 2 및 실시예 1 내지 9의 코어 및 제1 금속층의 총 지름이 100인 경우의 코어 부피에 대한 5% 팽창된 부피값을 계산하였다.
비교예 1의 부피값(523) 대비 비교예 2의 부피값(533.179)이 크기 때문에, 리플로우(Reflow) 후에 제1 금속층이 무너져 보이드(void)가 발생되며, 실시예 1 내지 9의 부피값은 비교예 1의 부피값보다 작기 때문에 제1 금속층의 저항력이 충분하여 무너지지 않으므로 리플로우(Reflow) 후에도 보이드(Void)가 발생하지 않는다. 하기 표 2 내지 5까지 동일한 개념이 적용되며, 코어(Core)의 크기에 따라 제1 금속층의 두께도 달라진다.
비교예3 비교예4 실시예10 실시예11 실시예12 실시예13 실시예14 실시예15 실시예16 실시예17
코어
(SAC)+제1금속층(Ni)
지름㎛ 		200 200 200 200 200 200 200 200 200 200
제2
금속층
(SAC)
㎛		 20 20 20 20 20 20 20 20 20 20
최종 cored ball
크기㎛		 240 240 240 240 240 240 240 240 240 240
제1금속층(Ni)두께㎛ 0 1 2 3 4 5 6 7 8 9
ball 부피 4187 4265.43 4137.48 4012.11 3889.3 3769.02 3651.25 3535.95 3423.11 3312.7
void발생
유무		 o o x x x x x x x x
상기 표 2에 나타나는 것과 같이 순수 SAC 코어(비교예 3)와 비교하기 위하여 비교예 4 및 실시예 10 내지 17의 코어 및 제1 금속층의 총 지름이 200인 경우의 코어 부피에 대한 5% 팽창된 부피값을 계산하였다.
비교예 3의 부피값(4187) 대비 비교예 4의 부피값(4265.43)이 크기 때문에, 리플로우(Reflow) 후에 제1 금속층이 무너져 보이드(void)가 발생되며, 실시예 10 내지 17의 부피값은 비교예 3의 부피값보다 작기 때문에 제1 금속층의 저항력이 충분하여 무너지지 않으므로 리플로우(Reflow) 후에도 보이드(Void)가 발생하지 않는다.
비교예5 비교예6 비교예7 실시예18 실시예19 실시예20 실시예21 실시예22 실시예23 실시예24
코어
(SAC)+제1금속층(Ni)
지름㎛ 		300 300 300 300 300 300 300 300 300 300
제2
금속층
(SAC)
㎛		 30 30 30 30 30 30 30 30 30 30
최종 cored ball
크기㎛		 360 360 360 360 360 360 360 360 360 360
제1금속층(Ni)두께㎛ 0 1 2 3 4 5 6 7 8 9
ball 부피 14137 14549.1 14258.1 13971.1 13687.9 13408.6 13133.0 12861.3 12593.4 12329.2
void발생
유무		 o o o x x x x x x x
상기 표 3에 나타나는 것과 같이 순수 SAC 코어(비교예 5)와 비교하기 위하여 비교예 6 및 7, 실시예 18 내지 24의 코어 및 제1 금속층의 총 지름이 300인 경우의 코어 부피에 대한 5% 팽창된 부피값을 계산하였다.
비교예 5의 부피값(14130) 대비 비교예 6 및 7의 부피값이 크기 때문에, 리플로우(Reflow) 후에 제1 금속층이 무너져 보이드(void)가 발생되며, 실시예 18 내지 24의 부피값은 비교예 5의 부피값보다 작기 때문에 제1 금속층의 저항력이 충분하여 무너지지 않으므로 리플로우(Reflow) 후에도 보이드(Void)가 발생하지 않는다.
비교예8 비교예9 비교예10 비교예11 실시예25 실시예26 실시예27 실시예28 실시예29 실시예30
코어
(SAC)+제1금속층(Ni)
지름㎛ 		400 400 400 400 400 400 400 400 400 400
제2
금속층
(SAC)
㎛		 30 30 30 30 30 30 30 30 30 30
최종 cored ball
크기㎛		 460 460 460 460 460 460 460 460 460 460
제1금속층(Ni)두께㎛ 0 1 2 3 4 5 6 7 8 9
ball 부피 33493 34643.1 34123.5 33609.1 33099.8 32595.8 32096.9 31603.1 31114.4 30630.8
void발생
유무		 o o o o x x x x x x
상기 표 4에 나타나는 것과 같이 순수 SAC 코어(비교예 8)와 비교하기 위하여 비교예 9 내지 11, 실시예 25 내지 30의 코어 및 제1 금속층의 총 지름이 400인 경우의 코어 부피에 대한 5% 팽창된 부피값을 계산하였다.
비교예 8의 부피값(33510) 대비 비교예 9 내지 11의 부피값이 크기 때문에, 리플로우(Reflow) 후에 제1 금속층이 무너져 보이드(void)가 발생되며, 실시예 25 내지 30의 부피값은 비교예 8의 부피값보다 작기 때문에 제1 금속층의 저항력이 충분하여 무너지지 않으므로 리플로우(Reflow) 후에도 보이드(Void)가 발생하지 않는다.
비교예12 비교예13 비교예14 비교예15 비교예16 실시예31 실시예32 실시예33 실시예34 실시예35
코어
(SAC)+제1금속층(Ni)
지름㎛ 		500 500 500 500 500 500 500 500 500 500
제2
금속층
(SAC)
㎛		 40 40 40 40 40 40 40 40 40 40
최종 cored ball
크기㎛		 580 580 580 580 580 580 580 580 580 580
제1금속층(Ni)두께㎛ 0 1 2 3 4 5 6 7 8 9
ball 부피 65417 67866.5 67052.2 66244.3 65443 64648.1 63859.7 63077.8 62302.3 61533.1
void발생
유무		 o o o o o x x x x x
상기 표 5에 나타나는 것과 같이 순수 SAC 코어(비교예 12)와 비교하기 위하여 비교예 13 내지 16, 실시예 31 내지 35의 코어 및 제1 금속층의 총 지름이 500인 경우의 코어 부피에 대한 5% 팽창된 부피값을 계산하였다.
비교예 12의 부피값(65417) 대비 비교예 13 내지 16의 부피값이 크기 때문에, 리플로우(Reflow) 후에 제1 금속층이 무너져 보이드(void)가 발생되며, 실시예 31 내지 35의 부피값은 비교예 12의 부피값보다 작기 때문에 제1 금속층의 저항력이 충분하여 무너지지 않으므로 리플로우(Reflow) 후에도 보이드(Void)가 발생하지 않는다.
그 결과, 리플로우 시, 코어의 부피 변화에 대해 니켈을 포함하는 제1 금속층이 충분한 저항력을 갖지 못하면, 즉 솔더볼 내 제1 금속층이 차지하는 부피 또는 제1 금속층의 두께가 얇으면, 제1 금속층이 깨져 코어가 밖으로 돌출되어 보이드(void) 형태가 발생하였다(도 2 참조). 반면, 솔더볼의 리플로우 과정 중 코어의 부피 변화에 대해 제1 금속층의 저항력이 충분이 클 경우 보이드(void) 형태 없이 코어가 정상적인 형상으로 어셈블리된 형태를 나타내었다(도 3 참조). 이에 따라, 리플로우 시 코어의 형상을 유지하고 접합 신뢰성을 갖기 위해서는 솔더볼 내 제1 금속층이 차지하는 부피 또는 제1 금속층의 두께가 중요한 요소로 작용함을 확인하였다.
(2) 구리를 포함하는 제1 금속층을 구비한 솔더볼의 제조
하기 표 6 내지 8에 기재된 비교예 및 실시예에 따른 솔더볼을 하기와 같은 방법으로 제조하고 그 성능을 비교하였다.
구리를 포함하는 제1 금속층을 구비한 솔더볼의 코어 및 제2 금속층은, 상기 (1) 니켈을 포함하는 제1 금속층을 구비한 솔더볼의 제조방법과 동일하게 실시하였으며, 제1 금속층은 바렐 도금장치의 메시 바렐(mesh barrel) 내부에 더미볼(Dummy ball)과 한 개의 조성 또는 한 개 이상의 조성을 가진 코어를 혼합하여 CN기가 포함된 알칼리성 도금액을 이용하여 전기도금하였다. 도금 두께는 전해도금에 소요되는 전류량과 도금 시간을 조절하여 제어하였다.
또한, 피도금체의 코어와 Cu의 도금 밀착력을 높이기 위해 Cu 도금 전 단계에서 표면의 유기물 또는 불순물을 최대한 제거하였다. 이를 제거하기 위해 약 50 ℃ 정도의 pure water를 이용하여 소니케이션을 함께 사용하였다. 또한, 도금 밀착력을 높이기 위해 도금 욕조의 온도를 55~60 ℃ 사이로 유지하였고, 코어의 밀착력 피복력을 높이기 위해 초반에는 rpm을 저속으로 유지하고 어느 정도 도금이 진행된 후에는 rpm을 서서히 증가시켰다.
한편, 본 실시예에서 평가에 사용된 Cu pad의 Cu 두께는 10 ㎛이다. 표 7에 나타난 비교예 및 실시예의 코어에는 Cu가 5% 이하로 첨가되어 있으며, 표 8의 비교예 및 실시예의 코어에는 Sn이 5% 이하로 첨가되어 있다.
비교예
17		 비교예
18		 실시예
36		 실시예337 실시예
38		 실시예
39		 실시예
40		 실시예
41
코어
(hybrid)		 SAC SAC SAC SAC SAC SAC SAC SAC
코어
사이즈㎛		 180 180 180 180 160 160 140 140
구리층㎛ 0.5 1 2 5 10 20 25 30
제2 금속층
(SAC)
두께㎛		 19.5 19 18 15 20 10 15 10
리플로우 후 수율(yidld)% 8.46% 30.44% 86.12% 93.24% 98.70% 98.91% 92.68% 91.22%
솔더튐 평점 1 1 3 4 5 5 4 4
구리 소모㎛ 10.00 8.42 2.96 1.92 1.44 1.16 1.02 1.04
void
발생유무		 o o x x x x x x
솔더튐 1 1 3 4 5 5 4 4
비교예
19		 비교예
20		 실시예
42		 실시예43 실시예
44		 실시예
45		 실시예
46		 실시예
47
코어
(hybrid)		 Bi-X Bi-X Bi-X Bi-X Bi-X Bi-X Bi-X Bi-X
코어
사이즈㎛		 180 180 180 180 160 160 140 140
구리층㎛ 0.5 1 2 5 10 20 25 30
제2 금속층
(SAC)
두께㎛		 19.5 19 18 15 20 10 15 10
리플로우 후 수율(yidld)% 5.42% 28.46% 88.24% 91.18% 98.96% 93.54% 92.48% 90.88%
솔더튐 평점 1 1 3 4 5 4 4 4
구리 소모㎛ 10.00 8.38 2.98 1.96 1.48 1.12 1.08 1.06
void
발생유무		 o o x x x x x x
솔더튐 1 1 3 4 5 5 5 4
비교예
21		 비교예
22		 실시예
48		 실시예49 실시예
50		 실시예
51		 실시예
52		 실시예
53
코어
(hybrid)		 Cu-X Cu-X Cu-X Cu-X Cu-X Cu-X Cu-X Cu-X
코어
사이즈㎛		 180 180 180 180 160 160 140 140
구리층㎛ 0.5 1 2 5 10 20 25 30
제2 금속층
(SAC)
두께㎛		 19.5 19 18 15 20 10 15 10
리플로우 후 수율(yidld)% 6.22% 22.68% 88.62% 94.22% 98.24% 97.88% 96.22% 92.64%
솔더튐 평점 1 1 3 4 5 5 5 4
구리 소모㎛ 10.00 8.52 2.94 1.98 1.46 1.18 1.06 1.08
void
발생유무		 o o x x x x x x
솔더튐 1 1 3 4 5 4 4 4
솔더튐(solder splash) 평점
5 수율 95% 이상
4 수율 90% 이상
3 수율 85% 이상
2 수율 80% 이상
1 수율 80% 미만
또한, 상기 표 6 내지 8에서 보는 바와 같이 제1 금속층인 구리층의 두께에 따라 솔더튐 현상 및 구리 소모 현상을 관찰한 결과, 수율 85% 이상 및 구리 소모 Cu pad 대비 70% 이하는 구리층 두께 2 ㎛부터가 적당하며, 20 ㎛가 넘을 경우 기대 효과가 미비하고 도금 시간이 오래 걸리는 것으로 나타났다. 이에 따라, 적절한 제1 금속층의 두께는 2 내지 20 ㎛임을 확인하였다.
신뢰성 평가
상기 실시예 방법에 따라 제조된 신규 솔더볼과 종래 일반 솔더볼(도 6 참조)을 PCB에 장착하여 접합 강도를 측정하였다. 접합 강도는 JESD22-B117 규정에 의거하여 측정하였다.
그 결과, 도 7에서 보는 바와 같이, 본 명세서에 따른 신규 솔더볼이 일반 솔더볼보다 접합 강도 측면에서 강한 강도값을 나타냈으며, 신규 솔더볼 간에는 유의적인 차이가 없는 것으로 나타났다.
또한, 상기 실시예 방법에 따라 제조된 신규 솔더볼과 종래 일반 솔더볼(도 6 참조)을 실장하여 낙하 충격 테스트를 실시하였다. 낙하 충격 테스트는 JESD22-B111 규정에 의거하여 측정하였다.
그 결과, 도 8에서 보는 바와 같이, 본 명세서에 따른 신규 솔더볼이 일반 솔더볼보다 낙하 충격에 대한 저항력이 큰 것으로 나타났으며, 충격 시 발생되는 crack의 경로가 신규 솔더볼이 일반 솔더볼보다 긴 crack path를 보였다. 이로 인해 본 명세서에 따른 신규 솔더볼은 낙하 충격에 대한 저항력이 큰 것을 알 수 있었다.
이상, 본 명세서의 특정한 부분을 상세히 기술하였는바, 당업계의 통상의 지식을 가진 자에게 있어서, 이러한 구체적인 기술은 단지 바람직한 실시 태양일 뿐이며, 이에 의해 본 발명의 범위가 제한되는 것이 아닌 점은 명백할 것이다. 따라서 본 발명의 실질적인 범위는 첨부된 청구항들과 그것들의 등가물에 의해 정의된다고 할 것이다.

Claims (13)

  1. 제1 융점을 갖는 금속을 포함하는 코어; 및
    상기 코어의 외면에 형성되고, 상기 제1 융점보다 높은 제2 융점을 갖는 금속을 포함하는 제1 금속층을 포함하고,
    상기 제1 금속층의 두께(B, ㎛)는 상기 코어의 입경(A, ㎛)에 대하여 하기 식 1을 만족하는 솔더볼.
    [식 1]
    Figure pat00005

    (여기서, 50 ≤ A ≤ 600 이다.)
  2. 제 1항에 있어서,
    상기 코어 금속의 제1 융점은 300 ℃ 이하이거나 300 내지 600 ℃이고,
    상기 제1 금속층 금속의 제2 융점은 400 내지 4000 ℃ 인 솔더볼.
  3. 제 2항에 있어서,
    상기 제1 융점이 300 ℃ 이하인 금속은,
    주석(Sn); 또는
    Ag, Cu, Ni, Zn, Al 및 Sb로 구성되는 군에서 선택되는 어느 하나 이상의 금속 및 잔부의 Sn을 포함하는 합금;인 솔더볼.
  4. 제 2항에 있어서,
    상기 제1 융점이 300 내지 600 ℃인 금속은,
    Bi-X 또는 Cu-X(X는 Sn, Cu, 또는 Zn)인 솔더볼.
  5. 제 1항에 있어서,
    상기 제1 금속층 금속은 니켈을 포함하는 솔더볼.
  6. 제 5항에 있어서,
    Ni/Au로 표면처리된 기판에 대해 사용 용도를 갖는 솔더볼.
  7. 제 6항에 있어서,
    상기 제1 금속층은 상기 솔더볼 전체 부피에 대해 0.5 내지 20 부피%를 차지하는 솔더볼.
  8. 제 1항에 있어서,
    상기 솔더볼은,
    상기 제1 금속층의 외면에 형성되고, 주석 또는 주석 합금을 포함하는 제2 금속층을 더 포함하는 솔더볼.
  9. 제 8항에 있어서,
    상기 주석 합금은 Ag, Cu 및 Bi로 구성되는 군에서 선택되는 어느 하나 이상의 금속을 포함하고 잔부의 주석으로 이루어지는 솔더볼.
  10. 제 8항에 있어서,
    상기 제2 금속층은 상기 솔더볼 전체 부피에 대해 20 내지 80 부피%를 차지하는 솔더볼.
  11. (1) 제1 융점을 갖는 금속을 포함하는 코어를 형성하는 단계; 및
    (2) 상기 코어의 외면에 상기 제1 융점보다 높은 제2 융점을 갖는 금속을 포함하는 제1 금속층을 형성하는 단계를 포함하고,
    상기 (2) 단계는 무전해도금 또는 전해도금을 이용하여 상기 제1 금속층의 두께(B, ㎛)가 상기 코어의 입경(A, ㎛)에 대하여 하기 식 1을 만족하는 두께로 갖도록 형성하는 단계인 솔더볼의 제조방법.
    [식 1]
    Figure pat00006

    (여기서, 50 ≤ A ≤ 600 이다.)
  12. 제 11항에 있어서,
    상기 (2) 단계 이후에,
    (3) 상기 제1 금속층의 외면에 주석 또는 주석 합금을 포함하는 제2 금속층을 형성하는 단계를 더 포함하는 솔더볼의 제조방법.
  13. 제 1항 내지 제 10항 중 어느 한 항에 따른 솔더볼을 포함하는 전자부품.
KR1020160055445A 2016-05-04 2016-05-04 솔더볼, 이의 제조방법 및 이를 이용한 전자부품 KR20170125557A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160055445A KR20170125557A (ko) 2016-05-04 2016-05-04 솔더볼, 이의 제조방법 및 이를 이용한 전자부품
PCT/KR2017/004686 WO2017192003A1 (ko) 2016-05-04 2017-05-02 솔더볼, 이의 제조방법 및 이를 이용한 전자부품

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160055445A KR20170125557A (ko) 2016-05-04 2016-05-04 솔더볼, 이의 제조방법 및 이를 이용한 전자부품

Publications (1)

Publication Number Publication Date
KR20170125557A true KR20170125557A (ko) 2017-11-15

Family

ID=60203043

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160055445A KR20170125557A (ko) 2016-05-04 2016-05-04 솔더볼, 이의 제조방법 및 이를 이용한 전자부품

Country Status (2)

Country Link
KR (1) KR20170125557A (ko)
WO (1) WO2017192003A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007075856A (ja) * 2005-09-14 2007-03-29 Nippon Steel Materials Co Ltd Ｃｕコアボール
KR101055485B1 (ko) * 2008-10-02 2011-08-08 삼성전기주식회사 범프볼을 갖는 반도체 패키지
KR101085525B1 (ko) * 2010-01-08 2011-11-23 덕산하이메탈(주) 코어 솔더볼, 코어 솔더볼 제조방법 및 이를 포함하는 전자부품
KR101284363B1 (ko) * 2013-01-03 2013-07-08 덕산하이메탈(주) 금속코어 솔더볼 및 이를 이용한 반도체 장치의 방열접속구조
JP5680773B1 (ja) * 2014-01-29 2015-03-04 千住金属工業株式会社 Ｃｕ核ボール、はんだ継手、フォームはんだおよびはんだペースト

Also Published As

Publication number Publication date
WO2017192003A1 (ko) 2017-11-09

Similar Documents

Publication Publication Date Title
JP4342176B2 (ja) 機能性合金粒子
TWI381901B (zh) 抑制錫-鎳介金屬於銲點中生成的方法
KR101355694B1 (ko) 반도체 실장용 땜납 볼 및 전자 부재
KR101284363B1 (ko) 금속코어 솔더볼 및 이를 이용한 반도체 장치의 방열접속구조
EP1402988B1 (en) The use of a solder on surfaces coated with nickel by electroless plating
JP2007081141A (ja) Ｃｕコアボールとその製造方法
WO2019171710A1 (ja) はんだ合金、はんだペースト、はんだボール、やに入りはんだおよびはんだ継手
KR20130137122A (ko) Ｂｉ-Ｓｎ계 고온 땜납 합금
KR20170125557A (ko) 솔더볼, 이의 제조방법 및 이를 이용한 전자부품
KR20170125572A (ko) 솔더볼, 이의 제조방법 및 이를 이용한 전자부품
JP5680342B2 (ja) めっき膜、プリント配線板及びモジュール基板
CN113767469B (zh) 芯材料、电子部件和凸点电极的形成方法
KR102579478B1 (ko) 전기접속용 금속핀
KR102579479B1 (ko) 접속핀
JP2005286323A (ja) 配線基板、半田部材付き配線基板及び配線基板の製造方法
JP4662483B2 (ja) 導電性フィラー、及び中温はんだ材料
JP5328434B2 (ja) 導電性微粒子、及び、導電接続構造体
JP5884513B2 (ja) Ｐｂフリーはんだ
KR20240033889A (ko) 접속핀
KR20240033887A (ko) 접속핀의 접속방법
KR20240033886A (ko) 접속핀 이송카트리지
JP7148760B1 (ja) はんだ合金、接合部、接合材、ソルダペースト、接合構造体および制御装置
JP6969070B2 (ja) はんだ材料、はんだペースト、フォームはんだ及びはんだ継手
JP7262695B1 (ja) はんだ合金、接合部、接合材、ソルダペースト、接合構造体および電子制御装置
JP2001168513A (ja) 非鉛系はんだ材料被覆基板の製造方法