KR101085525B1 - 코어 솔더볼, 코어 솔더볼 제조방법 및 이를 포함하는 전자부품 - Google Patents

코어 솔더볼, 코어 솔더볼 제조방법 및 이를 포함하는 전자부품 Download PDF

Info

Publication number
KR101085525B1
KR101085525B1 KR1020100001821A KR20100001821A KR101085525B1 KR 101085525 B1 KR101085525 B1 KR 101085525B1 KR 1020100001821 A KR1020100001821 A KR 1020100001821A KR 20100001821 A KR20100001821 A KR 20100001821A KR 101085525 B1 KR101085525 B1 KR 101085525B1
Authority
KR
South Korea
Prior art keywords
solder
layer
metal layer
core
metal
Prior art date
Application number
KR1020100001821A
Other languages
English (en)
Other versions
KR20110021618A (ko
Inventor
김성철
추용철
천명호
이현규
Original Assignee
덕산하이메탈(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 덕산하이메탈(주) filed Critical 덕산하이메탈(주)
Priority to KR1020100001821A priority Critical patent/KR101085525B1/ko
Publication of KR20110021618A publication Critical patent/KR20110021618A/ko
Application granted granted Critical
Publication of KR101085525B1 publication Critical patent/KR101085525B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03914—Methods of manufacturing bonding areas involving a specific sequence of method steps the bonding area, e.g. under bump metallisation [UBM], being used as a mask for patterning other parts

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

코어 솔더볼, 코어 솔더볼 제조방법 및 이를 포함하는 전자부품이 개시되어 있다. 코어 솔더볼은 코어, 코어의 표면에 형성된 제1 금속층, 제1 금속층 상에 형성되며 제1 금속층과 다른 종류의 금속을 포함하는 제2 금속층 및 제2 금속층 표면에 형성되며 제1 솔더층과 제2 솔더층이 용융되어 형성된 Sn-Ag-Cu계 솔더층을 포함한다. 이러한 구성을 갖는 솔더볼은 단락의 발생이 거의 없고 우수한 내성을 갖는다.

Description

코어 솔더볼, 코어 솔더볼 제조방법 및 이를 포함하는 전자부품{core solder balls, method of manufacturing core solder balls and electronic parts including the same}
본 발명은 코어 솔더볼, 코어 솔더볼 제조방법 및 이를 포함하는 전자부품에 관한 것으로서, 보다 상세하게는 볼 그리드 어레이, 칩 스케일 패키지와 같은 표면실장부품의 범프 형성에 사용하는 메탈 또는 플라스틱 코어 솔더볼, 이를 제조하는 방법 및 이를 포함하는 전자부품에 관한 것이다.
과거 전자 부품의 패키지 형태는 싱글라인 패키지(Single Line Package; SIP), 듀얼라인 패키지(Dual Line Package; DIP), 쿼드플랫 패키지(Quad Flat Package; QFP)가 주류를 이루어 왔으나, 최근 전자기기의 경박단소화에 의해 전자부품의 패키지는 볼 그리드 어레이(Ball Grid Array; BGA), 칩 스케일 패키지(Chip Scale Package; CSP) 등으로 바뀌고 있다.
패키지 중에서 SIP, DIP, QFP 등은 신호의 전달(I/O; input/output)을 위한 전극이 면적이 좁은 패키지 제품의 측면에 위치하는데 비해 볼 그리드 어레이의 경우는 면적이 넓은 제품의 바닥에 위치하기 때문에 훨씬 많은 I/O 전극을 설치할 수 있다. 따라서 볼 그리드 어레이 방식의 경우 최근의 전자제품의 다기능화와 속도의 향상을 위해 적합한 전자부품 패키지 방법이라 하겠다.
일반적으로 볼 그리드 어레이를 적용하는 방식은 다음과 같다. 작은 PCB 기판 위에 IC(Integrated Circuit) 반도체를 부착하고 반대 면에 전극을 배열한다. 그리고 배열된 전극에 솔더 범프라는 솔더 덩어리를 접합한다. 다음으로 솔더 범프를 보다 큰 PCB 기판의 연결전극과 일치하게 위치시키고 리플로우 공정을 통해 납땜한다. 각각의 솔더 범프는 미소한 접합부를 형성하고 이것이 PCB기판과 접속한다. 여기에서 CSP는 BGA Package와 IC칩과의 크기가 거의 비슷한 것을 말하며, Multi Chip Module(MCM)은 BGA Package에 많은 IC칩이 있는 것을 말한다.
I/O 전극을 전기적 그리고 물리적으로 연결하는 솔더 범프의 형성에는 솔더 페이스트를 이용하는 방법과 솔더볼을 이용하는 방법이 있다. 솔더페이스트를 이용하는 방법은 미세한 솔더 분말을 플럭스와 함께 혼합하고 이를 원하는 면에 프린팅하거나 부분적으로 도포하고 온도를 솔더의 융점 이상으로 올려 표면장력을 이용 솔더 범프를 형성하는 방법이다. 그런데 이 방법에 의하면 PCB 전체에 솔더를 도포하거나 일정지역에 솔더를 도포하고 표면장력을 이용하는 것이기 때문에 솔더 범프의 크기를 제어하기 힘들고 원하지 않는 부위에 솔더 범프가 형성되는 등의 문제점이 있다.
솔더볼을 이용하는 방법에 의하면 원하는 위치에 솔더볼을 놓아 범프를 형성하기 때문에 균일하게 원하는 곳에 범프를 형성할 수 있다는 장점이 있다.
솔더볼은 크게 메탈 솔더볼과 플라스틱 코어 솔더볼로 분류될 수 있다. 메탈 솔더볼은 구 형태의 단일 솔더로 이루어진 것을 말하며, 플라스틱 코어 솔더볼은 구형의 플라스틱 코어의 상부에 금속층이 형성되고 가장 바깥쪽에는 솔더층이 형성된 것을 말한다. 메탈 솔더볼은 전체가 금속이기 때문에 충격을 흡수할 수 있는 물질이 없어 충격에 약하다는 단점이 있다. 이에 비해 플라스틱 코어 솔더볼의 경우는 흡수할 수 있는 플라스틱이 코어 부위에 존재하므로 충격에 대한 저항력이 메탈 솔더볼보다 높다는 장점이 있다.
솔더볼에 적용되는 솔더 조성 성분 중에서 가장 많이 사용해 왔던 것이 주석-납(Sn-Pb)계 솔더이다. 그러나 최근 납 공해에 대한 문제점이 대두되면서 전자기기에 납을 사용하는 것을 규제하고 있어 납이 포함되지 않은 성분으로 형성되는 무연솔더를 적용하는 추세이다. 무연솔더의 가장 대표적인 것으로는 주석(Sn)을 주성분으로 한 주석-은(Sn-Ag)계, 주석-비스무스(Sn-Bi)계, 주석-구리(Sn-Cu)계, 주석-아연(Sn-Zn)계 및 여기에 다시 은(Ag), 구리(Cu), 아연(Zn), 인듐(In), 니켈(Ni), 인(P), 갈륨(Ga), 크롬(Cr)등을 적절히 선택하여 적절한 양으로 첨가한 것을 예로들 수 있으며 용도와 공정에 맞게 선택되어 사용된다.
플라스틱 코어 솔더볼의 경우 솔더를 형성하기 위해서는 전기도금 방법이 사용된다. 전기도금 방법을 이용할 경우 일본공개특허 제2004-349487호에 개시된 바와 같이 두 가지의 합금도금은 가능하나 세 가지 이상의 합금조성을 원하는 농도로 조절하면서 도금을 하는 것은 매우 어렵다. 따라서 플라스틱 코어 솔더볼의 경우 솔더의 조성은 Sn-Ag와 같이 두 가지 금속을 합금으로 제조하여 사용하고 있는 실정이다.
Sn-Ag계 솔더는 솔더링 되는 부분이 Cu 금속층일 경우 리플로우 공정에서 솔더의 성분 중 하나인 Sn이 Cu와 결합하여 금속간화합물이 형성된다. 여기에서 형성된 금속간화합물은 초기에는 문제가 없지만 시간이 지남에 따라 열에 의한 반복적인 스트레스에 의해 Cu 금속층과의 솔더링 부분에서 금속간화합물에 응력이 집중되어 크랙이 발생되고 결국 단락을 일으키게 된다. 단락이 발생되면 제품의 수명을 단축시키는 결과가 초래된다. 이러한 문제점을 극복하기 위하여 피로특성이 우수한 Sn-Ag-Cu 솔더가 제시되었다. 그러나 상기에 언급한 바와 같이 삼원계 합금의 전기도금은 적용에 많은 어려움이 있어 현실적으로 플라스틱 코어 솔더볼의 솔더로 적용하는 데는 한계가 있다.
한편, 일반적인 플라스틱 코어 솔더볼은 다음과 같은 구조를 갖고 있다. 우선 가장 안쪽에 구의 형태를 유지할 수 있는 플라스틱이 있고, 플라스틱의 표면에는 무전해 Ni 도금층 또는 무전해 Cu 도금층이 존재한다. 도금층의 표면에 전도성을 어느 정도 부여하기 위해 다시 Cu를 도금하고 최종적으로 Sn-Ag 솔더를 도금하여 솔더볼을 완성한다. 그런데 Cu층 다음에 Sn-Ag 솔더층이 존재하기 때문에 장시간 동안의 열에 의한 반복적인 스트레스에 의해 상기한 바와 같이 금속간화합물이 생성되고 쉽게 단락이 발생되어 제품의 신뢰성이 저하된다는 문제가 있다.
본 발명의 제1 목적은 금속층과 솔더층 사이에서 금속간의 화합물 생성을 억제하여 열적 피로특성이 우수하고 Sn-Ag-Cu 삼원계 솔더층을 포함하는 메탈 또는 플라스틱 코어 솔더볼을 제공하는데 있다.
본 발명의 제2 목적은 상기한 Sn-Ag-Cu 삼원계 솔더층을 포함하는 코어 솔더볼을 제조하는 방법을 제공하는데 있다.
본 발명의 제3 목적은 상술한 특성을 갖는 메탈 또는 플라스틱 코어 솔더볼을 포함하는 전자부품을 제공하는데 있다.
상기 제1 목적을 달성하기 위한 본 발명의 일 실시예에 따른 코어 솔더볼은 메탈 또는 플라스틱 코어, 상기 코어의 표면에 형성된 제1 금속층, 상기 제1 금속층 표면에 형성되며 상기 제1 금속층과 다른 종류의 금속을 포함하는 제2 금속층 및 상기 제2 금속층 표면에 형성되며 제1 솔더층과 제2 솔더층이 융융되어 형성된 Sn-Ag-Cu계 솔더층을 포함한다.
일예에 따르면, 상기 제1 금속층은 니켈을 포함하고, 상기 제2 금속층은 구리를 포함하고, 상기 솔더층은 Sn-Cu 또는 Sn-Ag를 함유하는 상기 제1 솔더층과 제1 솔더층과 다른 종류의 Sn-Ag 또는 Sn-Cu를 함유하는 상기 제2 솔더층이 용융됨으로 인해 합금화된 것 일 수 있다.
상기 제2 목적을 달성하기 위한 본 발명의 일 실시예의 코어 솔더볼의 제조방법에 따르면, 메탈 또는 플라스틱 코어의 표면에 제1 금속층을 형성한다. 상기 제1 금속층 상에 제1 금속층과 다른 종류의 금속을 포함하는 제2 금속층을 형성한다. 상기 제2 금속층 상에 Sn-Cu 또는 Sn-Ag를 함유하는 제1 솔더층을 형성한다. 상기 제1 솔더층 상에 Sn-Ag 또는 Sn-Cu를 함유하면서 상기 제1 솔더층과 서로 다른 합금으로 이루어진 제2 솔더층을 형성한다. 상기 제1 및 제2 솔더층을 용융시킨 이후 응고시킨다. 그 결과 상기 제1 및 제2 솔더층이 Sn-Ag-Cu계 무연솔더 합금으로 이루어진 단일의 솔더층을 형성한다.
일 예로서, 상기 단일의 솔더층은 제1 및 제2 솔더층이 형성된 플라스틱 코어 또는 메탈 코어를 상부 온도가 200 내지 260℃인 오일 타워에 낙하시켜 제1 및 제2 솔더층을 용융시킨 이후 용융된 제1 및 제2 솔더층을 하부 온도가 100 내지 165℃ 인 오일 타워 아래로 침전함으로 인해 응고시켜 Sn-Ag-Cu계 무연솔더 합금으로 형성할 수 있다.
상기 제3 목적을 달성하기 위한 본 발명의 일 실시예에 따른 전자부품은 전극이 형성되는 랜딩 패드를 갖는 기판 및 상기 랜딩 패드 상에 코어 솔더볼로 형성된 전극을 포함한다. 상기 코어 솔더볼은 메탈 또는 플라스틱 코어; 상기 코어의 표면에 형성된 제1 금속층; 상기 제1 금속층 표면에 형성되며 상기 제1 금속층과 다른 종류의 금속을 포함하는 제2 금속층, 및 제1 솔더층과 제2 솔더층이 융융되어 상기 제2 금속층 표면에 형성된 Sn-Ag-Cu계 솔더층을 포함한다.
본 발명에 따른 메탈 또는 플라스틱 코어 솔더볼 제조방법은 적어도 2층의 금속층을 형성한 후 솔더층을 형성하기 때문에 금속층과 솔더층의 접합계면에서 금속간화합물의 생성이 억제되는 코어 솔더볼을 형성할 수 있다. 또한, 금속층 상에 다층의 솔더층을 형성한 이후 이를 용융시켜 삼원계 금속 합금으로된 솔더층을 형성하는 것에 의해 피로특성이 개선된 금속 또는 플라스틱 코어 솔더볼을 형성할 수 있다. 따라서 상술한 방법을 통해 형성된 솔더볼은 전자부품, 반도체 패키지 및 전자제품의 제조에 적용되어 접합 불량이 발생되는 것을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 코어 솔더볼을 나타내는 단면도이다.
도 2는 도 1에 도시된 코어 솔더볼을 형성하기 위하여 용융되기 전에 형성되는 구조를 나타내는 단면도이다.
도 3은 본 발명의 일 실시예에 따른 코어 솔더볼이 적용된 전자부품을 개략적으로 나타내는 도면이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 메탈 또는 플라스틱 코어 솔더볼, 코어 솔더볼 제조방법 및 이를 포함하는 전자부품에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 본 발명을 첨부된 도면을 참고로 하여 더욱 상세하게 설명하기로 한다.
코어 솔더볼의 제조
도 1은 본 발명의 일 실시예에 따른 코어 솔더볼을 나타내는 단면도이다.
도 1을 참조하면, 본 실시예의 플라스틱 코어 솔더볼(20)은 코어(21), 제1 금속층(22), 제2 금속층(23) 및 Sn-Ag-Cu계 솔더층(25)을 포함한다.
코어(21)는 일반적인 메탈 또는 유기재료로 이루어질 수 있고, 유기/유기 복합재 또는 유기/무기 복합재로 이루어질 수 있다. 예를 들어, 플라스틱 코어는 에폭시계, 멜라민-포름알데히드계, 벤조구아나민-포름알데히드계, 디비닐벤젠, 디비닐에테르, 올리고디아크릴레이트, 폴리디아크릴레이트, 알킬렌비스아크릴아미드 수지와 같은 열경화성 수지를 포함하는 플라스틱 코어와, 폴리염화비닐, 폴리에틸렌, 폴리스틸렌, 나일론, 폴리아세탈 수지와 같은 열가소성 수지를 포함하는 플라스틱 코어, 천연고무와 합성고무와 같은 탄성체 코어 등을 사용할 수 있다. 또한 열경화성 수지와 열가소성 수지를 혼용한 수지로 형성된 플라스틱 코어를 포함할 수 있다. 상기 플라스틱 코어는 상술한 물질을 이용하고 중합체 합성방법을 사용하여 형성될 수 있다. 예를 들어, 현탁, 유화, 씨드(seed)법, 분산중합법 등의 합성방법을 통해 약 0.04 내지 0.5mm의 지름을 갖도록 형성될 수 있다. 메탈 코어(21) 로서는 Sn을 주성분으로 한 Sn-Ag계, Sn-Bi계, Sn-Cu계, Sn-Zn계 금속 등을 사용할 수 있다.
제1 금속층(22)은 코어(21)의 표면에 직접적으로 형성되는 하지 도금막으로서 이후 형성되는 제2 금속층(23)을 보다 용이하게 형성하기 위해 적용된다. 상기 플라스틱 코어의 표면에 형성되는 제1 금속층(22)은 그 성분은 특별히 한정하지 않으나 금, 은, 니켈, 아연, 주석, 알루미늄, 크롬, 안티몬 등의 금속이 사용될 수 있다. 이들은 단독 또는 2종 이상을 병용하여 사용할 수 있다.
상기 제1 금속층(22)은 일반적으로 널리 알려진 도금방법으로 형성될 수 있다. 본 실시예에서 제1 금속층은 니켈을 이용한 무전해도금 방법을 수행하여 형성될 수 있다.
제2 금속층(23)은 코어에 형성된 제1 금속층(22)의 표면에 직접적으로 형성되는 도전막으로 코어 솔더볼(20)에 전도성을 부여할 목적으로 형성된다. 제2 금속층(23)을 형성하기 위한 성분은 특별히 한정적이지 않으나 금, 은, 구리, 아연, 주석, 알루미늄, 크롬, 안티몬 등이 사용될 수 있다. 이들은 단독 또는 2종 이상을 병용하여 사용할 수도 있다.
상기 제2 금속층은 일반적으로 널리 알려진 도금방법으로 형성될 수 있다. 본 실시예의 제2 금속층(23)은 구리를 이용한 무전해도금 방법 또는 전해도금 방법을 수행하여 형성될 수 있다.
솔더층(25)은 코어에 형성된 제2 금속층(23)의 표면에 형성되는데 Sn-Ag-Cu계 무연솔더 합금을 포함한다.
도 2는 도 1에 도시된 코어 솔더볼을 형성하기 위하여 용융되기 전에 형성되는 구조를 나타내는 단면도이다.
도 2를 참고하면, 본 실시예에서 솔더층(25)을 형성하기 위하여 먼저, Sn-Cu계 무연솔더 합금으로 형성된 제1 솔더층(24a)과 Sn-Ag계 무연솔더 합금으로 형성된 제2 솔더층(24b)을 형성한다. 유체를 이용하여 제1 솔더층(24a) 및 제2 솔더층(24b)을 용융 및 응고시킴으로서 Sn-Ag-Cu계 솔더층(25)으로 변환시킨다. 다른 예로서, 상기 솔더층(25)은 Sn-Ag계 무연솔더 합금으로 형성된 제1 솔더층(24a)과 Sn-Cu계 무연솔더 합금으로 형성된 제2 솔더층(24b)을 형성하고, 이를 유체를 이용하여 용융 및 응고시킴으로서 Sn-Ag-Cu계 솔더층(25)으로 변환시킨다.
구체적으로, 단일 솔더층을 제조하기 위해서는 제1 솔더층 및 제2 솔더층이 형성된 플라스틱 코어 또는 메탈 코어를 오일 타워에 떨어뜨린다. 오일 타워는 상부 온도가 200 내지 260℃로서 이 온도에서는 제1 및 제2 솔더층이 용융된다. 이어서, 제1 및 제2 솔더층이 용융된 플라스틱 코어를 오일타워 아래로 침지시키면 낮은 온도를 갖는 오일 타워의 하부에 이르면서 솔더층이 응고된다. 여기서 침지는 플라스틱 코어의 자체 무게로 인해 자연적으로 수행된다. 오일타워 아래 부분은 상부 온도보다 낮게 설정되는데 165℃ 미만이 되도록 한다. 바람직하게는 하부 온도가 100 내지 165℃의 범위로 설정된다. 상술한 바와 같은 용융 및 응고 과정을 통하여 제1 솔더층과 및 제2 솔더층은 Sn-Ag-Cu계 무연솔더 합금층으로 변환된다.
일 실시예에 의하면, Sn-Ag-Cu계 솔더층(25)은 솔더층 전체의 약 0.5 내지 7.0 중량% 범위의 은(Ag)을 함유하고, 약 0.1 내지 3.0 중량% 범위의 구리(Cu)를 함유한다. Sn-Ag-Cu계 솔더층(25)에 소량의 은이 포함되면 솔더로서 양호한 효과를 얻을 수 있다. Sn-Ag-Cu계 솔더층(25)에 포함된 은의 함량이 약 0.5 중량% 미만이거나, 약 7 중량%를 초과할 경우에는 용융점이 230℃ 이상이 되어 솔더링시 상승된 온도 조건을 요구하여 사실상 솔더로서의 가치가 없어질 수 있다. 따라서 Sn-Ag-Cu계 솔더층(25)은 약 0.5 내지 7.0 중량% 범위의 은을 포함하는 Sn-Ag계 무연솔더 합금을 포함하는 것이 바람직하다.
한편, Sn-Ag-Cu계 솔더층(25)에 소량의 구리가 포함되면 솔더로서 양호한 효과를 얻을 수 있다. Sn-Ag-Cu계 솔더층(25)에 포함되는 구리의 함량이 약 0.1 중량% 미만이거나 약 3.0 중량%를 초과할 경우에는 공정 조성에서 많이 벗어남으로 인한 용융점 상승이 발생되며, 또한 Cu 함량이 증가되면서 접합부에 과도한 Sn-Cu의 금속간화합물 발생으로 인해 강도가 취약해질 수 있다. 따라서 상기 Sn-Ag-Cu계 솔더층(25)은 약 0.1 내지 3.0 중량% 범위의 구리를 포함하는 것이 바람직하다.
상술한 구성 및 방법으로 형성된 메탈 또는 플라스틱 코어 솔더볼(25)은 금속층과 솔더층의 접합계면에서 금속간화합물의 생성이 억제되어 열적 스트레스에 의한 균열 또는 단락의 발생이 최소화될 수 있다.
전자 부품의 제조
도 3은 본 발명의 일 실시예에 따른 코어 솔더볼이 적용되는 전자부품을 나타내는 개략도이다.
도 3을 참조하면, 본 실시예의 코어 솔더볼이 적용된 전자부품(60)은 전극이 형성되는 랜딩 패드(54)를 갖는 기판(58) 및 랜딩 패드(54) 상에 플라스틱 코어 솔더볼로 형성된 전극(52)을 포함한다.
일 예로서, 전자부품(60)은 인쇄회로 기판, IC 칩 및 반도체 칩을 포함할 수 있다. 랜딩 패드 상에는 플럭스(flux)가 적용될 수 있다. 예를 들면, 상기 전극(52)을 형성하기 위한 코어 솔더볼은 도 1에 도시된 바와 같이 코어, 상기 코어의 표면에 도금된 제1 금속층, 상기 제1 금속층 상에 도금되며 제1 금속층과 다른 종류의 금속을 포함하는 제2 금속층 및 상기 제2 금속층 표면에 코팅되며 Sn-Ag-Cu계 무연솔더 합금으로 이루어진 솔더층을 포함할 수 있다. 본 실시예에서는 코어 솔더볼은 플라스틱 코어 솔더볼을 사용하는 것이 바람직하다.
이하 구체적인 실시예, 비교예 및 평가를 통해 본 발명의 효과를 설명하기로 한다. 그러나 하기의 실시예에 의해 본 발명의 범위가 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능한 것은 물론이다.
실시예 1
스타이렌과 디비닐벤젠을 중합시킨 플라스틱 코어에 일반적인 전처리 방법 및 무전해 도금 공정을 수행하여 약 1㎛의 두께를 갖는 니켈 도금층을 제1 금속층으로서 형성하였다. 바렐 전해도금 공정을 수행하여 니켈 도금층이 형성된 플라스틱 코어에 약 10㎛ 두께를 갖는 구리 도금층을 제2 금속층으로서 형성하였다. 이어서, 바렐 전해도금 공정을 수행하여 구리 도금층이 형성된 플라스틱 코어에 약 12㎛의 두께를 갖고, Sn-3.5Ag의 조성을 갖는 제1 솔더층을 형성하였다. 이후 바렐 전해도금 공정을 수행하여 제1 솔더층이 형성된 플라스틱 코어에 약 12㎛의 두께를 갖고 Sn-0.7Cu의 조성을 갖는 제2 솔더층을 형성하였다. 이후, 제1 및 제2 솔더층이 형성된 코어를 상부의 온도가 240℃이고 하부의 온도가 150℃인 오일 타워(tower)속에 떨어 뜨려 제1 및 제2 솔더층을 용융시킨 후, 무게에 의해 침전되면서 녹는점 아래의 온도로 설정된 오일 타워 하부에서 용융된 제1 및 제2 솔더층을 응고시켰다. 응고된 단일의 솔더층이 형성된 플라스틱 코어 솔더볼을 제조하였다.
실시예 2
실시예 1과 동일한 방법을 수행하여 플라스틱 코어 솔더볼을 제조하되, 제1 솔더층을 Sn-0.7Cu의 조성을 갖도록 형성하였으며, 제2 솔더층을 Sn-3.5Ag의 조성을 갖도록 형성하였다. 응고된 단일의 솔더층이 형성된 플라스틱 코어 솔더볼을 제조하였다.
비교예
스타이렌과 디비닐벤젠을 중합시킨 플라스틱 코어에 일반적인 전처리 방법 및 무전해 도금 공정을 수행하여 약 1㎛의 두께를 갖는 구리 도금층을 제1 금속층으로서 형성하였다. 이후, 바렐 전해도금 공정을 수행하여 구리 도금층이 형성된 플라스틱 코어에 약 30㎛의 두께를 갖고 Sn-3.5Ag 조성을 갖는 솔더층을 형성함으로서 플라스틱 코어 솔더볼을 제조하였다.
플라스틱 코어 솔더볼 평가
실시예 1, 2 및 비교예에서 각각 제조된 플라스틱 코어 솔더볼 100개를 전자부품의 전극의 형성하여 리플로우 시켰다. 이후 125℃에서 24hr간 방치하고 상대습도 85%, 85℃ 온도하에서 각각 100hr, 200hr, 500hr 동안 방치한 후 단락 여부를 평가하였다. 또한, 열충격 시험으로 -65℃와 150℃온도 조건을 1,000회 반복한 후 단락여부를 측정하였다. 그 결과가 표 1에 개시되어 있다.
[표 1] 솔더볼로 형성된 전극의 단락된 수
Figure 112010001326906-pat00001
표 1에 개시된 결과에서 알 수 있듯이 본 실시예 1 및 2의 방법에 따라 제조된 플라스틱 코어 솔더볼은 100hr, 200hr, 500hr이 경과된 후에도 단락이 발생되지 않음이 확인되었다. 또한, 열 충격 시험에서도 단락이 발생되지 않음이 확인되었다. 즉, 본 실시예의 플라스틱 코어 솔더볼은 외부 스트레스에 대하여 우수한 내성을 가짐을 알 수 있다.
본 발명에 따른 구성 및 방법으로 제조된 플라스틱 코어 솔더볼은 금속층과 솔더층 사이에서 금속간화합물이 생성되지 않아 장시간 사용시 단락이 발생되지 않으면서 열적 스트레스에 대하여 안전하다는 특성을 갖는다. 따라서 상술한 방법을 통해 형성된 플라스틱 코어 솔더볼은 전자부품, 반도체 패키지 및 전자제품의 제조에 적용되어 접합 불량이 발생되는 것을 최대한으로 방지할 수 있다.
20 : 솔더볼 21 : 코어
22 : 제1 금속층 23 : 제2 금속층
24a : 제1 솔더층 24b : 제2 솔더층
25 : 솔더층 52 : 전극
54 : 랜딩 패드 58 : 기판
60 : 전자 부품

Claims (6)

  1. 메탈 또는 플라스틱 코어;
    상기 코어의 표면에 형성된 제1 금속층;
    상기 제1 금속층 표면에 형성되며 상기 제1 금속층과 다른 종류의 금속을 포함하는 제2 금속층; 및
    상기 제2 금속층 표면에 형성되며 Sn-Cu 또는 Sn-Ag를 함유하는 제1 솔더층과, 상기 제1 솔더층과 다른 종류의 Sn-Ag 또는 Sn-Cu를 함유하는 제2 솔더층이 용융됨으로 인해 합금화된 Sn-Ag-Cu계 솔더층을 포함하는 코어 솔더볼.
  2. 제1항에 있어서, 상기 제1 금속층은 니켈을 포함하고, 상기 제2 금속층은 구리를 포함하는 것을 특징으로 하는 코어 솔더볼.
  3. 제1항에 있어서, 상기 Sn-Ag-Cu계 솔더층은 솔더층 전체의 0.5 내지 7.0 중량%의 은(Ag)을 함유하고 0.1 내지 3.0 중량%의 구리(Cu)를 함유하는 것을 특징으로 하는 코어 솔더볼.
  4. 메탈 또는 플라스틱 코어의 표면에 제1 금속층을 형성하는 단계;
    상기 제1 금속층 상에 형성되며 상기 제1 금속층과 다른 종류의 금속을 포함하는 제2 금속층을 형성하는 단계;
    상기 제2 금속층 상에 Sn-Cu 또는 Sn-Ag를 함유하는 제1 솔더층을 형성하는 단계;
    상기 제1 솔더층 상에 Sn-Ag 또는 Sn-Cu를 함유하면서 상기 제1 솔더층과 서로 다른 합금으로 이루어진 제2 솔더층을 형성하는 단계; 및
    상기 제1 및 제2 솔더층을 용융시켜 Sn-Ag-Cu계 무연솔더 합금으로 이루어진 솔더층으로 형성하는 단계를 포함하는 코어 솔더볼 제조방법.
  5. 제4항에 있어서, 상기 제1 및 제2 솔더층을 용융시켜 Sn-Ag-Cu계 무연솔더 합금으로 이루어진 솔더층은
    상기 제1 및 제2 솔더층이 형성된 코어를 상부 온도가 200 내지 260℃인 오일 타워에 떨어 뜨려 상기 제1 및 제2 솔더층를 용융시키는 단계; 및
    용융된 상기 제1 및 제2 솔더층을 하부 온도가 100 내지 165℃인 오일 타워 아래로 침전시켜 응고시킴으로서 상기 Sn-Ag-Cu계 무연솔더 합금으로 형성하는 것은 특징으로 하는 코어 솔더볼 제조방법.
  6. 전극이 형성되는 랜딩 패드를 갖는 기판; 및
    상기 랜딩 패드 상에 코어 솔더볼로 형성된 전극을 포함하되,
    상기 코어 솔더볼은
    메탈 또는 플라스틱 코어; 상기 코어의 표면에 형성된 제1 금속층; 상기 제1 금속층 표면에 형성되며 상기 제1 금속층과 다른 종류의 금속을 포함하는 제2 금속층; 및 Sn-Cu 또는 Sn-Ag를 함유하는 제1 솔더층과, 상기 제1 솔더층과 다른 종류의 Sn-Ag 또는 Sn-Cu를 함유하는 제2 솔더층이 용융됨으로 인해 합금화되어 상기 제2 금속층 표면에 형성된 Sn-Ag-Cu계 솔더층을 포함하는 것임을 특징으로 하는 전자부품.
KR1020100001821A 2010-01-08 2010-01-08 코어 솔더볼, 코어 솔더볼 제조방법 및 이를 포함하는 전자부품 KR101085525B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100001821A KR101085525B1 (ko) 2010-01-08 2010-01-08 코어 솔더볼, 코어 솔더볼 제조방법 및 이를 포함하는 전자부품

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100001821A KR101085525B1 (ko) 2010-01-08 2010-01-08 코어 솔더볼, 코어 솔더볼 제조방법 및 이를 포함하는 전자부품

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020090078535A Division KR100955705B1 (ko) 2009-08-25 2009-08-25 코어 솔더볼, 코어 솔더볼 제조방법 및 이를 포함하는 전자부품

Publications (2)

Publication Number Publication Date
KR20110021618A KR20110021618A (ko) 2011-03-04
KR101085525B1 true KR101085525B1 (ko) 2011-11-23

Family

ID=43930478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100001821A KR101085525B1 (ko) 2010-01-08 2010-01-08 코어 솔더볼, 코어 솔더볼 제조방법 및 이를 포함하는 전자부품

Country Status (1)

Country Link
KR (1) KR101085525B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160080014A (ko) 2014-12-29 2016-07-07 서울과학기술대학교 산학협력단 Bi-코팅된 무연 솔더 볼 및 이의 제조방법
KR101979896B1 (ko) 2018-07-20 2019-05-17 주식회사 엠시스 비금속 코어 솔더볼, 그 제조방법 및 이를 포함하는 전자 패키지
US10950586B2 (en) 2016-02-01 2021-03-16 Samsung Electronics Co., Ltd. Semiconductor devices having upper and lower solder portions and methods of fabricating the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101627315B1 (ko) * 2014-04-23 2016-06-03 덕산하이메탈(주) 주석 필터링 방법, 이를 이용한 합금 제조방법 및 솔더볼 제조방법
KR20160126839A (ko) * 2015-04-23 2016-11-02 엠케이전자 주식회사 리버스 리플로우용 심재, 반도체 패키지 및 반도체 패키지의 제조 방법
KR20170125557A (ko) * 2016-05-04 2017-11-15 덕산하이메탈(주) 솔더볼, 이의 제조방법 및 이를 이용한 전자부품
KR101877931B1 (ko) * 2016-12-06 2018-07-12 주식회사 테토스 솔더 입자의 제조 방법
KR102392856B1 (ko) * 2020-05-29 2022-05-02 엠케이전자 주식회사 핀 그리드 어레이 방식의 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005630A (ja) 2003-06-16 2005-01-06 Sharp Corp 導電性ボールおよびそれを用いた電子部品の外部電極形成方法
JP2007075856A (ja) 2005-09-14 2007-03-29 Nippon Steel Materials Co Ltd Ｃｕコアボール

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005630A (ja) 2003-06-16 2005-01-06 Sharp Corp 導電性ボールおよびそれを用いた電子部品の外部電極形成方法
JP2007075856A (ja) 2005-09-14 2007-03-29 Nippon Steel Materials Co Ltd Ｃｕコアボール

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160080014A (ko) 2014-12-29 2016-07-07 서울과학기술대학교 산학협력단 Bi-코팅된 무연 솔더 볼 및 이의 제조방법
US10950586B2 (en) 2016-02-01 2021-03-16 Samsung Electronics Co., Ltd. Semiconductor devices having upper and lower solder portions and methods of fabricating the same
KR101979896B1 (ko) 2018-07-20 2019-05-17 주식회사 엠시스 비금속 코어 솔더볼, 그 제조방법 및 이를 포함하는 전자 패키지

Also Published As

Publication number Publication date
KR20110021618A (ko) 2011-03-04

Similar Documents

Publication Publication Date Title
KR101085525B1 (ko) 코어 솔더볼, 코어 솔더볼 제조방법 및 이를 포함하는 전자부품
EP3062956B1 (en) Lead-free, silver-free solder alloys
US9700963B2 (en) Lead-free solder ball
US20190088611A1 (en) "Lead-Free Solder Ball"
KR101049520B1 (ko) 코어 솔더볼, 코어 솔더볼의 제조방법 및 이를 이용한 전자부품
KR100718169B1 (ko) 니켈 표면 처리된 전자부품과 무전해 니켈 표면 처리된전자부품의 접합방법
US8673762B2 (en) Solder, soldering method, and semiconductor device
KR20170005511A (ko) Ｂｉ-Ｓｎ계 고온 땜납 합금으로 이루어진 고온 땜납 이음
Chen et al. Mechanical shock and drop reliability evaluation of the BGA solder joint stack-ups formed by reflow soldering SAC solder balls BGAs with BiSnAg and resin reinforced BiSn-based solder pastes
EP2926940A1 (en) Layered solder material for bonding dissimilar electrodes, and method for bonding dissimilar electrodes to electronic components
Pandher et al. Effect of Silver in common lead-free alloys
KR100955705B1 (ko) 코어 솔더볼, 코어 솔더볼 제조방법 및 이를 포함하는 전자부품
US20160133595A1 (en) Electrical apparatus and method for manufacturing the same
KR100922891B1 (ko) 황이 함유된 전해도금 구리로 표면처리된 전자부품과 솔더의 접합시에 발생하는 커켄달 간극의 억제방법 및 이에 의해 제조된 전자패키지
CN104599976B (zh) 无铅焊料合金及其制备方法和应用
Pan et al. Backward and Forward Compatibility
JP2011198777A (ja) はんだ接合方法及びはんだ継手
KR101281949B1 (ko) 기계적 특성의 향상을 위한 ｅｎｅｐｉｇ 표면 처리에서의 최적의 팔라듐 함유량
CN108581267A (zh) 一种电子封装用无铅焊料球及其制备方法和应用

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140915

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150914

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160912

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170907

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180921

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191029

Year of fee payment: 9