KR20170102746A - 쇼트키 다이오드 및 이의 제조 방법 - Google Patents

쇼트키 다이오드 및 이의 제조 방법 Download PDF

Info

Publication number
KR20170102746A
KR20170102746A KR1020160025264A KR20160025264A KR20170102746A KR 20170102746 A KR20170102746 A KR 20170102746A KR 1020160025264 A KR1020160025264 A KR 1020160025264A KR 20160025264 A KR20160025264 A KR 20160025264A KR 20170102746 A KR20170102746 A KR 20170102746A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
intermediate layer
layer
semiconductor
anode
Prior art date
Application number
KR1020160025264A
Other languages
English (en)
Other versions
KR102266960B1 (ko
Inventor
박정우
박경현
고현성
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020160025264A priority Critical patent/KR102266960B1/ko
Priority to US15/341,448 priority patent/US9941418B2/en
Publication of KR20170102746A publication Critical patent/KR20170102746A/ko
Application granted granted Critical
Publication of KR102266960B1 publication Critical patent/KR102266960B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/20—Organic diodes
    • H10K10/23—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

쇼트키 다이오드는, 제1 반도체층, 상기 제1 반도체층 상에 제공된 중간층, 상기 중간층 상에 제공된 제2 반도체층, 상기 제2 반도체층 상에 제공된 애노드, 및 상기 제1 반도체층 상에 제공된 캐소드를 포함한다. 단면 상에서 볼 때, 상기 제2 반도체층의 폭은 상기 중간층의 폭보다 크다.

Description

쇼트키 다이오드 및 이의 제조 방법{SCHOTTKY DIODE AND MANUFACTURING METHOD OF THE SAME}
본 발명은 쇼트키 다이오드 및 이의 제조 방법에 관한 것으로, 상세하게는 오믹 접촉 저항 감소 구조가 채용된 쇼트키 다이오드 및 이의 제조 방법에 관한 것이다.
쇼트키 다이오드는 금속과 반도체의 접촉면에 생기는 쇼트키 장벽의 정류 작용을 이용한 다이오드로서, 다양한 소자에 채용된다.
쇼트키 다이오드에 흐르는 전류는 가해지는 전압의 지수함수로 나타내며, 반도체 p-n접합 다이오드와 유사한 특성을 나타낸다. 쇼트키 다이오드는 쇼트키 장벽 내에서 전류 제어 작용이 행해지기 때문에 고속 동작에 적합하며, 마이크로파 수신 혼합기, 고속 논리용 다이오드 등에 사용된다.
기존의 쇼트키 다이오드는, 반도체와 쇼트키 접합을 이루는 금속과 캐소드 금속이 분리되어 증착되었다. 그렇기 때문에, 두 금속 사이에 거리가 생기고, 이로 인해, 시리즈저항을 줄이는 데에 한계가 있었다.
시리즈 저항이 감소된 쇼트키 다이오드를 제공하는 것을 목적으로 한다.
또한, 상기 쇼트키 다이오드를 제조하는 방법을 제공하는 것을 다른 목적으로 한다.
본 발명의 일 실시예에 따른 쇼트키 다이오드는, 제1 반도체층, 상기 제1 반도체층 상에 제공된 중간층, 상기 중간층 상에 제공된 제2 반도체층, 상기 제2 반도체층 상에 제공된 애노드, 및 상기 제1 반도체층 상에 제공된 캐소드를 포함한다. 단면 상에서 볼 때, 상기 제2 반도체층의 폭은 상기 중간층의 폭보다 크다.
본 발명의 일 실시예에 있어서, 상기 캐소드는 상기 중간층을 사이에 두고 제1 거리로 서로 이격되며, 상기 제2 반도체층의 폭은 상기 제1 거리와 동일할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 반도체층과 상기 중간층은 각각 불순물로 도핑된 반도체 물질을 포함할 수 있다. 여기서, 상기 제1 반도체층의 불순물 농도는 상기 중간층으로 가까워질수록 커질 수 있으며. 상기 제2 반도체층의 불순물 농도는 상기 제1 반도체층의 불순물 농도 및 상기 중간층의 불순물 농도보다 낮을 수 있다.
본 발명의 일 실시예에 있어서, 제2 반도체층은 InGaAs 또는 GaAs 중 적어도 하나를 포함할 수 있으며, 상기 중간층은 InP, InGaAsP, InAlAs, 또는 AlGaAs 중 적어도 하나를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 중간층과 상기 제2 반도체층은 서로 다른 식각률을 갖는 재료를 포함할 수 있다.
상기한 쇼트키 다이오드는 다양한 소자에 채용될 수 있으며, 본 발명의 일 실시예에 있어서 상기 쇼트키 다이오드는 전자기파 감지기에 채용될 수 있다. 이 경우, 상기 전자기파 감지기는 상기 쇼트키 다이오드에 연결된 안테나를 더 포함할 수 있다.
상기한 쇼트키 다이오드는, 기판 상에 제1 반도체층, 중간층, 제2 반도체층을 순차적으로 형성하고, 상기 중간층과 제2 반도체층을 식각하여 상기 중간층에 언더컷을 형성하고, 상기 제1 반도체층 및 제2 반도체층 상에 각각 캐소드와 애노드를 형성함으로써 제조될 수 있다.
본 발명의 일 실시예에 있어서, 상기 중간층과 상기 제2 반도체층은 서로 다른 식각률을 갖는 재료를 포함할 수 있으며, 상기 중간층과 상기 제2 반도체층은 건식 식각, 습식 식각, 또는 상기 건식 식각과 상기 습식 시각의 조합에 의해 선택적으로 식각될 수 있다.
본 발명의 일 실시예에 있어서, 상기 캐소드와 상기 애노드는 단일 공정으로 형성될 수 있다. 상기 캐소드와 상기 애노드는 상기 제1 반도체층과 상기 제2 반도체층 상에 금속을 증착하여 형성되며, 상기 언더컷에 의해 서로 이격될 수 있다. 또한, 단면 상에서 볼 때 상기 제2 반도체층의 폭은 상기 중간층의 폭보다 작을 수 있다.
본 발명의 일 실시예에 있어서, 상기 중간층은 불순물이 포함된 반도체 물질로 형성될 수 있으며, 상기 불순물은 n형 불순물일 수 있다.
본 발명의 일 실시예에 있어서, 제2 반도체층은 InGaAs 또는 GaAs 중 적어도 하나를 포함할 수 있으며, 상기 중간층은 InP, InGaAsP, InAlAs, 또는 AlGaAs 중 적어도 하나를 포함할 수 있다.
본 발명의 일 실시예에 따른 쇼트키 다이오드는 시리즈 저항이 작으며, 전자기파 감지기로 제작할 시 속도 증대에 효과가 있다.
본 발명의 일 실시예에 따른 쇼트키 다이오드는, 캐소드와 애노드를 단일 공정에서 형성할 수 있으며, 이에 따라 제조 공정이 단순해지고 소요 시간과 소요 비용이 감소한다.
도 1은 본 발명의 일 실시예에 따른 쇼트키 다이오드를 도시한 단면도이다.
도 2a 내지 도 2g는 본 발명의 일 실시예에 따른 쇼트키 다이오드를 제조하는 방법을 순차적으로 나타낸 단면도이다.
도 3은 본 발명의 일 실시예에 따른 쇼트키 다이오드에 있어서, 각 영역의 불순물 도핑 농도를 개념적으로 도시한 그래프이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 상기 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 쇼트키 다이오드를 도시한 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 쇼트키 다이오드는 기판(SUB), 상기 기판(SUB) 상에 제공된 제1 반도체층(SM1), 상기 제1 반도체층(SM1) 상에 제공된 중간층(IL), 상기 중간층(IL) 상에 제공된 제2 반도체층(SM2), 상기 제2 반도체층(SM2) 상에 제공된 절연막(INS), 상기 제2 반도체층(SM2)과 접촉하는 애노드(AD), 및 상기 제1 반도체층(SM1) 상에 제공된 캐소드(CD)를 포함한다.
상기 기판(SUB)은 실리콘, 실리콘 카바이드(SiC), 사파이어, 다이아몬드 등을 포함할 수 있다. 그러나, 상기 기판(SUB) 의 재료는 이에 한정되지 않으며, GaN, InP 등을 포함할 수도 있다.
상기 제1 반도체층(SM1)은 상기 기판(SUB) 상에 제공된다.
상기 제1 반도체층(SM1)은 불순물로 도핑된 반도체 물질을 포함하며, 캐소드층에 해당한다.
상기 제1 반도체층(SM1)에 포함된 반도체 물질은 InGaAs 또는 GaAs 중 적어도 하나일 수 있다. 그러나 상기 제1 반도체층(SM1)에 포함된 반도체 물질은 이에 한정되는 것은 아니며, 예를 들어, GaN를 포함할 수 있다. 상기 제1 반도체층(SM1)에 포함된 반도체 물질에 도핑되는 상기 불순물은 n형 불순물일 수 있다.
도시하지는 않았으나 상기 제1 반도체층(SM1)과 상기 기판(SUB) 사이에는 버퍼층(미도시)이 추가될 수 있다. 상기 버퍼층은 상기 제1 반도체층(SM1)과 상기 기판(SUB) 사이의 격자 정수를 맞추기 위한 것일 수 있다.
상기 제1 반도체층(SM1) 상에는 상기 중간층(IL)이 소정의 폭을 갖도록 제공된다. 상기 중간층(IL)은 쇼트키 다이오드를 제조할 때 언더컷을 형성함과 동시에 제1 반도체층(SM1) 상에 충분한 양의 불순물을 제공하기 위한 것이다.
상기 중간층(IL)은 불순물로 도핑된 반도체 물질을 포함한다. 상기 중간층(IL)에 포함되는 반도체 물질은 상기 제1 반도체층에 포함된 물질과 서로 다른 것이 사용된다. 예를 들어, 상기 중간층(IL)에 포함되는 반도체 물질은 InP, InGaAsP, InAlAs, 또는 AlGaAs 중 적어도 하나를 포함할 수 있다. 그러나 상기 중간층(IL)에 포함되는 반도체 물질은 이에 한정되는 것은 아니며, GaN, Si, Ge, SiGe, AlGaN, InGaN, GaAs 등이 사용될 수 있다.
상기 불순물은 n형 불순물일 수 있으며, 상기 제1 반도체층(SM1)에 사용된 불순물과 동일한 불순물일 수 있다.
상기 중간층(IL) 상에는 상기 제2 반도체층(SM2)이 제공된다. 상기 제2 반도체층(SM2)은 상기 제1 반도체층(SM1)과 상기 중간층(IL)을 사이에 두고 이격된다.
상기 제2 반도체층(SM2)은 애노드층에 해당한다.
상기 제2 반도체층(SM2)은 도핑되거나 도핑되지 않은 반도체 물질을 포함한다. 상기 제2 반도체층(SM2)이 도핑되는 경우, 불순물의 농도는 제1 반도체층(SM1)보다 현저히 낮다.
상기 제2 반도체층(SM2)에 포함된 반도체 물질은 InGaAs 또는 GaAs 중 적어도 하나일 수 있다. 그러나 상기 제1 반도체층(SM1)에 포함된 반도체 물질은 이에 한정되는 것은 아니며, 예를 들어, GaN를 포함할 수 있다. 본 발명의 일 실시예에 있어서, 상기 제2 반도체층(SM2)에 포함된 물질은 상기 제1 반도체층(SM1)에 포함된 물질과 동일할 수 있다. 본 발명의 일 실시예에 있어서, 상기 제1 및/또는 제2 반도체층(SM1, SM2)은 InGaAs로 이루어질 수 있으며, 상기 중간층(IL)은 InP, InGaAsP, 또는 InAlAs로 이루어질 수 있다. 본 발명의 다른 실시예에 있어서, 상기 제1 및/또는 제2 반도체층(SM1, SM2)은 GaAs로 이루어질 수 있으며, 상기 중간층(IL)은 AlGaAs로 이루어질 수 있다.
상기 제2 반도체층(SM2)은 단면 상에서 볼 때, 상기 중간층(IL)보다 큰 폭을 갖는다. 상기 제2 반도체층(SM2)의 폭을 제1 폭(W1) 이라고 하고, 상기 중간층(IL)의 폭을 제2 폭(W2)이라고 하면, 상기 제1 폭(W1)은 상기 제2 폭(W2)보다 크다. 상기 제1 폭(W1)과 상기 제2 폭(W2)의 차이는 제조 방법에서의 언더컷 형성에 의한 것이며, 이에 대해서는 후술한다.
상기 제2 반도체층(SM2) 상에는 절연막(INS)이 제공될 수 있다. 상기 절연막(INS)은 후술할 애노드(AD)가 상기 제2 반도체층(SM2)과 접촉할 수 있도록 하는 개구를 갖는다. 다시 말해, 상기 절연막(INS)은 상기 제2 반도체층(SM2) 상면의 일부에 형성될 수 있으며, 예를 들어, 도시하지는 않았으나 상기 제2 반도체층(SM2)의 가장자리를 따라 형성될 수 있다.
상기 절연막(INS)은 무기 절연 물질이나 유기 절연 물질로 이루어질 수 있으나, 이에 이에 한정되는 것은 아니다. 본 발명의 일 실시예에 있어서, 상기 무기 절연 물질은 SiNx, SiONx, SiOx, AlN, 또는 Al2O3 중 적어도 하나를 포함할 수 있다. 상기 유기 단일 물질은 폴리이미드, 벤조사이클로부탄 등을 포함할 수 있다.
상기 제2 반도체층(SM2) 상에는 애노드(AD)가 제공된다. 상기 애노드(AD)는 상기 절연막(INS)의 개구를 통해 상기 제2 반도체층(SM2)과 접촉하며, 상기 애노드(AD)와 상기 제2 반도체층(SM2)은 쇼트키 접합을 이룬다.
상기 애노드(AD)는 상기 제2 반도체층(SM2)과 동일한 폭으로 형성된다. 평면상에서 볼 때 상기 애노드(AD)는 상기 제2 반도체층(SM2)과 동일 형상 및 동일 크기로 형성된다.
상기 애노드(AD)는 도전성 물질을 포함한다. 상기 도전성 물질은 다양한 금속 및 이들의 합금 등을 포함할 수 있다. 본 발명의 일 실시예에 있어서, 상기 금속으로는 구리, 은, 금, 백금, 팔라듐, 니켈, 주석, 알루미늄, 코발트, 로듐, 이리듐, 철, 루테늄, 오스뮴, 망간, 몰리브덴, 텅스텐, 니오브, 탄탈, 티탄, 비스머스, 안티몬, 납 등을 들 수 있으며, 상기 금속의 적어도 둘 이상의 합금이 사용될 수 있다. 상기 애노드(AD)는 또한 단일층으로 제공될 수 있으나, 이에 한정되는 것은 아니며, 다중층으로 제공될 수 있다. 예를 들어, 상기 애노드(AD)는 Ti/Al/Au 또는 Ti/Al/Ni/Au 또는 다른 층들의 조합으로 이루어질 수 있다.
단면 상에서 볼 때 상기 애노드(AD)의 양측의 제1 반도체층(SM1) 상에는 캐소드(CD)가 제공된다. 상세하게는 상기 중간층(IL), 상기 제2 반도체층(SM2), 및 상기 애노드(AD)로 이루어진 스택 구조의 양측에 캐소드(CD)가 제공된다. 상기 캐소드(CD)는 제1 거리(D1)로 서로 이격된다. 상기 제1 거리(D1)는 상기 제2 반도체층(SM2) 및 상기 애노드(AD)의 폭, 즉, 제1 폭(W1)과 동일한 값을 갖는다. 상기 캐소드(CD)가 서로 이격된 부분에는 상기 중간층(IL)이 배치되며, 상기 중간층(IL) 또한 상기 캐소드(CD)와 소정 거리로 서로 이격된다. 상기 중간층(IL)과 상기 캐소드(CD)의 이격거리는 상기 제1 거리(D1)와 제2 폭(W2)의 차이에 따라 달라질 수 있으며, 상기 제2 폭(W2)이 제1 거리(D1)보다 작기 때문에 상기 중간층(IL)과 상기 캐소드(CD)의 이격이 용이하게 이루어질 수 있다. 본 발명의 일 실시예에 있어서, 평면 상에서 볼 때 상기 애노드(AD)의 가장자리와 상기 캐소드(CD)의 가장자리의 적어도 일부는 실질적으로 일치할 수 있다.
상기한 구조를 갖는 쇼트키 다이오드는 애노드(AD)와 캐소드(CD)가 서로 분리되면서도 그 거리가 매우 가까우며, 이에 따라 애노드(AD)와 캐소드(CD) 사이의 반도체 저항이 감소한다. 상기 반도체 저항이 감소하면 애노드(AD)와 캐소드(CD) 사이의 시리즈 저항이 감소함과 동시에 쇼트키 다이오드의 특성이 향상된다.
상기한 구조의 쇼트키 다이오드는 기판(SUB) 상에 제1 반도체층(SM1), 중간층(IL), 제2 반도체층(SM2)을 순차적으로 형성하고, 상기 중간층(IL)과 제2 반도체층(SM2)을 식각하여 상기 중간층(IL)에 언더컷을 형성하고, 상기 제1 반도체층(SM1) 및 제2 반도체층(SM2) 상에 각각 캐소드(CD)와 애노드(AD)를 형성함으로써 제조될 수 있다.
이하, 본 발명의 일 실시예에 따른 쇼트키 다이오드의 제조 방법에 대해 도면을 참조하여 설명한다.
도 2a 내지 도 2g는 본 발명의 일 실시예에 따른 쇼트키 다이오드를 제조하는 방법을 순차적으로 나타낸 단면도이다.
도 2a를 참조하면, 기판(SUB) 상에 제1 반도체층(SM1)과 중간층(IL)이 순차적으로 적층된다.
상기 제1 반도체층(SM1)은 상기 기판(SUB) 상에 상기 제1 반도체층(SM1)을 이루는 물질을 이용하여 다양한 방법으로 형성될 수 있다.
상기 제1 반도체층(SM1)을 이루는 물질은 불순물을 포함하는 반도체 물질, 예를 들어, InGaAs 또는 GaAs 중 적어도 하나일 수 있다. 그러나 상기 제1 반도체층(SM1)을 이루는 물질은 이에 한정되는 것은 아니다. 상기 제1 반도체층(SM1)에 포함된 반도체 물질에 도핑되는 상기 불순물은 n형 불순물일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 반도체층(SM1)은 금속 유기 화학 기상 증착(metal organic chemical vapor deposition; MOCVD)를 이용하여 상기 기판(SUB) 상에 제1 반도체층(SM1)을 에피택셜 성장시킬 수 있으나, 이에 한정되는 것은 아니다.
상기 중간층(IL)은 상기 제1 반도체층(SM1)과 서로 다른 물질을 이용하여 상기 제1 반도체층(SM1) 상에 형성된다. 상기 중간층(IL)은 다양한 방법으로 형성될 수 있다. 본 발명의 일 실시예에 있어서, 상기 중간층(IL)은 MOCVD를 이용하여 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 중간층(IL)은 불순물로 도핑되며, 상기 불순물은 n형 불순물일 수 있다. 상기 중간층(IL)에 사용되는 반도체 물질은 상기 제1 반도체층(SM1)에 사용되는 반도체 물질보다 더 높은 농도의 불순물로 도핑될 수 있는 것 중에서 선택될 수 있다. 상기 중간층(IL)이 상기 제1 반도체층(SM1) 상에 적층되는 경우, 상기 중간층(IL)으로부터 상기 제1 반도체 방향으로 상기 중간층(IL) 내의 불순물이 확산된다. 이에 따라, 상기 제1 반도체층(SM1) 내의 불순물 농도는 최초로 형성되었을 때보다 더 높은 농도로 변경된다.
또한, 상기 중간층(IL)은 상기 제2 반도체층(SM2)과 식각률이 서로 다른 물질 중에서 선택될 수 있다. 상기 중간층(IL)의 식각률은 상기 제2 반도체층(SM2)의 식각률보다 더 높은 것으로 선택될 수 있다.
상기 불순물의 확산은 상기 중간층(IL)의 형성 과정이 높은 온도를 수반하는 경우 더 활발하게 이루어질 수 있다. 본 발명의 일 실시예에 있어서, 상기 제1 반도체층(SM1)과 상기 중간층(IL)은 MOCVD로 이루어질 수 있으며, 상기 MOCVD는 약 600도 이상의 고온에서 수행될 수 있으므로 상기 불순물을 용이하게 제1 반도체층(SM1) 내로 확산시킬 수 있다.
본 발명의 일 실시예에 있어서, 만약 상기 중간층(IL) 내의 불순물이 제1 반도체층(SM1) 내로 충분히 확산되지 않은 경우, 추가적인 열처리가 제공될 수 있다.
상기 중간층(IL)은 상기 제1 반도체층(SM1)과 다른 반도체 물질, 예를 들어, InP, InGaAsP, InAlAs, 또는 AlGaAs 중 적어도 하나를 포함할 수 있다. 그러나 상기 중간층(IL)에 포함되는 반도체 물질은 이에 한정되는 것은 아니며, GaN, Si, Ge, SiGe, AlGaN, InGaN, GaAs 등이 사용될 수 있다.
도 2b를 참조하면, 상기 중간층(IL) 상에 제2 반도체층(SM2)이 형성된다. 상기 제2 반도체층(SM2)은 상기 중간층(IL)과 서로 다른 물질을 이용하여 상기 중간층(IL) 상에 형성된다. 상기 제2 반도체층(SM2)을 이루는 물질은 상기 제1 반도체층(SM1)을 이루는 물질과 실질적으로 동일할 수 있다. 본 발명의 일 실시예에 있어서, 상기 제2 반도체층(SM2)은 도핑되거나 도핑되지 않을 수 있으며, 불순물로 도핑되는 경우 상기 불순물의 농도는 제1 반도체층(SM1)의 불순물 농도보다 현저히 낮을 수 있다.
상기 제2 반도체층(SM2)은 다양한 방법으로 형성될 수 있다. 본 발명의 일 실시예에 있어서, 상기 제2 반도체층(SM2)은 MOCVD를 이용하여 형성될 수 있으나, 이에 한정되는 것은 아니다. 상기 제2 반도체층(SM2)의 형성시에도, 상기 중간층(IL)으로부터 상기 제1 반도체층(SM1)으로의 불순물 확산이 일어나며, 상기 제1 반도체층(SM1)의 불순물 농도가 증가한다. 결과적으로 상기 제1 반도체층(SM1)의 불순물의 농도는, 확산에 의한 불순물이 추가됨으로써, MOCVD로 형성할 수 있는 불순물의 최대 농도보다 더 높은 농도를 가질 수 있다. 예를 들어, 제1 반도체층(SM1)과 제2 반도체층(SM2)을 InGaAs로 형성하고, 중간층(IL)을 InP로 형성하는 경우, 일반적인 MOCVD로 형성할 수 있는 InGaAs의 n형 불순물의 도핑 농도는 Si에 의해 약 1018 cm-3 정도이다. 그런데, InP의 n형 도핑 농도는 Si에 의해 약 4x1018 cm-3 정도로 형성될 수 있는 바, InGaAs의 n형 불순물의 도핑 농도보다 현저하게 높다. 따라서, 중간층(IL)으로부터 불순물이 제1 반도체층(SM1)으로 확산될 경우, 제1 반도체층(SM1)은 InGaAs최대 도핑 농도인 약 1018 cm-3 보다 높은 불순물을 상기 중간층(IL)으부터 공급받을 수 있다.
상기 제2 반도체층(SM2)의 증착시 상기 중간층(IL)으로부터 상기 제2 반도체층(SM2)으로의 불순물 확산도 일어날 수 있으나, 상기 제1 반도체층(SM1)으로의 불순물 확산에 비해 그 정도가 현저히 작다. 이에 따라, 상기 제2 반도체층(SM2)의 불순물 농도는 상기 제1 반도체층(SM1) 및 상기 중간층(IL)의 불순물 농도보다 현저히 낮게 된다.
도 2c를 참조하면, 제2 반도체층(SM2) 상에 절연막(INS)이 형성된다.
상기 절연막(INS)은 상기 제2 반도체층(SM2) 상의 애노드(AD)가 형성될 영역에 대응하는 영역에 형성된다. 상기 절연막(INS)은 애노드(AD)가 이후 제2 반도체층(SM2)과 직접 접촉할 수 있도록 하는 개구를 갖는다.
상기 절연막(INS)은 다양한 방법으로 제조될 수 있으며, 특정 방법에 한정되지 않는다. 본 발명의 일 실시예에 있어서, 상기 절연막(INS)은 포토리소그래피로 형성될 수 있다. 상기 절연막(INS)이 포토리소그래피로 형성되는 경우, 상기 절연막(INS)은 상기 제2 반도체층(SM2)의 전면에 절연 물질과 포토레지스트가 적층되고, 상기 포토레지스트를 노광 및 현상한 후, 남은 포토레지스트를 마스크로 하여 상기 절연 물질을 패터닝함으로써 형성될 수 있다.
상기 절연막(INS)은, 무기 절연 물질이나 유기 절연 물질을 증착하여 형성될 수 있으나, 이에 이에 한정되는 것은 아니다. 본 발명의 일 실시예에 있어서, 상기 무기 절연 물질은 SiNx, SiONx, SiOx, AlN, 또는 Al2O3 중 적어도 하나를 포함할 수 있다. 상기 유기 단일 물질은 폴리이미드, 벤조사이클로부탄 등을 포함할 수 있다.
도 2d를 참조하면, 절연막(INS)이 형성된 제2 반도체층(SM2) 상에 포토레지스트(PR)가 형성된다.
상기 포토레지스트(PR)는 애노드(AD)를 형성할 영역에 대응하는 영역에 형성되며, 이후, 제2 반도체층(SM2)과 중간층(IL)을 식각할 때의 마스크로 사용하기 위한 것이다. 본 발명의 일 실시예에 있어서, 상기 포토레지스트(PR)의 측단부는 상기 절연막(INS)의 측단부와 일치하도록 형성될 수 있다. 상기 포토레지스트(PR)는 상기 절연막(INS)이 형성된 제2 반도체층(SM2)의 전면에 도포된 후, 노광 및 현상을 통해 패터닝됨으로써 상기 애노드(AD) 형성 영역에 제공될 수 있다.
도 2e를 참조하면, 상기 포토레지스트(PR)를 마스크로 하여 제2 반도체층(SM2)과 중간층(IL)이 선택적으로 식각된다. 상기 제2 반도체층(SM2)과 상기 중간층(IL)은 서로 다른 식각률을 갖는 재료로 이루어져 있으므로, 식각 공정 수행시 서로 다른 정도로 식각된다.
상기 식각 공정은 선택적인 식각이 가능하다면 특별히 한정되는 것은 아니다. 본 발명의 일 실시예에 있어서, 상기 식각 공정은 습식 식각, 건식 식각, 또는 이들의 조합 중 어느 것으로 진행되어도 무방하다. 예를 들어, 상기 식각 공정은 건식 식각 후 습식 식각을 수행하는 방식으로 이루어질 수도 있다.
본 발명의 일 실시예에 있어서, 상기 중간층(IL)의 식각률은 상기 제2 반도체층(SM2)의 식각률보다 크다. 이에 따라, 상기 제2 반도체층(SM2)보다 상기 중간층(IL)이 더 식각됨으로써, 상기 제2 반도체층(SM2)의 하부, 즉 중간층(IL)에 언더컷(UC)이 형성된다. 상기 제2 반도체층(SM2)과 상기 중간층(IL)의 식각률이 다름으로써 식각 후의 상기 제2 반도체층(SM2)과 상기 중간층(IL)의 폭도 달라지며, 결과적으로 상기 중간층(IL)의 폭이 상기 제2 반도체층(SM2)의 폭보다 작아진다.
도 2f를 참조하면, 상기 절연막(INS) 상에 형성된 포토레지스트(PR)가 제거된다. 상기 포토레지스트(PR)가 제거되면 상기 제1 반도체층(SM1) 상에, 중간층(IL), 제2 반도체층(SM2), 및 절연막(INS)이 적층된 적층 구조가 형성된다.
도 2g를 참조하면, 도전성 물질로 애노드(AD)와 캐소드(CD)가 형성된다.
상기 애노드(AD)와 상기 캐소드(CD)는 상기 기판(SUB) 상에 도전성 물질을 증착 등을 통해 형성함으로써 단일 공정에서 동시에 형성될 수 있다. 상기 기판(SUB) 상에 도전성 물질이 증착되는 경우, 상기 도전성 물질은 상기 적층 구조의 위와, 상기 적층 구조가 제공되지 않은 영역의 제1 반도체층(SM1) 상에 증착된다. 상기 적층 구조 상에 형성된 도전성 물질은 애노드(AD)가 되며, 상기 적층 구조가 형성되지 않은 영역의 제1 반도체층(SM1) 상에 형성된 도전성 물질은 캐소드(CD)가 된다.
상기 도전성 물질은 다양한 금속 및 이들의 합금 등을 포함할 수 있다. 본 발명의 일 실시예에 있어서, 상기 금속으로는 구리, 은, 금, 백금, 팔라듐, 니켈, 주석, 알루미늄, 코발트, 로듐, 이리듐, 철, 루테늄, 오스뮴, 망간, 몰리브덴, 텅스텐, 니오브, 탄탈륨, 티탄, 비스머스, 안티몬, 납 등을 들 수 있으며, 상기 금속의 적어도 둘 이상의 합금이 사용될 수 있다. 상기 애노드(AD) 및 캐소드(CD)는 또한 단일층으로 제공될 수 있으나, 이에 한정되는 것은 아니며, 다중층으로 제공될 수 있다. 예를 들어, 상기 애노드(AD) 및 캐소드(CD)는 Ti/Al/Au 또는 Ti/Al/Ni/Au 또는 다른 층들의 조합으로 이루어질 수 있다.
상기 적층 구조에 있어서 상부의 제2 반도체층(SM2)의 폭이 크고 중간층(IL)의 폭이 좁으므로, 제2 반도체층(SM2)과 중간층(IL)의 폭 차이에 해당하는 부분에는 도전성 물질이 증착되지 않는다. 즉, 언더컷(UC)이 형성된 부분에는 도전성 물질이 형성되지 않는다. 그 결과, 상기 애노드(AD)와 상기 캐소드(CD)는 상기 언더컷(UC)에 의해 서로 이격된다.
상기한 바와 같이, 본 발명의 일 실시예에 따른 쇼트키 다이오드는 애노드와 캐소드를 별도로 형성하는 공정없이 단일 공정에서 한꺼번에 형성함으로써 제조 공정이 단순해지며, 제조 소요 시간이 감소됨과 동시에 제조 비용이 감소한다.
상기한 방법으로 제조된 쇼트키 다이오드는 기존 발명과 다른 불순물의 도핑 분포를 갖는다.
도 3은 본 발명의 일 실시예에 따른 쇼트키 다이오드에 있어서, 각 영역의 불순물 도핑 농도를 개념적으로 도시한 그래프이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 쇼트키 다이오드에 따르면, 중간층이 가장 높은 불순물 농도를 나타낸다. 제1 반도체층은 상기 중간층보다는 낮은 불순물 농도를 보이나, 제2 반도체층 보다는 현저하게 높은 불순물 농도를 보인다. 특히, 제1 반도체층에 있어서 상기 중간층과 인접할수록 불순물 농도가 높아지는데, 이는 불순물이 상기 중간층으로부터 상기 제1 반도체층으로 확산되는 효과에 기인한다. 제2 반도체층은 도핑되지 않거나, 도핑되더라도 현저하게 작은 농도로 도핑되며, 상기 중간층으로부터의 불순물의 확산 또한 제1 반도체층보다 훨씬 작기 때문에, 매우 낮은 도핑 농도를 보인다.
상기한 바와 같이 제1 반도체층이 높은 불순물 도핑 농도를 가짐으로써 제1 반도체층과 캐소드 사이의 오믹 접촉 저항을 감소시킨다. 상기 오믹 접촉 저항의 감소는 전체 쇼트키 다이오드의 시리즈 저항을 추가로 감소시킴으로써 상기 쇼트키 다이오드의 특성을 향상시킨다.
이러한 쇼트키 다이오드는 다양한 소자에 적용될 수 있으며, 특별한 분야의 소자로 한정되는 것은 아니다. 본 발명의 일 실시예에 있어서, 상기 쇼트키 다이오드는 전자기파 감지기로 사용될 수 있다. 본 발명의 일 실시예에 따른 쇼트키 다이오드는 특히, THz 전자기파 감지기로 사용될 수 있다. 쇼트키 다이오드에 기반한 THz 전자기파 감지기는 기본적으로 RC 효과에 의해, 동작 속도가 좌우된다. 쇼트키 다이오드에 기반한 감지기가 THz 영역에서 동작하려면, RC 시정수가 매우 작아야 한다. 이에 따라 저항의 감소 여부는 쇼트키 다이오드 기반 전자기파 감지기에 있어 중요한 인자이며, 상기 전자기파 감지기에 있어서 R을 감소시키면, 쇼트키 다이오드 기반의 전자기파 감지기는 THz 영역에서 동작 특성이 향상된다.
본 발명의 일 실시예에 있어서, 상기 전자기파 감지기는 상기 쇼트키 다이오드에 연결된 안테나를 더 포함할 수 있다. 많은 경우에 있어서 THz 영역의 전자기파 신호는 공기를 통해 전송되는 바, 상기 전자기파 감지기에 있어서, 상기 공기를 통한 전자기파 신호를 감지하기 위해 안테나를 더 포함할 수 있다. 또한, 본 발명의 일 실시예에 있어서, 상기 전자기파 감지기는 안테나에 더해, THz 영역의 전자기파를 집속하는 렌즈를 더 포함할 수 있다. 상기 렌즈는, 전자기파 감지기의 패키징 과정에서 상기 전자기파 감지기의 적정 위치에 더 추가될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
AD : 애노드 CD : 캐소드
IL : 중간층 INS : 절연막
UC : 언더컷 SM1 : 제1 반도체층
SM2 : 제2 반도체층 SUB : 기판

Claims (20)

  1. 제1 반도체층;
    상기 제1 반도체층 상에 제공된 중간층;
    상기 중간층 상에 제공된 제2 반도체층;
    상기 제2 반도체층 상에 제공된 애노드; 및
    상기 제1 반도체층 상에 제공된 캐소드를 포함하며,
    단면 상에서 볼 때, 상기 제2 반도체층의 폭은 상기 중간층의 폭보다 큰 쇼트키 다이오드.
  2. 제1 항에 있어서,
    상기 캐소드는 상기 중간층을 사이에 두고 제1 거리로 서로 이격되며, 상기 제2 반도체층의 폭은 상기 제1 거리와 동일한 쇼트키 다이오드.
  3. 제1 항에 있어서,
    상기 제1 반도체층과 상기 중간층은 각각 불순물로 도핑된 반도체 물질을 포함하는 쇼트키 다이오드.
  4. 제3 항에 있어서,
    상기 제1 반도체층의 불순물 농도는 상기 중간층으로 가까워질수록 커지는 쇼트키 다이오드.
  5. 제4 항에 있어서,
    상기 제2 반도체층의 불순물 농도는 상기 제1 반도체층의 불순물 농도 및 상기 중간층의 불순물 농도보다 낮은 쇼트키 다이오드.
  6. 제1 항에 있어서,
    제2 반도체층은 InGaAs 또는 GaAs 중 적어도 하나를 포함하는 쇼트키 다이오드.
  7. 제6 항에 있어서,
    상기 중간층은 InP, InGaAsP, InAlAs, 또는 AlGaAs 중 적어도 하나를 포함하는 쇼트키 다이오드.
  8. 제1 항에 있어서,
    상기 중간층과 상기 제2 반도체층은 서로 다른 식각률을 갖는 재료를 포함하는 쇼트키 다이오드.
  9. 제1 항의 쇼트키 다이오드를 포함하는 전자기파 감지기.
  10. 제9 항에 있어서,
    상기 쇼트키 다이오드에 연결된 안테나를 더 포함하는 전자기파 감지기.
  11. 기판 상에 제1 반도체층, 중간층, 제2 반도체층을 순차적으로 형성하는 단계;
    상기 중간층과 제2 반도체층을 식각하여 상기 중간층에 언더컷을 형성하는 단계; 및
    상기 제1 반도체층 및 제2 반도체층 상에 각각 캐소드와 애노드를 형성하는 단계를 포함하는 쇼트키 다이오드 제조 방법.
  12. 제11 항에 있어서,
    상기 중간층과 상기 제2 반도체층은 서로 다른 식각률을 갖는 재료를 포함하는 쇼트키 다이오드 제조 방법.
  13. 제12 항에 있어서,
    상기 중간층과 상기 제2 반도체층은 건식 식각, 습식 식각, 또는 상기 건식 식각과 상기 습식 시각의 조합에 의해 선택적으로 식각되는 쇼트키 다이오드 제조 방법.
  14. 제11 항에 있어서,
    상기 캐소드와 상기 애노드는 단일 공정으로 형성되는 쇼트키 다이오드 제조 방법.
  15. 제14 항에 있어서,
    상기 캐소드와 상기 애노드는 상기 제1 반도체층과 상기 제2 반도체층 상에 금속을 증착하여 형성되며, 상기 언더컷에 의해 서로 이격되는 쇼트키 다이오드 제조 방법.
  16. 제11 항에 있어서,
    단면 상에서 볼 때 상기 제2 반도체층의 폭은 상기 중간층의 폭보다 작은 쇼트키 다이오드 제조 방법.
  17. 제11 항에 있어서,
    상기 중간층은 불순물이 포함된 반도체 물질로 형성되는 쇼트키 다이오드 제조 방법.
  18. 제17 항에 있어서,
    상기 불순물은 n형 불순물인 쇼트키 다이오드 제조 방법.
  19. 제11 항에 있어서,
    제2 반도체층은 InGaAs 또는 GaAs 중 적어도 하나를 포함하는 쇼트키 다이오드 제조 방법.
  20. 제19 항에 있어서,
    상기 중간층은 InP, InGaAsP, InAlAs, 또는 AlGaAs 중 적어도 하나를 포함하는 쇼트키 다이오드 제조 방법.
KR1020160025264A 2016-03-02 2016-03-02 쇼트키 다이오드 및 이의 제조 방법 KR102266960B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160025264A KR102266960B1 (ko) 2016-03-02 2016-03-02 쇼트키 다이오드 및 이의 제조 방법
US15/341,448 US9941418B2 (en) 2016-03-02 2016-11-02 Schottky diode having a varied width structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160025264A KR102266960B1 (ko) 2016-03-02 2016-03-02 쇼트키 다이오드 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20170102746A true KR20170102746A (ko) 2017-09-12
KR102266960B1 KR102266960B1 (ko) 2021-06-18

Family

ID=59723756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160025264A KR102266960B1 (ko) 2016-03-02 2016-03-02 쇼트키 다이오드 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US9941418B2 (ko)
KR (1) KR102266960B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102473162B1 (ko) * 2021-12-28 2022-12-01 한국항공우주연구원 쇼트키 배리어 다이오드

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017002935A1 (de) * 2017-03-24 2018-09-27 3-5 Power Electronics GmbH III-V-Halbleiterdiode
US10651107B2 (en) 2017-09-26 2020-05-12 Electronics And Telecommunications Research Institute Semiconductor device and method for fabricating the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4511024B2 (ja) * 1997-10-09 2010-07-28 ザ、トラスティーズ オブ プリンストン ユニバーシティ 高透明性非金属カソード

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4989050A (en) * 1989-08-28 1991-01-29 Motorola, Inc. Self aligned, substrate emitting LED
KR0155509B1 (ko) 1994-11-30 1998-10-15 정선종 반도체 광집적소자의 제조방법
JP3558717B2 (ja) * 1995-02-07 2004-08-25 富士通株式会社 レーザダイオード、その製造方法、およびかかるレーザダイオードを使った光通信システム
US6043519A (en) * 1996-09-12 2000-03-28 Hughes Electronics Corporation Junction high electron mobility transistor-heterojunction bipolar transistor (JHEMT-HBT) monolithic microwave integrated circuit (MMIC) and single growth method of fabrication
KR100289328B1 (ko) 1998-12-04 2001-12-28 정선종 이단계게이트리세스공정을이용한화합물반도체소자의제조방법
KR100324208B1 (ko) 1999-12-27 2002-02-16 오길록 비대칭 티형 게이트전극을 갖는 화합물 반도체소자의제조방법
CN1495909A (zh) * 2002-08-29 2004-05-12 ���µ�����ҵ��ʽ���� 双极晶体管及其制造方法
KR100523484B1 (ko) * 2002-11-11 2005-10-24 한국전자통신연구원 전류 제한 구조를 갖는 반도체 광소자의 제조방법
JP2005217147A (ja) * 2004-01-29 2005-08-11 Seiko Epson Corp 受発光素子アレイ、光モジュール、および光伝達装置
KR100576224B1 (ko) * 2004-11-22 2006-05-03 한국전자통신연구원 광변조기 집적 광전집적송신회로 및 선택적 결정성장법을이용한 제작방법
KR100770012B1 (ko) 2006-11-29 2007-10-25 한국전자통신연구원 쇼트키 장벽 관통 트랜지스터 및 그 제조방법
WO2009116140A1 (ja) * 2008-03-18 2009-09-24 富士通株式会社 光半導体素子及びその製造方法
KR101332794B1 (ko) * 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
JP5123269B2 (ja) * 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
US8008142B2 (en) 2009-03-13 2011-08-30 International Business Machines Corporation Self-aligned Schottky diode
JP5582054B2 (ja) * 2011-02-09 2014-09-03 豊田合成株式会社 半導体発光素子
JP5790262B2 (ja) * 2011-08-01 2015-10-07 富士通株式会社 半導体装置
JP5869678B2 (ja) * 2011-09-16 2016-02-24 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 発光ダイオード及びそれを製造する方法
CN103975451B (zh) * 2012-07-18 2016-10-12 世迈克琉明有限公司 制造半导体发光器件的方法
TW201405864A (zh) * 2012-07-30 2014-02-01 Lextar Electronics Corp 具有底切結構之發光二極體及其製造方法
KR20140058969A (ko) * 2012-11-07 2014-05-15 한국전자통신연구원 발광 다이오드 및 그 제조 방법
US10304998B2 (en) * 2013-09-27 2019-05-28 Seoul Viosys Co., Ltd. Light emitting diode chip and light emitting device having the same
TWI695523B (zh) * 2015-02-17 2020-06-01 新世紀光電股份有限公司 發光二極體晶片

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4511024B2 (ja) * 1997-10-09 2010-07-28 ザ、トラスティーズ オブ プリンストン ユニバーシティ 高透明性非金属カソード

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102473162B1 (ko) * 2021-12-28 2022-12-01 한국항공우주연구원 쇼트키 배리어 다이오드

Also Published As

Publication number Publication date
US20170256656A1 (en) 2017-09-07
US9941418B2 (en) 2018-04-10
KR102266960B1 (ko) 2021-06-18

Similar Documents

Publication Publication Date Title
US7229903B2 (en) Recessed semiconductor device
US9397022B2 (en) Semiconductor device having a locally reinforced metallization structure
JP5793839B2 (ja) 半導体装置
US11469334B2 (en) Schottky barrier diode
US9502544B2 (en) Method and system for planar regrowth in GaN electronic devices
EP0725432B1 (en) Refractory gate heterostructure field effect transistor and method
JP6263498B2 (ja) 半導体装置とその製造方法
KR101922107B1 (ko) 반도체소자 및 그 제조방법
US20150054036A1 (en) Gallium Arsenide Based Device Having Non-Gold Ohmic Contacts
KR102266960B1 (ko) 쇼트키 다이오드 및 이의 제조 방법
US20230060216A1 (en) Wide band-gap mps diode and method of manufacturing the same
JP6024317B2 (ja) 半導体装置
US9269793B2 (en) Method and system for a gallium nitride self-aligned vertical MESFET
US20100029035A1 (en) Method of manufacturing a photoelectronic device
US20140145201A1 (en) Method and system for gallium nitride vertical jfet with separated gate and source
CN111063656A (zh) 半导体装置的制造方法
KR101786207B1 (ko) 접촉면적이 확장된 활성층을 포함하는 홀 센서 및 이의 제조방법
US20230019796A1 (en) Semiconductor structure for die crack detection
US8580627B2 (en) Compound semiconductor device and method for fabricating the same
TWI746854B (zh) 高電子移動率電晶體及其形成方法
JP2018182261A (ja) 半導体受光デバイス
JP6510265B2 (ja) 量子型赤外線デバイスの製造方法及び量子型赤外線デバイス製造用のエッチャント
KR102438972B1 (ko) 반도체 소자
JP2002141516A (ja) 化合物半導体装置
JP2006093616A (ja) 半導体抵抗素子及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant