KR20170091309A - 산화물 박막 트랜지스터 및 그 제조 방법 - Google Patents

산화물 박막 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR20170091309A
KR20170091309A KR1020160012152A KR20160012152A KR20170091309A KR 20170091309 A KR20170091309 A KR 20170091309A KR 1020160012152 A KR1020160012152 A KR 1020160012152A KR 20160012152 A KR20160012152 A KR 20160012152A KR 20170091309 A KR20170091309 A KR 20170091309A
Authority
KR
South Korea
Prior art keywords
oxide
semiconductor layer
oxide semiconductor
thin film
film transistor
Prior art date
Application number
KR1020160012152A
Other languages
English (en)
Other versions
KR101829970B1 (ko
Inventor
김현재
박정우
탁영준
정태수
이희수
김원기
정주성
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020160012152A priority Critical patent/KR101829970B1/ko
Priority to US15/415,102 priority patent/US10008589B2/en
Publication of KR20170091309A publication Critical patent/KR20170091309A/ko
Application granted granted Critical
Publication of KR101829970B1 publication Critical patent/KR101829970B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H01L29/66878—Processes wherein the final gate is made before the formation, e.g. activation anneal, of the source and drain regions in the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78639—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a drain or source connected to a bulk conducting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

산화물 박막 트랜지스터 및 그 제조 방법이 개시된다. 본 발명의 실시예에 따른 산화물 박막 트랜지스터는 기판 상에 형성된 게이트 전극, 상기 게이트 전극 상에 형성된 게이트 절연층, 반도체 활성층으로서 산화물 반도체층, 및 상기 산화물 반도체층 상에 형성된 소스 및 드레인 전극을 포함하고, 상기 산화물 반도체층은 300℃ 미만의 열 및 인가되는 자기장의 자기 선속의 변화로부터 활성화 되고, 상기 활성화는 상기 자기 선속의 변화로부터 상기 산화물 반도체층 내에 발생한 맴돌이 전류로부터 생성되는 줄열과, 상기 300℃ 미만의 열로부터 활성화 에너지를 공급받아 수행된다.

Description

산화물 박막 트랜지스터 및 그 제조 방법{OXIDE SEMICONDUCTOR THIN FILM TRANSISTOR and METHOD FOR MANUFACTURING OF THE SAME}
본 발명의 실시 예들은 저온 환경에서 산화물 반도체층을 형성하여 고성능의 산화물 박막 트랜지스터와 그 제조 방법에 관한 것이다.
최근 박막 트랜지스터의 반도체층으로 산화물 반도체를 이용하기 위한 연구가 계속되고 있다. 박막 트랜지스터에서 InGaZnO(IGZO)을 주성분으로 하는 산화물 반도체는 비정질 형태이면서 안정적인 재료로서 평가되고 있으며, 산화물 반도체를 이용할 경우 별도의 장비를 추가적으로 구입하지 않고도 기존의 장비를 이용할 수 있어 차세대 트랜지스터로 주목받고 있다.
최근 개발되고 있는, 플렉서블 디스플레이, 웨어러블 디바이스 등과 같이 유연성이 요구되는 기기들에 산화물 박막 트랜지스터를 적용하기 위하여 플렉서블 기판을 이용하여 산화물 박막 트랜지스터를 제조하고 있다.
그러나, 플렉서블 기판을 이용하여 산화물 박막 트랜지스터를 제조할 경우, 온도에 의해 플렉서블 기판이 손상되어 트랜지스터의 성능이 저하될 수 있다.
대한민국 특허공개공보 제2011-0016949호, "금속산화물 박막 및 그 제조 방법, 금속산화물 박막용 용액" 대한민국 특허공개공보 제2009-0120798호", "박막트랜지스터 제조 방법"
Facile oxygen-plasma approach for depositing Silicon/nitride oxide on transparent, flexible zinc-oxide thin film transistors, Cheng-Jyun Wang, Hsin-Chiang You, Yu-Hsien Lin.
본 발명의 실시예들의 목적은 저온 환경에서 자기장(magnetic field)을 이용하여 산화물 반도체층을 형성함으로써, 고성능을 갖는 산화물 박막 트랜지스터의 제조 방법을 제공하기 위한 것이다.
실시예에 따른 산화물 박막 트랜지스터는 기판 상에 형성된 게이트 전극, 상기 게이트 전극 상에 형성된 게이트 절연층, 반도체 활성층으로서 산화물 반도체층, 및 상기 산화물 반도체층 상에 형성된 소스 및 드레인 전극을 포함하고, 상기 산화물 반도체층은 300℃ 미만의 열 및 인가되는 자기장의 자기 선속(magnetic flux)의 변화로부터 활성화(activation) 되며, 상기 활성화는 상기 자기 선속의 변화로부터 상기 산화물 반도체층 내에 발생한 맴돌이 전류(eddy current)로부터 생성되는 줄열(Joule heat)과, 상기 300℃ 미만의 열로부터 활성화 에너지를 공급받아 수행된다.
상기 산화물 반도체층은, 상기 게이트 절연층 상에 산화물이 증착된 상기 기판을 핫플레이트에 장착시켜 상기 산화물에 150℃ 이상 내지 300℃ 미만의 열을 가하면서 0 내지 1200 rpm 범위의 회전 자기장을 가하여 형성될 수 있다.
또한, 상기 활성화는 상기 열과 자기장을 30분 내지 2시간 범위에서 가하여 수행될 수 있다.
상기 자기장은 1mT 내지 10mT의 세기일 수 있다.
상기 산화물은 스퍼터링 공정, CVD(Chemical Vapor Deposition) 공정, ALD() 공정 및 용액 공정 중 어느 하나의 공정에 의해 증착될 수 있다.
또한, 상기 산화물은, 비정질 인듐 갈륨 징크 옥사이드(amorphous indium-gallium-zinc oxide, a-IGZO), 징크 옥사이드(ZnO), 인듐 징크 옥사이드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드(HIZO), 징크 인듐 틴 옥사이드(ZITO) 및 알루미늄 징크 틴 옥사이드(AZTO) 중 어느 하나를 포함할 수 있다.
상기 기판은, PI(Polyimide), PC(Polycarbonate), PES(Polyethersulfone), PET(Polyethyleneterephthalate), PEN(Polyethylenenaphthalate), PAR(Polyarylate) 및 FPR(Glass Fiber Reinforced Plastic) 중 어느 하나의 플렉서블 기판일 수 있다.
실시예에 따른 산화물 박막 트랜지스터의 제조 방법은 기판 상에 게이트 전극을 형성하는 단계, 상기 게이트 전극 상에 게이트 절연층을 형성하는 단계, 상기 게이트 절연층 상에 산화물 반도체층을 형성하는 단계 및 상기 산화물 반도체층 상에 소스 전극 및 드레인 전극을 형성하는 단계를 포함하고, 상기 산화물 반도체층을 형성하는 단계는 상기 게이트 절연층 상에 산화물을 증착하고, 상기 산화물에 300℃ 미만의 열과 함께 자기장을 가한다.
상기 산화물 반도체층을 형성하는 단계는 상기 게이트 절연층 상에 증착된 상기 산화물을 패터닝할 수 있다.
상기 산화물 반도체층을 형성하는 단계는 상기 산화물이 증착된 기판을 핫플레이트에 장착시켜 상기 산화물에 150℃ 이상 내지 300℃ 미만의 열을 가하면서 0 내지 1200 rpm 범위의 회전 자기장을 가할 수 있다.
상기 산화물 반도체층을 형성하는 단계는 상기 열과 자기장을 30분에서 2시간 범위 내로 가할 수 있다.
상기 산화물 반도체층을 형성하는 단계는 상기 자기장을 1mT 내지 10mT의 세기로 가할 수 있다.
상기 산화물은 스퍼터링 공정, CVD 공정, ALD 공정 및 용액 공정 중 어느 하나의 공정에 의해 증착될 수 있다.
상기 산화물은 비정질 인듐 갈륨 징크 옥사이드(amorphous indium-gallium-zinc oxide, a-IGZO), 징크 옥사이드(ZnO), 인듐 징크 옥사이드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드(HIZO), 징크 인듐 틴 옥사이드(ZITO) 및 알루미늄 징크 틴 옥사이드(AZTO) 중 어느 하나일 수 있다.
상기 기판은 PI(Polyimide), PC(Polycarbonate), PES(Polyethersulfone), PET(Polyethyleneterephthalate), PEN(Polyethylenenaphthalate), PAR(Polyarylate) 및 FPR(Glass Fiber Reinforced Plastic) 중 어느 하나의 플렉서블 기판일 수 있다.
본 발명의 실시예들에 따르면, 저온 환경에서 자기장(magnetic field)을 이용하여 산화물 반도체층을 형성함으로써, 저비용과 단순한 공정을 이용하여 고성능의 산화물 박막 트랜지스터를 제조할 수 있다.
특히, 플렉서블 기판을 이용하는 경우, 산화물 반도체층 형성시 플렉서블 기판의 손상을 감소시킬 수 있다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 제조 방법을 도시한 도면이다.
도 2는 핫플레이트를 이용한 산화물 반도체층 형성 방법을 설명하기 위한 도면이다.
도 3 내지 도 6은 실시예들에 따라 제조된 산화물 박막 트랜지스터의 전달 특성을 나타내는 그래프이다.
도 7a 및 도 7b는 비교예 및 실시예에 따라 제조된 산화물 박막 트랜지스터의 PBS(Positive Bias Stress) 테스트 그래프이다.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 사용되는 "실시예", "예", "측면", "예시" 등은 기술된 임의의 양상(aspect) 또는 설계가 다른 양상 또는 설계들보다 양호하다거나, 이점이 있는 것으로 해석되어야 하는 것은 아니다.
또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or'이기보다는 포함적인 논리합 'inclusive or'를 의미한다. 즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다'라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다.
또한, 본 명세서 및 청구항들에서 사용되는 단수 표현("a" 또는 "an")은, 달리 언급하지 않는 한 또는 단수 형태에 관한 것이라고 문맥으로부터 명확하지 않는 한, 일반적으로 "하나 이상"을 의미하는 것으로 해석되어야 한다.
아래 설명에서 사용되는 용어는, 연관되는 기술 분야에서 일반적이고 보편적인 것으로 선택되었으나, 기술의 발달 및/또는 변화, 관례, 기술자의 선호 등에 따라 다른 용어가 있을 수 있다. 따라서, 아래 설명에서 사용되는 용어는 기술적 사상을 한정하는 것으로 이해되어서는 안 되며, 실시예들을 설명하기 위한 예시적 용어로 이해되어야 한다.
또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 설명 부분에서 상세한 그 의미를 기재할 것이다. 따라서 아래 설명에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미와 명세서 전반에 걸친 내용을 토대로 이해되어야 한다.
한편, 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의하여 한정되지 않는다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다.
또한, 막, 층, 영역, 구성 요청 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 층, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
한편, 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는, 그 상세한 설명을 생략할 것이다. 그리고, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 제조 방법을 도시한 도면이다.
도 1a에서와 같이, 산화물 박막 트랜지스터의 제조를 위해 먼저, 기판(110) 상에 게이트 전극(120)을 형성한다. 이 실시예에서 기판(110)은 PI(Polyimide), PC(Polycarbonate), PES(Polyethersulfone), PET(Polyethyleneterephthalate), PEN(Polyethylenenaphthalate), PAR(Polyarylate), FPR(Glass Fiber Reinforced Plastic) 등의 플라스틱과 같은 플렉서블 기판인 것이 바람직하나, 유리(glass)나 석영 재질의 기판이 될 수도 있다. 또한, 이 기판들 외에도 저온 환경에서 사용 가능한 기판이라면 다른 종류의 기판이 이용될 수도 있다.
게이트 전극(120)은 기판(110) 상에 몰리브덴(Mo) 또는 알루미늄(Al) 등과 같은 금속 물질을 증착 및 패터닝하여 형성될 수 있다. 또는, p+-Si 웨이퍼를 게이트 전극(120)으로 이용할 수 있다.
도 1b에서와 같이, 기판(110) 및 게이트 전극(120) 상에 산화물 또는 질화물 등을 증착하여 게이트 절연층(130)을 형성한다. 예를 들어, 건식 산화(Dry Oxidation) 방식으로 실리콘 산화물(SiO2)을 약 120㎚의 두께로 증착하여 게이트 절연층(130)을 형성할 수 있다.
한편, 도 1c에서와 같이, 게이트 절연층(130) 상에 산화물 반도체층(140)을 형성한다. 산화물 반도체층(140)을 형성하기 위해서, 먼저 게이트 절연층(130) 상에 산화물을 증착시킨다.
여기서, 산화물은 비정질 인듐 갈륨 징크 옥사이드(amorphous indium-gallium-zinc oxide, a-IGZO), 징크 옥사이드(ZnO), 인듐 징크 옥사이드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드(HIZO), 징크 인듐 틴 옥사이드(ZITO) 및 알루미늄 징크 틴 옥사이드(AZTO) 중 어느 하나가 될 수 있다. 그러나, 산화물을 구성하는 물질은 이에 한정되지 않다.
또한, 산화물은 스퍼터링 공정, CVD(Chemical Vapor Deposition) 공정, ALD() 공정 및 용액 공정 중 어느 하나의 공정에 의해 증착될 수 있다.
한편, 산화물 증착 후에, 산화물에 300℃ 미만의 열과 함께 자기장을 가하여 산화물 반도체층(140)을 형성한다.
구체적으로, 도 2에 도시된 핫플레이트(200) 상에, 산화물이 증착된 기판(110)을 올려놓는다. 실제 공정에서는, 도 1c에 도시된 단위 소자 형태의 구조물이 복수 개 형성된 웨이퍼(W)를 핫 플레이트(200) 상에 올려놓을 수 있다.
일 실시예에 따르면, 핫플레이트(200)를 300℃ 미만으로 가열하여 이 온도가 산화물에 전달되도록 함과 동시에, 핫플레이트(200)에 구비된 자석(미도시)을 통해 자기장을 가한다. 여기서, 자기장은 정자기장(static magnetic field)일 수 있다. 또한, 자기장은 1mT 내지 10mT의 세기로 가해질 수 있다.
상술한 공정 조건을 적용할 경우, 300℃ 미만의 저온 환경에서도 산화물을 활성화시켜 고성능의 산화물 반도체층(140)을 형성할 수 있다. 바람직하게는, 핫플레이트(200)를 약 150℃의 저온으로 가열함과 동시에 정자기장을 가하여, 산화물 반도체층(140) 형성 시 기판(110)이 손상되지 않도록 할 수 있다.
다른 실시예에 따르면, 산화물을 약 150℃의 온도로 가열함과 동시에, 0 내지 1200 rpm 범위의 회전 자기장(rotating magnetic field)을 가할 수 있다. 바람직하게는, 800rpm 내지 1200 rpm 범위의 회전 자기장(rotating magnetic field)을 가할 수 있다.
산화물 반도체층(140)은 300℃ 미만의 열 및 인가되는 자기장의 자기 선속(magnetic flux)의 변화로부터 활성화(activation) 되고, 상기 활성화는 자기 선속의 변화로부터 산화물 반도체층(140) 내에 발생한 맴돌이 전류(eddy current)로부터 생성되는 줄열(Joule heat)과, 300℃ 미만의 열로부터 활성화 에너지를 공급받아 수행된다.
위 실시예들에서 산화물이 게이트 절연층(130) 상에 물리적으로 결합되어 있는 상태에서, 화학적 결합을 유도하려면 산화물을 활성화하기 위한 에너지가 필요하다.
기존에는 산화물 반도체층을 300℃ 이상의 온도로 열처리하여 에너지를 주었으나, 300℃ 이상의 고온을 가하는 경우, 산화물 반도체층은 활성화 처리될 수 있으나, 산화물 박막 트랜지스터를 구성하는 다른 층 또는 기판 등이 고온에 의해 손상될 수 있다. 특히, 기판(110)이 플렉서블 기판인 경우, 플렉서블 기판의 낮은 녹는점으로 인해 고온에 의해 기판 손상이 발생할 수 있다.
따라서, 고온 환경에서 산화물 반도체층을 형성할 경우, 고온으로 인한 손상을 방지하기 위한 별도의 공정이나 보호층이 추가되어야 하는 바, 이는 산화물 박막 트랜지스터의 제조 비용을 상승시키는 요인이 될 수 있다.
반면, 위 실시예들은 산화물에 300℃ 미만의 온도를 가함과 동시에 자기장을 가해줌으로써, 저온에서 열처리하더라도 산화물의 화학적 결합을 유도하는 에너지를 충분히 전달해 줄 수 있다.
예를 들어, 정적 자기장 및 동적 자기장(회전 자기장)을 비롯한 자기장의 변화가 자기 선속(magnetic flux)의 변화를 야기시키고, 산화물 반도체층 내에서의 금속 원자(예를 들어, IGZO 인 경우, In, Ga, Zn) 및 전자들에게 전자기 유도를 일으키게 된다. 이후, 전자기 유도에 의해 맴돌이 전류(eddy current)가 발생하면서 산화물 반도체층에 줄열이 가해지게 되고, 활성화에 필요한 에너지 공급을 통해 금속과 산소 간의 결합을 도와 주어 저온 환경에서도 화학적으로 안정화된 산화물 반도체층을 형성할 수 있다.
따라서, 저온에서 열처리가 가능하므로, 플렉서블 기판을 이용하는 경우, 기판 손상을 방지할 수 있으며, 저비용과 단순한 공정을 이용하여 고성능의 산화물 박막 트랜지스터를 제조할 수 있다.
한편, 위에서는 산화물 반도체층(140) 제조시 300℃ 미만의 온도를 가하는 것으로 설명하였으나, 열처리 온도의 하한선은 산화물 박막 트랜지스터의 성능이 저하되지 않는 범위 내에서 통상의 기술자가 적절히 선택할 수 있다. 예를 들어, 산화물 반도체층(140)의 열처리 온도는 150℃ 이상에서 300℃ 미만이 될 수 있다.
또한, 저온 및 자기장을 동시에 가하는 공정은 30분에서 2시간 범위 내로 수행되는 것이 바람직하며, 공정 시간은 상술한 산화물의 두께, 온도 및 자기장 세기에 따라 상기 시간 범위 내에서 정해질 수 있다.
한편, 이 과정에서 산화물을 패터닝하여 채널 영역, 소스 영역 및 드레인 영역을 포함하는 산화물 반도체층(140)을 형성할 수 있다. 구체적으로, 마스크 패턴을 이용하여 산화물을 노광시키고, 이를 식각하는 방식으로 도 1c에 도시된 산화물 반도체층(140)을 형성할 수 있다.
도 1d에서와 같이, 산화물 반도체층(140) 상에 소스 전극(150) 및 드레인 전극(160)을 형성한다. 여기서, 소스 전극(150) 및 드레인 전극(160)은 산화물 반도체층(140) 상에 금속 물질을 증착 및 패터닝하여 형성될 수 있으며, 금속 물질은 몰리브덴(Mo) 또는 알루미늄(Al) 등이 될 수 있다.
도 1a 내지 도 1d에 도시된 방법으로 제조된 산화물 박막 트랜지스터(100)는 저온 환경에서 자기장에 의해 형성된 산화물 반도체층(140)을 포함하는 것으로, 고성능을 갖는다.
도 3은 일반적인 방법으로 제조된 산화물 박막 트랜지스터의 전달 특성을 나타내는 도면이다. 도 3은 산화물 반도체층 제조시, 자기장(static magnetic field 또는 rotating magnetic field) 없이 100℃, 150℃, 200℃, 300℃의 온도로 열처리하여 제조된 4개의 산화물 박막 트랜지스터의 전달 특성을 나타내는 그래프이다.
기존의 제조 공정에 따라 제조된 4개의 산화물 박막 트랜지스터에 대하여 드레인 전압(VD)은 일정한 값으로 고정하고, 게이트 전압(VG)을 -30V에서 30V로 변화시키면서 전달 특성을 측정하였다.
도 3을 참조하면, 4개 중 300℃의 온도로 열처리된 산화물 박막 트랜지스터가 가장 양호한 전달 특성을 나타내는 것으로, 산화물 반도체층 형성시 300℃ 이상의 열처리가 필요한 것을 알 수 있다.
도 4 내지 도 6은 실시예들에 따라 제조된 산화물 박막 트랜지스터의 전달 특성을 나타내는 그래프이다. 구체적으로, 도 4 내지 도 6은 도 1a 내지 도 1d에 도시된 제조 방법을 이용하되, 열처리 온도, 자기장 세기, 자기장 회전 속도 등의 공정 변수를 달리하여 제조된 산화물 박막 트랜지스터의 전달 특성을 그래프이다. 여기서, 각 산화물 박막 트랜지스터의 산화물 반도체층은 In:Ga:Zn의 조성비가 1:1:1인 IGZO(amorphous indium-gallium-zinc oxide) 타겟을 이용하였으며, 5m Torr의 아르곤 분위기에서 150W의 파워를 5분간 적용하여 RF 마크네트론 스퍼터링 방식으로 40㎚ 두께로 증착되었다.
도 4는 상술한 방식으로 증착된 산화물 반도체층에 각각 100℃, 150℃, 200℃ 및 300℃의 온도로 열처리함과 동시에 정자기장을 가하여 제조된 4개의 산화물 박막 트랜지스터의 전달 특성을 나타내는 그래프이다.
도 4를 참조하면, 높은 온도로 열처리된 산화물 박막 트랜지스터가 높은 전달 특성을 갖는 것을 알 수 있다. 또한, 도 3에서 동일한 온도로 열처리된 산화물 박막 트랜지스터와 비교할 때, 정자기장을 가한 산화물 박막 트랜지스터의 전달 특성이 더 향상된 것을 알 수 있다.
예를 들어, 도 3에서 200℃로 열처리된 산화물 박막 트랜지스터에 비해, 도 3에서 200℃의 열처리와 정자기장이 가해진 산화물 박막 트랜지스터의 전달 특성이 더 향상된 것을 알 수 있다. 특히, 도 4에서 200℃의 열처리와 정자기장이 가해진 산화물 박막 트랜지스터의 전달 특성은, 정자기장 없이 300℃의 열처리만 가해진 산화물 박막 트랜지스터의 전달 특성과 유사한 것을 알 수 있다. 즉, 저온과 함께 정자기장이 산화물 반도체층에 가해짐에 따라, 채널 특성이 향상된 것을 알 수 있으며, 채널 특성 향상에 따라 산화물 박막 트랜지스터의 전기적 특성 역시 향상된 것을 알 수 있다.
도 5는 상술한 방식으로 증착된 산화물 반도체층을 150℃의 온도로 열처리함과 동시에 정자기장을 가하되, 산화물 반도체층과 핫플레이트 간의 거리를 6cm, 4cm, 2cm, 0cm으로 변경하여 제조된 4개의 산화물 박막 트랜지스터의 전달 특성을 나타내는 그래프이다. 여기서, 산화물 반도체층을 핫플레이트로부터 이격시키는 방식으로 거리를 변경할 수 있는데, 이 경우 핫플레이트에 발생된 열이 산화물 반도체에 잘 전달될 수 있도록 이격된 공간에 열전도성 물체를 올려놓았다.
공정 중에, 핫플레이트는 일정한 값의 정자기장을 유지하고 있으므로, 산화물 반도체층을 핫플레이트로부터 이격시킬 경우, 점차 정자기장의 세기가 약해질 것이다.
도 5를 참조하면, 산화물 반도체층이 핫플레이트에 가까울수록, 즉 산화물층에 가해지는 정자기장의 세기가 커질수록 산화물 박막 트랜지스터가 향상된 전달 특성을 갖는 것을 알 수 있다.
도 6은 상술한 방식으로 증착된 산화물 반도체층을 150℃의 온도로 열처리함과 동시에 회전 자기장을 가하되, 회전 자기장의 회전 속도(rpm)을 0, 300rpm, 800rpm, 1150rpm로 변경하여 제조된 4개의 산화물 박막 트랜지스터의 전달 특성을 나타내는 그래프이다. 여기서, 회전 자기장의 회전 속도는 핫플레이트에 포함된 자석의 회전 속도로 결정된다.
도 6을 참조하면, 회전 자기장의 회전 속도를 크게 하여 제조된 산화물 박막 트랜지스터가 향상된 전달 특성을 갖는 것을 알 수 있다. 즉, 800rpm이나 1150rpm의 회전 자기장이 가해진 산화물 박막 트랜지스터가 300rpm의 회전 자기장이 가해진 산화물 박막 트랜지스터에 비해 전달 특성이 양호하다.
또한, 800rpm 및 1150rpm의 회전 자기장이 가해진 산화물 박막 트랜지스터들의 경우, 그 전달 특성에 큰 차이가 없는 것을 알 수 있다. 이는 회전 자기장을 800rpm 및 1200rpm 범위 내로 가할 경우, 저온 환경에서 산화물 박막 트랜지스터의 전달 특성을 향상시키는 것으로, 그 이상의 회전 속도(rpm)는 전달 특성 향상에 큰 의미가 없음을 알 수 있다.
도 7a는 비교예에 따른 산화물 박막 트랜지스터에 관한 PBS(Positive Bias Stress) 테스트 그래프이다. 비교예에 따른 산화물 박막 트랜지스터는 산화물 반도체층 제조시, 자기장(static magnetic field 또는 rotating magnetic field) 없이 300℃의 온도로 산화물 반도체층을 열처리한 것이다.
도 7b는 실시예에 따른 산화물 박막 트랜지스터에 관한 PBS 테스트 그래프이다. 실시예에 따른 산화물 박막 트랜지스터는 산화물 반도체층 제조시, 150℃의 온도로 열처리함과 동시에 1150rpm의 회전 자기장을 가한 것이다.
비교예 및 실시예 각각의 게이트 전극에 +20V의 전압을 인가하고, 드레인 전극에 10.1V의 전압을 인가한 후, 0초, 1초, 10초, 100초, 1000초, 3600초를 경과했을 때, 각 산화물 박막 트랜지스터의 전기적 특성 변화를 테스트하였다.
도 7a 및 도 7b를 참조하면, 비교예에 따른 산화물 박막 트랜지스터는 2.8V의 문턱전압(Threshold)을 나타냈고, 실시예에 따른 산화물 박막 트랜지스터는 5.4V의 문턱전압을 나타냈다. 즉, 실시예에 따른 산화물 박막 트랜지스터는 비교예에 비해 낮은 온도로 열처리가 되었으나, 산화물 반도체층 제조시, 1150rpm의 회전 자기장이 인가됨에 따라 문턱전압이 2배 정도 우수한 특성을 나타내는 것을 알 수 있다.
또한, 실시예에 따른 산화물 박막 트랜지스터는 PBS 테스트 시간에 따른 전기적 특성 변화가 거의 없는 것으로, 높은 신뢰성을 갖는 것을 알 수 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 산화물 박막 트랜지스터
110: 플렉서블 기판
120: 게이트 전극
130: 게이트 절연층
140: 산화물 반도체층
150: 소스 전극
160: 드레인 전극
200: 핫플레이트

Claims (10)

  1. 기판 상에 형성된 게이트 전극, 상기 게이트 전극 상에 형성된 게이트 절연층, 반도체 활성층으로서 산화물 반도체층, 및 상기 산화물 반도체층 상에 형성된 소스 및 드레인 전극을 포함하는 산화물 박막 트랜지스터에 있어서,
    상기 산화물 반도체층은 300℃ 미만의 열 및 인가되는 자기장의 자기 선속(magnetic flux)의 변화로부터 활성화(activation) 되고,
    상기 활성화는
    상기 자기 선속의 변화로부터 상기 산화물 반도체층 내에 발생한 맴돌이 전류(eddy current)로부터 생성되는 줄열(Joule heat)과, 상기 300℃ 미만의 열로부터 활성화 에너지를 공급받아 수행되는 것을 특징으로 하는, 산화물 박막 트랜지스터.
  2. 제1항에 있어서,
    상기 산화물 반도체층은,
    상기 게이트 절연층 상에 산화물이 증착된 상기 기판을 핫플레이트에 장착시켜 상기 산화물에 150℃ 이상 내지 300℃ 미만의 열을 가하면서 0 내지 1200 rpm 범위의 회전 자기장을 가하여 형성되는, 산화물 박막 트랜지스터.
  3. 제1항에 있어서,
    상기 활성화는 상기 열과 자기장을 30분 내지 2시간 범위에서 가하여 수행되는 것을 특징으로 하는, 산화물 박막 트랜지스터.
  4. 제1항에 있어서,
    상기 자기장은 1mT 내지 10mT의 세기인 것을 특징으로 하는, 산화물 박막 트랜지스터.
  5. 제2항에 있어서,
    상기 산화물은 스퍼터링 공정, CVD(Chemical Vapor Deposition) 공정, ALD() 공정 및 용액 공정 중 어느 하나의 공정에 의해 증착되는, 산화물 박막 트랜지스터.
  6. 제2항에 있어서,
    상기 산화물은,
    비정질 인듐 갈륨 징크 옥사이드(amorphous indium-gallium-zinc oxide, a-IGZO), 징크 옥사이드(ZnO), 인듐 징크 옥사이드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드(HIZO), 징크 인듐 틴 옥사이드(ZITO) 및 알루미늄 징크 틴 옥사이드(AZTO) 중 어느 하나를 포함하는, 산화물 박막 트랜지스터.
  7. 제1항에 있어서,
    상기 기판은,
    PI(Polyimide), PC(Polycarbonate), PES(Polyethersulfone), PET(Polyethyleneterephthalate), PEN(Polyethylenenaphthalate), PAR(Polyarylate) 및 FPR(Glass Fiber Reinforced Plastic) 중 어느 하나의 플렉서블 기판인, 산화물 박막 트랜지스터.
  8. 산화물 박막 트랜지스터의 제조 방법에 있어서,
    기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극 상에 게이트 절연층을 형성하는 단계;
    상기 게이트 절연층 상에 산화물 반도체층을 형성하는 단계; 및
    상기 산화물 반도체층 상에 소스 전극 및 드레인 전극을 형성하는 단계;를 포함하며,
    상기 산화물 반도체층을 형성하는 단계는,
    상기 게이트 절연층 상에 산화물을 증착하고, 상기 산화물에 300℃ 미만의 열과 함께 자기장을 인가하는, 산화물 박막 트랜지스터의 제조 방법.
  9. 제8항에 있어서,
    상기 산화물 반도체층은
    상기 300℃ 미만의 열 및 인가되는 자기장의 자기 선속(magnetic flux)의 변화로부터 활성화 되고,
    상기 활성화는
    상기 자기 선속의 변화로부터 상기 산화물 반도체층 내에 발생한 맴돌이 전류(eddy current)로부터 생성되는 줄열(Joule heat)과, 상기 300℃ 미만의 열로부터 활성화 에너지를 공급받아 수행되는, 산화물 박막 트랜지스터의 제조 방법.
  10. 제8항에 있어서,
    상기 산화물 반도체층을 형성하는 단계는,
    상기 게이트 절연층 상에 증착된 상기 산화물을 패터닝하는, 산화물 박막 트랜지스터의 제조 방법.
KR1020160012152A 2016-02-01 2016-02-01 산화물 박막 트랜지스터 및 그 제조 방법 KR101829970B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160012152A KR101829970B1 (ko) 2016-02-01 2016-02-01 산화물 박막 트랜지스터 및 그 제조 방법
US15/415,102 US10008589B2 (en) 2016-02-01 2017-01-25 Oxide thin film transistor and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160012152A KR101829970B1 (ko) 2016-02-01 2016-02-01 산화물 박막 트랜지스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20170091309A true KR20170091309A (ko) 2017-08-09
KR101829970B1 KR101829970B1 (ko) 2018-02-19

Family

ID=59385687

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160012152A KR101829970B1 (ko) 2016-02-01 2016-02-01 산화물 박막 트랜지스터 및 그 제조 방법

Country Status (2)

Country Link
US (1) US10008589B2 (ko)
KR (1) KR101829970B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11069815B2 (en) * 2018-06-29 2021-07-20 Auburn University Radiation hardened thin-film transistors
JP7371681B2 (ja) 2019-03-12 2023-10-31 Ａｇｃ株式会社 液状組成物、パウダー、及び、パウダーの製造方法
CN112002705B (zh) * 2020-08-10 2023-08-25 Tcl华星光电技术有限公司 阵列基板制备方法和阵列基板
CN114974921B (zh) * 2022-03-24 2023-04-25 江西省纳米技术研究院 碳纳米管薄膜超级电容器电极材料、其制备方法及应用

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100456470B1 (ko) 2002-04-19 2004-11-10 주식회사 비아트론 반도체 막의 저온 열처리 장치
KR20100006519A (ko) 2008-07-09 2010-01-19 한국전자통신연구원 산화물 반도체 박막 조성물, 이를 채용한 전계 효과트랜지스터 및 그 제조방법
KR100936487B1 (ko) 2009-01-28 2010-01-13 재근 이 ＣｄＳ／ＣｄＴｅ 박막 태양전지 제조 방법
KR101570088B1 (ko) 2009-12-07 2015-11-30 엘지디스플레이 주식회사 박막트랜지스터 제조방법
KR101212626B1 (ko) 2010-03-05 2012-12-14 연세대학교 산학협력단 금속산화물 박막 및 그 제조 방법, 금속산화물 박막용 용액
EP2447999A1 (en) 2010-10-29 2012-05-02 Applied Materials, Inc. Method for depositing a thin film electrode and thin film stack
KR101851428B1 (ko) 2012-05-10 2018-04-23 후지필름 가부시키가이샤 박막 트랜지스터, 표시 장치, 이미지 센서 및 x 선 센서
CN103000530B (zh) 2012-11-13 2015-05-20 深圳丹邦投资集团有限公司 顶栅氧化物薄膜晶体管的制造方法

Also Published As

Publication number Publication date
US20170222027A1 (en) 2017-08-03
US10008589B2 (en) 2018-06-26
KR101829970B1 (ko) 2018-02-19

Similar Documents

Publication Publication Date Title
Sanal et al. Room temperature deposited transparent p-channel CuO thin film transistors
JP2007281486A (ja) ＺｎＯ薄膜トランジスタ
KR101829970B1 (ko) 산화물 박막 트랜지스터 및 그 제조 방법
JP5339792B2 (ja) 薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置
JP2009010348A (ja) チャンネル層とその形成方法、及び該チャンネル層を含む薄膜トランジスタとその製造方法
JP2011124532A (ja) 薄膜トランジスタ及びその製造方法
JP5552440B2 (ja) トランジスタの製造方法
JP5647860B2 (ja) 薄膜トランジスタおよびその製造方法
JP2010123913A (ja) 薄膜トランジスタ及びその製造方法
KR20100135544A (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
JP2011159697A (ja) 薄膜トランジスタ搭載基板、その製造方法及び画像表示装置
KR101919426B1 (ko) 그래핀 전자 소자 및 그 제조 방법
Lee et al. Fabrication of p-channel amorphous tin oxide thin-film transistors using a thermal evaporation process
JP2012238763A (ja) 半導体装置及び半導体装置の製造方法
Park et al. Low temperature processed InGaZnO thin film transistor using the combination of hydrogen irradiation and annealing
KR101802054B1 (ko) 산화물 박막 트랜지스터 및 그의 제조 방법
JP2012222176A (ja) 薄膜トランジスタ及びその製造方法
JP5844030B2 (ja) 電界効果型トランジスタの製造方法、表示装置の製造方法、ｘ線撮像装置の製造方法及び光センサの製造方法
Liang et al. Effects of interface trap density on the electrical performance of amorphous InSnZnO thin-film transistor
JP2012186383A (ja) 薄膜トランジスタの製造方法
KR102106366B1 (ko) 박막 트랜지스터, 산화물 반도체막 및 스퍼터링 타겟
KR20190067556A (ko) 산화물 반도체 박막 트랜지스터 및 그 제조 방법
Hwang et al. Development of oxide thin-film transistor using all spin-on-glass insulators with addition of hydrogen peroxide: Buffer, gate insulator, and interlayer dielectric
KR102214812B1 (ko) 비정질 박막 트랜지스터 및 이의 제조 방법
Hong et al. All-solution-processed, flexible thin-film transistor based on PANI/PETA as gate/gate insulator

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant