KR20170070141A - 반도체 집적 회로 장치의 제조 방법 및 반도체 집적 회로 장치 - Google Patents

반도체 집적 회로 장치의 제조 방법 및 반도체 집적 회로 장치 Download PDF

Info

Publication number
KR20170070141A
KR20170070141A KR1020177012771A KR20177012771A KR20170070141A KR 20170070141 A KR20170070141 A KR 20170070141A KR 1020177012771 A KR1020177012771 A KR 1020177012771A KR 20177012771 A KR20177012771 A KR 20177012771A KR 20170070141 A KR20170070141 A KR 20170070141A
Authority
KR
South Korea
Prior art keywords
gate electrode
memory
select gate
circuit region
select
Prior art date
Application number
KR1020177012771A
Other languages
English (en)
Other versions
KR101815431B1 (ko
Inventor
야스히로 다니구찌
야스히꼬 가와시마
히데오 가사이
료따로 사꾸라이
유따까 시나가와
고스께 오꾸야마
Original Assignee
플로디아 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 플로디아 코포레이션 filed Critical 플로디아 코포레이션
Publication of KR20170070141A publication Critical patent/KR20170070141A/ko
Application granted granted Critical
Publication of KR101815431B1 publication Critical patent/KR101815431B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/115—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

주변 회로 영역(ER2)의 로직 게이트 전극(G5, G6)을 형성하는 포토마스크 공정 시에, 메모리 회로 영역(ER1)에서 전기적으로 분리된 제1 선택 게이트 전극(G2a, G2b), 및 제2 선택 게이트 전극(G3a, G3b)을 형성할 수 있기 때문에, 독립하여 제어 가능한 제1 선택 게이트 전극(G2a, G2b) 및 제2 선택 게이트 전극(G3a, G3b)을 형성하는 경우에도, 종래의 메모리 회로 영역만을 가공하는 전용 포토마스크 공정 외에, 메모리 회로 영역(ER1)만을 가공하는 전용 포토마스크 공정을 여분으로 더 추가할 필요가 없어, 그만큼, 제조 비용을 저감할 수 있는, 반도체 집적 회로 장치의 제조 방법 및 반도체 집적 회로 장치를 제안한다.

Description

반도체 집적 회로 장치의 제조 방법 및 반도체 집적 회로 장치{METHOD FOR PRODUCING SEMICONDUCTOR INTEGRATED CIRCUIT DEVICES, AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE}
본 발명은 반도체 집적 회로 장치의 제조 방법 및 반도체 집적 회로 장치에 관한 것이다.
종래, 사이드 월 형상의 선택 게이트 전극이 메모리 게이트 전극의 하나의 측벽에 절연 부재로 이루어지는 측벽 스페이서를 개재하여 형성된 메모리 셀이 생각되고 있다(예를 들어, 특허문헌 1 참조). 또한, 최근에는, 사이드 월 형상의 제1 선택 게이트 전극 및 제2 선택 게이트 전극 간에 측벽 스페이서를 개재하여 메모리 게이트 전극이 배치되어, 제1 선택 게이트 전극 및 제2 선택 게이트 전극이 독립하여 제어 가능한 메모리 셀도 생각되고 있다. 이와 같은 메모리 셀은, 메모리 게이트 전극이 형성된 메모리 게이트 구조체에 전하 축적층도 형성되어 있고, 당해 전하 축적층에 전하를 주입함으로써 데이터가 기입되거나, 또는, 전하 축적층 내의 전하를 방출함으로써 데이터가 소거될 수 있도록 이루어져 있다.
실제상, 후자의 메모리 셀에서는, 전하 축적층에 전하를 주입하는 경우, 제2 선택 게이트 전극을 구비한 제2 선택 게이트 구조체에 의해 소스 전압을 차단하면서, 제1 선택 게이트 전극을 구비한 제1 선택 게이트 구조체를 통해 메모리 게이트 구조체의 채널층에 저전압의 비트 전압을 인가한다. 이때, 메모리 게이트 구조체에는, 메모리 게이트 전극에 고전압의 메모리 게이트 전압이 인가되고, 비트 전압과 메모리 게이트 전압의 전압차에 의해 발생하는 양자 터널 효과에 의해 전하 축적층에 전하를 주입할 수 있다.
이와 같은 구성으로 이루어지는 메모리 셀이 행렬 형상으로 배치된 반도체 집적 회로 장치에서는, 고전압의 메모리 게이트 전압이 인가되는 메모리 게이트선을, 복수의 메모리 셀에서 공유하고 있다. 그 때문에, 하나의 메모리 셀의 전하 축적층에 전하를 주입하기 위해 고전압의 메모리 게이트 전압을 메모리 게이트선에 인가하면, 당해 메모리 게이트선을 공유하는 다른 메모리 셀에서는, 전하 축적층에 전하를 주입하지 않을 때에도, 고전압의 메모리 게이트 전압이 메모리 게이트 전극에 인가되어 버린다.
따라서, 이 경우, 전하 축적층에 전하를 주입시키지 않는 메모리 셀에서는, 소스선에 접속된 제2 선택 게이트 구조체에 의해 채널층에의 전압 인가를 차단하면서, 제1 선택 게이트 구조체에 의해, 비트선으로부터의 고전압의 비트 전압을 메모리 게이트 구조체의 채널층에 인가한다. 이에 의해, 고전압의 메모리 게이트 전압이 메모리 게이트 전극에 인가된 메모리 게이트 구조체에서는, 고전압의 비트 전압이 채널층에 인가되기 때문에, 메모리 게이트 전극과 채널층의 전압차가 작아지고, 그 결과, 양자 터널 효과가 발생하지 않고 전하 축적층에 전하가 주입될 수 없다.
그리고, 이와 같이 행렬 형상으로 배치된 복수의 메모리 셀은, 일반적인 반도체 제조 프로세스인, 포토마스크를 사용하여 레지스트를 가공하는 포토리소그래피 기술을 이용하여, 당해 레지스트에 의해 도전층 등을 가공하여 제1 선택 게이트 구조체나, 제2 선택 게이트 구조체, 메모리 게이트 구조체를 제조하고 있다.
일본 특허 공개 제2011-129816호 공보
그런데, 이와 같은 반도체 집적 회로 장치에는, 행렬 형상으로 배치된 복수의 메모리 셀 외에도, 예를 들어 CPU(Central Processing Unit)나, ASIC(Application-Specific Integrated Circuit), 센스 앰프, 칼럼 디코더, 로우 디코더, 입출력 회로 등의 주변 회로가 설치될 수 있다. 이 때문에, 행렬 형상으로 배치된 복수의 메모리 셀을 반도체 제조 프로세스에 의해 제조할 때에는, 주변 회로를 제조하는 반도체 제조 프로세스와는 별도로, 메모리 셀의 반도체 제조 프로세스가 추가적으로 필요로 된다.
특히, 상술한 바와 같은 메모리 셀에서는, 제1 선택 게이트 전극과 제2 선택 게이트 전극을 독립하여 제어할 수 있는 특수한 구성을 갖고 있기 때문에, 그만큼, 메모리 회로 영역만 가공하는 전용의 포토마스크를 사용한 전용 포토마스크 공정이, 종래의 메모리 회로 영역만 가공하는 전용 포토마스크 공정에 추가적으로 필요로 되어 버려, 제조 비용이 들어 버린다고 하는 문제가 있었다.
따라서, 본 발명은 이상의 점을 고려하여 이루어진 것이며, 독립하여 제어 가능한 제1 선택 게이트 전극 및 제2 선택 게이트 전극을 형성하는 경우에도, 종래의 메모리 회로 영역만을 가공하는 전용 포토마스크 공정 외에, 메모리 회로 영역만을 가공하는 전용 포토마스크 공정을 여분으로 더 추가할 필요가 없어, 그만큼, 제조 비용을 저감할 수 있는 반도체 집적 회로 장치의 제조 방법 및 반도체 집적 회로 장치를 제안하는 것을 목적으로 한다.
이러한 과제를 해결하기 위해 본 발명의 반도체 집적 회로 장치의 제조 방법은, 제1 선택 게이트 전극을 가진 제1 선택 게이트 구조체와, 제2 선택 게이트 전극을 가진 제2 선택 게이트 구조체 사이에 측벽 스페이서를 개재하여 메모리 게이트 구조체가 배치된 메모리 셀이 형성되는 메모리 회로 영역과, 주변 회로의 로직 게이트 구조체가 형성되는 주변 회로 영역을 구비한 반도체 집적 회로 장치의 제조 방법으로서, 하부 게이트 절연막, 전하 축적층, 상부 게이트 절연막, 및 메모리 게이트 전극의 순으로 적층된 상기 메모리 게이트 구조체를, 상기 메모리 회로 영역에 형성한 후, 상기 메모리 게이트 구조체를 덮도록 상기 측벽 스페이서를 형성하는 측벽 스페이서 형성 공정과, 상기 메모리 게이트 구조체가 형성된 상기 메모리 회로 영역과, 상기 주변 회로 영역에, 게이트 절연막을 형성한 후, 그 게이트 절연막 상에 N형 또는 P형의 도전층을 형성하는 도전층 형성 공정과, 상기 주변 회로 영역에 상기 도전층과는 역도전형의 역전도층을 형성함과 함께, 적어도 상기 도전층과는 역도전형의 역도전형 전극 절단층 또는 진성 반도체층을 가진 선택 게이트 전극 절단부를, 상기 측벽 스페이서를 개재하여 상기 메모리 게이트 전극의 일부 측벽을 따라서 형성하는 전극 절단부 형성 공정과, 포토마스크에 의해 패터닝된 레지스트를 사용하여 상기 주변 회로 영역 및 상기 메모리 회로 영역의 각 상기 도전층 및 상기 역전도층을 에치 백함으로써, 상기 주변 회로 영역에는, 상기 게이트 절연막 상에 상기 레지스트에 의해 상기 도전층 및 상기 역전도층을 잔존시켜 상기 로직 게이트 구조체의 로직 게이트 전극을 형성하고, 상기 메모리 회로 영역에는, 상기 측벽 스페이서를 개재하여 상기 메모리 게이트 전극의 하나의 측벽을 따라서 사이드 월 형상으로 잔존한 제1 선택 게이트 전극과, 상기 측벽 스페이서를 개재하여 상기 메모리 게이트 전극의 다른 측벽을 따라서 사이드 월 형상으로 잔존한 제2 선택 게이트 전극을 형성하는 게이트 전극 형성 공정을 구비하고, 상기 제1 선택 게이트 전극 및 상기 제2 선택 게이트 전극은, 상기 선택 게이트 전극 절단부에 의해 상기 제1 선택 게이트 전극과 상기 제2 선택 게이트 전극 사이에 PIN 접합 구조, NIN 접합 구조, PIP 접합 구조, NPN 접합 구조, 또는 PNP 접합 구조가 형성되어 전기적으로 분리되어 있는 것을 특징으로 한다.
또한, 본 발명의 반도체 집적 회로 장치는, 제1 선택 게이트 전극을 가진 제1 선택 게이트 구조체와, 제2 선택 게이트 전극을 가진 제2 선택 게이트 구조체 사이에 측벽 스페이서를 개재하여 메모리 게이트 구조체가 배치된 메모리 셀이 형성되어 있는 메모리 회로 영역과, 주변 회로의 로직 게이트 구조체가 형성되어 있는 주변 회로 영역을 구비하고 있고, 상기 로직 게이트 구조체는, 상기 제1 선택 게이트 전극 및 상기 제2 선택 게이트 전극과 동일한 도전층 또는 역전도층으로 형성된 로직 게이트 전극이 게이트 절연막 상에 형성된 구성을 갖고, 상기 메모리 게이트 구조체는, 하부 게이트 절연막, 전하 축적층, 상부 게이트 절연막 및 메모리 게이트 전극의 순으로 적층된 구성을 갖고, 상기 제1 선택 게이트 전극 및 상기 제2 선택 게이트 전극은, 상기 메모리 게이트 전극의 측벽의 상기 측벽 스페이서를 따라서 사이드 월 형상으로 형성되고, 또한 상기 메모리 게이트 전극을 주회하는 동일한 주회선 상에 배치되어 있고, 상기 제1 선택 게이트 전극과 상기 제2 선택 게이트 전극 사이에, PIN 접합 구조, NIN 접합 구조, PIP 접합 구조, NPN 접합 구조, 또는 PNP 접합 구조를 형성하는 복수의 선택 게이트 전극 절단부에 의해, 전기적으로 분리되어 있는 것을 특징으로 한다.
본 발명에 따르면, 주변 회로 영역의 로직 게이트 전극을 형성하는 포토마스크 공정 시에, 메모리 회로 영역에서 전기적으로 분리된 제1 선택 게이트 전극 및 제2 선택 게이트 전극을 형성할 수 있기 때문에, 독립하여 제어 가능한 제1 선택 게이트 전극 및 제2 선택 게이트 전극을 형성하는 경우에도, 종래의 메모리 회로 영역만을 가공하는 전용 포토마스크 공정 외에, 메모리 회로 영역만을 가공하는 전용 포토마스크 공정을 여분으로 더 추가할 필요가 없어, 그만큼, 제조 비용을 저감할 수 있다.
도 1은 본 발명에 의한 제조 방법에 의해 제조된 반도체 집적 회로 장치의 평면 레이아웃을 도시하는 개략도이다.
도 2는 도 1에 있어서의 A-A' 부분에서의 측단면 구성을 도시하는 단면도이다.
도 3은 도 1에 있어서의 B-B' 부분에서의 측단면 구성을 도시하는 단면도이다.
도 4는 도 1에 있어서의 C-C' 부분에서의 측단면 구성을 도시하는 단면도이다.
도 5a는 반도체 집적 회로 장치의 제조 공정(1)을 도시하는 개략도이고, 도 5b는 반도체 집적 회로 장치의 제조 공정(2)을 도시하는 개략도이며, 도 5c는 반도체 집적 회로 장치의 제조 공정(3)을 도시하는 개략도이다.
도 6a는 반도체 집적 회로 장치의 제조 공정(4)을 도시하는 개략도이고, 도 6b는 반도체 집적 회로 장치의 제조 공정(5)을 도시하는 개략도이며, 도 6c는 반도체 집적 회로 장치의 제조 공정(6)을 도시하는 개략도이다.
도 7a는 반도체 집적 회로 장치의 제조 공정(7)을 도시하는 개략도이고, 도 7b는 반도체 집적 회로 장치의 제조 공정(8)을 도시하는 개략도이며, 도 7c는 반도체 집적 회로 장치의 제조 공정(9)을 도시하는 개략도이다.
도 8a는 반도체 집적 회로 장치의 제조 공정(10)을 도시하는 개략도이고, 도 8b는 반도체 집적 회로 장치의 제조 방법(11)을 도시하는 개략도이다.
도 9는 도 1에 도시한 완성 시의 반도체 집적 회로 장치의 평면 레이아웃에 대하여, 로직 게이트 전극 외에, 제1 선택 게이트 구조체, 제2 선택 게이트 구조체, 콘택트 형성 도전층, 및 선택 게이트 전극 절단부를 형성할 때에 사용하는 레지스트를 배치시켰을 때의 평면 레이아웃을 도시하는 개략도이다.
도 10a는 도 9에 있어서의 A-A' 부분에서의 측단면 구성을 도시하는 단면도이고, 도 10b는 도 9에 있어서의 C-C' 부분에서의 측단면 구성을 도시하는 단면도이다.
이하, 본 발명을 실시하기 위한 형태에 대하여 설명한다. 또한, 설명은 이하에 나타내는 순서로 한다.
1. 본 발명에 의한 제조 방법에 의해 제조된 반도체 집적 회로 장치의 구성
1-1. 반도체 집적 회로 장치의 평면 레이아웃
1-2. 반도체 집적 회로 장치의 각 부위에 있어서의 단면 구성
1-3. 기입 선택 메모리 셀에 있어서 전하 축적층에 전하를 주입시키는 동작 원리에 대하여
1-4. 고전압의 전하 축적 게이트 전압이 메모리 게이트 전극에 인가된 기입 비선택 메모리 셀에 있어서, 전하 축적층에 전하가 주입되지 않는 동작 원리에 대하여
2. 반도체 집적 회로 장치의 제조 방법
3. 작용 및 효과
4. 제3 포토마스크 가공 공정을 생략한 다른 실시 형태에 의한 제조 방법
5. 다른 실시 형태
(1) 본 발명에 의한 제조 방법에 의해 제조된 반도체 집적 회로 장치의 구성
(1-1) 반도체 집적 회로 장치의 평면 레이아웃
도 1은 본 발명에 의한 제조 방법에 의해 제조된 완성 시의 반도체 집적 회로 장치(1)의 평면 레이아웃을 도시하는 개략도이고, 메모리 회로 영역 ER1에 형성된 메모리 게이트 구조체(4a, 4b), 제1 선택 게이트 구조체(5a, 5b) 및 제2 선택 게이트 구조체(6a, 6b)의 평면 레이아웃과, 주변 회로 영역 ER2에 형성된 로직 게이트 구조체(7a, 7b)의 평면 레이아웃을 중심으로 도시하고 있다.
또한, 도 1에서는, 후술하는 메모리 게이트 구조체(4a, 4b)의 측벽에 형성되어 있는 측벽 스페이서나, 제1 선택 게이트 구조체(5a, 5b) 및 제2 선택 게이트 구조체(6a, 6b)에 형성되어 있는 사이드 월, 메모리 웰 W1 및 로직 웰 W1, W2에 형성되어 있는 소자 분리층 등에 대해서는 생략하고 있다.
이 경우, 반도체 집적 회로 장치(1)는 도시하지 않은 반도체 기판에 메모리 회로 영역 ER1과 주변 회로 영역 ER2를 갖고 있고, 예를 들어 P형의 메모리 웰 W1이 메모리 회로 영역 ER1에 형성되고, P형의 로직 웰 W2와 N형의 로직 웰 W3이 주변 회로 영역 ER2에 형성되어 있다.
또한, 메모리 회로 영역 ER1에는, 게이트 콘택트ㆍ절단 영역 ER12, ER13 간에 메모리 셀 영역 ER11이 형성되어 있고, 당해 메모리 셀 영역 ER11에 복수의 메모리 셀(3a, 3b, 3c, 3d, 3e, 3f)이 행렬 형상으로 배치된 구성을 갖는다. 또한, 이들 메모리 셀(3a, 3b, 3c, 3d, 3e, 3f)은 모두 동일한 구성을 갖고 있기 때문에, 여기에서는 주로 A-A' 부분에 배치된 메모리 셀(3a, 3b)에 주목하여 이하 설명한다.
이 경우, 메모리 셀(3a)은 제1 선택 게이트 구조체(5a) 및 제2 선택 게이트 구조체(6a) 간에 측벽 스페이서(도시하지 않음)를 개재하여 메모리 게이트 구조체(4a)가 배치된 구성을 갖는다. 이 실시 형태의 경우, 1열째의 메모리 셀(3a, 3c, 3e)을 형성하는 하나의 메모리 게이트 구조체(4a)와, 다른 2열째의 메모리 셀(3b, 3d, 3f)을 형성하는 다른 메모리 게이트 구조체(4b)는 직선 형상으로 형성되어 있고, 서로 병주하도록 배치되어 있다. 또한, 메모리 게이트 구조체[4a(4b)]에는, 메모리 게이트선(도시하지 않음)에 접속된 콘택트 C4a(C4b)가 기립 형성되어 있고, 당해 메모리 게이트선으로부터 콘택트 C4a(C4b)를 통해 소정의 메모리 게이트 전압이 인가될 수 있다.
메모리 셀 영역 ER11에는, 제1 선택 게이트 전극 G2a(G2b)를 가진 제1 선택 게이트 구조체[5a(5b)]와, 제2 선택 게이트 전극 G3a(G3b)를 가진 제2 선택 게이트 구조체[6a(6b)]가 직선 형상으로 형성되어 있고, 이들 제1 선택 게이트 구조체[5a(5b)] 및 제2 선택 게이트 구조체[6a(6b)]가 메모리 게이트 전극 G1a(G1b)를 가진 메모리 게이트 구조체[4a(4b)]와 병주하도록 배치되어 있다. 제1 선택 게이트 전극 G2a(G2b) 및 제2 선택 게이트 전극 G3a(G3b)는 메모리 게이트 전극 G1a(G1b)의 측벽의 측벽 스페이서를 따라서 사이드 월 형상으로 형성되고, 또한 메모리 게이트 전극 G1a(G1b)를 주회하는 동일한 주회선 상에 배치되어 있고, 제1 선택 게이트 전극 G2a(G2b) 및 제2 선택 게이트 전극 G3a(G3b) 간에서 PIN 접합 구조를 형성하는 복수의 선택 게이트 전극 절단부[13, 14(15, 16)]에 의해 전기적으로 분리되어 있다.
또한, 이 메모리 셀 영역 ER11에 있어서의 메모리 웰 W1의 표면(기판 표면)에는, 2개의 소스 영역 D1, D3이 소정 간격을 두고 좌우 대칭으로 형성되어 있고, 이들 소스 영역 D1, D3 사이에 복수의 드레인 영역 D2가 형성되어 있다. 이 경우, 메모리 셀 영역 ER11에는, 제1 선택 게이트 구조체(5a) 및 제2 선택 게이트 구조체(6a) 간에 메모리 게이트 구조체(4a)가 배치된 1열째의 메모리 셀(3a, 3c, 3e)이, 하나의 소스 영역 D1과 드레인 영역 D2 사이에 형성되고, 제2 선택 게이트 구조체(6b) 및 제1 선택 게이트 구조체(5b) 간에 메모리 게이트 구조체(4b)가 배치된 2열째의 메모리 셀(3b, 3d, 3f)이, 당해 드레인 영역 D2와 다른 소스 영역 D3 사이에 형성되어 있고, 메모리 셀(3a, 3c, 3e) 및 메모리 셀(3b, 3d, 3f)이 좌우 대칭으로 형성되어 있다.
실제상, 메모리 웰 W1의 표면에 형성된 하나의 소스 영역 D1은, 하나의 제1 선택 게이트 구조체(5a)를 따라서 형성되어 있음과 함께, 1열째의 메모리 셀(3a, 3c, 3e)의 형성 위치에 맞추어, 당해 제1 선택 게이트 구조체(5a)와 인접하는 영역에까지 형성되어 있고, 일렬로 배열된 복수의 메모리 셀(3a, 3c, 3e)에서 공유되고 있다. 소스 영역 D1에는, 소스선(도시하지 않음)에 접속된 콘택트 C1이 기립 형성되어 있고, 당해 소스선으로부터 콘택트 C1을 통해 소정의 소스 전압이 인가될 수 있다.
또한, 제2 선택 게이트 구조체(6a, 6b) 간의 메모리 웰 W1의 표면에 형성된 복수의 드레인 영역 D2는, 인접하는 메모리 셀[3a, 3b(3c, 3d, 3e, 3f)]의 형성 위치에 맞추어, 제2 선택 게이트 구조체(6a, 6b)와 인접하는 영역에 각각 형성되어 있고, 인접하는 메모리 셀[3a, 3b(3c, 3d, 3e, 3f)]에서 1개의 드레인 영역 D2를 공유할 수 있도록 이루어져 있다. 각 드레인 영역 D2에는, 비트선(도시하지 않음)에 접속된 콘택트 C2가 기립 형성되어 있고, 당해 비트선으로부터 콘택트 C2를 통해 소정의 비트 전압이 인가될 수 있다. 또한, 도시하지 않은 비트선은, 도 1 중, 행 방향으로 배열되는 메모리 셀[3a, 3b(3c, 3d)(3e, 3f)]마다 공유되고 있고, 각 행의 메모리 셀[3a, 3b(3c, 3d)(3e, 3f)]에 대하여 행 단위로 일률적으로 소정의 비트 전압을 인가할 수 있다.
또한, 메모리 웰 W1의 표면에 형성된 다른 소스 영역 D3은, 하나의 소스 영역 D1과 좌우 대칭으로 형성되어 있고, 하나의 소스 영역 D1과 마찬가지로, 다른 제1 선택 게이트 구조체(5b)와 인접하는 영역에까지 형성되고, 2열째의 메모리 셀(3b, 3d, 3f)에서 공유되고 있다. 또한, 이 소스 영역 D3에는, 콘택트 C3이 기립 형성되어 있고, 하나의 소스 영역 D1과 동일한 소스선이 콘택트 C3에 접속되어 있다. 이렇게 하여, 메모리 셀 영역 ER11에 배치된 메모리 셀(3a, 3b, 3c, 3d, 3e, 3f)에는, 콘택트 C1, C3을 통해 동일한 소스 전압이 일률적으로 인가될 수 있다.
메모리 셀 영역 ER11과 인접하는 하나의 게이트 콘택트ㆍ절단 영역 ER12와, 동일하게 메모리 셀 영역 ER11과 인접하는 다른 게이트 콘택트ㆍ절단 영역 ER13에는, 메모리 셀 영역 ER11에서 병주하는 2개의 메모리 게이트 전극 G1a, G1b가, 그대로 직선 형상으로 연장되어 병주하고 있고, 하나의 게이트 콘택트ㆍ절단 영역 ER12에 당해 메모리 게이트 전극 G1a, G1b의 일단이 배치되고, 다른 게이트 콘택트ㆍ절단 영역 ER13에 당해 메모리 게이트 전극 G1a, G1b의 타단이 배치될 수 있다.
이 실시 형태의 경우, 1열째의 메모리 셀(3a, 3c, 3e)을 구성하는 제1 선택 게이트 전극 G2a, 메모리 게이트 전극 G1a 및 제2 선택 게이트 전극 G3a와, 2열째의 메모리 셀(3b, 3d, 3f)을 구성하는 제2 선택 게이트 전극 G2b, 메모리 게이트 전극 G1b 및 제1 선택 게이트 전극 G3b가 좌우 대칭으로 형성되어 있기 때문에, 여기서는, 1열째의 메모리 셀(3a, 3c, 3e)을 구성하는 제1 선택 게이트 전극 G2a, 메모리 게이트 전극 G1a, 및 제2 선택 게이트 전극 G3a에 주목하여 이하 게이트 콘택트ㆍ절단 영역 ER12, ER13에 대하여 설명한다.
이 경우, 하나의 게이트 콘택트ㆍ절단 영역 ER12에는, 메모리 셀 영역 ER11로부터 연장된 제1 선택 게이트 전극 G2a의 소정 위치에 콘택트 형성 도전층(10a)이 형성되어 있음과 함께, 당해 제1 선택 게이트 전극 G2a 및 제2 선택 게이트 전극 G3a를 단절시키는 선택 게이트 전극 절단부(13)가 형성되어 있다.
또한, 이 실시 형태의 경우, 하나의 게이트 콘택트ㆍ절단 영역 ER12에는, 제1 선택 게이트 전극 G2a의 도중 위치에 콘택트 형성 도전층(10a)이 형성되어 있다. 콘택트 형성 도전층(10a)은 제1 선택 게이트선(도시하지 않음)에 접속된 콘택트 C6이 기립 형성된 구성을 갖고 있고, 당해 제1 선택 게이트선으로부터 콘택트 C6을 통해 소정의 제1 선택 게이트 전압이 인가되면, 당해 제1 선택 게이트 전압을 그대로 제1 선택 게이트 전극 G2a에만 인가할 수 있도록 이루어져 있다.
하나의 게이트 콘택트ㆍ절단 영역 ER12에 형성된 선택 게이트 전극 절단부(13)는 쌍을 이루는 진성 반도체층 I1, I2와, 이들 진성 반도체층 I1, I2 간에 배치된 역도전형 전극 절단층 Rev를 포함하고 있고, 하나의 진성 반도체층 I1이 제1 선택 게이트 구조체(5a)와 연속 형성되고, 다른 진성 반도체층 I2가 제2 선택 게이트 구조체(6a)와 연속 형성된 구성을 갖는다.
선택 게이트 전극 절단부(13)에 형성된 역도전형 전극 절단층 Rev는, 제1 선택 게이트 전극 G2a나 제2 선택 게이트 전극 G3a의 도전형과는 반대의 도전형으로 형성되어 있다. 이 실시 형태의 경우에서는, 예를 들어 제1 선택 게이트 전극 G2a 및 제2 선택 게이트 전극 G3a가 N형으로 형성되어 있기 때문에, 역도전형 전극 절단층 Rev가 P형으로 형성될 수 있다.
이에 의해, 선택 게이트 전극 절단부(13)는 메모리 게이트 전극 G1a의 측벽을 따라서, 제1 선택 게이트 전극 G2a, 하나의 진성 반도체층 I1, 역도전형 전극 절단층 Rev, 다른 진성 반도체층 I2 및 제2 선택 게이트 전극 G3a가 순서대로 배치됨으로써, 제1 선택 게이트 전극 G2a 및 제2 선택 게이트 전극 G3a 간에 PIN 접합 구조를 형성할 수 있어, 제1 선택 게이트 전극 G2a 및 제2 선택 게이트 전극 G3a를 전기적으로 분리할 수 있도록 이루어져 있다.
한편, 다른 게이트 콘택트ㆍ절단 영역 ER13에는, 메모리 셀 영역 ER11로부터 연장된 제2 선택 게이트 전극 G3a의 소정 위치에 콘택트 형성 도전층(11a)이 형성되어 있음과 함께, 당해 제1 선택 게이트 전극 G2a 및 제2 선택 게이트 전극 G3a를 단절시키는 선택 게이트 전극 절단부(14)가 형성되어 있다.
이 실시 형태의 경우, 다른 게이트 콘택트ㆍ절단 영역 ER13에서는, 제2 선택 게이트 전극 G3a의 도중 위치에 콘택트 형성 도전층(11a)이 형성되어 있다. 콘택트 형성 도전층(11a)은 제2 선택 게이트선(도시하지 않음)에 접속된 콘택트 C5가 기립 형성된 구성을 갖고 있고, 당해 제2 선택 게이트선으로부터 콘택트 C5를 통해 소정의 제2 선택 게이트 전압이 인가되면, 당해 제2 선택 게이트 전압을 그대로 제2 선택 게이트 전극 G3a에만 인가할 수 있도록 이루어져 있다.
또한, 다른 게이트 콘택트ㆍ절단 영역 ER13에는, 하나의 게이트 콘택트ㆍ절단 영역 ER12에 배치된 선택 게이트 전극 절단부(13)와 마찬가지의 구성을 가진 선택 게이트 전극 절단부(14)가 형성되어 있다. 이에 의해, 게이트 콘택트ㆍ절단 영역 ER13에서도, 선택 게이트 전극 절단부(14)가 메모리 게이트 전극 G1a의 측벽을 따라서, 제1 선택 게이트 전극 G2a 및 제2 선택 게이트 전극 G3a 간에 형성되어 있음으로써, 제1 선택 게이트 전극 G2a 및 제2 선택 게이트 전극 G3a 간에 PIN 접합 구조가 형성되고, 당해 선택 게이트 전극 절단부(14)에 의해, 제1 선택 게이트 전극 G2a 및 제2 선택 게이트 전극 G3a를 전기적으로 분리할 수 있도록 이루어져 있다.
이렇게 하여, 메모리 회로 영역 ER1에서는, 하나의 콘택트 형성 도전층(10a)에 연속 형성된 제1 선택 게이트 전극 G2a와, 다른 콘택트 형성 도전층(11a)과 연속 형성된 제2 선택 게이트 전극 G3a가, 선택 게이트 전극 절단부(13, 14)에 의해 전기적으로 분리되어, 제1 선택 게이트 전극 G2a 및 제2 선택 게이트 전극 G3a가 독립하여 제어 가능하게 구성되어 있다.
덧붙여서, 게이트 콘택트ㆍ절단 영역 ER12, ER13의 2열째측의 제2 선택 게이트 전극 G3b, 메모리 게이트 전극 G1b 및 제1 선택 게이트 전극 G2b에서는, 상술한 1열째측의 제1 선택 게이트 전극 G2a, 메모리 게이트 전극 G1a 및 제2 선택 게이트 전극 G3a와 동일한 구성을 갖고 있다.
단, 이 실시 형태의 경우, 하나의 게이트 콘택트ㆍ절단 영역 ER12에는, 제2 선택 게이트 전극 G3b의 소정 위치에 콘택트 형성 도전층(11b)이 형성되어 있고, 다른 게이트 콘택트ㆍ절단 영역 ER13에는, 제1 선택 게이트 전극 G2b의 소정 위치에 콘택트 형성 도전층(10b)이 형성되어 있는 점이 상이하다.
따라서, 제2 선택 게이트 전극 G3b, 메모리 게이트 전극 G1b, 및 제1 선택 게이트 전극 G2b에서도, 하나의 콘택트 형성 도전층(10b)이 연속 형성된 제1 선택 게이트 전극 G2b와, 다른 콘택트 형성 도전층(11b)이 연속 형성된 제2 선택 게이트 전극 G3b 사이에 형성된 선택 게이트 전극 절단부(15, 16)에 의해, 제1 선택 게이트 전극 G2b 및 제2 선택 게이트 전극 G3b가 전기적으로 분리되어, 제1 선택 게이트 전극 G2b 및 제2 선택 게이트 전극 G3b가 독립하여 제어 가능하도록 구성되어 있다.
다음에, 이러한 구성으로 이루어지는 메모리 회로 영역 ER1에 인접된 주변 회로 영역 ER2에 대하여 이하 설명한다. 또한, 이 실시 형태의 경우, 주변 회로 영역 ER2는, 메모리 회로 영역 ER1 중 메모리 셀 영역 ER11과 인접하는 위치에 배치되어 있지만, 본 발명은 이것에 한하지 않고, 하나의 게이트 콘택트ㆍ절단 영역 ER12와 인접하는 위치나, 다른 게이트 콘택트ㆍ절단 영역 ER13과 인접하는 위치, 또는 메모리 셀 영역 ER11 및 게이트 콘택트ㆍ절단 영역 ER12 사이와 인접하는 위치 등 그 밖의 다양한 위치에 형성하도록 해도 된다.
실제상, 주변 회로 영역 ER2에는, 복수의 주변 회로(18, 19)가 형성되어 있다. 주변 회로(18)는, 예를 들어 P형의 로직 웰 W2에 형성된, N형의 MOS(Metal-Oxide-Semiconductor) 트랜지스터 구조를 갖는다. 이 경우, 로직 웰 W2에는, 로직 게이트 구조체(7a)가 형성되어 있고, 콘택트 C8을 통해 로직 게이트 구조체(7a)에 소정의 로직 게이트 전압이 인가될 수 있다.
또한, 이 로직 웰 W2에는, 로직 게이트 구조체(7a)를 사이에 두도록 하여 당해 로직 게이트 구조체(7a)와 인접하는 영역에 불순물 확산 영역 D4, D5가 형성되어 있고, 하나의 불순물 확산 영역 D4에 콘택트 C9가 기립 형성되어 있음과 함께, 다른 불순물 확산 영역 D5에 다른 콘택트 C10이 기립 형성되어 있다.
한편, 다른 주변 회로(19)는, 예를 들어 N형의 로직 웰 W3에 형성된, P형의 MOS 트랜지스터 구조를 갖는다. 이 경우, 로직 웰 W3에는, 로직 게이트 구조체(7b)가 형성되어 있고, 콘택트 C12를 통해 로직 게이트 구조체(7b)에 소정의 로직 게이트 전압이 인가될 수 있다.
또한, 이 로직 웰 W3에도, 로직 게이트 구조체(7b)를 사이에 두도록 하여 당해 로직 게이트 구조체(7b)와 인접하는 영역에 불순물 확산 영역 D6, D7이 형성되어 있고, 하나의 불순물 확산 영역 D6에 콘택트 C13이 기립 형성되어 있음과 함께, 다른 불순물 확산 영역 D7에 다른 콘택트 C14가 기립 형성되어 있다.
(1-2) 반도체 집적 회로 장치의 각 부위에 있어서의 단면 구성
도 2는 도 1의 A-A' 부분의 측단면 구성이며, 메모리 셀 영역 ER11에 형성된 메모리 셀(3a, 3b)과, 주변 회로 영역 ER2에 형성된 주변 회로(18, 19)의 측단면 구성을 도시하는 단면도이다. 이 경우, 반도체 집적 회로 장치(1)에는, 반도체 기판 S가 설치되어 있고, 메모리 회로 영역 ER1의 반도체 기판 S 상에 메모리 웰 W1이 형성되고, 주변 회로 영역 ER2의 반도체 기판 S 상에 로직 웰 W2, W3이 형성되어 있다.
이 실시 형태의 경우, 메모리 웰 W1에는, A-A' 부분에 2개의 메모리 셀(3a, 3b)이 배치되어 있고, 이들 메모리 셀(3a, 3b) 간의 표면에, 콘택트 C2가 기립 형성된 드레인 영역 D2가 형성되어 있다. 또한, 메모리 셀(3a, 3b)은 좌우 대칭으로 형성되어 있지만, 동일 구성을 갖고 있기 때문에, 여기서는 하나의 메모리 셀(3a)에 주목하여 이하 설명한다.
메모리 셀(3a)은 예를 들어 N형의 트랜지스터 구조를 형성하는 메모리 게이트 구조체(4a)와, N형의 MOS 트랜지스터 구조를 형성하는 제1 선택 게이트 구조체(5a)와, 동일하게 N형의 MOS 트랜지스터 구조를 형성하는 제2 선택 게이트 구조체(6a)가 메모리 웰 W1에 형성되어 있다.
실제상, 메모리 웰 W1의 표면에는, 소스 영역 D1과 드레인 영역 D2가 소정 거리를 두고 형성되어 있고, 소스선으로부터의 소스 전압이 콘택트 C1(도 1)을 통해 소스 영역 D1에 인가되고, 비트선으로부터의 비트 전압이 콘택트 C2를 통해 드레인 영역 D2에 인가될 수 있다. 또한, 이 실시 형태의 경우, 소스 영역 D1 및 드레인 영역 D2는, 불순물 농도가 1.0E21/㎤ 이상으로 선정되어 있고, 한편, 메모리 웰 W1은, 제조 과정에서 행해지는 불순물 주입에 의해, 채널층이 형성되는 표면 영역(예를 들어, 표면으로부터 50[㎚]까지의 영역)의 불순물 농도가 1.0E19/㎤ 이하, 바람직하게는 3.0E18/㎤ 이하로 선정되어 있다.
메모리 게이트 구조체(4a)는 소스 영역 D1 및 드레인 영역 D2 간의 메모리 웰 W1 상에, SiO2 등의 절연 부재를 포함하는 하부 게이트 절연막(23a)을 개재하여, 예를 들어 질화실리콘(Si3N4)이나, 산질화실리콘(SiON), 알루미나(Al2O3) 등으로 이루어지는 전하 축적층 EC를 갖고 있고, 또한, 이 전하 축적층 EC 상에, 동일하게 절연 부재로 이루어지는 상부 게이트 절연막(23b)을 개재하여 메모리 게이트 전극 G1a를 갖고 있다. 이에 의해 메모리 게이트 구조체(4a)는, 하부 게이트 절연막(23a) 및 상부 게이트 절연막(23b)에 의해, 전하 축적층 EC가 메모리 웰 W1 및 메모리 게이트 전극 G1a로부터 절연된 구성을 갖는다.
메모리 게이트 구조체(4a)에는, 절연 부재로 이루어지는 측벽 스페이서(27a)가 측벽을 따라서 형성되어 있고, 당해 측벽 스페이서(27a)를 개재하여 제1 선택 게이트 구조체(5a)가 인접되어 있다. 이와 같은 메모리 게이트 구조체(4a)와 제1 선택 게이트 구조체(5a) 사이에 형성된 측벽 스페이서(27a)는 소정의 막 두께에 의해 형성되어 있고, 메모리 게이트 구조체(4a)와, 제1 선택 게이트 구조체(5a)를 절연할 수 있도록 이루어져 있다.
또한, 제1 선택 게이트 구조체(5a)는 측벽 스페이서(27a)와 소스 영역 D1 간의 메모리 웰 W1 상에, 절연 부재로 이루어지며, 또한 막 두께가 9[㎚] 이하, 바람직하게는 3[㎚] 이하로 이루어지는 게이트 절연막(25a)이 형성되어 있고, 당해 게이트 절연막(25a) 상에, 제1 선택 게이트선이 접속된 제1 선택 게이트 전극 G2a가 형성되어 있다.
한편, 메모리 게이트 구조체(4a)의 다른 측벽에도, 절연 부재로 이루어지는 측벽 스페이서(27a)가 형성되어 있고, 당해 측벽 스페이서(27a)를 개재하여 제2 선택 게이트 구조체(6a)가 인접되어 있다. 이와 같은 메모리 게이트 구조체(4a)와, 제2 선택 게이트 구조체(6a) 사이에 형성된 측벽 스페이서(27a)도, 메모리 게이트 구조체(4a) 및 제1 선택 게이트 구조체(5a) 간의 측벽 스페이서(27a)와 동일한 막 두께에 의해 형성되어 있고, 메모리 게이트 구조체(4a)와, 제2 선택 게이트 구조체(6a)를 절연할 수 있도록 이루어져 있다.
또한, 제2 선택 게이트 구조체(6a)는 측벽 스페이서(27a)와 드레인 영역 D2 간의 메모리 웰 W1 상에, 절연 부재로 이루어지며, 또한 막 두께가 9[㎚] 이하, 바람직하게는 3[㎚] 이하로 이루어지는 게이트 절연막(25b)이 형성되어 있고, 당해 게이트 절연막(25b) 상에, 제2 선택 게이트선이 접속된 제2 선택 게이트 전극 G3a가 형성되어 있다.
여기서, 측벽 스페이서(27a)를 개재하여 메모리 게이트 전극 G1a의 측벽을 따라서 형성된 제1 선택 게이트 전극 G2a 및 제2 선택 게이트 전극 G3a는, 후술하는 제조 공정에서 에치 백에 의해 형성되어 있기 때문에, 각각 메모리 게이트 전극 G1a로부터 이격됨에 따라서 정상부가 메모리 웰 W1을 향하여 하강해 가는 사이드 월 형상으로 형성되어 있다.
제1 선택 게이트 구조체(5a)의 측벽과, 제2 선택 게이트 구조체(6a)의 측벽에는, 절연 부재에 의해 형성된 사이드 월 SW가 형성되어 있고, 하나의 사이드 월 SW 하부의 메모리 웰 W1 표면에 익스텐션 영역 D1a가 형성되고, 다른 사이드 월 SW 하부의 메모리 웰 W1 표면에도 익스텐션 영역 D2a가 형성되어 있다.
또한, 이 실시 형태의 경우, 제1 선택 게이트 전극 G2a와 제2 선택 게이트 전극 G3a 사이의 메모리 웰 W1에 있어서, 표면으로부터 50[㎚]까지의 영역에서의 불순물 농도를 1E19/㎤ 이하로 한 경우에는, 후의 제조 공정에 의해, 게이트 절연막(25a, 25b)의 각 막 두께를 9[㎚] 이하로 형성할 수 있다. 또한, 제1 선택 게이트 전극 G2a와 제2 선택 게이트 전극 G3a 사이의 메모리 웰 W1에 있어서, 표면으로부터 50[㎚]까지의 영역에서의 불순물 농도를 3E18/㎤ 이하로 한 경우에는, 후의 제조 공정에 의해, 게이트 절연막(25a, 25b)의 각 막 두께를 3[㎚] 이하로 형성할 수 있다.
덧붙여서, 다른 메모리 셀(3b)도 하나의 메모리 셀(3a)과 마찬가지의 구성을 갖고 있고, 다른 소스 영역 D3 및 드레인 영역 D2 간의 메모리 웰 W1 상에 메모리 게이트 구조체(4b)를 갖고, 제1 선택 게이트 구조체(5b) 및 제2 선택 게이트 구조체(6b) 간의 메모리 웰 W1 상에 측벽 스페이서(27a)를 개재하여 메모리 게이트 구조체(4b)가 형성되어 있다. 또한, 메모리 셀(3b)에서도, 제1 선택 게이트 구조체(5b)의 측벽에 의해 형성된 하나의 사이드 월 SW 하부의 메모리 웰 W1 표면에 익스텐션 영역 D3a가 형성되고, 제2 선택 게이트 구조체(6b)의 측벽에 형성된 다른 사이드 월 SW 하부의 메모리 웰 W1 표면에도 익스텐션 영역 D2b가 형성되어 있다.
메모리 회로 영역 ER1에 형성된 메모리 웰 W1과, 주변 회로 영역 ER2에 형성된 하나의 로직 웰 W2는, 하나의 소자 분리층(20)에 의해 전기적으로 분리되어 있고, 또한 주변 회로 영역 ER2에 형성된 하나의 로직 웰 W2와, 다른 로직 웰 W3도 다른 소자 분리층(20)에 의해 전기적으로 분리되어 있다. 여기서, 이 실시 형태의 경우, 하나의 로직 웰 W2에는, N형의 MOS 트랜지스터 구조를 가진 주변 회로(18)가 형성되고, 다른 로직 웰 W3에는, P형의 MOS 트랜지스터 구조를 가진 주변 회로(19)가 형성되어 있다.
실제상, 하나의 로직 웰 W2에는, 표면에 형성된 쌍의 불순물 확산 영역 D4, D5 간에, 게이트 절연막(29a)을 개재하여 로직 게이트 전극 G5가 형성된 로직 게이트 구조체(7a)가 형성되어 있다. 또한, 로직 게이트 구조체(7a)의 측벽에는, 사이드 월 SW가 형성되어 있고, 각 사이드 월 SW 하부의 로직 웰 W2 표면에 익스텐션 영역 D4a, D5a가 형성되어 있다.
하나의 로직 웰 W2와는 도전형이 상이한 다른 로직 웰 W3도, 하나의 로직 웰 W2와 마찬가지의 구성을 갖고 있고, 표면에 형성된 쌍의 불순물 확산 영역 D6, D7 간에, 게이트 절연막(29b)을 개재하여 로직 게이트 전극 G6이 형성된 로직 게이트 구조체(7b)가 형성되어 있다. 또한, 로직 게이트 구조체(7b)의 측벽에는, 사이드 월 SW가 형성되어 있고, 각 사이드 월 SW 하부의 로직 웰 W2 표면에 익스텐션 영역 D6a, D7a가 형성되어 있다.
덧붙여서, 이 실시 형태의 경우, 하나의 로직 웰 W2에 형성되는 로직 게이트 구조체(7a)에서는, 예를 들어 N형 불순물이 주입된 로직 게이트 전극 G5가 배치되고, 한편, 다른 로직 웰 W3에 형성되는 로직 게이트 구조체(7b)에서는, 예를 들어 P형 불순물이 주입된 로직 게이트 전극 G6이 배치되어 있지만, 본 발명은 이것에 한하지 않고, 로직 게이트 전극 G5, G6을 동일한 도전형으로 형성하도록 해도 된다.
또한, 반도체 집적 회로 장치(1)는 제1 선택 게이트 구조체(5a, 5b)나, 메모리 게이트 구조체(4a, 4b), 제2 선택 게이트 구조체(6a, 6b), 콘택트 C2, 로직 게이트 구조체(7a, 7b) 등이 절연층(21)에 의해 덮여 서로 절연되어 있음과 함께, 예를 들어 드레인 영역 D1, D3이나 소스 영역 D2 등 그 밖의 다양한 표면이 실리사이드 SC에 의해 덮여 있다.
여기서, 도 3은 도 1의 B-B' 부분의 측단면 구성이며, 메모리 회로 영역 ER1의 게이트 콘택트ㆍ절단 영역 ER12에 있어서, 제2 선택 게이트 전극 G3b에 형성된 콘택트 형성 도전층(11b)의 측단면 구성을 도시하는 단면도이다. 도 3에 도시한 바와 같이, 콘택트 형성 도전층(11b)은, 메모리 웰 W1에 형성된 소자 분리층(20) 상에 형성되어 있다.
실제상, 콘택트 형성 도전층(11b)은, 소자 분리층(20)의 표면(기판 표면)으로부터 메모리 게이트 전극 G1b의 하나의 측벽 및 정상부의 일부에 걸쳐 올라타도록 형성되어 있고, 소자 분리층(20) 상에 형성된 기대부(17a)에, 소자 분리층(20)의 표면 형상에 대응한 평탄한 콘택트 설치면(17c)이 형성되어 있다. 또한, 콘택트 형성 도전층(11b)은, 메모리 게이트 전극 G1b와의 사이에 측벽 스페이서(27c)가 형성되어 있고, 당해 측벽 스페이서(27c)에 의해 메모리 게이트 전극 G1b와 절연되어 있다.
콘택트 형성 도전층(11b)에는, 콘택트 설치면(17c)에 실리사이드 SC를 개재하여 기둥 형상의 콘택트 C5가 기립 형성되어 있고, 당해 콘택트 C5로부터 제2 선택 게이트 전압이 인가될 수 있다. 이에 의해, 제2 선택 게이트 전극 G2b에는, 콘택트 형성 도전층(11b)을 통해 제2 선택 게이트 전압이 인가될 수 있다. 또한, 콘택트 형성 도전층(11b)에는, 기대부(17a)의 측벽이나, 당해 기대부(17a)에 일체 성형되며, 또한 메모리 게이트 전극 G1b의 정상부에 올라탄 올라탐부(17b)의 측벽에 사이드 월 SW가 형성되어 있다.
덧붙여서, 이 실시 형태의 경우, 메모리 게이트 전극 G1b에는, 다른 측벽에 측벽 스페이서(27a)를 개재하여 사이드 월 형상의 제1 선택 게이트 전극 G2b가 형성되어 있고, 측벽 스페이서(27a, 27c)를 개재하여 콘택트 형성 도전층(11b)과 제1 선택 게이트 전극 G2b가 대향 배치될 수 있다. 또한, 도 3에 도시한 바와 같이, 하나의 메모리 게이트 전극 G1a가 배치된 측에서는, 제1 선택 게이트 전극 G2a와, 제2 선택 게이트 전극 G3a가, 메모리 게이트 전극 G1a 및 측벽 스페이서(27a)를 개재하여 대향 배치될 수 있다.
도 4는 도 1의 C-C' 부분의 측단면 구성이며, 메모리 회로 영역 ER1의 게이트 콘택트ㆍ절단 영역 ER12에 형성한 선택 게이트 전극 절단부(15)의 측단면 구성을 도시하는 단면도이다. 단, 도 4는 제2 선택 게이트 전극 G3b로부터 다른 진성 반도체층 I2 내의 코너 CN1까지의 측단면 구성과, 다른 진성 반도체층 I2 내의 코너 CN1로부터 역도전형 전극 절단층 Rev를 경유하여 하나의 진성 반도체층 I1 내의 코너 CN2까지의 측단면 구성과, 하나의 진성 반도체층 I1 내의 코너 CN2로부터 제1 선택 게이트 전극 G2b까지의 측단면 구성을 직선적으로 도시한 개략도이다.
도 4에 도시한 바와 같이, 선택 게이트 전극 절단부(15)가 형성되는 영역에서는, 반도체 기판 S 상에 소자 분리층(20)이 형성되고, 당해 소자 분리층(20) 상에 하나의 진성 반도체층 I1, 역도전형 전극 절단층 Rev, 및 다른 진성 반도체층 I2가 형성되어 있다. 이 경우, 선택 게이트 전극 절단부(15)는 제1 선택 게이트 전극 G2b의 말단에 하나의 진성 반도체층 I1의 일단이 연속 형성되어 있고, 당해 하나의 진성 반도체층 I1의 타단에 역도전형 전극 절단층 Rev의 일단이 연속 형성되어 있다. 또한, 선택 게이트 전극 절단부(15)는 제2 선택 게이트 전극 G3b의 말단에 다른 진성 반도체층 I2의 일단이 연속 형성되어 있고, 당해 다른 진성 반도체층 I2의 타단에 역도전형 전극 절단층 Rev의 타단이 연속 형성되어 있다.
선택 게이트 전극 절단부(15)는, 역도전형 전극 절단층 Rev가 제1 선택 게이트 전극 G2b 및 제2 선택 게이트 전극 G3b의 도전형과는 반대의 도전형에 의해 형성되어 있기 때문에, 이들 제1 선택 게이트 전극 G2b 및 제2 선택 게이트 전극 G3b를 포함하고, 진성 반도체층 I1, I2 및 역도전형 전극 절단층 Rev에 의해, PIN 접합 구조를 형성하여, 제1 선택 게이트 전극 G2b 및 제2 선택 게이트 전극 G3b 간을 전기적으로 분리할 수 있도록 이루어져 있다. 덧붙여서, 이들 제1 선택 게이트 전극 G2b 및 제2 선택 게이트 전극 G3b의 표면에는 실리사이드 SC가 형성되어 있다. 또한, 역도전형 전극 절단층 Rev로부터 진성 반도체층 I2에 걸친 영역과, 역도전형 전극 절단층 Rev로부터 진성 반도체층 I1에 걸친 영역에는, 실리사이드가 형성되어 있지 않다. 이에 의해, 선택 게이트 전극 절단부(15)는, 제1 선택 게이트 전극 G2b 및 제2 선택 게이트 전극 G3b 간에 있어서 PIN 접합 구조를 확실하게 형성하여, 이들 제1 선택 게이트 전극 G2b 및 제2 선택 게이트 전극 G3b 간을 전기적으로 분리할 수 있다.
(1-3) 기입 선택 메모리 셀에 있어서 전하 축적층에 전하를 주입시키는 동작 원리에 대하여
다음에, 본 발명의 제조 방법에 의해 제조된 반도체 집적 회로 장치(1)에 있어서, 예를 들어 메모리 셀(3a)의 전하 축적층 EC에 전하를 주입하여, 당해 메모리 셀(3a)에 데이터를 기입하는 경우에 대하여 이하 간단하게 설명한다. 이 경우, 도 2에 도시한 바와 같이, 전하 축적층 EC에 전하를 주입시키는 메모리 셀(기입 선택 메모리 셀이라고도 부름)(3a)은, 메모리 게이트선(도시하지 않음)으로부터 콘택트 C4a(도 1)를 통해 메모리 게이트 구조체(4a)의 메모리 게이트 전극 G1a에 12[V]의 전하 축적 게이트 전압이 인가되어, 당해 메모리 게이트 전극 G1a와 대향하는 메모리 웰 W1의 표면을 따라서 채널층(도시하지 않음)이 형성될 수 있다.
이때, 제1 선택 게이트 구조체(5a)에는, 제1 선택 게이트선(도시하지 않음)으로부터 콘택트 C6(도 1) 및 콘택트 형성 도전층(10a)을 통해 제1 선택 게이트 전극 G2a에 0[V]의 게이트 오프 전압이 인가되고, 또한 소스 영역 D1에 0[V]의 소스 오프 전압이 인가될 수 있다. 이에 의해 제1 선택 게이트 구조체(5a)는, 제1 선택 게이트 전극 G2a에 대향한 메모리 웰 W1 표면에 채널층이 형성되지 않고, 소스 영역 D1과, 메모리 게이트 구조체(4a)의 채널층의 전기적인 접속을 차단하여, 소스 영역 D1로부터 메모리 게이트 구조체(4a)의 채널층에의 전압 인가를 저지할 수 있다.
한편, 제2 선택 게이트 구조체(6a)에는, 제2 선택 게이트선(도시하지 않음)으로부터 콘택트 C5(도 1) 및 콘택트 형성 도전층(11a)을 통해 제2 선택 게이트 전극 G3a에 1.5[V]의 제2 선택 게이트 전압이 인가되고, 또한 드레인 영역 D2에 0[V]의 전하 축적 비트 전압이 인가될 수 있다. 이에 의해 제2 선택 게이트 구조체(6a)는, 제2 선택 게이트 전극 G3a와 대향한 메모리 웰 W1에서 채널층이 형성되어 도통 상태로 되고, 드레인 영역 D2와, 메모리 게이트 구조체(4a)의 채널층이 전기적으로 접속하여, 메모리 게이트 구조체(4a)의 채널층을, 전하 축적 비트 전압인 0[V]으로 할 수 있다. 또한, 이때, 메모리 웰 W1에는, 전하 축적 비트 전압과 동일한 0[V]의 기판 전압이 인가될 수 있다.
이렇게 하여, 메모리 게이트 구조체(4a)에서는, 메모리 게이트 전극 G1a가 12[V]로 되고, 채널층이 0[V]으로 되기 때문에, 메모리 게이트 전극 G1a 및 채널층 간에 12[V]의 큰 전압차가 발생하고, 이에 의해 발생하는 양자 터널 효과에 의해 전하 축적층 EC 내에 전하를 주입할 수 있어, 데이터가 기입된 상태로 될 수 있다.
(1-4) 고전압의 전하 축적 게이트 전압이 메모리 게이트 전극에 인가된 기입 비선택 메모리 셀에 있어서, 전하 축적층에 전하가 주입되지 않는 동작 원리에 대하여
본 발명의 제조 방법에 의해 제조되는 반도체 집적 회로 장치(1)에서는, 예를 들어 메모리 셀(3a)의 전하 축적층 EC에 전하를 주입시키지 않는 경우, 데이터의 기입 시와 동일한 고전압의 전하 축적 게이트 전압을 메모리 게이트 전극 G1a에 인가하고, 제1 선택 게이트 구조체(5a)에 의해 소스 영역 D1과 메모리 게이트 구조체(4a)의 채널층의 전기적인 접속을 차단하고, 또한 제2 선택 게이트 구조체(6a)에 의해 드레인 영역 D2와 메모리 게이트 구조체(4a)의 채널층의 전기적인 접속을 차단하여, 메모리 게이트 구조체(4a)의 전하 축적층 EC에의 전하 주입을 저지할 수 있도록 이루어져 있다.
실제상, 이때, 전하 축적층 EC에 전하를 주입시키지 않는 메모리 셀(기입 비선택 메모리 셀이라고도 부름)(3a)의 메모리 게이트 구조체(4a)에는, 메모리 게이트 전극 G1a에 12[V]의 전하 축적 게이트 전압이 인가되기 때문에, 전하 축적 게이트 전압이 메모리 웰 W1까지 전달되어, 당해 메모리 게이트 전극 G1a와 대향하는 메모리 웰 W1의 표면을 따라서 채널층이 형성될 수 있다.
제1 선택 게이트 구조체(5a)에는, 제1 선택 게이트선(도시하지 않음)으로부터 콘택트 C6(도 1) 및 콘택트 형성 도전층(10a)을 통해 제1 선택 게이트 전극 G3a에 0[V]의 게이트 오프 전압이 인가되고, 소스 영역 D1에 0[V]의 소스 오프 전압이 인가될 수 있다. 이에 의해 메모리 셀(3a)의 제1 선택 게이트 구조체(5a)는, 제1 선택 게이트 전극 G2a에 대향한 메모리 웰 W1에서 비도통 상태로 되어, 소스 영역 D1과, 메모리 게이트 구조체(4a)의 채널층의 전기적인 접속을 차단할 수 있다.
또한, 이것 외에, 제2 선택 게이트 구조체(6a)에는, 제2 선택 게이트선(도시하지 않음)으로부터 콘택트 C5(도 1) 및 콘택트 형성 도전층(11a)을 통해 제2 선택 게이트 전극 G3a에 1.5[V]의 제2 선택 게이트 전압이 인가되고, 드레인 영역 D2에 1.5[V]의 오프 전압이 인가될 수 있다. 이에 의해, 이 제2 선택 게이트 구조체(6a)는, 제2 선택 게이트 전극 G3a에 대향한 메모리 웰 W1이 비도통 상태로 되어, 드레인 영역 D2와, 메모리 게이트 구조체(4a)의 채널층의 전기적인 접속을 차단할 수 있다.
이와 같이, 메모리 셀(3a)의 메모리 게이트 구조체(4a)에서는, 양측의 제1 선택 게이트 구조체(5a) 및 제2 선택 게이트 구조체(6a)의 하부에서 메모리 웰 W1이 비도통 상태로 되기 때문에, 메모리 게이트 전극 G1a에 의해 메모리 웰 W1 표면에 형성된 채널층이, 소스 영역 D1 및 드레인 영역 D2로부터의 전기적인 접속이 차단된 상태로 되어, 당해 채널층의 주변에 공핍층이 형성될 수 있다.
여기서, 상부 게이트 절연막(23b), 전하 축적층 EC, 및 하부 게이트 절연막(23a)의 3층의 구성에 의해 얻어지는 용량(이하, 게이트 절연막 용량이라 부름) C2와, 메모리 웰 W1 내에 형성되며, 또한 채널층을 둘러싸는 공핍층의 용량(이하, 공핍층 용량이라 부름) C1은, 직렬 접속된 구성으로 간주할 수 있으므로, 예를 들어 게이트 절연막 용량 C2가 공핍층 용량 C1의 3배의 용량이라고 가정하면, 채널층의 채널 전위 Vch는, 하기의 식으로부터 9[V]로 된다.
Figure pct00001
이에 의해, 메모리 게이트 구조체(4a)에서는, 메모리 게이트 전극 G1a에 12[V]의 전하 축적 게이트 전압이 인가되어도, 메모리 웰 W1에서 공핍층에 둘러싸인 채널층의 채널 전위 Vch가 9[V]로 되기 때문에, 메모리 게이트 전극 G1a 및 채널층 간의 전압차가 3[V]으로 작아지고, 그 결과, 양자 터널 효과가 발생하는 일없이, 전하 축적층 EC에의 전하 주입을 저지할 수 있다.
이 외에, 이 메모리 셀(3a)에서는, 메모리 게이트 구조체(4a)와 제1 선택 게이트 구조체(5a) 사이의 메모리 웰 W1의 영역이나, 메모리 게이트 구조체(4a)와 제2 선택 게이트 구조체(6a) 사이의 메모리 웰 W1의 영역에, 불순물 농도가 높은 불순물 확산 영역이 형성되어 있지 않기 때문에, 메모리 웰 W1 표면 주변에 형성된 채널층의 주변에 공핍층을 확실하게 형성할 수 있고, 당해 공핍층에 의해 채널층으로부터 제1 선택 게이트 구조체(5a) 및 제2 선택 게이트 구조체(6a)의 각 게이트 절연막(25a, 25b)에의 채널 전위 Vch의 도달을 저지할 수 있다.
이에 의해, 메모리 셀(3a)에서는, 소스 영역 D1의 저전압 소스 전압이나, 드레인 영역 D2의 저전압 비트 전압에 맞추어, 제1 선택 게이트 구조체(5a) 및 제2 선택 게이트 구조체(6a)의 게이트 절연막(25a, 25b)의 각 막 두께를 얇게 형성해도, 채널층의 채널 전위 Vch가 게이트 절연막(25a, 25b)에 도달하는 것을 공핍층에 의해 저지할 수 있기 때문에, 채널 전위 Vch에 의한 게이트 절연막(25a, 25b)의 절연 파괴를 방지할 수 있다.
(2) 반도체 집적 회로 장치의 제조 방법
이상과 같은 구성을 갖는 반도체 집적 회로 장치(1)는 하기의 제조 공정을 얻음으로써, 종래의 메모리 회로 영역만을 가공하는 전용 포토마스크 공정 외에, 메모리 회로 영역만을 가공하는 전용 포토마스크 공정을 여분으로 더 추가하지 않고 제조할 수 있다. 도 5는 도 1의 A-A' 부분에서의 측단면 구성을 도시하고 있다. 이 경우, 우선 처음에, 도 5a에 도시한 바와 같이, 반도체 기판 S를 준비한 후, STI(Shallow Trench Isolation)법 등에 의해 절연 부재를 포함하는 소자 분리층(20)을 메모리 회로 영역 ER1 및 주변 회로 영역 ER2의 경계 등 그 밖의 소정 개소에 형성한다.
계속해서, 불순물 주입을 행하기 위해, 열산화법 등에 의해 반도체 기판 S의 표면에 희생 산화막(30a)을 형성한 후, 주변 회로 영역 ER2에, 예를 들어 이온 주입법에 의해 P형 불순물 또는 N형 불순물을 주입함으로써, P형의 로직 웰 W2 및 N형의 로직 웰 W3을 형성한다.
계속해서, 메모리 회로 영역 ER1의 가공 전용의 제1 포토마스크(도시하지 않음)를 사용하고, 포토리소그래피 기술 및 에칭 기술을 이용하여 레지스트를 패터닝하여, 도 5a와의 대응 부분에 동일 부호를 붙여 도시하는 도 5b와 같이, 메모리 회로 영역 ER1을 노출시키고, 또한 주변 회로 영역 ER2를 덮은 레지스트 Rm1을 형성한다.
계속해서, 패터닝된 레지스트 Rm1에 의해, 메모리 회로 영역 ER1에만 P형 불순물을 주입하여, 메모리 웰 W1을 형성한다. 또한, 메모리 회로 영역 ER1에 N형 불순물을 주입하여, 후에 형성되는 메모리 게이트 전극 G1a, G1b 및 측벽 스페이서(27a)(도 2)와 대향하는 기판 표면에 채널 형성층(도시하지 않음)을 형성한 후, 이 레지스트 Rm1을 그대로 사용하여, 메모리 회로 영역 ER1의 희생 산화막(30a)을 불산 등에 의해 제거한다(제1 포토마스크 가공 공정).
또한, 제1 포토마스크 가공 공정에 있어서, 반도체 기판 S로서, P형 기판을 사용한 경우에는, P형 불순물을 반도체 기판 S에 주입하여 메모리 웰 W1을 형성하는 공정을 생략할 수 있다.
계속해서, 레지스트 Rm1을 제거한 후, 도 5b와의 대응 부분에 동일 부호를 붙여 도시하는 도 5c와 같이, 메모리 회로 영역 ER1 및 주변 회로 영역 ER2의 전체면에, 각각 층 형상의 하부 게이트 절연막(23a), 전하 축적층 EC 및 상부 게이트 절연막(23b)을 순서대로 적층시킨 ONO막을 형성한 후, 후에 메모리 게이트 전극 G1a, G1b로 되는 메모리 게이트 전극용 도전층(35)을, 상부 게이트 절연막(23b) 상에 형성한다. 계속해서, 열산화법이나 CVD(Chemical Vapor Deposition)법 등에 의해 절연 부재로 이루어지는 보호 절연층(30b)을 메모리 게이트 전극용 도전층(35) 상에 형성한다.
계속해서, 메모리 회로 영역 ER1의 가공 전용의 제2 포토마스크(도시하지 않음)를 사용하고, 포토리소그래피 기술 및 에칭 기술을 이용하여 레지스트를 패터닝하여, 도 5c와의 대응 부분에 동일 부호를 붙여 도시하는 도 6a와 같이, 메모리 게이트 구조체(4a, 4b)의 형성 예정 위치에만 레지스트 Rm2를 형성하고, 당해 레지스트 Rm2를 사용하여 메모리 게이트 전극용 도전층(35)을 패터닝함으로써, 메모리 게이트 전극 G1a, G1b를 형성한다(제2 포토마스크 가공 공정).
계속해서, 레지스트 Rm2를 제거한 후, 도 6a와의 대응 부분에 동일 부호를 붙여 도시하는 도 6b와 같이, 메모리 게이트 전극 G1a, G1b의 형성 위치 이외에서 노출되어 있는 상부 게이트 절연막(23b) 및 전하 축적층 EC를 순서대로 제거(ON막을 제거)하여, 패터닝된 메모리 게이트 전극 G1a, G1b의 하부에, 동일하게 패터닝된 상부 게이트 절연막(23b) 및 전하 축적층 EC를 형성한다. 이에 의해, 하부 게이트 절연막(23a), 전하 축적층 EC, 상부 게이트 절연막(23b) 및 메모리 게이트 전극 G1a(G1b)의 순으로 적층된 메모리 게이트 구조체[4a(4b)]를 메모리 회로 영역 ER1에 형성한다(메모리 게이트 구조체 형성 공정).
계속해서, 도 6b와의 대응 부분에 동일 부호를 붙여 도시하는 도 6c와 같이, 메모리 회로 영역 ER1 및 주변 회로 영역 ER2의 전체면에 보호 절연막(30c)을 형성한다. 덧붙여서, 이 실시 형태에 있어서는, 1층의 보호 절연막(30c)을 전체면에 형성하는 경우에 대하여 설명하지만, 본 발명은 이것에 한하지 않고, 예를 들어 산화막계의 절연막과, 질화막계의 절연막을 순서대로 적층시킨 2층의 보호 절연막을 전체면에 형성하도록 해도 된다.
계속해서, 도 6c와의 대응 부분에 동일 부호를 붙여 도시하는 도 7a와 같이, 보호 절연막(30c)을 에치 백함으로써, 메모리 게이트 구조체(4a, 4b)의 주변을 덮는 측벽 스페이서(27a)를 형성한다(측벽 스페이서 형성 공정). 계속해서, 메모리 회로 영역 ER1의 가공 전용의 제3 포토마스크(도시하지 않음)를 사용하고, 포토리소그래피 기술 및 에칭 기술을 이용하여 레지스트를 패터닝하여, 도 7a와의 대응 부분에 동일 부호를 붙여 도시하는 도 7b와 같이, 주변 회로 영역 ER2의 전체면을 덮고, 메모리 회로 영역 ER1을 노출시킨 레지스트 Rm3을 형성한다.
계속해서, 이 레지스트 Rm3을 사용하여, 제1 선택 게이트 구조체(5a, 5b)(도 2)의 형성 예정 위치 및 제2 선택 게이트 구조체(6a, 6b)(도 2)의 형성 예정 위치로 되는 메모리 회로 영역 ER1에 불순물을 주입하여, 후에 형성되는 제1 선택 게이트 전극 G2a, G2b 및 제2 선택 게이트 전극 G3a, G3b와 대향하는 기판 표면에 채널 형성층(도시하지 않음)을 형성한다(제3 포토마스크 가공 공정).
계속해서, 레지스트 Rm3을 제거한 후, 주변 회로 영역 ER2의 희생 산화막(30a)을 불산 등에 의해 제거하고, 도 7b와의 대응 부분에 동일 부호를 붙여 도시하는 도 7c와 같이, 열산화법 등에 의해, 메모리 회로 영역 ER1의 제1 선택 게이트 전극 G2a, G2b(도 1) 및 제2 선택 게이트 전극 G3a, G3b(도 1)의 형성 예정 위치에, 게이트 절연막(25a, 25b)을 형성함과 함께, 주변 회로 영역 ER2의 로직 게이트 전극 G5, G6의 형성 예정 위치에도, 게이트 절연막(29a, 29b)을 형성한다.
계속해서, 메모리 회로 영역 ER1 및 주변 회로 영역 ER2의 전체면에, 폴리실리콘 등의 진성 반도체로 이루어지는 진성 반도체 가공층을 형성한 후, 메모리 회로 영역 ER1 및 주변 회로 영역 ER2의 소정 영역의 진성 반도체 가공층에 N형 불순물을 주입하여, 도 7c와의 대응 부분에 동일 부호를 붙여 도시하는 도 8a와 같이, 진성 반도체 가공층의 일부 영역에 N형의 도전층(37)을 형성한다. 이때, 예를 들어 포토마스크에 의해 패터닝된 레지스트에 의해, 주변 회로 영역 ER2에서 후에 형성되는 역전도층(38)의 형성 예정 위치와, 메모리 회로 영역 ER1에서 후에 형성되는 선택 게이트 전극 절단부(13, 14, 15, 16)의 형성 예정 위치에, 진성 반도체 가공층을 그대로 잔존시킨다.
계속해서, 예를 들어 포토마스크에 의해 패터닝된 레지스트에 의해, 주변 회로 영역 ER2에 형성하는 역전도층(38)의 형성 예정 위치와, 메모리 회로 영역 ER1에 형성되는 역도전형 전극 절단층 Rev의 형성 예정 위치에 P형 불순물을 주입하여, 주변 회로 영역 ER2에 역전도층(38)을 형성함과 함께, 메모리 회로 영역 ER1에 선택 게이트 전극 절단부(13, 14, 15, 16)의 각 역도전형 전극 절단층 Rev를 형성한다. 이때, 선택 게이트 전극 절단부(13, 14, 15, 16)의 진성 반도체층 I1, I2의 형성 예정 위치에만, 그대로 진성 반도체 가공층을 잔존시켜, 도 1의 B-B' 부분에서의 측단면 구성을 도시하는 도 8b와 같이, 역도전형 전극 절단층 Rev를 사이에 두고, 이격한 진성 반도체층 I1, I2를 형성한다.
이와 같이, 본 발명의 제조 방법에서는, 주변 회로 영역 ER2에 역전도층(38)을 형성할 때에, 선택 게이트 전극 절단부(13, 14, 15, 16)의 형성 예정 위치로 되는 메모리 회로 영역 ER1의 게이트 콘택트ㆍ절단 영역 ER12, ER13에도, 메모리 게이트 전극 G1b의 측벽의 측벽 스페이서를 따라서 역도전형 전극 절단층 Rev를 형성하고, 당해 메모리 게이트 전극 G1b의 측벽의 측벽 스페이서를 따라서 PIN 접합 구조를 형성하는 선택 게이트 전극 절단부(13, 14, 15, 16)를 형성할 수 있다.
덧붙여서, 이와 같이 불순물 주입할 때에 행해지는 포토마스크 공정은, 주변 회로 영역 ER2의 소정 영역에 특정한 불순물을 주입하기 위해 행해졌던 종래의 임플란테이션용 포토마스크 공정에 상당하고, 이 임플란테이션용 포토마스크 공정을 이용하여 메모리 회로 영역 ER1의 소정 영역에도 특정한 불순물을 주입하고 있기 때문에, 메모리 회로 영역 ER1의 가공 전용으로 사용하는 전용 포토마스크 공정에는 해당하지 않고, 메모리 회로 영역 ER1 및 주변 회로 영역 ER2를 가공하는 포토마스크 공정으로 될 수 있다.
계속해서, 다른 포토마스크(도시하지 않음)를 사용하고, 포토리소그래피 기술 및 에칭 기술을 이용하여 레지스트를 패터닝하고, 이 레지스트를 사용하여, 주변 회로 영역 ER2의 도전층(37) 및 역전도층(38)과, 메모리 회로 영역 ER1의 도전층(37), 진성 반도체층 I1, I2 및 역도전형 전극 절단층 Rev를 가공한다. 여기서, 도 9는 도 1에 도시한 완성 시의 반도체 집적 회로 장치(1)의 평면 레이아웃에 대하여, 포토마스크에 의해 패터닝한 레지스트 Rr1a, Rr1b를 중첩하였을 때의 개략도이다.
도 9에 도시한 바와 같이, 레지스트 Rr1a는, 주변 회로 영역 ER2에 있어서 로직 게이트 전극 G5, G6(도 1)이 형성되는 형성 예정 위치를 덮도록 형성되고, 한편, 레지스트 Rr1b는, 메모리 회로 영역 ER1의 게이트 콘택트ㆍ절단 영역 ER12, ER13에 있어서, 콘택트 형성 도전층(10a, 11a, 10b, 11b)이 형성되는 형성 예정 위치만을 덮도록 형성될 수 있다.
그리고, 이와 같이, 주변 회로 영역 ER2에서 로직 게이트 전극 G5, G6(도 1)의 형성 예정 위치를 레지스트 Rr1a로 덮고, 또한, 메모리 회로 영역 ER1의 게이트 콘택트ㆍ절단 영역 ER12, ER13에서 콘택트 형성 도전층(10a, 11a, 10b, 11b)의 형성 예정 위치를 레지스트 Rr1b로 덮은 상태에서, 메모리 회로 영역 ER1에 노출되어 있는 도전층(37), 진성 반도체층 I1, I2 및 역도전형 전극 절단층 Rev를 에치 백 함과 함께, 주변 회로 영역 ER2에 노출되어 있는 도전층(37) 및 역전도층(38)(도 8)도 에치 백한다.
이에 의해, 도 8a와의 대응 부분에 동일 부호를 붙여 도시하는 도 10a와 같이, 주변 회로 영역 ER2에서는, 외부에 노출된 도전층(37) 및 역전도층(38)이 제거되고, 레지스트 Rr1a에 덮인 도전층(37) 및 역전도층(38)만이 잔존한다. 이렇게 하여, 주변 회로 영역 ER2에는, 레지스트 Rr1a의 외곽 형상에 맞춘 로직 게이트 전극 G5, G6이 형성되어, 게이트 절연막(29a, 29b) 상에 로직 게이트 전극 G5, G6이 적층된 로직 게이트 구조체(7a, 7b)가 형성될 수 있다.
또한, 이것과 동시에, 메모리 회로 영역 ER1에서는, 노출되어 있는 도전층(37)이 에치 백되기 때문에, 메모리 게이트 구조체(4a, 4b)의 측벽의 측벽 스페이서(27a)를 따라서 사이드 월 형상의 제1 선택 게이트 전극 G2a, G2b 및 제2 선택 게이트 전극 G3a, G3b가 형성되고, 또한 이때, 진성 반도체층 I1, I2 및 역도전형 전극 절단층 Rev도 에치 백되기 때문에, 메모리 게이트 전극 G1a, G1b의 측벽의 측벽 스페이서(27a)를 따라서 사이드 월 형상의 선택 게이트 전극 절단부(13, 14, 15, 16)가 형성될 수 있다.
이것 외에, 이때, 메모리 회로 영역 ER1에서는, 레지스트 Rr1b(도 9)에 의해, 메모리 게이트 전극 G1a(G1b)의 일부 주변의 도전층(37)이 그대로 잔존하여, 제1 선택 게이트 전극 G2a(G2b) 및 제2 선택 게이트 전극 G3a(G3b)에 복수의 콘택트 형성 도전층[10a, 11a(10b, 11b)]이 형성된다.
또한, 이들 콘택트 형성 도전층(10a, 11a, 10b, 11b)은 모두 동일 구성을 갖고 있기 때문에, 도 9의 B-B' 부분에 형성된 콘택트 형성 도전층(11b)에 주목하여 이하 설명한다. 이 경우, 도 9의 B-B' 부분의 측단면 구성을 도시하는 도 10b와 같이, 콘택트 형성 도전층(11b)은, 소자 분리층(20) 상에 형성된 기대부(17a)와, 메모리 게이트 전극 G1b의 정상부의 일부에 올라탄 올라탐부(17b)가 일체 성형되어 있고, 소자 분리층(20)의 표면 형상에 대응한 평탄한 콘택트 설치면(17c)이 기대부(17a)에 형성될 수 있다.
이와 같이, 이 공정에서는, 메모리 회로 영역 ER1에 있는 도전층(37)을 가공하여, 메모리 회로 영역 ER1에 있어서, 메모리 게이트의 전극 G1a, G1b의 측벽의 측벽 스페이서(27a)를 따라서 사이드 월 형상으로 형성되는 제1 선택 게이트 전극 G2a(G2b) 및 제2 선택 게이트 전극 G3a(G3b) 외에, 복수의 콘택트 형성 도전층(10a, 11a, 10b, 11b)도 형성될 수 있다.
계속해서, 예를 들어 애싱에 의해 레지스트 Rr1b, Rr1b를 제거한 후, N형용 또는 P형용으로 패터닝된 레지스트를 사용하여 메모리 회로 영역 ER1이나 주변 회로 영역 ER2에, 이온 주입법 등에 의해 저농도의 N형 불순물이나, P형 불순물이 주입되어, 도 10a(또한, 도 10a에서는, 이 공정에서 제거되었을 것인 레지스트 Rr1a, Rr1b는 도시하고 있음)에 도시한 바와 같이, 외부에 노출되어 있는 메모리 웰 W1이나, 하나의 로직 웰 W2의 기판 표면에 N형의 익스텐션 영역 ETa가 형성되고, 동일하게 외부에 노출되어 있는 다른 로직 웰 W3의 기판 표면에 P형의 익스텐션 영역 ETb가 형성될 수 있다.
마지막으로, 이 레지스트를 제거한 후에, 사이드 월 SW를 형성하는 공정이나, 그 밖에, 이온 주입법 등에 의해 고농도의 N형 불순물이나 P형 불순물을 필요 개소에 주입하여 소스 영역 D1, D3 및 드레인 영역 D2를 형성하는 공정, 실리사이드 SC를 형성하는 공정, 절연층(21)이나 콘택트 C1, C2, C3, … 등을 형성하는 공정 등을 순차적으로 행함으로써, 도 1, 도 2, 도 3 및 도 4에 도시한 바와 같은 구성을 갖는 반도체 집적 회로 장치(1)를 제조할 수 있다.
(3) 작용 및 효과
이상과 같은 반도체 집적 회로 장치(1)의 제조 방법에서는, 측벽 스페이서(27a)로 덮여 있는 메모리 게이트 구조체(4a, 4b)가 형성된 메모리 회로 영역 ER1(도 7a)과, 주변 회로 영역 ER2에, 게이트 절연막(25a, 25b, 25c, 29a, 29b)을 형성한 후, 게이트 절연막(25a, 25b, 25c, 29a, 29b) 상에 도전층(37)을 형성한다(도 8a).
또한, 반도체 집적 회로 장치(1)의 제조 방법에서는, 주변 회로 영역 ER2에 도전층(37)과는 역도전형의 역전도층(38)을 형성함과 함께, 이격한 진성 반도체층 I1, I2 간에, 도전층(37)과는 역도전형의 역도전형 전극 절단층 Rev가 배치된 선택 게이트 전극 절단부(13, 14, 15, 16)를, 측벽 스페이서(27a)를 개재하여 메모리 게이트 구조체(4a, 4b)의 일부 측벽을 따라서 형성한다(도 8a 및 도 8b).
또한, 반도체 집적 회로 장치(1)의 제조 방법에서는, 포토마스크에 의해 패터닝된 레지스트 Rr1a, Rr1b를 사용하여, 주변 회로 영역 ER2의 도전층(37) 및 역전도층(38)과, 메모리 회로 영역 ER1의 도전층(37), 진성 반도체층 I1, I2 및 역도전형 전극 절단층 Rev를 에치 백한다. 이에 의해, 주변 회로 영역 ER2에는, 레지스트 Rr1a에 의해, 게이트 절연막(29a, 29b) 상에 도전층(37) 및 역전도층(38)이 그대로 잔존하여, 로직 게이트 전극 G5, G6이 형성된다.
또한, 이때, 메모리 회로 영역 ER1에는, 측벽 스페이서(27a)를 개재하여 메모리 게이트 전극 G1a, G1b의 일부 주변을 덮도록 레지스트 Rr1b에 의해 잔존시킨 복수의 콘택트 형성 도전층(10a, 11a, 10b, 11b)과, 하나의 콘택트 형성 도전층[10a(10b)]에 연속 형성되고, 또한 측벽 스페이서(27a)를 개재하여 메모리 게이트 구조체[4a(4b)]의 하나의 측벽을 따라서 사이드 월 형상으로 잔존한 제1 선택 게이트 전극 G2a(G2b)와, 다른 콘택트 형성 도전층[11a(11b)]에 연속 형성되며, 또한 측벽 스페이서(27a)를 개재하여 메모리 게이트 구조체[4a(4b)]의 다른 측벽을 따라서 사이드 월 형상으로 잔존한 제2 선택 게이트 전극 G3a(G3b)가 형성된다(도 10a 및 도 10b).
이들 제1 선택 게이트 전극 G2a(G2b) 및 제2 선택 게이트 전극 G3a(G3b)는 메모리 게이트 전극 G1a(G1b)를 주회하는 동일한 주회선 상에 배치되고, 또한 선택 게이트 전극 절단부[13, 14(15, 16)]에 의해 제1 선택 게이트 전극 G2a(G2b)와 제2 선택 게이트 전극 G3a(G3b) 사이에 PIN 접합 구조가 형성되고, 당해 선택 게이트 전극 절단부[13, 14(15, 16)]에 의해 전기적으로 분리되어 있다.
이렇게 하여, 본 발명에서는, 주변 회로 영역 ER2의 로직 게이트 전극 G5, G6을 형성하는 포토마스크 공정 시에, 메모리 회로 영역 ER1에서 전기적으로 분리된 제1 선택 게이트 전극 G2a, G2b 및 제2 선택 게이트 전극 G3a, G3b를 형성할 수 있기 때문에, 종래의 메모리 회로 영역만을 가공하는 전용 포토마스크 공정 외에, 메모리 회로 영역 ER1만을 가공하는 전용 포토마스크 공정을 여분으로 더 추가하지 않고, 독립하여 제어 가능한 제1 선택 게이트 전극 G2a, G2b 및 제2 선택 게이트 전극 G3a, G3b를 형성할 수 있어, 그만큼, 제조 비용을 저감할 수 있다.
또한, 이 반도체 집적 회로 장치(1)의 제조 방법에서는, 메모리 회로 영역 ER1의 가공 전용으로 사용하는 전용 포토마스크에 의해 레지스트를 패터닝하는 포토마스크 공정에 주목하면, (i) 메모리 회로 영역 ER1에서, 메모리 게이트 구조체(4a, 4b) 및 측벽 스페이서(27a)의 형성 예정 위치로 되는 기판 표면에 불순물 주입에 의해 채널 형성층을 형성하고, 메모리 회로 영역 ER1의 희생 산화막(30a)을 제거하는 제1 포토마스크 가공 공정(도 5b)과, (ii) 메모리 게이트 전극용 도전층(35)을 패터닝하여 메모리 게이트 전극 G1a, G1b를 형성하는 제2 포토마스크 가공 공정(도 6a)과, (iii) 제1 선택 게이트 전극 G2a, G2b 및 제2 선택 게이트 전극 G3a, G3b의 형성 예정 위치에 불순물 주입에 의해 채널 형성층을 형성하는 제3 포토마스크 가공 공정(도 7b)의 합계 3공정에 그칠 수 있다.
이렇게 하여, 반도체 집적 회로 장치(1)의 제조 방법에서는, 일반적인 주변 회로의 제조 프로세스에 대하여 포토마스크 3매분의 제조 프로세스를 추가하는 것만으로, 메모리 게이트 전극 G1a, G1b를 사이에 끼워 넣도록 배치한 제1 선택 게이트 전극 G2a, G2b 및 제2 선택 게이트 전극 G3a, G3b를 독립 제어할 수 있는 메모리 셀(3a, 3b, 3c, 3d, 3e, 3f)을 내장할 수 있어, 비용 저감을 도모할 수 있다.
(4) 제3 포토마스크 가공 공정을 생략한 다른 실시 형태에 의한 제조 방법
상술한 실시 형태에 있어서는, 메모리 회로 영역 ER1의 가공 전용으로 사용하는 전용의 포토마스크에 의해 레지스트를 패터닝하는 전용 포토마스크 공정에 주목하면, 제1 포토마스크 가공 공정, 제2 포토마스크 가공 공정 및 제3 포토마스크 가공 공정의 합계 3공정을 행하고 있지만, 본 발명은 이것에 한하지 않고, 제3 포토마스크 가공 공정에서의 불순물 주입을 행하지 않고 제1 포토마스크 가공 공정 및 제2 포토마스크 가공 공정의 합계 2공정으로 해도 된다.
즉, 제3 포토마스크 가공 공정에서의 불순물 주입을 행하지 않아도, 최종적으로 형성되는 제1 선택 게이트 구조체(5a, 5b) 및 제2 선택 게이트 구조체(6a, 6b)의 역치 전압(Vth)이 원하는 값으로 되는 경우에는, 제3 포토마스크 가공 공정을 행할 필요가 없어, 당해 제3 포토마스크 가공 공정을 생략할 수 있다.
실제상, 이와 같은 제3 포토마스크 가공 공정을 생략한 제조 방법에서는, 도 7a에 도시한 바와 같이, 메모리 게이트 구조체(4a, 4b)(도 6b)의 주변을 덮는 측벽 스페이서(27a)를 형성(측벽 스페이서 형성 공정)한 후, 주변 회로 영역 ER2의 희생 산화막(30a)을 불산 등에 의해 제거하고, 도 7c에 도시한 바와 같이, 열산화법 등에 의해, 메모리 회로 영역 ER1의 제1 선택 게이트 전극 G2a, G2b(도 1) 및 제2 선택 게이트 전극 G3a, G3b(도 1)의 형성 예정 위치에, 게이트 절연막(25a, 25b)을 형성함과 함께, 주변 회로 영역 ER2의 로직 게이트 전극 G5, G6(도 1)의 형성 예정 위치에도, 게이트 절연막(29a, 29b)을 형성한다. 그 후, 상술한 실시 형태의 제조 방법과 마찬가지로, 도 8∼도 10에 도시한 제조 공정을 거쳐, 도 1에 도시한 반도체 집적 회로 장치(1)를 제조할 수 있다.
제3 포토마스크 가공 공정을 생략한, 이 실시 형태에서는, 일반적인 주변 회로의 제조 프로세스에 대하여, 포토마스크 2매분의 제조 프로세스를 추가하는 것만으로, 메모리 게이트 전극 G1a, G1b를 사이에 끼워 넣도록 제1 선택 게이트 전극 G2a, G2b 및 제2 선택 게이트 전극 G3a, G3b가 배치되고, 또한 제1 선택 게이트 전극 G2a, G2b 및 제2 선택 게이트 전극 G3a, G3b를 독립 제어할 수 있는 메모리 셀(3a, 3b, 3c, 3d, 3e, 3f)을 내장할 수 있다. 따라서, 제3 포토마스크 가공 공정을 생략한 제조 방법에서는, 상술한 실시 형태에 의한 제조 방법에 비해 포토마스크를 줄일 수 있는 만큼, 비용 저감을 도모할 수 있다.
(5) 다른 실시 형태
또한, 본 발명은 본 실시 형태에 한정되는 것은 아니고, 본 발명의 요지의 범위 내에서 다양한 변형 실시가 가능하고, 예를 들어 메모리 셀(3a, 3b, 3c, 3d, 3e, 3f)의 수나, 주변 회로(18, 19)의 수, 콘택트 형성 도전층(10a, 11a, 10b, 11b)의 수, 선택 게이트 전극 절단부(13, 14, 15, 16)의 수 등은 다양한 수로 해도 되고, 또한, 도전층(37)이나, 역전도층(38), 메모리 웰 W1, 로직 웰 W2, W3의 도전형도 N형 또는 P형 중 어느 것이어도 된다.
또한, 상술한 실시 형태에 있어서는, 적어도 도전층과는 역도전형의 역도전형 전극 절단층, 또는 진성 반도체층을 가진 선택 게이트 전극 절단부를, 측벽 스페이서를 개재하여 메모리 게이트 구조체의 일부 측벽을 따라서 형성하는 전극 절단부 형성 공정으로서, 이격된 진성 반도체층 I1, I2 간에, 도전층(37)과는 역도전형의 역도전형 전극 절단층 Rev가 배치된 선택 게이트 전극 절단부[13, 14(15, 16)]를, 측벽 스페이서를 개재하여 메모리 게이트 구조체의 일부 측벽을 따라서 형성하여, 제1 선택 게이트 전극 G2a(G2b)와 제2 선택 게이트 전극 G3a(G3b) 사이에 PIN 접합 구조를 형성하도록 한 경우에 대하여 설명하였지만, 본 발명은 이것에 한하지 않고, 예를 들어 전극 절단부 형성 공정으로서, 진성 반도체층을 포함하는 선택 게이트 전극 절단부[13, 14(15, 16)]를, 측벽 스페이서를 개재하여 메모리 게이트 구조체의 일부 측벽을 따라서 형성하여, 제1 선택 게이트 전극 G2a(G2b)와 제2 선택 게이트 전극 G3a(G3b) 사이에 PIP 접합 구조 또는 NIN 접합 구조를 형성하여, 제1 선택 게이트 전극 G2a(G2b)와 제2 선택 게이트 전극 G3a(G3b)를 전기적으로 분리하도록 해도 된다.
또한, 그 밖의 전극 절단부 형성 공정으로서, 제1 선택 게이트 전극 G2a(G2b)와 제2 선택 게이트 전극 G3a(G3b)가 N형일 때에는, P형의 역도전형 전극 절단층으로 이루어지는 선택 게이트 전극 절단부[13, 14(15, 16)]를, 측벽 스페이서를 개재하여 메모리 게이트 구조체의 일부 측벽을 따라서 형성하여, 제1 선택 게이트 전극 G2a(G2b)와 제2 선택 게이트 전극 G3a(G3b) 사이에 NPN 접합 구조를 형성하여, 역방향 바이어스에 의해 제1 선택 게이트 전극 G2a(G2b)와 제2 선택 게이트 전극 G3a(G3b)를 전기적으로 분리하도록 해도 된다.
또한, 그 밖의 전극 절단부 형성 공정으로서, 또는 제1 선택 게이트 전극 G2a(G2b)와 제2 선택 게이트 전극 G3a(G3b)가 P형일 때에는, N형의 역도전형 전극 절단층으로 이루어지는 선택 게이트 전극 절단부[13, 14(15, 16)]를, 측벽 스페이서를 개재하여 메모리 게이트 구조체의 일부 측벽을 따라서 형성하여, 제1 선택 게이트 전극 G2a(G2b)와 제2 선택 게이트 전극 G3a(G3b) 사이에 PNP 접합 구조를 형성하여, 역방향 바이어스에 의해 제1 선택 게이트 전극 G2a(G2b)와 제2 선택 게이트 전극 G3a(G3b)를 전기적으로 분리하도록 해도 된다.
또한, 상술한 실시 형태에 있어서, 예를 들어 1열째의 콘택트 형성 도전층(10a, 11a)과 선택 게이트 전극 절단부(13, 14)는, 하나의 콘택트 형성 도전층(10a)에 연속 형성된 제1 선택 게이트 전극 G2a와, 다른 콘택트 형성 도전층(11a)에 연속 형성된 제2 선택 게이트 전극 G3a가 전기적으로 분리되어, 제1 선택 게이트 전극 G2a 및 제2 선택 게이트 전극 G3a가 독립하여 제어 가능하면, 다양한 위치에 형성하도록 해도 된다.
예를 들어, 도 1에 도시한 반도체 집적 회로 장치(1)의 메모리 회로 영역 ER1에서는, 하나의 게이트 콘택트ㆍ절단 영역 ER12에, 콘택트 형성 도전층(10a)과 선택 게이트 전극 절단부(13)를 1개씩 형성하고, 다른 게이트 콘택트ㆍ절단 영역 ER13에도, 콘택트 형성 도전층(11a)과 선택 게이트 전극 절단부(14)를 1개씩 형성하도록 한 경우에 대하여 설명하였지만, 본 발명은 이것에 한하지 않고, 하나의 게이트 콘택트ㆍ절단 영역 ER12에, 2개의 콘택트 형성 도전층(10a, 11a)을 형성하고, 이들 2개의 콘택트 형성 도전층(10a, 11a) 간에 1개의 선택 게이트 전극 절단부(13)를 배치하고, 또한 다른 게이트 콘택트ㆍ절단 영역 ER13에 1개의 선택 게이트 전극 절단부(14)를 형성할 수도 있다.
이 경우에도, 하나의 콘택트 형성 도전층(10a)에 연속 형성된 제1 선택 게이트 전극 G2a와, 다른 콘택트 형성 도전층(11a)에 연속 형성된 제2 선택 게이트 전극 G3a를 전기적으로 분리시킬 수 있어, 제1 선택 게이트 전극 G2a 및 제2 선택 게이트 전극 G3a가 독립하여 제어 가능해진다.
즉, 본 발명의 반도체 집적 회로 장치의 제조 방법에서는, 2개 이상의 콘택트 형성 도전층(10a, 11a, …)이 형성된 경우에도, 이들 콘택트 형성 도전층(10a, 11a, …)마다 연속 형성된 선택 게이트 전극이 서로 전기적으로 분리되는 위치에 선택 게이트 전극 절단부(13, 14, …)를 형성하면 된다.
덧붙여서, 상술한 실시 형태에 있어서의 주변 회로(18, 19)로서는, 메모리 셀(3a, 3b, 3c, 3d, 3e, 3f)과 동일 에어리어에 형성되는 센스 앰프나, 칼럼 디코더, 로우 디코더 등 그 밖의 다양한 주변 회로(직접 주변 회로) 외에, 메모리 셀(3a, 3b, 3c, 3d, 3e, 3f)과는 상이한 에어리어에 형성되는 CPU나, ASIC, 입출력 회로 등 그 밖의 다양한 주변 회로를 적용해도 된다.
1 : 반도체 집적 회로 장치
3a, 3b, 3c, 3d, 3e, 3f : 메모리 셀
4a, 4b : 메모리 게이트 구조체
5a, 5b : 제1 선택 게이트 구조체
6a, 6b : 제2 선택 게이트 구조체
13, 14, 15, 16 : 선택 게이트 전극 절단부
G1a, G1b : 메모리 게이트 전극
G2a, G2b : 제1 선택 게이트 전극
G3a, G3b : 제2 선택 게이트 전극
EC : 전하 축적층
23a : 하부 게이트 절연막
23b : 상부 게이트 절연막
I1, I2 : 진성 반도체층
Rev : 역도전형 전극 절단층
Rr1a, Rr1b : 레지스트

Claims (5)

  1. 제1 선택 게이트 전극을 가진 제1 선택 게이트 구조체와, 제2 선택 게이트 전극을 가진 제2 선택 게이트 구조체 사이에 측벽 스페이서를 개재하여 메모리 게이트 구조체가 배치된 메모리 셀이 형성되는 메모리 회로 영역과,
    주변 회로의 로직 게이트 구조체가 형성되는 주변 회로 영역을 구비한 반도체 집적 회로 장치의 제조 방법으로서,
    하부 게이트 절연막, 전하 축적층, 상부 게이트 절연막, 및 메모리 게이트 전극의 순으로 적층된 상기 메모리 게이트 구조체를, 상기 메모리 회로 영역에 형성한 후, 상기 메모리 게이트 구조체를 덮도록 상기 측벽 스페이서를 형성하는 측벽 스페이서 형성 공정과,
    상기 메모리 게이트 구조체가 형성된 상기 메모리 회로 영역과, 상기 주변 회로 영역에, 게이트 절연막을 형성한 후, 그 게이트 절연막 상에 N형 또는 P형의 도전층을 형성하는 도전층 형성 공정과,
    상기 주변 회로 영역에 상기 도전층과는 역도전형의 역전도층을 형성함과 함께, 적어도 상기 도전층과는 역도전형의 역도전형 전극 절단층, 또는 진성 반도체층을 가진 선택 게이트 전극 절단부를, 상기 측벽 스페이서를 개재하여 상기 메모리 게이트 전극의 일부 측벽을 따라서 형성하는 전극 절단부 형성 공정과,
    포토마스크에 의해 패터닝된 레지스트를 사용하여 상기 주변 회로 영역 및 상기 메모리 회로 영역의 각 상기 도전층 및 상기 역전도층을 에치 백함으로써, 상기 주변 회로 영역에는, 상기 게이트 절연막 상에 상기 레지스트에 의해 상기 도전층 및 상기 역전도층을 잔존시켜 상기 로직 게이트 구조체의 로직 게이트 전극을 형성하고, 상기 메모리 회로 영역에는, 상기 측벽 스페이서를 개재하여 상기 메모리 게이트 전극의 하나의 측벽을 따라서 사이드 월 형상으로 잔존한 제1 선택 게이트 전극과, 상기 측벽 스페이서를 개재하여 상기 메모리 게이트 전극의 다른 측벽을 따라서 사이드 월 형상으로 잔존한 제2 선택 게이트 전극을 형성하는 게이트 전극 형성 공정을 구비하고,
    상기 제1 선택 게이트 전극 및 상기 제2 선택 게이트 전극은, 상기 선택 게이트 전극 절단부에 의해 상기 제1 선택 게이트 전극과 상기 제2 선택 게이트 전극 사이에, PIN 접합 구조, NIN 접합 구조, PIP 접합 구조, NPN 접합 구조, 또는 PNP 접합 구조가 형성되어 전기적으로 분리되어 있는 것을 특징으로 하는 반도체 집적 회로 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 측벽 스페이서 형성 공정 전에는,
    상기 메모리 회로 영역의 가공 전용의 제1 포토마스크를 사용하여 패터닝된 레지스트에 의해, 상기 메모리 회로 영역의 상기 메모리 게이트 구조체의 형성 예정 영역에 불순물을 주입하고, 그 메모리 게이트 구조체와 대향한 기판 표면에 채널 형성층을 형성하는 제1 포토마스크 가공 공정을 구비하고,
    상기 측벽 스페이서 형성 공정은,
    상기 상부 게이트 절연막의 전체면에 메모리 게이트 전극용 도전층을 형성한 후, 상기 메모리 회로 영역의 가공 전용의 제2 포토마스크를 사용하여 패터닝한 레지스트에 의해 상기 메모리 게이트 전극용 도전층을 패터닝함으로써, 상기 메모리 게이트 전극을 형성하는 제2 포토마스크 가공 공정을 구비하고 있고,
    상기 메모리 회로 영역의 상기 메모리 셀을 형성하기 위해 전용의 포토마스크를 사용한 전용 포토마스크 공정이, 상기 제1 포토마스크 가공 공정 및 상기 제2 포토마스크 가공 공정의 합계 2공정인 것을 특징으로 하는 반도체 집적 회로 장치의 제조 방법.
  3. 제2항에 있어서,
    상기 측벽 스페이서 형성 공정은,
    상기 메모리 회로 영역의 가공 전용의 제3 포토마스크를 사용하여 패터닝된 레지스트에 의해, 상기 메모리 회로 영역의 상기 제1 선택 게이트 전극 및 상기 제2 선택 게이트 전극의 각 형성 예정 영역에 불순물을 주입하여, 상기 제1 선택 게이트 전극 및 상기 제2 선택 게이트 전극과 대향한 기판 표면에 채널 형성층을 형성하는 제3 포토마스크 가공 공정을, 상기 제2 포토마스크 가공 공정 후에 구비하고 있고,
    상기 메모리 회로 영역의 상기 메모리 셀을 형성하기 위해 전용의 포토마스크를 사용한 전용 포토마스크 공정이, 상기 제1 포토마스크 가공 공정, 상기 제2 포토마스크 가공 공정, 및 상기 제3 포토마스크 가공 공정의 합계 3공정인 것을 특징으로 하는 반도체 집적 회로 장치의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 게이트 전극 형성 공정에서 형성되는 상기 제1 선택 게이트 전극에는 제1 선택 게이트선이 접속되고,
    상기 게이트 전극 형성 공정에서 형성되는 상기 제2 선택 게이트 전극에는, 상기 제1 선택 게이트선과는 상이한 다른 제2 선택 게이트선이 접속되고,
    상기 메모리 게이트 전극에는 메모리 게이트선이 접속되는 것을 특징으로 하는 반도체 집적 회로 장치의 제조 방법.
  5. 제1 선택 게이트 전극을 가진 제1 선택 게이트 구조체와, 제2 선택 게이트 전극을 가진 제2 선택 게이트 구조체 사이에 측벽 스페이서를 개재하여 메모리 게이트 구조체가 배치된 메모리 셀이 형성되어 있는 메모리 회로 영역과,
    주변 회로의 로직 게이트 구조체가 형성되어 있는 주변 회로 영역을 구비하고 있고,
    상기 로직 게이트 구조체는, 상기 제1 선택 게이트 전극 및 상기 제2 선택 게이트 전극과 동일한 도전층 또는 역전도층으로 형성된 로직 게이트 전극이 게이트 절연막 상에 형성된 구성을 갖고,
    상기 메모리 게이트 구조체는, 하부 게이트 절연막, 전하 축적층, 상부 게이트 절연막, 및 메모리 게이트 전극의 순으로 적층된 구성을 갖고,
    상기 제1 선택 게이트 전극 및 상기 제2 선택 게이트 전극은, 상기 메모리 게이트 전극의 측벽의 상기 측벽 스페이서를 따라서 사이드 월 형상으로 형성되고, 또한 상기 메모리 게이트 전극을 주회하는 동일한 주회선 상에 배치되어 있고, 상기 제1 선택 게이트 전극과 상기 제2 선택 게이트 전극 사이에, PIN 접합 구조, NIN 접합 구조, PIP 접합 구조, NPN 접합 구조, 또는 PNP 접합 구조를 형성하는 복수의 선택 게이트 전극 절단부에 의해, 전기적으로 분리되어 있는 것을 특징으로 하는 반도체 집적 회로 장치.
KR1020177012771A 2014-10-15 2015-10-06 반도체 집적 회로 장치의 제조 방법 및 반도체 집적 회로 장치 KR101815431B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014211097 2014-10-15
JPJP-P-2014-211097 2014-10-15
PCT/JP2015/078335 WO2016060013A1 (ja) 2014-10-15 2015-10-06 半導体集積回路装置の製造方法、および半導体集積回路装置

Publications (2)

Publication Number Publication Date
KR20170070141A true KR20170070141A (ko) 2017-06-21
KR101815431B1 KR101815431B1 (ko) 2018-01-04

Family

ID=55746560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177012771A KR101815431B1 (ko) 2014-10-15 2015-10-06 반도체 집적 회로 장치의 제조 방법 및 반도체 집적 회로 장치

Country Status (8)

Country Link
EP (1) EP3208831B1 (ko)
JP (1) JP5905654B1 (ko)
KR (1) KR101815431B1 (ko)
CN (1) CN106796940B (ko)
IL (1) IL251713B (ko)
SG (1) SG11201703059VA (ko)
TW (1) TWI597802B (ko)
WO (1) WO2016060013A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021027205A (ja) * 2019-08-06 2021-02-22 キオクシア株式会社 半導体記憶装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4058232B2 (ja) * 2000-11-29 2008-03-05 株式会社ルネサステクノロジ 半導体装置及びｉｃカード
JP2005142354A (ja) * 2003-11-06 2005-06-02 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置及びその駆動方法及びその製造方法
KR20100080240A (ko) * 2008-12-31 2010-07-08 주식회사 동부하이텍 플래시메모리 소자 및 그 제조 방법
KR20100080190A (ko) * 2008-12-31 2010-07-08 주식회사 동부하이텍 플래시메모리 소자 및 그 제조 방법
KR20100080244A (ko) * 2008-12-31 2010-07-08 주식회사 동부하이텍 플래시메모리 소자 및 그 제조방법
KR20100080241A (ko) * 2008-12-31 2010-07-08 주식회사 동부하이텍 플래시메모리 소자의 제조 방법
CN102203922A (zh) * 2009-01-20 2011-09-28 夏普株式会社 薄膜二极管及其制造方法

Also Published As

Publication number Publication date
WO2016060013A1 (ja) 2016-04-21
EP3208831B1 (en) 2021-07-07
IL251713B (en) 2018-04-30
CN106796940A (zh) 2017-05-31
JPWO2016060013A1 (ja) 2017-04-27
EP3208831A1 (en) 2017-08-23
EP3208831A4 (en) 2017-11-08
JP5905654B1 (ja) 2016-04-20
KR101815431B1 (ko) 2018-01-04
CN106796940B (zh) 2018-10-23
IL251713A0 (en) 2017-06-29
SG11201703059VA (en) 2017-05-30
TW201622067A (zh) 2016-06-16
TWI597802B (zh) 2017-09-01

Similar Documents

Publication Publication Date Title
US8124976B2 (en) Semiconductor device and method of manufacturing the same
KR101173452B1 (ko) 반도체 장치
US10424577B2 (en) Semiconductor devices
US10090325B1 (en) Circuit cells having separated gate electrodes
TWI610371B (zh) 半導體積體電路裝置之製造方法、及半導體積體電路裝置
WO2014181819A1 (ja) 半導体装置
KR101824376B1 (ko) 반도체 장치 및 그 제조 방법
KR101815431B1 (ko) 반도체 집적 회로 장치의 제조 방법 및 반도체 집적 회로 장치
KR101851911B1 (ko) 반도체 집적 회로 장치의 제조 방법 및 반도체 집적 회로 장치
JP2021048323A (ja) 半導体装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant