KR20170063484A - 멀티 하전 입자빔의 블랭킹 장치, 멀티 하전 입자빔 묘화 장치, 및 멀티 하전 입자빔의 불량빔 차폐 방법 - Google Patents

멀티 하전 입자빔의 블랭킹 장치, 멀티 하전 입자빔 묘화 장치, 및 멀티 하전 입자빔의 불량빔 차폐 방법 Download PDF

Info

Publication number
KR20170063484A
KR20170063484A KR1020170065243A KR20170065243A KR20170063484A KR 20170063484 A KR20170063484 A KR 20170063484A KR 1020170065243 A KR1020170065243 A KR 1020170065243A KR 20170065243 A KR20170065243 A KR 20170065243A KR 20170063484 A KR20170063484 A KR 20170063484A
Authority
KR
South Korea
Prior art keywords
potential
electrode
control
blanking
group
Prior art date
Application number
KR1020170065243A
Other languages
English (en)
Other versions
KR101934320B1 (ko
Inventor
히로시 야마시타
료이치 요시카와
카즈히로 치바
히로시 마츠모토
Original Assignee
가부시키가이샤 뉴플레어 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 뉴플레어 테크놀로지 filed Critical 가부시키가이샤 뉴플레어 테크놀로지
Publication of KR20170063484A publication Critical patent/KR20170063484A/ko
Application granted granted Critical
Publication of KR101934320B1 publication Critical patent/KR101934320B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/04—Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement or ion-optical arrangement
    • H01J37/045—Beam blanking or chopping, i.e. arrangements for momentarily interrupting exposure to the discharge
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • G03F7/2059—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam
    • G03F7/2065—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam using corpuscular radiation other than electron beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/04—Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement or ion-optical arrangement
    • H01J37/147—Arrangements for directing or deflecting the discharge along a desired path
    • H01J37/1471—Arrangements for directing or deflecting the discharge along a desired path for centering, aligning or positioning of ray or beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/20—Means for supporting or positioning the object or the material; Means for adjusting diaphragms or lenses associated with the support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/302—Controlling tubes by external information, e.g. programme control
    • H01J37/3023—Programme control
    • H01J37/3026—Patterning strategy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
    • H01J37/3177—Multi-beam, e.g. fly's eye, comb probe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/04—Means for controlling the discharge
    • H01J2237/043—Beam blanking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/04—Means for controlling the discharge
    • H01J2237/043—Beam blanking
    • H01J2237/0435—Multi-aperture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/202—Movement
    • H01J2237/20292—Means for position and/or orientation registration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/304—Controlling tubes
    • H01J2237/30472—Controlling the beam
    • H01J2237/30483—Scanning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3175—Lithography

Landscapes

  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electron Beam Exposure (AREA)

Abstract

본 발명의 일태양의 멀티 하전 입자빔의 블랭킹 장치는, 제1 전극과, 제1 전극에, 멀티 하전 입자빔 중의 대응빔을 빔 ON과 빔 OFF의 상태로 전환하기 위한 블랭킹 제어용의 상이한 2 개의 전위를 선택적으로 인가하는 제1 전위 인가부와, 제1 전극과 조가 되어 대응빔의 블랭킹 편향을 행하는, 그라운드 접속된 제2 전극을 각각 가지고, 어레이 배치되어, 멀티 하전 입자빔의 대응빔의 블랭킹 제어를 행하는 복수의 개별 블랭킹 기구와, 복수의 개별 블랭킹 기구의 제2 전극의 전위를 그라운드 전위로부터 변경하는 적어도 1 개의 전위 변경부를 구비하고, 전위 변경부는, 복수의 개별 블랭킹 기구의 적어도 1 개의 제1 전극의 전위가 그라운드 전위로 고정된 경우에, 그라운드 전위로 고정된 제1 전극에 대응하는 제2 전극의 전위를 그라운드 전위로부터 변경하는 것을 특징으로 한다.

Description

멀티 하전 입자빔의 블랭킹 장치, 멀티 하전 입자빔 묘화 장치, 및 멀티 하전 입자빔의 불량빔 차폐 방법{BLANKING DEVICE OF MULTI CHARGED PARTICLE BEAM, MULTI CHARGED PARTICLE BEAM DRAWING DEVICE AND POOR BEAM SHIELDING METHOD OF MULTI PARTICLE BEAM}
본 발명은, 멀티 하전 입자빔의 블랭킹 장치, 멀티 하전 입자빔 묘화 장치, 및 멀티 하전 입자빔의 불량빔 차폐 방법에 관한 것으로, 예를 들면 멀티빔 묘화에 있어서의 블랭킹 장치 및 이러한 장치를 이용한 불량빔 차폐 방법에 관한 것이다.
반도체 디바이스의 미세화의 진전을 담당하는 리소그래피 기술은 반도체 제조 프로세스 중에서도 유일 패턴을 생성하는 매우 중요한 프로세스이다. 최근, LSI의 고집적화에 수반하여, 반도체 디바이스에 요구되는 회로 선폭은 해마다 미세화되고 있다. 여기서, 전자빔 묘화 기술은 본질적으로 뛰어난 해상성을 가지고 있고, 마스크 블랭크스에 전자빔을 사용하여 마스크 패턴을 묘화하는 것이 행해지고 있다.
예를 들면, 멀티빔을 사용한 묘화 장치가 있다. 1 개의 전자빔으로 묘화할 경우에 비해, 멀티빔을 이용함으로써 한 번에 많은 빔을 조사할 수 있으므로 스루풋을 큰 폭으로 향상시킬 수 있다. 이러한 멀티빔 방식의 묘화 장치에서는, 예를 들면 전자총으로부터 방출된 전자빔을 복수의 홀을 가진 마스크에 통과시켜 멀티빔을 형성하고, 각각 블랭킹 제어되고, 차폐되지 않았던 각 빔이 광학계로 축소되고, 마스크상이 축소되어, 편향기로 편향되어 시료 상의 원하는 위치에 조사된다.
여기서 멀티빔 묘화에서는, 개개의 빔의 조사량을 조사 시간에 따라 개별로 제어한다. 이러한 각 빔의 조사량을 고정밀도로 제어하기 위해서는, 빔의 ON / OFF를 행하는 블랭킹 제어를 고속으로 행할 필요가 있다. 멀티빔 방식의 묘화 장치에서는, 멀티빔의 각 블랭커를 배치한 블랭킹 플레이트에 각 빔용의 블랭킹 제어 회로를 탑재한다.
여기서 멀티빔의 각 블랭커는, 대향하는 2 개의 전극에 의해 구성되며, 일방의 제어용 전극에 블랭킹 제어용의 전압이 인가되고, 타방의 대향 전극은 그라운드 접속되어 있다. 블랭킹 제어는, 그라운드 접속된 대향 전극에 대하여, 제어용 전극에 양전위가 인가됨으로써 빔을 제어용 전극측에 편향하여 블랭킹 애퍼처 부재의 제한 개구를 통과시키지 않도록 함으로써 빔 OFF 상태를 형성한다. 예를 들면, n × n 개의 빔에 의해 멀티빔이 구성되는 경우, n × n 개의 전극의 조와 그 제어 회로가 블랭킹 장치에 어레이 배치되게 된다. 예를 들면, 512 × 512 개의 전극의 조와 그 제어 회로가 어레이 배치된 블랭킹 장치에 있어서, 전극의 조와 그 제어 회로에 의한 구성의 불량률이 0.04% 정도 존재한다는 보고가 이루어져 있다. 불량의 하나로서, 어떠한 이상에 의해 제어용 전극의 전위가 그라운드 전위로 고정되는 경우가 있다. 이러한 경우, 대향 전극의 전위는 그라운드 전위이기 때문에 양 전극 간에 전계가 발생하지 않으므로 빔이 편향되지 않아 빔 OFF 제어를 할 수 없고, 빔 ON으로 고정된 채 제어 불능으로 제한 개구를 통과한다. 이러한 불필요한 빔이 시료 상에 조사됨으로써 묘화 불량이 발생하는 것과 같은 문제가 있었다. 이러한 전극의 조와 그 제어 회로에 의한 구성의 불량은, 제조 단계에서 발생하는 경우 외에, 묘화 장치에의 탑재 후의 사용 중 고장에 의해 발생할 가능성도 높다. 종래, 실제로 묘화 장치에 탑재하여, 멀티빔의 각 빔을 조사해 보지 않으면 빔의 제어 상태를 확인하는 것이 곤란했다. 제조 단계에서 불량이 발생한 경우에는 제조 후의 검사로 검출 가능하지만, 묘화 처리에 사용 중인 단계에서 빔 ON으로 고정되는 불량이 발생한 경우에는, 그 이후 이러한 블랭킹 장치는 사용할 수 없게 된다.
종래, 이러한 불량에 의해 빔 ON으로 고정된 불량빔을 포함하는 빔군이 시료에 조사되기 전에 이러한 빔군의 바로 아래에 가동식의 차폐 부재를 이동시켜 강제적으로 차폐하는 것과 같은 방법도 검토되고 있다(예를 들면, 일본공개특허공보 2013-128031호 참조).
본 발명의 실시 형태는, 블랭킹 제어 불능인 빔 ON 고정의 불량빔을 형성하지 않도록 제어 가능한 멀티 하전 입자빔의 블랭킹 장치, 멀티 하전 입자빔 묘화 장치, 및 멀티 하전 입자빔의 불량빔 차폐 방법을 제공한다.
본 발명의 일태양의 멀티 하전 입자빔의 블랭킹 장치는,
제1 전극과,
제1 전극에, 멀티 하전 입자빔 중의 대응빔을 빔 ON과 빔 OFF의 상태로 전환하기 위한 블랭킹 제어용의 상이한 2 개의 전위를 선택적으로 인가하는 제1 전위 인가부와,
제1 전극과 조가 되어 대응빔의 블랭킹 편향을 행하는, 그라운드 접속된 제2 전극,
을 각각 가지고, 어레이 배치되어, 멀티 하전 입자빔의 대응빔의 블랭킹 제어를 행하는 복수의 개별 블랭킹 기구와,
복수의 개별 블랭킹 기구의 제2 전극의 전위를 그라운드 전위로부터 변경하는 적어도 1 개의 전위 변경부,
를 구비하고,
전위 변경부는, 복수의 개별 블랭킹 기구의 적어도 1 개의 제1 전극의 전위가 그라운드 전위로 고정된 경우에, 그라운드 전위로 고정된 제1 전극에 대응하는 제2 전극의 전위를 그라운드 전위로부터 변경하는 것을 특징으로 한다.
본 발명의 일태양의 멀티 하전 입자빔 묘화 장치는,
시료를 재치(載置)하는, 연속 이동 가능한 스테이지와,
하전 입자빔을 방출하는 방출부와,
복수의 개구부가 형성되고, 복수의 개구부 전체가 포함되는 영역에 하전 입자빔의 조사를 받고, 복수의 개구부를 하전 입자빔의 일부가 각각 통과함으로써, 멀티빔을 형성하는 애퍼처 부재와,
애퍼처 부재의 복수의 개구부를 통과한 멀티빔 중, 각각 대응하는 빔의 블랭킹 편향을 행하는, 상술한 멀티 하전 입자빔의 블랭킹 장치와,
블랭킹 장치에 의해 빔 OFF의 상태가 되도록 편향된 각 빔을 차폐하는 블랭킹 애퍼처 부재,
를 구비한 것을 특징으로 한다.
본 발명의 일태양의 멀티 하전 입자빔의 불량빔 차폐 방법은,
제1 전극에, 멀티 하전 입자빔 중의 대응빔을 빔 ON과 빔 OFF의 상태로 전환하기 위한 블랭킹 제어용의 상이한 2 개의 전위를 선택적으로 인가하여,
제1 전극의 전위가 그라운드 전위로 고정된 경우에, 제1 전극과 조가 되어 대응빔의 블랭킹 편향을 행하는 그라운드 접속된 제2 전극의 전위를 그라운드 전위로부터 변경하고,
제2 전극에 의해 편향된 대응빔을 블랭킹 애퍼처 부재로 차폐하는 것을 특징으로 한다.
도 1은, 실시 형태 1에 있어서의 묘화 장치의 구성을 나타내는 개념도이다.
도 2(a)와 도 2(b)는, 실시 형태 1에 있어서의 애퍼처 부재의 구성을 나타내는 개념도이다.
도 3은, 실시 형태 1에 있어서의 블랭킹 플레이트의 구성을 나타내는 단면도이다.
도 4는, 실시 형태 1에 있어서의 블랭킹 플레이트의 멤브레인 영역 내의 구성의 일부를 나타내는 상면 개념도이다.
도 5는, 실시 형태 1에 있어서의 묘화 동작의 일례를 설명하기 위한 개념도이다.
도 6은, 실시 형태 1의 비교예가 되는 개별 블랭킹 기구의 일례를 나타내는 도면이다.
도 7은, 실시 형태 1에 있어서의 개별 블랭킹 기구의 일례를 나타내는 도면이다.
도 8은, 실시 형태 1에 있어서의 복수의 개별 블랭킹 기구에 1 개의 캔슬 회로가 배치된 구성의 일례를 나타내는 도면이다.
도 9(a)와 도 9(b)는, 실시 형태 1에 있어서의 그룹화의 방법의 일례를 나타내는 도면이다.
도 10은, 실시 형태 1에 있어서의 그룹화의 방법의 다른 일례를 나타내는 도면이다.
도 11은, 실시 형태 1에 있어서의 그룹화의 방법의 다른 일례를 나타내는 도면이다.
도 12(a) 내지 도 12(c)는, 실시 형태 1에 있어서의 다중 노광의 일례를 설명하기 위한 도면이다.
도 13(a) 내지 도 13(c)는, 실시 형태 1에 있어서의 다중 노광의 다른 일례를 설명하기 위한 도면이다.
도 14(a) 내지 도 14(c)는, 실시 형태 1에 있어서의 다중 노광의 다른 일례를 설명하기 위한 도면이다.
도 15(a) 내지 도 15(c)는, 실시 형태 1에 있어서의 다중 노광의 다른 일례를 설명하기 위한 도면이다.
도 16은, 실시 형태 2에 있어서의 개별 블랭킹 기구의 일례를 나타내는 도면이다.
도 17은, 실시 형태 2에 있어서의 복수의 개별 블랭킹 기구에 1 개의 캔슬 회로가 배치된 구성의 일례를 나타내는 도면이다.
도 18은, 실시 형태 2에 있어서의 복수의 개별 블랭킹 기구에 1 개의 캔슬 회로가 배치된 구성의 사용 상태의 일례를 나타내는 도면이다.
도 19는, 실시 형태 3에 있어서의 개별 블랭킹 기구의 일례를 나타내는 도면이다.
도 20은, 실시 형태 4에 있어서의 개별 블랭킹 기구의 일례를 나타내는 도면이다.
도 21은, 실시 형태 4에 있어서의 복수의 개별 블랭킹 기구에 1 개의 캔슬 회로가 배치된 구성의 일례를 나타내는 도면이다.
도 22는, 실시 형태 5에 있어서의 개별 블랭킹 기구의 일례를 나타내는 도면이다.
도 23은, 실시 형태 5에 있어서의 복수의 개별 블랭킹 기구에 1 개의 캔슬 회로가 배치된 구성의 일례를 나타내는 도면이다.
도 24는, 실시 형태 6에 있어서의 개별 블랭킹 기구의 일례를 나타내는 도면이다.
도 25는, 실시 형태 6에 있어서의 복수의 개별 블랭킹 기구에 1 개의 캔슬 회로가 배치된 구성의 일례를 나타내는 도면이다.
도 26은, 실시 형태 7에 있어서의 개별 블랭킹 기구의 일례를 나타내는 도면이다.
도 27은, 실시 형태 7에 있어서의 복수의 개별 블랭킹 기구에 1 개의 캔슬 회로가 배치된 구성의 일례를 나타내는 도면이다.
도 28은, 실시 형태 8에 있어서의 개별 블랭킹 기구의 일례를 나타내는 도면이다.
이하, 실시 형태에서는, 멀티빔 중 블랭킹 제어 불능인 빔 ON 고정의 불량빔을 형성하지 않도록 제어 가능한 블랭킹 장치, 차폐 방법, 및 이러한 블랭킹 장치를 이용한 묘화 장치에 대하여 설명한다.
이하, 실시 형태에서는, 하전 입자빔의 일례로서 전자빔을 이용한 구성에 대하여 설명한다. 단, 하전 입자빔은 전자빔에 한정되는 것이 아니고, 이온빔 등의 하전 입자를 이용한 빔이어도 상관없다.
실시 형태 1.
도 1은, 실시 형태 1에 있어서의 묘화 장치의 구성을 나타내는 개념도이다. 도 1에 있어서, 묘화 장치(100)는 묘화부(150)와 제어부(160)를 구비하고 있다. 묘화 장치(100)는 멀티 하전 입자빔 묘화 장치의 일례이다. 묘화부(150)는 전자 경통(102)과 묘화실(103)을 구비하고 있다. 전자 경통(102) 내에는, 전자총(201), 조명 렌즈(202), 애퍼처 부재(203), 블랭킹 플레이트(204), 축소 렌즈(205), 제한 애퍼처 부재(206), 대물 렌즈(207), 및 편향기(208)가 배치되어 있다. 묘화실(103) 내에는 XY 스테이지(105)가 배치된다. XY 스테이지(105) 상에는 패러데이 컵(106)이 배치된다. 또한 XY 스테이지(105) 상에는, 묘화 시에는 묘화 대상 기판이 되는 마스크 블랭크스 등의 시료(101)가 배치된다. 시료(101)에는, 반도체 장치를 제조할 때의 노광용 마스크, 혹은 반도체 장치가 제조되는 반도체 기판(실리콘 웨이퍼) 등이 포함된다. XY 스테이지(105) 상에는, 또한 XY 스테이지(105)의 위치 측정용의 미러(210)가 배치된다.
제어부(160)는, 제어 계산기(110), 메모리(112), 편향 제어 회로(130), 스테이지 위치 검출기(139) 및 자기 디스크 장치 등의 기억 장치(140, 142)를 가지고 있다. 제어 계산기(110), 메모리(112), 편향 제어 회로(130), 스테이지 위치 검출기(139) 및 기억 장치(140, 142)는, 도시하지 않은 버스를 개재하여 서로 접속되어 있다. 기억 장치(140)(기억부)에는, 묘화 데이터가 외부로부터 입력되어 저장되어 있다.
제어 계산기(110) 내에는, 측정부(50), 판정부(52), 캔슬 회로 제어부(54), 조정부(55), 데이터 처리부(56), 및 묘화 제어부(58)가 배치되어 있다. 측정부(50), 판정부(52), 캔슬 회로 제어부(54), 조정부(55), 데이터 처리부(56), 및 묘화 제어부(58)와 같은 각 기능은, 전기 회로 등의 하드웨어로 구성되어도 되고, 이들의 기능을 실행하는 프로그램 등의 소프트웨어로 구성되어도 된다. 혹은, 하드웨어와 소프트웨어의 조합에 의해 구성되어도 된다. 측정부(50), 판정부(52), 캔슬 회로 제어부(54), 조정부(55), 데이터 처리부(56), 및 묘화 제어부(58)에 입출력되는 정보 및 연산 중의 정보는 메모리(112)에 그때마다 저장된다.
여기서 도 1에서는, 실시 형태 1을 설명함에 있어서 필요한 구성을 기재하고 있다. 묘화 장치(100)에 있어, 통상, 필요한 그 외의 구성을 구비하고 있어도 상관없다.
도 2(a)와 도 2(b)는, 실시 형태 1에 있어서의 애퍼처 부재의 구성을 나타내는 개념도이다. 도 2(a)에 있어서, 애퍼처 부재(203)에는, 종(y 방향) m 열 × 횡(x 방향) n 열(m, n ≥ 2)의 홀(개구부)(22)이 소정의 배열 피치로 매트릭스 형상으로 형성되어 있다. 도 2(a)에서는, 예를 들면 512 × 8 열의 홀(22)이 형성된다. 각 홀(22)은, 모두 동일한 치수 형상의 직사각형으로 형성된다. 혹은, 동일한 외경의 원형이어도 상관없다. 여기서는, y 방향의 각 열에 대하여, x 방향으로 A에서 H까지의 8 개의 홀(22)이 각각 형성되는 예가 나타내져 있다. 이들 복수의 홀(22)을 전자빔(200)의 일부가 각각 통과함으로써, 멀티빔(20)이 형성되게 된다. 여기서는, 종횡(x, y 방향)이 모두 2 열 이상의 홀(22)이 배치된 예를 나타냈지만, 이에 한정되는 것은 아니다. 예를 들면, 종횡(x, y 방향) 어느 일방이 복수 열이고 타방은 1 열 뿐이어도 상관없다. 또한 홀(22)의 배 열 방식은, 도 2(a)와 같이, 종횡이 격자 형상으로 배치되는 경우에 한정되는 것은 아니다. 도 2(b)에 나타내는 바와 같이, 예를 들면 종 방향(y 방향) 1 단째의 열과, 2 단째의 열의 홀끼리가, 횡 방향(x 방향)으로 치수(a)만큼 어긋나 배치되어도 된다. 마찬가지로, 종 방향(y 방향) 2 단째의 열과, 3 단째의 열의 홀끼리가, 횡 방향(x 방향)으로 치수(b)만큼 어긋나 배치되어도 된다.
도 3은, 실시 형태 1에 있어서의 블랭킹 플레이트의 구성을 나타내는 단면도이다.
도 4는, 실시 형태 1에 있어서의 블랭킹 플레이트의 멤브레인 영역 내의 구성의 일부를 나타내는 상면 개념도이다. 또한 도 3과 도 4에 있어서, 제어 전극(24)과 대향 전극(26)과 제어 회로(41, 43)의 위치 관계는 일치시켜 기재하고 있지 않다. 블랭킹 플레이트(204)는, 도 3에 나타내는 바와 같이, 지지대(33) 상에 실리콘 등으로 이루어지는 반도체 기판(31)이 배치된다. 기판(31)의 중앙부는, 예를 들면 이면측으로부터 얇게 깎여, 얇은 막 두께(h)의 멤브레인 영역(30)(제1 영역)으로 가공되어 있다. 멤브레인 영역(30)을 둘러싸는 주위는, 두꺼운 막 두께(H)의 외주 영역(32)(제2 영역)이 된다. 멤브레인 영역(30)의 상면과 외주 영역(32)의 상면은, 동일한 높이 위치, 혹은 실질적으로 높이 위치가 되도록 형성된다. 기판(31)은, 외주 영역(32)의 이면에서 지지대(33) 상에 보지(保持)된다. 지지대(33)의 중앙부는 개구되어 있고, 멤브레인 영역(30)의 위치는 지지대(33)의 개구된 영역에 위치하고 있다.
멤브레인 영역(30)에는, 도 2(a)와 도 2(b)에 나타낸 애퍼처 부재(203)의 각 홀(22)에 대응하는 위치에 멀티빔의 각각 빔의 통과용의 통과 홀(25)(개구부)이 개구된다. 그리고 멤브레인 영역(30) 상에는, 도 3 및 도 4에 나타내는 바와 같이, 각 통과 홀(25)의 근방 위치에 해당하는 통과 홀(25)을 사이에 두고 블랭킹 편향용의 제어 전극(24)(24a, 24b, 24 c)과 대향 전극(26)(26a, 26b, 26c)의 조(블랭커 : 블랭킹 편향기)가 각각 배치된다. 또한 멤브레인 영역(30) 상의 각 통과 홀(25)의 근방에는, 각 통과 홀(25)용의 제어 전극(24)에 편향 전압을 인가하는 제어 회로(41)(로직 회로)가 배치된다. 각 빔용의 대향 전극(26)은 풀 다운 저항(60)을 개재하여 그라운드 접속된다. 또한 각 빔용의 대향 전극(26)은 제어 회로(43)(로직 회로 : 캔슬 회로)에 접속된다.
또한 블랭킹 플레이트 상의 각 빔용의 대향 전극(26)은, 복수의 대향 전극(26)마다 그룹화하고, 그룹마다 1 개의 제어 회로(43)에 접속되면 적합하다. 단, 이에 한정되는 것은 아니다. 대향 전극(26)마다 1 개의 제어 회로(43)에 접속되도록 구성해도 된다.
또한 도 4에 나타내는 바와 같이, 각 제어 회로(41)는, 제어 신호용의 예를 들면 10 비트의 패럴렐 배선이 접속된다. 각 제어 회로(41)는, 제어용의 예를 들면 10 비트의 패럴렐 배선 외에, 클록 신호선 및 전원용의 배선이 접속된다. 클록 신호선 및 전원용의 배선은 패럴렐 배선의 일부의 배선을 유용해도 상관없다. 멀티빔을 구성하는 각각의 빔마다, 제어 전극(24)과 대향 전극(26)과 제어 회로(41)에 의한 개별 블랭킹 기구(47)가 구성된다. 또한 도 3의 예에서는, 제어 전극(24)과 대향 전극(26)과 제어 회로(41)가 기판(31)의 막 두께가 얇은 멤브레인 영역(30)에 배치되고, 제어 회로(43)(캔슬 회로)가 기판(31)의 막 두께가 두꺼운 외주 영역(32)에 배치된다. 단, 이에 한정되는 것은 아니다. 제어 회로(43)도 기판(31)의 막 두께가 얇은 멤브레인 영역(30)에 배치되어도 상관없다.
각 통과 홀(25)을 통과하는 전자빔(20)은, 각각 독립적으로 이러한 쌍이 되는 2 개의 전극(24, 26)에 인가되는 전압에 의해 편향된다. 이러한 편향에 의해 블랭킹 제어된다. 환언하면, 제어 전극(24)과 대향 전극(26)의 조는, 애퍼처 부재(203)의 복수의 홀(22)(개구부)을 통과한 멀티빔 중의 대응빔을 각각 블랭킹 편향한다.
도 5는, 실시 형태 1에 있어서의 묘화 동작의 일례를 설명하기 위한 개념도이다. 도 5에 나타내는 바와 같이, 시료(101)의 묘화 영역(30)은, 예를 들면 y 방향을 향해 소정의 폭으로 직사각형 형상의 복수의 스트라이프 영역(32)으로 가상 분할된다. 이러한 각 스트라이프 영역(32)은 묘화 단위 영역이 된다. 우선, XY 스테이지(105)를 이동시켜, 첫번째의 스트라이프 영역(32)의 좌단, 혹은 더 좌측의 위치에 1 회의 멀티빔(20)의 조사로 조사 가능한 조사 영역(34)이 위치하도록 조정하여, 묘화가 개시된다. 첫번째의 스트라이프 영역(32)을 묘화할 시에는, XY 스테이지(105)를 예를 들면 -x 방향으로 이동시킴으로써, 상대적으로 x 방향으로 묘화를 진행시킨다. XY 스테이지(105)는 소정의 속도로 예를 들면 연속 이동시킨다. 첫번째의 스트라이프 영역(32)의 묘화 종료 후, 스테이지 위치를 -y 방향으로 이동시켜, 두번째의 스트라이프 영역(32)의 우단, 혹은 더 우측의 위치에 조사 영역(34)이 상대적으로 y 방향으로 위치하도록 조정하고, 이번에는 XY 스테이지(105)를 예를 들면 x 방향으로 이동시킴으로써, -x 방향을 향해 동일하게 묘화를 행한다. 세번째의 스트라이프 영역(32)에서는 x 방향을 향해 묘화하고, 네번째의 스트라이프 영역(32)에서는 -x 방향을 향해 묘화하는 것과 같이, 교호로 방향을 바꾸면서 묘화함으로써 묘화 시간을 단축할 수 있다. 단, 이러한 교호로 방향을 바꾸면서 묘화하는 경우에 한정되지 않고, 각 스트라이프 영역(32)을 묘화할 때, 동일 방향을 향해 묘화를 진행시키도록 해도 상관없다. 1 회의 샷으로는, 애퍼처 부재(203)의 각 홀(22)을 통과함으로써 형성된 멀티빔에 의해, 각 홀(22)과 동수의 복수의 샷 패턴이 한 번에 형성된다.
도 6은, 실시 형태 1의 비교예가 되는 개별 블랭킹 기구의 일례를 나타내는 도면이다. 도 6에 있어서, 제어 회로(41) 내에는 CMOS(Complementary MOS) 인버터 회로가 배치된다. 그리고 CMOS 인버터 회로는 양의 전위(Vdd : 제1 전위)(예를 들면, 3.3 V)와 그라운드 전위(제2 전위)에 접속된다. CMOS 인버터 회로의 출력선(OUT)은 제어 전극(24)에 접속된다. 한편 대향 전극(26)은 직접 그라운드 전위에 접속된다. CMOS 인버터 회로의 입력(IN)에는, 임계치 전압보다 낮아지는 L(low) 전위(예를 들면 그라운드 전위)와, 임계치 전압 이상이 되는 H(high) 전위의 어느 하나가 제어 신호로서 인가된다. 비교예에서는, CMOS 인버터 회로의 입력(IN)에 L 전위가 인가되는 상태에서는, CMOS 인버터 회로의 출력(OUT)은 양전위(Vdd)가 되고, 대향 전극(26)의 전위(그라운드 전위)와의 전위차에 의한 전계에 의해 대응빔(20)을 편향하고, 제한 애퍼처 부재(206)로 차폐함으로써 빔 OFF가 되도록 제어한다. 한편, CMOS 인버터 회로의 입력(IN)에 H 전위가 인가되는 상태에서는, CMOS 인버터 회로의 출력(OUT)은 그라운드 전위가 되고, 대향 전극(26)의 전위(그라운드 전위)와의 전위차가 없어지고 대응빔(20)을 편향하지 않으므로 제한 애퍼처 부재(206)를 통과함으로써 빔 ON이 되도록 제어한다. 이와 같이 제어 회로(41)(제1 전위 인가부)는, 제어 전극(24)(제1 전극)에, 멀티빔 중의 대응빔을 빔 ON과 빔 OFF의 상태로 전환하기 위한 블랭킹 제어용의 상이한 2 개의 전위(Vdd, 그라운드 전위)를 선택적으로 인가한다.
여기서, CMOS 인버터 회로의 고장 등에 의해 출력(OUT)이 그라운드 전위로 고정되어, 제어 불능이 된 경우, 제어 전극(24)의 전위가 상시 그라운드 전위로 고정된다. 따라서, 이러한 개별 블랭킹 기구를 통과하는 빔은 상시 빔 ON(빔 ON 고정)이 된다. 그 결과, 불필요한 빔(불량빔)이 시료(101)에 조사되어 묘화 불량이 된다. 따라서 실시 형태 1에서는, 제어 전극(24)의 전위가 상시 그라운드 전위로 고정된 경우에는, 대향 전극(26)의 전위를 제어 전극(24)의 전위와는 상이한 전위로 제어하여, 대응빔(20)을 편향하고, 제한 애퍼처 부재(206)로 차폐함으로써 빔 OFF가 되도록 제어한다.
도 7은, 실시 형태 1에 있어서의 개별 블랭킹 기구의 일례를 나타내는 도면이다. 도 7에 있어서, 개별 블랭킹 기구(47)의 제어 전극(24)측의 구성은 도 6의 비교예와 같다. 또한 도 7에서는, 제어 회로(41) 내에, CMOS 인버터 회로밖에 나타내고 있지 않지만, 데이터 전송 및 CMOS 인버터 회로에의 신호 입력용의 도시하지 않은 회로 등이 배치되는 것은 말할 필요도 없다. 예를 들면 데이터 전송용으로서, 시프트 레지스터 및 레지스터가 배치된다. 예를 들면, 10 비트 데이터용의 시프트 레지스터 및 레지스터가 배치된다. 또한, 이러한 레지스터에 저장된 신호에 의해 CMOS 인버터 회로에의 입력 신호를 전환하는 카운터 회로가 배치된다. 한편 대향 전극(26)은, 풀 다운 저항(60)을 개재하여 그라운드 접속된다. 또한 대향 전극(26)은 제어 회로(43)에 접속된다. 제어 회로(43) 내에는 스위치(62)(캔슬 스위치)가 배치되어, 스위치(62)의 양 단자의 일방은 대향 전극(26)에 접속되고, 타방에 양전위(Vdd)가 인가된다. 양전위(Vdd)의 전원은, 제어 회로(41)의 CMOS 인버터 회로의 드레인에 인가하는 전위의 전원을 유용하면 된다. 단, 이에 한정되는 것이 아니고, 다른 양전위의 전원을 준비해도 된다. 또한 풀 다운 저항(60)의 저항값은 충분히 높은 값으로 설정한다. 예를 들면, 수십 kΩ 이상, 바람직하게는 100 kΩ 이상으로 하면 적합하다. 이에 의해, 스위치(62)를 ON(닫힘)으로 했을 때에 풀 다운 저항(60)으로 소비되는 전력을 작게, 혹은 실질적으로 무시할 수 있다.
이러한 구성에 있어서, 제어 전극(24)의 전위를 제어 회로(41)에 의해 양전위(Vdd)와 그라운드 전위의 일방으로 선택적으로 전환 가능하게 제어할 수 있는 통상의 상태(제어 전극(24)에 접속되는 배선 및 제어 회로(41)에 고장이 없는 상태)에서는, 스위치(62)를 OFF(열림)로 해 둔다. 이에 의해, 대향 전극(26)의 전위는 풀 다운 저항(60)이 있어도 전류가 흐르지 않아 그라운드 전위가 되므로, 통상의 개별 블랭킹 제어를 할 수 있다. 한편, 제어 전극(24)의 전위가 상시 그라운드 전위로 고정된 경우에는 스위치(62)를 ON(닫힘)으로 한다. 이에 의해, 대향 전극(26)의 전위는 실질적으로 양전위(Vdd)가 되므로, 대응빔을, 통상의 블랭킹 편향과는 반대 방향이 되는 대향 전극(26)측에 편향하여, 제한 애퍼처 부재(206)에 조사시켜 빔 OFF로 할 수 있다. 환언하면, 제어 회로(43)(전위 변경부)는, 제어 전극(24)(제1 전극)의 전위가 그라운드 전위로 고정된 경우에, 그라운드 접속된 대향 전극(26)(제2 전극)의 전위를 그라운드 전위로부터 변경한다. 또한 스위치(62)에 인가되는 전위는, 제어 회로(41)의 CMOS 인버터 회로의 출력용의 양전위와 동일한 전위로 한정되는 것은 아니다. 제어 전극(24)의 전위가 그라운드 전위인 경우에, 빔을 빔 OFF로 하도록 편향 가능한 양전위이면 된다.
도 7에는, 멀티빔 중의 1 개의 빔용의 개별 블랭킹 기구에 대하여 나타내고 있지만, 나머지 빔용의 개별 블랭킹 기구에 대해서도 마찬가지로 구성되어 있다. 환언하면, 실시 형태 1의 블랭킹 플레이트(204)(블랭킹 장치)는, 복수의 제어 전극(24)(제1 전극)과, 복수의 제어 회로(41)(제1 전위 인가부)와, 복수의 대향 전극(26)(제2 전극)과, 복수의 제어 회로(43)(전위 변경부)를 구비하고 있다. 또한 블랭킹 플레이트(204)는, 또한 복수의 풀 다운 저항(60)을 구비하고 있다. 그리고 복수의 제어 회로(41)는, 복수의 제어 전극(24) 중의 각각 대응하는 제어 전극(24)에, 멀티빔(20)(멀티 하전 입자빔) 중의 대응빔(20)을 빔 ON과 빔 OFF의 상태로 전환하기 위한 블랭킹 제어용의 상이한 2 개의 전위를 선택적으로 인가한다. 또한 복수의 대향 전극(26)은, 복수의 제어 전극(24)의 1 개와 각각 조가 되어 대응빔(20)의 블랭킹 편향을 행하고 또한, 그라운드 접속되어 있다. 또한 복수의 풀 다운 저항(60)은, 각각 복수의 대향 전극(26)의 대응하는 대향 전극(26)과 그라운드의 사이에 배치된다. 복수의 제어 회로(43)는, 복수의 제어 전극(24) 중 각각 대응하는 제어 전극(24)의 전위가 그라운드 전위로 고정된 경우에, 그라운드 접속된 복수의 대향 전극(26) 중 각각 대응하는 대향 전극(26)의 전위를 그라운드 전위로부터 변경한다. 또한 도 7의 예에서는, 복수의 제어 회로(43)는, 각각 대응하는 대향 전극(26)에 일방이 접속된다.
여기서, 제어 회로(43)(캔슬 회로)는 개별 블랭킹 기구마다 배치해도 되지만, 이에 한정되는 것은 아니다. 도 4에 나타낸 바와 같이, 블랭킹 플레이트(204) 상의 복수의 대향 전극(26)을 복수의 조로 그룹화하여, 조(그룹)마다 1 개의 제어 회로(43)를 배치해도 된다.
도 8은, 실시 형태 1에 있어서의 복수의 개별 블랭킹 기구에 1 개의 캔슬 회로가 배치된 구성의 일례를 나타내는 도면이다. 도 8의 예에서는, 2 개의 개별 블랭킹 기구(47a, 47b)에 1 개의 제어 회로(43)(캔슬 회로)가 배치된 경우를 일례로서 나타내고 있다. 개별 블랭킹 기구(47a)에서는, 제어 전극(24a)에 제어 회로(41a)가 접속된다. 그리고 대향 전극(26a)은 풀 다운 저항(60a)을 개재하여 접지된다. 마찬가지로, 개별 블랭킹 기구(47b)에서는, 제어 전극(24b)에 제어 회로(41b)가 접속된다. 그리고 대향 전극(26b)은 풀 다운 저항(60b)을 개재하여 접지된다. 또한 대향 전극(26a)에는 제어 회로(43)가 접속된다. 마찬가지로, 대향 전극(26b)에는 제어 회로(43)가 접속된다. 제어 회로(43) 내에는 스위치(62)가 배치되고, 스위치(62)에는 양전위(Vdd)가 인가되어 있는 것은 상술한 바와 같다. 스위치(62)를 ON(닫힘)으로 함으로써, 대향 전극(26a, 26b)의 전위를 동시에 양전위(Vdd)로 할 수 있다. 따라서 제어 전극(24a, 24b)의 양방이 모두, 상시 그라운드 전위로 고정된 경우에, 함께 빔 ON 상태를 빔 OFF의 상태로 변경할 수 있다. 또한 제어 전극(24a, 24b)의 일방(예를 들면 제어 전극(24a))이 상시 그라운드 전위로 고정된 경우, 타방(예를 들면 제어 전극(24b))에서 통상의 블랭킹 제어는 하지 않고, 타방도 빔 OFF로 한다. 따라서 이러한 경우, 타방(예를 들면 제어 전극(24b))에의 제어 회로(41)의 출력은 굳이 그라운드 전위가 되도록 제어한다.
도 9(a)와 도 9(b)는, 실시 형태 1에 있어서의 그룹화의 방법의 일례를 나타내는 도면이다. 도 9(a)의 예에서는, 멀티빔(20)을 블랭킹 제어하는, 블랭킹 플레이트(204) 상의 예를 들면, 9 × 9의 개별 블랭킹 기구(47) 중, 위에서 3 단째 또한 왼쪽에서 5 열째의 개별 블랭킹 기구(21)가 상시 빔 ON이 되는 불량빔을 형성하는 경우를 나타내고 있다. 도 9(b)의 예에서는, y 방향으로 동일 단이고 x 방향으로 배열되는 모든 개별 블랭킹 기구(47)로 1 개의 조(그룹)를 구성한다. 그리고 그룹마다 1 개의 제어 회로(43)(캔슬 회로)를 배치한다. 도 9(b)의 예에서는, 위에서 1 단째의 개별 블랭킹 기구(47)군에 대하여 제어 회로(43a)가 배치된다. 위에서 2 단째의 개별 블랭킹 기구(47)군에 대하여 제어 회로(43b)가 배치된다. 위에서 3 단째의 개별 블랭킹 기구(47)군에 대하여 제어 회로(43c)가 배치된다. 위에서 4 단째의 개별 블랭킹 기구(47)군에 대하여 제어 회로(43d)가 배치된다. 위에서 5 단째의 개별 블랭킹 기구(47)군에 대하여 제어 회로(43e)가 배치된다. 마찬가지로, 각 단의 개별 블랭킹 기구(47)군에 대하여 순서대로 제어 회로(43f ~ 43i)가 배치된다. 도 9(b)에 나타내는 바와 같이 횡(x 방향) 1 열을 1 개의 그룹으로서 구성한다. 그리고 그룹 내의 개별 블랭킹 기구(47)군의 어느 1 개라도 상시 빔 ON이 되는 불량빔을 형성하는 경우, 동일 열의 개별 블랭킹 기구(47)군은 묘화 처리에 사용하지 않도록 제어한다. 도 9(b)의 예에서는, 위에서 3 단째의 그룹에 대하여 제어 회로(43)(캔슬 회로) 내의 스위치(62)를 ON(닫힘)으로 한다. 그리고 이러한 그룹 내의 실제로 상시 빔 ON이 되는 불량빔을 형성하는 개별 블랭킹 기구(21) 이외의 개별 블랭킹 기구(47)에 대해서는, 제어 회로(41)로부터 그라운드 전위를 제어 전극(24)에 인가하도록 제어한다. 그 외의 그룹에 대하여 제어 회로(43)(캔슬 회로) 내의 스위치(62)를 OFF(열림)로 한다.
도 10은, 실시 형태 1에 있어서의 그룹화의 방법의 다른 일례를 나타내는 도면이다. 도 10의 예에서는, x 방향으로 동일 열이고 y 방향으로 배열되는 모든 개별 블랭킹 기구(47)로 1 개의 조(그룹)를 구성한다. 그리고 그룹마다 1 개의 제어 회로(43)(캔슬 회로)를 배치한다. 도 10의 예에서는, 왼쪽에서 1 열째의 개별 블랭킹 기구(47)군에 대하여 제어 회로(43A)가 배치된다. 왼쪽에서 2 열째의 개별 블랭킹 기구(47)군에 대하여 제어 회로(43B)가 배치된다. 왼쪽에서 3 열째의 개별 블랭킹 기구(47)군에 대하여 제어 회로(43C)가 배치된다. 왼쪽에서 4 열째의 개별 블랭킹 기구(47)군에 대하여 제어 회로(43D)가 배치된다. 왼쪽에서 5 열째의 개별 블랭킹 기구(47)군에 대하여 제어 회로(43E)가 배치된다. 마찬가지로, 각 열의 개별 블랭킹 기구(47)군에 대하여 순서대로 제어 회로(43F ~ 43I)가 배치된다. 도 10에 나타내는 바와 같이 종(y 방향) 1 열을 1 개의 그룹으로서 구성한다. 그리고 그룹 내의 개별 블랭킹 기구(47)군의 어느 1 개라도 상시 빔 ON이 되는 불량빔을 형성하는 경우, 동일 열의 개별 블랭킹 기구(47)군은 묘화 처리에 사용하지 않도록 제어한다.
도 10의 예에서는, 왼쪽에서 5 열째의 그룹에 대하여 제어 회로(43)(캔슬 회로) 내의 스위치(62)를 ON(닫힘)으로 한다. 그리고 이러한 그룹 내의 실제로 상시 빔 ON이 되는 불량빔을 형성하는 개별 블랭킹 기구(21) 이외의 개별 블랭킹 기구(47)에 대해서는, 제어 회로(41)로부터 그라운드 전위를 제어 전극(24)에 인가하도록 제어한다. 그 외의 그룹에 대하여 제어 회로(43)(캔슬 회로) 내의 스위치(62)를 OFF(열림)로 한다.
도 11은, 실시 형태 1에 있어서의 그룹화의 방법의 다른 일례를 나타내는 도면이다. 도 11에서는, n × n의 개별 블랭킹 기구(47) 중, m × m의 개별 블랭킹 기구(47)군마다 1 개의 조(그룹)를 구성한다. 도 11의 예에서는, 예를 들면 9 × 9의 개별 블랭킹 기구(47) 중, 3 × 3의 개별 블랭킹 기구(47)군마다 1 개의 조(그룹)를 구성한다. 그리고 그룹마다 1 개의 제어 회로(43)(캔슬 회로)를 배치한다. 도 11의 예에서는, 좌상(左上)에서 x 방향 및 -y 방향으로 최초의 3 × 3의 개별 블랭킹 기구(47)군에 대하여 제어 회로(43j)가 배치된다. 좌상에서 x 방향으로 첫번째 또한 -y 방향으로 두번째의 3 × 3의 개별 블랭킹 기구(47)군에 대하여 제어 회로(43k)가 배치된다. 좌상에서 x 방향으로 첫번째 또한 -y 방향으로 세번째의 3 × 3의 개별 블랭킹 기구(47)군에 대하여 제어 회로(43l)가 배치된다. 좌상에서 x 방향으로 두번째 또한 -y 방향으로 첫번째의 3 × 3의 개별 블랭킹 기구(47)군에 대하여 제어 회로(43m)가 배치된다. 좌상에서 x 방향으로 두번째 또한 -y 방향으로 두번째의 3 × 3의 개별 블랭킹 기구(47)군에 대하여 제어 회로(43n)가 배치된다. 좌상에서 x 방향으로 두번째 또한 -y 방향으로 세번째의 3 × 3의 개별 블랭킹 기구(47)군에 대하여 제어 회로(43p)가 배치된다. 좌상에서 x 방향으로 세번째 또한 -y 방향으로 첫번째의 3 × 3의 개별 블랭킹 기구(47)군에 대하여 제어 회로(43q)가 배치된다. 좌상에서 x 방향으로 세번째 또한 -y 방향으로 두번째의 3 × 3의 개별 블랭킹 기구(47)군에 대하여 제어 회로(43r)가 배치된다. 좌상에서 x 방향으로 세번째 또한 -y 방향으로 세번째의 3 × 3의 개별 블랭킹 기구(47)군에 대하여 제어 회로(43s)가 배치된다.
도 11에 나타내는 바와 같이 종(y 방향) 횡(x 방향)으로 1 무리의 개별 블랭킹 기구(47)군을 1 개의 그룹으로서 구성한다. 또한 종(y 방향) 횡(x 방향)으로 동수의 개별 블랭킹 기구(47) 어레이가 아니어도 된다. 그리고 그룹 내의 개별 블랭킹 기구(47)군의 어느 1 개라도 상시 빔 ON이 되는 불량빔을 형성하는 경우, 동일한 그룹의 개별 블랭킹 기구(47)군은 묘화 처리에 사용하지 않도록 제어한다. 도 11의 예에서는, 좌상에서 x 방향으로 두번째 또한 -y 방향으로 첫번째의 3 × 3의 개별 블랭킹 기구(47)군에 대하여 제어 회로(43)(캔슬 회로) 내의 스위치(62)를 ON(닫힘)으로 한다. 그리고 이러한 그룹 내의 실제로 상시 빔 ON이 되는 불량빔을 형성하는 개별 블랭킹 기구(21) 이외의 개별 블랭킹 기구(47)에 대해서는, 제어 회로(41)로부터 그라운드 전위를 제어 전극(24)에 인가하도록 제어한다. 그 외의 그룹에 대하여 제어 회로(43)(캔슬 회로) 내의 스위치(62)를 OFF(열림)로 한다.
상술한 블랭킹 플레이트(204)가 탑재된 묘화 장치(100)의 동작에 대하여, 이어서 설명한다.
우선 검사공정으로서, 블랭킹 플레이트(204)에 상시 빔 ON이 되는 불량빔을 형성하는 개별 블랭킹 기구(21)가 존재하는지 여부를 검사한다. 예를 들면, 검사 대상이 되는 개별 블랭킹 기구(47)에서 블랭킹 제어되는 빔이 조사되는 위치에 패러데이 컵(106)이 위치하도록 XY 스테이지(105)를 이동시킨다. 이러한 상태에서 모든 빔을 빔 OFF가 되도록 블랭킹 제어하면서 멀티빔을 조사한다. 그리고 측정부(50)는, 패러데이 컵(106)이 검출한 전류량을 측정한다.
이어서 판정 공정으로서, 판정부(52)는, 검사 대상이 되는 개별 블랭킹 기구(47)가 불량빔을 형성하는 불량 개별 블랭킹 기구인지 여부를 판정한다. 빔 OFF로 제어했음에도 상관없이 전류를 검출하면, 이러한 빔을 제어하는 개별 블랭킹 기구(47)는 불량으로 판정할 수 있다.
이러한 공정을 모든 빔에 대하여 실시하면, 어느 개별 블랭킹 기구(47)가 불량 개별 블랭킹 기구인지를 판정할 수 있다.
또한 패러데이 컵(106)이 1 개의 빔만을 검출하지 못하고, 복수의 빔 조사 위치에 걸치는 경우에는, 검사 대상이 되는 개별 블랭킹 기구(47) 이외의 개별 블랭킹 기구(47)를 통과한 빔을 패러데이 컵(106)이 검출할 가능성도 있을 수 있다. 이러한 경우에는, 검사 대상이 되는 개별 블랭킹 기구(47)가 소속되는 그룹의 스위치(62)를 OFF(열림)로 하고, 검사 대상을 포함하는 그룹 내의 각 제어 회로(41)는 모든 빔을 빔 OFF가 되도록 블랭킹 제어한다. 한편 패러데이 컵(106)이 검출할 가능성이 있는 주변 빔을 형성하는 그룹이 상이한 개별 블랭킹 기구(47)가 소속되는 그룹에 대해서는, 각각 스위치(62)를 ON(열림)으로 하고, 제어 회로(41)는 그라운드 전위를 제어 전극(24)에 인가하도록 제어한다. 이러한 상태에서 멀티빔을 조사한다. 그리고 측정부(50)는 패러데이 컵(106)이 검출한 전류량을 측정한다.
이어서 판정 공정으로서, 판정부(52)는, 검사 대상이 되는 그룹에 불량 개별 블랭킹 기구(21)가 포함되는지 여부를 판정한다. 빔 OFF로 제어했음에도 상관없이 전류를 검출하면, 이러한 그룹 내에 불량 개별 블랭킹 기구(21)가 포함된다고 판정할 수 있다.
한편 전류가 검출되지 않으면, 당초 검출한 전류는, 검사 대상이 되는 개별 블랭킹 기구(47)가 소속되는 그룹과는 상이한 그룹의 개별 블랭킹 기구(47)에 의해 형성된 빔에 기인하는 것을 알 수 있다. 이러한 경우에는, 그룹마다 순서대로 검사해도 된다. 검사공정으로서, 대상 그룹에 대해서는, 스위치(62)를 OFF로 한 상태에서, 모든 빔을 빔 OFF가 되도록 제어하면서 멀티빔을 조사한다. 한편, 대상 그룹 이외의 그룹에 대해서는, 스위치(62)를 ON으로 하고, 제어 회로(41)는 그라운드 전위를 제어 전극(24)에 인가하도록 제어한다. 그리고 측정부(50)는, 패러데이 컵(106)이 검출한 전류량을 측정한다.
이어서 판정 공정으로서, 판정부(52)는, 검사 대상이 되는 그룹에 불량 개별 블랭킹 기구(21)가 포함되는지 여부를 판정한다. 빔 OFF로 제어했음에도 상관없이 전류를 검출하면, 이러한 그룹 내에 불량 개별 블랭킹 기구(21)가 포함된다고 판정할 수 있다. 불량 개별 블랭킹 기구(21)를 포함하는 그룹을 특정할 수 있으면, 또한 불량 개별 블랭킹 기구(21)를 특정할 필요는 없다. 당해 그룹 자체를 묘화 처리에 이용되지 않도록 하면 된다.
그리고 캔슬 회로 제어부(54)는, 불량 개별 블랭킹 기구(21)를 포함하는 그룹의 제어 회로(43)에 대하여, 빔 ON 고정을 해소하도록 제어한다. 실시 형태 1에서는, 대상되는 제어 회로(43)의 스위치(62)를 ON(열림)으로 한다. 그리고 조정부(55)는, 당해 그룹 내의 각 개별 블랭킹 기구(47)의 제어 회로(41)에 대하여 그라운드 전위를 제어 전극(24)에 인가하도록 제어 신호를 조정한다.
판정에는 패러데이 컵(106) 대신에 신틸레이터(도시하지 않음)를 이용하여 빔의 상태를 확인해도 된다.
그리고 묘화 처리를 개시한다. 구체적으로는, 데이터 처리부(56)가 기억 장치(140)로부터 묘화 데이터를 읽어내, 시료(101)의 묘화 영역, 혹은 묘화될 칩 영역이 메시 형상으로 가상 분할된 복수의 메시 영역의 메시 영역마다 그 내부에 배치되는 패턴의 면적 밀도를 산출한다. 예를 들면 우선, 시료(101)의 묘화 영역, 혹은 묘화될 칩 영역을 소정의 폭으로 직사각형 형상의 스트라이프 영역으로 분할한다. 그리고 각 스트라이프 영역을 상술한 복수의 메시 영역으로 가상 분할한다. 메시 영역의 사이즈는, 예를 들면 빔 사이즈, 혹은 그 이하의 사이즈이면 적합하다. 예를 들면, 10 nm 정도의 사이즈로 하면 적합하다. 데이터 처리부(56)는, 예를 들면 스트라이프 영역마다 기억 장치(140)로부터 대응하는 묘화 데이터를 읽어내, 묘화 데이터 내에 정의된 복수의 도형 패턴을 메시 영역으로 할당한다. 그리고 메시 영역마다 배치되는 도형 패턴의 면적 밀도를 산출하면 된다.
또한 데이터 처리부(56)는, 소정의 사이즈의 메시 영역마다, 1샷당 전자빔의 조사 시간(T)(샷 시간, 혹은 노광 시간이라고도 함. 이하, 동일함)을 산출한다. 다중 묘화를 행할 경우에는, 각 계층에 있어서의 1샷당 전자빔의 조사 시간(T)을 산출하면 된다. 기준이 되는 조사 시간(T)은, 산출된 패턴의 면적 밀도에 비례하여 구하면 적합하다. 또한 최종적으로 산출되는 조사 시간(T)은, 도시하지 않은 근접 효과, 포깅 효과, 로딩 효과 등의 치수 변동을 일으키는 현상에 대한 치수 변동분을 조사량에 의해 보정한 보정 후의 조사량에 상당하는 시간으로 하면 적합하다. 조사 시간(T)을 정의하는 복수의 메시 영역과 패턴의 면적 밀도를 정의한 복수의 메시 영역과는 동일 사이즈여도 되고, 상이한 사이즈로 구성되어도 상관없다. 상이한 사이즈로 구성되어 있을 경우에는, 선형 보간 등에 의해 면적 밀도를 보간한 후, 각 조사 시간(T)을 구하면 된다. 메시 영역마다의 조사 시간(T)은 조사 시간 맵에 정의되고, 조사 시간 맵이 예를 들면 기억 장치(142)에 저장된다.
또한 데이터 처리부(56)는, 대응하는 빔의 조사 시간의 데이터를 10 비트의 데이터로 변환하여, 조사 시간 배열 데이터를 작성한다. 작성된 조사 시간 배열 데이터는 편향 제어 회로(130)에 출력한다.
편향 제어 회로(130)는, 샷마다, 각 제어 회로(41)에 조사 시간 배열 데이터를 출력한다.
그리고 묘화 공정으로서, 묘화 제어부(58)의 제어하에서, 묘화부(150)는 각 빔의 샷마다 해당하는 조사 시간의 묘화를 실시한다. 구체적으로는 이하와 같이 동작한다.
전자총(201)(방출부)으로부터 방출된 전자빔(200)은, 조명 렌즈(202)에 의해 거의 수직으로 애퍼처 부재(203) 전체를 조명한다. 애퍼처 부재(203)에는 직사각형의 복수의 홀(개구부)이 형성되고, 전자빔(200)은 모든 복수의 홀이 포함되는 영역을 조명한다. 복수의 홀의 위치에 조사된 전자빔(200)의 각 일부가, 이러한 애퍼처 부재(203)의 복수의 홀을 각각 통과함으로써, 예를 들면 직사각형 형상의 복수의 전자빔(멀티빔)(20a ~ 20e)이 형성된다. 이러한 멀티빔(20a ~ 20e)은 블랭킹 플레이트(204)의 각각 대응하는 블랭커(제1 편향기 : 개별 블랭킹 기구) 내를 통과한다. 이러한 블랭커는, 각각 개별로 통과하는 전자빔(20)을 편향한다(블랭킹 편향을 행한다.).
블랭킹 플레이트(204)를 통과한 멀티빔(20a ~ 20e)은, 축소 렌즈(205)에 의해 축소되고, 제한 애퍼처 부재(206)에 형성된 중심의 홀을 향해 나아간다. 여기서, 블랭킹 플레이트(204)의 블랭커에 의해 편향된 전자빔(20)은, 제한 애퍼처 부재(206)(블랭킹 애퍼처 부재)의 중심의 홀로부터 위치가 어긋나, 제한 애퍼처 부재(206)에 의해 차폐된다. 한편 블랭킹 플레이트(204)의 블랭커에 의해 편향되지 않았던 전자빔(20)은, 도 1에 나타내는 바와 같이 제한 애퍼처 부재(206)의 중심의 홀을 통과한다. 이러한 개별 블랭킹 기구의 ON / OFF에 의해 블랭킹 제어가 행해지고, 빔의 ON / OFF가 제어된다. 이와 같이, 제한 애퍼처 부재(206)는, 개별 블랭킹 기구에 의해 빔 OFF의 상태가 되도록 편향된 각 빔을 차폐한다. 그리고 빔 ON이 되고 나서 빔 OFF가 될 때까지 형성된, 제한 애퍼처 부재(206)를 통과한 빔에 의해, 1 회분의 샷의 빔이 형성된다. 제한 애퍼처 부재(206)를 통과한 멀티빔(20)은 대물 렌즈(207)에 의해 초점이 합쳐져, 원하는 축소율의 패턴상(像)이 되고, 편향기(208)에 의해, 제한 애퍼처 부재(206)를 통과한 각 빔(멀티빔(20) 전체)이 동일 방향으로 한꺼번에 편향되어, 각 빔의 시료(101) 상의 각각의 조사 위치에 조사된다. 또한 예를 들면 XY 스테이지(105)가 연속 이동하고 있을 때, 빔의 조사 위치가 XY 스테이지(105)의 이동에 추종하도록 편향기(208)에 의해 제어된다. XY 스테이지(105)의 위치는, 스테이지 위치 검출기(139)로부터 레이저를 XY 스테이지(105) 상의 미러(210)를 향해 조사하고, 그 반사광을 이용하여 측정된다. 한 번에 조사되는 멀티빔(20)은, 이상적으로는 애퍼처 부재(203)의 복수의 홀의 배열 피치에 상술한 원하는 축소율을 곱한 피치로 배열되게 된다. 묘화 장치(100)는, 샷 빔을 연속하여 순서대로 조사하는 래스터 스캔 방식으로 묘화 동작을 해하고, 원하는 패턴을 묘화할 때, 패턴에 따라 필요한 빔이 블랭킹 제어에 의해 빔 ON으로 제어된다.
또한 실시 형태 1에서는, 불량 개별 블랭킹 기구(21)를 포함하는 그룹을 묘화 처리에서 제외하고 있으므로, 이러한 그룹의 개별 블랭킹 기구(47)를 통과하는 빔으로 묘화되었어야 할 조사 위치는 묘화되어 있지 않게 된다. 따라서 실시 형태 1에서는, 이러한 조사 위치를 묘화하도록 추가 노광을 실시한다.
도 12(a) 내지 도 12(c)는, 실시 형태 1에 있어서의 다중 노광의 일례를 설명하기 위한 도면이다. 도 12(a)에서는, y 방향으로 동일 단이고 x 방향으로 배열되는 모든 개별 블랭킹 기구(47)로 1 개의 조(그룹)를 구성하는 경우의 노광 단계의 일례를 나타내고 있다. 도 12(a)에서는, 블랭킹 플레이트(204)에 있어서 위에서부터 순서대로 그룹(a ~ i)으로 구성되어 있다. 또한 위에서 3 단째의 그룹(c)에 불량 개별 블랭킹 기구(21)가 포함되어 있는 경우를 나타내고 있다. 또한 여기서는, 다중도(N = 2)의 경우를 일례로서 나타내고 있다.
다중 노광의 1 회째의 멀티빔 조사에서는, 도 12(a)에 나타내는, 위에서 3 단째의 그룹(c)에 의한 빔군이 조사되지 않으므로, 시료 상의 이러한 빔군의 조사 위치는 노광되어 있지 않다. 따라서 다중 노광의 2 회째의 멀티빔 조사에서는, XY 스테이지(105)의 위치를 이동시킴으로써, 도 12(b)에 나타내는 바와 같이 y 방향으로 상대적으로 블랭킹 플레이트(204)의 위치를 이동시켜 노광한다. 이 때, 1 회째의 멀티빔 조사로 빔군이 조사되지 않았던 그룹(c)에 의한 빔군의 조사 위치는 불량빔이 아닌 그룹에 의해 노광되도록 위치를 조정한다. 도 12(b)의 예에서는, 그룹(f)에 의해 1 회째의 멀티빔 조사로 조사되지 않았던 위치가 노광된다. 한편, 도 12(b)에 나타내는 그룹(c)에 의한 빔군의 조사 위치는 2 회째의 멀티빔 조사로 조사되지 않는다. 따라서 2 회째의 멀티빔 조사가 종료된 시점에서, 도 12(b)에 나타내는 그룹(c)에 의한 빔군의 조사 위치와 그룹(f)에 의한 빔군의 조사 위치는, 모두 1 회씩밖에 조사되어 있지 않게 된다. 다른 그룹에 의한 빔군의 조사 위치는, 2 회씩의 다중 노광(묘화)이 완료되어 있다. 따라서 실시 형태 1에서는, 다중 노광의 3 회째의 멀티빔 조사를 추가 노광으로서 실시한다. 3 회째의 멀티빔 조사에서는, XY 스테이지(105)의 위치를 이동시킴으로써, 도 12(c)에 나타내는 바와 같이 y 방향으로 상대적으로 블랭킹 플레이트(204)의 위치를 이동시켜 노광한다. 이 때, 1 회째와 2 회째의 멀티빔 조사로 빔군이 조사되지 않았던 그룹(c)에 의한 빔군의 조사 위치는 불량빔이 아닌 그룹에 의해 노광되도록 위치를 조정한다. 도 12(c)의 예에서는, 그룹(i)에 의해 1 회째의 멀티빔 조사로 조사되지 않았던 위치가 노광된다. 그리고 그룹(f)에 의해 2 회째의 멀티빔 조사로 조사되지 않았던 위치가 노광된다. 그 외의 그룹에서는, 빔 OFF가 되도록 블랭킹 제어된다. 이에 의해, 모든 위치에서 2 회씩 멀티빔 조사를 행할 수 있고, 다중도(N = 2 )의 다중 묘화를 완료할 수 있다.
또한 여기서는, 추가 노광에 의해 빔 조사되지 않았던 위치에의 노광을 행했지만, 이에 한정되는 것은 아니다. 도 12(b)에 나타내는, 그룹(f)에 의해 1 회째의 멀티빔 조사로 조사되지 않았던 위치를 노광할 때에, 조사량(도스량)을 2 회분의 조사량으로 조사함으로써 조정해도 된다.
도 13(a) 내지 도 13(c)는, 실시 형태 1에 있어서의 다중 노광의 다른 일례를 설명하기 위한 도면이다. 도 13(a)에서는, x 방향으로 동일 열이고 y 방향으로 배열되는 모든 개별 블랭킹 기구(47)로 1 개의 조(그룹)를 구성하는 경우의 노광 단계의 일례를 나타내고 있다. 도 13(a)에서는, 블랭킹 플레이트(204)에 있어서 왼쪽부터 순서대로 그룹(A ~ I)으로 구성되어 있다. 또한 왼쪽에서 5 열째의 그룹(E)에 불량 개별 블랭킹 기구(21)가 포함되어 있는 경우를 나타내고 있다. 또한 여기서는, 다중도(N = 2)의 경우를 일례로서 나타내고 있다.
다중 노광의 1 회째의 멀티빔 조사에서는, 도 13(a)에 나타내는, 왼쪽에서 5 열째의 그룹(E)에 의한 빔군이 조사되지 않으므로, 시료 상의 이러한 빔군의 조사 위치는 노광되어 있지 않다. 따라서, 도 13(b)에 나타내는 다중 노광의 2 회째의 멀티빔 조사에서는, XY 스테이지(105)의 위치를 이동시킴으로써, x 방향으로 상대적으로 블랭킹 플레이트(204)의 위치를 이동시켜 노광한다. 이 때, 1 회째의 멀티빔 조사로 빔군이 조사되지 않았던 그룹(E)에 의한 빔군의 조사 위치는 불량빔이 아닌 그룹에 의해 노광되도록 위치를 조정한다. 도 13(b)의 예에서는, 그룹(D)에 의해 1 회째의 멀티빔 조사로 조사되지 않았던 위치가 노광된다. 한편, 도 13(b)에 나타내는 그룹(E)에 의한 빔군의 조사 위치는 2 회째의 멀티빔 조사로 조사되지 않는다. 따라서 2 회째의 멀티빔 조사가 종료된 시점에서, 도 13(b)에 나타내는 그룹(E)에 의한 빔군의 조사 위치와 그룹(D)에 의한 빔군의 조사 위치는, 모두 1 회씩밖에 조사되어 있지 않은 것이 된다. 다른 그룹에 의한 빔군의 조사 위치는, 2 회씩의 다중 노광(묘화)이 완료되어 있다. 따라서 실시 형태 1에서는, 다중 노광의 3 회째의 멀티빔 조사를 추가 노광으로서 실시한다. 도 13(c)에 나타내는 3 회째의 멀티빔 조사에서는, XY 스테이지(105)의 위치를 이동시킴으로써, x 방향으로 상대적으로 블랭킹 플레이트(204)의 위치를 이동시켜 노광한다. 이 때, 1 회째와 2 회째의 멀티빔 조사로 빔군이 조사되지 않았던 그룹(E)에 의한 빔군의 조사 위치는 불량빔이 아닌 그룹에 의해 노광되도록 위치를 조정한다. 도 13(c)의 예에서는, 그룹(C)에 의해 1 회째의 멀티빔 조사로 조사되지 않았던 위치가 노광된다. 그리고 그룹(D)에 의해 2 회째의 멀티빔 조사로 조사되지 않았던 위치가 노광된다. 그 외의 그룹에서는 빔 OFF가 되도록 블랭킹 제어된다. 이에 의해, 모든 위치에서 2 회씩 멀티빔 조사를 행할 수 있고, 다중도(N = 2)의 다중 묘화를 완료할 수 있다.
또한 여기서는, 추가 노광에 의해 빔 조사되지 않았던 위치에의 노광을 행했지만, 이에 한정되는 것은 아니다. 도 13(b)에 나타내는, 그룹(D)에 의해 1 회째의 멀티빔 조사로 조사되지 않았던 위치를 노광할 때에, 조사량(도스량)을 2 회분의 조사량으로 조사함으로써 조정해도 된다.
도 14(a) 내지 도 14(c)는, 실시 형태 1에 있어서의 다중 노광의 다른 일례를 설명하기 위한 도면이다. 도 14(a)에서는, m × m의 개별 블랭킹 기구(47)군마다 1 개의 조(그룹)를 구성한다. 도 14(a)의 예에서는, 예를 들면 9 × 9의 개별 블랭킹 기구(47) 중, 3 × 3의 개별 블랭킹 기구(47)군마다 1 개의 조(그룹)를 구성하는 경우의 노광 단계의 일례를 나타내고 있다. 도 14(a)에서는, 블랭킹 플레이트(204)에 있어서 왼쪽에서 1 열째의 위에서 -y 방향을 향해 순서대로 그룹(j, k, l)으로 계속되고, 왼쪽에서 2 열째의 위에서 -y 방향을 향해 순서대로 그룹(m, n, p)으로 계속되고, 왼쪽에서 3 열째의 위에서 -y 방향을 향해 순서대로 그룹(q, r, s)으로 계속되도록 구성되어 있다. 또한 왼쪽에서 2 열째의 최상단의 그룹(m)에 불량 개별 블랭킹 기구(21)가 포함되어 있는 경우를 나타내고 있다. 또한 여기서는, 다중도(N = 2)의 경우를 일례로서 나타내고 있다.
다중 노광의 1 회째의 멀티빔 조사에서는, 도 14(a)에 나타내는, 왼쪽에서 2 열째의 최상단의 그룹(m)에 의한 빔군이 조사되지 않으므로, 시료 상의 이러한 빔군의 조사 위치는 노광되어 있지 않다. 따라서 도 14(b)에 나타내는 다중 노광의 2 회째의 멀티빔 조사에서는, XY 스테이지(105)의 위치를 이동시킴으로써, y 방향으로 상대적으로 블랭킹 플레이트(204)의 위치를 이동시켜 노광한다. 이 때, 1 회째의 멀티빔 조사로 빔군이 조사되지 않았던 그룹(m)에 의한 빔군의 조사 위치는 불량빔이 아닌 그룹에 의해 노광되도록 위치를 조정한다. 도 14(b)의 예에서는, 그룹(n)에 의해 1 회째의 멀티빔 조사로 조사되지 않았던 위치가 노광된다. 한편, 도 14(b)에 나타내는 그룹(m)에 의한 빔군의 조사 위치는 2 회째의 멀티빔 조사로 조사되지 않는다. 따라서 2 회째의 멀티빔 조사가 종료된 시점에서, 도 14(b)에 나타내는 그룹(n)에 의한 빔군의 조사 위치와 그룹(m)에 의한 빔군의 조사 위치는, 모두 1 회씩밖에 조사되어 있지 않은 것이 된다. 다른 그룹에 의한 빔군의 조사 위치는, 2 회씩의 다중 노광(묘화)이 완료되어 있다. 따라서 실시 형태 1에서는, 다중 노광의 3 회째의 멀티빔 조사를 추가 노광으로서 실시한다. 도 14(c)에 나타내는 3 회째의 멀티빔 조사에서는, XY 스테이지(105)의 위치를 이동시킴으로써, y 방향으로 상대적으로 블랭킹 플레이트(204)의 위치를 이동시켜 노광한다. 이 때, 1 회째와 2 회째의 멀티빔 조사로 빔군이 조사되지 않았던 그룹(m)에 의한 빔군의 조사 위치는 불량빔이 아닌 그룹에 의해 노광되도록 위치를 조정한다. 도 14(c)의 예에서는, 그룹(p)에 의해 1 회째의 멀티빔 조사로 조사되지 않았던 위치가 노광된다. 그리고 그룹(n)에 의해 2 회째의 멀티빔 조사로 조사되지 않았던 위치가 노광된다. 그 외의 그룹에서는, 빔 OFF가 되도록 블랭킹 제어된다. 이에 의해, 모든 위치에서 2 회씩 멀티빔 조사를 행할 수 있고, 다중도(N = 2)의 다중 묘화를 완료할 수 있다.
또한 여기서는, 추가 노광에 의해 빔 조사되지 않았던 위치에의 노광을 행했지만, 이에 한정되는 것은 아니다. 도 14(b)에 나타내는, 그룹(n)에 의해 1 회째의 멀티빔 조사로 조사되지 않았던 위치를 노광할 때에, 조사량(도스량)을 2 회분의 조사량으로 조사함으로써 조정해도 된다.
도 15(a) 내지 도 15(c)는, 실시 형태 1에 있어서의 다중 노광의 다른 일례를 설명하기 위한 도면이다. 도 15(a)에서는, m × m의 개별 블랭킹 기구(47)군마다 1 개의 조(그룹)를 구성한다. 도 15(a)의 예에서는, 예를 들면 9 × 9의 개별 블랭킹 기구(47) 중, 3 × 3의 개별 블랭킹 기구(47)군마다 1 개의 조(그룹)를 구성하는 경우의 노광 단계의 일례를 나타내고 있다. 도 15(a)에서는, 도 14(a)와 마찬가지로 그룹(j ~ s)으로 구성되어 있다. 또한 오른쪽의 최상단(좌상에서 x 방향으로 3 열째)의 그룹(q)에 불량 개별 블랭킹 기구(21)가 포함되어 있는 경우를 나타내고 있다. 또한 여기서는, 다중도(N = 2)의 경우를 일례로서 나타내고 있다.
다중 노광의 1 회째의 멀티빔 조사에서는, 도 15(a)에 나타내는, 왼쪽에서 3 열째의 최상단의 그룹(q)에 의한 빔군이 조사되지 않으므로, 시료 상의 이러한 빔군의 조사 위치는 노광되어 있지 않다. 따라서 도 15(b)에 나타내는 다중 노광의 2 회째의 멀티빔 조사에서는, XY 스테이지(105)의 위치를 이동시킴으로써, x 방향으로 상대적으로 블랭킹 플레이트(204)의 위치를 이동시켜 노광한다. 이 때, 1 회째의 멀티빔 조사로 빔군이 조사되지 않았던 그룹(q)에 의한 빔군의 조사 위치는 불량빔이 아닌 그룹에 의해 노광되도록 위치를 조정한다. 도 15(b)의 예에서는, 그룹(m)에 의해 1 회째의 멀티빔 조사로 조사되지 않았던 위치가 노광된다. 한편, 도 15(b)에 나타내는 그룹(q)에 의한 빔군의 조사 위치는 2 회째의 멀티빔 조사로 조사되지 않는다. 따라서 2 회째의 멀티빔 조사가 종료된 시점에서, 도 15(b)에 나타내는 그룹(m)에 의한 빔군의 조사 위치와 그룹(q)에 의한 빔군의 조사 위치는, 모두 1 회씩밖에 조사되어 있지 않은 것이 된다. 다른 그룹에 의한 빔군의 조사 위치는, 2 회씩의 다중 노광(묘화)이 완료되어 있다. 따라서 실시 형태 1에서는, 다중 노광의 3 회째의 멀티빔 조사를 추가 노광으로서 실시한다. 도 15(c)에 나타내는 3 회째의 멀티빔 조사에서는, XY 스테이지(105)의 위치를 이동시킴으로써, x 방향으로 상대적으로 블랭킹 플레이트(204)의 위치를 이동시켜 노광한다. 이 때, 1 회째와 2 회째의 멀티빔 조사로 빔군이 조사되지 않았던 그룹(q)에 의한 빔군의 조사 위치는 불량빔이 아닌 그룹에 의해 노광되도록 위치를 조정한다. 도 15(c)의 예에서는, 그룹(j)에 의해 1 회째의 멀티빔 조사로 조사되지 않았던 위치가 노광된다. 그리고 그룹(m)에 의해 2 회째의 멀티빔 조사로 조사되지 않았던 위치가 노광된다. 그 외의 그룹에서는, 빔 OFF가 되도록 블랭킹 제어된다. 이에 의해, 모든 위치에서 2 회씩 멀티빔 조사를 행할 수 있고, 다중도(N = 2)의 다중 묘화를 완료할 수 있다.
또한 여기서는, 추가 노광에 의해 빔 조사되지 않았던 위치에의 노광을 행했지만, 이에 한정되는 것은 아니다.?@도 15(b)에 나타내는, 그룹(m)에 의해 1 회째의 멀티빔 조사로 조사되지 않았던 위치를 노광할 때에, 조사량(도스량)을 2 회분의 조사량으로 조사함으로써 조정해도 된다.
이상과 같이, 실시 형태 1에서는, 상시 빔 ON 고정이 되는 불량 개별 블랭킹 기구(21)가 존재하는 경우에도, 이러한 불량 개별 블랭킹 기구(21)에 캔슬 회로(제어 회로(43))로 대향 전극(26)에 전압을 인가함으로써 상시 빔 ON 고정의 상태에서 상시 빔 OFF 고정으로 변환할 수 있다.
따라서 실시 형태 1에 의하면, 블랭킹 제어 불능인 빔 ON 고정의 불량빔을 없앨 수 있다. 그 결과, 불량 개별 블랭킹 기구(21)를 포함하는 블랭킹 플레이트(204)(블랭킹 장치)를 교환하지 않고 그대로 사용할 수 있다. 또한, 이러한 불량 개별 블랭킹 기구(21)를 포함하는 블랭킹 플레이트(204)를 사용하는 경우에도, 고정밀도의 묘화를 행할 수 있다.
실시 형태 2.
실시 형태 1에서는, 대향 전극(26)에 양전위를 인가하는 경우를 나타냈지만, 이에 한정되는 것은 아니다. 실시 형태 2에서는, 음전위를 인가하는 구성에 대하여 설명한다. 또한 묘화 장치(100)의 구성은 도 1과 같다. 또한 이하, 특히 설명하는 점 이외의 내용은 실시 형태 1과 같아도 상관없다.
도 16은, 실시 형태 2에 있어서의 개별 블랭킹 기구의 일례를 나타내는 도면이다. 도 16에 있어서, 개별 블랭킹 기구(47)의 제어 전극(24)측의 구성은, 도 7, 8과 같다. 또한 도 8의 설명과 마찬가지로, 제어 회로(41) 내에, CMOS 인버터 회로밖에 나타내고 있지 않지만, 데이터 전송 및 CMOS 인버터 회로에의 신호 입력용의 도시하지 않은 회로 등이 배치되는 것은 말할 필요도 없다. 한편, 대향 전극(26)은 풀 다운 저항(60)을 개재하여 직접 그라운드 접속된다. 또한 대향 전극(26)은 제어 회로(43)에 접속된다. 제어 회로(43) 내에는 스위치(62)(캔슬 스위치)가 배치되어, 스위치(62)의 양 단자의 일방은 대향 전극(26)에 접속되고, 타방은 직류 전원(64)의 음극에 접속된다. 그리고 직류 전원(64)의 양극은 그라운드 접속된다. 따라서 스위치(62)에는 음전위(-｜Vdd｜)(예를 들면, -3.3 V)가 인가된다. 또한 풀 다운 저항(60)의 저항값은 충분히 높은 값으로 설정한다. 예를 들면, 수십 kΩ 이상, 바람직하게는 100 kΩ 이상으로 하면 적합하다. 이에 의해, 스위치(62)를 ON(닫힘)으로 했을 때의 풀 다운 저항(60)의 소비 전력을 작게, 혹은 실질적으로 무시할 수 있다.
이러한 구성에 있어서, 제어 전극(24)의 전위를 제어 회로(41)에 의해 양전위(Vdd)와 그라운드 전위의 일방으로 선택적으로 전환 가능하게 제어할 수 있는 통상의 상태(제어 전극(24)에 접속되는 배선 및 제어 회로(41)에 고장이 없는 상태)에서는, 스위치(62)를 OFF(열림)로 해 둔다. 이에 의해, 대향 전극(26)의 전위는 풀 다운 저항(60)이 있어도 전류가 흐르지 않아 그라운드 전위가 되므로, 통상의 개별 블랭킹 제어를 할 수 있다. 한편, 제어 전극(24)의 전위가 상시 그라운드 전위로 고정된 경우에는, 스위치(62)를 ON(닫힘)으로 한다. 이에 의해, 대향 전극(26)의 전위는 실질적으로 음전위(-｜Vdd｜)가 되므로, 대응빔을, 통상의 블랭킹 편향과 동일 방향이 되는 제어 전극(24)측에 편향하여, 제한 애퍼처 부재(206)에 조사시켜 빔 OFF로 할 수 있다. 환언하면, 제어 회로(43)(전위 변경부)는, 제어 전극(24)(제1 전극)의 전위가 그라운드 전위로 고정된 경우에, 그라운드 접속된 대향 전극(26)(제2 전극)의 전위를 그라운드 전위로부터 음전위로 변경한다. 또한 스위치(62)에 인가되는 전위는, 제어 회로(41)의 CMOS 인버터 회로의 출력용의 양전위(Vdd)와 동일한 전위와 부호를 반전시킨 전위에 한정되는 것은 아니다. 제어 전극(24)의 전위가 그라운드 전위인 경우에, 빔을 빔 OFF로 하도록 편향 가능한 음전위이면 된다.
대향 전극(26)을 음전위로 하는 경우는, 정상적인 제어 전극(24)의 전위를 조정할 필요는 없다. 즉 빔 ON, 즉 제어 전극의 전위가 그라운드 전위가 되는 경우라도, 대향 전극이 음전위이므로, 빔 OFF가 되기 때문이다.
도 16에는, 멀티빔 중의 1 개의 빔용의 개별 블랭킹 기구에 대하여 나타내고 있지만, 나머지 빔용의 개별 블랭킹 기구에 대해서도 마찬가지로 구성되어 있다. 환언하면, 실시 형태 2의 블랭킹 플레이트(204)(블랭킹 장치)는, 복수의 제어 전극(24)(제1 전극)과, 복수의 제어 회로(41)(제1 전위 인가부)와, 복수의 대향 전극(26)(제2 전극)과, 복수의 제어 회로(43)(전위 변경부)를 구비하고 있다. 또한 블랭킹 플레이트(204)는, 또한 복수의 풀 다운 저항(60)을 구비하고 있다. 그리고 복수의 제어 회로(41)는, 복수의 제어 전극(24) 중의 각각 대응하는 제어 전극(24)에, 멀티빔(20)(멀티 하전 입자빔) 중의 대응빔(20)을 빔 ON과 빔 OFF의 상태로 전환하기 위한 블랭킹 제어용의 상이한 2 개의 전위를 선택적으로 인가한다. 또한 복수의 대향 전극(26)은, 복수의 제어 전극(24)의 1 개와 각각 조가 되어 대응빔(20)의 블랭킹 편향을 행하고 또한, 그라운드 접속되어 있다. 또한 복수의 풀 다운 저항(60)은, 각각 복수의 대향 전극(26)의 대응하는 대향 전극(26)과 그라운드의 사이에 배치된다. 복수의 제어 회로(43)는, 복수의 제어 전극(24) 중 각각 대응하는 제어 전극(24)의 전위가 그라운드 전위로 고정된 경우에, 그라운드 접속된 복수의 대향 전극(26) 중 각각 대응하는 대향 전극(26)의 전위를 그라운드 전위로부터 음전위로 변경한다. 또한 도 16의 예에서는, 복수의 제어 회로(43)는, 각각 대응하는 대향 전극(26)에 일방이 접속되고, 타방에 음전위(-｜Vdd｜)가 인가된다.
여기서 제어 회로(43)(캔슬 회로)는, 개별 블랭킹 기구마다 배치해도 되지만, 이에 한정되는 것은 아니다. 도 4에 나타낸 바와 같이, 블랭킹 플레이트(204) 상의 복수의 대향 전극(26)을 복수의 조로 그룹화하여, 조(그룹)마다 1 개의 제어 회로(43)를 배치해도 된다.
도 17은, 실시 형태 2에 있어서의 복수의 개별 블랭킹 기구에 1 개의 캔슬 회로가 배치된 구성의 일례를 나타내는 도면이다. 도 17의 예에서는, 2 개의 개별 블랭킹 기구(47a, 47b)에 1 개의 제어 회로(43)(캔슬 회로)가 배치된 경우를 일례로서 나타내고 있다. 개별 블랭킹 기구(47a)에 있어서, 대향 전극(26a)에는 풀 다운 저항(60a)과 제어 회로(43)가 접속된다. 마찬가지로, 대향 전극(26b)에는 풀 다운 저항(60b)과 제어 회로(43)가 접속된다. 제어 회로(43) 내에는 스위치(62)가 배치되고, 스위치(62)에는 음전위(-｜Vdd｜)가 인가되어 있는 것은 상술한 바와 같다. 스위치(62)를 ON(닫힘)으로 함으로써, 대향 전극(26a, 26b)의 전위를 동시에 음전위(-｜Vdd｜)로 할 수 있다. 따라서 제어 전극(24a, 24b)의 양방이 모두, 상시 그라운드 전위로 고정된 경우에, 함께 빔 ON 상태를 빔 OFF 상태로 변경할 수 있다. 또한 제어 전극(24a, 24b)의 일방(예를 들면 제어 전극(24a))이 상시 그라운드 전위로 고정된 경우에도, 타방(예를 들면 제어 전극(24b))의 통상의 블랭킹 제어에 상관없이, 타방도 빔 OFF로 할 수 있다.
도 18은, 실시 형태 2에 있어서의 복수의 개별 블랭킹 기구에 1 개의 캔슬 회로가 배치된 구성의 사용 상태의 일례를 나타내는 도면이다. 제어 전극(24a, 24b)의 일방, 혹은 양방이 어떠한 이상에 의해 상시 양전위(Vdd)로 고정된 경우, 실시 형태 1의 구성에서는, 대향 전극(26)이 동일한 양전위(Vdd)가 되어 버리므로 전위차가 발생하지 않고, 빔 ON의 상태로 변화시키게 된다. 그러나 실시 형태 2의 구성에서는, 대향 전극(26)을 제어 전극(24)과는 부호가 반대인 음전위(-｜Vdd｜)로 할 수 있으므로, 상시 빔 OFF인 채로 유지할 수 있다.
이상과 같이, 실시 형태 2에서는, 상시 빔 ON 고정이 되는 불량 개별 블랭킹 기구(21)가 존재하는 경우에도, 이러한 불량 개별 블랭킹 기구(21)에 캔슬 회로(제어 회로(43))로 대향 전극(26)에 전압을 인가함으로써 상시 빔 ON 고정의 상태에서 상시 빔 OFF 고정으로 변환할 수 있다. 또한 실시 형태 2에서는, 제어 전극(24)이 상시 양전위(Vdd)로 고정된 경우에도 빔 OFF로 할 수 있다.
실시 형태 3.
실시 형태 1 및 2에서는, 제어 전극(24)의 전위가 부유 상태가 되었을 경우에 제어하는 것이 곤란해진다. 따라서 실시 형태 3에서는, 간단하고 쉬운 방법으로 제어 전극(24)의 전위가 부유 상태가 되었을 경우에 대응하는 구성에 대하여 설명한다. 또한 묘화 장치(100)의 구성은 도 1과 같다. 또한 이하, 특히 설명하는 점 이외의 내용은 실시 형태 1과 같아도 상관없다.
도 19는, 실시 형태 3에 있어서의 개별 블랭킹 기구의 일례를 나타내는 도면이다. 도 19에 있어서, 개별 블랭킹 기구(47)의 제어 회로(41)의 구성은, 도 7, 8과 같다. 또한 도 8의 설명과 마찬가지로, 제어 회로(41) 내에, CMOS 인버터 회로밖에 나타내고 있지 않지만, 데이터 전송 및 CMOS 인버터 회로에의 신호 입력용의 도시하지 않은 회로 등이 배치되는 것은 말할 필요도 없다. 또한 대향 전극(26)은 직접 그라운드 접속되는 점에서 도 7과 같다. 제어 회로(43)는 배치하지 않는다. 여기서 제어 전극(24)은, 제어 회로(41)와 풀 업 저항(66)의 양 단자의 일방에 접속되고, 풀 업 저항(66)의 양 단자의 타방에는 양전위(Vdd)가 인가된다. 양전위(Vdd)의 전원은, 제어 회로(41)의 CMOS 인버터 회로의 드레인에 인가하는 전위의 전원을 유용하면 된다. 단 이에 한정되는 것이 아니고, 다른 양전위의 전원을 준비해도 된다. 풀 업 저항(66)의 저항값은 충분히 높은 값으로 설정한다. 예를 들면, 수십 kΩ 이상, 바람직하게는 100 kΩ 이상으로 하면 적합하다. 이에 의해, 제어 회로(41)의 출력 전위가 그라운드 전위여도 풀 업 저항(66)의 소비 전력을 작게, 혹은 실질적으로 무시할 수 있다.
이러한 구성에 있어서, 제어 전극(24)의 전위를 제어 회로(41)에 의해 양전위(Vdd)와 그라운드 전위의 일방으로 선택적으로 전환 가능하게 제어할 수 있는 통상의 상태(제어 전극(24)에 접속되는 배선 및 제어 회로(41)에 고장이 없는 상태)에서는, 풀 업 저항(66)에 양전위(Vdd)가 인가되어도 제어 전극(24)의 전위는, 실질적으로 제어 회로(41)로부터의 출력 전위로 할 수 있다. 한편, 제어 회로(41)와 제어 전극(24)의 사이가 단선 등이 된 경우라도, 제어 전극(24)은 부유 상태가 되지는 않고, 전위를 풀 업 저항(66)을 개재하여 양전위(Vdd)로 할 수 있다. 이에 의해, 제어 회로(41)에 의해 제어 불능이 된 불량 개별 블랭킹 기구(21)에서도, 통상의 블랭킹 편향과 동일 방향이 되는 제어 전극(24)측에 편향하여, 제한 애퍼처 부재(206)에 조사시켜 빔 OFF로 할 수 있다.
실시 형태 4.
실시 형태 1에서는, 제어 전극(24)의 전위가 부유 상태가 되었을 경우에 제어하는 것이 곤란해진다. 한편 실시 형태 3에서는, 제어 전극(24)과 제어 회로(41)의 사이의 단선 등에 의한 부유 상태에는 적용 가능하지만, 상시 빔 ON 고정이 되는 제어 전극(24)의 전위가 그라운드 전위 고정인 경우의 대책이 되지는 않는다. 실시 형태 4에서는, 실시 형태 1과 실시 형태 3을 조합한 구성에 대하여 설명한다. 또한 묘화 장치(100)의 구성은 도 1과 같다. 또한 이하, 특히 설명하는 점 이외의 내용은 실시 형태 1, 3과 같아도 상관없다.
도 20은, 실시 형태 4에 있어서의 개별 블랭킹 기구의 일례를 나타내는 도면이다. 도 20에 있어서, 개별 블랭킹 기구(47)의 제어 회로(41)의 구성은, 도 7, 8과 같다. 또한 도 8의 설명과 마찬가지로, 제어 회로(41) 내에 CMOS 인버터 회로밖에 나타내고 있지 않지만, 데이터 전송 및 CMOS 인버터 회로에의 신호 입력용의 도시하지 않은 회로 등이 배치되는 것은 말할 필요도 없다. 또한 제어 전극(24)은, 제어 회로(41)와 풀 업 저항(66)의 양 단자의 일방에 접속되고, 풀 업 저항(66)의 양 단자의 타방에는 양전위(Vdd)가 인가된다. 양전위(Vdd)의 전원은, 제어 회로(41)의 CMOS 인버터 회로의 드레인에 인가하는 전위의 전원을 유용하면 된다. 단 이에 한정되는 것이 아니고, 다른 양전위의 전원을 준비해도 된다. 풀 업 저항(66)의 저항값은 충분히 높은 값으로 설정한다. 예를 들면, 수십 kΩ 이상, 바람직하게는 100 kΩ 이상으로 하면 적합하다. 이에 의해, 풀 업 저항(66)의 소비 전력을 작게, 혹은 실질적으로 무시할 수 있다.
도 20에 있어서, 대향 전극(26)은 풀 다운 저항(60)을 개재하여 그라운드 접속된다. 또한 대향 전극(26)은 제어 회로(43)에 접속된다. 제어 회로(43) 내에는 스위치(62)(캔슬 스위치)가 배치되어, 스위치(62)의 양 단자의 일방은 대향 전극(26)에 접속되고, 타방에는 양전위(Vdd)가 인가된다. 양전위(Vdd)의 전원은, 제어 회로(41)의 CMOS 인버터 회로의 드레인에 인가하는 전위의 전원을 유용하면 된다. 단 이에 한정되는 것이 아니고, 다른 양전위의 전원을 준비해도 된다. 또한 풀 다운 저항(60)의 저항값은 충분히 높은 값으로 설정한다. 예를 들면, 수십 kΩ 이상, 바람직하게는 100 kΩ 이상으로 하면 적합하다. 이에 의해, 스위치(62)를 ON(닫힘)으로 풀 다운 저항(60)의 소비 전력을 작게, 혹은 실질적으로 무시할 수 있다.
이러한 구성에 있어서, 제어 전극(24)의 전위를 제어 회로(41)에 의해 양전위(Vdd)와 그라운드 전위의 일방으로 선택적으로 전환 가능하게 제어할 수 있는 통상의 상태(제어 전극(24)에 접속되는 배선 및 제어 회로(41)에 고장이 없는 상태)에서는, 스위치(62)를 OFF(열림)로 해 둔다. 이에 의해, 대향 전극(26)의 전위는 풀 다운 저항(60)이 있어도 전류가 흐르지 않아 그라운드 전위가 되므로, 통상의 개별 블랭킹 제어를 할 수 있다. 또한 제어 전극(24)의 전위는 풀 업 저항(66)이 있어도 제어 회로(41)의 출력 전위로 제어할 수 있다.
한편, 제어 전극(24)의 전위가 상시 그라운드 전위로 고정된 경우에는, 스위치(62)를 ON(닫힘)으로 한다. 이에 의해, 대향 전극(26)의 전위는 실질적으로 양전위(Vdd)가 되므로, 대응빔을, 통상의 블랭킹 편향과 반대 방향이 되는 대향 전극(26)측에 편향하여, 제한 애퍼처 부재(206)에 조사시켜 빔 OFF로 할 수 있다. 환언하면, 제어 회로(43)(전위 변경부)는, 제어 전극(24)(제1 전극)의 전위가 그라운드 전위로 고정된 경우에, 그라운드 접속된 대향 전극(26)(제2 전극)의 전위를 그라운드 전위로부터 양전위로 변경한다.
또한 제어 회로(41)와 제어 전극(24)의 사이가 단선 등에 의해 부유 상태가 되었을 경우에는, 스위치(62)를 OFF(열림)로 한다. 이에 의해, 제어 전극(24)의 전위를, 풀 업 저항(66)을 개재하여 양전위(Vdd)로 할 수 있다. 한편 대향 전극(26)의 전위는 그라운드 전위로 유지할 수 있다. 이에 의해, 제어 회로(41)에 의해 제어 불능이 된 불량 개별 블랭킹 기구(21)에서도, 통상의 블랭킹 편향과 동일 방향이 되는 제어 전극(24)측에 편향하여, 제한 애퍼처 부재(206)에 조사시켜 빔 OFF로 할 수 있다.
도 20에는, 멀티빔 중의 1 개의 빔용의 개별 블랭킹 기구에 대하여 나타내고 있지만, 나머지 빔용의 개별 블랭킹 기구에 대해서도 마찬가지로 구성되어 있다. 또한 제어 회로(43)(캔슬 회로)는, 개별 블랭킹 기구마다 배치해도 되지만, 이에 한정되는 것은 아니다. 도 4에 나타낸 바와 같이, 블랭킹 플레이트(204) 상의 복수의 대향 전극(26)을 복수의 조로 그룹화하여, 조(그룹)마다 1 개의 제어 회로(43)를 배치해도 된다.
도 21은, 실시 형태 4에 있어서의 복수의 개별 블랭킹 기구에 1 개의 캔슬 회로가 배치된 구성의 일례를 나타내는 도면이다. 도 21의 예에서는, 2 개의 개별 블랭킹 기구(47a, 47b)에 1 개의 제어 회로(43)(캔슬 회로)가 배치된 경우를 일례로서 나타내고 있다. 개별 블랭킹 기구(47a)에 있어서, 제어 전극(24a)에는 제어 회로(41a)와 풀 업 저항(66a)이 접속되고, 풀 업 저항(66a)에는 양전위(Vdd)가 인가된다. 또한 대향 전극(26a)에는 풀 다운 저항(60a)과 제어 회로(43)가 접속된다. 마찬가지로, 개별 블랭킹 기구(47b)에 있어서, 제어 전극(24b)에는 제어 회로(41b)와 풀 업 저항(66b)이 접속되고, 풀 업 저항(66b)에는 양전위(Vdd)가 인가된다. 또한 대향 전극(26b)에는 풀 다운 저항(60b)과 제어 회로(43)가 접속된다. 환언하면, 제어 회로(43)는 대향 전극(26a, 26b)에 접속된다. 제어 회로(43) 내에는 스위치(62)가 배치되고, 스위치(62)에는 양전위(Vdd)가 인가되어 있는 것은 상술한 바와 같다. 스위치(62)를 ON(닫힘)으로 함으로써, 대향 전극(26a, 26b)의 전위를 동시에 양전위(Vdd)로 할 수 있다. 따라서 제어 전극(24a, 24b)의 양방이 모두, 상시 그라운드 전위로 고정된 경우에, 함께 빔 ON 상태를 빔 OFF 상태로 변경할 수 있다. 또한 제어 전극(24a, 24b)의 일방(예를 들면 제어 전극(24a))이 상시 그라운드 전위로 고정된 경우에도, 타방(예를 들면 제어 전극(24b))을 빔 ON이 되도록 블랭킹 제어함으로써, 타방도 빔 OFF로 할 수 있다. 또한 상술한 바와 같이, 제어 전극(24a, 24b)의 일방, 혹은 양방의 입력 배선이 단선된 경우라도 풀 업 저항(66a 및 66b)에 의해 부유 상태가 되지는 않고 Vdd 전위가 되므로, 스위치(62)를 OFF(열림)으로 함으로써, 제어 전극(24)의 빔에 대하여 빔 OFF로 할 수 있다.
이상과 같이, 실시 형태 4에서는, 상시 빔 ON 고정이 되는 불량 개별 블랭킹 기구(21)가 존재하는 경우에도, 이러한 불량 개별 블랭킹 기구(21)에 캔슬 회로(제어 회로(43))로 대향 전극(26)에 전압을 인가함으로써 상시 빔 ON 고정의 상태에서 상시 빔 OFF 고정으로 변환할 수 있다. 또한 제어 회로(41)와 제어 전극(24)의 사이가 단선 상태가 된 경우에도 캔슬 회로(제어 회로(43))를 오프(스위치(62)를 오프)로 함으로써 빔 OFF로 할 수 있다.
실시 형태 5.
실시 형태 1, 2, 4에서는, 대향 전극(26)에 1 종류의 전위를 인가하는, 혹은 인가하지 않는다는 전위 인가의 유무의 전환을 행하는 구성에 대하여 설명했지만, 이에 한정되는 것은 아니다. 실시 형태 5에서는, 대향 전극(26)에 2 종류의 상이한 전위를 전환 가능하게 인가하는 구성에 대하여 설명한다. 또한 묘화 장치(100)의 구성은 도 1과 같다. 또한 이하, 특히 설명하는 점 이외의 내용은 실시 형태 1과 같아도 상관없다.
도 22는, 실시 형태 5에 있어서의 개별 블랭킹 기구의 일례를 나타내는 도면이다. 도 22에 있어서, 개별 블랭킹 기구(47)의 제어 회로(41)의 구성은, 도 7, 8과 같다. 또한 도 8의 설명과 마찬가지로, 제어 회로(41) 내에 CMOS 인버터 회로밖에 나타내고 있지 않지만, 데이터 전송 및 CMOS 인버터 회로에의 신호 입력용의 도시하지 않은 회로 등이 배치되는 것은 말할 필요도 없다. 또한 제어 전극(24)은, 제어 회로(41)와, 풀 업 저항(66)의 양 단자의 일방이 접속되고, 풀 업 저항(66)의 양 단자의 타방에는 양전위(Vdd)가 인가된다. 양전위(Vdd)의 전원은, 제어 회로(41)의 CMOS 인버터 회로의 드레인에 인가하는 전위의 전원을 유용하면 된다. 단 이에 한정되는 것이 아니고, 다른 양전위의 전원을 준비해도 된다. 풀 업 저항(66)의 저항값은 충분히 높은 값으로 설정한다. 예를 들면, 수십 kΩ 이상, 바람직하게는 100 kΩ 이상으로 하면 적합하다. 이에 의해, 풀 업 저항(66)에 의한 소비 전력을 작게, 혹은 실질적으로 무시할 수 있다.
도 22에 있어서, 대향 전극(26)은, 풀 다운 저항(60)과 보호 저항(69)의 양 단자의 일방이 접속되고, 보호 저항(69)의 양 단자의 타방에는 제어 회로(43)의 출력 단자가 접속된다. 보호 저항(69)의 저항값은 충분히 작은 값으로 설정한다. 보호 저항(69)에 의해, 제어 전극(24)과 대향 전극(26)이 쇼트되었을 때에, 제어 회로(41)의 인버터 회로 및 제어 회로(43)의 후술하는 인버터 회로를 보호할 수 있다. 보호 저항(69)은, 통상은 저항이 없는 회로에 삽입하고 있으므로(회로의 부유 용량(C)에 의한 시정수(τ = CR)를 작게 하기 위하여), 저항값은 가능한 한 낮은 것이 바람직하다. 풀 다운 저항(60)과의 분압비를 고려하여, 보호 저항(69)의 저항값은 예를 들면, 수 100 Ω 이하, 바람직하게는 수십 Ω 이하로 하면 적합하다.
제어 회로(43) 내에는 CMOS 인버터 회로(68)가 배치된다. CMOS 인버터 회로(68)는 양전위(Vdd)와 그라운드 전위로 접속된다. 양전위(Vdd)의 전원은, 제어 회로(41)의 CMOS 인버터 회로에 인가하는 전위의 전원을 유용하면 된다. 단 이에 한정되는 것이 아니고, 다른 양전위의 전원을 준비해도 된다.
제어 회로(43) 내에 있어서, CMOS 인버터 회로(68)의 출력선(OUT)은 보호 저항(69)을 개재하여 대향 전극(26)에 접속된다. CMOS 인버터 회로(68)의 입력(IN)에는, 임계치 전압보다 낮아지는 L(low) 전위(예를 들면 그라운드 전위)와, 임계치 전압 이상이 되는 H(high) 전위의 어느 하나가 제어 신호로서 인가된다. 실시 형태 5에서는, CMOS 인버터 회로의 입력(IN)에 H 전위가 인가되는 상태에서는, CMOS 인버터 회로의 출력(OUT)은 그라운드 전위가 되고, 대향 전극(26)의 전위는 풀 다운 저항(60) 및 보호 저항(69)이 있어도 전류가 흐르지 않으므로 그라운드 전위가 된다. 따라서 제어 전극(24)의 전위가 양전위(Vdd)인 경우에는 전위차에 의해 대응빔(20)을 편향하고, 제한 애퍼처 부재(206)로 차폐함으로써 빔 OFF가 되도록 제어한다. 또한 제어 전극(24)의 전위가 그라운드 전위인 경우에는 전위차가 없어져 대응빔(20)을 편향하지 않으므로 제한 애퍼처 부재(206)를 통과함으로써 빔 ON이 되도록 제어된다. 따라서 고장나지 않은 통상 사용시는, CMOS 인버터 회로의 입력(IN)에 H 전위가 인가되게 된다.
한편, 제어 전극(24)의 전위가 상시 그라운드 전위로 고정된 경우에는, CMOS 인버터 회로(68)의 입력(IN)에 L 전위(액티브 전위)를 인가한다. 이에 의해, 대향 전극(26)의 전위는 실질적으로 양전위(Vdd)가 되므로, 대응빔을, 통상의 블랭킹 편향과 반대 방향이 되는 대향 전극(26)측에 편향하여, 제한 애퍼처 부재(206)에 조사시켜 빔 OFF로 할 수 있다. 환언하면, 제어 회로(43)(전위 변경부)는, 제어 전극(24)(제1 전극)의 전위가 그라운드 전위로 고정된 경우에, 그라운드 접속된 대향 전극(26)(제2 전극)의 전위를 그라운드 전위로부터 양전위로 변경한다. 이와 같이, 제어 회로(43)(전위 변경부) 내의 CMOS 인버터 회로(68)(제2 전위 인가부의 일례)는, 대향 전극(26)(제2 전극)에, 양전위를 포함하는 상이한 2 개의 전위(Vdd, 그라운드 전위)를 선택적으로 인가한다.
또한 제어 회로(41)와 제어 전극(24)의 사이가 단선된 경우에는, 제어 전극(24)의 전위를, 풀 업 저항(66)을 개재하여 양전위(Vdd)로 할 수 있다. 그리고 CMOS 인버터 회로(68)의 입력(IN)에는 H 전위가 인가된다. 이에 의해, 대향 전극(26)의 전위를 그라운드 전위로 할 수 있다. 이에 의해, 제어 회로(41)에 의해 제어 불능이 된 불량 개별 블랭킹 기구(21)에서도, 통상의 블랭킹 편향과 동일 방향이 되는 제어 전극(24)측에 편향하여, 제한 애퍼처 부재(206)에 조사시켜 빔 OFF로 할 수 있다. 한편, 제어 회로(43)와 대향 전극(26)의 사이가 단선 상태가 된 경우에는, 대향 전극(26)의 전위는 풀 다운 저항(60)을 개재하여 그라운드 전위로 할 수 있다. 따라서 제어 회로(41)와 제어 전극(24)의 사이에 고장 등이 발생하지 않는 한, 블랭킹 플레이트(204)를 그대로 사용할 수도 있다.
도 22에는, 멀티빔 중의 1 개의 빔용의 개별 블랭킹 기구에 대하여 나타내고 있지만, 나머지 빔용의 개별 블랭킹 기구에 대해서도 마찬가지로 구성되어 있다. 또한 제어 회로(43)(캔슬 회로)는 개별 블랭킹 기구마다 배치해도 되지만, 이에 한정되는 것은 아니다. 도 4에 나타낸 바와 같이, 블랭킹 플레이트(204) 상의 복수의 대향 전극(26)을 복수의 조로 그룹화하여, 조(그룹)마다 1 개의 제어 회로(43)를 배치해도 된다.
도 23은, 실시 형태 5에 있어서의 복수의 개별 블랭킹 기구에 1 개의 캔슬 회로가 배치된 구성의 일례를 나타내는 도면이다. 도 23의 예에서는, 2 개의 개별 블랭킹 기구(47a, 47b)에 1 개의 제어 회로(43)(캔슬 회로)가 배치된 경우를 일례로서 나타내고 있다. 개별 블랭킹 기구(47a)에 있어서, 제어 전극(24a)에는 제어 회로(41a)와 풀 업 저항(66a)이 접속되고, 풀 업 저항(66a)에는 양전위(Vdd)가 인가된다. 또한 대향 전극(26a)에는 접지된 풀 다운 저항(60a)과 보호 저항(69a)이 접속된다. 마찬가지로, 개별 블랭킹 기구(47b)에 있어서, 제어 전극(24b)에는 제어 회로(41b)와 풀 업 저항(66b)이 접속되고, 풀 업 저항(66b)에는 양전위(Vdd)가 인가된다. 또한 대향 전극(26b)에는 접지된 풀 다운 저항(60b)과 보호 저항(69b)이 접속된다. 그리고 제어 회로(43)에는 보호 저항(69a, 69b)이 접속된다. 환언하면, 제어 회로(43)는, 각각 보호 저항(69a, 69b)을 개재하여 대향 전극(26a, 26b)에 접속된다. 제어 회로(43) 내의 CMOS 인버터 회로(68)의 입력(IN)에 L 전위(액티브 전위)를 인가함으로써, 대향 전극(26a, 26b)의 전위를 동시에 양전위(Vdd)로 할 수 있다. 따라서 제어 전극(24a, 24b)의 양방이 모두, 상시 그라운드 전위로 고정된 경우에, 함께 빔 ON상태를 빔 OFF 상태로 변경할 수 있다.
또한, 제어 전극(24a, 24b)의 일방(예를 들면 제어 전극(24a))이 상시 그라운드 전위로 고정된 경우에도, 타방(예를 들면 제어 전극(24b))을 빔 ON이 되도록 블랭킹 제어함으로써, 타방도 빔 OFF로 할 수 있다. 또한 상술한 바와 같이, 제어 전극(24a, 24b)의 일방, 혹은 양방의 신호선이 개방 상태가 된 경우, CMOS 인버터 회로(68)의 입력(IN)에 H 전위를 인가함으로써, 제어 전극(24)의 빔에 대하여 빔 OFF로 할 수 있다.
이상과 같이, 실시 형태 5의 블랭킹 플레이트(204)(블랭킹 장치)는, 복수의 제어 전극(24)(제1 전극)과, 복수의 제어 회로(41)(제1 전위 인가부)와, 복수의 대향 전극(26)(제2 전극)과, 복수의 제어 회로(43)(전위 변경부)를 구비하고 있다. 또한, 블랭킹 플레이트(204)는 또한, 복수의 풀 다운 저항(60)과 복수의 풀 업 저항(66)과 복수의 보호 저항(69)을 구비하고 있다. 그리고 복수의 제어 회로(41)는, 복수의 제어 전극(24) 중의 각각 대응하는 제어 전극(24)에, 멀티빔(20)(멀티 하전 입자빔) 중의 대응빔(20)을 빔 ON과 빔 OFF의 상태로 전환하기 위한 블랭킹 제어용의 상이한 2 개의 전위를 선택적으로 인가한다. 또한 복수의 대향 전극(26)은, 복수의 제어 전극(24)의 1 개와 각각 조가 되어 대응빔(20)의 블랭킹 편향을 행하고 또한, 그라운드 접속되어 있다. 또한 복수의 풀 다운 저항(60)은, 각각 복수의 대향 전극(26)의 대응하는 대향 전극(26)과 그라운드의 사이에 배치된다. 복수의 풀 업 저항(66)은, 복수의 제어 전극(24) 중의 각각 대응하는 제어 전극(24)에 양 단자의 일방이 접속되고, 타방에 양전위가 인가된다. 복수의 보호 저항(69)(제1 저항의 일례)은, 복수의 제어 회로(43)와, 복수의 제어 회로(43)에 대응하는 대향 전극(26)의 사이에 각각 배치된다. 복수의 제어 회로(43)는, 복수의 대향 전극(26)의 각각 대응하는 대향 전극(26)에, 양전위를 포함하는 상이한 2 개의 전위를 선택적으로 인가하는 CMOS 인버터 회로(68)(제2 전위 인가부의 일례)를 가진다. 그리고 복수의 제어 회로(43)는, 복수의 제어 전극(24) 중 각각 대응하는 제어 전극(24)의 전위가 그라운드 전위로 고정된 경우에, 그라운드 접속된 복수의 대향 전극(26) 중 각각 대응하는 대향 전극(26)의 전위를 상이한 2 개의 전위의 일방(그라운드 전위)으로부터 타방(Vdd)으로 변경한다.
이상과 같이, 실시 형태 5에서는, 상시 빔 ON 고정이 되는 불량 개별 블랭킹 기구(21)가 존재하는 경우에도, 이러한 불량 개별 블랭킹 기구(21)에 캔슬 회로(제어 회로(43))로 대향 전극(26)으로 전환 가능한 2 종류의 상이한 전위의 일방을 인가함으로써 상시 빔 ON 고정 상태로부터 상시 빔 OFF 고정으로 변환할 수 있다. 또한 제어 회로(41)와 제어 전극(24)의 사이가 개방 상태가 된 경우에도 캔슬 회로(제어 회로(43))로 2 종류의 상이한 전위의 타방을 대향 전극(26)에 인가함으로써 빔 OFF로 할 수 있다. 또한 제어 전극(24)과 대향 전극(26)의 사이에서 쇼트(단락)가 발생해도 보호 저항(69)에 의해 제어 회로(41, 43) 내의 CMOS 인버터 회로의 고장을 회피할 수 있다.
실시 형태 6.
실시 형태 5에서는, 대향 전극(26)에 양전위를 포함하는 2 종류의 상이한 전위를 전환 가능하게 인가하는 구성의 일례에 대하여 설명했지만, 이에 한정되는 것은 아니다. 실시 형태 6에서는, 다른 일례에 대하여 설명한다. 또한 묘화 장치(100)의 구성은 도 1과 같다. 또한 이하, 특히 설명하는 점 이외의 내용은 실시 형태 1, 5와 같아도 상관없다.
도 24는, 실시 형태 6에 있어서의 개별 블랭킹 기구의 일례를 나타내는 도면이다. 도 24에 있어서, 보호 저항(69)의 배치 위치가, 대향 전극(26)측으로부터 제어 전극(24)측으로 변경된 점 이외는, 도 22와 같다. 즉 도 24에 있어서, 제어 전극(24)은, 풀 업 저항(66)과 보호 저항(69)의 양 단자의 일방이 접속되고, 보호 저항(69)의 양 단자의 타방에는 제어 회로(41)의 출력 단자가 접속된다. 보호 저항(69)의 저항값은 충분히 작은 값으로 설정한다. 보호 저항(69)에 의해, 제어 전극(24)과 대향 전극(26)이 쇼트되었을 때에, 제어 회로(41)의 인버터 회로 및 제어 회로(43)의 인버터 회로(68)를 보호할 수 있다. 보호 저항(69)은, 통상은 저항이 없는 회로에 삽입하고 있으므로(회로의 부유 용량(C)에 의한 시정수(τ = CR)를 작게 하기 위하여), 저항값은 가능한 한 낮은 것이 바람직하다. 풀 업 저항(66)과의 분압비를 고려하여, 보호 저항(69)의 저항값은, 예를 들면 수 100 Ω 이하, 바람직하게는 수십 Ω 이하로 하면 적합하다. 한편 대향 전극(26)에는, 풀 다운 저항(60)과 제어 회로(43)의 출력 단자가 접속된다.
제어 회로(43) 내에는, CMOS 인버터 회로(68)가 배치되는 점에서 도 22와 같다. 실시 형태 6에서는, CMOS 인버터 회로의 입력(IN)에 H 전위가 인가되는 상태에서는, CMOS 인버터 회로의 출력(OUT)은 그라운드 전위가 되고, 대향 전극(26)의 전위는 풀 다운 저항(60)이 있어도 그라운드 전위가 된다. 또한 제어 전극(41)의 CMOS 인버터 회로의 출력이 양전위(Vdd)의 경우에는, 제어 전극(24)의 전위는 풀 업 저항(66) 및 보호 저항(69)이 있어도 전류가 흐르지 않으므로 양전위(Vdd)가 된다. 이러한 상태에서는, 제어 전극(24)과 대향 전극(26)의 사이의 전위차에 의해 대응빔(20)을 편향 하고, 제한 애퍼처 부재(206)로 차폐함으로써 빔 OFF가 되도록 제어한다. 또한 제어 전극(24)의 전위가 그라운드 전위인 경우에는 전위차가 없어져 대응빔(20)을 편향하지 않으므로 제한 애퍼처 부재(206)를 통과함으로써 빔 ON이 되도록 제어된다. 따라서 고장나지 않은 통상 사용시는, CMOS 인버터 회로(68)의 입력(IN)에 H 전위가 인가되게 된다.
한편, 제어 전극(24)의 전위가 상시 그라운드 전위로 고정된 경우에는, CMOS 인버터 회로(68)의 입력(IN)에 L 전위(액티브 전위)를 인가한다. 이에 의해, 대향 전극(26)의 전위는 실질적으로 양전위(Vdd)가 되므로, 대응빔을, 통상의 블랭킹 편향과 반대 방향이 되는 대향 전극(26)측에 편향하여, 제한 애퍼처 부재(206)에 조사시켜 빔 OFF로 할 수 있다. 환언하면, 제어 회로(43)(전위 변경부)는, 제어 전극(24)(제1 전극)의 전위가 그라운드 전위로 고정된 경우에, 그라운드 접속된 대향 전극(26)(제2 전극)의 전위를 그라운드 전위로부터 양전위로 변경한다. 이와 같이, 제어 회로(43)(전위 변경부) 내의 CMOS 인버터 회로(68)(제2 전위 인가부의 일례)는, 대향 전극(26)(제2 전극)에, 양전위를 포함하는 상이한 2 개의 전위(Vdd, 그라운드 전위)를 선택적으로 인가한다.
또한 제어 회로(41)와 제어 전극(24)의 사이가 단선된 경우에는, 제어 전극(24)의 전위를, 풀 업 저항(66)을 개재하여 양전위(Vdd)로 할 수 있고 부유 상태가 되는 것을 방지할 수 있다. 그리고 CMOS 인버터 회로(68)의 입력(IN)에는 H 전위가 인가된다. 이에 의해, 대향 전극(26)의 전위를 그라운드 전위로 할 수 있다. 이에 의해, 제어 회로(41)에 의해 제어 불능이 된 불량 개별 블랭킹 기구(21)에서도, 통상의 블랭킹 편향과 동일 방향이 되는 제어 전극(24)측에 편향하여, 제한 애퍼처 부재(206)에 조사시켜 빔 OFF로 할 수 있다. 한편, 제어 회로(43)와 대향 전극(26)의 사이가 단선된 경우에는, 대향 전극(26)의 전위는 풀 다운 저항(60)을 개재하여 그라운드 전위로 할 수 있고 부유 상태가 되는 것을 방지할 수 있다. 따라서 제어 회로(41)와 제어 전극(24)의 사이에 고장 등이 발생하지 않는 한, 블랭킹 플레이트(204)를 그대로 사용할 수도 있다.
도 24에는, 멀티빔 중의 1 개의 빔용의 개별 블랭킹 기구에 대하여 나타내고 있지만, 나머지 빔용의 개별 블랭킹 기구에 대해서도 마찬가지로 구성되어 있다. 또한 제어 회로(43)(캔슬 회로)는, 개별 블랭킹 기구마다 배치해도 되지만, 이에 한정되는 것은 아니다. 도 4에 나타낸 바와 같이, 블랭킹 플레이트(204) 상의 복수의 대향 전극(26)을 복수의 조로 그룹화하여, 조(그룹)마다 1 개의 제어 회로(43)를 배치해도 된다.
도 25는, 실시 형태 6에 있어서의 복수의 개별 블랭킹 기구에 1 개의 캔슬 회로가 배치된 구성의 일례를 나타내는 도면이다. 도 25의 예에서는, 2 개의 개별 블랭킹 기구(47a, 47b)에 1 개의 제어 회로(43)(캔슬 회로)가 배치된 경우를 일례로서 나타내고 있다. 개별 블랭킹 기구(47a)에 있어서, 제어 전극(24a)에는, 보호 저항(69a)을 개재한 제어 회로(41a)와 풀 업 저항(66a)이 접속되고, 풀 업 저항(66a)에는 양전위(Vdd)가 인가된다. 또한 대향 전극(26a)에는, 접지된 풀 다운 저항(60a)과 제어 회로(43)가 접속된다. 마찬가지로, 개별 블랭킹 기구(47b)에 있어서, 제어 전극(24b)에는, 보호 저항(69b)을 개재한 제어 회로(41b)와 풀 업 저항(66b)이 접속되고, 풀 업 저항(66b)에는 양전위(Vdd)가 인가된다. 또한 대향 전극(26b)에는, 접지된 풀 다운 저항(60b)과 제어 회로(43)가 접속된다. 환언하면, 제어 회로(43)는 대향 전극(26a, 26b)에 접속된다. 제어 회로(43) 내의 CMOS 인버터 회로(68)의 입력(IN)에 L 전위(액티브 전위)를 인가함으로써, 대향 전극(26a, 26b)의 전위를 동시에 양전위(Vdd)로 할 수 있다. 따라서 제어 전극(24a, 24b)의 양방이 모두, 상시 그라운드 전위로 고정된 경우에, 함께 빔 ON 상태를 빔 OFF의 상태로 변경할 수 있다.
또한, 제어 전극(24a, 24b)의 일방(예를 들면 제어 전극(24a))이 상시 그라운드 전위로 고정된 경우에도, 타방(예를 들면 제어 전극(24b))을 빔 ON이 되도록 블랭킹 제어함으로써, 타방도 빔 OFF로 할 수 있다. 또한 상술한 바와 같이, 제어 전극(24a, 24b)의 일방, 혹은 양방이 단선 상태가 된 경우, CMOS 인버터 회로(68)의 입력(IN)에 H 전위를 인가함으로써, 제어 전극(24)의 빔에 대하여 빔 OFF로 할 수 있다.
이상과 같이, 실시 형태 6의 블랭킹 플레이트(204)(블랭킹 장치)는, 실시 형태 5와 마찬가지로, 복수의 제어 전극(24)(제1 전극)과, 복수의 제어 회로(41)(제1 전위 인가부)와, 복수의 대향 전극(26)(제2 전극)과, 복수의 제어 회로(43)(전위 변경부)를 구비하고 있다. 또한, 블랭킹 플레이트(204)는 또한, 복수의 풀 다운 저항(60)과 복수의 풀 업 저항(66)과 복수의 보호 저항(69)을 구비하고 있다. 그리고 복수의 제어 회로(41)는, 복수의 제어 전극(24) 중의 각각 대응하는 제어 전극(24)에, 멀티빔(20)(멀티 하전 입자빔) 중의 대응빔(20)을 빔 ON과 빔 OFF의 상태로 전환하기 위한 블랭킹 제어용의 상이한 2 개의 전위를 선택적으로 인가한다. 또한 복수의 대향 전극(26)은, 복수의 제어 전극(24)의 1 개와 각각 조가 되어 대응빔(20)의 블랭킹 편향을 행하고 또한, 그라운드 접속되어 있다. 또한 복수의 풀 다운 저항(60)은, 각각 복수의 대향 전극(26)의 대응하는 대향 전극(26)과 그라운드의 사이에 배치된다. 복수의 풀 업 저항(66)은, 복수의 제어 전극(24) 중의 각각 대응하는 제어 전극(24)에 양 단자의 일방이 접속되고, 타방에 양전위가 인가된다. 복수의 보호 저항(69)(제1 저항의 다른 일례)은, 복수의 제어 회로(41)와, 복수의 제어 회로(41)에 대응하는 제어 전극(24)의 사이에 각각 배치된다. 복수의 제어 회로(43)는, 복수의 대향 전극(26)의 각각 대응하는 대향 전극(26)에, 양전위를 포함하는 상이한 2 개의 전위를 선택적으로 인가하는 CMOS 인버터 회로(68)(제2 전위 인가부의 일례)를 가진다. 그리고 복수의 제어 회로(43)는, 복수의 제어 전극(24) 중 각각 대응하는 제어 전극(24)의 전위가 그라운드 전위로 고정된 경우에, 그라운드 접속된 복수의 대향 전극(26) 중 각각 대응하는 대향 전극(26)의 전위를 상이한 2 개의 전위의 일방(그라운드 전위)으로부터 타방(Vdd)으로 변경한다.
이상과 같이, 실시 형태 6에서는, 실시 형태 5와 마찬가지로, 상시 빔 ON 고정이 되는 불량 개별 블랭킹 기구(21)가 존재하는 경우에도, 이러한 불량 개별 블랭킹 기구(21)에 캔슬 회로(제어 회로(43))로 대향 전극(26)으로 전환 가능한 2 종류의 상이한 전위의 일방을 인가함으로써 상시 빔 ON 고정의 상태에서 상시 빔 OFF 고정으로 변환할 수 있다. 또한 제어 회로(41)와 제어 전극(24)의 사이가 개방 상태가 된 경우에도 캔슬 회로(제어 회로(43))로 2 종류의 상이한 전위의 타방을 대향 전극(26)에 인가함으로써 빔 OFF로 할 수 있다. 또한 제어 전극(24)과 대향 전극(26)의 사이에서 쇼트(단락)가 발생해도 보호 저항(69)에 의해 제어 회로(41, 43) 내의 CMOS 인버터 회로의 고장을 회피할 수 있다.
실시 형태 7.
실시 형태 5, 6에서는, 대향 전극(26)에 양전위(Vdd)와 그라운드 전위의 2 종류의 상이한 전위를 전환 가능하게 인가하는 구성에 대하여 설명했지만, 이에 한정되는 것은 아니다. 실시 형태 7에서는, 대향 전극(26)에 음전위(Vss)와 그라운드 전위의 2 종류의 상이한 전위를 전환 가능하게 인가하는 구성에 대하여 설명한다. 또한 묘화 장치(100)의 구성은 도 1과 같다. 또한 이하, 특히 설명하는 점 이외의 내용은 실시 형태 1, 6과 같아도 상관없다.
도 26은, 실시 형태 7에 있어서의 개별 블랭킹 기구의 일례를 나타내는 도면이다. 도 26에 있어서, 개별 블랭킹 기구(47)의 제어 회로(41)의 구성은, 도 7, 8과 같다. 또한 도 8의 설명과 마찬가지로, 제어 회로(41) 내에, CMOS 인버터 회로밖에 나타내고 있지 않지만, 데이터 전송 및 CMOS 인버터 회로에의 신호 입력용의 도시하지 않은 회로 등이 배치되는 것은 말할 필요도 없다. 제어 회로(41)의 출력 단자는, 보호 저항(69)의 양 단자의 일방에 접속되고, 보호 저항(69)의 양 단자의 타방은 제어 전극(24)에 접속된다. 또한 제어 전극(24)은, 보호 저항(69)을 개재한 제어 회로(41)와 풀 업 저항(66)의 양 단자의 일방이 접속되고, 풀 업 저항(66)의 양 단자의 타방에는 양전위(Vdd)(예를 들면, 3.3 V)가 인가된다. 양전위(Vdd)의 전원은, 제어 회로(41)의 CMOS 인버터 회로의 드레인에 인가하는 전위의 전원을 유용하면 된다. 단, 이에 한정되는 것이 아니고, 다른 양전위의 전원을 준비해도 된다. 풀 업 저항(66)의 저항값은 충분히 높은 값으로 설정한다. 예를 들면, 수십 kΩ 이상, 바람직하게는 100 kΩ 이상으로 하면 적합하다. 이에 의해, 풀 업 저항(66)의 소비 전력을 작게, 혹은 실질적으로 무시할 수 있다.
도 26에 있어서, 대향 전극(26)은, 풀 다운 저항(60)과 제어 회로(43)의 출력 단자에 접속된다. 보호 저항(69)의 저항값은 충분히 작은 값으로 설정한다. 보호 저항(69)에 의해, 제어 전극(24)과 대향 전극(26)이 쇼트되었을 때에, 제어 회로(41)의 인버터 회로 및 제어 회로(43)의 후술하는 인버터 회로를 보호할 수 있다. 보호 저항(69)은, 통상은 저항이 없는 회로에 삽입하고 있으므로(회로의 부유 용량(C)에 의한 시정수(τ = CR)를 작게 하기 위하여), 저항값은 가능한 한 낮은 것이 바람직하다. 풀 업 저항(66)과의 분압비를 고려하여, 보호 저항(69)의 저항값은 예를 들면, 수 100 Ω 이하, 바람직하게는 수십 Ω 이하로 하면 적합하다.
제어 회로(43) 내에는 CMOS 인버터 회로(72)가 배치된다. CMOS 인버터 회로(72)는 그라운드 전위와 음전위(Vss)(예를 들면, -3.3 V)로 접속된다. 제어 전극(24)에 인가하는 양전위의 전원과는 별도로, 음전위를 발생시키는 도시하지 않은 전원 혹은 회로를 배치하면 된다. 음전위(Vss)의 값은, 양전위(Vdd)의 부호를 반전시킨 것에 한정되는 것은 아니다. 빔을 빔 OFF로 편향할 수 있을 정도의 값이면, 그 외의 값이어도 된다.
제어 회로(43) 내에 있어서, CMOS 인버터 회로(72)의 출력선(OUT)은 대향 전극(26)에 접속된다. CMOS 인버터 회로(72)의 입력(IN)에는, 임계치 전압보다 낮아지는 L(low) 전위와, 임계치 전압 이상이 되는 H(high) 전위의 어느 하나가 제어 신호로서 인가된다. 실시 형태 7에서는, CMOS 인버터 회로의 입력(IN)에 L 전위(예를 들면, -3.3 V = Vss)가 인가되는 상태에서는, CMOS 인버터 회로의 출력(OUT)은 그라운드 전위가 되고, 대향 전극(26)의 전위는 풀 다운 저항(60)이 있어도 전류가 흐르지 않기 때문에 그라운드와 동일 전위가 된다. 따라서 제어 전극(24)의 전위가 양전위(Vdd)인 경우에는 전위차에 의해 대응빔(20)을 편향하고, 제한 애퍼처 부재(206)로 차폐함으로써 빔 OFF가 되도록 제어한다. 또한 제어 전극(24)의 전위가 그라운드 전위인 경우에는 전위차가 없어져 대응빔(20)을 편향하지 않으므로 제한 애퍼처 부재(206)를 통과함으로써 빔 ON이 되도록 제어된다. 따라서 고장나지 않은 통상 사용시는, CMOS 인버터 회로(72)의 입력(IN)에 L 전위가 인가되게 된다.
한편, 제어 전극(24)의 전위가 상시 그라운드 전위로 고정된 경우에는, CMOS 인버터 회로(72)의 입력(IN)에 H 전위(액티브 전위 = 그라운드 전위)를 인가한다. 이에 의해, 대향 전극(26)의 전위는 실질적으로 음전위(Vss)가 되므로, 대응빔을, 통상의 블랭킹 편향과 동일 방향이 되는 제어 전극(24)측에 편향하여, 제한 애퍼처 부재(206)에 조사시켜 빔 OFF로 할 수 있다. 환언하면, 제어 회로(43)(전위 변경부)는, 제어 전극(24)(제1 전극)의 전위가 그라운드 전위로 고정된 경우에, 그라운드 접속된 대향 전극(26)(제2 전극)의 전위를 그라운드 전위로부터 음전위로 변경한다. 이와 같이, 제어 회로(43)(전위 변경부) 내의 CMOS 인버터 회로(72)(제2 전위 인가부의 다른 일례)는, 대향 전극(26)(제2 전극)에, 음전위를 포함하는 상이한 2 개의 전위(Vss, 그라운드 전위)를 선택적으로 인가한다.
또한, 제어 회로(41)와 제어 전극(24)의 사이가 단선 등이 되었을 경우에는, 제어 전극(24)의 전위를, 풀 업 저항(66)을 개재하여 양전위(Vdd)로 할 수 있다. 여기서, 실시 형태 7에서는, CMOS 인버터 회로(72)의 입력(IN)의 전위에 상관없이, 통상의 블랭킹 편향과 동일 방향이 되는 제어 전극(24)측에 편향하여, 제한 애퍼처 부재(206)에 조사시켜 빔 OFF로 할 수 있다. CMOS 인버터 회로(72)의 입력(IN)에 L 전위가 인가되는 경우, 대향 전극(26)의 전위를 그라운드 전위로 할 수 있다. 이에 의해, 제어 회로(41)에 의해 제어 불능이 된 불량 개별 블랭킹 기구(21)에서도, 통상의 블랭킹 편향과 동일 방향이 되는 제어 전극(24)측에 편향하여, 제한 애퍼처 부재(206)에 조사시켜 빔 OFF로 할 수 있다. 한편, CMOS 인버터 회로(72)의 입력(IN)에 H 전위가 인가되는 경우, 대향 전극(26)의 전위를 음전위로 할 수 있다. 이에 의해, 제어 회로(41)에 의해 제어 불능이 된 불량 개별 블랭킹 기구(21)에서도, 통상의 블랭킹 편향과 동일 방향이 되는 제어 전극(24)측에 예를 들면 2 배의 편향량으로 편향하여, 제한 애퍼처 부재(206)에 조사시켜 빔 OFF로 할 수 있다.
한편, 제어 회로(43)와 대향 전극(26)의 사이가 단선된 경우에는, 대향 전극(26)의 전위는 풀 다운 저항(60)을 개재하여 그라운드 전위로 할 수 있다. 따라서 제어 회로(41)와 제어 전극(24)의 사이에 고장 등이 발생하지 않는 한, 블랭킹 플레이트(204)를 그대로 사용할 수도 있다.
도 26에는, 멀티빔 중의 1 개의 빔용의 개별 블랭킹 기구에 대하여 나타내고 있지만, 나머지 빔용의 개별 블랭킹 기구에 대해서도 마찬가지로 구성되어 있다. 또한 제어 회로(43)(캔슬 회로)는, 개별 블랭킹 기구마다 배치해도 되지만, 이에 한정되는 것은 아니다. 도 4에 나타낸 바와 같이, 블랭킹 플레이트(204) 상의 복수의 대향 전극(26)을 복수의 조로 그룹화하여, 조(그룹)마다 1 개의 제어 회로(43)를 배치해도 된다.
도 27은, 실시 형태 7에 있어서의 복수의 개별 블랭킹 기구에 1 개의 캔슬 회로가 배치된 구성의 일례를 나타내는 도면이다. 도 27의 예에서는, 2 개의 개별 블랭킹 기구(47a, 47b)에 1 개의 제어 회로(43)(캔슬 회로)가 배치된 경우를 일례로서 나타내고 있다. 개별 블랭킹 기구(47a)에 있어서, 제어 전극(24a)에는, 보호 저항(69a)을 개재한 제어 회로(41a)와 풀 업 저항(66a)이 접속되고, 풀 업 저항(66a)에는 양전위(Vdd)가 인가된다. 또한 대향 전극(26a)에는 접지된 풀 다운 저항(60a)과 제어 회로(43)가 접속된다. 마찬가지로, 개별 블랭킹 기구(47b)에 있어서, 제어 전극(24b)에는, 보호 저항(69b)을 개재한 제어 회로(41b)와 풀 업 저항(66b)이 접속되고, 풀 업 저항(66b)에는 양전위(Vdd)가 인가된다. 또한 대향 전극(26b)에는 접지된 풀 다운 저항(60b)과 제어 회로(43)가 접속된다. 환언하면, 제어 회로(43)는 대향 전극(26a, 26b)에 접속된다. 제어 회로(43) 내의 CMOS 인버터 회로(72)의 입력(IN)에 H 전위(액티브 전위)를 인가함으로써, 대향 전극(26a, 26b)의 전위를 동시에 음전위(Vss)로 할 수 있다. 따라서 제어 전극(24a, 24b)의 양방이 모두, 상시 그라운드 전위로 고정된 경우에, 함께 빔 ON상태를 빔 OFF의 상태로 변경할 수 있다.
또한, 제어 전극(24a, 24b)의 일방(예를 들면 제어 전극(24a))이 상시 그라운드 전위로 고정된 경우에도, 타방(예를 들면 제어 전극(24b))을 빔 ON이 되도록 블랭킹 제어함으로써, 타방도 빔 OFF로 할 수 있다. 또한 제어 회로(43)의 입력이 H이면 정상적인 제어 전극(24b)의 전위가 그라운드여도 양전위여도 빔을 OFF로 할 수 있다. 또한 상술한 바와 같이, 제어 전극(24a, 24b)의 일방, 혹은 양방이 단선 상태가 된 경우에도, CMOS 인버터 회로(72)의 입력(IN)에 관계없이, 단선 상태가 된 제어 전극(24)의 빔에 대하여 빔 OFF로 할 수 있다.
이상과 같이, 실시 형태 7의 블랭킹 플레이트(204)(블랭킹 장치)는, 실시 형태 5와 마찬가지로, 복수의 제어 전극(24)(제1 전극)과, 복수의 제어 회로(41)(제1 전위 인가부)와, 복수의 대향 전극(26)(제2 전극)과, 복수의 제어 회로(43)(전위 변경부)를 구비하고 있다. 또한 블랭킹 플레이트(204)는, 또한 복수의 풀 다운 저항(60)과 복수의 풀 업 저항(66)과 복수의 보호 저항(69)을 구비하고 있다. 그리고 복수의 제어 회로(41)는, 복수의 제어 전극(24) 중의 각각 대응하는 제어 전극(24)에, 멀티빔(20)(멀티 하전 입자빔) 중의 대응빔(20)을 빔 ON과 빔 OFF의 상태로 전환하기 위한 블랭킹 제어용의 상이한 2 개의 전위를 선택적으로 인가한다. 또한 복수의 대향 전극(26)은, 복수의 제어 전극(24)의 1 개와 각각 조가 되어 대응빔(20)의 블랭킹 편향을 행하고 또한, 그라운드 접속되어 있다. 또한 복수의 풀 다운 저항(60)은, 각각 복수의 대향 전극(26)의 대응하는 대향 전극(26)과 그라운드의 사이에 배치된다. 복수의 풀 업 저항(66)은, 복수의 제어 전극(24) 중의 각각 대응하는 제어 전극(24)에 양 단자의 일방이 접속되고, 타방에 양전위가 인가된다. 복수의 보호 저항(69)(제1 저항의 다른 일례)은, 복수의 제어 회로(41)와, 복수의 제어 회로(41)에 대응하는 제어 전극(24)의 사이에 각각 배치된다. 복수의 제어 회로(43)는, 복수의 대향 전극(26)의 각각 대응하는 대향 전극(26)에, 음전위를 포함하는 상이한 2 개의 전위를 선택적으로 인가하는 CMOS 인버터 회로(72)(제2 전위 인가부의 다른 일례, 혹은 제3 전위 인가부의 일례)를 가진다. 그리고 복수의 제어 회로(43)는, 복수의 제어 전극(24) 중 각각 대응하는 제어 전극(24)의 전위가 그라운드 전위로 고정된 경우에, 그라운드 접속된 복수의 대향 전극(26) 중 각각 대응하는 대향 전극(26)의 전위를 상이한 2 개의 전위의 일방(그라운드 전위)으로부터 타방(Vss)으로 변경한다.
이상과 같이 실시 형태 7에서는, 상시 빔 ON 고정이 되는 불량 개별 블랭킹 기구(21)가 존재하는 경우에도, 이러한 불량 개별 블랭킹 기구(21)에 캔슬 회로(제어 회로(43))로 대향 전극(26)으로 전환 가능한 2 종류의 상이한 전위의 일방을 인가함으로써 상시 빔 ON 고정의 상태에서 상시 빔 OFF 고정으로 변환할 수 있다. 또한 제어 회로(41)와 제어 전극(24)의 사이가 단선 상태가 된 경우에, 캔슬 회로(제어 회로(43))로 2 종류의 상이한 전위의 어느 전위를 대향 전극(26)에 인가해도 빔 OFF로 할 수 있다. 또한 제어 전극(24)과 대향 전극(26)의 사이에 쇼트(단락)가 발생해도 보호 저항(69)에 의해 제어 회로(41, 43) 내의 CMOS 인버터 회로의 고장을 회피할 수 있다.
실시 형태 8.
실시 형태 7에서는, 대향 전극(26)에 음전위를 포함하는 2 종류의 상이한 전위를 전환 가능하게 인가하는 구성의 일례에 대하여 설명했지만, 이에 한정되는 것은 아니다. 실시 형태 8에서는, 다른 일례에 대하여 설명한다. 또한 묘화 장치(100)의 구성은 도 1과 같다. 또한 이하, 특히 설명하는 점 이외의 내용은 실시 형태 1, 7과 같아도 상관없다.
도 28은, 실시 형태 8에 있어서의 개별 블랭킹 기구의 일례를 나타내는 도면이다. 도 28에 있어서, 보호 저항(69)의 배치 위치가, 제어 전극(24)측으로부터 대향 전극(26)측으로 변경된 점 이외는, 도 26과 같다. 즉 도 28에 있어서, 대향 전극(26)은, 풀 다운 저항(60)과 보호 저항(69)의 양 단자의 일방에 접속되고, 보호 저항(69)의 양 단자의 타방에는 제어 회로(43)의 출력 단자가 접속된다. 보호 저항(69)의 저항값은 충분히 작은 값으로 설정한다. 보호 저항(69)에 의해, 제어 전극(24)과 대향 전극(26)이 쇼트되었을 때에, 제어 회로(41)의 인버터 회로 및 제어 회로(43)의 인버터 회로(72)를 보호할 수 있다. 보호 저항(69)은, 통상은 저항이 없는 회로에 삽입하고 있으므로(회로의 부유 용량(C)에 의한 시정수(τ = CR)를 작게 하기 위하여), 저항값은 가능한 한 낮은 것이 바람직하다. 풀 다운 저항(60)과의 분압비를 고려하여, 보호 저항(69)의 저항값은, 예를 들면 수 100 Ω 이하, 바람직하게는 수십 Ω 이하로 하면 적합하다. 한편 제어 전극(24)은, 풀 업 저항(66)과 제어 회로(41)의 출력 단자에 접속된다.
도 28에는, 멀티빔 중의 1 개의 빔용의 개별 블랭킹 기구에 대하여 나타내고 있지만, 나머지 빔용의 개별 블랭킹 기구에 대해서도 마찬가지로 구성되어 있다. 또한 제어 회로(43)(캔슬 회로)는, 개별 블랭킹 기구마다 배치해도 되지만, 이에 한정되는 것은 아니다. 도 4에 나타낸 바와 같이, 블랭킹 플레이트(204) 상의 복수의 대향 전극(26)을 복수의 조로 그룹화하여, 조(그룹)마다 1 개의 제어 회로(43)를 배치해도 된다.
이상과 같이, 실시 형태 8에서는, 실시 형태 7과 마찬가지로, 상시 빔 ON 고정이 되는 불량 개별 블랭킹 기구(21)가 존재하는 경우에도, 이러한 불량 개별 블랭킹 기구(21)에 캔슬 회로(제어 회로(43))로 대향 전극(26)으로 전환 가능한 2 종류의 상이한 전위의 일방을 인가함으로써 상시 빔 ON 고정의 상태에서 상시 빔 OFF 고정으로 변환할 수 있다. 또한 제어 회로(41)와 제어 전극(24)의 사이가 단선 상태가 된 경우에, 캔슬 회로(제어 회로(43))로 2 종류의 상이한 전위의 어느 전위를 대향 전극(26)에 인가해도 빔 OFF로 할 수 있다. 또한 제어 전극(24)과 대향 전극(26)의 사이에 쇼트(단락)가 발생해도 보호 저항(69)에 의해 제어 회로(41, 43) 내의 CMOS 인버터 회로의 고장을 회피할 수 있다.
이상, 구체적인 예를 참조하여 실시 형태에 대하여 설명했다. 그러나 본 발명은, 이들의 구체적인 예에 한정되는 것은 아니다. 상술한 예에서는, 각 제어 회로(41)의 제어용으로 10 비트의 제어 신호가 입력되는 경우를 나타냈지만, 비트수는 적절히 설정하면 된다. 예를 들면 2 비트, 혹은 3 비트 ~ 9 비트의 제어 신호를 이용해도 된다. 또한 11 비트 이상의 제어 신호를 이용해도 된다.
또한 장치 구성 또는 제어 방법 등, 본 발명의 설명에 직접 필요로 하지 않는 부분 등에 대해서는 기재를 생략했지만, 필요로 하는 장치 구성 또는 제어 방법을 적절히 선택하여 이용할 수 있다. 예를 들면, 묘화 장치(100)를 제어하는 제어부 구성에 대해서는 기재를 생략했지만, 필요로 하는 제어부 구성을 적절히 선택하여 이용하는 것은 말할 필요도 없다.
그 외, 본 발명의 요소를 구비하고, 당업자가 적절히 설계 변경할 수 있는 모든 멀티 하전 입자빔의 블랭킹 장치, 멀티 하전 입자빔 묘화 장치, 및 멀티 하전 입자빔의 불량빔 차폐 방법은, 본 발명의 범위에 포함된다.
본 발명의 몇 가지 실시 형태를 설명했지만, 이들의 실시 형태는, 예로서 제시한 것이며, 발명의 범위를 한정하는 것은 의도하고 있지 않다. 이들 신규 실시 형태는, 그 외의 다양한 형태로 실시되는 것이 가능하고, 발명의 요지를 일탈하지 않는 범위에서, 각종 생략, 치환, 변경을 행할 있다. 이들 실시 형태 또는 그 변형은, 발명의 범위 또는 요지에 포함되고 또한, 특허 청구의 범위에 기재된 발명과 그 균등의 범위에 포함된다.

Claims (10)

  1. 제1 전극과,
    상기 제1 전극에, 멀티 하전 입자빔 중의 대응빔을 빔 ON과 빔 OFF의 상태로 전환하기 위한 블랭킹 제어용의 상이한 2 개의 전위를 선택적으로 인가하는 제1 전위 인가부와,
    상기 제1 전극과 조가 되어 대응빔의 블랭킹 편향을 행하는, 그라운드 접속된 제2 전극
    을 각각 가지고, 어레이 배치되어, 멀티 하전 입자빔의 대응빔의 블랭킹 제어를 행하는 복수의 개별 블랭킹 기구와,
    상기 복수의 개별 블랭킹 기구의 제2 전극의 전위를 그라운드 전위로부터 변경하는 적어도 1 개의 전위 변경부
    를 구비하고,
    상기 전위 변경부는, 상기 복수의 개별 블랭킹 기구의 적어도 1 개의 제1 전극의 전위가 그라운드 전위로 고정된 경우에, 그라운드 전위로 고정된 제1 전극에 대응하는 제2 전극의 전위를 그라운드 전위로부터 변경하는 것을 특징으로 하는 멀티 하전 입자빔의 블랭킹 장치.
  2. 제1항에 있어서,
    상기 복수의 개별 블랭킹 기구의 제2 전극은, 복수의 조로 그룹화되고,
    상기 전위 변경부는, 상기 복수의 조의 조마다 배치되는 것을 특징으로 하는 블랭킹 장치.
  3. 제1항에 있어서,
    상기 복수의 개별 블랭킹 기구는, 상기 제1 전극에 일방이 접속되고, 타방에 양전위가 인가되는 풀 업 저항을 더 가지는 것을 특징으로 하는 블랭킹 장치.
  4. 제1항에 있어서,
    상기 복수의 개별 블랭킹 기구는, 상기 제1 전위 인가부와, 상기 제1 전위 인가부에 대응하는 제1 전극의 사이에 배치된 제1 저항을 더 가지고,
    상기 전위 변경부는, 전위를 변경하는 상기 제2 전극에, 양전위를 포함하는 상이한 2 개의 전위를 선택적으로 인가하는 제2 전위 인가부를 가지는 것을 특징으로 하는 블랭킹 장치.
  5. 제1항에 있어서,
    상기 복수의 개별 블랭킹 기구는, 상기 전위 변경부와, 상기 전위 변경부에 대응하는 제2 전극의 사이에 배치된 제2 저항을 더 가지고,
    상기 전위 변경부는, 전위를 변경하는 상기 제2 전극에, 상이한 2 개의 전위를 선택적으로 인가하는 제2 전위 인가부를 가지는 것을 특징으로 하는 블랭킹 장치.
  6. 제1항에 있어서,
    상기 복수의 개별 블랭킹 기구는, 상기 제2 전극과 그라운드의 사이에 배치된 풀 다운 저항을 더 가지고,
    상기 전위 변경부는, 전위를 변경하는 상기 제2 전극에 일방이 접속되고, 타방에 양전위가 인가되는 스위치를 가지는 것을 특징으로 하는 블랭킹 장치.
  7. 제1항에 있어서,
    상기 복수의 개별 블랭킹 기구는, 상기 제2 전극과 그라운드의 사이에 배치된 풀 다운 저항을 더 가지고,
    상기 전위 변경부는, 전위를 변경하는 상기 제2 전극에 일방이 접속되고, 타방에 음전위가 인가되는 스위치를 가지는 것을 특징으로 하는 블랭킹 장치.
  8. 제1항에 있어서,
    상기 전위 변경부는, 전위를 변경하는 상기 제2 전극에, 음전위를 포함하는 상이한 2 개의 전위를 선택적으로 인가하는 제3 전위 인가부를 가지는 것을 특징으로 하는 블랭킹 장치.
  9. 시료를 재치하는, 연속 이동 가능한 스테이지와,
    하전 입자빔을 방출하는 방출부와,
    복수의 개구부가 형성되고, 상기 복수의 개구부 전체가 포함되는 영역에 상기 하전 입자빔의 조사를 받고, 상기 복수의 개구부를 상기 하전 입자빔의 일부가 각각 통과함으로써, 멀티빔을 형성하는 애퍼처 부재와,
    상기 애퍼처 부재의 복수의 개구부를 통과한 멀티빔 중, 각각 대응하는 빔의 블랭킹 편향을 행하는, 제1항에 기재된 멀티 하전 입자빔의 블랭킹 장치와,
    상기 블랭킹 장치에 의해 빔 OFF의 상태가 되도록 편향된 각 빔을 차폐하는 블랭킹 애퍼처 부재
    를 구비한 것을 특징으로 하는 멀티 하전 입자빔 묘화 장치.
  10. 제1 전극에, 멀티 하전 입자빔 중의 대응빔을 빔 ON과 빔 OFF의 상태로 전환하기 위한 블랭킹 제어용의 상이한 2 개의 전위를 선택적으로 인가하여,
    상기 제1 전극의 전위가 그라운드 전위로 고정된 경우에, 상기 제1 전극과 조가 되어 대응빔의 블랭킹 편향을 행하는 그라운드 접속된 제2 전극의 전위를 그라운드 전위로부터 변경하고,
    상기 제2 전극에 의해 편향된 대응빔을 블랭킹 애퍼처 부재로 차폐하는 것을 특징으로 하는 멀티 하전 입자빔의 불량빔 차폐 방법.
KR1020170065243A 2014-09-03 2017-05-26 멀티 하전 입자빔의 블랭킹 장치, 멀티 하전 입자빔 묘화 장치, 및 멀티 하전 입자빔의 불량빔 차폐 방법 KR101934320B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014179659 2014-09-03
JPJP-P-2014-179659 2014-09-03

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020150123575A Division KR20160028385A (ko) 2014-09-03 2015-09-01 멀티 하전 입자빔의 블랭킹 장치, 멀티 하전 입자빔 묘화 장치, 및 멀티 하전 입자빔의 불량빔 차폐 방법

Publications (2)

Publication Number Publication Date
KR20170063484A true KR20170063484A (ko) 2017-06-08
KR101934320B1 KR101934320B1 (ko) 2019-01-02

Family

ID=55312485

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020150123575A KR20160028385A (ko) 2014-09-03 2015-09-01 멀티 하전 입자빔의 블랭킹 장치, 멀티 하전 입자빔 묘화 장치, 및 멀티 하전 입자빔의 불량빔 차폐 방법
KR1020170065243A KR101934320B1 (ko) 2014-09-03 2017-05-26 멀티 하전 입자빔의 블랭킹 장치, 멀티 하전 입자빔 묘화 장치, 및 멀티 하전 입자빔의 불량빔 차폐 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020150123575A KR20160028385A (ko) 2014-09-03 2015-09-01 멀티 하전 입자빔의 블랭킹 장치, 멀티 하전 입자빔 묘화 장치, 및 멀티 하전 입자빔의 불량빔 차폐 방법

Country Status (5)

Country Link
US (1) US9805905B2 (ko)
JP (1) JP6539155B2 (ko)
KR (2) KR20160028385A (ko)
DE (1) DE102015216680A1 (ko)
TW (1) TW201618153A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017168574A (ja) 2016-03-15 2017-09-21 株式会社ニューフレアテクノロジー マルチ荷電粒子ビームのブランキング装置、マルチ荷電粒子ビームのブランキング方法、及びマルチ荷電粒子ビーム描画装置
JP6690984B2 (ja) * 2016-04-15 2020-04-28 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム露光方法及びマルチ荷電粒子ビームのブランキング装置
JP6587994B2 (ja) 2016-09-09 2019-10-09 株式会社ニューフレアテクノロジー ブランキングアパーチャアレイ装置、荷電粒子ビーム描画装置、および電極テスト方法
JP2018078250A (ja) * 2016-11-11 2018-05-17 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム描画装置
WO2019016857A1 (ja) * 2017-07-18 2019-01-24 株式会社日立ハイテクノロジーズ 荷電粒子ビーム装置
JP6847886B2 (ja) 2018-03-20 2021-03-24 株式会社東芝 荷電粒子ビーム偏向デバイス
US10483080B1 (en) * 2018-07-17 2019-11-19 ICT Integrated Circuit Testing Gesellschaft für Halbleiterprüftechnik mbH Charged particle beam device, multi-beam blanker for a charged particle beam device, and method for operating a charged particle beam device
JP7232057B2 (ja) * 2019-01-22 2023-03-02 株式会社ニューフレアテクノロジー マルチ電子ビーム照射装置、マルチ電子ビーム検査装置、及びマルチ電子ビーム照射方法
KR20220091542A (ko) * 2019-12-16 2022-06-30 주식회사 히타치하이테크 하전 입자빔 장치
EP3923315B1 (en) * 2020-06-11 2024-01-24 ASML Netherlands B.V. Manipulator, manipulator array, charged particle tool, multibeam charged particle tool, and method of manipulating a charged particle beam

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4063091A (en) * 1976-10-18 1977-12-13 American Optical Corporation High speed switching circuit
KR20080056259A (ko) * 2005-09-30 2008-06-20 어플라이드 머티어리얼스, 인코포레이티드 높은 위치 정밀도를 위해 임피던스 정합을 갖는 정전 편향시스템
KR20110015555A (ko) * 2008-04-15 2011-02-16 마퍼 리쏘그라피 아이피 비.브이. 비임렛 블랭커 배열체
KR20140057175A (ko) * 2012-11-02 2014-05-12 가부시키가이샤 뉴플레어 테크놀로지 멀티 하전 입자빔 묘화 방법 및 멀티 하전 입자빔 묘화 장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS608581B2 (ja) * 1980-02-22 1985-03-04 株式会社日立製作所 電子光学系におけるブランキング装置
US4434371A (en) * 1982-03-04 1984-02-28 Hughes Aircraft Company Electron beam blanking apparatus and method
JPS59124719A (ja) * 1982-12-29 1984-07-18 Fujitsu Ltd 電子ビ−ム露光装置
JPS6132422A (ja) * 1984-07-24 1986-02-15 Hitachi Ltd 電子線描画装置
JPH1154396A (ja) * 1997-07-29 1999-02-26 Toshiba Corp 電子ビーム描画装置
JP2000260382A (ja) * 1999-03-11 2000-09-22 Jeol Ltd 荷電粒子ビーム装置
JP2008176984A (ja) * 2007-01-17 2008-07-31 Hitachi High-Technologies Corp イオンビーム加工装置
US8890094B2 (en) * 2008-02-26 2014-11-18 Mapper Lithography Ip B.V. Projection lens arrangement
US8445869B2 (en) * 2008-04-15 2013-05-21 Mapper Lithography Ip B.V. Projection lens arrangement
JP2012023316A (ja) * 2010-07-16 2012-02-02 Canon Inc 荷電粒子線描画装置および物品の製造方法
US8569712B2 (en) * 2010-10-07 2013-10-29 Fei Company Beam blanker for interrupting a beam of charged particles
TWI562186B (en) * 2010-11-13 2016-12-11 Mapper Lithography Ip Bv Charged particle lithography system and method for transferring a pattern onto a surface of a target and modulation device for use in a charged particle lithography system
TWI477925B (zh) * 2011-10-04 2015-03-21 Nuflare Technology Inc Multi - beam charged particle beam mapping device and multi - beam charged particle beam rendering method
JP2013128031A (ja) * 2011-12-19 2013-06-27 Nuflare Technology Inc マルチ荷電粒子ビーム描画装置及びマルチ荷電粒子ビーム描画方法
JP6014342B2 (ja) * 2012-03-22 2016-10-25 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム描画装置及びマルチ荷電粒子ビーム描画方法
US9123500B2 (en) * 2012-03-31 2015-09-01 Fei Company Automated ion beam idle
JP2014110307A (ja) * 2012-11-30 2014-06-12 Canon Inc 描画装置、および、物品の製造方法
JP6057700B2 (ja) * 2012-12-26 2017-01-11 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム描画装置
JP5848404B2 (ja) 2014-06-17 2016-01-27 日本特殊陶業株式会社 配線基板及びその製造方法
TWI578364B (zh) * 2014-09-03 2017-04-11 Nuflare Technology Inc Inspection method of masking device with multiple charged particle beam

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4063091A (en) * 1976-10-18 1977-12-13 American Optical Corporation High speed switching circuit
KR20080056259A (ko) * 2005-09-30 2008-06-20 어플라이드 머티어리얼스, 인코포레이티드 높은 위치 정밀도를 위해 임피던스 정합을 갖는 정전 편향시스템
KR20110015555A (ko) * 2008-04-15 2011-02-16 마퍼 리쏘그라피 아이피 비.브이. 비임렛 블랭커 배열체
KR20140057175A (ko) * 2012-11-02 2014-05-12 가부시키가이샤 뉴플레어 테크놀로지 멀티 하전 입자빔 묘화 방법 및 멀티 하전 입자빔 묘화 장치

Also Published As

Publication number Publication date
TW201618153A (zh) 2016-05-16
JP2016054291A (ja) 2016-04-14
US20160064179A1 (en) 2016-03-03
US9805905B2 (en) 2017-10-31
JP6539155B2 (ja) 2019-07-03
TWI562187B (ko) 2016-12-11
KR101934320B1 (ko) 2019-01-02
KR20160028385A (ko) 2016-03-11
DE102015216680A1 (de) 2016-03-03

Similar Documents

Publication Publication Date Title
KR101934320B1 (ko) 멀티 하전 입자빔의 블랭킹 장치, 멀티 하전 입자빔 묘화 장치, 및 멀티 하전 입자빔의 불량빔 차폐 방법
KR101900050B1 (ko) 멀티 하전 입자빔 장치
JP5484808B2 (ja) 描画装置及び描画方法
KR101601128B1 (ko) 멀티 하전 입자 빔 묘화 장치 및 멀티 하전 입자 빔 묘화 방법
KR101778280B1 (ko) 멀티 하전 입자빔 묘화 장치 및 멀티 하전 입자빔 묘화 방법
KR101868599B1 (ko) 멀티 하전 입자빔 묘화 방법 및 멀티 하전 입자빔 묘화 장치
KR101958926B1 (ko) 멀티 하전 입자빔의 블랭킹 장치, 멀티 하전 입자빔의 블랭킹 방법 및 멀티 하전 입자빔 묘화 장치
KR101623481B1 (ko) 멀티 하전 입자빔 묘화 장치
KR102215251B1 (ko) 멀티 하전 입자 빔 묘화 방법 및 멀티 하전 입자 빔 묘화 장치
KR101932957B1 (ko) 멀티 하전 입자빔 조사 장치, 멀티 하전 입자빔의 조사 방법 및 멀티 하전 입자빔의 조정 방법
KR101781078B1 (ko) 멀티 하전 입자빔 묘화 장치 및 멀티 하전 입자빔 묘화 방법
US11145489B2 (en) Multi-charged-particle beam writing apparatus and multi-charged-particle beam writing method
JP7024616B2 (ja) データ処理方法、データ処理装置、及びマルチ荷電粒子ビーム描画装置
KR101731339B1 (ko) 멀티 하전 입자빔용의 블랭킹 장치 및 멀티 하전 입자빔 묘화 장치
JP6590591B2 (ja) マルチ荷電粒子ビームのブランキング装置の検査方法
JP6951083B2 (ja) マルチ荷電粒子ビーム描画方法およびマルチ荷電粒子ビーム描画装置
JP6845000B2 (ja) マルチ荷電粒子ビーム露光装置およびマルチ荷電粒子ビーム露光方法
KR20240137088A (ko) 멀티 하전 입자 빔 묘화 장치 및 멀티 하전 입자 빔 묘화 방법
JP2018160533A (ja) マルチビーム用のブランキング装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant