JP6845000B2 - マルチ荷電粒子ビーム露光装置およびマルチ荷電粒子ビーム露光方法 - Google Patents

Description

本発明は、マルチ荷電粒子ビーム露光装置およびマルチ荷電粒子ビーム露光方法に係り、例えば、マルチビーム描画の漏れビーム対策手法に関する。

半導体デバイスの微細化の進展を担うリソグラフィ技術は半導体製造プロセスのなかでも唯一パターンを生成する極めて重要なプロセスである。近年、ＬＳＩの高集積化に伴い、半導体デバイスに要求される回路線幅は年々微細化されてきている。ここで、電子線（電子ビーム）描画技術は本質的に優れた解像性を有しており、マスクブランクスへ電子線を使ってマスクパターンを描画することが行われている。

例えば、マルチビームを使った描画装置がある。１本の電子ビームで描画する場合に比べて、マルチビームを用いることで一度に多くのビームを照射できるのでスループットを大幅に向上させることができる。かかるマルチビーム方式の描画装置では、例えば、電子銃から放出された電子ビームを複数の穴を持ったマスクに通してマルチビームを形成し、各々、ブランキング制御され、遮蔽されなかった各ビームが光学系で縮小され、マスク像が縮小されて、偏向器で偏向され試料上の所望の位置へと照射される（例えば、特許文献１参照）。

ここで、マルチビーム描画では、すべてのビームをビームＯＦＦになるようにブランキング制御しても、散乱等に起因する漏れビームが試料面上に到達してしまう場合がある。すべてのビームをビームＯＦＦに制御している期間中、かかる漏れビームによるドーズが試料面上の同じ位置に蓄積され続けると、かかる蓄積された部分やその周囲を描画する際に、蓄積されたドーズがパターンの寸法精度に悪影響を及ぼす要因になり得るといった問題がある。

特開２０１４−１１２６３９号公報

そこで、本発明の一態様は、マルチビーム露光において漏れビームによるドーズの偏在蓄積を低減可能な露光装置及び方法を提供する。

本発明の一態様のマルチ荷電粒子ビーム露光装置は、
試料を載置するステージと、
荷電粒子ビームを放出する放出源と、
複数の開口部が形成され、複数の開口部全体を含む領域に荷電粒子ビームの照射を受け、荷電粒子ビームの一部が複数の開口部のうちの対応する開口部をそれぞれ通過することによりマルチビームを形成する成形アパーチャアレイ基板と、
マルチビームの各ビームをそれぞれ個別にブランキング偏向するブランキングアパーチャアレイ機構と、
ビームＯＦＦの状態になるようにブランキング偏向されたビームを遮蔽する制限アパーチャ基板と、
マルチビームのうちビームＯＮの状態の複数のビームを試料上に一括して偏向すると共に、マルチビームのすべてのビームがビームＯＦＦの状態になるようにブランキング偏向された状態で、制限アパーチャ基板により遮蔽しきれず制限アパーチャ基板を通過するマルチ漏れビームを試料上の所望の位置に一括して偏向する偏向器と、
マルチビームのすべてのビームがビームＯＦＦの状態になるようにブランキング偏向された状態で、マルチ漏れビームの各漏れビームの照射位置を複数の位置にずらすように偏向器を制御する偏向制御回路と、
を備えたことを特徴とする。

また、描画対象となる図形パターンが配置されるチップのチップデータを記憶する記憶装置をさらに備え、
偏向制御回路は、マルチビームが照射可能な照射領域がチップのチップ領域外であって試料上のチップ領域内を描画するための待機位置に配置されている状態において、マルチ漏れビームの各漏れビームの照射位置を複数の位置に順にずらすように偏向器を制御すると好適である。

また、描画対象となる他のチップのチップ領域内の入射照射量を演算する照射量演算部と、
待機位置が他のチップのチップ領域と重なり合う場合に、重なり合う領域における他のチップ用の入射照射量を補正する補正部と、
をさらに備えると好適である。

本発明の一態様のマルチ荷電粒子ビーム露光方法は、
荷電粒子ビームによるマルチビームを形成する工程と、
マルチビームの各ビームをそれぞれ個別にブランキング偏向する工程と、
マルチビームのうちビームＯＮになる少なくとも１つのビームを試料上に照射する工程と、
マルチビームのすべてのビームがビームＯＦＦの状態になるようにブランキング偏向されている期間中、ビームＯＦＦの状態になるビームを遮蔽する制限アパーチャ基板により遮蔽しきれず制限アパーチャ基板を通過するマルチ漏れビームの各漏れビームの照射位置を試料上の複数の位置にずらすように前記マルチ漏れビームを一括して偏向する工程と、
を備えたことを特徴とする。

また、マルチビームが照射可能な照射領域が描画対象となる図形パターンが配置されるチップのチップ領域外であって試料上のチップ領域内を描画するための待機位置に配置されている状態において、待機位置が描画対象となる他のチップのチップ領域と重なり合う場合に、重なり合う領域における他のチップ用の入射照射量を補正する工程をさらに備えると好適である。

本発明の一態様によれば、マルチビーム露光において漏れビームによるドーズの偏在蓄積を低減できる。

実施の形態１における描画装置の構成を示す概念図である。 実施の形態１における成形アパーチャアレイ基板の構成を示す概念図である。 実施の形態１におけるブランキングアパーチャアレイ機構の構成を示す断面図である。 実施の形態１におけるブランキングアパーチャアレイ機構のメンブレン領域内の構成の一部を示す上面概念図である。 実施の形態１の個別ブランキング機構の一例を示す図である。 実施の形態１における描画動作の一例を説明するための概念図である。 実施の形態１におけるマルチビームの照射領域と描画対象画素との一例を示す図である。 実施の形態１における漏れビームが発生している描画装置の構成の一例を示す図である。 実施の形態１と比較例とにおける試料面上における漏れビームの発生個所とドーズ量との一例を示す図である。 実施の形態１における複数のチップを描画する場合のチップレイアウトの一例を示す図である。 実施の形態１における描画方法の要部工程を示すフローチャート図である。 実施の形態１における漏れビーム分散処理を説明するための図である。 実施の形態２における描画装置の構成を示す概念図である。 実施の形態２における描画方法の要部工程を示すフローチャート図である。 実施の形態２におけるドーズ量の一例を示す図である。

以下、実施の形態では、荷電粒子ビームの一例として、電子ビームを用いた構成について説明する。但し、荷電粒子ビームは、電子ビームに限るものではなく、イオンビーム等の荷電粒子を用いたビームでも構わない。

実施の形態１．
図１は、実施の形態１における描画装置の構成を示す概念図である。図１において、描画装置１００は、描画機構１５０と制御系回路１６０を備えている。描画装置１００は、マルチ荷電粒子ビーム描画装置の一例である。また、描画装置１００は、マルチ荷電粒子ビーム露光装置の一例である。描画機構１５０は、電子鏡筒１０２（マルチ電子ビームカラム）と描画室１０３を備えている。電子鏡筒１０２内には、電子銃２０１、照明レンズ２０２、成形アパーチャアレイ基板２０３、ブランキングアパーチャアレイ機構２０４、縮小レンズ２０５、制限アパーチャ基板２０６、対物レンズ２０７、偏向器２０８、及び偏向器２０９が配置されている。描画室１０３内には、ＸＹステージ１０５が配置される。ＸＹステージ１０５上には、描画時には描画対象基板となるレジストが塗布されたマスクブランクス等の試料１０１が配置される。試料１０１には、半導体装置を製造する際の露光用マスク、或いは、半導体装置が製造される半導体基板（シリコンウェハ）等が含まれる。ＸＹステージ１０５上には、さらに、ＸＹステージ１０５の位置測定用のミラー２１０が配置される。

制御系回路１６０は、制御計算機１１０、メモリ１１２、偏向制御回路１３０、ロジック回路１３１、デジタル・アナログ変換（ＤＡＣ）アンプユニット１３２，１３４、ステージ位置検出器１３９及び磁気ディスク装置等の記憶装置１４０を有している。制御計算機１１０、メモリ１１２、偏向制御回路１３０、ステージ位置検出器１３９及び記憶装置１４０は、図示しないバスを介して互いに接続されている。偏向制御回路１３０には、ＤＡＣアンプユニット１３２，１３４及びブランキングアパーチャアレイ機構２０４が接続されている。ＤＡＣアンプユニット１３２の出力は、偏向器２０９に接続される。ＤＡＣアンプユニット１３４の出力は、偏向器２０８に接続される。ステージ位置測定器１３９は、レーザ光をＸＹステージ１０５上のミラー２１０に照射し、ミラー２１０からの反射光を受光する。そして、かかる反射光の情報を利用してＸＹステージ１０５の位置を測定する。

制御計算機１１０内には、パターン密度ρ演算部５４、補正照射係数Ｄｐ（ｘ）演算部５６、入射照射量Ｄ（ｘ）演算部５８、照射時間ｔ演算部６２、分散処理部６４、及び描画制御部６６が配置される。パターン密度ρ演算部５４、補正照射係数Ｄｐ（ｘ）演算部５６、入射照射量Ｄ（ｘ）演算部５８、照射時間ｔ演算部６２、分散処理部６４、及び描画制御部６６といった各「〜部」は、処理回路を含み、その処理回路には、電気回路、コンピュータ、プロセッサ、回路基板、量子回路、或いは、半導体装置等が含まれる。また、各「〜部」は、共通する処理回路（同じ処理回路）を用いてもよい。或いは、異なる処理回路（別々の処理回路）を用いても良い。パターン密度ρ演算部５４、補正照射係数Ｄｐ（ｘ）演算部５６、入射照射量Ｄ（ｘ）演算部５８、照射時間ｔ演算部６２、分散処理部６４、及び描画制御部６６内に必要な入力データ或いは演算された結果はその都度メモリ１１２に記憶される。

また、描画装置１００の外部から描画データとして、描画するための複数の図形パターンが定義されるチップＡのチップＡデータと、複数の図形パターンが定義されるチップＢのチップＢデータとが入力され、記憶装置１４０に格納される。チップＡデータとチップＢデータとには、図形パターン毎に、図形コード、座標、及びサイズ等が定義される。チップＡとチップＢとは、例えば、基準となる照射量等の描画条件が異なり、チップマージされて一緒の描画処理される場合とは異なり、別々の描画処理により描画される。

ここで、図１では、実施の形態１を説明する上で必要な構成を記載している。描画装置１００にとって、通常、必要なその他の構成を備えていても構わない。

図２は、実施の形態１における成形アパーチャアレイ基板の構成を示す概念図である。図２において、成形アパーチャアレイ基板２０３には、縦（ｙ方向）ｐ列×横（ｘ方向）ｑ列（ｐ，ｑ≧２）の穴（開口部）２２が所定の配列ピッチでマトリクス状に形成されている。図２では、例えば、縦横（ｘ，ｙ方向）に５１２×５１２列の穴２２が形成される。各穴２２は、共に同じ寸法形状の矩形で形成される。或いは、同じ直径の円形であっても構わない。これらの複数の穴２２を電子ビーム２００の一部がそれぞれ通過することで、マルチビーム２０が形成されることになる。ここでは、縦横（ｘ，ｙ方向）が共に２列以上の穴２２が配置された例を示したが、これに限るものではない。例えば、縦横（ｘ，ｙ方向）どちらか一方が複数列で他方は１列だけであっても構わない。また、穴２２の配列の仕方は、図２のように、縦横が格子状に配置される場合に限るものではない。例えば、縦方向（ｙ方向）ｋ段目の列と、ｋ＋１段目の列の穴同士が、横方向（ｘ方向）に寸法ａだけずれて配置されてもよい。同様に、縦方向（ｙ方向）ｋ＋１段目の列と、ｋ＋２段目の列の穴同士が、横方向（ｘ方向）に寸法ｂだけずれて配置されてもよい。

図３は、実施の形態１におけるブランキングアパーチャアレイ機構の構成を示す断面図である。
図４は、実施の形態１におけるブランキングアパーチャアレイ機構のメンブレン領域内の構成の一部を示す上面概念図である。なお、図３と図４において、制御電極２４と対向電極２６と制御回路４１とパッド４３の位置関係は一致させて記載していない。ブランキングアパーチャアレイ機構２０４は、図３に示すように、支持台３３３上にシリコン等からなる半導体基板３１が配置される。基板３１の中央部は、例えば裏面側から薄く削られ、薄い膜厚ｈのメンブレン領域３３０（第１の領域）に加工されている。メンブレン領域３３０を取り囲む周囲は、厚い膜厚Ｈの外周領域３３２（第２の領域）となる。メンブレン領域３３０の上面と外周領域３３２の上面とは、同じ高さ位置、或いは、実質的に高さ位置になるように形成される。基板３１は、外周領域３３２の裏面で支持台３３３上に保持される。支持台３３３の中央部は開口しており、メンブレン領域３３０の位置は、支持台３３３の開口した領域に位置している。

メンブレン領域３３０には、図２に示した成形アパーチャアレイ基板２０３の各穴２２に対応する位置にマルチビームのそれぞれのビームの通過用の通過孔２５（開口部）が開口される。言い換えれば、基板３１のメンブレン領域３３０には、電子線を用いたマルチビームのそれぞれ対応するビームが通過する複数の通過孔２５がアレイ状に形成される。そして、基板３１のメンブレン領域３３０上であって、複数の通過孔２５のうち対応する通過孔２５を挟んで対向する位置に２つの電極を有する複数の電極対がそれぞれ配置される。具体的には、メンブレン領域３３０上に、図３及び図４に示すように、各通過孔２５の近傍位置に該当する通過孔２５を挟んでブランキング偏向用の制御電極２４と対向電極２６の組（ブランカー：ブランキング偏向器）がそれぞれ配置される。また、基板３１内部であってメンブレン領域３３０上の各通過孔２５の近傍には、各通過孔２５用の制御電極２４に偏向電圧を印加する制御回路４１（ロジック回路）が配置される。各ビーム用の対向電極２６は、グランド接続される。

また、図４に示すように、各制御回路４１は、制御信号用のｎビット（例えば１０ビット）のパラレル配線が接続される。各制御回路４１は、制御信号用のｎビットのパラレル配線の他、クロック信号線、読み込み（ｒｅａｄ）信号、ショット（ｓｈｏｔ）信号および電源用の配線等が接続される。クロック信号線、読み込み（ｒｅａｄ）信号、ショット（ｓｈｏｔ）信号および電源用の配線等はパラレル配線の一部の配線を流用しても構わない。マルチビームを構成するそれぞれのビーム毎に、制御電極２４と対向電極２６と制御回路４１とによる個別ブランキング機構４７が構成される。また、図３の例では、制御電極２４と対向電極２６と制御回路４１とが基板３１の膜厚が薄いメンブレン領域３３０に配置される。但し、これに限るものではない。また、メンブレン領域３３０にアレイ状に形成された複数の制御回路４１は、例えば、同じ行或いは同じ列によってグループ化され、グループ内の制御回路４１群は、図４に示すように、直列に接続される。そして、グループ毎に配置されたパッド４３からの信号がグループ内の制御回路４１に伝達される。具体的には、各制御回路４１内に、図示しないシフトレジスタが配置され、例えば、ｐ×ｑ本のマルチビームのうち例えば同じ行のビームの制御回路４１内のシフトレジスタが直列に接続される。そして、例えば、ｐ×ｑ本のマルチビームの同じ行のビームの制御信号がシリーズで送信され、例えば、ｐ回のクロック信号によって各ビームの制御信号が対応する制御回路４１に格納される。

図５は、実施の形態１の個別ブランキング機構の一例を示す図である。図５において、制御回路４１内には、アンプ４６（スイッチング回路の一例）が配置される。図５の例では、アンプ４６の一例として、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ＭＯＳ）インバータ回路が配置される。そして、ＣＭＯＳインバータ回路は正の電位（Ｖｄｄ：ブランキング電位：第１の電位）（例えば、５Ｖ）（第１の電位）とグランド電位（ＧＮＤ：第２の電位）に接続される。ＣＭＯＳインバータ回路の出力線（ＯＵＴ）は制御電極２４に接続される。一方、対向電極２６は、グランド電位が印加される。そして、ブランキング電位とグランド電位とが切り替え可能に印加される複数の制御電極２４が、基板３１上であって、複数の通過孔２５のそれぞれ対応する通過孔２５を挟んで複数の対向電極２６のそれぞれ対応する対向電極２６と対向する位置に配置される。

ＣＭＯＳインバータ回路の入力（ＩＮ）には、閾値電圧よりも低くなるＬ（ｌｏｗ）電位（例えばグランド電位）と、閾値電圧以上となるＨ（ｈｉｇｈ）電位（例えば、１．５Ｖ）とのいずれかが制御信号として印加される。実施の形態１では、ＣＭＯＳインバータ回路の入力（ＩＮ）にＬ電位が印加される状態では、ＣＭＯＳインバータ回路の出力（ＯＵＴ）は正電位（Ｖｄｄ）となり、対向電極２６のグランド電位との電位差による電界により対応ビーム２０を偏向し、制限アパーチャ基板２０６で遮蔽することでビームＯＦＦになるように制御する。一方、ＣＭＯＳインバータ回路の入力（ＩＮ）にＨ電位が印加される状態（アクティブ状態）では、ＣＭＯＳインバータ回路の出力（ＯＵＴ）はグランド電位となり、対向電極２６のグランド電位との電位差が無くなり対応ビーム２０を偏向しないので制限アパーチャ基板２０６を通過することでビームＯＮになるように制御する。

各通過孔を通過する電子ビーム２０は、それぞれ独立に対となる２つの制御電極２４と対向電極２６に印加される電圧によって偏向される。かかる偏向によってブランキング制御される。具体的には、制御電極２４と対向電極２６の組は、それぞれ対応するスイッチング回路となるＣＭＯＳインバータ回路によって切り替えられる電位によってマルチビームの対応ビームをそれぞれ個別にブランキング偏向する。このように、複数のブランカーが、成形アパーチャアレイ基板２０３の複数の穴２２（開口部）を通過したマルチビームのうち、それぞれ対応するビームのブランキング偏向を行う。

図６は、実施の形態１における描画動作の一例を説明するための概念図である。図６に示すように、試料１０１の描画領域３０には、チップ１０に定義される複数の図形パターンが描画される。そのため、まず、チップ１０のチップ領域は、例えば、ｙ方向に向かって所定の幅で短冊状の複数のストライプ領域３２に仮想分割される。まず、ＸＹステージ１０５を移動させて、第１番目のストライプ領域３２の左端、或いはさらに左側の位置に一回のマルチビーム２０のショットで照射可能な照射領域３４が位置するように調整し、描画が開始される。第１番目のストライプ領域３２を描画する際には、ＸＹステージ１０５を例えば−ｘ方向に移動させることにより、相対的にｘ方向へと描画を進めていく。ＸＹステージ１０５は例えば等速で連続移動させる。第１番目のストライプ領域３２の描画終了後、ステージ位置を−ｙ方向に移動させて、第２番目のストライプ領域３２の右端、或いはさらに右側の位置に照射領域３４が相対的にｙ方向に位置するように調整し、今度は、ＸＹステージ１０５を例えばｘ方向に移動させることにより、−ｘ方向に向かって同様に描画を行う。第３番目のストライプ領域３２では、ｘ方向に向かって描画し、第４番目のストライプ領域３２では、−ｘ方向に向かって描画するといったように、交互に向きを変えながら描画することで描画時間を短縮できる。但し、かかる交互に向きを変えながら描画する場合に限らず、各ストライプ領域３２を描画する際、同じ方向に向かって描画を進めるようにしても構わない。１回のショットでは、成形アパーチャアレイ基板２０３の各穴２２を通過することによって形成されたマルチビームによって、最大で各穴２２と同数の複数のショットパターンが一度に形成される。

図７は、実施の形態１におけるマルチビームの照射領域と描画対象画素との一例を示す図である。図７において、ストライプ領域３２は、例えば、マルチビームのビームサイズでメッシュ状の複数のメッシュ領域に分割される。例えば、１０ｎｍ程度のサイズにすると好適である。かかる各メッシュ領域が、描画対象画素３６（単位照射領域、照射位置、或いは描画位置）となる。描画対象画素３６のサイズは、ビームサイズに限定されるものではなく、ビームサイズとは関係なく任意の大きさで構成されるものでも構わない。例えば、ビームサイズの１／ｎ（ｎは１以上の整数）のサイズで構成されても構わない。メッシュ領域（画素）は、マルチビームの１つのビームあたりの照射単位領域となる。図７の例では、試料１０１の描画領域が、例えばｙ方向に、１回のマルチビーム２０の照射で照射可能な照射領域３４（描画フィールド）のサイズと実質同じ幅サイズで複数のストライプ領域３２に分割された場合を示している。なお、ストライプ領域３２の幅は、これに限るものではない。照射領域３４のｎ倍（ｎは１以上の整数）のサイズであると好適である。図７の例では、例えば５１２×５１２列のマルチビームの図示を８×８列のマルチビームに省略して示している。そして、照射領域３４内に、１回のマルチビーム２０のショットで照射可能な複数の画素２８（ビームの描画位置）が示されている。言い換えれば、隣り合う画素２８間のピッチがマルチビームの各ビーム間のピッチとなる。図７の例では、隣り合う４つの画素２８で囲まれると共に、４つの画素２８のうちの１つの画素２８を含む正方形の領域で１つのサブ照射領域２９を構成する。図７の例では、各サブ照射領域２９は、４×４画素で構成される場合を示している。

そして、図６に示したように、照射領域３４を画素３６単位でずらしながらビームショットを繰り返すことで、マルチビーム２０により描画処理を進めていく。描画装置１００における描画機構１５０の動作について具体的に説明する。

電子銃２０１（放出源）から放出された電子ビーム２００は、照明レンズ２０２によりほぼ垂直に成形アパーチャアレイ基板２０３全体を照明する。成形アパーチャアレイ基板２０３には、矩形の複数の穴（開口部）が形成され、電子ビーム２００は、すべての複数の穴が含まれる領域を照明する。複数の穴の位置に照射された電子ビーム２００の各一部が、かかる成形アパーチャアレイ基板２０３の複数の穴をそれぞれ通過することによって、例えば矩形形状の複数の電子ビーム（マルチビーム）２０ａ〜ｅが形成される。かかるマルチビーム２０ａ〜ｅは、ブランキングアパーチャアレイ機構２０４のそれぞれ対応するブランカー（第１の偏向器：個別ブランキング機構）内を通過する。かかるブランカーは、それぞれ、個別に通過する電子ビーム２０を偏向する（ブランキング偏向を行う）。

ブランキングアパーチャアレイ機構２０４を通過したマルチビーム２０ａ〜ｅは、縮小レンズ２０５によって、縮小され、制限アパーチャ基板２０６に形成された中心の穴に向かって進む。そして、制限アパーチャ基板２０６上でマルチビーム２０はクロスオーバーを形成する。ここで、ブランキングアパーチャアレイ機構２０４のブランカーによってビームＯＦＦになるように偏向された電子ビーム２０は、制限アパーチャ基板２０６の中心の穴から位置がはずれ、制限アパーチャ基板２０６によって遮蔽される。一方、ブランキングアパーチャアレイ機構２０４のブランカーによって偏向されなかった電子ビーム２０は、図１に示すように制限アパーチャ基板２０６の中心の穴を通過する。かかる個別ブランキング機構のＯＮ／ＯＦＦによって、ブランキング制御が行われ、ビームのＯＮ／ＯＦＦが制御される。このように、制限アパーチャ基板２０６は、個別ブランキング機構４７によってビームＯＦＦの状態になるように偏向された各ビームを遮蔽する。そして、ビーム毎に、ビームＯＮになってからビームＯＦＦになるまでに形成された、制限アパーチャ基板２０６を通過したビームにより、１回分のショットのビームが形成される。

しかしながら、上述したように、マルチビーム描画では、すべてのビームをビームＯＦＦになるようにブランキング制御しても、散乱等に起因する漏れビームが試料面上に到達してしまう場合がある。

図８は、実施の形態１における漏れビームが発生している描画装置の構成の一例を示す図である。例えば、電子ビーム２００が成形アパーチャアレイ基板２０３に照射された際に、マルチビーム２０が形成されると共に、各穴２２からは散乱等に起因する散乱電子が発生する。そのため、マルチビーム２０の各ビームのドーズ分布は裾広がりの分布を示す。例えば、図８に示すように、各ビームのビーム径ｄの他に、散乱電子等による裾広がりのビームボケ部分のサイズΔｄが加わる。すべてのビームをビームＯＦＦに制御している期間中、各ビームからは、かかる裾広がり部分の電子群が漏れビームとなって、制限アパーチャ基板２０６の開口部を通過してしまう。そのため、かかるマルチ漏れビーム３００が試料１０１面上へと到達してしまう場合がある。

図９は、実施の形態１と比較例とにおける試料面上における漏れビームの発生個所とドーズ量との一例を示す図である。散乱電子等の漏れビームが存在しない場合、図９（ａ）に示すように、試料１０１上には漏れビームによる照射は発生しない。これに対して、漏れビームが発生する場合、図９（ｂ）に示すように、マルチビーム２０のビーム数に対応するマルチ漏れビーム３００が試料１０１面上の漏れビーム照射領域３３内に偏在する。図９（ｂ）の例では、例えば５１２×５１２列のマルチビームに対応する５１２×５１２列のマルチ漏れビーム３００の図示を８×８列のマルチビームに対応する８×８列のマルチ漏れビーム３００に省略して示している。漏れビーム照射領域３３が試料面上の固定された位置に留まった場合でも、漏れビームが存在しなければ、図９（ｃ）に示すように、漏れビームによるドーズの蓄積は生じない。これに対して、漏れビーム照射領域３３が試料面上の固定された位置に留まり、かかる位置でマルチ漏れビーム３００が照射され続けた場合、図９（ｄ）に示すように、マルチ漏れビーム３００の各漏れビームが照射される位置にそれぞれドーズが蓄積してしまう。かかるマルチ漏れビーム３００によるドーズ量は、例えば、図形パターンを実際に描画中であれば、漏れビーム照射領域３３も刻々と変化するので固定された位置にマルチ漏れビーム３００のドーズが蓄積しない。そのためかかる場合には描画されるパターンのパターン精度に影響を与えるほどではない。しかし、同じ位置にマルチ漏れビーム３００が照射され続けた場合、マルチビームの配列に対応するマルチ漏れビーム３００の配列に偏在するドーズの蓄積が発生してしまう。かかる偏在して蓄積された部分やその周囲を描画する際に、蓄積されたドーズがパターンの寸法精度に悪影響を及ぼす要因になり得るといった問題がある。

図１０は、実施の形態１における複数のチップを描画する場合のチップレイアウトの一例を示す図である。図１０の例では、試料１０１の描画領域３０中にチップ１０ａ（チップＡ）とチップ１０ｂ（チップＢ）との複数のチップを描画する場合を示している。例えば、まず、チップ１０ａ（チップＡ）を描画する場合、上述したように、チップ１０ａ（チップＡ）のチップ領域は、例えば、ｙ方向に向かって所定の幅で短冊状の複数のストライプ領域３２（図示せず）に仮想分割される。まず、ＸＹステージ１０５を移動させて、最下段の第１番目のストライプ領域３２の左端のさらに左側の位置に一回のマルチビーム２０のショットで照射可能な照射領域３４ａ１が位置するように調整し、一旦待機された後、第１番目のストライプ領域３２の左端から描画が開始される。よって、第１番目のストライプ領域３２の左端のさらに左側の照射領域３４ａ１の位置がチップＡの描画を開始するための待機位置となる。かかる待機位置では、当然のことながら、マルチビーム２０はすべてビームＯＦＦになるようにブランキング制御された状態で待機することになる。しかしながら、上述したように漏れビームが生じるので、かかる照射領域３４ａ１と同じ位置或いはその付近が漏れビーム照射領域３３ａ１となる。そのため、漏れビーム照射領域３３ａ１には待機時間に応じたマルチ漏れビーム３００のドーズが蓄積されることになる。次に、チップ１０ａ（チップＡ）の描画が進み、最終番目のストライプ領域３２の描画が終了すると、最終番目のストライプ領域３２の例えば右端のさらに右側の照射領域３４ａ２の位置で待機する場合があり得る。かかる場合には照射領域３４ａ２の位置がチップＡの描画が終了した後の待機位置となる。かかる待機位置では、当然のことながら、マルチビーム２０はすべてビームＯＦＦになるようにブランキング制御された状態で待機することになる。しかしながら、上述したように漏れビームが生じるので、かかる照射領域３４ａ２と同じ位置或いはその付近が漏れビーム照射領域３３ａ２となる。そのため、漏れビーム照射領域３３ａ２には待機時間に応じたマルチ漏れビーム３００のドーズが蓄積されることになる。特に、多重描画を行う場合には、多重度（パス数）の回数分、各待機位置へドーズがさらに蓄積されることになる。試料１０１の描画領域３０中にチップ１０ａ（チップＡ）だけを描画する場合、漏れビーム照射領域３３ａ１，３３ａ２はチップ１０ａ（チップＡ）のチップ領域内ではないので、チップ１０ａ（チップＡ）内のパターンの寸法に影響を与える可能性は低い。但し、多重描画等により蓄積量が周囲に影響するほどに大きくなった場合、近接効果等に起因する寸法変動をチップ１０ａ（チップＡ）内のパターンに与える場合もあり得る。これに対して、複数のチップを描画する場合、複数のチップの全部或いは一部が以下のような影響を受けることになる。

図１０に示すように、チップ１０ｂ（チップＢ）のチップ領域が漏れビーム照射領域３３ａ１と一部或いは全部が重なる位置関係にある場合、チップ１０ｂ（チップＢ）内に描画されるパターンのために照射されたドーズ量が既に蓄積されているドーズ量によって増加してしまうのでパターン寸法に影響を与えることになる。また、チップ１０ｂ（チップＢ）を描画する場合、上述したように、チップ１０ｂ（チップＢ）のチップ領域は、例えば、ｙ方向に向かって所定の幅で短冊状の複数のストライプ領域３２（図示せず）に仮想分割される。よって、チップＢの描画を開始するための待機位置となる照射領域３４ｂ１と同じ位置或いはその付近が漏れビーム照射領域３３ｂ１となる。同様に、チップＢの描画が終了した後、照射領域３４ｂ２で待機する場合には、照射領域３４ｂ２が待機位置となる。かかる待機位置となる照射領域３４ｂ２と同じ位置或いはその付近が漏れビーム照射領域３３ｂ２となる。そのため、チップ１０ａ（チップＡ）のチップ領域が漏れビーム照射領域３３ｂ２と一部或いは全部が重なる位置関係にある場合、既に描画されたチップ１０ａ（チップＡ）内のパターンのために照射されたドーズ量にマルチ漏れビーム３００のドーズが加算されてしまうのでパターンの寸法に影響を与えることになる。そこで、実施の形態１では、漏れビーム照射領域３３に偏在して蓄積されるマルチ漏れビーム３００のドーズ量を分散させて単位面積あたりの蓄積量を少なくする。

図１１は、実施の形態１における描画方法の要部工程を示すフローチャート図である。図１１において、実施の形態１における描画方法は、チップＡ照射量演算工程（Ｓ１０６）と、チップＡ照射時間データ生成工程（Ｓ１１０）と、チップＡ待機位置移動工程（Ｓ１１２）と、漏れビーム分散処理工程（Ｓ１１４）と、チップＡ描画工程（Ｓ１１６）と、チップＢ照射量演算工程（Ｓ１２６）と、チップＢ照射時間データ生成工程（Ｓ１３０）と、チップＢ待機位置移動工程（Ｓ１３２）と、漏れビーム分散処理工程（Ｓ１３４）と、チップＢ描画工程（Ｓ１３６）と、いう一連の工程を実施する。

チップＡ照射量演算工程（Ｓ１０６）として、チップＡのチップ領域内の照射量を演算する。そのために、まず、パターン密度ρ演算部５４は、記憶装置１４０からチップＡのチップデータを読み出し、チップＡのチップ領域を分割した画素３６毎に、当該画素３６内のパターン面積密度ρを演算する。そして、画素３６をマップの要素として、マップ値にパターン面積密度ρを定義したパターン密度マップを作成する。

そして、補正照射係数Ｄｐ（ｘ）演算部５６は、近接効果等の影響を補正するための補正照射係数Ｄｐを演算する。補正照射係数Ｄｐについては、チップＡのチップ領域を所定のサイズでメッシュ状に複数の近接メッシュ領域（近接効果補正計算用メッシュ領域）に仮想分割する。近接メッシュ領域のサイズは、近接効果の影響範囲の１／１０程度、例えば、１μｍ程度に設定すると好適である。そして、記憶装置１４０から描画データを読み出し、近接メッシュ領域毎に、当該近接メッシュ領域内に配置されるパターンのパターン面積密度ρ’を演算する。

次に、近接メッシュ領域毎に、近接効果を補正するための近接効果補正照射係数Ｄｐを演算する。ここで、近接効果補正照射係数Ｄｐを演算するメッシュ領域のサイズは、パターン面積密度ρを演算するメッシュ領域のサイズと同じである必要は無い。また、近接効果補正照射係数Ｄｐの補正モデル及びその計算手法は従来のシングルビーム描画方式で使用されている手法と同様で構わない。

そして、入射照射量Ｄ（ｘ）演算部５８は、画素３６毎に、当該画素３６に照射するための入射照射量Ｄ（ｘ）を演算する。入射照射量Ｄ（ｘ）は、例えば、予め設定された基準照射量Ｄｂａｓｅに近接効果補正照射係数Ｄｐとパターン面積密度ρとを乗じた値として演算すればよい。このように、照射量Ｄは、画素３６毎に算出されたパターンの面積密度に比例して求めると好適である。

チップＡ照射時間データ生成工程（Ｓ１１０）として、照射時間ｔ演算部５８は、画素３６毎に、当該画素３６に演算された入射照射量Ｄ（ｘ）を入射させるための電子ビームの照射時間ｔを演算する。照射時間ｔは、入射照射量Ｄ（ｘ）を電流密度Ｊで割ることで演算できる。そして、画素３６毎に得られた照射時間ｔを定義する照射時間ｔマップを作成する。

チップＡ待機位置移動工程（Ｓ１１２）として、描画制御部６６の制御の基、偏向制御回路１３０は、マルチビーム２０のすべてのビームがビームＯＦＦの状態になるようにブランキング偏向するための制御信号をブランキングアパーチャアレイ機構２０４の各制御回路４１を制御する。そして、描画制御部６６は、図示しないステージ駆動機構を制御してＸＹステージ１０５を移動させて、チップＡのチップ領域を分割した最下段の第１番目のストライプ領域３２の左端のさらに左側の位置に１回のマルチビーム２０のショットで照射可能な照射領域３４ａ１が位置するように調整する。

漏れビーム分散処理工程（Ｓ１１４）として、まず、分散処理部６４は、マルチ漏れビーム３００のドーズ量を分散処理するための偏向位置の個数Ｎと、各偏向位置に留まる偏向時間を演算する。

図１２は、実施の形態１における漏れビーム分散処理を説明するための図である。マルチビームのすべてのビームがビームＯＦＦの状態になるようにブランキング偏向された状態で、照射領域３４と同じ位置或いはその付近の漏れビーム照射領域３３には、図１２（ａ）に示すように、マルチビーム２０の配列に対応したマルチ漏れビーム３００が所定のピッチでｘ，ｙ方向に偏在する。このままでは、図１２（ｄ）に示すように、マルチ漏れビーム３００のそれぞれの漏れビームが照射される同じ位置に、待機時間中、ずっと漏れビームによるドーズが蓄積されてしまう。そこで、実施の形態１では、マルチ漏れビーム３００を一括して偏向して、各漏れビームが同じ位置を照射し続けないように、位置をずらす。具体的には、次のようにずらしていく。まず、マルチ漏れビーム３００は、マルチビーム２０の配列ピッチＰと同様のピッチで漏れビーム照射領域３３内に配列される。

そこで、分散処理部６４は、マルチビーム２０の配列ピッチＰをビーム径ｄにビームボケ部分のサイズΔｄを加算したサイズ（ｄ＋Δｄ）で割った整数Ｎを演算する。小数点以下は切り捨てればよい。かかる整数Ｎがマルチ漏れビーム３００の各ビームの偏向位置のｘ方向（或いはｙ方向）の個数となる。よって、ｘ，ｙ方向にＮ×Ｎ列の偏向位置が求まる。図１２（ａ）の例では、各漏れビーム用にサイズ（ｄ＋Δｄ）のピッチで２×２個の偏向位置（１番目から４番目の照射位置）が求まる。

次に、分散処理部６４は、照射領域３４ａ１がチップＡの描画を開始する待機位置に待機する待機時間を用いて、マルチ漏れビーム３００を一括して偏向する各偏向位置に留まる偏向時間を演算する。かかる偏向時間は、待機時間Ｔをマルチ漏れビーム３００の各ビームの偏向位置のＮ×Ｎ列の偏向位置の個数（Ｎ×Ｎ）で割った時間（Ｔ／（Ｎ×Ｎ））とすればよい。

そして、分散処理部６４の制御の基、偏向制御回路１３０は、待機時間の期間中、マルチビーム２０のすべてのビームがビームＯＦＦの状態になるようにブランキング偏向された状態で、マルチ漏れビーム３００の各漏れビームの照射位置を複数の位置に順に一括偏向するように偏向器２０８を制御する。言い換えれば、偏向制御回路１３０は、マルチビーム２０が照射可能な照射領域３４がチップＡのチップ領域外であって試料１０１上のチップ領域内を描画するための待機位置（照射領域３４ａ１）に配置されている状態において、マルチ漏れビーム３００の各漏れビームの照射位置を複数の位置（１番目から４番目の照射位置）に順にずらすように偏向器２０８を制御する。具体的には、図１２（ｂ）に示すように、マルチ漏れビーム３００をピッチ（ｄ＋Δｄ）で偏向時間（Ｔ／（Ｎ×Ｎ））ずつ一括偏向により順に移動させる。図１２（ｂ）の例では、待機時間の開始時刻から偏向時間（Ｔ／（Ｎ×Ｎ））経過した時点で、当初の照射位置（１番目の位置）からｘ方向にピッチ（ｄ＋Δｄ）だけマルチ漏れビーム３００を一括偏向して照射位置を次の照射位置（２番目の位置）にずらす。次に、マルチ漏れビーム３００の各漏れビームが照射位置（２番目の位置）で偏向時間（Ｔ／（Ｎ×Ｎ））経過した時点で、照射位置（２番目の位置）からｙ方向にピッチ（ｄ＋Δｄ）だけマルチ漏れビーム３００を一括偏向して照射位置を次の照射位置（３番目の位置）にずらす。次に、マルチ漏れビーム３００の各漏れビームが照射位置（３番目の位置）で偏向時間（Ｔ／（Ｎ×Ｎ））経過した時点で、照射位置（３番目の位置）からｙ方向にピッチ（ｄ＋Δｄ）だけマルチ漏れビーム３００を一括偏向して照射位置を次の照射位置（４番目の位置）にずらす。

以上により、図１２（ａ）に示すように、描画開始前の待機期間中、マルチ漏れビーム３００が漏れビーム照射領域３３内の当初のビーム配列に沿った偏在する複数の同じ照射位置に照射され続けるのではなく、図１２（ｃ）に示すように、漏れビーム照射領域３３内の実質的に全領域にマルチ漏れビーム３００の照射位置を分散させることができる。その結果、図１２（ｄ）に示したように、ドーズ量が偏在した同じ個所に蓄積され続けるのではなく、図１２（ｅ）に示すように、蓄積されるドーズ量を漏れビーム照射領域３３内の実質的に全領域に分散させることができる。その結果、単位面積あたりの漏れビームによる蓄積ドーズ量を大幅に低減できる。また、分散処理により、蓄積ドーズ量を略均一化できる。

チップＡ描画工程（Ｓ１１６）として、描画制御部６０の制御のもと、偏向制御回路１３０は、偏向制御回路１３０は、予め設定された描画シーケンスに沿って、マルチビーム２０のショット順に、ブランキングアパーチャアレイ機構２０４の各制御回路４１に演算された照射量（照射時間）の制御信号を出力する。また、偏向制御回路１３０は、マルチビーム２０のショット順に、ＤＡＣアンプ１３２に所望の照射領域３４にマルチビーム２０を偏向する偏向量を示す制御信号を出力する。ＤＡＣアンプ１３２は、かかるデジタル信号をアナログ変換し、偏向電圧として、偏向器２０８を印加する。そして、描画機構１５０は、試料１０１上のチップＡのチップ領域にマルチビーム２０を用いてチップＡに定義された図形パターンを描画する。描画装置１００における描画機構１５０の動作について具体的に説明する。

電子銃２０１（放出源）から放出された電子ビーム２００は、照明レンズ２０２によりほぼ垂直に成形アパーチャアレイ基板２０３全体を照明する。成形アパーチャアレイ基板２０３には、矩形の複数の穴（開口部）が形成され、電子ビーム２００は、すべての複数の穴が含まれる領域を照明する。複数の穴の位置に照射された電子ビーム２００の各一部が、かかる成形アパーチャアレイ基板２０３の複数の穴をそれぞれ通過することによって、例えば矩形形状の複数の電子ビーム（マルチビーム）２０ａ〜ｅが形成される。かかるマルチビーム２０ａ〜ｅは、ブランキングアパーチャアレイ機構２０４のそれぞれ対応するブランカー（第１の偏向器：個別ブランキング機構）内を通過する。かかるブランカーは、それぞれ、個別に通過する電子ビーム２０を偏向する（ブランキング偏向を行う）。

ブランキングアパーチャアレイ機構２０４を通過したマルチビーム２０ａ〜ｅは、縮小レンズ２０５によって、縮小され、制限アパーチャ基板２０６に形成された中心の穴に向かって進む。そして、制限アパーチャ基板２０６上でマルチビーム２０はクロスオーバーを形成する。ここで、ブランキングアパーチャアレイ機構２０４のブランカーによって偏向された電子ビーム２０は、制限アパーチャ基板２０６の中心の穴から位置がはずれ、制限アパーチャ基板２０６によって遮蔽される。一方、ブランキングアパーチャアレイ機構２０４のブランカーによって偏向されなかった電子ビーム２０は、図１に示すように制限アパーチャ基板２０６の中心の穴を通過する。かかる個別ブランキング機構のＯＮ／ＯＦＦによって、ブランキング制御が行われ、ビームのＯＮ／ＯＦＦが制御される。このように、制限アパーチャ基板２０６は、個別ブランキング機構によってビームＯＦＦの状態になるように偏向された各ビームを遮蔽する。そして、ビーム毎に、ビームＯＮになってからビームＯＦＦになるまでに形成された、制限アパーチャ基板２０６を通過したビームにより、１回分のショットのビームが形成される。

ブランキング制御によりビームＯＮの状態で制限アパーチャ基板２０６を通過したマルチビーム２０は、対物レンズ２０７により焦点が合わされ、所望の縮小率のパターン像となり、偏向器２０８によって、制限アパーチャ基板２０６を通過した各ビーム（マルチビーム２０全体）が同方向に一括して偏向され、各ビームの試料１０１上のそれぞれの照射位置に照射される。一度に照射されるマルチビーム２０は、理想的には成形アパーチャアレイ基板２０３の複数の穴の配列ピッチに上述した所望の縮小率を乗じたピッチで並ぶことになる。

以上のようにして、チップＡの描画を進めていく。そして、チップＡの描画が終了後、上述した照射位置３４ａ２で待機する場合には、かかる位置において、上述した漏れビーム分散処理工程（Ｓ１１４）と同様の漏れビーム分散処理を実施すればよい。

次に、チップＢ照射量演算工程（Ｓ１２６）として、入射照射量Ｄ（ｘ）演算部５８は、チップＢのチップ領域内の画素３６毎に、当該画素３６に照射するための入射照射量Ｄ（ｘ）を演算する。演算手法は、チップＡ照射量演算工程（Ｓ１０６）のチップＡをチップＢと読み替えた場合と同様である。

チップＢ照射時間データ生成工程（Ｓ１３０）として、照射時間ｔ演算部５８は、チップＢのチップ領域内の画素３６毎に、当該画素３６に演算された入射照射量Ｄ（ｘ）を入射させるための電子ビームの照射時間ｔを演算する。演算手法は、チップＡ照射時間データ生成工程（Ｓ１１０）のチップＡをチップＢと読み替えた場合と同様である。

チップＢ待機位置移動工程（Ｓ１３２）として、描画制御部６６は、図示しないステージ駆動機構を制御してＸＹステージ１０５を移動させて、チップＢのチップ領域を分割した最下段の第１番目のストライプ領域３２（図示せず）の左端のさらに左側の位置に１回のマルチビーム２０のショットで照射可能な照射領域３４ｂ１が位置するように調整する。

漏れビーム分散処理工程（Ｓ１３４）として、分散処理部６４の制御の基、偏向制御回路１３０は、待機時間の期間中、マルチビーム２０のすべてのビームがビームＯＦＦの状態になるようにブランキング偏向された状態で、マルチ漏れビーム３００の各漏れビームの照射位置を複数の位置に順に一括偏向するように偏向器２０８を制御する。言い換えれば、偏向制御回路１３０は、マルチビーム２０が照射可能な照射領域３４がチップＢのチップ領域外であって試料１０１上のチップ領域内を描画するための待機位置（照射領域３４ｂ１）に配置されている状態において、マルチ漏れビーム３００の各漏れビームの照射位置を複数の位置（１番目から４番目の照射位置）に順にずらすように偏向器２０８を制御する。

以上により、図１２（ｃ）に示すように、漏れビーム照射領域３３内の実質的に全領域にマルチ漏れビーム３００の照射位置を分散させることができる。その結果、図１２（ｅ）に示すように、蓄積されるドーズ量を漏れビーム照射領域３３内の実質的に全領域に分散させることができる。その結果、単位面積あたりの漏れビームによる蓄積ドーズ量を大幅に低減できる。また、分散処理により、蓄積ドーズ量を略均一化できる。

チップＢ描画工程（Ｓ１３６）として、描画制御部６０の制御のもと、偏向制御回路１３０は、偏向制御回路１３０は、予め設定された描画シーケンスに沿って、マルチビーム２０のショット順に、ブランキングアパーチャアレイ機構２０４の各制御回路４１に演算された照射量（照射時間）の制御信号を出力する。また、偏向制御回路１３０は、マルチビーム２０のショット順に、ＤＡＣアンプ１３２に所望の照射領域３４にマルチビーム２０を偏向する偏向量を示す制御信号を出力する。ＤＡＣアンプ１３２は、かかるデジタル信号をアナログ変換し、偏向電圧として、偏向器２０８を印加する。そして、描画機構１５０は、試料１０１上のチップＡのチップ領域にマルチビーム２０を用いてチップＢに定義された図形パターンを描画する。

以上のようにして、チップＢの描画を進めていく。そして、チップＡの描画が終了後、上述した照射位置３４ａ２で待機する場合には、かかる位置において、上述した漏れビーム分散処理工程（Ｓ１３４）と同様の漏れビーム分散処理を実施すればよい。

実施の形態１では、各チップを描画する場合に、描画開始前の照射領域の待機位置において、マルチ漏れビーム３００の分散処理を行うので、蓄積されるドーズ量を待機位置の漏れビーム照射領域３３内の実質的に全領域に分散させることができる。その結果、単位面積あたりの漏れビームによる蓄積ドーズ量を大幅に低減できる。描画終了後の照射領域の待機位置においても同様である。

以上のように、実施の形態１によれば、マルチビーム露光において漏れビームによるドーズの偏在蓄積を低減できる。よって、漏れビーム照射領域３３とチップ１０のチップ領域とが重なる場合でも、本来のチップ１０の図形パターンに使用するドーズ量に加算される漏れビームに起因する蓄積ドーズ量を低減できる。その結果、形成されるパターンの寸法ずれを低減できる。

実施の形態２．
実施の形態１では、描画開始前（及び描画終了後）の照射領域の待機位置において、マルチ漏れビーム３００の分散処理を行うことで待機位置における漏れビーム照射領域３３の漏れビームによる蓄積ドーズ量を低減した。しかし、昨今のパターンの微細化及び高精度化に伴い、漏れビームによる蓄積ドーズ量を分散して低減したとしても、かかる低減後の蓄積ドーズさえも無視できない場合もあり得る。例えば、多重描画の多重度（パス数）が増えてくる場合、同じ待機位置で繰り返しドーズが蓄積されるので蓄積ドーズ量を分散処理動作により分散して低減したとしても、低減後の単位面積あたりの蓄積ドーズ量自体が大きくなる可能性がある。そこで、実施の形態２では、かかる低減後の蓄積ドーズ量についてもパターン寸法に影響を与えない構成について説明する。

図１３は、実施の形態２における描画装置の構成を示す概念図である。図１３において、制御計算機１１０内に、さらに、待機位置演算部５０、重なり判定部５２、及び補正部６０が追加された点以外は、図１と同様である。図１３において、待機位置演算部５０、重なり判定部５２、パターン密度ρ演算部５４、補正照射係数Ｄｐ（ｘ）演算部５６、入射照射量Ｄ（ｘ）演算部５８、補正部６０、照射時間ｔ演算部６２、分散処理部６４、及び描画制御部６６といった各「〜部」は、処理回路を含み、その処理回路には、電気回路、コンピュータ、プロセッサ、回路基板、量子回路、或いは、半導体装置等が含まれる。また、各「〜部」は、共通する処理回路（同じ処理回路）を用いてもよい。或いは、異なる処理回路（別々の処理回路）を用いても良い。待機位置演算部５０、重なり判定部５２、パターン密度ρ演算部５４、補正照射係数Ｄｐ（ｘ）演算部５６、入射照射量Ｄ（ｘ）演算部５８、補正部６０、照射時間ｔ演算部６２、分散処理部６４、及び描画制御部６６内に必要な入力データ或いは演算された結果はその都度メモリ１１２に記憶される。

図１４は、実施の形態２における描画方法の要部工程を示すフローチャート図である。図１４において、チップＡ照射量演算工程（Ｓ１０６）の前に、待機位置演算工程（Ｓ１０２）と待機位置重なり判定工程（Ｓ１０４）とが追加された点、チップＡ照射量演算工程（Ｓ１０６）とチップＡ照射時間データ生成工程（Ｓ１１０）との間に、チップＡ照射量補正工程（Ｓ１０８）が追加された点、及びチップＢ照射量演算工程（Ｓ１２６）とチップＢ照射時間データ生成工程（Ｓ１３０）との間に、チップＢ照射量補正工程（Ｓ１２８）が追加された点、以外は図１１と同様である。以下、特に説明する点以外の内容は実施の形態１と同様である。

待機位置演算工程（Ｓ１０２）として、待機位置演算部５０は、記憶装置に記憶されたチップＡのチップデータとチップＢのチップデータとを読み出し、チップＡを描画する場合のマルチビーム２０の照射位置３４の待機位置を演算する。待機位置演算部５０は、上述したように、待機位置として、チップＡの描画を開始するための待機位置となる照射領域３４ａ１とチップＡの描画が終了した後の待機位置となる照射領域３４ａ２とを演算する。チップＡの描画を開始するための待機位置となる照射領域３４ａ１と同じ位置或いはその付近が漏れビーム照射領域３３ａ１となる。同様に、チップＡの描画が終了した後の待機位置となる照射領域３４ａ２と同じ位置或いはその付近が漏れビーム照射領域３３ａ２となる。同様に、待機位置演算部５０は、上述したように、待機位置として、チップＢの描画を開始するための待機位置となる照射領域３４ｂ１とチップＢの描画が終了した後の待機位置となる照射領域３４ｂ２とを演算する。チップＢの描画を開始するための待機位置となる照射領域３４ｂ１と同じ位置或いはその付近が漏れビーム照射領域３３ｂ１となる。同様に、チップＢの描画が終了した後の待機位置となる照射領域３４ｂ２と同じ位置或いはその付近が漏れビーム照射領域３３ｂ２となる。

待機位置重なり判定工程（Ｓ１０４）として、重なり判定部５２は、チップ１０ａ（チップＡ）のチップ領域が漏れビーム照射領域３３ｂ１，３３ｂ２と一部或いは全部が重なる位置関係にあるかどうかを判定する。同様に、重なり判定部５２は、チップ１０ｂ（チップＢ）のチップ領域が漏れビーム照射領域３３ａ１，３３ａ２と一部或いは全部が重なる位置関係にあるかどうかを判定する。

チップＡ照射量演算工程（Ｓ１０６）の内容は実施の形態１と同様である。すなわち、入射照射量Ｄ（ｘ）演算部５８（照射量演算部）は、描画対象となるチップＡ（他のチップの一例）のチップ領域内の入射照射量Ｄ（ｘ）を演算する。

チップＡ照射量補正工程（Ｓ１０８）として、補正部６０は、チップＢの待機位置がチップＡ（他のチップの一例）のチップ領域と重なり合う場合に、重なり合う領域におけるチップＡ用の入射照射量Ｄ（ｘ）を補正する。言い換えれば、補正部６０は、マルチビーム２０が照射可能な照射領域３４ｂ２が描画対象となる図形パターンが配置されるチップＢのチップ領域外であって試料１０１上のチップＢの領域内を描画するための待機位置に配置されている状態において、待機位置が描画対象となる他のチップＡのチップ領域と重なり合う場合に、重なり合う領域におけるチップＡ用の入射照射量Ｄ（ｘ）を補正する。

図１５は、実施の形態２におけるドーズ量の一例を示す図である。チップＡを描画すると、図１５（ａ）に示すように、チップＡの待機位置の漏れビーム照射領域３３ａ１，３３ａ２内ではそれぞれ分散処理により蓄積ドーズ量が略均一化されている。チップＡを描画後に、チップＢを描画する場合、図１５（ｂ）に示すように、チップＢの待機位置とチップＡとの重なり合う領域（例えば、図１０の漏れビーム照射領域３３ｂ２）では、ドーズ量が分散処理後の略均一化された蓄積ドーズ量分だけ多くなってしまう。同様に、チップＡの待機位置とチップＢとの重なり合う領域（例えば、図１０の漏れビーム照射領域３３ａ１）では、ドーズ量が分散処理後の略均一化された蓄積ドーズ量分だけ多くなってしまう。

そこで、図１５（ｃ）に示すように、補正部６０は、演算されたチップＡ用の入射照射量Ｄ（ｘ）のうち、チップＢの待機位置とチップＡとの重なり合う領域（例えば、図１０の漏れビーム照射領域３３ｂ２）内での各画素３６の照射量を一律に分散処理後の略均一化された蓄積ドーズ量だけ減らす補正をする。分散処理後の略均一化された蓄積ドーズ量は、予め実験或いはシミュレーション等により取得しておけばよい。かかる補正により、マルチ漏れビーム３００によるドーズ量が蓄積されている場合でも高精度な照射量に合わせることができる。また、分散処理により蓄積ドーズ量を略均一化させることで、マルチ漏れビーム３００の漏れビーム毎の位置及び蓄積ドーズ量をわざわざ演算する手間を省くことができる。また、照射量を補正する場合に、マルチ漏れビーム３００の漏れビーム毎の位置毎に補正する手間を省くことができる。

チップＡ照射時間データ生成工程（Ｓ１１０）の内容は、チップＡ内の各画素３６の照射量を補正後の照射量を用いる点以外は、実施の形態１と同様である。

チップＡ待機位置移動工程（Ｓ１１２）と、漏れビーム分散処理工程（Ｓ１１４）と、チップＡ描画工程（Ｓ１１６）と、チップＢ照射量演算工程（Ｓ１２６）との内容は実施の形態１と同様である。

チップＢ照射量補正工程（Ｓ１２８）として、補正部６０は、チップＡの待機位置がチップＢ（他のチップの一例）のチップ領域と重なり合う場合に、重なり合う領域におけるチップＢ用の入射照射量Ｄ（ｘ）を補正する。具体的には、図１５（ｃ）に示すように、補正部６０は、演算されたチップＢ用の入射照射量Ｄ（ｘ）のうち、チップＡの待機位置とチップＢとの重なり合う領域（例えば、図１０の漏れビーム照射領域３３ａ１）について、各画素３６の照射量を一律に分散処理後の略均一化された蓄積ドーズ量だけ減らす補正をする。かかる補正により、マルチ漏れビーム３００によるドーズ量が蓄積されている場合でも高精度な照射量に合わせることができる。また、分散処理により蓄積ドーズ量を略均一化させたことで、マルチ漏れビーム３００の漏れビーム毎の位置及び漏れビーム毎の蓄積ドーズ量をわざわざ演算する手間を省くことができる。また、照射量を補正する場合に、マルチ漏れビーム３００の漏れビーム毎の位置毎に補正する手間を省くことができる。

チップＢ照射時間データ生成工程（Ｓ１３０）と、チップＢ待機位置移動工程（Ｓ１３２）と、漏れビーム分散処理工程（Ｓ１３４）と、チップＢ描画工程（Ｓ１３６）との内容は実施の形態１と同様である。

なお、上述した説明において、チップＢの待機位置がチップＡ（他のチップの一例）のチップ領域と重なり合わない場合、チップＡ照射量補正工程（Ｓ１０８）は省略すればよい。同様に、チップＡの待機位置がチップＢ（他のチップの一例）のチップ領域と重なり合わない場合、チップＢ照射量補正工程（Ｓ１２８）は省略すればよい。

以上のように、実施の形態２によれば、分散処理動作により分散して低減した低減後の蓄積ドーズ量についてもパターン寸法に影響を与えないようにできる。よって、実施の形態１よりもさらに高精度なパターンを描画できる。

以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。

また、上述した例では、各制御回路４１の制御用に１０ビットの制御信号が入力される場合を示したが、ビット数は、適宜設定すればよい。例えば、１ビット或いはそれ以上の制御信号を用いてもよい。

また、装置構成や制御手法等、本発明の説明に直接必要しない部分等については記載を省略したが、必要とされる装置構成や制御手法を適宜選択して用いることができる。例えば、描画装置１００を制御する制御部構成については、記載を省略したが、必要とされる制御部構成を適宜選択して用いることは言うまでもない。

その他、本発明の要素を具備し、当業者が適宜設計変更しうる全てのマルチ荷電粒子ビーム露光装置およびマルチ荷電粒子ビーム露光方法は、本発明の範囲に包含される。

１０ チップ
２０ マルチビーム
２２ 穴
２４ 制御電極
２５ 通過孔
２６ 対向電極
２８ 画素
２９ サブ照射領域
３０ 描画領域
３２ ストライプ領域
３１ 基板
３３ 漏れビーム照射領域
３４ 照射領域
３６ 画素
４１ 制御回路
４６ アンプ
４７ 個別ブランキング機構
５０ 待機位置演算部
５２ 重なり判定部
５４ ρ演算部
５６ Ｄｐ（ｘ）演算部
５８ Ｄ（ｘ）演算部
６０ 補正部
６２ ｔ演算部
６４ 分散処理部
６６ 描画制御部
１００ 描画装置
１０１ 試料
１０２ 電子鏡筒
１０３ 描画室
１０５ ＸＹステージ
１１０ 制御計算機
１１２ メモリ
１３０ 偏向制御回路
１３２，１３４ ＤＡＣアンプユニット
１３９ ステージ位置検出器
１４０ 記憶装置
１５０ 描画機構
１６０ 制御系回路
２００ 電子ビーム
２０１ 電子銃
２０２ 照明レンズ
２０３ 成形アパーチャアレイ基板
２０４ ブランキングアパーチャアレイ機構
２０５ 縮小レンズ
２０６ 制限アパーチャ基板
２０７ 対物レンズ
２０８，２０９ 偏向器
２１０ ミラー
３３０ メンブレン領域
３３２ 外周領域
３３３ 支持台

Claims (2)

1. 試料を載置するステージと、
   荷電粒子ビームを放出する放出源と、
   複数の開口部が形成され、前記複数の開口部全体を含む領域に前記荷電粒子ビームの照射を受け、前記荷電粒子ビームの一部が前記複数の開口部のうちの対応する開口部をそれぞれ通過することによりマルチビームを形成する成形アパーチャアレイ基板と、
   前記マルチビームの各ビームをそれぞれ個別にブランキング偏向するブランキングアパーチャアレイ機構と、
   ビームＯＦＦの状態になるようにブランキング偏向されたビームを遮蔽する制限アパーチャ基板と、
   前記マルチビームのうちビームＯＮの状態の複数のビームを前記試料上に一括して偏向すると共に、前記マルチビームのすべてのビームがビームＯＦＦの状態になるようにブランキング偏向された状態で、前記制限アパーチャ基板により遮蔽しきれず前記制限アパーチャ基板を通過するマルチ漏れビームを前記試料上の所望の位置に一括して偏向する偏向器と、
   前記マルチビームのすべてのビームがビームＯＦＦの状態になるようにブランキング偏向された状態で、前記マルチ漏れビームの各漏れビームの照射位置を複数の位置にずらすように前記偏向器を制御する偏向制御回路と、
   描画対象となる図形パターンが配置されるチップのチップデータを記憶する記憶装置と、
   を備え、
   前記偏向制御回路は、前記マルチビームが照射可能な照射領域が前記チップのチップ領域外であって前記試料上の前記チップ領域内を描画するための待機位置に配置されている状態において、前記マルチ漏れビームの各漏れビームの照射位置を前記複数の位置に順にずらすように前記偏向器を制御し、
   描画対象となる他のチップのチップ領域内の入射照射量を演算する照射量演算部と、
   前記待機位置が前記他のチップのチップ領域と重なり合う場合に、前記重なり合う領域における前記他のチップ用の入射照射量を補正する補正部と、
   をさらに備えたことを特徴とするマルチ荷電粒子ビーム露光装置。
2. 荷電粒子ビームによるマルチビームを形成する工程と、
   前記マルチビームの各ビームをそれぞれ個別にブランキング偏向する工程と、
   前記マルチビームのうちビームＯＮになる少なくとも１つのビームを前記試料上に照射する工程と、
   前記マルチビームのすべてのビームがビームＯＦＦの状態になるようにブランキング偏向されている期間中、ビームＯＦＦの状態になるビームを遮蔽する制限アパーチャ基板により遮蔽しきれず前記制限アパーチャ基板を通過するマルチ漏れビームの各漏れビームの照射位置を試料上の複数の位置にずらすように前記マルチ漏れビームを一括して偏向する工程と、
   前記マルチビームが照射可能な照射領域が描画対象となる図形パターンが配置されるチップのチップ領域外であって前記試料上の前記チップ領域内を描画するための待機位置に配置されている状態において、前記待機位置が描画対象となる他のチップのチップ領域と重なり合う場合に、前記重なり合う領域における前記他のチップ用の入射照射量を補正する工程と、
   を備えたことを特徴とするマルチ荷電粒子ビーム露光方法。