JP2018160533A - マルチビーム用のブランキング装置 - Google Patents

Abstract

【目的】線同士の短絡を防止すると共に、印加電位の立ち上がり及び立ち下りの特性向上を図ることが可能なマルチビーム用のブランキング装置を提供する。【構成】本発明の一態様のマルチビーム用のブランキング装置は、複数の第１の開口部が形成された第１の基板３１ａと、第１の基板と対向するように配置され、複数の第２の開口部が形成された第２の基板３１ｂと、第１の基板上に配置され、マルチビームの同じ行方向にそれぞれ並ぶ第１のビームグループのビームを個別にブランキング偏向する複数の第１の電極対２４ａ，２６ａと、第１の基板に形成された、複数の第１の電極対用の複数の第１の制御回路４１ａと、第２の基板上に配置され、マルチビームの同じ行方向にそれぞれ並ぶ第２のビームグループのビームを個別にブランキング偏向する複数の第２の電極対２４ｂ，２６ｂと、第２の基板に形成された、複数の第２の電極対用の複数の第２の制御回路４１ｂと、を備えたことを特徴とする。【選択図】図４

Description

本発明は、マルチビーム用のブランキング装置に係り、例えば、マルチビーム描画装置に搭載されるブランキングアパーチャアレイ機構に関する。

半導体デバイスの微細化の進展を担うリソグラフィ技術は半導体製造プロセスのなかでも唯一パターンを生成する極めて重要なプロセスである。近年、ＬＳＩの高集積化に伴い、半導体デバイスに要求される回路線幅は年々微細化されてきている。ここで、電子線（電子ビーム）描画技術は本質的に優れた解像性を有しており、マスクブランクスへ電子線を使ってマスクパターンを描画することが行われている。

例えば、マルチビームを使った描画装置がある。１本の電子ビームで描画する場合に比べて、マルチビームを用いることで一度に多くのビームを照射できるのでスループットを大幅に向上させることができる。かかるマルチビーム方式の描画装置では、例えば、電子銃から放出された電子ビームを複数の穴を持ったマスクに通してマルチビームを形成し、各々、ブランキング制御され、遮蔽されなかった各ビームが光学系で縮小され、マスク像が縮小されて、偏向器で偏向され試料上の所望の位置へと照射される（例えば、特許文献１参照）。

ここで、マルチビーム描画では、各ビームの照射量を個別に制御するため、ビーム数に対応する数の電極対と各電極対の電圧を制御するビーム数に対応する数の制御回路とがマルチビーム通過用の複数の通過孔が形成された基板上に形成される必要がある。これらの電極や回路は、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）技術によって基板上に形成される。マルチビームのビーム数が増加すれば、その分、かかる電極対と制御回路の数も増加する。よって、１つのビーム用の電極対と制御回路とに使用可能な基板上の面積は非常に狭くなってしまう。そのため、電源線やグランド線および信号線等が短絡（ショート）する製造不良が発生しやすいといった問題があった。さらに、そもそも使用可能な領域面積が狭いため、電源線やグランド線自体の断面積を小さくせざるを得ず、回路の駆動能力において、ショット時の印加電位の立ち上がり及び立ち下りを鈍くさせてしまうといった問題があった。

特開２０１４−１１２６３９号公報

そこで、本発明の一態様は、線同士の短絡を防止すると共に、印加電位の立ち上がり及び立ち下りの特性向上を図ることが可能なマルチビーム用のブランキング装置を提供する。

本発明の一態様のマルチビーム用のブランキング装置は、
荷電粒子ビームによるマルチビームの通過位置に合わせた複数の第１の開口部が形成された第１の基板と、
第１の基板と対向するように配置され、マルチビームの通過位置に合わせた複数の第２の開口部が形成された第２の基板と、
マルチビームの同じ行或いは同じ列方向にそれぞれ並ぶ複数のビーム群を少なくとも１行ごと或いは１列ごとに交互に振り分けた第１と第２のビームグループのうち、第１のビームグループの通過位置に対応する、複数の第１の開口部のうちの第１の開口部群について、それぞれ対応する第１の開口部を挟むように第１の基板上に配置され、第１のビームグループのビームを個別にブランキング偏向する複数の第１の電極対と、
第１の基板に形成された、複数の第１の電極対のうち対応する第１の電極対に印加するブランキング偏向電圧を制御する複数の第１の制御回路と、
第１と第２のビームグループのうち、第２のビームグループの通過位置に対応する、複数の第２の開口部のうちの第２の開口部群について、それぞれ対応する第２の開口部を挟むように第２の基板上に配置され、第２のビームグループのビームを個別にブランキング偏向する複数の第２の電極対と、
第２の基板に形成された、複数の第２の電極対のうち対応する第２の電極対に印加するブランキング偏向電圧を制御する複数の第２の制御回路と、
を備え、
第２のビームグループが第１の基板を通過する場合に第２のビームグループに対して個別にブランキング制御を行わず、第１のビームグループが第２の基板を通過する場合に第１のビームグループに対して個別にブランキング制御を行わないことを特徴とする。

また、第１の基板に格子状に形成された、電源線とグランド線との複数の第１のセットと、
第２の基板に格子状に形成された、電源線とグランド線との複数の第２のセットと、
をさらに備えると好適である。

或いは、第１の基板に、行方向と列方向とのうちの一方に沿って配置された複数の電源線と、
第１の基板に、行方向と列方向とのうちの他方に沿って配置された複数のグランド線と、
をさらに備えても好適である。

また、第１の基板に配置され、複数の第１の電極対のそれぞれ対応する第１の電極対に出力される電位をモニタする複数の第１のモニタ回路と、
第２の基板に配置され、複数の第２の電極対のそれぞれ対応する第２の電極対に出力される電位をモニタする複数の第２のモニタ回路と、
をさらに備えると好適である。

また、第２のビームグループの通過位置に対応する、複数の第１の開口部のうちの同じ行或いは同じ列の第１の開口部群毎に、第２のビームグループのうち当該行或いは列の第１の開口部群を通過するビーム群を一括してブランキング偏向する、第１の基板上に配置され複数の第１の共通電極対と、
第１のビームグループの通過位置に対応する、複数の第２の開口部のうちの同じ行或いは同じ列の第２の開口部群毎に、第１のビームグループのうち当該行或いは列の第２の開口部群を通過するビーム群を一括してブランキング偏向する、第２の基板上に配置され複数の第２の共通電極対と、
をさらに備えると好適である。

本発明の一態様によれば、線同士の短絡を防止すると共に、印加電位の立ち上がり及び立ち下りの特性向上を図ることができる。

実施の形態１における描画装置の構成を示す概念図である。 実施の形態１における成形アパーチャアレイ基板の構成を示す概念図である。 実施の形態１におけるブランキング装置の構成を示す断面図である。 実施の形態１における各ブランキングアパーチャアレイ機構のメンブレン領域内の構成の一部を示す上面概念図である。 実施の形態１の比較例におけるブランキングアパーチャアレイ機構のメンブレン領域内の構成の一部を示す上面概念図である。 実施の形態１の個別ブランキング機構の一例を示す図である。 実施の形態１と比較例とにおけるビームの立ち上がりと立ち下がりの状態の一例を示す図である。 実施の形態１における描画動作の一例を説明するための概念図である。 実施の形態１におけるマルチビームの照射領域と描画対象画素との一例を示す図である。 実施の形態１における各ブランキングアパーチャアレイ機構のメンブレン領域内の構成の変形例の一部を示す上面概念図である。 実施の形態２における各ブランキングアパーチャアレイ機構のメンブレン領域内の構成の一部を示す上面概念図である。 実施の形態２における個別ブランキング機構の一例を示す図である。 実施の形態３における各ブランキングアパーチャアレイ機構のメンブレン領域内の構成の一部を示す上面概念図である。

以下、実施の形態では、荷電粒子ビームの一例として、電子ビームを用いた構成について説明する。但し、荷電粒子ビームは、電子ビームに限るものではなく、イオンビーム等の荷電粒子を用いたビームでも構わない。

実施の形態１．
図１は、実施の形態１における描画装置の構成を示す概念図である。図１において、描画装置１００は、描画機構１５０と制御系回路１６０を備えている。描画装置１００は、マルチ荷電粒子ビーム描画装置の一例である。また、描画装置１００は、マルチ荷電粒子ビーム露光装置の一例である。描画機構１５０は、電子鏡筒１０２（マルチ電子ビームカラム）と描画室１０３を備えている。電子鏡筒１０２内には、電子銃２０１、照明レンズ２０２、成形アパーチャアレイ基板２０３、ブランキング装置２０４、縮小レンズ２０５、制限アパーチャ基板２０６、対物レンズ２０７、偏向器２０８、及び偏向器２０９が配置されている。ブランキング装置２０４は、ブランキングアパーチャアレイ機構２１２（第１のブランキングアパーチャアレイ機構）とブランキングアパーチャアレイ機構２１４（第２のブランキングアパーチャアレイ機構）とを有している。描画室１０３内には、ＸＹステージ１０５が配置される。ＸＹステージ１０５上には、描画時には描画対象基板となるレジストが塗布されたマスクブランクス等の試料１０１が配置される。試料１０１には、半導体装置を製造する際の露光用マスク、或いは、半導体装置が製造される半導体基板（シリコンウェハ）等が含まれる。ＸＹステージ１０５上には、さらに、ＸＹステージ１０５の位置測定用のミラー２１０が配置される。

制御系回路１６０は、制御計算機１１０、メモリ１１２、偏向制御回路１３０、デジタル・アナログ変換（ＤＡＣ）アンプユニット１３２，１３４、ステージ位置検出器１３９及び磁気ディスク装置等の記憶装置１４０を有している。制御計算機１１０、メモリ１１２、偏向制御回路１３０、ステージ位置検出器１３９及び記憶装置１４０は、図示しないバスを介して互いに接続されている。偏向制御回路１３０には、ＤＡＣアンプユニット１３２，１３４及びブランキング装置２０４が接続されている。ＤＡＣアンプユニット１３２の出力は、偏向器２０９に接続される。ＤＡＣアンプユニット１３４の出力は、偏向器２０８に接続される。ステージ位置検出器１３９は、レーザ光をＸＹステージ１０５上のミラー２１０に照射し、ミラー２１０からの反射光を受光する。そして、かかる反射光の情報を利用してＸＹステージ１０５の位置を測定する。

制御計算機１１０内には、パターン密度ρ演算部５４、補正照射係数Ｄｐ（ｘ）演算部５６、入射照射量Ｄ（ｘ）演算部５８、照射時間ｔ演算部６２、分散処理部６４、及び描画制御部６６が配置される。パターン密度ρ演算部５４、補正照射係数Ｄｐ（ｘ）演算部５６、入射照射量Ｄ（ｘ）演算部５８、照射時間ｔ演算部６２、分散処理部６４、及び描画制御部６６といった各「〜部」は、処理回路を含み、その処理回路には、電気回路、コンピュータ、プロセッサ、回路基板、量子回路、或いは、半導体装置等が含まれる。また、各「〜部」は、共通する処理回路（同じ処理回路）を用いてもよい。或いは、異なる処理回路（別々の処理回路）を用いても良い。パターン密度ρ演算部５４、補正照射係数Ｄｐ（ｘ）演算部５６、入射照射量Ｄ（ｘ）演算部５８、照射時間ｔ演算部６２、分散処理部６４、及び描画制御部６６内に必要な入力データ或いは演算された結果はその都度メモリ１１２に記憶される。

また、描画装置１００の外部から描画データとして、描画するための複数の図形パターンが定義されるチップのチップデータが入力され、記憶装置１４０に格納される。チップデータには、図形パターン毎に、図形コード、座標、及びサイズ等が定義される。

ここで、図１では、実施の形態１を説明する上で必要な構成を記載している。描画装置１００にとって、通常、必要なその他の構成を備えていても構わない。

図２は、実施の形態１における成形アパーチャアレイ基板の構成を示す概念図である。図２において、成形アパーチャアレイ基板２０３には、縦（ｙ方向）ｐ列×横（ｘ方向）ｑ列（ｐ，ｑ≧２）の穴（開口部）２２が所定の配列ピッチでマトリクス状に形成されている。図２では、例えば、縦横（ｘ，ｙ方向）に５１２×５１２列の穴２２が形成される。各穴２２は、共に同じ寸法形状の矩形で形成される。或いは、同じ直径の円形であっても構わない。これらの複数の穴２２を電子ビーム２００の一部がそれぞれ通過することで、マルチビーム２０が形成されることになる。ここでは、縦横（ｘ，ｙ方向）が共に２列以上の穴２２が配置された例を示したが、これに限るものではない。例えば、縦横（ｘ，ｙ方向）どちらか一方が複数列で他方は１列だけであっても構わない。また、穴２２の配列の仕方は、図２のように、縦横が格子状に配置される場合に限るものではない。例えば、縦方向（ｙ方向）ｋ段目の列と、ｋ＋１段目の列の穴同士が、横方向（ｘ方向）に寸法ａだけずれて配置されてもよい。同様に、縦方向（ｙ方向）ｋ＋１段目の列と、ｋ＋２段目の列の穴同士が、横方向（ｘ方向）に寸法ｂだけずれて配置されてもよい。

図３は、実施の形態１におけるブランキング装置の構成を示す断面図である。
図４は、実施の形態１における各ブランキングアパーチャアレイ機構のメンブレン領域内の構成の一部を示す上面概念図である。なお、図３と図４において、制御電極２４と対向電極２６と制御回路４１とパッド４３の位置関係は一致させて記載していない。実施の形態１におけるブランキング装置２０４は、２段のブランキングアパーチャアレイ機構２１２，２１４の組み合わせにより構成される。なお、図３及び図４の例では、説明の簡略化のため、６×６本のマルチビーム用の２段のブランキングアパーチャアレイ機構２１２，２１４を一例として示している。

上段側のブランキングアパーチャアレイ機構２１２は、図３に示すように、支持台３３３ａ上にシリコン等からなる半導体基板３１ａが配置される。基板３１ａの中央部は、例えば裏面側から薄く削られ、薄い膜厚ｈのメンブレン領域３３０ａ（第１の領域）に加工されている。メンブレン領域３３０ａを取り囲む周囲は、厚い膜厚Ｈの外周領域３３２ａ（第２の領域）となる。メンブレン領域３３０ａの上面と外周領域３３２ａの上面とは、同じ高さ位置、或いは、実質的に高さ位置になるように形成される。基板３１ａは、外周領域３３２ａの裏面で支持台３３３ａ上に保持される。支持台３３３ａの中央部は開口しており、メンブレン領域３３０ａの位置は、支持台３３３ａの開口した領域に位置している。そして、メンブレン領域３３０ａには、図２に示した成形アパーチャアレイ基板２０３の各穴２２に対応する位置にマルチビームのそれぞれのビームの通過用の通過孔２５ａ（開口部）が開口される。言い換えれば、基板３１ａ（第１の基板）のメンブレン領域３３０ａには、電子ビームによるマルチビーム２０の通過位置に合わせた複数の通過孔２５ａ（複数の第１の開口部）がアレイ状に形成される。

下段側のブランキングアパーチャアレイ機構２１４は、図３に示すように、上段側と同様に、支持台３３３ｂ上にシリコン等からなる半導体基板３１ｂが配置される。基板３１ｂ（第２の基板）は、基板３１ａ（第１の基板）と対向するように配置される。基板３１ｂの中央部は、例えば裏面側から薄く削られ、薄い膜厚ｈのメンブレン領域３３０ｂ（第１の領域）に加工されている。メンブレン領域３３０ｂを取り囲む周囲は、厚い膜厚Ｈの外周領域３３２ｂ（第２の領域）となる。メンブレン領域３３０ｂの上面と外周領域３３２ｂの上面とは、同じ高さ位置、或いは、実質的に高さ位置になるように形成される。基板３１ｂは、外周領域３３２ｂの裏面で支持台３３３ｂ上に保持される。支持台３３３ｂの中央部は開口しており、メンブレン領域３３０ｂの位置は、支持台３３３ｂの開口した領域に位置している。そして、メンブレン領域３３０ｂには、図２に示した成形アパーチャアレイ基板２０３の各穴２２に対応する位置にマルチビームのそれぞれのビームの通過用の通過孔２５ｂ（開口部）が開口される。言い換えれば、基板３１ｂ（第２の基板）のメンブレン領域３３０ｂには、電子線を用いたマルチビーム２０の通過位置に合わせた複数の通過孔２５ｂ（複数の第２の開口部）がアレイ状に形成される。

実施の形態１では、マルチビーム２０をマルチビーム２０の同じ行或いは同じ列方向にそれぞれ並ぶ複数のビーム群を少なくとも１行ごと或いは１列ごとに交互に振り分けたビームグループ１，２（第１と第２のビームグループ）を設定する。そして、２段のブランキングアパーチャアレイ機構２１２，２１４の一方が、ビームグループ１，２のうちの一方のブランキング制御を担当する。２段のブランキングアパーチャアレイ機構２１２，２１４の他方が、ビームグループ１，２のうちの他方のブランキング制御を担当する。図４（ａ）と図４（ｂ）の例では、マルチビーム２０をマルチビーム２０の同じ行方向（ｘ方向）にそれぞれ並ぶ複数のビーム群を１行ごとに交互に振り分けた奇数行ビームグループ（ビームグループ１）と偶数行ビームグループ（ビームグループ２）を設定する。そして、図４（ａ）の例では、上段側のブランキングアパーチャアレイ機構２１２が奇数行ビームグループのブランキング制御を担当する場合を示している。図４（ｂ）の例では、下段側のブランキングアパーチャアレイ機構２１４が偶数行ビームグループのブランキング制御を担当する場合を示している。逆に言えば、実施の形態１では、偶数行ビームグループ（ビームグループ２）（第２のビームグループ）が上段側の基板３１ａ（第１の基板）を通過する場合に偶数行ビームグループに対して個別にブランキング制御を行わず、奇数行ビームグループ（ビームグループ１）（第１のビームグループ）が下段側の基板３１ｂ（第２の基板）を通過する場合に奇数行ビームグループに対して個別にブランキング制御を行わない。

そして、図４（ａ）の例に示すように、上段側のブランキングアパーチャアレイ機構２１２では、奇数行ビームグループ（第１のビームグループ）の通過位置に対応する、複数の通過孔２５ａのうちの通過孔２５ａ群について、それぞれ対応する通過孔２５ａを挟むように複数の電極対（第１の電極対）が基板３１ａのメンブレン領域３３０ａ上に配置される。具体的には、メンブレン領域３３０ａ上に、図３及び図４に示すように、奇数行ビームグループに対応する各通過孔２５ａの近傍位置に該当する通過孔２５ａを挟んでブランキング偏向用の制御電極２４ａと対向電極２６ａの組（ブランカー：ブランキング偏向器）がそれぞれ配置される。制御電極２４ａと対向電極２６ａの組は、奇数行ビームグループ（第１のビームグループ）の対応するビームを個別にブランキング偏向する。また、複数の電極対（第１の電極対）のうち対応する電極対に印加するブランキング偏向電圧を制御する複数の制御回路４１ａ（第１の制御回路）が、基板３１ａ（第１の基板）に形成される。具体的には、基板３１ａ内部であってメンブレン領域３３０ａ上の各通過孔２５ａの近傍に、各通過孔２５ａ用の制御電極２４ａに偏向電圧を印加する制御回路４１ａ（ロジック回路）が配置される。各ビーム用の対向電極２６ａは、グランド接続される。

そして、図４（ｂ）の例に示すように、下段側のブランキングアパーチャアレイ機構２１４では、偶数行ビームグループ（第２のビームグループ）の通過位置に対応する、複数の通過孔２５ｂのうちの通過孔２５ｂ群について、それぞれ対応する通過孔２５ｂを挟むように複数の電極対（第２の電極対）が基板３１ｂのメンブレン領域３３０ｂ上に配置される。具体的には、メンブレン領域３３０ｂ上に、図３及び図４に示すように、偶数行ビームグループに対応する各通過孔２５ｂの近傍位置に該当する通過孔２５ｂを挟んでブランキング偏向用の制御電極２４ｂと対向電極２６ｂの組（ブランカー：ブランキング偏向器）がそれぞれ配置される。制御電極２４ｂと対向電極２６ｂの組は、偶数行ビームグループ（第２のビームグループ）の対応するビームを個別にブランキング偏向する。また、複数の電極対（第２の電極対）のうち対応する電極対に印加するブランキング偏向電圧を制御する複数の制御回路４１ｂ（第１の制御回路）が、基板３１ｂ（第１の基板）に形成される。具体的には、基板３１ｂ内部であってメンブレン領域３３０ｂ上の各通過孔２５ｂの近傍に、各通過孔２５ｂ用の制御電極２４ｂに偏向電圧を印加する制御回路４１ｂ（ロジック回路）が配置される。各ビーム用の対向電極２６ｂは、グランド接続される。

また、図４（ａ）に示すように、各制御回路４１ａ，４１ｂは、制御信号用のｎビット（例えば１０ビット）のパラレル配線が接続される。各制御回路４１ａ，４１ｂは、制御信号用のｎビットのパラレル配線の他、クロック信号線、読み込み（ｒｅａｄ）信号、ショット（ｓｈｏｔ）信号および電源用の配線等が接続される。クロック信号線、読み込み（ｒｅａｄ）信号、ショット（ｓｈｏｔ）信号および電源用の配線等はパラレル配線の一部の配線を流用しても構わない。奇数行ビームグループ（第１のビームグループ）のそれぞれのビーム毎に、制御電極２４ａと対向電極２６ａと制御回路４１ａとによる個別ブランキング機構４７ａが構成される。同様に、偶数行ビームグループ（第２のビームグループ）のそれぞれのビーム毎に、制御電極２４ｂと対向電極２６ｂと制御回路４１ｂとによる個別ブランキング機構４７ｂが構成される。

また、図３の例では、制御電極２４ａと対向電極２６ａと制御回路４１ａとが基板３１ａの膜厚が薄いメンブレン領域３３０ａに配置される。同様に、制御電極２４ｂと対向電極２６ｂと制御回路４１ｂとが基板３１ｂの膜厚が薄いメンブレン領域３３０ｂに配置される。但し、これに限るものではない。

また、メンブレン領域３３０ａにアレイ状に形成された複数の制御回路４１ａは、例えば、同じ行或いは同じ列によってグループ化され、グループ内の制御回路４１ａ群は、図４（ａ）に示すように、直列に接続される。そして、グループ毎に配置されたパッド４３ａからの信号がグループ内の制御回路４１ａに伝達される。具体的には、各制御回路４１ａ内に、図示しないシフトレジスタが配置され、例えば、ｐ×ｑ本のマルチビームのうち奇数行ビームグループ（第１のビームグループ）の例えば同じ行のビームの制御回路４１ａ内のシフトレジスタが直列に接続される。そして、例えば、ｐ×ｑ本のマルチビームの奇数行ビームグループ（第１のビームグループ）の同じ行のビームの制御信号がシリーズで送信され、例えば、ｐ回のクロック信号によって各ビームの制御信号が対応する制御回路４１ａに格納される。

同様に、メンブレン領域３３０ｂにアレイ状に形成された複数の制御回路４１ｂは、例えば、同じ行或いは同じ列によってグループ化され、グループ内の制御回路４１ｂ群は、図４（ｂ）に示すように、直列に接続される。そして、グループ毎に配置されたパッド４３ｂからの信号がグループ内の制御回路４１ｂに伝達される。具体的には、各制御回路４１ｂ内に、図示しないシフトレジスタが配置され、例えば、ｐ×ｑ本のマルチビームのうち偶数行ビームグループ（第２のビームグループ）の例えば同じ行のビームの制御回路４１ｂ内のシフトレジスタが直列に接続される。そして、例えば、ｐ×ｑ本のマルチビームの偶数行ビームグループ（第２のビームグループ）の同じ行のビームの制御信号がシリーズで送信され、例えば、ｐ回のクロック信号によって各ビームの制御信号が対応する制御回路４１ｂに格納される。

図５は、実施の形態１の比較例におけるブランキングアパーチャアレイ機構のメンブレン領域内の構成の一部を示す上面概念図である。図５に示す比較例では、１つのブランキングアパーチャアレイ機構４０４によってマルチビーム２０のすべての個別ブランキング制御を担当する場合を示している。比較例における基板のメンブレン領域４３３には、電子線を用いたマルチビーム２０の通過位置に合わせた複数の通過孔４２５がアレイ状に形成される。

そして、メンブレン領域４３３上に、図５に示すように、各通過孔４２５の近傍位置に該当する通過孔４２５を挟んでブランキング偏向用の制御電極４２４と対向電極４２６の組（ブランカー：ブランキング偏向器）がそれぞれ配置される。制御電極４２４と対向電極４２６の組は、マルチビーム２０の対応するビームを個別にブランキング偏向する。また、ブランキングアパーチャアレイ機構４０４の基板内部であってメンブレン領域４３３上の各通過孔４２５の近傍に、各通過孔４２５用の制御電極４２４に偏向電圧を印加する制御回路４４１（ロジック回路）が配置される。各ビーム用の対向電極４２６は、グランド接続される。図５に示す比較例では、１つのブランキングアパーチャアレイ機構４０４によってマルチビーム２０のすべてのビームのために制御電極４２４と対向電極４２６の組と制御回路４４１を同じ基板上に形成する必要がある。よって、１つのビーム用の電極対４２４，４２６と制御回路４４１とに使用可能な基板上の面積は非常に狭くなってしまう。そのため、電源線やグランド線および信号線等の間隔が狭くなり、短絡（ショート）する製造不良が発生しやすいといった問題があった。さらに、そもそも使用可能な領域面積が狭いため、電源線やグランド線自体の断面積を小さくせざるを得ず、回路の駆動能力において、ショット時の印加電位の立ち上がり及び立ち下りを鈍くさせてしまう。

これに対して、実施の形態１では、図４（ａ）及び図４（ｂ）に示すように、上段側のブランキングアパーチャアレイ機構２１２が奇数行ビームグループのブランキング制御を担当し、下段側のブランキングアパーチャアレイ機構２１４が偶数行ビームグループのブランキング制御を担当する。よって、１つのブランキングアパーチャアレイ機構が個別ブランキング制御を担当するビーム数を半分に低減できる。そのため、図４（ａ）に示すように、１つのビーム用の電極対２４ａ，２６ａと制御回路４１ａとに使用可能な基板３１ａ上の面積を広くすることができる。同様に、図４（ｂ）に示すように、１つのビーム用の電極対２４ｂ，２６ｂと制御回路４１ｂとに使用可能な基板３１ａ上の面積を広くすることができる。さらに、電源線Ｖｄｄやグランド線ＧＮＤおよび信号線等（ＤＡＴＡ，ＣＬＫ）の配線間隔を広げることができる。よって、短絡（ショート）する製造不良の発生を抑制或いは低減できる。さらに、電源線やグランド線自体の断面積を広げることができる。例えば、図４（ａ）及び図４（ｂ）の例では、上段側のブランキングアパーチャアレイ機構２１２の基板３１ａに、電源線とグランド線との複数のセット（第１のセット）を格子状に形成する場合を示している。これにより、配線の断面積を大きくできる。同様に、下段側のブランキングアパーチャアレイ機構２１４の基板３１ｂに、電源線とグランド線との複数のセット（第２のセット）を格子状に形成する場合を示している。これにより、配線の断面積を大きくできる。

図６は、実施の形態１の個別ブランキング機構の一例を示す図である。図６において、制御回路４１ａ内には、アンプ４６ａ（スイッチング回路の一例）が配置される。同様に、制御回路４１ｂ内には、アンプ４６ｂ（スイッチング回路の一例）が配置される。図６の例では、アンプ４６ａ，４６ｂの一例として、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ＭＯＳ）インバータ回路が配置される。そして、ＣＭＯＳインバータ回路は正の電位（Ｖｄｄ：ブランキング電位：第１の電位）（例えば、５Ｖ）（第１の電位）とグランド電位（ＧＮＤ：第２の電位）に接続される。制御回路４１ａ内では、ＣＭＯＳインバータ回路の出力線（ＯＵＴ）は制御電極２４ａに接続される。一方、対向電極２６ａは、グランド電位が印加される。そして、ブランキング電位とグランド電位とが切り替え可能に印加される複数の制御電極２４ａが、基板３１ａ上であって、複数の通過孔２５ａのそれぞれ対応する通過孔２５ａを挟んで複数の対向電極２６ａのそれぞれ対応する対向電極２６ａと対向する位置に配置される。制御回路４１ｂ内では、ＣＭＯＳインバータ回路の出力線（ＯＵＴ）は制御電極２４ｂに接続される。一方、対向電極２６ｂは、グランド電位が印加される。そして、ブランキング電位とグランド電位とが切り替え可能に印加される複数の制御電極２４ｂが、基板３１ｂ上であって、複数の通過孔２５ｂのそれぞれ対応する通過孔２５ｂを挟んで複数の対向電極２６ｂのそれぞれ対応する対向電極２６ｂと対向する位置に配置される。

ＣＭＯＳインバータ回路の入力（ＩＮ）には、閾値電圧よりも低くなるＬ（ｌｏｗ）電位（例えばグランド電位）と、閾値電圧以上となるＨ（ｈｉｇｈ）電位（例えば、１．５Ｖ）とのいずれかが制御信号として印加される。実施の形態１では、ＣＭＯＳインバータ回路の入力（ＩＮ）にＬ電位が印加される状態では、ＣＭＯＳインバータ回路の出力（ＯＵＴ）は正電位（Ｖｄｄ）となり、対向電極２６ａ，２６ｂのグランド電位との電位差による電界により対応ビーム２０を偏向し、制限アパーチャ基板２０６で遮蔽することでビームＯＦＦになるように制御する。一方、ＣＭＯＳインバータ回路の入力（ＩＮ）にＨ電位が印加される状態（アクティブ状態）では、ＣＭＯＳインバータ回路の出力（ＯＵＴ）はグランド電位となり、対向電極２６ａ，２６ｂのグランド電位との電位差が無くなり対応ビーム２０を偏向しないので制限アパーチャ基板２０６を通過することでビームＯＮになるように制御する。

制御電極２４ａと対向電極２６ａの組は、それぞれ対応するスイッチング回路となるＣＭＯＳインバータ回路によって切り替えられる電位によってマルチビームの対応ビームをそれぞれ個別にブランキング偏向する。制御電極２４ｂと対向電極２６ｂの組は、それぞれ対応するスイッチング回路となるＣＭＯＳインバータ回路によって切り替えられる電位によってマルチビームの対応ビームをそれぞれ個別にブランキング偏向する。このように、２段構成のブランキングアパーチャアレイ機構に搭載される複数のブランカーが、成形アパーチャアレイ基板２０３の複数の穴２２（開口部）を通過したマルチビームのうち、それぞれ対応するビームのブランキング偏向を行う。

図７は、実施の形態１と比較例とにおけるビームの立ち上がりと立ち下がりの状態の一例を示す図である。図７（ａ）に示すように、比較例では、ＧＮＤ線が細く、電位が安定しない。また、ＣＭＯＳインバータがスイッチングして出力を切り替えてもＶｄｄ線が細いため反応が遅くなる。そのため、図７（ａ）に示すように、比較例では、ビームＯＦＦからビームＯＮへのビームの立ち上がりとビームＯＮからビームＯＦＦへの立ち下がりの感度が鈍くなってしまう。これに対して、実施の形態１では、ＧＮＤ線を太くでき、電位を安定させることができる。また、ＣＭＯＳインバータがスイッチングして出力を切り替えた際、Ｖｄｄ線を太くできるので反応が速い。そのため、図７（ｂ）に示すように、実施の形態１では、ビームＯＦＦからビームＯＮへのビームの立ち上がりとビームＯＮからビームＯＦＦへの立ち下がりの感度を向上させることができる。

図８は、実施の形態１における描画動作の一例を説明するための概念図である。図８に示すように、試料１０１の描画領域３０には、チップ１０に定義される複数の図形パターンが描画される。そのため、まず、チップ１０のチップ領域は、例えば、ｙ方向に向かって所定の幅で短冊状の複数のストライプ領域３２に仮想分割される。まず、ＸＹステージ１０５を移動させて、第１番目のストライプ領域３２の左端、或いはさらに左側の位置に一回のマルチビーム２０のショットで照射可能な照射領域３４が位置するように調整し、描画が開始される。照射領域３４のｘ方向サイズは、ｘ方向のビーム数×ｘ方向のビーム間ピッチで定義できる。照射領域３４のｙ方向サイズは、ｙ方向のビーム数×ｙ方向のビーム間ピッチで定義できる。第１番目のストライプ領域３２を描画する際には、ＸＹステージ１０５を例えば−ｘ方向に移動させることにより、相対的にｘ方向へと描画を進めていく。ＸＹステージ１０５は例えば等速で連続移動させる。第１番目のストライプ領域３２の描画終了後、ステージ位置を−ｙ方向に移動させて、第２番目のストライプ領域３２の右端、或いはさらに右側の位置に照射領域３４が相対的にｙ方向に位置するように調整し、今度は、ＸＹステージ１０５を例えばｘ方向に移動させることにより、−ｘ方向に向かって同様に描画を行う。第３番目のストライプ領域３２では、ｘ方向に向かって描画し、第４番目のストライプ領域３２では、−ｘ方向に向かって描画するといったように、交互に向きを変えながら描画することで描画時間を短縮できる。但し、かかる交互に向きを変えながら描画する場合に限らず、各ストライプ領域３２を描画する際、同じ方向に向かって描画を進めるようにしても構わない。１回のショットでは、成形アパーチャアレイ基板２０３の各穴２２を通過することによって形成されたマルチビームによって、最大で各穴２２と同数の複数のショットパターンが一度に形成される。

図９は、実施の形態１におけるマルチビームの照射領域と描画対象画素との一例を示す図である。図９において、ストライプ領域３２は、例えば、マルチビームのビームサイズでメッシュ状の複数のメッシュ領域に分割される。例えば、１０ｎｍ程度のサイズにすると好適である。かかる各メッシュ領域が、描画対象画素３６（単位照射領域、照射位置、或いは描画位置）となる。描画対象画素３６のサイズは、ビームサイズに限定されるものではなく、ビームサイズとは関係なく任意の大きさで構成されるものでも構わない。例えば、ビームサイズの１／ｎ（ｎは１以上の整数）のサイズで構成されても構わない。メッシュ領域（画素）は、マルチビームの１つのビームあたりの照射単位領域となる。図９の例では、試料１０１の描画領域が、例えばｙ方向に、１回のマルチビーム２０の照射で照射可能な照射領域３４（描画フィールド）のサイズと実質同じ幅サイズで複数のストライプ領域３２に分割された場合を示している。なお、ストライプ領域３２の幅は、これに限るものではない。照射領域３４のｎ倍（ｎは１以上の整数）のサイズであると好適である。図９の例では、例えば５１２×５１２列のマルチビームの図示を８×８列のマルチビームに省略して示している。そして、照射領域３４内に、１回のマルチビーム２０のショットで照射可能な複数の画素２８（ビームの描画位置）が示されている。言い換えれば、隣り合う画素２８間のピッチがマルチビームの各ビーム間のピッチとなる。図９の例では、隣り合う４つの画素２８で囲まれると共に、４つの画素２８のうちの１つの画素２８を含む正方形の領域で１つのサブ照射領域２９を構成する。図９の例では、各サブ照射領域２９は、４×４画素で構成される場合を示している。

そして、図８に示したように、照射領域３４を画素３６単位でずらしながらビームショットを繰り返すことで、マルチビーム２０により描画処理を進めていく。具体的な描画処理の内容を以下に説明する。

パターン密度ρ演算工程として、パターン密度ρ演算部５４は、記憶装置１４０から描画データを読み出し、描画データとして定義されるチップのチップ領域を分割した画素３６毎に、当該画素３６内のパターン面積密度ρを演算する。そして、画素３６をマップの要素として、マップ値にパターン面積密度ρを定義したパターン密度マップを作成する。

そして、補正照射係数Ｄｐ（ｘ）演算工程として、補正照射係数Ｄｐ（ｘ）演算部５６は、近接効果等の影響を補正するための補正照射係数Ｄｐを演算する。補正照射係数Ｄｐについては、チップ領域を所定のサイズでメッシュ状に複数の近接メッシュ領域（近接効果補正計算用メッシュ領域）に仮想分割する。近接メッシュ領域のサイズは、近接効果の影響範囲の１／１０程度、例えば、１μｍ程度に設定すると好適である。そして、記憶装置１４０から描画データを読み出し、近接メッシュ領域毎に、当該近接メッシュ領域内に配置されるパターンのパターン面積密度ρ’を演算する。

次に、近接メッシュ領域毎に、近接効果を補正するための近接効果補正照射係数Ｄｐを演算する。ここで、近接効果補正照射係数Ｄｐを演算するメッシュ領域のサイズは、パターン面積密度ρを演算するメッシュ領域のサイズと同じである必要は無い。また、近接効果補正照射係数Ｄｐの補正モデル及びその計算手法は従来のシングルビーム描画方式で使用されている手法と同様で構わない。

そして、入射照射量Ｄ（ｘ）演算工程として、入射照射量Ｄ（ｘ）演算部５８は、画素３６毎に、当該画素３６に照射するための入射照射量Ｄ（ｘ）を演算する。入射照射量Ｄ（ｘ）は、例えば、予め設定された基準照射量Ｄｂａｓｅに近接効果補正照射係数Ｄｐとパターン面積密度ρとを乗じた値として演算すればよい。このように、照射量Ｄは、画素３６毎に算出されたパターンの面積密度に比例して求めると好適である。

そして、照射時間データ生成工程として、照射時間ｔ演算部６２は、画素３６毎に、当該画素３６に演算された入射照射量Ｄ（ｘ）を入射させるための電子ビームの照射時間ｔを演算する。照射時間ｔは、入射照射量Ｄ（ｘ）を電流密度Ｊで割ることで演算できる。そして、画素３６毎に得られた照射時間ｔを定義する照射時間ｔマップを作成する。

データ分散処理工程として、分散処理部６４は、画素３６毎に定義された照射時間データを、ショット順に並び変える。さらに、ビームグループ毎に分散するように並び変える。これらの並び替えが完了した照射時間データは、描画制御部６６による制御のもと、偏向制御回路１３０に転送される。

偏向制御回路１３０は、ショット毎に、ビームグループ１の照射時間データを上段側のブランキングアパーチャアレイ機構２１２に出力する。同時に、ビームグループ２の照射時間データを下段側のブランキングアパーチャアレイ機構２１４に出力する。実施の形態１では、１ショット分の照射時間データを２つに分けて並列に出力できるので、データ転送時間を大幅に短縮できる。言い換えれば、単純にデータ転送を高速化できる。その結果、データ転送待ちによるショットの遅れを防止できる。次に、描画装置１００における描画機構１５０の動作について具体的に説明する。

電子銃２０１（放出源）から放出された電子ビーム２００は、照明レンズ２０２によりほぼ垂直に成形アパーチャアレイ基板２０３全体を照明する。成形アパーチャアレイ基板２０３には、矩形の複数の穴（開口部）が形成され、電子ビーム２００は、すべての複数の穴が含まれる領域を照明する。複数の穴の位置に照射された電子ビーム２００の各一部が、かかる成形アパーチャアレイ基板２０３の複数の穴をそれぞれ通過することによって、例えば矩形形状の複数の電子ビーム（マルチビーム）２０ａ〜ｅが形成される。かかるマルチビーム２０ａ〜ｅのビームグループ１は、ブランキング装置２０４の上段側のブランキングアパーチャアレイ機構２１２のそれぞれ対応するブランカー（第１の偏向器：個別ブランキング機構）内を通過する。かかるブランカーは、それぞれ、個別に通過する電子ビーム２０を偏向する（ブランキング偏向を行う）。マルチビーム２０ａ〜ｅのビームグループ２は、ブランキングアパーチャアレイ機構２１２の通過孔２５ａをそのまま通過し、ブランキング装置２０４の下段側のブランキングアパーチャアレイ機構２１４のそれぞれ対応するブランカー（第１の偏向器：個別ブランキング機構）内を通過する。かかるブランカーは、それぞれ、個別に通過する電子ビーム２０を偏向する（ブランキング偏向を行う）。また、ビームグループ１は、ブランキングアパーチャアレイ機構２１４の通過孔２５ｂをそのまま通過する。

ブランキング装置２０４を通過したマルチビーム２０ａ〜ｅは、縮小レンズ２０５によって、縮小され、制限アパーチャ基板２０６に形成された中心の穴に向かって進む。そして、制限アパーチャ基板２０６上でマルチビーム２０はクロスオーバーを形成する。ここで、ブランキング装置２０４のブランカーによってビームＯＦＦになるように偏向された電子ビーム２０ａは、制限アパーチャ基板２０６の中心の穴から位置がはずれ、制限アパーチャ基板２０６によって遮蔽される。一方、ブランキング装置２０４のブランカーによって偏向されなかった電子ビーム２０ｂ〜ｅは、図１に示すように制限アパーチャ基板２０６の中心の穴を通過する。かかる個別ブランキング機構４７ａ，４７ｂのＯＮ／ＯＦＦによって、ブランキング制御が行われ、ビームのＯＮ／ＯＦＦが制御される。このように、制限アパーチャ基板２０６は、個別ブランキング機構４７ａ，４７ｂによってビームＯＦＦの状態になるように偏向された各ビームを遮蔽する。そして、ビーム毎に、ビームＯＮになってからビームＯＦＦになるまでに形成された、制限アパーチャ基板２０６を通過したビームにより、１回分のショットのビームが形成される。

図１０は、実施の形態１における各ブランキングアパーチャアレイ機構のメンブレン領域内の構成の変形例の一部を示す上面概念図である。図１０（ａ）の例では、複数の電源線Ｖｄｄが、基板３１ａ（第１の基板）に、行方向と列方向とのうちの一方に沿って配置され、複数のグランド線ＧＮＤが、基板３１ａ（第１の基板）に、行方向と列方向とのうちの他方に沿って配置される場合を示している。具体的には、複数の電源線Ｖｄｄが、基板３１ａに、行方向に沿って配置され、複数のグランド線ＧＮＤが、基板３１ａに、列方向に沿って配置される場合を示している。同様に、図１０（ｂ）の例では、複数の電源線Ｖｄｄが、基板３１ｂ（第２の基板）に、行方向と列方向とのうちの一方に沿って配置され、複数のグランド線ＧＮＤが、基板３１ｂ（第２の基板）に、行方向と列方向とのうちの他方に沿って配置される場合を示している。具体的には、複数の電源線Ｖｄｄが、基板３１ｂに、行方向に沿って配置され、複数のグランド線ＧＮＤが、基板３１ｂに、列方向に沿って配置される場合を示している。その他の内容は、図４（ａ）及び図４（ｂ）と同様である。このように、電源線Ｖｄｄとグランド線ＧＮＤがセットになって格子状に配置されなくとも構わない。１本あたりの電線の太さを太くすることで断面積を大きくしてもよい。

以上のように、実施の形態１によれば、ブランキング装置２０４の線同士の短絡を防止すると共に、制御電極２４ａ，２４ｂへの印加電位の立ち上がり及び立ち下りの特性向上を図ることができる。

実施の形態２．
実施の形態１では、２段のブランキングアパーチャアレイ機構を設けることで生じた配線形成領域を制御回路４１ａ，４１ｂ、電源線Ｖｄｄ、及びグランド線ＧＮＤ等の拡大のために使用する場合について説明した。実施の形態２では、さらに別の構成を取り入れる。描画装置１００の構成は図１と同様である。また、以下、特に説明する点以外の内容は実施の形態１と同様である。

図１１は、実施の形態２における各ブランキングアパーチャアレイ機構のメンブレン領域内の構成の一部を示す上面概念図である。図１１（ａ）の例では、上段側のブランキングアパーチャアレイ機構２１２の基板３１ａに、複数の出力モニタ回路４８ａ（第１のモニタ回路）が配置される。言い換えれば、ビームグループ１の各ビーム用の個別ブランキング機構４７ａに、出力モニタ回路４８ａを追加配置する。そして、複数の出力モニタ回路４８ａは、制御電極２４ａと対向電極２６ｂとによる複数の電極対（第１の電極対）のそれぞれ対応する電極対に出力される電位をモニタする。同様に、図１１（ｂ）の例では、下段側のブランキングアパーチャアレイ機構２１４の基板３１ｂに、複数の出力モニタ回路４８ｂ（第２のモニタ回路）が配置される。言い換えれば、ビームグループ２の各ビーム用の個別ブランキング機構４７ｂに、出力モニタ回路４８ｂを追加配置する。そして、複数の出力モニタ回路４８ｂは、制御電極２４ｂと対向電極２６ｂとによる複数の電極対（第２の電極対）のそれぞれ対応する電極対に出力される電位をモニタする。

図１２は、実施の形態２における個別ブランキング機構の一例を示す図である。図１２では、上段側のブランキングアパーチャアレイ機構２１２の個別ブランキング機構４７ａを示している。下段側のブランキングアパーチャアレイ機構２１４の個別ブランキング機構４７ｂについても同様の構成となる。出力モニタ回路４８ａは、対応するＣＭＯＳインバータ回路の出力に接続される。その他の構成は図６に示した構成と同様である。出力モニタ回路４８ａは、ＣＭＯＳインバータ回路から出力される電位をモニタする。モニタされた電位は、偏向制御回路１３０を介して制御計算機１１０に出力される。制御計算機１１０では、図示しないモニタ装置で対応するビームに印加されているはずの電位を表示（出力）すればよい。

実施の形態２によれば、ビーム欠陥が発生した場合に、欠陥の原因がＬＳＩ側（ＣＭＯＳインバータ回路側）の回路故障なのか、ＭＥＭＳプロセスによる電極不良なのかを判定できる。

実施の形態３．
上述した各実施の形態では、各ブランキングアパーチャアレイ機構において担当しないビームグループのビームについては単純に素通りさせていた。実施の形態３では、個別ブランキング制御は行わないものの、その他の制御を可能にする構成を説明する。描画装置１００の構成は図１と同様である。また、以下、特に説明する点以外の内容は実施の形態１或いは実施の形態２と同様である。

図１３は、実施の形態３における各ブランキングアパーチャアレイ機構のメンブレン領域内の構成の一部を示す上面概念図である。図１３（ａ）の例では、上段側のブランキングアパーチャアレイ機構２１２の基板３１ａに、ビームグループ２の通過位置に対応する、同じ行或いは同じ列の通過孔２５ａ（第１の開口部）群毎に、ビームグループ２のうち当該行或いは列の通過孔２５ａ群を通過するビーム群を一括してブランキング偏向する、複数の共通電極対（第１の共通電極対）を配置する。図１３（ａ）の例では、ビームグループ２の同じ行のビームを一括してブランキング偏向する複数の共通電極対を配置する。共通電極対として、共通制御電極５２４ａと共通対向電極５２６ａの組をビームグループ２の通過位置に対応する、同じ行の通過孔２５ａ群毎に配置する。そして、各共通制御電極５２４ａに偏向電圧を印加する制御回路５４１ａを例えばメンブレン領域３３０ａの枠外に配置する。同様に、図１３（ｂ）の例では、下段側のブランキングアパーチャアレイ機構２１４の基板３１ｂに、ビームグループ１の通過位置に対応する、同じ行或いは同じ列の通過孔２５ｂ（第２の開口部）群毎に、ビームグループ１のうち当該行或いは列の通過孔２５ｂ群を通過するビーム群を一括してブランキング偏向する、複数の共通電極対（第２の共通電極対）を配置する。図１３（ｂ）の例では、ビームグループ１の同じ行のビームを一括してブランキング偏向する複数の共通電極対を配置する。共通電極対として、共通制御電極５２４ｂと共通対向電極５２６ｂの組をビームグループ１の通過位置に対応する、同じ行の通過孔２５ｂ群毎に配置する。そして、各共通制御電極５２４ｂに偏向電圧を印加する制御回路５４１ｂを例えばメンブレン領域３３０ｂの枠外に配置する。制御回路５４１ａ，５４１ｂは、対応する行毎に１つあればよいので、メンブレン領域３３０ａ，３３０ｂ内に配置する必要がない。よって、共通電極対の配置以外で、個別の制御回路４１ａ，４１ｂや、電源線およびグランド線等の配置可能領域を狭めることがないように配置することができる。その他の構成は、図１０（ａ）及び図１０（ｂ）と同様である。

そして、各ビームグループのいずれかのビームが欠陥ビームになった場合、かかる欠陥ビームを含む同じ行のビーム群を対応する共通電極対で一括して偏向し、ビームＯＦＦにできる。よって、描画処理は、欠陥ビームを含まない健全ビームで描画を行うことができる。

以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。

また、上述した例では、各制御回路４１ａ，４１ｂの制御用に１０ビットの制御信号が入力される場合を示したが、ビット数は、適宜設定すればよい。例えば、１ビット或いはそれ以上の制御信号を用いてもよい。

また、装置構成や制御手法等、本発明の説明に直接必要しない部分等については記載を省略したが、必要とされる装置構成や制御手法を適宜選択して用いることができる。例えば、描画装置１００を制御する制御部構成については、記載を省略したが、必要とされる制御部構成を適宜選択して用いることは言うまでもない。

その他、本発明の要素を具備し、当業者が適宜設計変更しうる全てのマルチ荷電粒子ビーム描画装置およびマルチビーム用のブランキング装置は、本発明の範囲に包含される。

１０ チップ
２０ マルチビーム
２２ 穴
２４，４２４ 制御電極
２５，４２５ 通過孔
２６，４２６ 対向電極
２８ 画素
２９ サブ照射領域
３０ 描画領域
３２ ストライプ領域
３１ 基板
３４ 照射領域
３６ 画素
４１，４４１ 制御回路
４６ アンプ
４７ 個別ブランキング機構
４８ 出力モニタ回路
５４ ρ演算部
５６ Ｄｐ（ｘ）演算部
５８ Ｄ（ｘ）演算部
６２ ｔ演算部
６４ 分散処理部
６６ 描画制御部
１００ 描画装置
１０１ 試料
１０２ 電子鏡筒
１０３ 描画室
１０５ ＸＹステージ
１１０ 制御計算機
１１２ メモリ
１３０ 偏向制御回路
１３２，１３４ ＤＡＣアンプユニット
１３９ ステージ位置検出器
１４０ 記憶装置
１５０ 描画機構
１６０ 制御系回路
２００ 電子ビーム
２０１ 電子銃
２０２ 照明レンズ
２０３ 成形アパーチャアレイ基板
２０４ ブランキング装置
２０５ 縮小レンズ
２０６ 制限アパーチャ基板
２０７ 対物レンズ
２０８，２０９ 偏向器
２１０ ミラー
２１２，２１４，４０４ ブランキングアパーチャアレイ機構
３３０，４３３ メンブレン領域
３３２ 外周領域
３３３ 支持台
５２４ 共通制御電極
５２６ 共通対向電極
５４１ 制御回路

Claims (5)

1. 荷電粒子ビームによるマルチビームの通過位置に合わせた複数の第１の開口部が形成された第１の基板と、
   前記第１の基板と対向するように配置され、前記マルチビームの通過位置に合わせた複数の第２の開口部が形成された第２の基板と、
   前記マルチビームの同じ行或いは同じ列方向にそれぞれ並ぶ複数のビーム群を少なくとも１行ごと或いは１列ごとに交互に振り分けた第１と第２のビームグループのうち、前記第１のビームグループの通過位置に対応する、前記複数の第１の開口部のうちの第１の開口部群について、それぞれ対応する第１の開口部を挟むように前記第１の基板上に配置され、前記第１のビームグループのビームを個別にブランキング偏向する複数の第１の電極対と、
   前記第１の基板に形成された、前記複数の第１の電極対のうち対応する第１の電極対に印加するブランキング偏向電圧を制御する複数の第１の制御回路と、
   前記第１と第２のビームグループのうち、前記第２のビームグループの通過位置に対応する、前記複数の第２の開口部のうちの第２の開口部群について、それぞれ対応する第２の開口部を挟むように前記第２の基板上に配置され、前記第２のビームグループのビームを個別にブランキング偏向する複数の第２の電極対と、
   前記第２の基板に形成された、前記複数の第２の電極対のうち対応する第２の電極対に印加するブランキング偏向電圧を制御する複数の第２の制御回路と、
   を備え、
   前記第２のビームグループが前記第１の基板を通過する場合に前記第２のビームグループに対して個別にブランキング制御を行わず、前記第１のビームグループが前記第２の基板を通過する場合に前記第１のビームグループに対して個別にブランキング制御を行わないことを特徴とするマルチビーム用のブランキング装置。
2. 前記第１の基板に格子状に形成された、電源線とグランド線との複数の第１のセットと、
   前記第２の基板に格子状に形成された、電源線とグランド線との複数の第２のセットと、
   をさらに備えたことを特徴とする請求項１記載のマルチビーム用のブランキング装置。
3. 前記第１の基板に、行方向と列方向とのうちの一方に沿って配置された複数の電源線と、
   前記第１の基板に、行方向と列方向とのうちの他方に沿って配置された複数のグランド線と、
   をさらに備えたことを特徴とする請求項１記載のマルチビーム用のブランキング装置。
4. 前記第１の基板に配置され、前記複数の第１の電極対のそれぞれ対応する第１の電極対に出力される電位をモニタする複数の第１のモニタ回路と、
   前記第２の基板に配置され、前記複数の第２の電極対のそれぞれ対応する第２の電極対に出力される電位をモニタする複数の第２のモニタ回路と、
   をさらに備えたことを特徴とする請求項１〜３いずれか記載のマルチビーム用のブランキング装置。
5. 前記第２のビームグループの通過位置に対応する、前記複数の第１の開口部のうちの同じ行或いは同じ列の第１の開口部群毎に、前記第２のビームグループのうち当該行或いは列の第１の開口部群を通過するビーム群を一括してブランキング偏向する、前記第１の基板上に配置され複数の第１の共通電極対と、
   前記第１のビームグループの通過位置に対応する、前記複数の第２の開口部のうちの同じ行或いは同じ列の第２の開口部群毎に、前記第１のビームグループのうち当該行或いは列の第２の開口部群を通過するビーム群を一括してブランキング偏向する、前記第２の基板上に配置され複数の第２の共通電極対と、
   をさらに備えたことを特徴とする請求項１〜４いずれか記載のマルチビーム用のブランキング装置。

Images