TWI578364B - Inspection method of masking device with multiple charged particle beam - Google Patents

Inspection method of masking device with multiple charged particle beam Download PDF

Info

Publication number
TWI578364B
TWI578364B TW104125613A TW104125613A TWI578364B TW I578364 B TWI578364 B TW I578364B TW 104125613 A TW104125613 A TW 104125613A TW 104125613 A TW104125613 A TW 104125613A TW I578364 B TWI578364 B TW I578364B
Authority
TW
Taiwan
Prior art keywords
potential
individual
electrode
mechanisms
current
Prior art date
Application number
TW104125613A
Other languages
English (en)
Other versions
TW201621958A (zh
Inventor
Hiroshi Yamashita
Original Assignee
Nuflare Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuflare Technology Inc filed Critical Nuflare Technology Inc
Publication of TW201621958A publication Critical patent/TW201621958A/zh
Application granted granted Critical
Publication of TWI578364B publication Critical patent/TWI578364B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52—Testing for short-circuits, leakage current or ground faults
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/04—Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement or ion-optical arrangement
    • H01J37/045—Beam blanking or chopping, i.e. arrangements for momentarily interrupting exposure to the discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
    • H01J37/3177—Multi-beam, e.g. fly's eye, comb probe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/04—Means for controlling the discharge
    • H01J2237/043—Beam blanking
    • H01J2237/0435—Multi-aperture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/245—Detection characterised by the variable being measured
    • H01J2237/24507—Intensity, dose or other characteristics of particle beams or electromagnetic radiation
    • H01J2237/24514—Beam diagnostics including control of the parameter or property diagnosed

Landscapes

  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electron Beam Exposure (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)

Description

多重帶電粒子束的遮沒裝置之檢查方法
本發明係多重帶電粒子束的遮沒裝置之檢查方法，例如有關預定要裝載於多重射束描繪裝置的遮沒裝置之檢査方法。
肩負半導體裝置微細化發展的微影(lithography)技術，在半導體製程當中是唯一生成圖樣的極重要製程。近年來隨著LSI的高度積體化，半導體裝置所要求之電路線寬正逐年微細化。當中，電子線(電子束)描繪技術在本質上具有優良的解析性，對光罩用底板(blanks)等使用電子線來描繪係行之已久。
舉例來說，有使用多重射束的描繪裝置。相較於以一道電子束描繪的情形下，藉由使用多重射束，能夠一次照射較多的射束，故能使產能大幅提升。這樣的多重射束方式之描繪裝置中，例如會使從電子槍放出的電子束通過具有複數個孔之光罩而形成多重射束，然後各自受到遮沒控制，未被遮蔽的各射束則被光學系統縮小，並藉由偏向器被偏向而照射至試料上的所需位置。
此處，多重射束描繪中，是藉由照射時間來個別地控制各個射束的照射量。為了高精度地控制該各射束的照射量，進行射束的ON/OFF之遮沒控制必須以高速進行。多重射束方式之描繪裝置中，在配置著多重射束的各遮沒器之遮沒板，係裝載各射束用的遮沒控制電路。
此處，多重射束的各遮沒器，是由相向的2個電極所構成，對於一方的控制用電極施加遮沒控制用之電壓，另一方的相向電極則連接至接地(ground)。遮沒控制，是相對於接地連接之相向電極而言，對控制用電極施加正電位，藉此將射束朝控制用電極側偏向，並且不讓它通過設置於其下方之遮沒孔徑構件的限制開口，以形成射束OFF狀態。例如，當藉由n×n個射束來構成多重射束的情形下，n×n個電極的組合及其控制電路會以陣列配置於遮沒裝置。例如，據報告指出，在512×512個電極的組合及其控制電路以陣列配置之遮沒裝置中，電極的組合及其控制電路之構成的不良率存在0.04%左右。以其中一種不良來說，有因某些異常而導致電極間短路(short)之情形。在此情形下，會有無法控制射束的ON/OFF控制，而不能完成遮沒控制功能之問題。此外，以另一種不良來說，有因某些異常而導致控制電路與控制電極間斷線(開路)等，造成電極成為浮遊狀態之情形。在此情形下，會有無法控制射束的ON/OFF控制，而不能完成遮沒控制功能之問題。這類電極的組合及其控制電路之構成的不良，以往如果不實際將遮沒裝置裝載至描繪裝置，並試著照射多重射 束的各射束，則難以確認射束的控制狀態。即使將遮沒裝置裝載至描繪裝置來檢查的情形下，因射束道數為龐大的數量，因此檢查需花費時間。又，裝載至描繪裝置後若發現遮沒裝置不可使用的情形下，還會肇生更換作業等麻煩。
以往，以其他不良來說，有被鎖定為射束ON而變得不能控制之問題。也有人研擬下述之手法，即，在因這類不良導致含有不良射束之射束群照射至試料之前，令可動式的遮蔽構件移動至該射束群的正下方以便強制地遮蔽(例如，參照日本專利公開公報2013-128031號)。
然而，以往，在將遮沒裝置裝載至描繪裝置前之階段即檢查是否為肇生射束不良之機構的有效手法，一直沒有定案。
本發明之實施形態，係提供一種在將遮沒裝置裝載至描繪裝置前之階段即可檢查遮沒裝置之檢査方法。
本發明一態樣之多重帶電粒子束的遮沒裝置之檢查方法，係檢查遮沒裝置的不良個別遮沒機構之遮沒裝置之檢査方法，其特徵為，利用裝載有：複數個個別遮沒機構，以陣列配置，進行多重帶電粒子束的相對應射束之遮沒控制，各自具備：第1電位施加部，可選擇性地施加第1或第2電 位；第1電阻，被施加第1電位；第1電極，從第1電位施加部被選擇性地施加第1或第2電位，且連接至第1電阻；第2電阻，被施加第2電位；第2電極，連接至第2電阻，且透過配線被選擇性地施加第1或第2電位；第3電阻，電性連接在第1電位施加部與第1電極之間，或在其配線中串聯地連接；及至少1個第2電位施加部，可對複數個個別遮沒機構的第2電極選擇性地施加第1及第2電位；之遮沒裝置，在針對各個別遮沒機構從第1電位施加部對第1電極施加第1電位，從至少1個第2電位施加部當中和各個別遮沒機構相對應之第2電位施加部對第2電極施加第2電位之狀態下，測定從供給第1電位與第2電位的電位差之電壓給各個別遮沒機構之電源流出的第1電流值， 當測定出的第1電流值為有限值，且小於等於事先設定好的第1閾值的情形下，判定複數個個別遮沒機構當中存在發生了短路之個別遮沒機構。
20‧‧‧電子束
20a~20e‧‧‧多重射束
21‧‧‧遮沒機構
22‧‧‧孔
24‧‧‧控制電極
25‧‧‧通過孔
26‧‧‧相向電極
30‧‧‧薄膜區域
31‧‧‧基板
32‧‧‧外周區域
33‧‧‧支撐台
41、43‧‧‧控制電路
45‧‧‧開關
46‧‧‧直流電源
47‧‧‧遮沒機構
48‧‧‧電流計
60‧‧‧下拉電阻
66‧‧‧提升電阻
68、70‧‧‧CMOS反向器電路
69‧‧‧保護電阻
100‧‧‧描繪裝置
101‧‧‧試料
102‧‧‧電子鏡筒
103‧‧‧描繪室
105‧‧‧XY平台
106‧‧‧法拉第杯
110‧‧‧控制計算機
112‧‧‧記憶體
130‧‧‧偏向控制電路
139‧‧‧平台位置檢測器
140、142‧‧‧記憶裝置
150‧‧‧描繪部
160‧‧‧控制部
200‧‧‧電子束
201‧‧‧電子槍
202‧‧‧照明透鏡
203‧‧‧孔徑構件
204‧‧‧遮沒板
205‧‧‧縮小透鏡
206‧‧‧制限孔徑構件
207‧‧‧對物透鏡
208‧‧‧偏向器
210‧‧‧鏡
圖1為實施形態1中描繪裝置的構成示意概念圖。
圖2A與圖2B為實施形態1中孔徑構件的構成示意概念圖。
圖3為實施形態1中遮沒板的構成示意截面圖。
圖4為實施形態1中個別遮沒機構的一例示意圖。
圖5為實施形態1中個別遮沒機構中流通之電流的關係示意圖。
圖6為實施形態1中多重射束的遮沒裝置之檢査方法的主要工程示意流程圖。
圖7A與圖7B為實施形態1中群組化的方式一例示意圖。
圖8為實施形態1中群組化的方式另一例示意圖。
圖9為實施形態1中群組化的方式另一例示意圖。
圖10為實施形態1中對複數個個別遮沒機構配置1個消除電路之構成一例示意圖。
圖11為實施形態1中描繪動作的一例說明用概念圖。
圖12為實施形態2中個別遮沒機構的一例示意圖。
圖13為實施形態2中個別遮沒機構中流通之電流的關係示意圖。
以下在實施形態中，作為帶電粒子束的一例，係以使用了電子束之構成來做說明。但，帶電粒子束並非限於電子束，也可以是離子束等使用帶電粒子的射束。針對由複數個帶電粒子束所構成之多重帶電粒子束，以下以多重射束來表示。
以下在實施形態中，說明在將遮沒裝置裝載至描繪裝置前之階段即可檢查遮沒裝置之方法。
實施形態1.
圖1為實施形態1中描繪裝置的構成示意概念圖。圖1中，描繪裝置100具備描繪部150與控制部160。描繪裝置100為多重帶電粒子束描繪裝置之一例。描繪部150具備電子鏡筒102與描繪室103。在電子鏡筒102內，配置有電子槍201、照明透鏡202、孔徑構件203、遮沒板204、縮小透鏡205、限制孔徑構件206、對物透鏡207、及偏向器208。在描繪室103內配置有XY平台105。在XY平台105上，配置有法拉第杯(Faraday cup)106。此外，在XY平台105上，配置有於描繪時成為描繪對象基板的光罩底板等試料101。試料101係包括製造半導體裝置時的曝光用遮罩、或製造出半導體裝置的半導體基板(矽晶圓)等。在試料101塗佈有阻劑。在XY平台105上還配置XY平台105位置測定用的鏡(mirror)210。位置測定通常使用He-Ne氣體雷射(波長633nm)。
控制部160具有控制計算機110、記憶體112、偏向控制電路130、平台位置檢測器139及磁碟裝置等記憶裝置140，142。控制計算機110、記憶體112、偏向控制電路130、平台位置檢測器139及記憶裝置140，142係透過未圖示之匯流排而彼此連接。描繪資料從外部輸入並存儲於記憶裝置140(記憶部)。
對控制計算機110輸出入之資訊及演算中之資訊會隨時存儲於記憶體112。
此處，圖1中記載了用以說明實施形態1所必須之構成。對描繪裝置100而言，通常也可具備必要的其他構造。
圖2A與圖2B為實施形態1中孔徑構件的構成示意概念圖。圖2A中，在孔徑構件203，有縱(y方向)m列×橫(x方向)n列(m，n≧2)的孔(開口部)22以規定之排列間距形成為矩陣狀。圖2A中，例如形成512×8列的孔22。各孔22均形成為相同尺寸形狀的矩形。或者是相同外徑的圓形亦可。在此，舉例於y方向的各列，分別在x方向形成從A至H的8個孔22。藉由孔徑構件203而成形之電子束200的一部分分別通過該些複數個孔22，藉此會形成多重射束20。在此，雖然舉例於縱橫(x，y方向)均配置了2列以上的孔22，但並不限於此。舉例來說，亦可為在縱橫(x，y方向)的其中一方有複數列，而另一方僅有1列。此外，孔22的排列方式，亦不限於如圖2A般配置成縱橫為格子狀之情形。如圖2B所示，舉例來說，縱方向(y方向)第1段的列及第2段的列的孔，彼此可於橫方向(x方向)錯開尺寸a而配置。同樣地，縱方向(y方向)第2段的列及第3段的列的孔，彼此也可於橫方向(x方向)錯開尺寸b而配置。
圖3為實施形態1中遮沒板的構成示意截面圖。圖3 中，沒有記載成令控制電極24與相向電極26與控制電路41，43的位置關係一致。遮沒板204，如圖3所示，是在支撐台33上配置由矽等所構成之半導體基板31。基板31的中央部，例如從背面側被切削，而被加工成較薄的膜厚h之薄膜(membrane)區域30(第1區域)。圍繞薄膜區域30之周圍，成為較厚的膜厚H之外周區域32(第2區域)。薄膜區域30的上面與外周區域32的上面，是形成為同一高度位置或實質上同一高度位置。基板31，是藉由外周區域32的背面而被保持於支撐台33上。支撐台33的中央部係開口，薄膜區域30的位置，位置支撐台33的開口之區域。
在薄膜區域30，於和圖2A及圖2B所示之孔徑構件203的各孔22相對應之位置，有供多重射束的各個射束通過用之通過孔25(開口部)開口。又，在薄膜區域30上，如圖3所示，於各通過孔25的鄰近位置，包夾著該通過孔25而分別配置有遮沒偏向用之控制電極24及相向電極26的組合(遮沒器：遮沒偏向器)。此外，在薄膜區域30上的各通過孔25的鄰近，配置有對各通過孔25用的控制電極24施加偏向電壓之控制電路41(邏輯電路)。各射束用的相向電極26，如後述般透過下拉電阻(pull-down resistor)而接地(接地連接)。此外，各射束用的相向電極26，與該下拉電阻並聯地連接至控制電路43(邏輯電路：消除電路)。此外，遮沒板上的各射束用的相向電極26，較佳是每隔複數個相向電極26加以 群組化，並對每個群組連接1個控制電路43。但，並不限於此。亦可構成為對每個相向電極26連接1個控制電路43。
此外，各控制電路41，連接至控制訊號用的複數個配線。各控制電路41，除了控制用的配線以外，還連接至時脈訊號線及電源用的配線。時脈訊號線及電源用的配線亦可流用控制訊號用的配線的一部分配線。對於構成多重射束之各個射束的每一者，構成由控制電極24及相向電極26及控制電路41所組成之個別遮沒機構47。此外，圖4例子中，控制電極24及相向電極26及控制電路41是配置於基板31的膜厚較薄之薄膜區域30，控制電路43(消除電路)是配置於基板31的膜厚較厚之外周區域32。但，並不限於此。控制電路43也配置於基板31的膜厚較薄之薄膜區域30亦可。同樣地，控制電路41未必一定要設置於薄膜區域30內，設置於外周區域32亦可。
通過各通過孔25的電子束20，會分別獨立地藉由施加於該成對之2個電極24、26的電壓而被偏向。藉由該偏向而受到遮沒控制。換言之，控制電極24及相向電極26的組合，會將通過孔徑構件203的複數個孔22(開口部)之多重射束當中的相對應射束分別予以遮沒偏向。
圖4為實施形態1中個別遮沒機構的一例示意圖。圖4中，各個別遮沒機構47，係進行多重射束當中的相對應射束之遮沒控制。各個別遮沒機構47，分別具備控制電路41(第1電位施加部)、控制電極24(第1電極)、 相向電極26(第2電極)、提升電阻(pull-up resistor)66(第1電阻)、下拉電阻60(第2電阻)、保護電阻69(第3電阻)。又，控制電路41係構成為可選擇性地施加正電位(Vdd)(第1電位)及接地電位(第2電位)。控制電極24，係從控制電路41被選擇性地施加正電位(Vdd)及接地電位，且提升電阻66連接至正電位(Vdd)。相向電極26，藉由下拉電阻60而被接地連接，且透過配線被選擇性地施加正電位(Vdd)及接地電位。在提升電阻66被施加正電位(Vdd)。在下拉電阻60被施加接地電位。保護電阻69，係在控制電路43與相向電極26之間的配線中串聯地連接。在遮沒板204(遮沒裝置)上，複數個個別遮沒機構47以陣列配置。又，如後述般，係配置成至少1個控制電路43(消除電路)(第2電位施加部)可對複數個個別遮沒機構47的相向電極26選擇性地施加正電位(Vdd)及接地電位。具體而言係如下述構成。
在控制電路41內，配置CMOS(Complementary MOS)反向器(inverter)電路70。又，CMOS反向器電路70連接至正的電位(Vdd：第1電位)(例如3.3V)及接地電位(第2電位)。CMOS反向器電路的輸出線(OUT)連接至控制電極24。另，圖4中，在控制電路41內雖只揭示了CMOS反向器電路70，但當然還配置有資料傳輸及對CMOS反向器電路輸入訊號用之未圖示電路等。例如，在輸入線(IN)的前段配置有移位暫存器、及 暫存器，以作為資料傳輸用。此外，配置有藉由存儲於該暫存器之訊號來切換對CMOS反向器電路70的輸入訊號之計數器電路。
控制電極24，還透過提升電阻66被施加正電位(Vdd)。提升電阻66的電阻值設定為相當高的值。例如合適是訂為大於等於數十kΩ、較佳是大於等於數百kΩ。如此一來，即使控制電路41的輸出電位為接地電位，控制電極24也會成為接地電位，只要在提升電阻66流通數十~數百mA左右的電流，便能正常地進行射束偏向。
另一方面，相向電極26，透過下拉電阻60被接地(接地連接)。此外，相向電極26，連接至保護電阻69的兩端子的其中一方，在保護電阻69的兩端子的另一方則連接控制電路43的輸出端子。保護電阻69的電阻值設定為相當小的值。藉由保護電阻69，當控制電極24與相向電極26短路時，即使在保護電阻69間被施加電壓這樣的狀態下，藉由保護電阻69中的電壓下降，便能保護控制電路41的反向器電路及控制電路43的後述反向器電路。保護電阻69，通常是插入至沒有電阻的電路(為了減小電路的雜散電容(stray capacitance)C所造成之時間常數τ=CR)，故電阻值理想是盡可能地低。考量與下拉電阻60之間的分壓比，保護電阻69的電阻值，合適是例如訂為小於等於數100Ω、較佳是小於等於數十Ω。
在控制電路43內，配置CMOS反向器電路68。CMOS反向器電路68連接至正電位Vdd及接地電位。正 電位(Vdd)的電源，係從對控制電路41的CMOS反向器電路70施加之電位的直流電源46連接。但，並不限於此，亦可準備另一正電位的電源。
在控制電路43內，CMOS反向器電路68的輸出線(OUT)，透過保護電阻69連接至相向電極26。在CMOS反向器電路68的輸入(IN)，被施加比閾值電壓還低之L(low)電位(例如接地電位)、及大於等於閾值電壓之H(high)電位的其中一者，以作為控制訊號。實施形態1中，在CMOS反向器電路的輸入(IN)被施加H電位的狀態下，CMOS反向器電路的輸出(OUT)會成為接地電位，而相向電極26的電位，由於即使有下拉電阻60及保護電阻69也不會流通電流因而不會在保護電阻發生電壓下降，因此會成為接地電位。故，當控制電極24的電位為正電位(Vdd)的情形下，藉由電位差將對應射束20偏向，並以限制孔徑構件206遮蔽，藉此控制成為射束OFF。此外，當控制電極24的電位為接地電位的情形下變成沒有電位差，不會將對應射束20偏向，故會通過限制孔徑構件206，藉此控制成為射束ON。故，在未故障之通常使用時，CMOS反向器電路68的輸入(IN)會被施加H電位。
此外，即使控制電路43的輸出線斷線(開路)，相向電極26仍會藉由下拉電阻而被接地連接，因此會成為接地電位。以下拉電阻的值而言，如同提升電阻般，例如合適是訂為大於等於數十kΩ、較佳是大於等於數百kΩ。
此處，當控制電極24的電位因某些理由而常時被鎖定在接地電位的情形下，對應射束20會常時照射基板。此時，若對CMOS反向器電路68的輸入(IN)施加L電位(動作電位)，則控制電路43的輸出會成為正電位(Vdd)。如此一來，相向電極26的電位會實質上成為正電位(Vdd)，故會將對應射束偏向至和通常的遮沒偏向成為相反方向之相向電極26側，而能夠令其照射限制孔徑構件206而成為射束OFF。換言之，控制電路43(電位變更部)，當控制電極24(第1電極)的電位被鎖定在接地電位的情形下，係將被接地連接之相向電極26(第2電極)的電位從接地電位變更為正電位。像這樣，控制電路43(電位變更部)內的CMOS反向器電路68(第2電位施加部)，係對相向電極26(第2電極)選擇性地施加包含正電位在內之相異的2個電位(Vdd、接地電位)。
又，當控制電路41與控制電極24之間因斷線等而成為浮遊狀態的情形下，能夠使控制電極24的電位透過提升電阻66成為正電位(Vdd)。然後，在CMOS反向器電路68的輸入(IN)會被施加H電位。如此一來，能夠使相向電極26的電位成為接地電位。如此一來，即使是因控制電路41而變得不能控制之個別遮沒機構47，仍能和通常的遮沒偏向成為同方向而阻止不必要的電子束照射。另一方面，當控制電路43與相向電極26之間因斷線等而成為浮遊狀態的情形下，相向電極26的電位能夠透 過下拉電阻60而成為接地電位。故，只要控制電路41與控制電極24之間不發生故障等，就仍舊能使用遮沒板204。
圖4中雖揭示多重射束當中的1個射束用之個別遮沒機構，但其餘射束用之個別遮沒機構亦同樣地構成。此外，控制電路43(消除電路)可對每一個別遮沒機構配置，但並不限於此。如圖4說明中所示般，亦可將遮沒板204上的複數個個別遮沒機構47群組化成為複數個組，而對每一組(群組)配置1個控制電路43。當降低檢査精度的情形下，亦可對遮沒板204上的所有個別遮沒機構47配置1個控制電路43(消除電路)。像這樣，配置至少1個控制電路43(消除電路)(第2電位施加部)。複數個個別遮沒機構47，在遮沒板204(遮沒裝置)上以陣列配置。
此外，供給正電位(Vdd)之直流電源46及電流計48，可對於遮沒板204(遮沒裝置)各配置1個。另，直流電源46的負極被接地連接。遮沒板204(遮沒裝置)上的所有個別遮沒機構47，可從直流電源46並聯地被施加正電位(Vdd)。此外，和供給正電位(Vdd)之直流電源46並聯連接之CMOS反向器電路70、提升電阻66、及CMOS反向器電路68中流通的電流，係藉由和該直流電源46串聯連接之電流計48來一併測定。另，電流計48亦可僅在必要的時候連接。
圖5為實施形態1中個別遮沒機構中流通之電流的關 係示意圖。圖5中，利用提升電阻66的電阻值R1、下拉電阻60的電阻值R2、保護電阻69的電阻值R0、及正電位Vdd，來表示個別遮沒機構47中流通之電流的關係。圖5中，揭示在CMOS反向器電路70與控制電極24間流通之電流I1的絕對值｜I1｜、及在CMOS反向器電路68與相向電極26間流通之電流I2的絕對值｜I2｜、及流通於電流計48之全電流的電流值Itotal。圖5中，揭示個別遮沒機構47沒有異常而能夠做正常的遮沒動作之狀態(Normal)、及控制電極24與相向電極26之間短路(short)之狀態(電極間Short)、及在CMOS反向器電路70與控制電極24間發生斷線等而CMOS反向器電路70與控制電極24間成為浮遊狀態之狀態(電極線Open)的各情形。另，電極線Open中，即使在CMOS反向器電路70與控制電極24間發生斷線等，由於在控制電極24連接有提升電阻66，故在控制電極24會被施加正電位Vdd。故，實際上控制電極24當然並未成為浮遊狀態。
(1)說明「Normal」情況。
(1-1)當CMOS反向器電路70的輸入為H電位，CMOS反向器電路68的輸入為H電位的情形下，電流I1的絕對值｜I1｜成為Vdd/R1。電流I2的絕對值｜I2｜成為零。全電流的電流值Itotal成為Vdd/R1。
(1-2)當CMOS反向器電路70的輸入為H電位，CMOS反向器電路68的輸入為L電位的情形下，電流I1的絕對值｜I1｜成為Vdd/R1。電流I2的絕對值｜I2｜ 成為Vdd/(R0+R2)。全電流的電流值Itotal成為Vdd/R1+Vdd/(R0+R2)。
(1-3)當CMOS反向器電路70的輸入為L電位，CMOS反向器電路68的輸入為H電位的情形下，電流I1的絕對值｜I1｜成為零。電流I2的絕對值｜I2｜成為零。全電流的電流值Itotal成為零。
(1-4)當CMOS反向器電路70的輸入為L電位，CMOS反向器電路68的輸入為L電位的情形下，電流I1的絕對值｜I1｜成為零。電流I2的絕對值｜I2｜成為Vdd/(R0+R2)。全電流的電流值Itotal成為Vdd/(R0+R2)。
(2)說明「電極間Short」情況。
(2-1)當CMOS反向器電路70的輸入為H電位，CMOS反向器電路68的輸入為H電位的情形下，電流I1的絕對值｜I1｜成為Vdd/R1。電流I2的絕對值｜I2｜成為零。全電流的電流值Itotal成為Vdd/R1。
(2-2)當CMOS反向器電路70的輸入為H電位，CMOS反向器電路68的輸入為L電位的情形下，電流I1的絕對值｜I1｜成為Vdd(R0+R1)/R0R1。電流I2的絕對值｜I2｜成為Vdd/R0。｜I1｜包含｜I2｜，因此全電流的電流值Itotal成為Vdd(R0+R1)/R0R1。
(2-3)當CMOS反向器電路70的輸入為L電位，CMOS反向器電路68的輸入為H電位的情形下，電流I1的絕對值｜I1｜成為Vdd(R0+R2)/R0R2。電流I2的絕對值｜I2｜成為Vdd/R0。｜I1｜包含｜I2｜，因此全電流的電流 值Itotal成為Vdd(R0+R2)/R0R2。
(2-4)當CMOS反向器電路70的輸入為L電位，CMOS反向器電路68的輸入為L電位的情形下，電流I1的絕對值｜I1｜成為Vdd/R2。電流I2的絕對值｜I2｜成為零。全電流的電流值Itotal成為Vdd/R2。
(3)說明「電極線Open」情況。
(3-1)當CMOS反向器電路70的輸入為H電位，CMOS反向器電路68的輸入為H電位的情形下，電流I1的絕對值｜I1｜成為零。電流I2的絕對值｜I2｜成為零。全電流的電流值Itotal成為零。
(3-2)當CMOS反向器電路70的輸入為H電位，CMOS反向器電路68的輸入為L電位的情形下，電流I1的絕對值｜I1｜成為零。電流I2的絕對值｜I2｜成為Vdd/(R0+R2)。全電流的電流值Itotal成為Vdd/(R0+R2)。
(3-3)當CMOS反向器電路70的輸入為L電位，CMOS反向器電路68的輸入為H電位的情形下，電流I1的絕對值｜I1｜成為零。電流I2的絕對值｜I2｜成為零。全電流的電流值Itotal成為零。
(3-4)當CMOS反向器電路70的輸入為L電位，CMOS反向器電路68的輸入為L電位的情形下，電流I1的絕對值｜I1｜成為零。電流I2的絕對值｜I2｜成為Vdd/(R0+R2)。全電流的電流值Itotal成為Vdd/(R0+R2)。
故，當CMOS反向器電路70的輸入為L電位，CMOS反向器電路68的輸入為H電位的情形下，若全電流的電流 值Itotal為零，則可知測定對象之個別遮沒機構47，為沒有異常而能夠做正常的遮沒動作之狀態(Normal)，或是在CMOS反向器電路70與控制電極24間發生斷線等而CMOS反向器電路70與控制電極24間成為浮遊狀態之狀態(電極線Open)。另一方面，若全電流的電流值Itotal不為零而為有限的值(Vdd(R0+R2)/R0R2+測定誤差)，則可知測定對象之個別遮沒機構47，為控制電極24與相向電極26之間短路(short)之狀態(電極間Short)。
當CMOS反向器電路70的輸入為L電位，CMOS反向器電路68的輸入為H電位的情形下，若全電流的電流值Itotal為零，以及當CMOS反向器電路70的輸入為H電位，CMOS反向器電路68的輸入為H電位的情形下，若全電流的電流值Itotal不為零而為有限的值(Vdd/R1+測定誤差)，則可知測定對象之個別遮沒機構47，為沒有異常而能夠做正常的遮沒動作之狀態(Normal)。另一方面，當CMOS反向器電路70的輸入為L電位，CMOS反向器電路68的輸入為H電位的情形下，若全電流的電流值Itotal為零，以及當CMOS反向器電路70的輸入為H電位，CMOS反向器電路68的輸入為H電位的情形下，若全電流的電流值Itotal為零，則可知測定對象之個別遮沒機構47，為控制電極24成為浮遊狀態之狀態(電極線Open)。
又，當對複數個個別遮沒機構47同時進行上述操作的情形下，會成為下述。在此情形下，全電流的電流值 Itotal，會成為測定對象之複數個個別遮沒機構47的合成值。
當各CMOS反向器電路70的輸入為L電位，各CMOS反向器電路68的輸入為H電位的情形下，若全電流的電流值Itotal為零，則可知測定對象之複數個個別遮沒機構47，為沒有異常而能夠做正常的遮沒動作之狀態(Normal)，或是在CMOS反向器電路70與控制電極24間發生斷線等而CMOS反向器電路70與控制電極24間成為浮遊狀態之狀態(電極線Open)。另一方面，若全電流的電流值Itotal不為零而為有限的值(n‧Vdd(R0+R2)/R0R2+測定誤差)，則可知測定對象之複數個個別遮沒機構47當中的n個個別遮沒機構47，為控制電極24與相向電極26之間短路(short)之狀態(電極間Short)。
當CMOS反向器電路70的輸入為L電位，CMOS反向器電路68的輸入為H電位的情形下，若全電流的電流值Itotal為零，以及當CMOS反向器電路70的輸入為H電位，CMOS反向器電路68的輸入為H電位的情形下，若全電流的電流值Itotal不為零而為有限的值(m‧Vdd/R1+測定誤差)，則可知測定對象之複數個個別遮沒機構47(S個個別遮沒機構47)當中的m個個別遮沒機構47，為沒有異常而能夠做正常的遮沒動作之狀態(Normal)。又，可知其餘(S-m)個個別遮沒機構47，為在CMOS反向器電路70與控制電極24間發生斷線等而CMOS反向器電路70與控制電極24間成為浮遊狀態 之狀態(電極線Open)。
鑑此，實施形態1中，是測定該全電流的電流值Itotal，並判定結果，藉此進行遮沒板204之檢査。藉由使用實施形態1之檢査方法，便可在將遮沒板204(遮沒裝置)裝載於描繪裝置100前之階段，即做遮沒板204之檢査。
圖6為實施形態1中多重射束的遮沒裝置之檢査方法的主要工程示意流程圖。圖6中，實施形態1中多重射束的遮沒裝置之檢査方法，係實施電流測定(1)工程(S102)、判定(1)工程(S104)、電流測定(2)工程(S106)、判定(2)工程(S108)、判定工程(S110)、群組化處理工程(S120)、電流測定(3)工程(S122)、判定(3)工程(S124)、電流測定(4)工程(S126)、判定(4)工程(S128)這一連串工程。
作為電流測定(1)工程(S102)，是以裝載於遮沒板204(遮沒裝置)之所有的個別遮沒機構47作為測定對象，針對各個別遮沒機構47，在從控制電路41對控制電極24(第1電極)施加正電位Vdd(第1電位)，而從至少1個控制電路43(第2電位施加部)當中相對應之控制電路43對相向電極26(第2電極)施加接地電位(第2電位)之狀態下，測定從供給正電位Vdd與接地電位之電位差的電壓給各個別遮沒機構47之直流電源46流出的直流電流值(第1電流值)。具體而言，是以直流電流計48測定當各CMOS反向器電路70的輸入為L電 位，各CMOS反向器電路68的輸入為H電位的情形下之全電流的電流值Itotal。
作為判定(1)工程(S104)，當測定出的電流值(第1電流值)為有限值，且小於等於事先設定好的閾值(第1閾值)的情形下，判定裝載於遮沒板204(遮沒裝置)之所有的個別遮沒機構47(複數個個別遮沒機構47)當中存在發生了短路(short)之個別遮沒機構47。例如，當裝載於遮沒板204(遮沒裝置)之個別遮沒機構47的個數為S個的情形下，若S個個別遮沒機構47短路時，全電流的電流值Itotal，理論上會成為S‧Vdd(R0+R2)/R0R2這樣有限的值。此外，若S個個別遮沒機構47當中，n個個別遮沒機構47短路時，全電流的電流值Itotal，理論上會成為n‧Vdd(R0+R2)/R0R2這樣有限的值。但，實際上由於包含測定誤差，故難以以理論值測定。鑑此，實施形態1中，係事先設定在遮沒板204發生之短路(short)數的容許值a。然後，使用該容許值a來事先設定閾值。例如，將閾值設定成a‧Vdd(R0+R2)/R0R2這樣的有限值。然後，若測定出的電流值Itotal為小於等於該閾值之非零的有限值，則判定存在發生了短路(short)之容許值內的個數的個別遮沒機構47。當測定出的電流值Itotal超出該閾值的情形下，該遮沒板204會被判定成不可使用。
又，當全電流的電流值Itotal為零的情形下，判定裝載於遮沒板204(遮沒裝置)之所有的個別遮沒機構47 (複數個個別遮沒機構47)，各自為沒有異常而能夠做正常的遮沒動作之狀態(Normal)，或是在CMOS反向器電路70與控制電極24間發生斷線等而CMOS反向器電路70與控制電極24間成為開放之狀態(電極線Open)。判定結果會被輸出。
作為電流測定(2)工程(S106)，是以裝載於遮沒板204(遮沒裝置)之所有的個別遮沒機構47作為測定對象，針對各個別遮沒機構47，在從控制電路41對控制電極24(第1電極)施加接地電位(第2電位)，而從相對應之控制電路43(第2電位施加部)對相向電極26(第2電極)施加接地電位(第2電位)之狀態下，測定從直流電源46流出的電流值(第2電流值)。具體而言，是以直流電流計48測定當各CMOS反向器電路70的輸入為H電位，各CMOS反向器電路68的輸入為H電位的情形下之全電流的電流值Itotal。
作為判定(2)工程(S108)，當測定出的電流值(第2電流值)為有限值，且比事先設定好的閾值(第2閾值)還小的情形下，判定裝載於遮沒板204(遮沒裝置)之所有的個別遮沒機構47(複數個個別遮沒機構47)當中存在發生了斷線之超出事先設定好的容許數b(第1容許數)的個別遮沒機構47。例如，當裝載於遮沒板204(遮沒裝置)之個別遮沒機構47的個數為S個的情形下，若S個個別遮沒機構47為沒有異常而能夠做正常的遮沒動作之狀態(Normal)時，全電流的電流值 Itotal，理論上會成為S‧Vdd/R1這樣有限的值。此外，若S個個別遮沒機構47當中m個個別遮沒機構47為沒有異常而能夠做正常的遮沒動作之狀態(Normal)時，全電流的電流值Itotal，理論上會成為m‧Vdd/R1這樣有限的值。但，實際上由於包含測定誤差，故難以以理論值測定。鑑此，實施形態1中，係事先設定在遮沒板204發生之發生了斷線之個別遮沒機構47的容許數b。然後，使用該容許數b來事先設定閾值。例如，將閾值設定成(S-b)‧Vdd/R1這樣的有限值。然後，若測定出的電流值Itotal比該閾值還小，則判定沒有異常而能夠做正常的遮沒動作之狀態(Normal)的個別遮沒機構47的數量不足，換言之，裝載於遮沒板204(遮沒裝置)之所有的個別遮沒機構47(複數個個別遮沒機構47)當中存在發生了斷線之超出事先設定好的容許數b(第1容許數)之個別遮沒機構47。判定結果會被輸出。
作為判定工程(S110)，當測定出的電流值(第2電流值)大於等於閾值(第2閾值)的情形下，判定遮沒板204(遮沒裝置)為可使用。另，即使判定(1)工程(S104)中測定出的電流值(第1電流值)為非零之有限值，且小於等於事先設定好的閾值(第1閾值)，由於短路的電極間不會發生電位差，因此難以進行遮沒控制成射束OFF。也就是說，裝載於描繪裝置100後，會成為射束ON鎖定的狀態。因此，當缺乏其他避免射束ON鎖定之對策的情形下，會持續照射不良射束，故在該情形下該遮 沒板204可判定為不可使用。判定結果會被輸出。
藉由以上工程，首先能夠以遮沒板204(遮沒裝置)單位來判定是否可使用。當依該工程而認為可使用的情形下，接著查明裝載於遮沒板204(遮沒裝置)之所有的個別遮沒機構47當中的不良個別遮沒機構(異常處)。異常處的查明，能夠依以下所示群組單位來判定。
作為群組化處理工程(S120)，將裝載於遮沒板204(遮沒裝置)之所有的個別遮沒機構47(複數個個別遮沒機構)依每一個別遮沒機構群加以群組化成複數個群組。
圖7A與圖7B為實施形態1中群組化的方式一例示意圖。圖7A例子中，揭示將多重射束20予以遮沒控制之遮沒板204上的例如9×9個個別遮沒機構47當中，假設上面數來第3段且左邊數來第5列之個別遮沒機構21為常時的不良個別遮沒機構(異常處)之情形。圖7B例子中，是以於y方向同一段且於x方向並排之所有的個別遮沒機構47來構成1個組(群組)。又，對每一組配置1個控制電路43(消除電路)。圖7B例子中，對上面數來第1段之個別遮沒機構47群配置控制電路43a。對上面數來第2段之個別遮沒機構47群配置控制電路43b。對上面數來第3段之個別遮沒機構47群配置控制電路43c。對上面數來第4段之個別遮沒機構47群配置控制電路43d。對上面數來第5段之個別遮沒機構47群配置控制電路43e。同樣地，對各段之個別遮沒機構47群，依 序配置控制電路43f~43i。如圖7B所示般，以橫向(x方向)1列構成為1個群組。
圖8為實施形態1中群組化的方式另一例示意圖。圖8例子中，是以於x方向同一列且於y方向並排之所有的個別遮沒機構47來構成1個組(群組)。又，對每一組配置1個控制電路43(消除電路)。圖8例子中，對左邊數來第1列之個別遮沒機構47群配置控制電路43A。對左邊數來第2列之個別遮沒機構47群配置控制電路43B。對左邊數來第3列之個別遮沒機構47群配置控制電路43C。對左邊數來第4列之個別遮沒機構47群配置控制電路43D。對上面數來第5段之個別遮沒機構47群配置控制電路43E。同樣地，對各列之個別遮沒機構47群，依序配置控制電路43F~43I。如圖8所示般，以縱向(y方向)1列構成為1個群組。
圖9為實施形態1中群組化的方式另一例示意圖。圖9中，是對n×n個個別遮沒機構47當中每m×m個個別遮沒機構47群構成1個組(群組)。圖9例子中，例如對9×9個個別遮沒機構47當中每3×3個個別遮沒機構47群構成1個組(群組)。又，對每一組配置1個控制電路43(消除電路)。圖9例子中，對左上數來於x方向及-y方向最初的3×3個個別遮沒機構47群配置控制電路43j。對左上數來於x方向第1個且於-y方向第2個的3×3個個別遮沒機構47群配置控制電路43k。對左上數來於x方向第1個且於-y方向第3個的3×3個個別遮沒機構47群 配置控制電路43l。對左上數來於x方向第2個且於-y方向第1個的3×3個個別遮沒機構47群配置控制電路43m。對左上數來於x方向第2個且於-y方向第2個的3×3個個別遮沒機構47群配置控制電路43n。對左上數來於x方向第2個且於-y方向第3個的3×3個個別遮沒機構47群配置控制電路43p。對左上數來於x方向第3個且於-y方向第1個的3×3個個別遮沒機構47群配置控制電路43q。對左上數來於x方向第3個且於-y方向第2個的3×3個個別遮沒機構47群配置控制電路43r。對左上數來於x方向第3個且於-y方向第3個的3×3個個別遮沒機構47群配置控制電路43s。如圖9所示般，以於縱向(y方向)橫向(x方向)1塊的個別遮沒機構47群構成為1個群組。另，亦可為於縱向(y方向)橫向(x方向)不是同數量之個別遮沒機構47陣列。
圖10為實施形態1中對複數個個別遮沒機構配置1個消除電路之構成一例示意圖。圖10例子中，揭示對於依圖7A~圖9任一種手法被群組化之個別遮沒機構47a~個別遮沒機構47n的個別遮沒機構群配置1個控制電路43(消除電路)之情形以作為一例。圖10中，揭示遮沒板204的上面的一部分。個別遮沒機構47a中，對於控制電極24a，和控制電路41a並聯地連接有提升電阻66a，而在提升電阻66a施加從直流電源46供給之正電位(Vdd)。此外，在控制電路41a內的圖4所示CMOS反向器電路70，施加從直流電源46供給之正電位(Vdd) 及接地電位。此外，對於相向電極26a，和接地之下拉電阻60a並聯地連接有保護電阻69a。同樣地，個別遮沒機構47b中，對於控制電極24b，和控制電路41b並聯地連接有提升電阻66b，而在提升電阻66b施加從直流電源46供給之正電位(Vdd)。此外，在控制電路41b內的圖4所示CMOS反向器電路70，施加從直流電源46供給之正電位(Vdd)及接地電位。此外，對於相向電極26b，和接地之下拉電阻60b並聯地連接有保護電阻69b。針對同一群組內的其他個別遮沒機構47亦同。
又，同一群組內的各個別遮沒機構47的保護電阻69a~69n，連接至控制電路43(消除電路)內的圖4所示CMOS反向器電路68的輸出。此外，在控制電路43內的圖4所示CMOS反向器電路68，施加從直流電源46供給之正電位(Vdd)及接地電位。各群組皆同樣地構成。又，對各群組供給正電位Vdd之各配線，分別並聯地連接至該群組用的開關45的兩端當中的一方，而開關45的兩端當中的另一方則並聯地連接至直流電源46的正極，電流計48串聯地連接至直流電源46。此外，直流電源46的負極被接地。此構成，藉由切換開關45的ON/OFF，便能以群組單位來斷開正電位(Vdd)的供給。換言之，可對一群組檢查個別遮沒機構47群。
作為電流測定(3)工程(S122)，是以裝載於遮沒板204(遮沒裝置)之所有的個別遮沒機構47當中的測定對象群組的個別遮沒機構47群作為測定對象，對於每 一群組，控制成針對該群組內的各個別遮沒機構47從控制電路41(第1電位施加部)對控制電極24(第1電極)施加正電位Vdd(第1電位)，從該群組用的控制電路43(第2電位施加部)對相向電極26(第2電極)施加接地電位(第2電位)，而針對其他群組內的各個別遮沒機構47則令其不流通電流之狀態下，測定從供給正電位Vdd及接地電位的電壓給該群組內的各個別遮沒機構之直流電源46流出的電流值(第3電流值)。具體而言，針對測定對象群組以外的群組令開關45成為OFF(開)，並以電流計48測定當測定對象群組的各CMOS反向器電路70的輸入為L電位，各CMOS反向器電路68的輸入為H電位的情形下之全電流的電流值Itotal。
作為判定(3)工程(S124)，是對於每一群組，當測定出的全電流的電流值Itotal(第3電流值)為非零之有限值的情形下，便判定該群組內的個別遮沒機構47群當中存在發生了短路(short)之個別遮沒機構47。例如，當測定對象群組內之個別遮沒機構47的個數為S’個的情形下，若S’個個別遮沒機構47短路時，全電流的電流值Itotal，理論上會成為S’‧Vdd(R0+R2)/R0R2這樣有限的值。此外，若S’個個別遮沒機構47當中，n’個個別遮沒機構47短路時，全電流的電流值Itotal，理論上會成為n’‧Vdd(R0+R2)/R0R2這樣有限的值。故，只要呈現出有限值，便可知群組內存在發生了短路(short)之個別遮沒機構47。針對存在發生了短路(short)之個別遮 沒機構47的群組，當裝載於描繪裝置100時會設法不使射束到達試料101。
又，當全電流的電流值Itotal為零的情形下，判定該群組內的個別遮沒機構47群，各自為沒有異常而能夠做正常的遮沒動作之狀態(Normal)，或是在CMOS反向器電路70與控制電極24間發生斷線等而CMOS反向器電路70與控制電極24間成為浮遊狀態之狀態(電極線Open)。判定結果會被輸出。
作為電流測定(4)工程(S126)，是對每一群組，控制成針對該群組內的各個別遮沒機構47從控制電路41(第1電位施加部)對控制電極24(第1電極)施加接地電位(第2電位)，從該群組用的控制電路43(第2電位施加部)對相向電極26(第2電極)施加接地電位(第2電位)，針對其他群組內的各個別遮沒機構則令其不流通電流之狀態下，測定從直流電源46流出的電流值(第4電流值)。具體而言，針對測定對象群組以外的群組令開關45成為OFF(開)，並以電流計48測定當測定對象群組的各CMOS反向器電路70的輸入為H電位，各CMOS反向器電路68的輸入為H電位的情形下之全電流的電流值Itotal。
作為判定(4)工程(S128)，是對於每一群組，當測定出的電流值(第4電流值)為有限值且比事先設定好的閾值(第3閾值)還小的情形下，便判定該群組內的個別遮沒機構47群當中存在發生了斷線之個別遮沒機構 47。例如，當測定對象群組內之個別遮沒機構47的個數為S’個的情形下，若S’個個別遮沒機構47為沒有異常而能夠做正常的遮沒動作之狀態(Normal)時，全電流的電流值Itotal，理論上會成為S’‧Vdd/R1這樣有限的值。故，會事先設定閾值。例如，將閾值設定成S’‧Vdd/R1這樣的有限值。然後，若測定出的電流值Itotal比此閾值還小，便可知在該群組內存在發生了斷線之個別遮沒機構47。判定結果會被輸出。
藉由以上的電流測定(3)工程(S122)至判定(4)工程(S128)，能夠查明發生短路之群組、及發生斷線之群組。
按照上述實施形態1，能夠在將遮沒板204(遮沒裝置)裝載至描繪裝置100前的階段，即檢查遮沒板204內是否存在發生了短路(short)之個別遮沒機構。又，能夠在將遮沒板204(遮沒裝置)裝載至描繪裝置100前的階段，即檢查遮沒板204內是否存在發生控制電路41與控制電極24間的斷線之個別遮沒機構。又，針對發生了短路(short)之個別遮沒機構及發生控制電路41與控制電極24間的斷線之個別遮沒機構，能夠以群組單位來查明。
當將遮沒板204裝載至描繪裝置100時，針對控制電路41與控制電極24間的斷線，能夠使用控制電路43(消除電路)來控制成射束OFF。故，若能查明發生斷線的群組，藉由將該群組內的個別遮沒機構47群全部控制 成射束OFF，便能持續描繪動作。另一方面，當控制電極24與相向電極26之間發生短路的情形下，難以使用控制電路43(消除電路)來控制成射束OFF。故，若能查明發生短路的群組，則必須將從該群組內的個別遮沒機構47群照射之射束予以遮蔽。除此之外，當因控制電路41等的異常而控制電極24的電位被鎖定在接地電位，變得不能藉由控制電路41控制的情形下，能夠使用控制電路43(消除電路)來控制成射束OFF。以下，說明裝載著檢査完畢的遮沒板204之描繪裝置100的動作。
圖11為實施形態1中描繪動作的一例說明用概念圖。如圖11所示，試料101的描繪區域30，例如朝向y方向以規定寬度被假想分割成長條狀的複數個條紋區域32。該各條紋區域32便成為描繪單位區域。首先，使XY平台105移動，調整以使得一次的多重射束20照射所能夠照射之照射區域34位於第1個條紋區域32的左端或更左側之位置，開始描繪。在描繪第1個條紋區域32時，例如使XY平台105朝-x方向移動，藉此便相對地朝x方向進行描繪。令XY平台105以規定速度例如連續移動。第1個條紋區域32描繪結束後，使平台位置朝-y方向移動，調整以使得照射區域34相對地於．y方向位於第2個條紋區域32的右端或更右側之位置，這次則使XY平台105例如朝x方向移動，藉此朝向-x方向進行相同描繪。在第3個條紋區域32朝x方向描繪、在第4個條紋區域32朝-x方向描繪，像這樣一面交互地改變方向一面描 繪，藉此能夠縮短描繪時間。但，並不限於該一面交互改變方向一面描繪之情形，在描繪各條紋區域32時，亦可朝同方向進行描繪。1次的擊發當中，藉由因通過孔徑構件203的各孔22而形成之多重射束，便會一次形成與各孔22相同數量之複數個擊發圖樣。
具體而言，控制計算機110從記憶裝置140讀出描繪資料，對於試料101的描繪區域，或對於欲描繪之晶片區域被網目狀地假想分割而成之複數個網目區域的每個網目區域，算出配置於其內部之圖樣的面積密度。例如，首先將試料101的描繪區域，或將欲描繪之晶片區域以規定寬度分割成長條上的條紋區域。然後，將各條紋區域假想分割成上述複數個網目區域。網目區域的尺寸，例如較佳為射束尺寸、或其以以下的尺寸。例如較佳是訂為10nm左右的尺寸。資料處理部56，例如對每一條紋區域，從記憶裝置140讀出相對應的描繪資料，將描繪資料內定義的複數個圖形圖樣分配至網目區域。然後，算出配置於每一網目區域之圖形圖樣的面積密度即可。
此外，控制計算機110，規定尺寸的每一網目區域，算出每1擊發的電子束的照射時間T(亦稱擊發時間或曝光時間，以下亦同)。當進行多重描繪的情形下，算出各階層中的每1擊發的電子束的照射時間T即可。作為基準之照射時間T，較佳是和算出的圖樣的面積密度成比例來求出。此外，最終算出的照射時間T，較佳是訂為依照射量來對未圖示之鄰近效應(proximity effect)、霧化效應 (fogging effect)、負載效應(loading effect)等引發尺寸變動之現象的尺寸變動量予以修正後之修正後照射量相當之時間。定義照射時間T之複數個網目區域與定義圖樣的面積密度之複數個網目區域可以是同一尺寸，亦可以不同尺寸來構成。當以不同尺寸來構成的情形下，藉由線性內插法(linear interpolation)等插補面積密度後，求出各照射時間T即可。每一網目區域的照射時間T，定義於照射時間對映(mapping)，照射時間對映例如存儲於記憶裝置142。
此外，控制計算機110，將相對應的射束的照射時間的資料例如變換成10位元的數位資料，作成照射時間排列資料。作成的照射時間排列資料，會輸出至偏向控制電路130。
偏向控制電路130，對於每一擊發，對各控制電路41輸出照射時間排列資料。
然後，作為描繪工程，在描繪控制部58的控制之下，描繪部150對於各射束的每一擊發，實施該照射時間之描繪。具體而言係如下述般動作。
從電子槍201(放出部)放出之電子束200，會藉由照明透鏡202而近乎垂直地對孔徑構件203全體做照明。在孔徑構件203，形成有矩形的複數個孔(開口部)，電子束200係對包含所有複數個孔之區域做照明。照射至複數個孔的位置之電子束200的各一部分，會分別通過該孔徑構件203的複數個孔，藉此形成例如矩形形狀的複數個 電子束(多重射束)20a~e。該多重射束20a~e會通過遮沒板204的各個相對應之遮沒器(第1偏向器：個別遮沒機構)內。該遮沒器會分別將個別通過之電子束20加以偏向(進行遮沒偏向)。
通過遮沒板204的多重射束20a~e，會藉由縮小透鏡205而被縮小，朝向形成於限制孔徑構件206之中心的孔行進。此處，藉由遮沒板204的遮沒器而被偏向的電子束20，其位置會偏離限制孔徑構件206(遮沒孔徑構件)中心的孔，而被限制孔徑構件206遮蔽。另一方面，未受到遮沒板204的遮沒器偏向的電子束20，會如圖1所示般通過限制孔徑構件206的中心的孔。藉由該個別遮沒機構的ON/OFF，來進行遮沒控制，控制射束的ON/OFF。像這樣，限制孔徑構件206，是將藉由個別遮沒機構而偏向成為射束OFF狀態之各射束加以遮蔽。接著，藉由從成為射束ON開始至成為射束OFF為止所形成之通過限制孔徑構件206的射束，形成1次份的擊發的射束。通過限制孔徑構件206的多重射束20，會藉由對物透鏡207而合焦，成為所需之縮小率的圖樣像，然後藉由偏向器208，通過限制孔徑構件206的各射束(多重射束20全體)朝同方向統一被偏向，照射至各射束於試料101上各自之照射位置。此外，例如當XY平台105在連續移動時，射束的照射位置會受到偏轉器208控制，以便追隨XY平台105的移動。XY平台105的位置，是從平台位置檢測器139將雷射朝向XY平台105上的鏡210照射，利用其反 射光來測定。一次所照射之多重射束20，理想上會成為以孔徑構件203的複數個孔的排列間距乘上上述所需之縮小率而得之間距並排。描繪裝置100係以連續依序照射擊發射束之逐線掃瞄(raster scan)方式來進行描繪動作，當描繪所需圖樣時，因應圖樣不同，必要之射束會藉由遮沒控制而被控制成射束ON。
此處，針對藉由裝載於描繪裝置100前的檢査，而發現控制電路41與控制電極24間斷線之個別遮沒機構47，會將CMOS反向器電路68的輸入設為H電位。如此一來，在控制電路41與控制電極24間斷線之個別遮沒機構47的控制電極24，會透過提升電阻66被施加正電位Vdd，另一方面，在相向電極26，會從控制電路43被施加接地電位。故，藉由電極間的電位差，通過的射束會被偏向，而被限制孔徑206遮蔽，故能使其成為射束OFF。
另一方面，針對控制電極24與相向電極26間包含短路之個別遮沒機構47的群組，例如如同上述日本專利公開公報2013-128031號的手法般，在通過該群組內的個別遮沒機構47之射束群照射至試料以前，令可動式的遮蔽構件移動至該射束群的正下方將其強制地遮蔽即可。
此外，實施形態1的遮沒板204中，使用控制電路43(消除電路)，能夠將因控制電極24的電位被常時鎖定在接地電位所引起之射束ON鎖定之狀態控制成射束OFF。具體而言，當控制電極24的電位被常時鎖定在接地電位的情形下，係在CMOS反向器電路68的輸入 (IN)施加L電位(動作電位)。如此一來，相向電極26的電位會實質上成為正電位(Vdd)，故會將對應射束偏向至和通常的遮沒偏向成為相反方向之相向電極26側，而能夠令其照射限制孔徑構件206而成為射束OFF。換言之，控制電路43(電位變更部)，當控制電極24(第1電極)的電位被鎖定在接地電位的情形下，係將被接地連接之相向電極26(第2電極)的電位從接地電位變更為正電位。像這樣，控制電路43(電位變更部)內的CMOS反向器電路68(第2電位施加部)，係對相向電極26(第2電極)選擇性地施加包含正電位在內之相異的2個電位(Vdd、接地電位)。此外，針對含有成為射束ON鎖定之個別遮沒機構47的群組，將各CMOS反向器電路70的輸入設為H電位，將CMOS反向器電路68的輸入設為L電位即可。如此一來，在成為射束ON鎖定之個別遮沒機構47的控制電極24，原本即被施加接地電位，而在該群組內之正常的個別遮沒機構47的控制電極24，會從控制電路41被施加接地電位。另一方面，在相向電極26，會從控制電路43被施加正電位Vdd。故，藉由電極間的電位差，通過的射束會被偏向，而被限制孔徑206遮蔽，故能使其成為射束OFF。
另，實施形態1中，是將含有不良個別遮沒機構的群組剔除在描繪處理之外，故原本應藉由通過該群組的個別遮沒機構47的射束而受到描繪之照射位置，會變成未被描繪。鑑此，實施形態1中，係實施追加曝光，以使該照 射位置受到正常的個別遮沒機構47所構成的群組描繪。如此一來，即使一部分的群組不可使用，仍能實施高精度的描繪處理。
按照以上這樣的實施形態1，能夠在將遮沒裝置裝載至描繪裝置前的階段，即至少檢查遮沒裝置內是否存在發生了電極間的短路(short)或電極線的開放(open)之個別遮沒機構。
實施形態2.
實施形態1中，說明了當控制電路41與控制電極24間的斷線或控制電極24成為接地電位鎖定的情形下仍可控制成射束OFF之構成的一例，但並不限於此。實施形態2中，說明另一例。此外，描繪裝置100的構成如同圖1。此外，以下除特別說明的點以外之內容，均與實施形態1相同。
圖12為實施形態2中個別遮沒機構的一例示意圖。圖12中，除了保護電阻69的配置位置從相向電極26側變為控制電極24側這點以外，係與圖4同樣。也就是說，圖12中，對於控制電極24，係連接提升電阻66與保護電阻69的兩端子的其中一方，在保護電阻69的兩端子的另一方則連接控制電路41的輸出端子。保護電阻69的電阻值設定為相當小的值。藉由保護電阻69，當控制電極24與相向電極26短路時，能夠保護控制電路41的反向器電路70及控制電路43的反向器電路68。就保護 電阻的配置而言，以保護更重要的反向器電路68這一目的來說，比實施形態1還佳。保護電阻69，通常是插入至沒有電阻的電路(為了減小電路的雜散電容C所造成之時間常數τ=CR)，故電阻值理想是盡可能地低。考量與提升電阻66之間的分壓比，保護電阻69的電阻值，合適是例如訂為小於等於數100Ω、較佳是小於等於數十Ω。另一方面，相向電極26，連接至下拉電阻60與控制電路43的輸出端子。此構成中，流通之電流的理論值會和圖4的個別遮沒機構相異。
圖13為實施形態2中個別遮沒機構中流通之電流的關係示意圖。圖13中，利用提升電阻66的電阻值R1、下拉電阻60的電阻值R2、保護電阻69的電阻值R0、及正電位Vdd，來表示個別遮沒機構47中流通之電流的關係。圖13中，揭示在CMOS反向器電路70與控制電極24間流通之電流I1的絕對值｜I1｜、及在CMOS反向器電路68與相向電極26間流通之電流I2的絕對值｜I2｜、及流通於電流計48之全電流的電流值Itotal。圖13中，揭示個別遮沒機構47沒有異常而能夠做正常的遮沒動作之狀態(Normal)、及控制電極24與相向電極26之間短路(short)之狀態(電極間Short)、及在CMOS反向器電路70與控制電極24間發生斷線等而CMOS反向器電路70與控制電極24間成為浮遊狀態之狀態(電極線Open)的各情形。另，電極線Open中，即使在CMOS反向器電路70與控制電極24間發生斷線等，由於在控制電極24 連接有提升電阻66，故在控制電極24會被施加正電位Vdd。故，實際上控制電極24當然並未成為浮遊狀態。
(1)說明「Normal」情況。
(1-1)當CMOS反向器電路70的輸入為H電位，CMOS反向器電路68的輸入為H電位的情形下，電流I1的絕對值｜I1｜成為Vdd/(R0+R1)。電流I2的絕對值｜I2｜成為零。全電流的電流值Itotal成為Vdd/(R0+R1)。
(1-2)當CMOS反向器電路70的輸入為H電位，CMOS反向器電路68的輸入為L電位的情形下，電流I1的絕對值｜I1｜成為Vdd/(R0+R1)。電流I2的絕對值｜I2｜成為Vdd/R2。全電流的電流值Itotal成為Vdd/(R0+R1)+Vdd/R2。
(1-3)當CMOS反向器電路70的輸入為L電位，CMOS反向器電路68的輸入為H電位的情形下，電流I1的絕對值｜I1｜成為零。電流I2的絕對值｜I2｜成為零。全電流的電流值Itotal成為零。
(1-4)當CMOS反向器電路70的輸入為L電位，CMOS反向器電路68的輸入為L電位的情形下，電流I1的絕對值｜I1｜成為零。電流I2的絕對值｜I2｜成為Vdd/R2。全電流的電流值Itotal成為Vdd/R2。
(2)說明「電極間Short」情況。
(2-1)當CMOS反向器電路70的輸入為H電位，CMOS反向器電路68的輸入為H電位的情形下，電流I1的絕對值｜I1｜成為零。電流I2的絕對值｜I2｜成為Vdd/R1。全 電流的電流值Itotal成為Vdd/R1。
(2-2)當CMOS反向器電路70的輸入為H電位，CMOS反向器電路68的輸入為L電位的情形下，電流I1的絕對值｜I1｜成為Vdd/R1。電流I2的絕對值｜I2｜成為Vdd/R2。全電流的電流值Itotal成為Vdd(R0+R2)/R0R2。
(2-3)當CMOS反向器電路70的輸入為L電位，CMOS反向器電路68的輸入為H電位的情形下，電流I1的絕對值｜I1｜成為Vdd/R0。電流I2的絕對值｜I2｜成為Vdd(R0+R1)/R0R1。全電流的電流值Itotal成為Vdd(R0+R2)/R0R2。
(2-4)當CMOS反向器電路70的輸入為L電位，CMOS反向器電路68的輸入為L電位的情形下，電流I1的絕對值｜I1｜成為零。電流I2的絕對值｜I2｜成為Vdd/R2。全電流的電流值Itotal成為Vdd/R2。
(3)說明「電極線Open」情況。
(3-1)當CMOS反向器電路70的輸入為H電位，CMOS反向器電路68的輸入為H電位的情形下，電流I1的絕對值｜I1｜成為零。電流I2的絕對值｜I2｜成為零。全電流的電流值Itotal成為零。
(3-2)當CMOS反向器電路70的輸入為H電位，CMOS反向器電路68的輸入為L電位的情形下，電流I1的絕對值｜I1｜成為零。電流I2的絕對值｜I2｜成為Vdd/R2。全電流的電流值Itotal成為Vdd/R2。
(3-3)當CMOS反向器電路70的輸入為L電位，CMOS 反向器電路68的輸入為H電位的情形下，電流I1的絕對值｜I1｜成為零。電流I2的絕對值｜I2｜成為零。全電流的電流值Itotal成為零。
(3-4)當CMOS反向器電路70的輸入為L電位，CMOS反向器電路68的輸入為L電位的情形下，電流I1的絕對值｜I1｜成為零。電流I2的絕對值｜I2｜成為Vdd/R2。全電流的電流值Itotal成為Vdd/R2。
故，當CMOS反向器電路70的輸入為L電位，CMOS反向器電路68的輸入為H電位的情形下，若全電流的電流值Itotal為零，則可知測定對象之個別遮沒機構47，為沒有異常而能夠做正常的遮沒動作之狀態(Normal)，或是在CMOS反向器電路70與控制電極24間發生斷線等而CMOS反向器電路70與控制電極24間成為浮遊狀態之狀態(電極線Open)。另一方面，若全電流的電流值Itotal不為零而為有限的值(Vdd(R0+R1)/R0R1+測定誤差)，則可知測定對象之個別遮沒機構47，為控制電極24與相向電極26之間短路(short)之狀態(電極間Short)。
當CMOS反向器電路70的輸入為L電位，CMOS反向器電路68的輸入為H電位的情形下，若全電流的電流值Itotal為零，以及當CMOS反向器電路70的輸入為H電位，CMOS反向器電路68的輸入為H電位的情形下，若全電流的電流值Itotal不為零而為有限的值(Vdd/(R0+R1)+測定誤差)，則可知測定對象之個別遮沒機構47，為沒有異常而能夠做正常的遮沒動作之狀態(Normal)。另一 方面，當CMOS反向器電路70的輸入為L電位，CMOS反向器電路68的輸入為H電位的情形下，若全電流的電流值Itotal為零，以及當CMOS反向器電路70的輸入為H電位，CMOS反向器電路68的輸入為H電位的情形下，若全電流的電流值Itotal為零，則可知測定對象之個別遮沒機構47，為控制電極24成為浮遊狀態之狀態(電極線Open)。
又，當對複數個個別遮沒機構47同時進行上述操作的情形下，會成為下述。在此情形下，全電流的電流值Itotal，會成為測定對象之複數個個別遮沒機構47的合成值。
當各CMOS反向器電路70的輸入為L電位，各CMOS反向器電路68的輸入為H電位的情形下，若全電流的電流值Itotal為零，則可知測定對象之複數個個別遮沒機構47，為沒有異常而能夠做正常的遮沒動作之狀態(Normal)，或是在CMOS反向器電路70與控制電極24間發生斷線等而CMOS反向器電路70與控制電極24間成為浮遊狀態之狀態(電極線Open)。另一方面，若全電流的電流值Itotal不為零而為有限的值(n‧Vdd(R0+R1)/R0R1+測定誤差)，則可知測定對象之複數個個別遮沒機構47當中的n個個別遮沒機構47，為控制電極24與相向電極26之間短路(short)之狀態(電極間Short)。
當CMOS反向器電路70的輸入為L電位，CMOS反向器電路68的輸入為H電位的情形下，若全電流的電流值 Itotal為零，以及當CMOS反向器電路70的輸入為H電位，CMOS反向器電路68的輸入為H電位的情形下，若全電流的電流值Itotal不為零而為有限的值(m‧Vdd/(R0+R1)+測定誤差)，則可知測定對象之複數個個別遮沒機構47(S個個別遮沒機構47)當中的m個個別遮沒機構47，為沒有異常而能夠做正常的遮沒動作之狀態(Normal)。又，可知其餘(S-m)個個別遮沒機構47，為在CMOS反向器電路70與控制電極24間發生斷線等而CMOS反向器電路70與控制電極24間成為浮遊狀態之狀態(電極線Open)。
鑑此，實施形態2中，如同實施形態1般，是測定該全電流的電流值Itotal，並判定結果，藉此進行遮沒板204之檢査。如同實施形態1般，各者的判定結果會被輸出。藉由使用實施形態2之檢査方法，便可在將遮沒板204(遮沒裝置)裝載於描繪裝置100前之階段，即做遮沒板204之檢査。
實施形態2中多重射束的遮沒裝置之檢查方法，和圖6相同。
另，判定(1)工程(S104)中，例如，當裝載於遮沒板204(遮沒裝置)之個別遮沒機構47的個數為S個的情形下，若S個個別遮沒機構47短路時，全電流的電流值Itotal，理論上會成為S‧Vdd(R0+R1)/R0R1這樣有限的值。此外，若S個個別遮沒機構47當中，n個個別遮沒機構47短路時，全電流的電流值Itotal，理論上會成 為n‧Vdd(R0+R1)/R0R1這樣有限的值。但，實際上由於包含測定誤差，故難以以理論值測定。鑑此，實施形態2中，係事先設定在遮沒板204發生之短路(short)數的容許值a。然後，使用該容許值a來事先設定閾值。例如，將閾值設定成a‧Vdd(R0+R1)/R0R1這樣的有限值。然後，若測定出的電流值Itotal為小於等於該閾值之非零的有限值，則判定存在發生了短路(short)之容許值內的個數的個別遮沒機構47。當測定出的電流值Itotal超出該閾值的情形下，該遮沒板204會被判定成不可使用。
又，當全電流的電流值Itotal為零的情形下，判定裝載於遮沒板204(遮沒裝置)之所有的個別遮沒機構47(複數個個別遮沒機構47)，各自為沒有異常而能夠做正常的遮沒動作之狀態(Normal)，或是在CMOS反向器電路70與控制電極24間發生斷線等而CMOS反向器電路70與控制電極24間成為浮遊狀態之狀態(電極線Open)，這點和實施形態1相同。判定結果會被輸出。
判定(2)工程(S108)中，例如，當裝載於遮沒板204(遮沒裝置)之個別遮沒機構47的個數為S個的情形下，若S個個別遮沒機構47為沒有異常而能夠做正常的遮沒動作之狀態(Normal)時，全電流的電流值Itotal，理論上會成為S‧Vdd/(R0+R1)這樣有限的值。此外，若S個個別遮沒機構47當中m個個別遮沒機構47為沒有異常而能夠做正常的遮沒動作之狀態(Normal)時，全電流的電流值Itotal，理論上會成為m‧Vdd/(R0+R1)這 樣有限的值。但，實際上由於包含測定誤差，故難以以理論值測定。鑑此，實施形態2中，係事先設定在遮沒板204發生之發生了斷線之個別遮沒機構47的容許數b。然後，使用該容許數b來事先設定閾值。例如，將閾值設定成(S-b)‧Vdd/(R0+R1)這樣的有限值。然後，若測定出的電流值Itotal比該閾值還小，則判定沒有異常而能夠做正常的遮沒動作之狀態(Normal)的個別遮沒機構47的數量不足，換言之，裝載於遮沒板204(遮沒裝置)之所有的個別遮沒機構47(複數個個別遮沒機構47)當中存在發生了斷線之超出事先設定好的容許數b(第1容許數)之個別遮沒機構47。判定結果會被輸出。
此外，判定(3)工程(S124)中，例如，當測定對象群組內之個別遮沒機構47的個數為S’個的情形下，若S’個個別遮沒機構47短路時，全電流的電流值Itotal，理論上會成為S’‧Vdd(R0+R1)/R0R1這樣有限的值。此外，若S’個個別遮沒機構47當中，n’個個別遮沒機構47短路時，全電流的電流值Itotal，理論上會成為n’‧Vdd(R0+R1)/R0R1這樣有限的值。故，只要呈現出有限值，便可知群組內存在發生了短路(short)之個別遮沒機構47。針對存在發生了短路(short)之個別遮沒機構47的群組，當裝載於描繪裝置100時會設法不使射束到達試料101。判定結果會被輸出。
此外，判定(4)工程(S128)中，例如，當測定對象群組內之個別遮沒機構47的個數為S’個的情形下，若 S’個個別遮沒機構47為沒有異常而能夠做正常的遮沒動作之狀態(Normal)時，全電流的電流值Itotal，理論上會成為S’‧Vdd/(R0+R1)這樣有限的值。故，會事先設定閾值。例如，將閾值設定成S’‧Vdd/(R0+R1)這樣的有限值。然後，若測定出的電流值Itotal比此閾值還小，便可知在該群組內存在發生了斷線之個別遮沒機構47。判定結果會被輸出。
如以上這樣，按照實施形態2，如同實施形態1般，能夠在將遮沒板204(遮沒裝置)裝載至描繪裝置100前的階段，即檢查遮沒板204內是否存在發生了短路(short)之個別遮沒機構。又，能夠在將遮沒板204(遮沒裝置)裝載至描繪裝置100前的階段，即檢查遮沒板204內是否存在發生控制電路41與控制電極24間的斷線之個別遮沒機構。又，針對發生了短路(short)之個別遮沒機構及發生控制電路41與控制電極24間的斷線之個別遮沒機構，能夠以群組單位來查明。
以上已參照具體例說明了實施形態。但，本發明並非由該些具體例所限定。上述例子中，揭示輸入10位元的控制訊號以供各控制電路41的控制用之情形，但位元數可適當設定。例如亦可使用2位元、或3位元~9位元的控制訊號。另，亦可使用11位元以上的控制訊號。
此外，針對裝置構成或控制手法等對於本發明說明非直接必要之部分等雖省略記載，但能夠適當選擇使用必要之裝置構成或控制手法。例如，有關控制描繪裝置100之 控制部構成雖省略其記載，但當然可適當選擇使用必要之控制部構造。
其他具備本發明之要素，且所屬技術領域者可適當變更設計之所有多重帶電粒子束的遮沒裝置、多重帶電粒子束描繪裝置、及多重帶電粒子束的遮沒裝置之檢查方法，均包含於本發明之範圍。
雖已說明了本發明的幾個實施形態，但該些實施形態僅是提出作為例子，並非意圖限定發明範圍。該些新穎之實施形態，可以其他各種形態來實施，在不脫離發明要旨之範圍內，能夠進行各種省略、置換、變更。該些實施形態或其變形，均包含於發明範圍或要旨當中，且包含於申請專利範圍所記載之發明及其均等範圍內。

Claims (5)

  1. 一種多重帶電粒子束的遮沒裝置之檢查方法，係檢查遮沒裝置的不良個別遮沒機構之遮沒裝置之檢査方法，其特徵為，利用裝載有：複數個個別遮沒機構，以陣列配置，進行多重帶電粒子束的相對應射束之遮沒控制，各自具備：第1電位施加部，可選擇性地施加第1或第2電位；第1電阻，被施加前述第1電位；第1電極，從前述第1電位施加部被選擇性地施加前述第1或第2電位，且連接至前述第1電阻；第2電阻，被施加前述第2電位；第2電極，連接至前述第2電阻，且透過配線被選擇性地施加前述第1或第2電位；第3電阻，電性連接在前述第1電位施加部與前述第1電極之間，或在前述配線中串聯地連接；及至少1個第2電位施加部，可對前述複數個個別遮沒機構的第2電極選擇性地施加前述第1及第2電位；之遮沒裝置，在針對各個別遮沒機構從前述第1電位施加部對前述第1電極施加前述第1電位，從前述至少1個第2電位施加部當中和前述各個別遮沒機構相對應之第2電位施加部對前述第2電極施加前述第2電位之狀態下，測定從供給前述第1電位與第2電位的電位差之電壓給各個別遮沒機構之電源流出的第1電流值， 當測定出的第1電流值為有限值，且小於等於事先設定好的第1閾值的情形下，判定前述複數個個別遮沒機構當中存在發生了短路之個別遮沒機構，並輸出結果。
  2. 如申請專利範圍第1項所述之檢査方法，其中，在針對前述各個別遮沒機構從前述第1電位施加部對前述第1電極施加前述第2電位，從前述相對應之第2電位施加部對前述第2電極施加前述第2電位之狀態下，測定從前述電源流出的第2電流值，當測定出的第2電流值為有限值，且比事先設定好的第2閾值還小的情形下，判定前述複數個個別遮沒機構當中存在發生了斷線之超出事先設定好的第1容許數的個別遮沒機構，並輸出結果。
  3. 如申請專利範圍第2項所述之檢査方法，其中，當測定出的第2電流值大於等於前述第2閾值的情形下，判定前述遮沒裝置可使用，並輸出結果。
  4. 如申請專利範圍第1項所述之檢査方法，其中，將前述複數個個別遮沒機構依每一個別遮沒機構群加以群組化成複數個群組，對於每一群組，在控制成針對該群組內的各個別遮沒機構從前述第1電位施加部對前述第1電極施加前述第1電位，從前述相對應之第2電位施加部對前述第2電極施加前述第2電位，針對其他群組內的各個別遮沒機構則令其不流通電流之狀態下，測定從供給前述第1與第2電位差之電壓給各個別遮沒機構之電源流出的第3電流值， 對於每一群組，當測定出的第3電流值為有限值的情形下，判定該群組內的個別遮沒機構群當中存在發生了短路之個別遮沒機構，並輸出結果。
  5. 如申請專利範圍第4項所述之檢査方法，其中，對於每一群組，在控制成針對該群組內的各個別遮沒機構從前述第1電位施加部對前述第1電極施加前述第2電位，從前述相對應之第2電位施加部對前述第2電極施加前述第2電位，針對其他群組內的各個別遮沒機構則令其不流通電流之狀態下，測定從前述電源流出的第4電流值，對於每一群組，當測定出的第4電流值為有限值，且比事先設定好的第3閾值還小的情形下，判定該群組內的個別遮沒機構群當中存在發生了斷線之個別遮沒機構，並輸出結果。
TW104125613A 2014-09-03 2015-08-06 Inspection method of masking device with multiple charged particle beam TWI578364B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014179658 2014-09-03

Publications (2)

Publication Number Publication Date
TW201621958A TW201621958A (zh) 2016-06-16
TWI578364B true TWI578364B (zh) 2017-04-11

Family

ID=55312486

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104125613A TWI578364B (zh) 2014-09-03 2015-08-06 Inspection method of masking device with multiple charged particle beam

Country Status (5)

Country Link
US (1) US9880215B2 (zh)
JP (1) JP6590591B2 (zh)
KR (1) KR101698893B1 (zh)
DE (1) DE102015216682B4 (zh)
TW (1) TWI578364B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201618153A (zh) * 2014-09-03 2016-05-16 Nuflare Technology Inc 多重帶電粒子束的遮沒裝置，多重帶電粒子束描繪裝置，及多重帶電粒子束的不良射束遮蔽方法
JP2018160533A (ja) * 2017-03-22 2018-10-11 株式会社ニューフレアテクノロジー マルチビーム用のブランキング装置
JP6743787B2 (ja) * 2017-09-13 2020-08-19 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置及びブランキング回路の故障診断方法
CA3203390A1 (en) * 2020-12-23 2022-06-30 Stijn Wilem Herman Karel STEENBRINK Electron lens
EP4020517A1 (en) * 2020-12-23 2022-06-29 ASML Netherlands B.V. Electron-optical device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4063091A (en) * 1976-10-18 1977-12-13 American Optical Corporation High speed switching circuit
US20070075256A1 (en) * 2005-09-30 2007-04-05 Benyamin Buller Electrostatic deflection system with impedance matching for high positioning accuracy
JP2013128031A (ja) * 2011-12-19 2013-06-27 Nuflare Technology Inc マルチ荷電粒子ビーム描画装置及びマルチ荷電粒子ビーム描画方法
TW201339743A (zh) * 2011-12-19 2013-10-01 Nuflare Technology Inc 多重帶電粒子束描繪裝置以及多重帶電粒子束描繪方法
US20140014852A1 (en) * 2008-02-26 2014-01-16 Mapper Lithography Ip B.V. Projection lens arrangement

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262341A (en) * 1989-05-19 1993-11-16 Fujitsu Limited Blanking aperture array and charged particle beam exposure method
US5260579A (en) 1991-03-13 1993-11-09 Fujitsu Limited Charged particle beam exposure system and charged particle beam exposure method
JPH10289843A (ja) * 1997-04-11 1998-10-27 Fujitsu Ltd 荷電粒子ビーム露光方法及び装置
JPH11186144A (ja) * 1997-12-25 1999-07-09 Advantest Corp 荷電粒子ビーム露光装置
JP2000252198A (ja) * 1999-03-02 2000-09-14 Advantest Corp 荷電ビーム露光装置
GB2408383B (en) 2003-10-28 2006-05-10 Ims Nanofabrication Gmbh Pattern-definition device for maskless particle-beam exposure apparatus
GB2412232A (en) 2004-03-15 2005-09-21 Ims Nanofabrication Gmbh Particle-optical projection system
JP2006210459A (ja) * 2005-01-26 2006-08-10 Canon Inc 荷電粒子線露光装置、荷電粒子線露光方法、およびデバイス製造方法
EP1943661B1 (en) 2005-09-06 2012-02-08 Carl Zeiss SMT GmbH Charged particle inspection method and charged particle system
JP4843679B2 (ja) 2005-10-28 2011-12-21 カール ツァイス エスエムエス ゲゼルシャフト ミット ベシュレンクテル ハフツング 荷電粒子ビーム曝露システム
JP4955433B2 (ja) 2007-03-20 2012-06-20 キヤノン株式会社 偏向器アレイ、露光装置及びデバイス製造方法
TWI497557B (zh) 2009-04-29 2015-08-21 Mapper Lithography Ip Bv 包含靜電偏轉器的帶電粒子光學系統
JP2012023316A (ja) * 2010-07-16 2012-02-02 Canon Inc 荷電粒子線描画装置および物品の製造方法
JP5835892B2 (ja) 2010-12-27 2015-12-24 キヤノン株式会社 荷電粒子線描画装置及びデバイス製造方法
JP5826566B2 (ja) * 2011-09-01 2015-12-02 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム描画装置及びマルチ荷電粒子ビーム描画方法
JP2013069813A (ja) 2011-09-21 2013-04-18 Canon Inc 描画装置、および、物品の製造方法
TWI477925B (zh) 2011-10-04 2015-03-21 Nuflare Technology Inc Multi - beam charged particle beam mapping device and multi - beam charged particle beam rendering method
JP6087570B2 (ja) 2012-10-15 2017-03-01 キヤノン株式会社 描画装置、および物品の製造方法
JP5880627B2 (ja) 2014-06-17 2016-03-09 東京エレクトロン株式会社 原料供給装置及び半導体製造装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4063091A (en) * 1976-10-18 1977-12-13 American Optical Corporation High speed switching circuit
US20070075256A1 (en) * 2005-09-30 2007-04-05 Benyamin Buller Electrostatic deflection system with impedance matching for high positioning accuracy
US20140014852A1 (en) * 2008-02-26 2014-01-16 Mapper Lithography Ip B.V. Projection lens arrangement
JP2013128031A (ja) * 2011-12-19 2013-06-27 Nuflare Technology Inc マルチ荷電粒子ビーム描画装置及びマルチ荷電粒子ビーム描画方法
TW201339743A (zh) * 2011-12-19 2013-10-01 Nuflare Technology Inc 多重帶電粒子束描繪裝置以及多重帶電粒子束描繪方法

Also Published As

Publication number Publication date
KR20160028375A (ko) 2016-03-11
JP6590591B2 (ja) 2019-10-16
TW201621958A (zh) 2016-06-16
DE102015216682B4 (de) 2018-08-02
US9880215B2 (en) 2018-01-30
US20160061876A1 (en) 2016-03-03
DE102015216682A1 (de) 2016-03-03
KR101698893B1 (ko) 2017-01-23
JP2016054292A (ja) 2016-04-14

Similar Documents

Publication Publication Date Title
TWI578364B (zh) Inspection method of masking device with multiple charged particle beam
US9805905B2 (en) Blanking device for multi-beam of charged particle writing apparatus using multi-beam of charged particle and defective beam blocking method for multi-beam of charged particle
TWI629571B (zh) Multiple charged particle beam device
JP6491842B2 (ja) 補正プレートを有する荷電粒子多重ビーム装置
TWI634581B (zh) Masking device for multiple charged particle beam, masking method for multiple charged particle beam, and multi-charged particle beam drawing device
TWI596640B (zh) A plurality of charged particle beam masking devices and multiple charged particle beam drawing device
TW201611073A (zh) 多重帶電粒子束描繪方法及多重帶電粒子束描繪裝置
TWI744671B (zh) 電子光學系統及多射束圖像取得裝置
TWI684834B (zh) 多射束的個別射束檢測器，多射束照射裝置，及多射束的個別射束檢測方法
TW201624524A (zh) 多重帶電粒子束的射束位置測定方法及多重帶電粒子束描繪裝置
TW201727703A (zh) 多重帶電粒子束描繪方法及多重帶電粒子束描繪裝置
TWI655514B (zh) Multi-charged particle beam drawing device and multi-charged particle beam drawing method
TWI588859B (zh) 多重帶電粒子束用遮沒裝置及多重帶電粒子束描繪裝置
TWI603366B (zh) Multiple charged particle beam tracing device and multiple charged particle beam tracing method
TW201937523A (zh) 多帶電粒子束描繪方法及多帶電粒子束描繪裝置
KR102546621B1 (ko) 멀티 하전 입자 빔 묘화 장치 및 멀티 하전 입자 빔 묘화 방법
TW202109033A (zh) 多極像差校正器的導通檢測方法及多極像差校正器的導通檢測裝置
JPH11186144A (ja) 荷電粒子ビーム露光装置
WO2022145194A1 (ja) 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees