KR20170055004A - 전해동박, 전해동박의 제조 방법, 동장적층판, 프린트 배선판, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법 - Google Patents

전해동박, 전해동박의 제조 방법, 동장적층판, 프린트 배선판, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법 Download PDF

Info

Publication number
KR20170055004A
KR20170055004A KR1020160149217A KR20160149217A KR20170055004A KR 20170055004 A KR20170055004 A KR 20170055004A KR 1020160149217 A KR1020160149217 A KR 1020160149217A KR 20160149217 A KR20160149217 A KR 20160149217A KR 20170055004 A KR20170055004 A KR 20170055004A
Authority
KR
South Korea
Prior art keywords
layer
copper foil
electrolytic copper
less
treatment layer
Prior art date
Application number
KR1020160149217A
Other languages
English (en)
Other versions
KR101905998B1 (ko
Inventor
켄지 이누카이
요스케 코바야시
카즈히코 이이다
Original Assignee
제이엑스금속주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이엑스금속주식회사 filed Critical 제이엑스금속주식회사
Publication of KR20170055004A publication Critical patent/KR20170055004A/ko
Application granted granted Critical
Publication of KR101905998B1 publication Critical patent/KR101905998B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/04—Wires; Strips; Foils
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389—Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils

Abstract

회로 형성성이 양호한 전해동박을 제공한다. 광택면 측에 조화처리층을 갖지 않고, 광택면의 면 조도(Sa)가 0.270㎛ 이하인 전해동박.

Description

전해동박, 전해동박의 제조 방법, 동장적층판, 프린트 배선판, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법 {ELECTROLYTIC COPPER FOIL, METHOD OF MANUFACTURING ELECTROLYTIC COPPER FOIL, COPPER CLAD LAMINATE, PRINTED CIRCUIT BOARD, METHOD OF MANUFACTURING PRINTED CIRCUIT BOARD, AND METHOD OF MANUFACTURING ELECTRONIC DEVICE}
본 발명은 전해동박, 전해동박의 제조 방법, 동장적층판, 프린트 배선판, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법에 관한 것이다.
프린트 배선판은 동박에 절연기판을 접착시켜 동장적층판으로 한 후에, 에칭에 의해 동박면에 도체 패턴을 형성하는 공정을 거쳐 제조되는 것이 일반적이다. 최근 전자기기의 소형화, 고성능화 요구 증대에 따라 탑재 부품의 고밀도 실장화나 신호의 고주파화가 진전되어, 프린트 배선판에 대하여 도체 패턴의 미세화(파인피치화)나 고주파 대응 등이 요구되고 있다.
전해동박을 사용하여 상술한 바와 같은 도체 패턴의 미세화를 실현하기 위하여, 종래에는 전해동박을 제조하기 위한 전해액에 광택제를 첨가하여 석출면 측의 표면이 평활한 전해동박을 제작하여 해당 표면에 회로를 형성하였었다(특허문헌 1).
특허문헌 1 : 일본 공개특허공보 제2004-162172호
그렇지만, 상술한 바와 같이 전해동박을 제조하기 위한 전해액에 광택제를 첨가하여 석출면 측의 표면이 평활한 전해동박을 제작하여, 해당 표면에 회로를 형성하는 경우, 광택 도금에 포함되는 첨가제의 영향으로 전해동박 제조시에 상온에서의 재결정 및 그에 따르는 수축으로 인하여 동박에 주름이 발생하기 쉽다. 그리고, 해당 주름이 발생한 경우, 그 후의 전해동박을 수지 기판과 맞붙일 때에도 주름이 발생하는 문제가 있다. 이렇게 전해동박에 주름이 발생해버리면, 해당 전해동박에 회로를 형성할 때에 파인피치화가 곤란해진다.
그래서, 본 발명은 회로 형성성이 양호한 전해동박을 제공하는 것을 과제로 한다.
본 발명은 일 양태에 있어서, 광택면 측에 조화(粗化)처리층을 갖지 않고, 상기 광택면의 면 조도(Sa)가 0.270㎛ 이하인 전해동박이다.
본 발명은 다른 양태에 있어서, 광택면 측에 조화처리층을 갖지 않고, 상기 광택면의 제곱평균평방근 높이(Sq)가 0.315㎛ 이하인 전해동박이다.
본 발명의 전해동박은 한 실시형태에 있어서, 상기 광택면의 제곱평균평방근 높이(Sq)가 0.315㎛ 이하이다. 또한, 본 발명의 전해동박은 다른 한 실시형태에 있어서, 광택면 측에 조화처리층을 갖지 않고, 상기 광택면의 면 조도(Sa)가 0.150㎛ 이하이다.
본 발명의 전해동박은 다른 한 실시형태에 있어서, 상기 광택면의 제곱평균평방근 높이(Sq)가 0.200㎛ 이하이다. 또한, 본 발명의 전해동박은 다른 한 실시형태에 있어서, 광택면 측에 조화처리층을 갖지 않고, 상기 광택면의 제곱평균평방근 높이(Sq)가 0.200㎛ 이하이다. 또한, 본 발명의 전해동박은 다른 한 실시형태에 있어서, 상기 광택면의 면 조도(Sa)가 0.133㎛ 이하 또는 0.130㎛ 이하이다.
본 발명의 전해동박은 또 다른 한 실시형태에 있어서, 상기 광택면의 제곱평균평방근 높이(Sq)가 0.180㎛ 이하이다.
본 발명의 전해동박은 또 다른 한 실시형태에 있어서, 상기 광택면의 제곱평균평방근 높이(Sq)가 0.120㎛ 이하이다.
본 발명은 또 다른 양태에 있어서, 광택면 측에 조화처리층을 갖고, 상기 광택면의 면 조도(Sa)가 0.470㎛ 이하인 전해동박이다.
본 발명은 또 다른 양태에 있어서, 광택면 측에 조화처리층을 갖고, 상기 광택면의 제곱평균평방근 높이(Sq)가 0.550㎛ 이하인 전해동박이다.
본 발명의 전해동박은 또 다른 한 실시형태에 있어서, 광택면 측에 조화처리층을 갖고, 상기 광택면의 면 조도(Sa)가 0.380㎛ 이하이다.
본 발명의 전해동박은 또 다른 한 실시형태에 있어서, 상기 광택면 측의 면 조도(Sa)가 0.355㎛ 이하, 또는 0.300㎛ 이하이다.
본 발명의 전해동박은 또 다른 한 실시형태에 있어서, 상기 광택면 측의 면 조도(Sa)가 0.200㎛ 이하이다.
본 발명의 전해동박은 또 다른 한 실시형태에 있어서, 상기 광택면 측의 제곱평균평방근 높이(Sq)가 0.550㎛ 이하, 0.490㎛ 이하 또는 0.450㎛ 이하이다.
본 발명의 전해동박은 또 다른 한 실시형태에 있어서, 상기 광택면 측의 제곱평균평방근 높이(Sq)가 0.400㎛ 이하이다.
본 발명의 전해동박은 또 다른 한 실시형태에 있어서, 상기 광택면 측의 제곱평균평방근 높이(Sq)가 0.330㎛ 이하이다.
본 발명의 전해동박은 또 다른 한 실시형태에 있어서, 광택면 측에 조화처리층을 형성하기 전의 광택면의 면 조도(Sa)가 0.270㎛ 이하 또는 0.150㎛ 이하이다.
본 발명의 전해동박은 또 다른 한 실시형태에 있어서, 상기 광택면 측에 조화처리층을 형성하기 전의 광택면의 면 조도(Sa)가 0.133㎛ 이하이다.
본 발명의 전해동박은 또 다른 한 실시형태에 있어서, 상기 광택면 측에 조화처리층을 형성하기 전의 광택면의 면 조도(Sa)가 0.130㎛ 이하이다.
본 발명의 전해동박은 또 다른 한 실시형태에 있어서, 광택면 측에 조화처리층을 형성하기 전의 광택면의 제곱평균평방근 높이(Sq)가 0.315㎛ 이하 또는 0.200㎛ 이하이다.
본 발명의 전해동박은 또 다른 한 실시형태에 있어서, 광택면 측에 조화처리층을 형성하기 전의 광택면의 제곱평균평방근 높이(Sq)가 0.180㎛ 이하이다.
본 발명의 전해동박은 또 다른 한 실시형태에 있어서, 상기 광택면 측에 조화처리층을 형성하기 전의 광택면의 제곱평균평방근 높이(Sq)가 0.120㎛ 이하이다.
본 발명의 전해동박은 또 다른 한 실시형태에 있어서, 상온 항장력이 30kg/㎟ 이상이다.
본 발명의 전해동박은 또 다른 한 실시형태에 있어서, 상온 신장이 3% 이상이다.
본 발명의 전해동박은 또 다른 한 실시형태에 있어서, 고온 항장력이 10kg/㎟ 이상이다.
본 발명의 전해동박은 또 다른 한 실시형태에 있어서, 고온 신장이 2% 이상이다.
본 발명의 전해동박은 또 다른 한 실시형태에 있어서, 상기 전해동박의 광택면과 반대측 면에 조화처리층을 가진다.
본 발명의 전해동박은 또 다른 한 실시형태에 있어서, 상기 조화처리층이 구리, 니켈, 인, 텅스텐, 비소, 몰리브덴, 크롬, 철, 바나듐, 코발트 및 아연으로 구성되는 군으로부터 선택된 어느 한 단체 또는 어느 1종 이상을 포함하는 합금으로 구성되는 층이다.
본 발명의 전해동박은 또 다른 한 실시형태에 있어서, 상기 조화처리층의 표면에 내열층, 방청층, 크로메이트 처리층 및 실란커플링 처리층으로 구성되는 군으로부터 선택된 1종 이상의 층을 가진다.
본 발명의 전해동박은 또 다른 한 실시형태에 있어서, 상기 전해동박의 광택면 및 광택면과 반대측 면의 한쪽 또는 양쪽에 내열층, 방청층, 크로메이트 처리층 및 실란커플링 처리층으로 구성되는 군으로부터 선택된 1종 이상의 층을 가진다.
본 발명의 전해동박은 또 다른 한 실시형태에 있어서, 상기 전해동박의 광택면 및 광택면과 반대측 면의 한쪽 또는 양쪽에 수지층을 구비한다.
본 발명의 전해동박은 또 다른 한 실시형태에 있어서, 상기 조화처리층 상에 수지층을 구비한다.
본 발명의 전해동박은 또 다른 한 실시형태에 있어서, 상기 내열층, 방청층, 크로메이트 처리층 및 실란커플링 처리층으로 구성되는 군으로부터 선택된 1종 이상의 층 위에 수지층을 구비한다.
본 발명은 또 다른 양태에 있어서, 표면의 면 조도(Sa)가 0.270㎛ 이하인 전해 드럼을 사용하여 전해동박을 제작하는 전해동박의 제조 방법이다. 또한, 본 발명은 한 실시형태에 있어서, 표면의 면 조도(Sa)가 0.150㎛ 이하인 전해 드럼을 사용하여 전해동박을 제작하는 전해동박의 제조 방법이다.
본 발명은 또 다른 양태에 있어서, 표면의 제곱평균평방근 높이(Sq)가 0.315㎛ 이하인 전해 드럼을 사용하여 전해동박을 제작하는 전해동박의 제조 방법이다. 또한, 본 발명은 한 실시형태에 있어서, 표면의 제곱평균평방근 높이(Sq)가 0.200㎛ 이하인 전해 드럼을 사용하여 전해동박을 제작하는 전해동박의 제조 방법이다.
본 발명은 또 다른 양태에 있어서, 본 발명의 전해동박을 갖는 동장적층판이다.
본 발명은 또 다른 양태에 있어서, 본 발명의 전해동박을 갖는 프린트 배선판이다.
본 발명은 또 다른 양태에 있어서, 본 발명의 전해동박을 사용하여 프린트 배선판을 제조하는 프린트 배선판의 제조 방법이다.
본 발명은 또 다른 양태에 있어서, 본 발명의 전해동박과 절연기판을 적층하여 동장적층판을 형성하고, 그 후, 세미애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미애디티브법 중 어느 한 방법에 의해 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법이다.
본 발명은 또 다른 양태에 있어서, 본 발명의 방법으로 제조된 프린트 배선판을 사용하여 전자기기를 제조하는 전자기기의 제조 방법이다.
본 발명에 의하면, 회로 형성성이 양호한 전해동박을 제공할 수 있다.
도 1의 (a)는 실시예 2의 전해동박의 광택면의 SEM 상이고, (b)는 실시예 10의 전해동박의 광택면의 SEM 상이다.
이하, 본 발명의 전해동박의 실시형태에 대하여 설명한다. 또한, 본 명세서에 있어서, 「광택면의 면 조도(Sa)」, 「광택면의 제곱평균평방근 높이(Sq)」는 각각 전해동박의 광택면에 조화처리층, 내열층, 방청층, 크로메이트 처리층, 실란커플링 처리층 등의 표면처리층이 설치되어 있는 경우에는, 해당 표면처리층을 형성한 후의 표면(최외층 표면)의 면 조도(Sa), 제곱평균평방근 높이(Sq)를 나타낸다. 또한, 「광택면 측에 조화처리층을 형성하기 전의 광택면의 면 조도(Sa)」 및 「광택면 측에 조화처리층을 형성하기 전의 광택면의 제곱평균평방근 높이(Sq)」는 각각 광택면 측에 조화처리층을 형성하기 전의 광택면에 내열층, 방청층, 크로메이트 처리층, 실란커플링 처리층등의 조화처리층 이외의 표면처리층이 설치되어 있는 경우에는, 해당 표면처리층을 형성한 후의 표면(최외층 표면)의 면 조도(Sa), 제곱평균평방근 높이(Sq)를 나타낸다.
<조화처리층을 광택면 측에 갖지 않는 전해동박>
본 발명의 전해동박은 일 양태에 있어서, 광택면 측에 조화처리층을 갖지 않고, 상기 광택면의 면 조도(Sa)가 0.270㎛ 이하이며, 바람직하게는 0.150㎛ 이하이다. 본 발명에 있어서, 전해동박의 광택면이란, 해당 전해동박이 제작될 때의 드럼측 표면(샤이니면： S면)을 나타낸다. 또한, 본 발명의 전해동박에 있어서, 광택면과 반대측 면이란, 해당 전해동박이 제작될 때의 드럼과는 반대측(석출면 측)의 표면(매트면： M면)을 나타낸다.
이러한 구성에 의해, 해당 전해동박을 사용하여 형성하는 회로의 피치에 대하여, L/S(라인/스페이스)=22㎛ 이하/22㎛ 이하, 바람직하게는 20㎛ 이하/20㎛ 이하인 파인피치가 가능해진다. 광택면의 면 조도(Sa)는 0.230㎛ 이하인 것이 바람직하고, 0.180㎛ 이하인 것이 바람직하고, 0.150㎛ 이하인 것이 바람직하고, 0.133㎛ 이하인 것이 바람직하고, 0.130㎛ 이하인 것이 더 바람직하고, 0.120㎛ 이하인 것이 더 바람직하다. 전해동박의 광택면의 면 조도(Sa)의 하한은 특별히 한정되지 않지만, 예를 들면 0.001㎛ 이상 혹은 0.010㎛ 이상 혹은 0.050㎛ 이상 혹은 0.100㎛ 이상이다.
본 발명의 전해동박은 다른 양태에 있어서, 광택면 측에 조화처리층을 갖지 않고, 상기 광택면의 제곱평균평방근 높이(Sq)가 0.315㎛ 이하이며, 바람직하게는 0.200㎛ 이하이다.
이러한 구성에 의해, 해당 전해동박을 사용하여 형성하는 회로의 피치에 대하여, L/S(라인/스페이스)=22㎛ 이하/22㎛ 이하, 바람직하게는 20㎛ 이하/20㎛ 이하인 파인피치가 가능해진다. 광택면의 제곱평균평방근 높이(Sq)는 0.292㎛ 이하인 것이 바람직하고, 0.230㎛ 이하인 것이 바람직하고, 0.200㎛ 이하인 것이 바람직하고, 0.180㎛ 이하인 것이 바람직하고, 0.120㎛ 이하인 것이 바람직하고, 0.115㎛ 이하인 것이 더 바람직하다. 전해동박의 광택면의 제곱평균평방근 높이(Sq)의 하한은 특별히 한정되지 않지만, 예를 들면 0.001㎛ 이상 혹은 0.010㎛ 이상 혹은 0.050㎛ 이상 혹은 0.100㎛ 이상이다.
<조화처리층을 광택면 측에 갖는 전해동박>
본 발명의 전해동박은 다른 양태에 있어서, 광택면 측에 조화처리층을 갖고, 상기 광택면의 면 조도(Sa)가 0.470㎛ 이하이며, 바람직하게는 0.380㎛ 이하인 전해동박이다.
이러한 구성에 의해, 해당 전해동박을 사용하여 형성하는 회로의 피치에 대하여, L/S(라인/스페이스)=22㎛ 이하/22㎛ 이하, 바람직하게는 20㎛ 이하/20㎛ 이하인 파인피치가 가능해진다. 해당 광택면의 면 조도(Sa)는 0.385㎛ 이하인 것이 바람직하고, 0.380㎛ 이하인 것이 바람직하고, 0.355㎛ 이하인 것이 바람직하고, 0.340㎛ 이하인 것이 바람직하고, 0.300㎛ 이하인 것이 바람직하고, 0.295㎛ 이하인 것이 바람직하고, 0.230㎛ 이하인 것이 바람직하고, 0.200㎛ 이하인 것이 더 바람직하다. 전해동박의 광택면의 면 조도(Sa)의 하한은 특별히 한정되지 않지만, 예를 들면 0.001㎛ 이상 혹은 0.010㎛ 이상 혹은 0.050㎛ 이상 혹은 0.100㎛ 이상이다.
또한, 해당 전해동박은 광택면 측에 조화처리층을 형성하기 전의 광택면의 면 조도(Sa)가 0.270㎛ 이하인 것이 바람직하고, 0.230㎛ 이하인 것이 바람직하고, 0.180㎛ 이하인 것이 바람직하고, 0.150㎛ 이하인 것이 바람직하고, 더 바람직하게는 0.133㎛ 이하이고, 보다 더 바람직하게는 0.130㎛ 이하이고, 보다 더 바람직하게는 0.120㎛ 이하이다. 이러한 구성에 의하면, 조화처리층을 형성한 후의 전해동박의 광택면의 면 조도(Sa) 및/또는 조화처리층을 형성한 후의 전해동박의 광택면의 제곱평균평방근 높이(Sq)를 적절한 값으로 제어할 수 있어, 해당 전해동박을 사용하여 형성하는 회로의 피치에 대하여, L/S(라인/스페이스)=22㎛ 이하/22㎛ 이하, 더 바람직하게는 20㎛ 이하/20㎛ 이하인 파인피치가 가능해진다. 전해동박의 광택면 측에 조화처리층을 형성하기 전의 광택면의 면 조도(Sa)의 하한은 특별히 한정되지 않지만, 예를 들면 0.001㎛ 이상 혹은 0.010㎛ 이상 혹은 0.050㎛ 이상 혹은 0.100㎛ 이상이다.
본 발명의 전해동박은 다른 양태에 있어서, 광택면 측에 조화처리층을 갖고, 상기 광택면의 제곱평균평방근 높이(Sq)가 0.550㎛ 이하이며, 바람직하게는 0.490㎛ 이하이다.
이러한 구성에 의해, 해당 전해동박을 사용하여 형성하는 회로의 피치에 대하여 L/S(라인/스페이스)=22㎛ 이하/22㎛ 이하, 바람직하게는 20㎛ 이하/20㎛ 이하인 파인피치가 가능해진다. 광택면의 제곱평균평방근 높이(Sq)는 0.490㎛ 이하인 것이 바람직하고, 0.450㎛ 이하인 것이 바람직하고, 0.435㎛ 이하인 것이 바람직하고, 0.400㎛ 이하인 것이 바람직하고, 0.395㎛ 이하인 것이 바람직하고, 0.330㎛ 이하인 것이 더 바람직하고, 0.290㎛ 이하인 것이 더 바람직하다. 전해동박의 광택면의 제곱평균평방근 높이(Sq)의 하한은 특별히 한정되지 않지만, 예를 들면 0.001㎛ 이상 혹은 0.010㎛ 이상 혹은 0.050㎛ 이상 혹은 0.100㎛ 이상이다.
또한, 해당 전해동박은 광택면 측에 조화처리층을 형성하기 전의 광택면의 제곱평균평방근 높이(Sq)가 0.315㎛ 이하인 것이 바람직하고, 0.292㎛ 이하인 것이 바람직하고, 0.230㎛ 이하인 것이 바람직하고, 0.200㎛ 이하인 것이 바람직하고, 0.180㎛ 이하인 것이 바람직하고, 더 바람직하게는 0.120㎛ 이하, 더 바람직하게는 0.115㎛ 이하이다. 이러한 구성에 의하면, 조화처리층을 형성한 후의 전해동박의 광택면의 면 조도(Sa) 및/또는 조화처리층을 형성한 후의 전해동박의 광택면의 제곱평균평방근 높이(Sq)를 적절한 값으로 제어할 수 있어, 해당 전해동박을 사용하여 형성하는 회로의 피치에 대하여 L/S(라인/스페이스)=22㎛ 이하/22㎛ 이하, 바람직하게는 20㎛ 이하/20㎛ 이하인 파인피치가 가능해진다. 전해동박의 광택면 측에 조화처리층을 형성하기 전의 광택면의 제곱평균평방근 높이(Sq)의 하한은 특별히 한정되지 않지만, 예를 들면 0.001㎛ 이상 혹은 0.010㎛ 이상 혹은 0.050㎛ 이상 혹은 0.100㎛ 이상이다.
본 발명의 전해동박은 상온 항장력이 30kg/㎟ 이상인 것이 바람직하다. 「상온 항장력」이란 실온에서의 항장력을 나타내며, IPC-TM-650에 준하여 측정된다. 상온 항장력이 30kg/㎟ 이상이면 핸들링시에 주름이 발생하기 어렵다는 효과가 있다. 35kg/㎟ 이상인 것이 더 바람직하다.
본 발명의 전해동박은 상온 신장이 3% 이상인 것이 바람직하다. 「상온 신장」이란 실온에서의 신장을 나타내며, IPC-TM-650에 준하여 측정된다. 상온 신장이 3% 이상이면, 파단하기 어렵다는 효과가 있다. 상온 신장은 4% 이상인 것이 더 바람직하다.
본 발명의 전해동박은 고온 항장력이 10kg/㎟ 이상인 것이 바람직하다. 「고온 항장력」이란 180℃에서의 항장력을 나타내며, IPC-TM-650에 준하여 측정된다. 고온 항장력이 10kg/㎟ 이상이면, 수지와의 접착 시 주름이 발생하기 어렵다는 효과가 있다. 15kg/㎟ 이상인 것이 더 바람직하다.
본 발명의 전해동박은 고온 신장이 2% 이상인 것이 바람직하다. 「고온 신장」이란 180℃에서의 신장을 나타내며, IPC-TM-650에 준하여 측정된다. 고온 신장이 2% 이상이면, 회로의 크랙 발생 방지에 효과가 있다. 고온 신장은 3% 이상인 것이 바람직하고, 6% 이상인 것이 더 바람직하고, 15% 이상인 것이 더 바람직하다.
본 발명의 전해동박은 후술하는 표면처리층이 설치되어 있는 경우는 해당 표면처리층을 제외한 부분에 대하여, 순동 외에 예를 들면 Sn이 들어간 구리, Ag가 들어간 구리, Ti, W, Mo, Cr, Zr, Mg, Ni, Sn, Ag, Co, Fe, As, P 등을 첨가한 구리합금도 사용 가능하다. 본 명세서에 있어서, 용어 「동박」을 단독으로 사용했을 때에는 구리합금박도 포함하는 것으로 한다. 이들 구리합금박은 전해동박을 제조할 때에 사용하는 전해액 중에 합금 원소(예를 들면, Ti, W, Mo, Cr, Zr, Mg, Ni, Sn, Ag, Co, Fe, As 및 P로 구성되는 군으로부터 선택되는 1종 또는 2종 이상의 원소)를 첨가하여 전해동박을 제조함으로써 제조할 수 있다. 또한, 해당 전해동박의 두께는 특별히 한정되지는 않지만, 전형적으로는 0.5~3000㎛이고, 바람직하게는 1.0~1000㎛, 바람직하게는 1.0~300㎛, 바람직하게는 1.0~100㎛, 바람직하게는 3.0~75㎛, 바람직하게는 4~40㎛, 바람직하게는 5~37㎛, 바람직하게는 6~28㎛, 바람직하게는 7~25㎛, 바람직하게는 8~19㎛이다.
<전해동박의 제조 방법>
본 발명의 전해동박은 황산구리 도금욕으로부터 티타늄이나 스텐레스의 드럼 위에 구리를 전해석출하여 제조된다. 해당 전해조건을 이하에 나타낸다.
<전해조건>
전해액 조성 ： Cu　50~150g/L, H2SO4　60~150g/L,
전류밀도 ： 30~120A/d㎡
전해액 온도 ： 50~60도
첨가물 ： 염소 이온　20~80ppm, 아교　0.01~10.0ppm
또한, 본 명세서에 기재된 전해, 에칭, 표면처리 또는 도금 등에 사용되는 처리액(에칭액, 전해액 등)의 나머지 부분은 특별히 명기하지 않는 한 물이다.
이때 사용하는 전해 드럼은 드럼 표면의 면 조도(Sa)가 0.270㎛ 이하, 바람직하게는 0.15㎛ 이하이다. 또한, 드럼 표면의 제곱평균평방근 높이(Sq)가 0.315㎛ 이하, 바람직하게는 0.20㎛ 이하이다. 해당 면 조도(Sa) 또는 제곱평균평방근 높이(Sq)를 표면에 갖는 전해 드럼은 우선, 티타늄이나 스텐레스의 드럼 표면을 번수(番手)가 300(P300)~500(P500)번인 연마 벨트에 의해 연마한다. 이 때, 연마 벨트를 드럼의 폭 방향에서 소정 폭만큼 감아 소정 속도로 연마 벨트를 드럼의 폭 방향으로 이동시키면서 드럼을 회전시킴으로써 연마한다. 해당 연마시의 드럼 표면의 회전속도는 130~190m/분으로 한다. 또한, 연마시간은 연마 벨트의 1회 패스로 드럼 표면의(폭 방향 위치의) 1점을 통과하는 시간과 패스 회수와의 곱으로 한다. 또한, 상술한 1회 패스로 드럼 표면의 1점을 통과하는 시간은 연마 벨트의 폭을 연마 벨트의 드럼의 폭 방향의 이동 속도로 나눈 값으로 하였다. 또한, 연마 벨트의 1회 패스란, 드럼의 둘레 방향의 표면을, 드럼의 축(폭) 방향(전해동박의 폭 방향)의 한쪽 끝 부분으로부터 다른 한쪽 끝 부분까지 1회 연마 벨트로 연마하는 것을 의미한다. 즉, 연마시간은 이하의 식에서 나타낸다.
연마시간(분)=1패스당 연마 벨트의 폭(cm/회)/연마 벨트의 이동 속도(cm/분)×패스 회수(회)
지금까지 전해동박 제조에 있어서는, 연마시간은 1.6~3분으로 하였었지만, 본 발명에서는 3.5~10분, 또한, 본 발명에 있어서, 연마시에 드럼 표면을 물로 적시는 경우는 6~10분으로 한다. 상기 연마시간의 산출예로서 예를 들면 10cm 폭의 연마 벨트로 이동 속도를 20cm/분으로 하였을 때, 드럼 표면의 1점 1패스의 연마시간은 0.5분이 된다. 여기에 토탈 패스 회수를 곱함으로써 산출된다(예를 들면 0.5분×10패스=5분). 연마 벨트의 번수를 크게 하는 것 및/또는 드럼 표면의 회전속도를 높게 하는 것 및/또는 연마시간을 길게 하는 것 및/또는 연마시 드럼 표면을 물로 적심으로써 드럼 표면의 면 조도(Sa) 및 드럼 표면의 제곱평균평방근 높이(Sq)를 작게 할 수 있다. 또한, 연마 벨트의 번수를 작게 하는 것 및/또는 드럼 표면의 회전속도를 낮게 하는 것 및/또는 연마시간을 짧게 하는 것 및/또는 연마시에 드럼 표면을 건조시킴으로써 드럼 표면의 면 조도(Sa) 및 드럼 표면의 제곱평균평방근 높이(Sq)를 크게 할 수 있다. 또한, 연마시간을 길게 함으로써 면 조도(Sa)를 작게 함과 동시에 Sa가 작아지는 정도보다도 큰 정도로 제곱평균평방근 높이(Sq)를 작게 할 수 있다. 또한, 연마시간을 짧게 함으로써, 면 조도(Sa)를 크게 함과 동시에 면 조도(Sa)가 커지는 정도보다도 큰 정도로 제곱평균평방근 높이(Sq)를 크게 할 수 있다. 또한, 상술한 연마 벨트의 번수는 연마 벨트에 사용되고 있는 연마재의 입자 크기 정도를 의미한다. 그리고, 해당 연마재의 입자 크기 정도는 FEPA(Federation　of　European　Producers　of　Abrasives)-standard 43-1：2006, 43-2：2006에 준거하고 있다.
또한, 연마시에 드럼 표면을 물로 적심으로써, 제곱평균평방근 높이(Sq)를 작게 함과 동시에 제곱평균평방근 높이(Sq)가 작아지는 정도보다도 큰 정도로 면 조도(Sa)를 작게 할 수 있다. 또한, 연마시에 드럼 표면을 건조시킴으로써, 제곱평균평방근 높이(Sq)를 크게 함과 동시에 제곱평균평방근 높이(Sq)가 커지는 정도보다도 큰 정도로 면 조도(Sa)를 크게 할 수 있다.
이렇게 하여, 광택면의 면 조도(Sa)가 0.270㎛ 이하, 바람직하게는 0.150㎛ 이하 및/또는 제곱평균평방근 높이(Sq)가 0.315㎛ 이하, 바람직하게는 0.200㎛ 이하인 전해동박을 제작할 수 있다.
또한, 광택면의 면 조도(Sa)가 0.270㎛ 이하, 바람직하게는 0.150㎛ 이하, 및/또는 제곱평균평방근 높이(Sq)가 0.315㎛ 이하, 바람직하게는 0.200㎛ 이하인 전해동박의 광택면 측에 후술하는 조화처리 또는 표면처리를 실시함으로써 광택면 측에 조화처리층을 갖고, 상기 광택면의 면 조도(Sa)가 0.470㎛ 이하, 바람직하게는 0.380㎛ 이하 및/또는 상기 광택면의 제곱평균평방근 높이(Sq)를 0.550㎛ 이하, 바람직하게는 0.490㎛ 이하인 전해동박을 제작할 수 있다.
또한, 전해 드럼 표면의 면 조도(Sa) 및 제곱평균평방근 높이(Sq)는 이하와 같이 하여 측정할 수 있다.
·수지 필름(폴리염화비닐)을 용제(아세톤)에 침지시킴으로써 팽윤시킨다.
·상기 팽윤시킨 수지 필름을 전해 드럼 표면에 접촉시키고, 수지 필름으로부터 아세톤이 휘발한 후에 수지 필름을 박리하여, 전해 드럼 표면의 레플리카를 채취한다.
·해당 레플리카를 레이저 현미경으로 측정하여, 면 조도(Sa) 및 제곱평균평방근 높이(Sq)의 값을 측정한다.
그리고, 얻어진 레플리카의 면 조도(Sa) 및 제곱평균평방근 높이(Sq)의 값을 전해 드럼 표면의 면 조도(Sa) 및 제곱평균평방근 높이(Sq)로 하였다.
<조화처리 및 그 밖의 표면처리>
전해동박의 광택면 및 광택면과 반대측 면의 한쪽 또는 양쪽에는, 예를 들면 절연기판과의 밀착성 등을 양호하게 하기 위하여 조화처리를 실시함으로써 조화처리층을 설치하여도 된다. 조화처리는 예를 들면, 구리 또는 구리합금으로 조화 입자를 형성함으로써 실시할 수 있다. 조화처리는 미세한 것이어도 되고, 바늘 형상, 막대 형상 또는 입자 형상의 조화 입자를 형성함으로써 실시하여도 된다. 조화처리층은 구리, 니켈, 인, 텅스텐, 비소, 몰리브덴, 크롬, 철, 바나듐, 코발트 및 아연으로 구성되는 군으로부터 선택된 어느 한 단체 또는 어느 1종 이상을 포함하는 합금으로 구성되는 층 등이어도 된다. 또한, 구리 또는 구리합금으로 조화 입자를 형성한 후, 더욱이 니켈, 코발트, 구리, 아연의 단체 또는 합금 등으로 2차 입자나 3차 입자를 형성하는 조화처리를 실시할 수도 있다. 그 후에, 니켈, 코발트, 구리, 아연의 단체 또는 합금 등으로 내열층 또는 방청층을 형성하여도 되고, 더욱이 그 표면에 크로메이트 처리, 실란커플링 처리 등의 처리를 실시하여도 된다. 또는, 조화처리를 실시하지 않고, 니켈, 코발트, 구리, 아연의 단체 또는 합금 등으로 내열층 또는 방청층을 형성하고, 더욱이 그 표면에 크로메이트 처리, 실란커플링 처리 등의 처리를 실시하여도 된다. 즉, 조화처리층의 표면에 내열층, 방청층, 크로메이트 처리층 및 실란커플링 처리층으로 구성되는 군으로부터 선택된 1종 이상의 층을 형성하여도 되고, 전해동박의 표면에 조화처리층, 내열층, 방청층, 크로메이트 처리층 및 실란커플링 처리층으로 구성되는 군으로부터 선택된 1종 이상의 층을 형성하여도 된다. 또한, 상술한 내열층, 방청층, 크로메이트 처리층, 실란커플링 처리층은 각각 복수의 층으로 형성되어도 된다(예를 들면 2층 이상, 3층 이상 등).
또한, 조화처리층은 황산알킬에스테르염, 텅스텐 이온, 비소 이온으로부터 선택한 물질의 적어도 1종류 이상을 포함하는 황산·황산구리로 구성되는 전해조를 사용하여 형성할 수 있다. 조화처리층은 가루 떨어짐 방지, 박리 강도 향상을 위하여 황산·황산구리로 구성되는 전해조로 씌워 도금을 실시하는 것이 바람직하다.
구체적인 처리 조건은 다음과 같다.
(액 조성 1)
CuSO4·5H2O : 39.3~118g/L
Cu : 10~30g/L
H2SO4 ： 10~150g/L
Na2WO4·2H2O ： 0~90mg/L
W ： 0~50mg/L
도데실 황산나트륨 ： 0~50mg
H3AsO3(60% 수용액) ： 0~6315mg/L
As ： 0~2000mg/L
(전기도금 조건 1)
온도 ： 30~70℃
(전류 조건 1)
전류밀도 ： 25~110A/d㎡
조화 크론량 ： 50~500As/d㎡
도금시간 ： 0.5~20초
(액 조성 2)
CuSO4·5H2O ： 78~314g/L
Cu ： 20~80g/L
H2SO4 ： 50~200g/L
(전기도금 조건 2)
온도 ： 30~70℃
(전류 조건 2)
전류밀도 ： 5~50A/d㎡
조화 크론량 ： 50~300As/d㎡
도금시간 ： 1~60초
또한, 조화처리층으로서의 구리-코발트-니켈 합금 도금층은 전해도금에 의하여 부착량이 15~40mg/d㎡인 구리-100~3000㎍/d㎡인 코발트-100~1500㎍/d㎡인 니켈과 같은 3원계 합금층을 형성하도록 실시할 수 있다. Co 부착량이 100㎍/d㎡ 미만에서는, 내열성이 악화되어 에칭성이 나빠지는 경우가 있다. Co 부착량이 3000㎍/d㎡를 초과하면, 자성의 영향을 고려해야만 하는 경우에는 바람직하지 않고, 에칭 얼룩이 생기고 또한, 내산성 및 내약품성이 악화하는 경우가 있다. Ni 부착량이 100㎍/d㎡ 미만이면, 내열성이 나빠지는 경우가 있다. 한편, Ni 부착량이 1500㎍/d㎡를 초과하면, 에칭잔해가 많아지는 경우가 있다. 바람직한 Co 부착량은 1000~2500㎍/d㎡이며, 바람직한 니켈 부착량은 500~1200㎍/d㎡이다. 여기서, 에칭 얼룩이란 염화구리로 에칭한 경우, Co가 용해하지 않고 남아버리는 것을 의미하고, 그리고 에칭잔해란 염화암모늄으로 알칼리 에칭한 경우, Ni이 용해하지 않고 남아버리는 것을 의미하는 것이다.
이러한 3원계 구리-코발트-니켈 합금 도금을 형성하기 위한 도금욕 및 도금 조건의 일례는 다음과 같다：
도금욕 조성 ： Cu 10~20g/L, Co 1~10g/L, Ni 1~10g/L
pH ： 1~4
온도 ： 30~50℃
전류밀도 ： 20~30A/d㎡
도금시간 ： 1~5초
이러한 3원계 구리-코발트-니켈 합금 도금을 형성하기 위한 도금욕 및 도금 조건의 다른 예는 다음과 같다：
도금욕 조성 ： Cu 10~20g/L, Co 1~10g/L, Ni 1~10g/L
pH ： 1~4
온도 ： 30~50℃
전류밀도 ： 30~45A/d㎡
도금시간 ： 0.1~2.0초
또한, 상술한 조화처리층을 형성하는 처리에 있어서, 도금시간을 짧게 함으로써 광택면 측에 조화처리층을 갖는 전해동박의 상기 광택면의 면 조도(Sa) 및/또는 상기 광택면의 제곱평균평방근 높이(Sq)를 작게 할 수 있다. 또한, 상술한 조화처리층을 형성하는 처리에 있어서, 도금시간을 길게 함으로써 광택면 측에 조화처리층을 갖는 전해동박의 상기 광택면의 면 조도(Sa) 및/또는 상기 광택면의 제곱평균평방근 높이(Sq)를 크게 할 수 있다.
또한, 상술한 조화처리층을 형성하는 처리에 있어서, 전류밀도를 높게 그리고 도금시간을 매우 짧게 함으로써 광택면 측에 조화처리층을 갖는 전해동박의 상기 광택면의 면 조도(Sa) 및/또는 상기 광택면의 제곱평균평방근 높이(Sq)를 더 작게 할 수 있다. 또한, 상술한 조화처리층을 형성하는 처리에 있어서, 전류밀도를 높게 그리고 도금시간을 길게 함으로써 광택면 측에 조화처리층을 갖는 전해동박의 상기 광택면의 면 조도(Sa) 및/또는 상기 광택면의 제곱평균평방근 높이(Sq)를 더 크게 할 수 있다.
본 발명의 전해동박은 광택면 및 광택면과 반대측 면의 한쪽 또는 양쪽 위에 조화처리층을 구비하여도 되고, 조화처리층 위에 내열층, 방청층, 크로메이트 처리층 및 실란커플링 처리층으로 구성되는 군으로부터 선택된 층을 1개 이상 구비하여도 된다. 또한, 전해동박 위에 조화처리층을 구비하여도 되고, 조화처리층 위에 내열층, 방청층을 구비하여도 되고, 내열층, 방청층 위에 크로메이트 처리층을 구비하여도 되고, 크로메이트 처리층 위에 실란커플링 처리층을 구비하여도 된다.
본 발명의 전해동박은 광택면 및 광택면과 반대측 면의 한쪽 또는 양쪽 혹은 조화처리층 위 혹은 내열층, 방청층 혹은 크로메이트 처리층 혹은 실란커플링 처리층 위에 수지층을 구비하여도 된다. 수지층은 절연 수지층이어도 된다.
또한, 내열층, 방청층으로서는 공지된 내열층, 방청층을 사용할 수 있다. 예를 들면, 내열층 및/또는 방청층은 니켈, 아연, 주석, 코발트, 몰리브덴, 구리, 텅스텐, 인, 비소, 크롬, 바나듐, 티타늄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈의 군으로부터 선택되는 1종 이상의 원소를 포함하는 층이어도 되고, 니켈, 아연, 주석, 코발트, 몰리브덴, 구리, 텅스텐, 인, 비소, 크롬, 바나듐, 티타늄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈의 군으로부터 선택되는 1종 이상의 원소로 구성되는 금속층 또는 합금층이어도 된다. 또한, 내열층 및/또는 방청층은 니켈, 아연, 주석, 코발트, 몰리브덴, 구리, 텅스텐, 인, 비소, 크롬, 바나듐, 티타늄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈의 군으로부터 선택되는 1종 이상의 원소를 포함하는 산화물, 질화물, 규화물을 포함해도 된다. 또한, 내열층 및/또는 방청층은 구리-아연 합금층, 아연-니켈 합금층, 니켈-코발트 합금층, 구리-니켈 합금층, 크롬-아연 합금층이어도 된다. 또한, 내열층 및/또는 방청층은 니켈-아연 합금을 포함하는 층이어도 된다. 또한, 내열층 및/또는 방청층은 니켈-아연 합금층이어도 된다. 상기 니켈-아연 합금층은 불가피한 불순물을 제외하고, 니켈을 50wt%~99wt%, 아연을 50wt%~1wt% 함유하는 것이어도 된다. 상기 니켈-아연 합금층의 아연 및 니켈의 합계 부착량이 5~1000mg/㎡, 바람직하게는 10~500mg/㎡, 바람직하게는 20~100mg/㎡여도 된다. 또한, 상기 니켈-아연 합금을 포함하는 층 또는 상기 니켈-아연 합금층의 니켈 부착량과 아연 부착량과의 비(=니켈 부착량/아연 부착량)가 1.5~10인 것이 바람직하다. 또한, 상기 니켈-아연 합금을 포함하는 층 또는 상기 니켈-아연 합금층의 니켈 부착량은 0.5mg/㎡~500mg/㎡인 것이 바람직하고, 1mg/㎡~50mg/㎡인 것이 더 바람직하다.
예를 들면, 내열층 및/또는 방청층은 부착량이 1mg/㎡~100mg/㎡, 바람직하게는 5mg/㎡~50mg/㎡인 니켈 또는 니켈 합금층과, 부착량이 1mg/㎡~80mg/㎡, 바람직하게는 5mg/㎡~40mg/㎡인 주석층을 순차적으로 적층한 것이어도 되고, 상기 니켈 합금층은 니켈-몰리브덴, 니켈-아연, 니켈-몰리브덴-코발트 중 어느 한 종류에 의해 구성되어도 된다. 또한, 내열층 및/또는 방청층은 니켈 또는 니켈 합금과 주석과의 합계 부착량이 2mg/㎡~150mg/㎡인 것이 바람직하고, 10mg/㎡~70mg/㎡인 것이 더 바람직하다. 또한, 내열층 및/또는 방청층은 [니켈 또는 니켈 합금 중 니켈 부착량]/[주석 부착량]=0.25~10인 것이 바람직하고, 0.33~3인 것이 더 바람직하다.
크로메이트 처리층이란 무수크롬산, 크롬산, 중크롬산, 크롬산염 또는 중크롬산염을 포함하는 액으로 처리된 층을 말한다. 크로메이트 처리층은 코발트, 철, 니켈, 몰리브덴, 아연, 탄탈, 구리, 알루미늄, 인, 텅스텐, 주석, 비소 및 티타늄 등의 원소(금속, 합금, 산화물, 질화물, 황화물 등 어떠한 형태여도 된다)를 포함해도 된다. 크로메이트 처리층의 구체적인 예로서는, 무수크롬산 또는 중크롬산칼륨 수용액으로 처리한 크로메이트 처리층이나, 무수크롬산 또는 중크롬산칼륨 및 아연을 포함하는 처리액으로 처리한 크로메이트 처리층 등을 들 수 있다.
실란커플링 처리에 사용되는 실란커플링제로는 공지된 실란커플링제를 사용하여도 되고, 예를 들면 아미노계 실란커플링제 또는 에폭시계 실란커플링제, 메르캅토계 실란커플링제를 사용하여도 된다. 또한, 실란커플링제로는 비닐트리메톡시실란, 비닐페닐트리메톡시실란, γ-메타크릴록시프로필트리메톡시실란, γ-글리시독시프로필트리메톡시실란, 4-글리시딜부틸트리메톡시실란, γ-아미노프로필트리에톡시실란, N-β(아미노에틸) γ-아미노프로필트리메톡시실란, N-3-(4-(3-아미노프로폭시)프톡시)프로필-3-아미노프로필트리메톡시실란, 이미다졸실란, 트리아진실란, γ-메르캅토프로필트리메톡시실란 등을 사용하여도 된다.
상기 실란커플링 처리층은 엑폭시계 실란, 아미노계 실란, 메타크릴록시계 실란, 메르캅토계 실란 등의 실란커플링제 등을 사용하여 형성해도 된다. 또한, 이러한 실란커플링제는 2종 이상 혼합하여 사용해도 된다. 그 중에서도, 아미노계 실란커플링제 또는 에폭시계 실란커플링제를 사용하여 형성한 것이 바람직하다.
여기서 말하는 아미노계 실란커플링제란 N-(2-아미노에틸)-3-아미노프로필트리메톡시실란, 3-(N-스틸메틸-2-아미노에틸아미노)프로필트리메톡시실란, 3-아미노프로필트리에톡시실란, 비스(2-하이드록시에틸)-3-아미노프로필트리에톡시실란, 아미노프로필트리메톡시실란, N-메틸아미노프로필트리메톡시실란, N-페닐아미노프로필트리메톡시실란, N-(3-아크릴옥시-2-하이드록시프로필)-3-아미노프로필트리에톡시실란, 4-아미노부틸트리에톡시실란, (아미노에틸아미노메틸) 페네틸트리메톡시실란, N-(2-아미노에틸-3-아미노프로필)트리메톡시실란, N-(2-아미노에틸-3-아미노프로필)트리스(2-에틸헥실옥시)실란, 6-(아미노헥실아미노프로필)트리메톡시실란, 아미노페닐트리메톡시실란, 3-(1-아미노프로폭시)-3, 3-디메틸-1-프로페닐트리메톡시실란, 3-아미노프로필트리스(메톡시에톡시에톡시)실란, 3-아미노프로필트리에톡시실란, 3-아미노프로필트리메톡시실란, ω-아미노운데실트리메톡시실란, 3-(2-N-벤질아미노에틸아미노프로필)트리메톡시실란, 비스(2-하이드록시에틸)-3-아미노프로필트리에톡시실란, (N, N-디에틸-3-아미노프로필)트리메톡시실란, (N, N-디메틸-3-아미노프로필)트리메톡시실란, N-메틸아미노프로필트리메톡시실란, N-페닐아미노프로필트리메톡시실란, 3-(N-스틸메틸-2-아미노에틸아미노)프로필트리메톡시실란, γ-아미노프로필트리에톡시실란, N-β(아미노에틸), γ-아미노프로필트리메톡시실란, N-3-(4-(3-아미노프로폭시)프톡시)프로필-3-아미노프로필트리메톡시실란으로 구성되는 군으로부터 선택되는 것이어도 된다.
실란커플링 처리층은 규소 원자 환산으로 0.05mg/㎡~200mg/㎡, 바람직하게는 0.15mg/㎡~20mg/㎡, 바람직하게는 0.3mg/㎡~2.0mg/㎡의 범위에서 설치되어 있는 것이 바람직하다. 상술한 범위의 경우, 수지 기재와 금속박과의 밀착성을 더 향상시킬 수 있다.
상기 수지층은 접착제여도 되고, 접착용 반경화 상태(B 스테이지 상태)의 절연 수지층이어도 된다. 반경화 상태(B 스테이지 상태)란 그 표면에 손가락으로 대도 점착감은 없고, 해당 절연 수지층을 겹쳐 보관할 수 있으며, 더욱이 가열 처리를 받으면 경화 반응이 일어나는 상태인 것을 포함한다.
또한, 상기 수지층은 열경화성 수지를 포함하여도 되고, 열가소성 수지여도 된다. 또한, 상기 수지층은 열가소성 수지를 포함하여도 된다. 그 종류는 특별히 한정되는 것은 아니지만, 예를 들면, 에폭시 수지, 폴리이미드 수지, 다관능성 시안산에스테르 화합물, 말레이미드 화합물, 폴리비닐아세탈 수지, 우레탄 수지 등을 포함하는 수지를 적합한 것으로 들 수 있다.
상기 수지층은 공지된 수지, 수지 경화제, 화합물, 경화촉진제, 유전체(무기 화합물 및/또는 유기 화합물을 포함하는 유전체, 금속 산화물을 포함하는 유전체 등과 같은 유전체를 사용하여도 된다), 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등을 포함하여도 된다. 또한, 상기 수지층은 예를 들면 국제공개번호 WO2008/004399, 국제공개번호 WO2008/053878, 국제공개번호 WO2009/084533, 일본 공개특허공보 평11-5828호, 일본 공개특허공보 평11-140281호, 일본 등록특허공보 제3184485호, 국제공개번호 WO97/02728, 일본 특허공보 제3676375호, 일본 공개특허공보 제2000-43188호, 일본 등록특허공보 제3612594호, 일본 공개특허공보 제2002-179772호, 일본 공개특허공보 제2002-359444호, 일본 공개특허공보 제2003-304068호, 일본 등록특허공보 제3992225호, 일본 공개특허공보 제2003-249739호, 일본 등록특허공보 제4136509호, 일본 공개특허공보 제2004-82687호, 일본 등록특허공보 제4025177호, 일본 공개특허공보 제2004-349654호, 일본 등록특허공보 제4286060호, 일본 공개특허공보 제2005-262506호, 일본 등록특허공보 제4570070호, 일본 공개특허공보 제2005-53218호, 일본 등록특허공보 제3949676호, 일본 등록특허공보 제4178415호, 국제공개번호 WO2004/005588, 일본 공개특허공보 제2006-257153호, 일본 공개특허공보 제2007-326923호, 일본 공개특허공보 제2008-111169호, 일본 등록특허공보 제5024930호, 국제공개번호 WO2006/028207, 일본 등록특허공보 제4828427호, 일본 공개특허공보 제2009-67029호, 국제공개번호 WO2006/134868, 일본 등록특허공보 제5046927호, 일본 공개특허공보 제2009-173017호, 국제공개번호 WO2007/105635, 일본 등록특허공보 제5180815호, 국제공개번호 WO2008/114858, 국제공개번호 WO2009/008471, 일본 공개특허공보 제2011-14727호, 국제공개번호 WO2009/001850, 국제공개번호 WO2009/145179, 국제공개번호 WO2011/068157, 일본 공개특허공보 제2013-19056호에 기재되어 있는 물질(수지, 수지경화제, 화합물, 경화촉진제, 유전체, 반응촉매, 가교제, 폴리머, 프리프레그, 골격재 등) 및/또는 수지층의 형성방법, 형성장치를 사용하여 형성해도 된다.
이러한 수지를 예를 들면 메틸에틸케톤(MEK), 톨루엔 등의 용제에 용해하여 수지액으로 하고, 이것을 상기 전해동박 위 혹은 상기 내열층, 방청층 혹은 상기 크로메이트 피막층 혹은 상기 실란커플링제층 위에, 예를 들면 롤 코터법 등에 의해 도포하고, 이어서 필요에 따라 가열 건조하여 용제를 제거하고 B스테이지 상태로 한다. 건조에는 예를 들면 열풍 건조로를 사용하면 되며, 건조 온도는 100~250℃, 바람직하게는 130~200℃면 된다.
상기 수지층을 구비한 전해동박은 그 수지층을 기재에 겹친 후 전체를 열 압착하여 해당 수지층을 열경화시킨 후, 소정의 배선 패턴을 형성하는 양태로 사용된다.
이 수지 부착 전해동박을 사용하면, 다층 프린트 배선 기판 제조시에 있어서의 프리프레그재의 사용 매수를 줄일 수 있다. 게다가, 수지층의 두께를 층간 절연을 확보할 수 있는 두께로 하거나 프리프레그재를 전혀 사용하지 않아도 동장적층판을 제조할 수 있다. 또한 이 때, 기재 표면에 절연 수지를 언더코팅하여 표면의 평활성을 더욱 개선할 수도 있다.
또한, 프리프레그재를 사용하지 않는 경우에는, 프리프레그재의 재료 비용이 절약되고 또한 적층 공정도 간략해져 경제적으로 유리해지고, 게다가, 프리프레그재의 두께분만큼 제조되는 다층 프린트 배선 기판의 두께는 얇아져, 1층의 두께가 100㎛ 이하인 극히 얇은 다층 프린트 배선 기판을 제조할 수 있다는 이점이 있다.
이 수지층의 두께는 0.1~80㎛인 것이 바람직하다. 수지층의 두께가 0.1㎛보다 얇아지면, 접착력이 저하하여 프리프레그재를 개재시키지 않고 이 수지 부착 캐리어 부착 동박을 내층재를 구비한 기재에 적층하였을 때에 내층재 회로간의 층간 절연을 확보하는 것이 곤란해지는 경우가 있다.
한편, 수지층의 두께를 80㎛보다 두껍게 하면, 1회의 도포 공정으로 목적하는 두께의 수지층을 형성하는 것이 곤란해져, 여분의 재료비와 공정수가 들기 때문에 경제적으로 불리해진다. 나아가서는, 형성된 수지층은 그 굴곡성이 떨어지므로, 핸들링시에 크랙 등이 발생하기 쉬워지고, 또한 내층재와의 열 압착 시에 과잉 수지 흐름이 일어나 원활한 적층이 곤란해지는 경우가 있다.
더욱이, 이 수지 부착 전해동박의 다른 제품 형태로서는, 상기 광택면 혹은 상기 내열층, 방청층 혹은 상기 크로메이트 처리층 혹은 상기 실란커플링 처리층 위에 수지층으로 피복하여 반경화 상태로 한 후, 수지 부착 전해동박 형태로 제조하는 것도 가능하다.
더욱이, 프린트 배선판에 전자부품류를 탑재함으로써, 프린트 회로판이 완성된다. 본 발명에 있어서, 「프린트 배선판」에는 이와 같이 전자부품류가 탑재된 프린트 배선판 및 프린트 회로판 및 프린트 기판 및 플렉시블 프린트 배선판 및 리지드(rigid) 프린트 배선판도 포함되는 것으로 한다.
또한, 해당 프린트 배선판을 사용하여 전자기기를 제작하여도 되고, 해당 전자부품류가 탑재된 프린트 회로판을 사용하여 전자기기를 제작하여도 되고, 해당 전자부품류가 탑재된 프린트 기판을 사용하여 전자기기를 제작해도 된다. 이하에, 본 발명에 관련되는 전해동박을 사용한 프린트 배선판의 제조공정예를 몇 가지 나타낸다.
본 발명에 관련되는 프린트 배선판의 제조 방법의 한 실시형태에 있어서는, 본 발명에 관련되는 전해동박과 절연기판을 적층하여 동장적층판을 형성하고, 그 후, 세미애디티브법, 모디파이드 세미애디티브법, 파틀리 애디티브법 및 서브트랙티브법 중 어느 한 방법에 의해 회로를 형성하는 공정을 포함한다. 절연기판은 내층 회로가 들어간 것으로 하는 것도 가능하다.
본 발명에 있어서, 세미애디티브법이란 절연기판 또는 동박 시드층 위에 얇은 무전해도금을 실시하여 패턴을 형성한 후, 전기도금 및 에칭을 사용하여 도체 패턴을 형성하는 방법을 가리킨다.
따라서, 세미애디티브법을 사용한 본 발명에 관련되는 프린트 배선판의 제조 방법의 한 실시형태에 있어서는, 본 발명에 관련되는 전해동박과 절연기판을 적층하는 공정,
상기 전해동박을 산 등의 부식 용액을 사용한 에칭이나 플라스마 등의 방법에 의해 모두 제거하는 공정,
상기 전해동박을 에칭에 의해 제거함으로써 노출된 상기 수지에 스루홀 또는/및 블라인드 비어를 형성하는 공정,
상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대하여 디스미어(Desmear) 처리를 실시하는 공정,
상기 수지 및 상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대하여 무전해도금층을 형성하는 공정,
상기 무전해도금층 위에 도금 레지스트를 형성하는 공정,
상기 도금 레지스트에 대하여 노광키시고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해도금층을 형성하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 회로가 형성되는 영역 이외의 영역에 있는 무전해도금층을 플래시 에칭 등에 의해 제거하는 공정을 포함한다.
세미애디티브법을 사용한 본 발명에 관련되는 프린트 배선판의 제조 방법의 다른 한 실시형태에 있어서는, 본 발명에 관련되는 전해동박과 절연기판을 적층하는 공정,
상기 전해동박과 상기 절연 수지 기판에 스루홀 또는/및 블라인드 비어를 형성하는 공정,
상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대하여 디스미어 처리를 실시하는 공정,
상기 전해동박을 산(酸) 등의 부식 용액을 사용한 에칭이나 플라스마 등의 방법에 의해 모두 제거하는 공정,
상기 전해동박을 에칭 등에 의해 제거함으로써 노출된 상기 수지 및 상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대하여 무전해도금층을 형성하는 공정,
상기 무전해도금층 위에 도금 레지스트를 형성하는 공정,
상기 도금 레지스트에 대하여 노광시키고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해도금층을 형성하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 회로가 형성되는 영역 이외의 영역에 있는 무전해도금층을 플래시 에칭 등에 의해 제거하는 공정을 포함한다.　
세미애디티브법을 사용한 본 발명에 관련되는 프린트 배선판의 제조 방법의 다른 한 실시형태에 있어서는, 본 발명에 관련되는 전해동박과 절연기판을 적층하는 공정,
상기 전해동박과 상기 절연 수지 기판에 스루홀 또는/및 블라인드 비어를 형성하는 공정,
상기 전해동박을 산 등의 부식 용액을 사용한 에칭이나 플라스마 등의 방법에 의해 모두 제거하는 공정,
상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대하여 디스미어 처리를 실시하는 공정,
상기 전해동박을 에칭 등에 의해 제거함으로써 노출된 상기 수지 및 상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대하여 무전해도금층을 형성하는 공정,
상기 무전해도금층 위에 도금 레지스트를 형성하는 공정,
상기 도금 레지스트에 대하여 노광시키고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해도금층을 형성하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 회로가 형성되는 영역 이외의 영역에 있는 무전해도금층을 플래시 에칭 등에 의해 제거하는 공정을 포함한다.
세미애디티브법을 사용한 본 발명에 관련되는 프린트 배선판의 제조 방법의 다른 한 실시형태에 있어서는, 본 발명에 관련되는 전해동박과 절연기판을 적층하는 공정,
상기 전해동박을 산 등의 부식 용액을 사용한 에칭이나 플라스마 등의 방법에 의해 모두 제거하는 공정,
상기 전해동박을 에칭에 의해 제거함으로써 노출된 상기 수지의 표면에 대하여 무전해도금층을 형성하는 공정,
상기 무전해도금층 위에 도금 레지스트를 형성하는 공정,
상기 도금 레지스트에 대하여 노광시키고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 전기 회로가 형성되는 영역에 전해도금층을 형성하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 회로가 형성되는 영역 이외의 영역에 있는 무전해도금층 및 전해동박을 플래시 에칭 등에 의해 제거하는 공정을 포함한다.
본 발명에 있어서, 모디파이드 세미애디티브법이란 절연층 상에 금속박을 적층하고, 도금 레지스트에 의해 비회로 형성부를 보호하여, 전해도금에 의해 회로 형성부의 구리 피복 부착을 실시한 후, 레지스트를 제거하고, 상기 회로 형성부 이외의 금속박을 (플래시) 에칭으로 제거함으로써 절연층 위에 회로를 형성하는 방법을 가리킨다.
따라서, 모디파이드 세미애디티브법을 사용한 본 발명에 관련되는 프린트 배선판의 제조 방법의 한 실시형태에 있어서는, 본 발명에 관련되는 전해동박과 절연기판을 적층하는 공정,
상기 전해동박과 절연기판에 스루홀 또는/및 블라인드 비어를 형성하는 공정,
상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대하여 디스미어 처리를 실시하는 공정,
상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대하여 무전해도금층을 형성하는 공정,
상기 전해동박에 도금 레지스트를 형성하는 공정,
상기 도금 레지스트를 형성한 후에 전해도금에 의해 회로를 형성하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 도금 레지스트를 제거함으로써 노출된 전해동박을 플래시 에칭에 의해 제거하는 공정을 포함한다.
모디파이드 세미애디티브법을 사용한 본 발명에 관련되는 프린트 배선판의 제조 방법의 다른 한 실시형태에 있어서는, 본 발명에 관련되는 전해동박과 절연기판을 적층하는 공정,
상기 전해동박 위에 도금 레지스트를 형성하는 공정,
상기 도금 레지스트에 대하여 노광시키고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해도금층을 형성하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 회로가 형성되는 영역 이외의 영역에 있는 무전해도금층 및 전해동박을 플래시 에칭 등에 의해 제거하는 공정을 포함한다.
본 발명에 있어서, 파틀리 애디티브법이란 도체층을 형성하여 구성되는 기판, 필요에 따라 스루홀이나 비어홀용 구멍을 뚫어 구성되는 기판 상에 촉매핵을 부여하고, 에칭하여 도체 회로를 형성하며, 필요에 따라 솔더 레지스트 또는 도금 레지스트를 형성한 후에, 상기 도체 회로 위, 스루홀이나 비어홀 등에 무전해도금 처리에 의해 피복 부착을 실시함으로써, 프린트 배선판을 제조하는 방법을 가리킨다.
따라서, 파틀리 애디티브법을 사용한 본 발명에 관련되는 프린트 배선판의 제조 방법의 한 실시형태에 있어서는, 본 발명에 관련되는 전해동박과 절연기판을 적층하는 공정,
상기 전해동박과 절연기판에 스루홀 또는/및 블라인드 비어를 형성하는 공정,
상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대하여 디스미어 처리를 실시하는 공정,
상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대하여 촉매핵을 부여하는 공정,
상기 전해동박에 에칭 레지스트를 형성하는 공정,
상기 에칭 레지스트에 대하여 노광시켜 회로 패턴을 형성하는 공정,
상기 전해동박 및 전기 촉매핵을 산 등의 부식 용액을 사용한 에칭이나 플라스마 등의 방법에 의해 제거하여 회로를 형성하는 공정,
상기 에칭 레지스트를 제거하는 공정,
상기 전해동박 및 상기 촉매핵을 산 등의 부식 용액을 사용한 에칭이나 플라스마 등의 방법에 의해 제거하여 노출시킨 상기 절연기판 표면에 솔더 레지스트 또는 도금 레지스트를 형성하는 공정,
상기 솔더 레지스트 또는 도금 레지스트가 설치되지 않은 영역에 무전해도금층을 형성하는 공정을 포함한다.
본 발명에 있어서, 서브트랙티브법이란 동장적층판 위의 동박의 불필요한 부분을 에칭 등에 의해 선택적으로 제거하여 도체 패턴을 형성하는 방법을 가리킨다.
따라서, 서브트랙티브법을 사용한 본 발명에 관련되는 프린트 배선판의 제조 방법의 한 실시형태에 있어서는, 본 발명에 관련되는 전해동박과 절연기판을 적층하는 공정,
상기 전해동박과 절연기판에 스루홀 또는/및 블라인드 비어를 형성하는 공정,
상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대하여 디스미어 처리를 실시하는 공정,
상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대하여 무전해도금층을 형성하는 공정,
상기 무전해도금층의 표면에 전해도금층을 형성하는 공정,
상기 전해도금층 또는/및 상기 전해동박의 표면에 에칭 레지스트를 형성하는 공정,
상기 에칭 레지스트에 대하여 노광시켜 회로 패턴을 형성하는 공정,
상기 전해동박 및 상기 무전해도금층 및 상기 전해도금층을 산 등의 부식 용액을 사용한 에칭이나 플라스마 등의 방법에 의해 제거하여 회로를 형성하는 공정,
상기 에칭 레지스트를 제거하는 공정을 포함한다.
서브트랙티브법을 사용한 본 발명에 관련되는 프린트 배선판의 제조 방법의 다른 한 실시형태에 있어서는, 본 발명에 관련되는 전해동박과 절연기판을 적층하는 공정,
상기 전해동박과 절연기판에 스루홀 또는/및 블라인드 비어를 형성하는 공정,
상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대하여 디스미어 처리를 실시하는 공정,
상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대하여 무전해도금층을 형성하는 공정,
상기 무전해도금층의 표면에 마스크를 형성하는 공정,
마스크가 형성되어 있지 않은 상기 무전해도금층의 표면에 전해도금층을 형성하는 공정,
싱기 전해도금층 또는/및 상기 전해동박의 표면에 에칭 레지스트를 형성하는 공정,
상기 에칭 레지스트에 대하여 노광시켜 회로 패턴을 형성하는 공정,
상기 전해동박 및 상기 무전해도금층을 산 등의 부식 용액을 사용한 에칭이나 플라스마 등의 방법에 의해 제거하여 회로를 형성하는 공정,
상기 에칭 레지스트를 제거하는 공정을 포함한다.
스루홀 또는/및 블라인드 비어를 형성하는 공정 및 그 후의 디스미어 공정은 실시하지 않아도 된다.
실시예
이하에, 본 발명의 실시예에 의하여 본 발명을 더 상세하게 설명하겠지만, 본 발명은 이러한 실시예에 의해 전혀 한정되는 것은 아니다.
1. 전해동박 제작
(실시예 1~14, 비교예 1)
티타늄제 회전 드럼(전해 드럼)을 준비하였다. 다음으로, 표 1에 기재된 전해 드럼 표면 제어조건에서 연마하고, 소정의 면 조도(Sa) 및 제곱평균평방근 높이(Sq)를 갖는 전해 드럼으로 하였다. 구체적으로는, 해당 전해 드럼의 표면을 표 1에 기재된 번수의 연마 벨트에 의해 연마하였다. 이 때, 연마 벨트를 드럼의 폭 방향에서 소정 폭만큼 감아 연마 벨트를 드럼의 폭 방향으로 이동시키면서 드럼을 회전시킴으로써 연마하였다. 해당 연마시 드럼 표면의 회전속도를 표 1에 나타낸다. 또한, 연마시간은 연마 벨트의 폭과 연마 벨트의 이동 속도로부터 1회 패스로 드럼 표면의 1점을 통과하는 시간과 패스 회수의 곱으로 하였다. 여기서, 연마 벨트의 1회 패스란, 회전 드럼의 둘레 방향의 표면을 축 방향(전해동박의 폭 방향)의 한쪽 끝 부분으로부터 다른 한쪽 끝 부분까지 1회 연마 벨트로 연마하는 것을 의미한다.
즉, 연마시간은 이하의 식에서 나타낸다.
연마시간(분)=1패스당 연마 벨트의 폭(cm/회)/연마 벨트의 이동 속도(cm/분)×패스 회수(회)
[표 1]
Figure pat00001
다음으로, 전해조 속에 상기 전해 드럼과 드럼 주위에 소정의 극간 거리를 두고 전극을 배치하였다. 다음으로, 전해조에 있어서 하기 조건에서 전해를 실시하여, 전해 드럼을 회전시키면서 해당 전해 드럼의 표면에 구리를 두께가 18㎛가 될 때까지 석출시켰다.
<전해조건>
전해액 조성 ： Cu 50~150g/L, H2SO4　60~150g/L,
전류밀도 ： 30~120A/d㎡
전해액 온도 ： 50~60도
첨가물 ： 염소 이온　20~80 질량ppm, 아교　0.01~5.0 질량ppm
또한, 실시예 1, 2, 5, 6, 10~12, 비교예 1에 있어서 아교 농도를 상술한 범위 내에서 좀 낮게 하였다.
또한, 실시예 3, 4, 7, 8, 9, 13, 14에서 아교 농도를 상술한 범위 내에서 좀 높게 하였다.
다음으로, 회전하고 있는 전해 드럼의 표면에 석출한 구리를 벗겨내어, 연속적으로 두께 18㎛인 전해동박을 제조하였다.
실시예 1~4, 10, 비교예 1에 대하여서는, 상기와 같이 하여 제작한 전해동박의 전해 드럼측 표면(광택면)에 대하여, 또한 이하의 (1)~(4)에 나타내는 표면처리를 이 순서대로 실시하였다.
(1) 조화처리
Cu, H2SO4, As, W로 구성되는 이하에 기술하는 구리 조화 도금욕을 사용하여 조화 입자를 형성하였다.
(액 조성 1)
CuSO4·5H2O ： 39.3~118g/L
Cu ： 10~30g/L
H2SO4 ： 10~150g/L
Na2WO4·2H2O ： 0~90mg/L
W ： 0~50mg/L
도데실 황산나트륨 ： 0~50mg
H3AsO3(60% 수용액) ： 0~6315mg/L
As ： 0~2000mg/L
(전기도금 조건 1)
온도 ： 30~70℃
(전류조건 1)
전류밀도 ： 25~110A/d㎡
조화 크론량 ： 50~500As/d㎡
도금시간 ： 0.5~20초
(액 조성 2)
CuSO4·5H2O ： 78~314g/L
Cu ： 20~80g/L
H2SO4 ： 50~200g/L
(전기도금 조건 2)
온도 ：　30~70℃
(전류조건 2)
전류밀도 ： 5~50A/d㎡
조화 크론량 ： 50~300As/d㎡
도금시간 ： 1~60초
(2) 장벽 처리(내열 처리)
니켈 아연 합금 도금
(액 조성)
　Ni　13g/L
　Zn　5g/L
　pH　2
(전기도금 조건)
온도　40℃
전류밀도　8A/d㎡
(3) 크로메이트 처리
아연 크로메이트 처리
(액 조성)
CrO3　2.5g/L
Zn　0.7g/L
Na2SO4　10g/L
pH　4.8
(아연 크로메이트 조건)
온도　54℃
전류밀도　0.7As/d㎡
(4) 실란커플링 처리
(액 조성)
테트라에톡시실란 함유량　0.4vol%
pH　7. 5
도포방법 용액 분무
실시예 5~8, 14에 대하여서는, 상기와 같이 하여 제작한 전해동박의 전해 드럼측의 표면(광택면)에 대하여, 또한 이하의 (1)~(5)에 나타내는 표면처리를 이 순서대로 실시하였다.
(1) 조화처리
3원계 구리-코발트-니켈 합금 도금의 조화처리 입자를 형성하기 위하여 이하의 도금욕 및 도금조건에서 조화처리를 실시하였다.
도금욕 조성 ： Cu 10~20g/L, Co 1~10g/L, Ni 1~10g/L
pH ： 1~4
온도 ： 30~50℃
전류밀도 ： 20~30A/d㎡
도금시간 ： 1~5초
(2) 내열처리
Co-Ni 합금 도금을 실시하였다. Co-Ni 합금 도금 조건을 이하에 기술한다.
(전해액 조성)
Co ： 1~30g/L
Ni ： 1~30g/L
pH ： 1.0~3. 5
(전해액 온도)
30~80℃
(전류조건)
전류밀도 : 5.0A/d㎡
도금시간 ： 0.1~5초
(3) 방청처리
아연-니켈 합금 도금
(액 조성)
Ni　1~15g/L
Zn　10~40g/L
pH　3~4
(전기도금 조건)
온도　40~55℃
전류밀도　2~5A/d㎡
(4) 크로메이트 처리
아연 크로메이트 처리
(액 조성)
CrO3　2.5g/L
Zn　0.7g/L
Na2SO4　10g/L
pH　4.8
(아연 크로메이트 조건)
온도　54℃
전류밀도　0.7As/d㎡
(5) 실란커플링 처리
(액 조성)
N-(2-아미노에틸)-3-아미노프로필트리메톡시실란 함유량　0.4vol%
pH　7.5
도포방법 용액 분무
실시예 9에 대해서는, 상기와 같이 하여 제작한 전해동박의 전해 드럼측의 표면(광택면)에 대하여, 또한 이하의 (1)~(3)에 나타내는 표면처리를 이 순서대로 실시하였다.
(1) 장벽처리(내열처리)
니켈-아연 합금 도금
(액 조성)
Ni　13g/L
Zn　5g/L
pH　2
(전기도금 조건)
온도　40℃
전류밀도　8A/d㎡
(2) 크로메이트 처리
아연 크로메이트 처리
(액 조성)
CrO3　2.5g/L
Zn　0.7g/L
Na2SO4　10g/L
pH　4.8
(아연 크로메이트 조건)
온도　54℃
전류밀도　0.7As/d㎡
(3) 실란커플링 처리
(액 조성)
테트라에톡시실란 함유량　0.4%
pH　7.5
도포방법 용액 분무
상술한 표면처리 후, 또한 하기 조건에서 동박의 표면처리층 표면에 수지층 형성을 실시하였다.
(수지 합성예)
스텐레스제 고리형 교반봉, 질소 도입관과 스톱 콕이 붙은 트랩 위에 옥이 부착된 냉각관을 설치한 환류 냉각기를 설치한 2리터의 세 플라스크에 3,4, 3',4'-비페닐테트라카본산2무수물 117.68g(400mmol), 1,3-나사(3-아미노페녹시)벤젠 87.7g(300mmol), γ-발레로락톤 4.0g(40mmol), 피리딘 4.8g(60mmol), N-메틸-2-피롤리돈(이하 NMP라 적는다) 300g, 톨루엔 20g을 더하여 180℃에서 1시간 가열한 후 실온 부근까지 냉각한 후, 3,4, 3',4'-비페닐테트라카본산2무수물 29.42g(100mmol), 2,2-나사{4-(4-아미노페녹시)페닐}프로판 82.12g(200mmol), NMP 200g, 톨루엔 40g을 더하여 실온에서 1시간 혼합한 후, 180℃에서 3시간 가열하여, 고형분 38%의 블록 공중합 폴리이미드를 얻었다. 이 블록 공중합 폴리이미드는 하기에 나타내는 일반식 (1)：일반식 (2)=3：2이며, 수 평균 분자량：70000, 중량 평균 분자량：150000이었다.
Figure pat00002
합성예에서 얻어진 블록 공중합 폴리이미드 용액을 NMP로 더욱 희석하여, 고형분 10%의 블록 공중합 폴리이미드 용액으로 하였다. 이 블록 공중합 폴리이미드 용액에 비스(4-말레이미드페닐)메탄(BMI-H, 케이·아이 화성)을 고형분 중량 비율 35, 블록 공중합 폴리이미드의 고형분 중량 비율 65로 하여(즉, 수지 용액에 포함되는 비스(4-말레이미드페닐)메탄 고형분 중량：수지 용액에 포함되는 블록 공중합 폴리이미드 고형분 중량=35：65) 60℃, 20분간 용해 혼합하여 수지 용액으로 하였다. 그 후, 실시예 28에서는 동박의 M면(고광택면)에, 실시예 8에서는 동박의 극히 얇은 구리 표면에 리버스 롤 도공기를 사용하여 상기 수지 용액을 도공하고, 질소 분위기하에서 120℃에서 3분간, 160℃에서 3분간 건조처리 후, 마지막으로 300℃에서 2분간 가열처리를 하여 수지층을 구비하는 동박을 제작하였다. 또한, 수지층의 두께는 2㎛으로 하였다.
실시예 11~13에 대하여서는, 상기와 같이 하여 제작한 전해동박의 전해 드럼측 표면(광택면)에 대하여, 또한 이하의 (1)에 나타내는 조화처리를 실시한 후에, 실시예 5의 (2)~(5)의 표면처리를 이 순서대로 실시하였다.
(1) 조화처리
3원계 구리-코발트-니켈 합금 도금의 조화처리 입자를 형성하기 위하여 이하의 도금욕 및 도금조건에서 조화처리를 실시하였다.
도금욕 조성 ： Cu 10~20g/L, Co 1~10g/L, Ni 1~10g/L
pH ： 1~4
온도 ： 30~50℃
전류밀도 ： 30~45A/d㎡
도금시간 ： 0.1~1.5초
2. 전해동박의 평가
<광택면의 면 조도(Sa) 및 제곱평균평방근 높이(Sq)>
표면처리 전(즉, 조화처리층을 갖지 않는) 전해동박의 광택면 및 표면처리 후의 전해동박의 광택면에 대하여, ISO-25178-2 ： 2012에 준거하여, 올림푸스사 제품인 레이저 현미경 OLS4100(LEXT　OLS　4100)으로 면 조도(Sa) 및 제곱평균평방근 높이를 측정하였다. 이 때, 레이저 현미경에 있어서의 대물렌즈 50배를 사용하여 200㎛×1000㎛ 면적(구체적으로는 200000㎛2)의 측정을 세 곳 실시하여 면 조도(Sa) 및 제곱평균평방근 높이(Sq)를 산출하였다. 세 곳에서 얻어진 면 조도(Sa) 및 제곱평균평방근 높이(Sq)의 산술 평균치를 각각 면 조도(Sa) 및 제곱평균평방근 높이(Sq)의 값으로 하였다. 또한, 레이저 현미경 측정에 있어서, 측정결과의 측정면이 평면이 아닌 곡면이 된 경우는, 평면보정을 실시한 후에 면 조도(Sa) 및 제곱평균평방근 높이(Sq)를 산출하였다. 또한, 레이저 현미경에 의한 면 조도(Sa)의 측정 환경 온도는 23~25℃로 하였다.
<상온 항장력, 고온 항장력>
전해동박의 상온 항장력 및 고온 항장력은 IPC-TM-650에 준하여 측정하였다.
<상온 신장, 고온 신장>
전해동박의 상온 신장 및 고온 신장은 IPC-TM-650에 준하여 측정하였다. 또한, 상술한 바와 같이 「고온 항장력」이란 180℃에서의 항장력을 나타낸다. 또한, 「고온 신장」이란 180℃에서의 신장을 나타낸다.
<회로 형성성>
표면처리 후의 전해동박을 각각 광택면 측으로부터 열 압착에 의해 비스말레이미드트리아진 수지 프리프레그에 맞붙였다. 그 후, 해당 프리프레그에 맞붙인 전해동박을 프리프레그와 맞붙인 반대측으로부터 두께가 9㎛이 될 때까지 에칭하였다. 그리고, 에칭한 후의 전해동박 표면에 에칭 레지스트를 형성한 후에 노광, 현상을 실시하여 레지스트 패턴을 형성한 후에, 염화제2철로 에칭을 실시하여, L/S=25㎛/25㎛, L/S=22㎛/22㎛, L/S=20㎛/20㎛ 및 L/S=15㎛/15㎛으로 길이 1mm인 배선을 각각 20개 형성하였다. 계속해서, 회로 표면에서 본 회로 하단 폭의 최대치와 최소치의 차이(㎛)를 측정하여 5개소를 측정한 평균치로 하였다. 최대치와 최소치의 차이가 2㎛ 이하이면, 양호한 회로 직선성을 가진다고 판단하여 ◎로 하였다. 또한, 해당 최대치와 최소치의 차이가 2㎛ 초과 4㎛ 이하일 때, ○로 하였다. 또한, 해당 최대치와 최소치의 차이가 4㎛ 초과시 ×로 하였다.
시험조건 및 시험결과를 표 2에 나타낸다. 또한, 도 1의 (a)는 실시예 2의 전해동박의 광택면의 SEM 상이다. 도 1의 (b)는 실시예 10의 전해동박의 광택면의 SEM 상이다.
[표 2]
Figure pat00003
<평가결과>
실시예 1~14는 모두 조화처리층을 갖지 않는 전해동박의 광택면의 면 조도(Sa)가 0.270㎛ 이하 및 제곱평균평방근 높이(Sq)가 0.315㎛ 이하이고, 또한, 조화처리층을 갖는 전해동박의 광택면의 면 조도(Sa)가 0.470㎛ 이하 및 제곱평균평방근 높이(Sq)가 0.550㎛ 이하이며 회로 형성성이 양호하였다.
비교예 1은 조화처리층을 갖지 않는 전해동박의 광택면의 면 조도(Sa)가 0.270㎛을 초과하였고, 제곱평균평방근 높이(Sq)가 0.315㎛을 초과하였으며, 또한, 조화처리층을 갖는 전해동박의 광택면의 면 조도(Sa)가 0.470㎛을 초과하였고, 제곱평균평방근 높이(Sq)가 0.550㎛을 초과하여 회로 형성성이 불량이었다.

Claims (54)

  1. 광택면 측에 조화처리층을 갖지 않고, 상기 광택면의 면 조도(Sa)가 0.270㎛ 이하인, 전해동박.
  2. 제1항에 있어서,
    상기 광택면의 제곱평균평방근 높이(Sq)가 0.315㎛ 이하인, 전해동박.
  3. 광택면 측에 조화처리층을 갖지 않고, 상기 광택면의 제곱평균평방근 높이(Sq)가 0.315㎛ 이하인, 전해동박.
  4. 제1항 내지 제3항 중 한 항에 있어서,
    광택면 측에 조화처리층을 갖지 않고, 상기 광택면의 면 조도(Sa)가 0.150㎛ 이하인, 전해동박.
  5. 제1항 내지 제3항 중 한 항에 있어서,
    상기 광택면의 제곱평균평방근 높이(Sq)가 0.200㎛ 이하인, 전해동박.
  6. 제1항 내지 제3항 중 한 항에 있어서,
    상기 광택면의 면 조도(Sa)가 0.133㎛ 이하인, 전해동박.
  7. 제1항 내지 제3항 중 한 항에 있어서,
    상기 광택면의 면 조도(Sa)가 0.130㎛ 이하인, 전해동박.
  8. 제1항 내지 제3항 중 한 항에 있어서,
    상기 광택면의 제곱평균평방근 높이(Sq)가 0.180㎛ 이하인, 전해동박.
  9. 제1항 내지 제3항 중 한 항에 있어서,
    상기 광택면의 제곱평균평방근 높이(Sq)가 0.120㎛ 이하인, 전해동박.
  10. 광택면 측에 조화처리층을 갖고, 상기 광택면의 면 조도(Sa)가 0.470㎛ 이하인 전해동박.
  11. 제10항에 있어서,
    상기 광택면의 제곱평균평방근 높이(Sq)가 0.550㎛ 이하인, 전해동박.
  12. 광택면 측에 조화처리층을 갖고, 상기 광택면의 제곱평균평방근 높이(Sq)가 0.550㎛ 이하인 전해동박.
  13. 제10항 내지 제12항 중 한 항에 있어서,
    상기 광택면의 면 조도(Sa)가 0.380㎛ 이하인, 전해동박.
  14. 제10항 내지 제12항 중 한 항에 있어서,
    상기 광택면의 제곱평균평방근 높이(Sq)가 0.490㎛ 이하인, 전해동박.
  15. 제10항 내지 제12항 중 한 항에 있어서,
    상기 광택면 측의 면 조도(Sa)가 0.355㎛ 이하인, 전해동박.
  16. 제10항 내지 제12항 중 한 항에 있어서,
    상기 광택면 측의 면 조도(Sa)가 0.300㎛ 이하인, 전해동박.
  17. 제10항 내지 제12항 중 한 항에 있어서,
    상기 광택면 측의 면 조도(Sa)가 0.200㎛ 이하인, 전해동박.
  18. 제10항 내지 제12항 중 한 항에 있어서,
    상기 광택면 측의 제곱평균평방근 높이(Sq)가 0.450㎛ 이하인, 전해동박.
  19. 제10항 내지 제12항 중 한 항에 있어서,
    상기 광택면 측의 제곱평균평방근 높이(Sq)가 0.400㎛ 이하인, 전해동박.
  20. 제10항 내지 제12항 중 한 항에 있어서,
    상기 광택면 측의 제곱평균평방근 높이(Sq)가 0.330㎛ 이하인, 전해동박.
  21. 제10항 내지 제12항 중 한 항에 있어서,
    광택면 측에 조화처리층을 형성하기 전의 광택면의 면 조도(Sa)가 0.270㎛ 이하인, 전해동박.
  22. 제10항 내지 제12항 중 한 항에 있어서,
    광택면 측에 조화처리층을 형성하기 전의 광택면의 면 조도(Sa)가 0.150㎛ 이하인, 전해동박.
  23. 제10항 내지 제12항 중 한 항에 있어서,
    상기 광택면 측에 조화처리층을 형성하기 전의 광택면의 면 조도(Sa)가 0.133㎛ 이하인, 전해동박.
  24. 제10항 내지 제12항 중 한 항에 있어서,
    상기 광택면 측에 조화처리층을 형성하기 전의 광택면의 면 조도(Sa)가 0.130㎛ 이하인, 전해동박.
  25. 제10항 내지 제12항 중 한 항에 있어서,
    광택면 측에 조화처리층을 형성하기 전의 광택면의 제곱평균평방근 높이(Sq)가 0.315㎛ 이하인, 전해동박.
  26. 제10항 내지 제12항 중 한 항에 있어서,
    광택면 측에 조화처리층을 형성하기 전의 광택면의 제곱평균평방근 높이(Sq)가 0.200㎛ 이하인, 전해동박.
  27. 제10항 내지 제12항 중 한 항에 있어서,
    상기 광택면 측에 조화처리층을 형성하기 전의 광택면의 제곱평균평방근 높이(Sq)가 0.180㎛ 이하인, 전해동박.
  28. 제10항 내지 제12항 중 한 항에 있어서,
    상기 광택면 측에 조화처리층을 형성하기 전의 광택면의 제곱평균평방근 높이(Sq)가 0.120㎛ 이하인, 전해동박.
  29. 제1항 내지 제3항, 제10항 내지 제12항 중 한 항에 있어서,
    상온 항장력이 30kg/㎟ 이상인, 전해동박.
  30. 제1항 내지 제3항, 제10항 내지 제12항 중 한 항에 있어서,
    상온 신장이 3% 이상인, 전해동박.
  31. 제1항 내지 제3항, 제10항 내지 제12항 중 한 항에 있어서,
    고온 항장력이 10kg/㎟ 이상인, 전해동박.
  32. 제1항 내지 제3항, 제10항 내지 제12항 중 한 항에 있어서,
    고온 신장이 2% 이상인, 전해동박.
  33. 제1항 내지 제3항, 제10항 내지 제12항 중 한 항에 있어서,
    상기 전해동박의 광택면과 반대측 면에 조화처리층을 갖는, 전해동박.
  34. 제10항 내지 제12항 중 한 항에 있어서,
    상기 조화처리층이 구리, 니켈, 인, 텅스텐, 비소, 몰리브덴, 크롬, 철, 바나듐, 코발트 및 아연으로 구성되는 군으로부터 선택된 어느 한 단체 또는 어느 1종 이상을 포함하는 합금으로 구성되는 층인, 전해동박.
  35. 제10항 내지 제12항 중 한 항에 있어서,
    상기 전해동박의 광택면 측의 조화처리층 표면에 내열층, 방청층, 크로메이트 처리층 및 실란커플링 처리층으로 구성되는 군으로부터 선택된 1종 이상의 층을 갖는, 전해동박.
  36. 제33항에 있어서,
    상기 전해동박의 광택면 측 및 광택면과 반대측 면 측의 한쪽 또는 양쪽의 조화처리층 표면에 내열층, 방청층, 크로메이트 처리층 및 실란커플링 처리층으로 구성되는 군으로부터 선택된 1종 이상의 층을 갖는, 전해동박.
  37. 제1항 내지 제3항, 제10항 내지 제12항 중 한 항에 있어서,
    상기 전해동박의 광택면 측 및 광택면과 반대측 면 측의 한쪽 또는 양쪽에 내열층, 방청층, 크로메이트 처리층 및 실란커플링 처리층으로 구성되는 군으로부터 선택된 1종 이상의 층을 갖는, 전해동박.
  38. 제1항 내지 제3항, 제10항 내지 제12항 중 한 항에 있어서,
    상기 전해동박의 광택면 측 및 광택면과 반대측 면 측의 한쪽 또는 양쪽에 수지층을 구비하는, 전해동박.
  39. 제10항 내지 제12항 중 한 항에 있어서,
    상기 조화처리층 위에 수지층을 구비하는, 전해동박.
  40. 제33항에 있어서,
    상기 조화처리층 위에 수지층을 구비하는, 전해동박.
  41. 제35항에 있어서,
    상기 내열층, 방청층, 크로메이트 처리층 및 실란커플링 처리층으로 구성되는 군으로부터 선택된 1종 이상의 층 위에 수지층을 구비하는, 전해동박.
  42. 제36항에 있어서,
    상기 내열층, 방청층, 크로메이트 처리층 및 실란커플링 처리층으로 구성되는 군으로부터 선택된 1종 이상의 층 위에 수지층을 구비하는, 전해동박.
  43. 제37항에 있어서,
    상기 내열층, 방청층, 크로메이트 처리층 및 실란커플링 처리층으로 구성되는 군으로부터 선택된 1종 이상의 층 위에 수지층을 구비하는, 전해동박.
  44. 표면의 면 조도(Sa)가 0.270㎛ 이하인 전해 드럼을 사용하여 전해동박을 제작하는 전해동박의 제조 방법.
  45. 제44항에 있어서,
    표면의 제곱평균평방근 높이(Sq)가 0.315㎛ 이하인 전해 드럼을 사용하여 전해동박을 제작하는, 전해동박의 제조 방법.
  46. 표면의 제곱평균평방근 높이(Sq)가 0.315㎛ 이하인 전해 드럼을 사용하여 전해동박을 제작하는 전해동박의 제조 방법.
  47. 제44항 내지 제46항 중 한 항에 있어서,
    상기 표면의 면 조도(Sa)가 0.150㎛ 이하인 전해 드럼을 사용하여 전해동박을 제작하는, 전해동박의 제조 방법.
  48. 제44항 내지 제46항 중 한 항에 있어서,
    표면의 제곱평균평방근 높이(Sq)가 0.200㎛ 이하인 전해 드럼을 사용하여 전해동박을 제작하는, 전해동박의 제조 방법.
  49. 제1항 내지 제3항, 제10항 내지 제12항 중 한 항에 기재된 전해동박을 갖는 동장적층판.
  50. 제1항 내지 제3항, 제10항 내지 제12항 중 한 항에 기재된 전해동박을 갖는 프린트 배선판.
  51. 제1항 내지 제3항, 제10항 내지 제12항 중 한 항에 기재된 전해동박을 사용하여 프린트 배선판을 제조하는 프린트 배선판의 제조 방법.
  52. 제1항 내지 제3항, 제10항 내지 제12항 중 한 항에 기재된 전해동박과 절연기판을 적층하여 동장적층판을 형성하고, 그 후, 세미애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미애디티브법 중 어느 한 방법에 의해 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법.
  53. 제51항에 기재된 방법으로 제조된 프린트 배선판을 사용하여 전자기기를 제조하는 전자기기 제조 방법.
  54. 제52항에 기재된 방법으로 제조된 프린트 배선판을 사용하여 전자기기를 제조하는 전자기기 제조 방법.
KR1020160149217A 2015-11-10 2016-11-10 전해동박, 전해동박의 제조 방법, 동장적층판, 프린트 배선판, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법 KR101905998B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015220764 2015-11-10
JPJP-P-2015-220764 2015-11-10
JP2015250475 2015-12-22
JPJP-P-2015-250475 2015-12-22

Publications (2)

Publication Number Publication Date
KR20170055004A true KR20170055004A (ko) 2017-05-18
KR101905998B1 KR101905998B1 (ko) 2018-10-08

Family

ID=59048932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160149217A KR101905998B1 (ko) 2015-11-10 2016-11-10 전해동박, 전해동박의 제조 방법, 동장적층판, 프린트 배선판, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법

Country Status (4)

Country Link
KR (1) KR101905998B1 (ko)
CN (1) CN107018623B (ko)
MY (1) MY190542A (ko)
TW (1) TWI597390B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210002559A (ko) * 2018-04-27 2021-01-08 제이엑스금속주식회사 표면 처리 동박, 동장 적층판 및 프린트 배선판

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
LU101698B1 (en) * 2020-03-18 2021-09-20 Circuit Foil Luxembourg Surface-treated copper foil for high-frequency circuit and method for producing same
CN115413119B (zh) * 2021-07-06 2023-03-24 长春石油化学股份有限公司 表面处理铜箔及铜箔基板
US11540389B1 (en) * 2021-07-06 2022-12-27 Chang Chun Petrochemical Co., Ltd. Surface-treated copper foil and copper clad laminate
CN114182308B (zh) * 2021-12-01 2023-11-10 江西省科学院能源研究所 一种用于制备电解铜箔的添加剂及电解铜箔的制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3313277B2 (ja) * 1995-09-22 2002-08-12 古河サーキットフォイル株式会社 ファインパターン用電解銅箔とその製造方法
JP3295308B2 (ja) * 1996-06-28 2002-06-24 株式会社日鉱マテリアルズ 電解銅箔
JP3690962B2 (ja) * 2000-04-26 2005-08-31 三井金属鉱業株式会社 キャリア箔付電解銅箔及びそのキャリア箔付電解銅箔の製造方法並びに銅張積層板
CN101522318B (zh) * 2006-08-08 2013-11-06 环球产权公司 粘合性提高的电路材料、其制造方法和由其制成的制品
FR2990565B1 (fr) * 2012-05-09 2016-10-28 Commissariat Energie Atomique Procede de realisation de detecteurs infrarouges
JP5885791B2 (ja) * 2013-08-20 2016-03-15 Ｊｘ金属株式会社 表面処理銅箔及びそれを用いた積層板、キャリア付銅箔、銅箔、プリント配線板、電子機器、電子機器の製造方法、並びに、プリント配線板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210002559A (ko) * 2018-04-27 2021-01-08 제이엑스금속주식회사 표면 처리 동박, 동장 적층판 및 프린트 배선판

Also Published As

Publication number Publication date
TW201730381A (zh) 2017-09-01
CN107018623A (zh) 2017-08-04
MY190542A (en) 2022-04-27
TWI597390B (zh) 2017-09-01
CN107018623B (zh) 2020-03-06
KR101905998B1 (ko) 2018-10-08

Similar Documents

Publication Publication Date Title
KR101905998B1 (ko) 전해동박, 전해동박의 제조 방법, 동장적층판, 프린트 배선판, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법
KR101851882B1 (ko) 표면 처리 동박, 캐리어가 형성된 동박, 기재, 수지 기재, 프린트 배선판, 구리 피복 적층판 및 프린트 배선판의 제조 방법
JP6640567B2 (ja) キャリア付銅箔、積層体、プリント配線板、電子機器の製造方法及びプリント配線板の製造方法
WO2018207786A1 (ja) 電解銅箔、銅張積層板、プリント配線板及びその製造方法、並びに電子機器及びその製造方法
KR101909352B1 (ko) 표면 처리 동박, 캐리어가 부착된 동박, 기재, 수지 기재, 프린트 배선판, 구리 피복 적층판 및 프린트 배선판의 제조 방법
JP2023133413A (ja) 表面処理銅箔、銅張積層板及びプリント配線板
KR20160108328A (ko) 표면 처리 동박, 캐리어가 부착된 동박, 프린트 배선판, 구리 피복 적층판, 적층체 및 프린트 배선판의 제조 방법
US10820414B2 (en) Surface treated copper foil, copper foil with carrier, laminate, method for manufacturing printed wiring board, and method for manufacturing electronic device
KR101797333B1 (ko) 캐리어 부착 동박
KR20150126008A (ko) 캐리어 부착 동박, 그것을 사용한 구리 피복 적층판, 프린트 배선판, 전자 기기 및 프린트 배선판의 제조 방법
KR20180064311A (ko) 표면 처리 동박, 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법
KR101822251B1 (ko) 구리박, 캐리어 부착 구리박, 구리 피복 적층체, 프린트 배선판, 반도체 패키지용 회로 형성 기판, 반도체 패키지, 전자 기기, 수지 기재, 회로의 형성 방법, 세미 애디티브 공법, 프린트 배선판의 제조 방법
KR101793799B1 (ko) 캐리어 부착 동박
JP5997080B2 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
JP6328821B2 (ja) 電解銅箔、電解銅箔の製造方法、銅張積層板、プリント配線板、プリント配線板の製造方法及び電子機器の製造方法
US10602620B2 (en) Laminate for printed wiring board, method of manufacturing printed wiring board, and method of manufacturing electronic device
JP6396967B2 (ja) キャリア付銅箔及びキャリア付き銅箔を用いた銅張積層板
JP6522974B2 (ja) キャリア付銅箔、積層体、積層体の製造方法、及び、プリント配線板の製造方法
TWI691622B (zh) 電解銅箔及其製造方法、覆銅積層板、印刷配線板及其製造方法、以及電子機器及其製造方法
TWI690622B (zh) 電解銅箔及其製造方法、覆銅積層板、印刷配線板及其製造方法、以及電子機器及其製造方法
JP2017013473A (ja) キャリア付銅箔、銅張積層板、積層体、プリント配線板、コアレス基板、電子機器及びコアレス基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant