KR20170037537A - 지문 센서용 배선 기판 - Google Patents
지문 센서용 배선 기판 Download PDFInfo
- Publication number
- KR20170037537A KR20170037537A KR1020160121369A KR20160121369A KR20170037537A KR 20170037537 A KR20170037537 A KR 20170037537A KR 1020160121369 A KR1020160121369 A KR 1020160121369A KR 20160121369 A KR20160121369 A KR 20160121369A KR 20170037537 A KR20170037537 A KR 20170037537A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- insulating layer
- electrode
- electrodes
- band
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
- G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
- G06V40/12—Fingerprints or palmprints
- G06V40/13—Sensors therefor
- G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- G06K9/00006—
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
- G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
- G06V40/12—Fingerprints or palmprints
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09245—Crossing layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10151—Sensor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Image Input (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
Abstract
복수의 절연층이 적층된 구조를 갖는 절연 기판과, 지문 판독용의 복수의 표층 띠상 전극과, 지문 판독용의 복수의 내층 띠상 전극과, 상기 내층 띠상 전극 상에 형성되어 있고 상기 표층 띠상 전극끼리의 사이를 향하여 돌출하는 돌기 전극을 구비하고, 상기 돌기 전극은 상기 표층 띠상 전극과의 수평간격이 5∼20㎛이고, 그 상면이 최상층의 상기 절연층에 의해 1∼10㎛의 두께로 덮어져 있는 지문 센서용 배선 기판.
Description
본 개시는 지문 센서용 배선 기판에 관한다.
도 6에 종래의 지문 센서용 배선 기판(20)을 나타낸다. 종래의 지문 센서용 배선 기판(20)은 절연 기판(11)과, 배선 도체(12)와, 솔더 레지스트층(13)으로 이루어진다. 이러한 종래의 지문 센서용 배선 기판은, 예를 들면 일본 특허 공개 2001-46359호 공보에 기재되어 있다.
절연 기판(11)은 코어 절연층(11a)의 상하면에 빌드업 절연층(11b)이 적층된 구조를 갖는다. 코어 절연층(11a)은 유리 섬유가 들어간 열경화성 수지로 이루어진다. 코어 절연층(11a)의 두께는 30∼400㎛ 정도이다. 코어 절연층(11a)에는 복수의 스루홀(14)이 형성되어 있다. 빌드업 절연층(11b)은 유리 섬유를 포함하지 않는 열경화성 수지로 이루어진다. 빌드업 절연층(11b)의 두께는 10∼20㎛ 정도이다. 빌드업 절연층(11b)에는 복수의 비아홀(15)이 형성되어 있다.
배선 도체(12)는 코어 절연층(11a)의 상하면, 스루홀(14)내, 빌드업 절연층(11b)의 표면, 및 비아홀(15)내에 피착되어 있다. 배선 도체(12)는 동 도금으로 이루어진다. 배선 도체(12)의 두께는 10∼20㎛ 정도이다.
상면측의 최표층의 배선 도체(12)의 일부는 지문 판독용의 표층 띠상 전극(16)을 형성하고 있다. 표층 띠상 전극(16)은 도 7에 나타낸 바와 같이 끝부에 랜드를 갖는 미세한 띠상의 패턴이고, 제 1 방향을 따라 평행하게 복수개 나열되어 있다. 표층 띠상 전극(16)에 있어서의 띠상 패턴부의 폭은 5∼20㎛ 정도이다. 표층 띠상 전극(16)에 있어서의 띠상 패턴부끼리의 인접간격은 50∼65㎛ 정도이다.
상면측의 빌드업 절연층(11b)을 사이에 두고 위치하는 상면측의 최표층으로부터 2번째의 배선 도체(12), 즉 코어 절연층(11a)의 표면에 형성된 배선 도체(12)의 일부는 지문 판독용의 내층 띠상 전극(17)을 형성하고 있다. 내층 띠상 전극(17)은 도 8에 나타낸 바와 같이 단부에 랜드를 갖는 미세한 띠상의 패턴이고, 제 1 방향으로 직교하는 제 2 방향을 따라 복수개 평행하게 나열되어 있다. 내층 띠상 전극(17)에 있어서의 띠상 패턴부의 폭은 30∼65㎛ 정도이다. 내층 띠상 전극(17)에 있어서의 띠상 패턴부끼리의 인접간격은 15∼40㎛ 정도이다.
또한, 내층 띠상 전극(17)의 상면에는 표층 띠상 전극(16)끼리의 사이에 돌출하는 복수의 돌기 전극(18)이 형성되어 있다. 돌기 전극(18)은 도 9에 나타낸 바와 같이 그 정부가 표층 띠상 전극(16)끼리의 사이에 위치하고 있다. 이 정부는 제 1 방향에 따라 치수가 30∼65㎛ 정도, 제 2 방향에 따라 치수가 30∼45㎛ 정도이고, 표층 띠상 전극(16)과의 간격이 10∼20㎛이다. 이 정부는 직경이 20∼40㎛인 비아홀(15a)을 개재하여 내층 띠상 전극(17)에 접속되어 있다. 이들의 표층 띠상 전극(16)과 내층 띠상 전극(17)은 도 9에 나타낸 바와 같이 서로 직교하는 방향으로 교차하도록 상하로 겹쳐 있다.
하면측의 최표층의 배선 도체(12)의 일부는 외부 접속 패드(19)를 형성하고 있다. 외부 접속 패드(19)와 표층 띠상 전극(16) 및 내층 띠상 전극(17)은 소정의 것끼리가 배선 도체(12)를 개재하여 서로 접속되어 있다.
솔더 레지스트층(13)은 상면측 및 하면측의 빌드업 절연층(11b) 및 그 표면에 형성된 배선 도체(12)를 덮도록 피착되어 있다. 솔더 레지스트층(13)은 열경화성 수지로 이루어진다. 솔더 레지스트층(13)에는 필러로서 실리카 분말이 분산되어 있다. 솔더 레지스트층(13)의 두께는 배선 도체(12)의 표면상에서 5∼20㎛ 정도이다. 상면측의 솔더 레지스트층(13)은 배선 도체(12)를 완전히 덮고 있다. 하면측의 솔더 레지스트층(13)은 외부 접속 패드(19)를 노출시키는 개구부를 갖고 있다.
이 지문 센서용 배선 기판(20)의 상면에 손가락을 놓아 표층 띠상 전극(16)에 전압을 인가하면, 상면측의 솔더 레지스트층(13)을 사이에 두고 대향하는 표층 띠상 전극(16)과 손가락의 표면 사이에 정전용량이 형성된다. 이 정전용량은 지문의 볼록부에서는 크고, 지문의 오목부에서는 작아진다. 이 정전용량의 차를 복수의 표층 띠상 전극(16)과 복수의 내층 띠상 전극(17)에 전압을 순차적으로 인가하여 스캔함으로써 검출하고, 그것을 외부의 프로세서에서 연산 처리함으로써 지문을 판독할 수 있다. 이 지문 센서용 배선 기판(20)에 있어서는 돌기 전극(18)이 표층 띠상 전극(16) 사이에 돌출되어 있다. 그 결과, 표층 띠상 전극(16)과 내층 띠상 전극(17) 사이의 정전결합이 강해져 지문 판독의 감도를 높이고 있다.
이 지문 센서용 배선 기판(20)에 있어서의 표층 띠상 전극(16) 및 돌기 전극(18)을 포함하는 배선 도체(12)의 형성 방법에 관하여 설명한다. 도 10a에 나타낸 바와 같이 코어 절연층(11a)의 상하면 및 스루홀(14)내에, 내층 띠상 전극(17)을 포함하는 배선 도체(12)가 형성된다. 배선 도체(12)의 형성에는 주지의 서브트랙티드법이나 세미 애디티브법이 채용된다.
이어서, 도 10b에 나타낸 바와 같이 배선 도체(12)가 형성된 코어 절연층(11a)의 상하면에 빌드업 절연층(11b)이 적층된다. 이어서, 도 10c에 나타낸 바와 같이 빌드업 절연층(11b)에, 비아홀(15a)을 포함하는 비아홀(15)이 형성된다. 비아홀(15)의 형성에는 레이저 가공이 채용된다. 비아홀(15a)은 내층 띠상 전극(17) 상에 형성되고, 20∼40㎛ 정도의 직경을 갖는다. 그 이외의 비아홀(15)은 내층 띠상 전극(17) 이외의 배선 도체(12) 상에 형성되고, 50∼70㎛ 정도의 직경을 갖는다.
이어서, 비아홀(15)내를 포함하는 빌드업 절연층(11b)의 표면에 0.1∼1㎛ 정도의 두께를 갖는 하지 금속층(도시되지 않음)이 무전해 도금법 등에 의해 형성된다. 도 10d에 나타낸 바와 같이 상하의 빌드업 절연층(11b)의 표면에 도금 레지스트층(R12)이 형성된다. 도금 레지스트층(R12)은 빌드업 절연층(11b)의 표면에 피착되는 배선 도체(12)의 배선 패턴에 대응한 개구 패턴을 갖고 있다. 도금 레지스트층(R12)은 빌드업 절연층(11b)의 표면에 감광성의 열경화성 수지 필름을 점착함과 아울러, 소정의 개구 패턴을 갖도록 노광 및 현상한 후 열경화시킴으로써 형성된다.
이어서, 도 10e에 나타낸 바와 같이 도금 레지스트층(R12)의 개구 패턴으로부터 노출되는 하지 금속층(도시되지 않음) 상에, 표층 띠상 전극(16) 및 돌기 전극(18)을 포함하는 배선 도체(12)을 형성하기 위한 전해 동 도금층이 피착된다. 이어서, 도 10f에 나타낸 바와 같이 도금 레지스트층(R12)을 제거한 후 배선 도체(12)를 형성하기 위한 전해 동 도금층으로부터 노출되는 하지 금속층(도시되지 않음)을 에칭 제거함으로써, 표층 띠상 전극(16) 및 돌기 전극(18)을 포함하는 배선 도체(12)가 형성된다.
그러나, 이 종래의 지문 센서용 배선 기판(20)에 있어서는 상기한 바와 같이, 표층 띠상 전극(16)에 있어서의 띠상 패턴부끼리의 인접간격은 50∼65㎛이다. 또한, 띠상 패턴부끼리의 사이에 돌기 전극(18)의 정부가 10∼20㎛의 간격을 사이에 두고 배치되어 있다. 그 때문에, 이들의 표층 띠상 전극(16) 및 돌기 전극(18)을 형성하기 위해서 사용되는 도금 레지스트층(R12)에 설치된 개구 패턴끼리의 벽 사이의 두께는 10∼20㎛로 매우 얇게 된다.
이렇게 도금 레지스트층(R12)에 있어서의 개구 패턴끼리의 벽간의 두께가 10∼20㎛로 얇아지면, 이 벽간 두께가 얇은 부분에서 도금 레지스트층(R12)에 하지 금속층으로부터의 박리나 플로팅이 발생하기 쉽다. 이러한 박리나 플로팅이 발생하면, 그 부분에 전해 동 도금층이 석출되어 표층 띠상 전극(16)과 돌기 전극(18) 사이에 전해 동 도금층이 잔류한다. 그 결과, 표층 띠상 전극(16)과 내층 띠상 전극(17) 사이의 전기적인 절연 신뢰성이 부족해진다.
본 개시의 지문 센서용 배선 기판은 복수의 절연층이 적층된 구조를 갖는 절연 기판과, 최상층의 상기 절연층 상에 형성되어 있고 제 1 방향을 따라 병설된 지문 판독용의 복수의 표층 띠상 전극과, 최상층의 상기 절연층에 접하는 다음 층의 상기 절연층 상에 형성되어 있고 상기 제 1 방향과 직교하는 제 2 방향을 따라 병설된 지문 판독용의 복수의 내층 띠상 전극과, 상기 내층 띠상 전극 상에 형성되어 있고 상기 표층 띠상 전극끼리의 사이를 향하여 돌출하는 돌기 전극을 구비하고, 상기 돌기 전극은 상기 표층 띠상 전극과의 수평간격이 5∼20㎛이고, 그 상면이 최상층의 상기 절연층에 의해 1∼10㎛의 두께로 덮어져 있다.
도 1은 본 개시의 일 실시형태에 따른 지문 센서용 배선 기판을 나타내는 단면 모식도이다.
도 2는 본 개시의 일 실시형태에 따른 지문 센서용 배선 기판에 있어서의 표층 띠상 전극을 나타내는 사시 모식도이다.
도 3은 본 개시의 일 실시형태에 따른 지문 센서용 배선 기판에 있어서의 내층 띠상 전극을 나타내는 사시 모식도이다.
도 4는 본 개시의 일 실시형태에 따른 지문 센서용 배선 기판에 있어서의 표층 띠상 전극과 내층 띠상 전극이 상하로 겹친 상태를 나타내는 사시 모식도이다.
도 5a∼도 5f는 본 개시의 일 실시형태에 따른 지문 센서용 배선 기판의 제조 방법의 일부를 설명하기 위한 사시 모식도이다.
도 6은 종래의 지문 센서용 배선 기판을 나타내는 단면 모식도이다.
도 7은 종래의 지문 센서용 배선 기판의 표층 띠상 전극을 나타내는 사시 모식도이다.
도 8은 종래의 지문 센서용 배선 기판의 내층 띠상 전극을 나타내는 사시 모식도이다.
도 9는 종래의 지문 센서용 배선 기판에 있어서의 표층 띠상 전극과 내층 띠상 전극이 상하로 겹친 상태를 나타내는 사시 모식도이다.
도 10a∼도 10f는 종래의 지문 센서용 배선 기판의 제조 방법의 일부를 설명하기 위한 단면 모식도이다.
도 2는 본 개시의 일 실시형태에 따른 지문 센서용 배선 기판에 있어서의 표층 띠상 전극을 나타내는 사시 모식도이다.
도 3은 본 개시의 일 실시형태에 따른 지문 센서용 배선 기판에 있어서의 내층 띠상 전극을 나타내는 사시 모식도이다.
도 4는 본 개시의 일 실시형태에 따른 지문 센서용 배선 기판에 있어서의 표층 띠상 전극과 내층 띠상 전극이 상하로 겹친 상태를 나타내는 사시 모식도이다.
도 5a∼도 5f는 본 개시의 일 실시형태에 따른 지문 센서용 배선 기판의 제조 방법의 일부를 설명하기 위한 사시 모식도이다.
도 6은 종래의 지문 센서용 배선 기판을 나타내는 단면 모식도이다.
도 7은 종래의 지문 센서용 배선 기판의 표층 띠상 전극을 나타내는 사시 모식도이다.
도 8은 종래의 지문 센서용 배선 기판의 내층 띠상 전극을 나타내는 사시 모식도이다.
도 9는 종래의 지문 센서용 배선 기판에 있어서의 표층 띠상 전극과 내층 띠상 전극이 상하로 겹친 상태를 나타내는 사시 모식도이다.
도 10a∼도 10f는 종래의 지문 센서용 배선 기판의 제조 방법의 일부를 설명하기 위한 단면 모식도이다.
본 개시의 지문 센서용 배선 기판에 의하면, 돌기 전극은 표층 띠상 전극과의 수평간격이 5∼20㎛이고, 그 상면이 최상층의 절연층에 의해 1∼10㎛의 두께로 덮어져 있다. 그 때문에, 돌기 전극과 표층 띠상 전극 사이의 거리가 작아져 양자간에 형성되는 정전용량이 커진다. 그 결과, 돌기 전극을 덮는 최상층의 절연층에 의해 돌기 전극과 표층 띠상 전극의 전기적인 절연이 양호하게 확보된다. 따라서, 지문 판독의 감도가 높고, 지문 판독용의 띠상 전극간의 전기적인 절연 신뢰성이 높은 지문 센서용 배선 기판을 제공할 수 있다.
이어서, 본 개시의 일 실시형태에 따른 지문 센서용 배선 기판을 도 1∼도 4에 기초하여 설명한다. 도 1에 나타낸 바와 같이 일 실시형태에 따른 배선 기판(10)은 절연 기판(1)과, 배선 도체(2)와, 솔더 레지스트층(3)을 포함한다.
절연 기판(1)은 코어 절연층(1a)의 상하면에 빌드업 절연층(1b)이 적층된 구조를 갖는다. 코어 절연층(1a)은 유리 섬유가 들어간 열경화성 수지를 포함하고 있다. 빌드업 절연층(1b)은 유리 섬유가 없는 열경화성 수지를 포함하고 있다. 이들 절연층용의 열경화성 수지로서는 에폭시 수지나 비스말레이미드 트리아진 수지 등을 들 수 있다. 열경화성 수지 중에는 수산화 알루미늄이나 실리카 등의 무기 절연물 필러가 분산되어 있어도 좋다. 코어 절연층(1a)의 두께는 30∼400㎛ 정도이다. 코어 절연층(1a)에는 복수의 스루홀(4)이 형성되어 있다. 스루홀(4)의 직경은 70∼100㎛ 정도이다. 빌드업 절연층(1b)의 두께는 10∼20㎛이다. 빌드업 절연층(1b)에는 복수의 비아홀(5)이 형성되어 있다. 비아홀(5)의 직경은 50∼70㎛이다.
배선 도체(2)는 코어 절연층(1a)의 상하면, 스루홀(4)내, 빌드업 절연층(1b)의 표면, 및 비아홀(5)내에 피착되어 있다. 배선 도체(2)는 동 도금으로 형성되어 있다. 배선 도체(2)의 두께는 코어 절연층(1a)의 상하면에 피착된 것으로 10∼20㎛ 정도, 빌드업 절연층(1b)의 표면에 피착된 것으로 5∼50㎛ 정도이다.
상면측의 빌드업 절연층(1b)의 표면에 피착된 배선 도체(2)의 일부는 지문 판독용의 표층 띠상 전극(6)을 형성하고 있다. 표층 띠상 전극(6)은 도 2에 나타낸 바와 같이 단부에 랜드(6a)를 갖는 미세한 띠상의 패턴이고, 제 1 방향을 따라 평행하게 복수개 나열되어 있다. 표층 띠상 전극(6)은 띠상 패턴부의 폭이 5∼20㎛ 정도이고, 서로 인접하는 띠상 패턴부끼리의 간격이 50∼65㎛ 정도이다.
코어 절연층(1a)의 상면에 피착된 배선 도체(2)의 일부는 지문 판독용의 내층 띠상 전극(7)을 형성하고 있다. 도 3에 나타낸 바와 같이 내층 띠상 전극(7)은 상면에 복수의 돌기 전극(8)을 갖는 미세한 띠상의 패턴이고, 단부에 랜드(7a)를 갖고 있다. 내층 띠상 전극(7)은 제 1 방향으로 직각한 제 2 방향을 따라 평행하게 복수개 나열되어 있다. 내층 띠상 전극(7)은 띠상 패턴부의 폭이 30∼65㎛ 정도이고, 서로 인접하는 띠상 패턴끼리의 간격이 15∼40㎛ 정도이다.
돌기 전극(8)은 표층 띠상 전극(6)끼리의 사이에 대응하는 위치에 형성되어 있다. 돌기 전극(8)은 제 1 방향에 따른 치수가 30∼65㎛ 정도, 제 2 방향에 따른 치수가 30∼45㎛ 정도이고, 내층 띠상 전극(7) 상면으로부터의 높이가 1∼10㎛ 정도이다.
표층 띠상 전극(6)과 내층 띠상 전극(7)은 도 4에 나타낸 바와 같이 서로 직교하는 방향으로 교차하도록 상하로 겹쳐 있다. 돌기 전극(8)은 표층 띠상 전극(6)과의 수평간격(S1)이 5∼20㎛이고, 그 상면이 표층 띠상 전극(6)의 하면보다 1∼10㎛ 하방으로 위치되어 있다. 즉, 돌기 전극(8)의 상면은 표층 띠상 전극(6)에 근접한 상태로 빌드업 절연층(1b)에 의해 1∼10㎛의 두께로 덮어져 있다.
하면측의 빌드업 절연층(1b)의 표면에 피착된 배선 도체(2)의 일부는 외부 접속 패드(9)를 형성하고 있다. 외부 접속 패드(9)는 직경이 200∼500㎛ 정도인 원형을 갖고 있다. 외부 접속 패드(9)와 표층 띠상 전극(6) 및 내층 띠상 전극(7)은 소정의 것끼리가 배선 도체(2)를 개재하여 전기적으로 접속되어 있다.
이 지문 센서용 배선 기판(10)에 있어서의 내층 띠상 전극(7) 및 돌기 전극(8)의 형성 방법에 관하여 설명한다. 우선, 도 5a에 나타낸 바와 같이 스루홀(4)이 형성된 코어 절연층(1a)을 준비한다. 스루홀(4)내는 동 도금에 의해 미리 충전해 둔다. 코어 절연층(1a)의 상하면에는 0.1∼1㎛ 정도의 두께를 갖는 무전해 동 도금을 포함하는 하지 금속층(도시되지 않음)을 피착시켜 둔다.
이어서, 도 5b에 나타낸 바와 같이 코어 절연층(1a)의 상면에 제 1 도금 레지스트층(R2a)을 형성한다. 제 1 도금 레지스트층(R2a)은 코어 절연층(1a)의 상면에 피착되는 내층 띠상 전극(7)의 배선 패턴에 대응한 슬릿상의 개구 패턴을 갖고 있다. 제 1 도금 레지스트층(R2a)은 코어 절연층(1a)의 표면에 감광성의 열경화성 수지 필름을 점착하고, 소정의 개구 패턴을 갖도록 노광 및 현상한 후 열경화시킴으로써 형성된다. 코어 절연층(1a)의 하면에도 도금 레지스트층이 형성되지만, 코어 절연층(1a)의 하면측에 관해서는 번잡을 피하기 위해서 그 설명 및 도시를 생략한다.
이어서, 도 5c에 나타낸 바와 같이 제 1 도금 레지스트층(R2a)의 개구 패턴으로부터 노출되는 하지 금속층(도시되지 않음) 상에, 내층 띠상 전극(7)을 포함하는 배선 도체(2)를 형성하는 전해 동 도금층을 피착한다. 이어서, 도 5d에 나타낸 바와 같이 제 1 도금 레지스트층(R2a) 상에 제 2 도금 레지스트층(R2b)을 형성한다. 제 2 도금 레지스트층(R2b)은 돌기 전극(8)에 대응한 폭의 슬릿상의 개구 패턴을 갖고 있다. 제 1 도금 레지스트층(R2a)의 슬릿상의 개구 패턴과 제 2 도금 레지스트층(R2b)의 슬릿상의 개구 패턴은 서로 직교하도록 교차되어 있다. 제 2 도금 레지스트층(R2b)의 재료나 형성 방법은 제 1 도금 레지스트층(R2a)과 같으므로, 여기서는 설명을 생략한다.
이어서, 도 5e에 나타낸 바와 같이 제 1 도금 레지스트(R2a)의 개구 패턴과 제 2 도금 레지스트층(R2b)의 개구 패턴과의 교차 부분에 노출되는 내층 띠상 전극(7)의 상면에, 돌기 전극(8)을 형성하는 전해 동 도금층을 피착한다. 이어서, 도 5f에 나타낸 바와 같이 제 1 도금 레지스트층(R2a) 및 제 2 도금 레지스트층(R2b)을 제거한 후, 내층 띠상 전극(7)을 포함하는 배선 도체(2)를 형성하는 전해 동 도금층으로부터 노출되는 하지 금속층(도시되지 않음)을 에칭 제거한다. 이렇게 하여, 내층 띠상 전극(7) 및 돌기 전극(8)을 포함하는 배선 도체(2)가 형성된다.
솔더 레지스트층(3)은 상면측 및 하면측의 빌드업 절연층(1b) 및 그 표면의 배선 도체(2)를 덮도록 피착되어 있다. 솔더 레지스트층(3)은 열경화성 수지를 포함한다. 열경화성 수지로서는 아크릴 변성 에폭시 수지 등을 사용할 수 있다. 상면측의 솔더 레지스트층(3)은 표층 띠상 전극(6)을 포함하는 배선 도체(2)를 완전히 덮고 있다. 하면측의 솔더 레지스트층(3)은 외부 접속 패드(9)를 노출시키는 개구부를 갖고 있다.
이 지문 센서용 배선 기판(10)의 상면에 손가락을 놓아 표층 띠상 전극(6)에 전압을 인가하면, 상면측의 솔더 레지스트층(3)을 사이에 두고 대향하는 표층 띠상 전극(6)과 손가락의 표면 사이에 정전용량이 형성된다. 이 정전용량은 지문의 볼록부에서는 크고, 지문의 오목부에서는 작아진다. 이 정전용량의 차를 복수의 표층 띠상 전극(6)과 복수의 내층 띠상 전극(7)에 전압을 순차적으로 인가하여 스캔함으로써 검출한다. 검출된 차를 외부의 프로세서에서 연산 처리함으로써 지문을 판독할 수 있다.
그런데, 지문 센서용 배선 기판(10)에 있어서는 상기한 바와 같이, 돌기 전극(8)은 표층 띠상 전극(6)과의 수평간격(S1)이 5∼20㎛이고, 그 상면이 빌드업 절연층(1b)에 의해 1∼10㎛의 두께로 덮어져 있다. 그 때문에, 돌기 전극(8)과 표층 띠상 전극(6) 사이의 거리가 작아져 양자간에 형성되는 정전용량은 커진다. 그 결과, 돌기 전극(8)을 덮는 빌드업 절연층(1b)에 의해 돌기 전극(8)과 표층 띠상 전극(6)의 전기적인 절연이 양호하게 확보된다. 따라서, 본 개시의 지문 센서용 배선 기판에 의하면, 지문 판독의 감도가 높고, 지문 판독용의 띠상 전극간의 전기적인 절연 신뢰성이 높은 지문 센서용 배선 기판을 제공할 수 있다.
돌기 전극(8)과 표층 띠상 전극(6)과의 수평간격(S1)이 5㎛ 미만이면, 돌기 전극(8)의 상면이 빌드업 절연층(1b)에 의해 1∼10㎛의 두께로 덮어져 있는데도 불구하고, 돌기 전극(8)과 표층 띠상 전극(6) 사이의 전기적인 절연 신뢰성이 저하할 위험성이 커진다. 한편, 돌기 전극(8)과 표층 띠상 전극(6)의 수평간격(S1)이 20㎛를 초과하면, 돌기 전극(8)과 표층 띠상 전극(6) 사이의 정전결합이 약해져 지문 판독의 감도를 높이는 것이 곤란하게 된다.
돌기 전극(8)의 상면을 덮는 부분의 빌드업 절연층(1b)의 두께가 1㎛ 미만이면, 돌기 전극(8)과 표층 띠상 전극(6) 사이의 전기적인 절연 신뢰성이 저하하는 경향에 있다. 한편, 돌기 전극(8)의 상면을 덮는 부분의 빌드업 절연층(1b)의 두께가 10㎛를 초과하면, 돌기 전극(8)과 표층 띠상 전극(6) 사이의 정전결합이 약해져 지문 판독의 감도를 높이는 것이 곤란하게 된다.
본 개시의 지문 센서용 배선 기판은 상기 일 실시형태로 한정되는 것은 아니고, 본 개시의 요지를 일탈하지 않는 범위이면 다양한 변경은 가능하다. 예를 들면, 상기 일 실시형태에 따른 지문 센서용 배선 기판(10)은 도 1에 나타낸 바와 같이 코어 절연층(1a)의 상하면 각각에 1층의 빌드업 절연층(1b)이 적층된 구조를 갖고 있다. 그러나, 빌드업 절연층은 2층 이상 적층되어 있어도 좋고, 코어 절연층의 상하면에 있어서 빌드업 절연층은 다른 층수로 적층되어 있어도 좋다.
Claims (3)
- 복수의 절연층이 적층된 구조를 갖는 절연 기판과,
최상층의 상기 절연층 상에 형성되어 있고 제 1 방향을 따라 병설된 지문 판독용의 복수의 표층 띠상 전극과,
최상층의 상기 절연층에 접하는 다음 층의 상기 절연층 상에 형성되어 있고 상기 제 1 방향과 직교하는 제 2 방향을 따라 병설된 지문 판독용의 복수의 내층 띠상 전극과,
상기 내층 띠상 전극 상에 형성되어 있고 상기 표층 띠상 전극끼리의 사이를 향하여 돌출하는 돌기 전극을 구비하고,
상기 돌기 전극은 상기 표층 띠상 전극과의 수평간격이 5∼20㎛이고, 그 상면이 최상층의 상기 절연층에 의해 1∼10㎛의 두께로 덮어져 있는 것을 특징으로 하는 지문 센서용 배선 기판. - 제 1 항에 있어서,
상기 절연 기판은 코어 절연층과 코어 절연층의 상하면에 적층된 적어도 1층의 빌드업 절연층을 포함하는 것을 특징으로 하는 배선 기판. - 제 1 항에 있어서,
상기 절연 기판은 코어 절연층과 코어 절연층의 상하면에 각각 1층 적층된 빌드업 절연층으로 형성되어 있고, 코어 절연층의 상면측에 적층된 빌드업층의 표면에 복수의 표층 띠상 전극이 형성되고, 코어 절연층의 상면측의 표면에 복수의 내층 띠상 전극이 형성되어 있는 것을 특징으로 하는 배선 기판.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2015-188893 | 2015-09-25 | ||
JP2015188893A JP6502814B2 (ja) | 2015-09-25 | 2015-09-25 | 指紋センサー用配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20170037537A true KR20170037537A (ko) | 2017-04-04 |
Family
ID=58406308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160121369A KR20170037537A (ko) | 2015-09-25 | 2016-09-22 | 지문 센서용 배선 기판 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9886614B2 (ko) |
JP (1) | JP6502814B2 (ko) |
KR (1) | KR20170037537A (ko) |
CN (1) | CN106961788B (ko) |
TW (1) | TWI613598B (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10089513B2 (en) * | 2016-05-30 | 2018-10-02 | Kyocera Corporation | Wiring board for fingerprint sensor |
US10504827B2 (en) * | 2016-06-03 | 2019-12-10 | Amkor Technology, Inc. | Semiconductor device and manufacturing method thereof |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3455459B2 (ja) * | 1999-02-10 | 2003-10-14 | 日本電信電話株式会社 | 表面形状認識用センサ |
JP3525377B2 (ja) | 1999-05-14 | 2004-05-10 | 日本航空電子工業株式会社 | 電気的接続構造及びその形成方法 |
JP4233698B2 (ja) * | 1999-08-12 | 2009-03-04 | セイコーインスツル株式会社 | 指紋読み取り装置及び方法 |
JP3858728B2 (ja) * | 2002-03-04 | 2006-12-20 | セイコーエプソン株式会社 | 静電容量検出装置 |
JP3684233B2 (ja) * | 2002-05-14 | 2005-08-17 | キヤノン株式会社 | 指紋入力装置及びその製造方法 |
WO2004072576A1 (ja) * | 2003-02-17 | 2004-08-26 | Nippon Telegraph And Telephone Corporation | 表面形状認識用センサ及びその製造方法 |
JP2006048123A (ja) * | 2004-07-30 | 2006-02-16 | Alps Electric Co Ltd | 指紋照合装置 |
JP4718305B2 (ja) * | 2005-11-09 | 2011-07-06 | 新光電気工業株式会社 | 配線基板の製造方法および半導体装置の製造方法 |
JP2010040936A (ja) * | 2008-08-07 | 2010-02-18 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
TWI379244B (en) * | 2008-10-08 | 2012-12-11 | Egis Technology Inc | Imaging device |
CN101727575B (zh) * | 2008-10-22 | 2012-09-05 | 神盾股份有限公司 | 图像感测装置 |
US8791792B2 (en) * | 2010-01-15 | 2014-07-29 | Idex Asa | Electronic imager using an impedance sensor grid array mounted on or about a switch and method of making |
JP2012094646A (ja) | 2010-10-26 | 2012-05-17 | Daisho Denshi Co Ltd | 特性インピーダンスコントロール対応プリント配線基板 |
US8564314B2 (en) * | 2010-11-02 | 2013-10-22 | Atmel Corporation | Capacitive touch sensor for identifying a fingerprint |
JP5855905B2 (ja) * | 2010-12-16 | 2016-02-09 | 日本特殊陶業株式会社 | 多層配線基板及びその製造方法 |
JP2013229526A (ja) * | 2012-04-26 | 2013-11-07 | Ngk Spark Plug Co Ltd | 多層配線基板及びその製造方法 |
KR101388750B1 (ko) * | 2012-07-31 | 2014-04-25 | 삼성전기주식회사 | 인쇄회로기판용 에폭시 수지 조성물, 절연필름, 프리프레그 및 다층 인쇄회로기판 |
KR101420543B1 (ko) * | 2012-12-31 | 2014-08-13 | 삼성전기주식회사 | 다층기판 |
KR20150018350A (ko) * | 2013-08-08 | 2015-02-23 | 삼성전자주식회사 | 지문인식장치와 그 제조방법 및 전자기기 |
KR20150042042A (ko) * | 2013-10-10 | 2015-04-20 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
CN103778410B (zh) * | 2014-01-10 | 2017-09-22 | 南昌欧菲光科技有限公司 | 电容式生物特征识别传感器 |
CN103824071A (zh) * | 2014-02-21 | 2014-05-28 | 江苏恒成高科信息科技有限公司 | 带静电放电功能的静电电容检测型指纹读取传感器 |
KR102186148B1 (ko) | 2014-02-28 | 2020-12-03 | 삼성전기주식회사 | 임베디드 기판 및 임베디드 기판의 제조 방법 |
CN203759716U (zh) * | 2014-03-26 | 2014-08-06 | 南昌欧菲光科技有限公司 | 生物特征识别传感器及包含其的电子设备 |
-
2015
- 2015-09-25 JP JP2015188893A patent/JP6502814B2/ja active Active
-
2016
- 2016-09-21 US US15/271,413 patent/US9886614B2/en active Active
- 2016-09-22 KR KR1020160121369A patent/KR20170037537A/ko not_active Application Discontinuation
- 2016-09-23 CN CN201610849334.5A patent/CN106961788B/zh active Active
- 2016-09-23 TW TW105130808A patent/TWI613598B/zh active
Also Published As
Publication number | Publication date |
---|---|
TWI613598B (zh) | 2018-02-01 |
US20170091510A1 (en) | 2017-03-30 |
TW201719495A (zh) | 2017-06-01 |
US9886614B2 (en) | 2018-02-06 |
CN106961788A (zh) | 2017-07-18 |
CN106961788B (zh) | 2019-06-14 |
JP2017063157A (ja) | 2017-03-30 |
JP6502814B2 (ja) | 2019-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9055682B2 (en) | Circuit module | |
KR101522786B1 (ko) | 다층기판 및 다층기판 제조방법 | |
KR101506794B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
TWI478642B (zh) | 具有內埋元件的電路板及其製作方法 | |
US9950512B2 (en) | Liquid discharge head | |
JP6721143B2 (ja) | プリント回路基板及びその製造方法 | |
JP2009094361A (ja) | Cof基板 | |
WO2011102134A1 (ja) | 部品内蔵基板 | |
KR20160095622A (ko) | 배선 기판 및 그 코드 정보의 인식 방법 | |
KR20170037537A (ko) | 지문 센서용 배선 기판 | |
TWI651026B (zh) | 指紋感測器用佈線基板 | |
JP5311669B2 (ja) | 配線基板 | |
US7646611B2 (en) | Printed circuit board and manufacturing method thereof | |
KR20170037540A (ko) | 지문 센서용 배선 기판 | |
US10903577B2 (en) | Printed wiring board | |
JP6791784B2 (ja) | 指紋センサー用配線基板 | |
CN107451523B (zh) | 指纹传感器用布线基板 | |
CN109196961B (zh) | 印刷基板的连接结构 | |
JP6715024B2 (ja) | 基板内層用チップ抵抗器 | |
JP7133329B2 (ja) | 配線基板 | |
KR20220163913A (ko) | 회로기판 | |
KR102426111B1 (ko) | 임베디드 인쇄회로기판 | |
KR102199281B1 (ko) | 인쇄회로기판 | |
KR20220101628A (ko) | 배선 회로 기판 | |
KR20160091818A (ko) | 배선 기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |