KR20170030642A - 투명 도전 배선 및 투명 도전 배선의 제조 방법 - Google Patents

투명 도전 배선 및 투명 도전 배선의 제조 방법 Download PDF

Info

Publication number
KR20170030642A
KR20170030642A KR1020177004671A KR20177004671A KR20170030642A KR 20170030642 A KR20170030642 A KR 20170030642A KR 1020177004671 A KR1020177004671 A KR 1020177004671A KR 20177004671 A KR20177004671 A KR 20177004671A KR 20170030642 A KR20170030642 A KR 20170030642A
Authority
KR
South Korea
Prior art keywords
film
transparent conductive
conductive oxide
oxide film
etching
Prior art date
Application number
KR1020177004671A
Other languages
English (en)
Other versions
KR101777549B1 (ko
Inventor
이치로 시오노
유토 도시모리
소헤이 노나카
아츠시 사이토
Original Assignee
미쓰비시 마테리알 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시 마테리알 가부시키가이샤 filed Critical 미쓰비시 마테리알 가부시키가이샤
Priority claimed from PCT/JP2016/055855 external-priority patent/WO2016136953A1/ja
Publication of KR20170030642A publication Critical patent/KR20170030642A/ko
Application granted granted Critical
Publication of KR101777549B1 publication Critical patent/KR101777549B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

이 투명 도전 배선 (10) 에서는, Ag 또는 Ag 합금으로 이루어지는 Ag 막 (11) 과 이 Ag 막 (11) 에 적층된 투명 도전 산화물막 (12) 을 갖고, 에칭 처리에 의해 배선 패턴이 형성된 투명 도전 배선 (10) 으로서, Ag 막 (11) 의 막두께 (ta) 가 15 ㎚ 이하의 범위 내로 되고, 투명 도전 산화물막 (12) 에 대한 Ag 막 (11) 의 오버 에칭량 (L) 이 1 ㎛ 이하로 되어 있다.

Description

투명 도전 배선 및 투명 도전 배선의 제조 방법{TRANSPARENT CONDUCTIVE WIRE AND METHOD FOR MANUFACTURING TRANSPARENT CONDUCTIVE WIRE}
본 발명은, 예를 들어 디스플레이 혹은 터치 패널 등에 사용되는 투명 도전 배선 및 투명 도전 배선의 제조 방법에 관한 것이다.
본원은, 2015년 2월 27일에 일본에 출원된 특허출원 2015-37950호, 2015년 11월 5일에 일본에 출원된 특허출원 2015-217683호, 및 2016년 2월 25일에 일본에 출원된 특허출원 2016-34768호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
예를 들어, 액정 디스플레이나 유기 EL 디스플레이, 터치 패널 등에 있어서는, 배선으로서 예를 들어 특허문헌 1-3 에 나타내는 바와 같이, 투명 도전 산화물막과 금속막의 적층 구조로 된 투명 도전 배선이 적용되고 있다.
이 투명 도전 배선에는, 가시광역의 광의 투과율 (이하, 시감 투과율이라고 칭한다) 이 높고, 또한 전기 저항이 낮은 것이 요구된다.
여기서, 투명 도전 산화물막과 금속막의 적층막에 배선 패턴을 형성하여 투명 도전 배선으로 하는 경우, 특허문헌 3-5 에 나타내는 바와 같이, 상기 서술한 적층막에 대하여 에칭 처리를 실시하는 것이 일반적이다.
이들 특허문헌 3-5 에는, 투명 도전 산화물막과 금속막의 적층막을 에칭하는 수단으로서, 투명 도전 산화물막용 에칭액과 금속막용 에칭액을 사용하여 2 단계로 에칭하는 방법, 혹은 특정한 조성의 에칭액을 사용하여 투명 도전 산화물막과 금속막을 일괄로 에칭하는 방법이 제안되어 있다.
일본 공개특허공보 2006-216266호 일본 공개특허공보 2012-054006호 일본 공개특허공보 2008-080743호 일본 공개특허공보 2007-007982호 일본 공개특허공보 2009-206462호
그런데, 최근에는 투명 도전 배선에는 추가적인 시감 투과율의 향상이 요구되고 있기 때문에, 금속막을 종래보다 더욱 얇게 형성할 필요가 있다.
여기서, 금속막의 막두께를 얇게 했을 경우, 상기 서술한 종래의 에칭 방법에서는, 투명 도전 산화물막보다 금속막이 우선적으로 에칭되어 버려, 금속막의 오버 에칭량이 커진다는 문제가 있었다.
특히, 최근에는 배선의 미세화에 의해 배선 폭이 작아지고 있기 때문에, 금속막의 오버 에칭량이 커지면, 도전성을 충분히 확보할 수 없게 될 우려가 있었다.
이 발명은, 전술한 사정을 감안하여 이루어진 것으로서, 높은 시감 투과율을 가짐과 함께, 금속막의 오버 에칭량이 억제되어, 도전성이 충분히 확보된 투명 도전 배선 및 이 투명 도전 배선의 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서, 본 발명의 투명 도전 배선은, Ag 또는 Ag 합금으로 이루어지는 Ag 막과 이 Ag 막에 적층된 투명 도전 산화물막을 갖고, 에칭 처리에 의해 배선 패턴이 형성된 투명 도전 배선으로서, 상기 Ag 막의 막두께가 15 ㎚ 이하로 되고, 상기 투명 도전 산화물막에 대한 상기 Ag 막의 오버 에칭량이 1 ㎛ 이하로 되어 있는 것을 특징으로 한다.
본 발명의 투명 도전 배선에 의하면, 상기 Ag 막의 막두께가 15 ㎚ 이하로 되어 있으므로, 시감 투과율이 우수하다.
그리고, 본 발명의 투명 도전 배선에서는, 상기 Ag 막의 오버 에칭량이 1 ㎛ 이하로 억제되고 있으므로, 배선 폭이 좁은 경우라도, 금속막의 폭을 확보하여, 도전성을 확실하게 확보하는 것이 가능해진다.
여기서, 본 발명의 투명 도전 배선에 있어서는, 상기 Ag 막은, 첨가 원소로서 Sn, In, Mg, Ti 의 어느 1 종 또는 2 종 이상의 원소를 합계로 0.05 원자％ 이상, 10.0 원자％ 이하의 범위로 포함하고, 잔부가 Ag 및 불가피 불순물로 이루어지는 조성의 Ag 합금으로 구성되어 있는 것이 바람직하다.
이 구성의 투명 도전 배선에 의하면, Ag 막이, 첨가 원소로서 Sn, In, Mg, Ti 의 어느 1 종 또는 2 종 이상의 원소를 합계로 0.05 원자％ 이상 10.0 원자％ 이하의 범위로 포함하고, 잔부가 Ag 및 불가피 불순물로 이루어지는 Ag 합금으로 구성되어 있으므로, 기판 및 산화물막에 대한 Ag 막의 젖음성을 향상시킬 수 있다. 이로써, 기판 상 혹은 산화물막 상에 성막되는 Ag 막의 막두께를 15 ㎚ 이하로 비교적 얇게 했을 경우라도, 막의 응집을 억제할 수 있어, 전기 저항을 낮게, 또한 시감 투과율을 향상시킬 수 있다.
또, 본 발명의 투명 도전 배선에 있어서는, 첨가 원소로서 추가로 Sb : 0.01 원자％ 이상 및 Cu : 0.1 원자％ 이상의 어느 일방 또는 양방을 포함하고, 또한 전체 첨가 원소의 합계가 10.0 원자％ 이하로 되고, 잔부가 Ag 및 불가피 불순물로 이루어지는 조성의 Ag 합금으로 구성되어 있어도 된다.
이 구성의 투명 도전 배선에 의하면, 첨가 원소로서 추가로 Sb : 0.01 원자％ 이상 및 Cu : 0.1 원자％ 이상의 어느 일방 또는 양방을 포함하고, 또한 전체 첨가 원소의 합계가 10.0 원자％ 이하로 되고, 잔부가 Ag 및 불가피 불순물로 이루어지는 조성의 Ag 합금으로 구성되어 있으므로, Sb 및 Cu 의 첨가에 의해 막의 응집을 더욱 억제할 수 있어, 전기 저항을 낮게, 또한 시감 투과율을 향상시킬 수 있다.
또한, 본 발명의 투명 도전 배선에 있어서는, 상기 투명 도전 산화물막은 비정질막으로 되어 있는 것이 바람직하다.
이 구성의 투명 도전 배선에 의하면, 투명 도전 산화물막이 비정질막으로 되어 있으므로, 후술하는 옥살산 에칭액에 의해 확실하게 에칭할 수 있어, Ag 막의 오버 에칭량을 줄일 수 있다.
본 발명의 투명 도전 배선의 제조 방법은, Ag 또는 Ag 합금으로 이루어지는 Ag 막과 이 Ag 막에 적층된 투명 도전 산화물막을 갖고, 배선 패턴이 형성된 투명 도전 배선의 제조 방법으로서, 상기 Ag 막의 막두께를 15 ㎚ 이하로 하고, 상기 Ag 막과 상기 투명 도전 산화물막을 갖는 적층막에 대하여 에칭 처리를 실시하여 배선 패턴을 형성하는 에칭 처리 공정을 갖고, 이 에칭 처리 공정에서는, 옥살산 에칭액을 사용하여, 상기 투명 도전 산화물막 및 상기 Ag 막을 일괄로 용해시키는 것을 특징으로 하고 있다.
본 발명의 투명 도전 배선의 제조 방법에 의하면, 상기 Ag 막과 상기 투명 도전 산화물막을 갖는 적층막에 대하여 에칭 처리를 실시하여 배선 패턴을 형성하는 에칭 처리 공정에 있어서, 옥살산 에칭액을 사용하여, 상기 투명 도전 산화물막 및 상기 Ag 막을 일괄로 용해시키고 있다. 통상, 옥살산 에칭액은, Ag 막의 에칭을 실시하는 것은 곤란하지만, 본 발명에서는, 상기 Ag 막의 막두께가 15 ㎚ 이하로 비교적 얇게 형성되어 있으므로, 옥살산 에칭액에 의해 Ag 막을 제거하는 것이 가능해진다. 또, 이 옥살산 에칭액에 있어서는, 투명 도전 산화물막과 비교하여 Ag 막의 에칭성이 떨어지기 때문에, Ag 막의 오버 에칭을 억제할 수 있다.
여기서, 본 발명의 투명 도전 배선의 제조 방법에 있어서는, 상기 옥살산 에칭액은, 옥살산 농도가 3 질량％ 이상 7 질량％ 이하의 범위 내로 된 옥살산 수용액으로 되어 있는 것이 바람직하다.
이 구성의 투명 도전 배선의 제조 방법에 의하면, 상기 옥살산 에칭액으로서, 옥살산 농도가 3 질량％ 이상 7 질량％ 이하의 범위 내로 된 옥살산 수용액을 사용하고 있으므로, Ag 막 및 투명 도전 산화물막을 일괄로 에칭할 수 있고, 또한 Ag 막의 오버 에칭량을 확실하게 저감시킬 수 있다.
본 발명에 의하면, 높은 시감 투과율을 가짐과 함께, 금속막의 오버 에칭량이 억제되어, 도전성이 충분히 확보된 투명 도전 배선 및 이 투명 도전 배선의 제조 방법을 제공하는 것이 가능해진다.
도 1 은 본 발명의 실시형태에 관련된 투명 도전 배선의 일부 확대 단면도이다.
도 2 는 본 발명의 실시형태에 관련된 투명 도전 배선의 에칭 단면의 확대 단면도이다.
도 3 은 투명 도전 산화물막의 X 선 회절 측정을 실시한 예를 나타내는 도면이다.
도 4 는 본 발명의 실시형태에 관련된 투명 도전 배선의 제조 방법을 나타내는 플로우도이다.
도 5 는 본 발명의 다른 실시형태에 관련된 투명 도전 배선의 일부 확대 단면도이다.
이하에, 본 발명의 실시형태인 투명 도전 배선 및 투명 도전 배선의 제조 방법에 대하여, 첨부한 도면을 참조하여 설명한다.
본 실시형태에 있어서의 투명 도전 배선 (10) 은, 각종 디스플레이 및 터치 패널에 있어서 사용되는 것이다.
본 실시형태인 투명 도전 배선 (10) 은, 도 1 에 나타내는 바와 같이, 예를 들어 기판 (30) 의 일면에 성막된 Ag 막 (11) 과, 이 Ag 막 (11) 에 포개어져 성막된 투명 도전 산화물막 (12) 을 구비하고 있다. 또한, 기판 (30) 으로는, 무알칼리 유리, 붕규산 유리 등의 유리 기판, 혹은 PET 필름 등의 수지 필름을 사용할 수 있다.
이 투명 도전 배선 (10) 은, Ag 막 (11) 과 투명 도전 산화물막 (12) 을 갖는 적층막에 대하여 에칭 처리를 실시함으로써 배선 패턴이 형성되어 있다.
그리고, 이 투명 도전 배선 (10) 은, 투명 도전 산화물막 (12) 에 대한 Ag 막 (11) 의 오버 에칭량 (L) 이 1 ㎛ 이하로 되어 있다. 구체적으로는, 도 2 에 나타내는 바와 같이, 에칭 처리된 배선을 단면 관찰했을 경우에, 투명 도전 산화물막 (12) 의 단면 (12e) 과 Ag 막 (11) 의 단면 (11e) 의 거리가 1 ㎛ 이하로 되어 있는 것이다. 투명 도전 산화물막 (12) 에 대한 Ag 막 (11) 의 오버 에칭량 (L) 은 보다 바람직하게는 0.8 ㎛ 이하이다.
또, 이 투명 도전 배선 (10) 에 있어서는, Ag 막 (11) 의 막두께 (ta) 가 3 ㎚ 이상 15 ㎚ 이하의 범위로 되어 있다.
또한, 투명 도전 산화물막 (12) 의 막두께 (to) 가 5 ㎚ 이상 80 ㎚ 이하의 범위로 되어 있다.
또한, 본 실시형태에서는, 투명 도전 배선 (10) 의 폭은 10 ㎛ 이상 100 ㎛ 이하의 범위 내로 설정되어 있다.
여기서, Ag 막 (11) 은, 순 Ag 또는 Ag 합금으로 구성되어 있다. Ag 합금은, 본 실시형태에서는, 첨가 원소로서 Sn, In, Mg, Ti 의 어느 1 종 또는 2 종 이상의 원소를 합계로 0.05 원자％ 이상, 10.0 원자％ 이하의 범위로 포함하고, 잔부가 Ag 및 불가피 불순물로 이루어지는 조성의 Ag 합금으로 구성되어 있다. 또한, 불가피 불순물로는, 예를 들어 500 ppm 이하의 Fe, Pb, Bi, Al, Zn 등을 들 수 있다.
여기서, Ag 합금의 첨가 원소의 함유량을 상기 서술한 바와 같이 규정한 이유에 대하여, 이하에 설명한다.
Ag 막 (11) 을 구성하는 Ag 합금에 함유시키는 Sn, In, Mg, Ti 는, Ag 막 (11) 의 젖음성을 향상시키는 작용 효과를 갖는 원소이다. 또, Sn, In, Mg, Ti 는, Ag 막 (11) 과 투명 도전 산화물막 (12) 의 밀착성을 더욱 향상시키는 작용 효과를 갖는다.
여기서, Sn, In, Mg, Ti 의 어느 1 종 또는 2 종 이상의 원소가 합계로 0.05 원자％ 미만인 경우에는, 상기 서술한 작용 효과를 충분히 거두지 못할 우려가 있다. 한편, Sn, In, Mg, Ti 는, 전기 저항을 크게 상승시키는 원소이기 때문에, Sn, In, Mg, Ti 의 어느 1 종 또는 2 종 이상의 원소가 합계로 10.0 원자％ 를 초과하면 전기 저항이 높아져 도전성이 악화될 우려가 있다.
이와 같은 이유에서, 본 실시형태에서는, 첨가 원소인 Sn, In, Mg, Ti 의 함유량을, 합계로 0.05 원자％ 이상 10.0 원자％ 이하의 범위 내로 규정하고 있다. Sn, In, Mg, Ti 의 함유량은 보다 바람직하게는, 0.1 원자％ 이상 5.0 원자％ 이하의 범위이다.
또한, Ag 막 (11) 을 구성하는 Ag 합금에 있어서는, 첨가 원소로서 추가로 Sb 및 Cu 를 함유하고 있어도 된다.
Sb, Cu 는, 시감 투과율을 크게 저하시키지 않고, 또한 저항을 크게 상승시키지 않고, Ag 막 (11) 의 Ag 응집을 억제하여 내환경성을 더욱 향상시키는 작용 효과를 갖는 원소이다. 여기서, Sb 가 0.01 원자％ 미만, Cu 가 0.1 원자％ 미만인 경우에는, 상기 서술한 작용 효과를 충분히 거두지 못할 우려가 있다. 이와 같은 이유에서, 본 실시형태에서는, Sb 를 첨가하는 경우에는 Sb 의 함유량을 0.01 원자％ 이상으로, Cu 를 첨가하는 경우에는 Cu 의 함유량을 0.1 원자％ 이상으로 설정하고 있다.
한편, Sb 및 Cu 는, Sn, In, Mg, Ti 와 마찬가지로 저항을 크게 상승시키는 원소이기도 하다. 이 때문에, 본 실시형태에서는, Sb 및 Cu 를 첨가하는 경우에는, 첨가 원소인 Sn, In, Mg, Ti, Sb, Cu 의 함유량의 합계를 10 원자％ 이하로 설정하고 있다. Sn, In, Mg, Ti, Sb, Cu 의 함유량의 합계는 보다 바람직하게는 7.0 원자％ 이하이다.
투명 도전 산화물막 (12) 을 구성하는 투명 도전 산화물은, In-Sn 산화물 (ITO), Al-Zn 산화물 (AZO), In-Zn 산화물 (IZO), Zn-Sn 산화물 (ZTO), Zn-Sn-Al 산화물 (AZTO) 로 되어 있다.
이들 투명 도전 산화물을 사용함으로써, 투명 도전 산화물막 (12) 의 가시광역에 있어서의 광 투과율 (시감 투과율) 을 높게 유지할 수 있음과 함께, 전기 저항을 낮출 수 있다.
여기서, 투명 도전 산화물막 (12) 은, 비정질막으로 되어 있는 것이 바람직하다.
구체적으로는, 투명 도전 산화물막 (12) 의 X 선 회절 측정에 있어서, 도 3(a) 에 나타내는 바와 같이 명확한 결정 피크가 존재하는 결정질막보다, 도 3(b) 에 나타내는 바와 같이 명확한 결정 피크가 존재하지 않는 비정질막으로 하는 것이 바람직하다.
본 실시형태에서는, 투명 도전 산화물막 (12) 은, In-Sn 산화물 (ITO) 의 비정질막으로 되어 있다.
그리고, 본 실시형태인 투명 도전 배선 (10) 은, 에칭 처리를 실시하기 전의 적층막 상태에 있어서, 가시광역의 시감 투과율이 70 ％ 이상으로 되어 있다.
또, 본 실시형태인 투명 도전 배선 (10) 은, 에칭 처리를 실시하기 전의 적층막 상태에 있어서, 시트 저항이 40 Ω/sq 이하로 되어 있다.
다음으로, 본 실시형태인 투명 도전 배선 (10) 의 제조 방법에 대하여 도 4 를 참조하여 설명한다.
(Ag 막 성막 공정 S01)
우선, 기판 (30) 상에, Ag 합금 스퍼터링 타겟을 사용하여, Ag 막 (11) 을 성막한다.
여기서, Ag 막 (11) 을 성막할 때에 사용되는 Ag 합금 스퍼터링 타겟은, 성막되는 Ag 막 (11) 의 조성에 따라 그 조성이 조정되고 있다.
본 실시형태에 있어서의 Ag 합금 스퍼터링 타겟은 다음과 같이 하여 제조된다.
원료로서 순도 99.9 질량％ 이상의 Ag 와, 순도 99.9 질량％ 이상의 Sn, In, Mg, Ti, Sb, Cu 를 준비한다.
다음으로, 용해로 중에 있어서, Ag 를 고진공 또는 불활성 가스 분위기 중에서 용해시키고, 얻어진 용탕에 Sn, In, Mg, Ti 의 어느 1 종 또는 2 종 이상, Sb, Cu 의 어느 1 종 또는 2 종 이상을 소정량 첨가한다. 그 후, 진공 또는 불활성 가스 분위기 중에서 용해시켜, 상기 서술한 조성의 Ag 합금 잉곳을 제작한다.
여기서, Ag 의 용해는, 용해로 내부의 분위기를 한 번 진공으로 한 후, Ar 로 치환한 분위기에서 실시하고, 용해 후, Ar 분위기 중에서 Ag 의 용탕에 Sn, In, Mg, Ti, Sb, Cu 를 첨가하는 것이 바람직하다. 또한, Sn, In, Mg, Ti, Sb, Cu 는, 미리 제작한 모합금의 형태로 첨가해도 된다.
얻어진 Ag 합금 잉곳을 냉간 압연한 후, 대기 중에서 예를 들어 600 ℃, 2 시간 유지의 열처리를 실시하고, 이어서 기계 가공함으로써, 소정 치수의 Ag 합금 스퍼터링 타겟을 제작한다.
Ag 막 성막 공정 S01 에서는, 상기 서술한 Ag 합금 스퍼터링 타겟을 무산소동제의 백킹 플레이트에 솔더링하여, 이것을 직류 마그네트론 스퍼터 장치에 장착한다. 이 때, Ag 합금 스퍼터링 타겟에 대향시킴과 함께 소정의 간격을 두고 기판 (30) 을 배치 형성한다.
다음으로, 진공 배기 장치에서 직류 마그네트론 스퍼터 장치 내를, 예를 들어 5 × 10-5 Pa 이하까지 배기시킨 후, Ar 가스를 도입하여 소정의 스퍼터 가스압으로 하고, 계속해서 직류 전원으로 타겟에 예를 들어 50 W 의 직류 스퍼터 전력을 인가한다.
이로써, 기판 (30) 과 Ag 합금 스퍼터링 타겟의 사이에 플라즈마를 발생시켜, 기판 (30) 상에 Ag 막 (11) 을 성막한다.
(투명 도전 산화물막 성막 공정 S02)
그리고, 성막된 Ag 막 (11) 상에, 투명 도전 산화물로 이루어지는 스퍼터링 타겟을 사용하여, 스퍼터링을 실시하고, Ag 막 (11) 상에 투명 도전 산화물막 (12) 을 성막한다. 또한, 투명 도전 산화물막 (12) 으로서 ITO 막을 성막하는 경우에는, 성막 조건에 따라 결정질막 및 비정질막을 선택하여 성막할 수 있다.
이로써, Ag 막 (11) 및 투명 도전 산화물막 (12) 이 적층된 적층막이 형성된다.
(에칭 처리 공정 S03)
다음으로, 상기 서술한 적층막을 에칭 처리하여, 배선 패턴을 형성한다.
우선, 적층막 상에 레지스트액을 코트하여 프리베이크한 후, 배선 패턴 형상을 노광기에 의해 노광하고, 포스트베이크를 실시하여, 레지스트막을 형성한다. 그 후, 현상액에 침지시켜, 노광부의 레지스트막을 제거한다.
그리고, 옥살산 에칭액에 침지시켜, 레지스트가 제거된 부분의 적층막을 일괄로 에칭한다. 또한, 에칭 방식은, 침지에 한정되지 않고, 샤워 에칭 등을 사용해도 된다.
여기서, 본 실시형태에서는, 옥살산 에칭액으로서 옥살산 농도가 3 질량％ 이상 7 질량％ 이하의 범위 내로 된 옥살산 수용액을 사용하고 있다. 또, 옥살산 에칭액의 온도는 40 ∼ 60 ℃ 로 설정하였다. 여기서, 옥살산 농도가 3 질량％ 미만에서는, 에칭 레이트가 느려져 효율적으로 에칭 처리를 할 수 없게 될 우려가 있다.
한편, 옥살산 농도가 7 질량％ 를 초과하면, 액중에 옥살산이 석출되어 버릴 우려가 있다. 이상으로부터, 본 실시형태에서는, 옥살산 수용액에 있어서의 옥살산 농도를 3 질량％ 이상 7 질량％ 이하의 범위 내로 설정하고 있다.
옥살산 수용액에 있어서의 옥살산 농도는 보다 바람직하게는 3 질량％ 이상 5 질량％ 이하이다.
또한, 이 옥살산 에칭액에 있어서는, 에칭 잔류물의 발생을 억제하기 위해서, 유기계 첨가제가 첨가되어 있어도 된다. 옥살산 및 물 (용매) 이외의 첨가물의 함유량은, 4 질량％ 이하로 제한하는 것이 바람직하다.
(레지스트 박리 공정 S04)
에칭 처리 공정 S03 후, 레지스트 박리제에 침지시켜, 레지스트막을 박리한다.
이로써, 소정의 배선 패턴을 갖는 투명 도전 배선 (10) 이 제조된다.
이상과 같은 구성으로 된 본 실시형태인 투명 도전 배선 (10) 에 있어서는, 투명 도전 산화물막 (12) 에 대한 Ag 막 (11) 의 오버 에칭량 (L) 이 1 ㎛ 이하로 되어 있으므로, 에칭 처리 공정 S03 에 있어서의 배선 패턴 형상의 배선 폭이 좁은 경우라도, Ag 막의 폭을 확보할 수 있어 도전성을 확보하는 것이 가능해진다.
또, Ag 막 (11) 의 막두께 (ta) 가 3 ㎚ 이상 15 ㎚ 이하의 범위 내로 되어 있으므로, 시감 투과율이 우수함과 함께, 투명 도전 배선 (10) 의 도전성을 확보할 수 있다. 따라서, 각종 디스플레이 및 터치 패널의 배선으로서 특히 적합하다.
또, 본 실시형태에서는, Ag 막 (11) 이, 첨가 원소로서 Sn, In, Mg, Ti 의 어느 1 종 또는 2 종 이상의 원소를 합계로 0.05 원자％ 이상, 10.0 원자％ 이하의 범위로 포함하고, 잔부가 Ag 및 불가피 불순물로 이루어지는 조성의 Ag 합금으로 구성되어 있다. 따라서, Ag 막의 젖음성이 향상되게 되어, Ag 막 (11) 의 막두께 (ta) 를 15 ㎚ 이하로 비교적 얇게 했을 경우라도, 막의 응집을 억제할 수 있다. 따라서, 투명 도전 배선 (10) 의 전기 저항을 낮게, 또한 시감 투과율을 향상시킬 수 있다.
또한, 본 실시형태에서는, Ag 막 (11) 을 구성하는 Ag 합금이, 상기 서술한 첨가 원소 이외에, Sb : 0.01 원자％ 이상 및 Cu : 0.1 원자％ 이상의 어느 일방 또는 양방을 포함하고, 또한 전체 첨가 원소의 합계가 10.0 원자％ 이하로 되고, 잔부가 Ag 및 불가피 불순물로 이루어지는 조성으로 되어 있다. 본 실시형태에서는, Sb 및 Cu 의 첨가에 의해 막의 응집을 더욱 억제할 수 있어, 투명 도전 배선 (10) 의 전기 저항을 더욱 낮게, 또한 시감 투과율을 더욱 향상시킬 수 있다.
또, 본 실시형태인 투명 도전 배선 (10) 에 있어서는, 에칭 처리 공정 S03 을 실시하기 전의 적층막에 있어서, 가시광역의 시감 투과율이 70 ％ 이상으로 됨과 함께, 시트 저항이 40 Ω/sq 이하로 되어 있으므로, 시인성 및 도전성이 우수한 투명 도전 배선 (10) 으로서 각종 디스플레이나 터치 패널에 적용할 수 있다.
또한, 본 실시형태에서는, 투명 도전 산화물막 (12) 이, 비정질의 ITO 막으로 되어 있으므로, 에칭 처리 공정 S03 에 있어서, 옥살산 에칭액을 사용하여 확실하게 에칭 처리할 수 있다. 따라서, Ag 막 (11) 의 오버 에칭량 (L) 을 확실하게 억제할 수 있다.
본 실시형태인 투명 도전 배선 (10) 의 제조 방법에 의하면, Ag 막 (11) 의 막두께 (ta) 가 3 ㎚ 이상 15 ㎚ 이하의 범위 내로 비교적 얇게 형성되어 있으므로, 에칭 처리 공정 S03 에 있어서, 옥살산 에칭액을 사용한 경우라도, Ag 막 (11) 을 제거할 수 있고, 배선 패턴을 형성할 수 있다.
또, 본 실시형태에서는, 옥살산 에칭액으로서 옥살산 농도가 3 질량％ 이상 7 질량％ 이하의 범위 내로 된 옥살산 수용액을 사용하고 있으므로, Ag 막 (11) 및 투명 도전 산화물막 (12) 을 일괄로 에칭할 수 있고, 또한 Ag 막 (11) 의 오버 에칭량 (L) 을 확실하게 저감시킬 수 있다.
또한, 본 실시형태에서는, 투명 도전 산화물막 (12) 의 막두께 (to) 가 5 ㎚ 이상 80 ㎚ 이하의 범위 내로 되어 있으므로, 투명 도전 산화물막 (12) 의 도전성 및 시감 투과율을 확보할 수 있다.
또한, 투명 도전 산화물막 (12) 의 막두께 (to) 는, 각 단상막에서의 광학 정수 (굴절률 및 소쇠 계수) 를 사용하여, Ag 막 (11)/투명 도전 산화물막 (12) 의 2 층 구조로 광학 시뮬레이션을 실시하여, 가시광역의 투과율이 광학적 간섭 효과에 의해 향상되는 막두께로 하고 있다.
이상, 본 발명의 실시형태에 대하여 설명했지만, 본 발명은 이에 한정되지 않고, 그 발명의 기술적 사상을 일탈하지 않는 범위에서 적절히 변경 가능하다.
예를 들어, 본 실시형태에서는, 기판 (30) 의 일면에 대하여, Ag 막 (11) 및 투명 도전 산화물막 (12) 의 순서로 성막하고 있지만, 이에 한정되지 않고, 기판 (30) 의 일면에 대하여, 투명 도전 산화물막 (12) 및 Ag 막 (11) 의 순서로 성막한 구성으로 해도 된다.
또, 예를 들어 도 5 에 나타내는 바와 같이, Ag 막 (111) 의 일면측 및 타면측에, 각각 투명 도전 산화물막 (112A, 112B) 을 형성한 투명 도전 배선 (110) 이어도 된다. 이 경우, 내환경성을 더욱 향상시킬 수 있다. 또한, 투명 도전 산화물막 (112A) 과 투명 도전 산화물막 (112B) 은, 서로 상이한 조성의 투명 도전 산화물로 구성해도 된다. 또한, Ag 막과 투명 도전 산화물막을 4 층 이상, 임의의 수만큼 적층해도 된다.
실시예
본 발명에 관련된 적층막의 효과에 대하여 확인한 확인 실험 결과에 대하여 설명한다.
(실시예 1)
표 1 에 나타내는 구성 (투명 도전 산화물막/Ag 막/투명 도전 산화물막의 3 층 구조) 의 적층막을 이하와 같이 제작하였다.
Ag 막을 성막할 때에는, 표 1 에 나타내는 Ag 막에 대응하는 조성의 스퍼터링 타겟을 준비하였다. 또한, 타겟 사이즈를 4 인치φ × 6 ㎜t 로 하였다.
또, 투명 도전 산화물막은, 이하의 투명 도전 산화물 스퍼터링 타겟을 사용하였다.
ITO : In 과 Sn 의 총합에 대하여 Sn 을 10 원자％ 포함하는 In 과 Sn 의 산화물 소결체 타겟.
IZO : In 과 Zn 의 총합에 대하여 Zn 을 30 원자％ 포함하는 In 과 Zn 의 산화물 소결체 타겟.
ZTO : Zn 과 Sn 의 총합에 대하여 Sn 을 50 원자％ 포함하는 Zn 과 Sn 의 산화물 소결체 타겟.
AZO : Zn 과 Al 의 총합에 대하여 Al 을 2 원자％ 포함하는 Zn 과 Al 의 산화물 소결체 타겟.
AZTO : Zn 과 Al 과 Sn 의 총합에 대하여 Al 을 2 원자％, Sn 을 10 원자％ 포함하는 Zn 과 Al 과 Sn 의 산화물 소결체 타겟.
또한, 표 1 에 있어서의 투명 도전 산화물막에 있어서 「결정질」은, 도 3(a) 에 나타내는 바와 같이 X 선 회절 측정에 의해, 명확한 결정 피크가 관찰된 것이다. 또, 「비정질」은, 도 3(b) 에 나타내는 바와 같이 X 선 회절 측정에 의해, 명확한 결정 피크가 관찰되지 않은 것이다.
여기서, 투명 도전 산화물막의 성막 조건은 이하와 같다.
기판 : 세정이 끝난 유리 기판 (코닝사 제조 이글 XG 두께 0.7 ㎜)
사용 가스 : Ar ＋ 2 체적％ 산소
가스압 : 0.67 Pa
스퍼터링 전력 : 직류 300 W
타겟/기판간 거리 : 70 ㎜
또, Ag 막의 성막 조건은 이하와 같다.
도달 진공도 : 5 × 10-5 Pa 이하
사용 가스 : Ar
가스압 : 0.67 Pa
스퍼터링 전력 : 직류 200 W
타겟/기판간 거리 : 70 ㎜
얻어진 적층막에 대하여, 이하와 같이 에칭 처리를 실시하였다.
우선, 적층막 상에 레지스트액 (도쿄오카 주식회사 제조 OFPR-8600) 을 적하하여, 레지스트를 스핀 코트하고, 대기 중에서 110 ℃ × 90 초의 조건으로 프리베이크하여, 레지스트막을 형성하였다.
다음으로, 배선 폭과 배선 간격이 각각 30 ㎛ 로 된 배선 패턴을 노광기에 의해 레지스트막을 노광하였다. 노광한 적층막을, 현상액 (도쿄오카 주식회사 제조 NMD-W) 에 실온에서 100 초 침지시켜, 노광부의 레지스트막을 제거하였다. 그 후, 대기 중에서 150 ℃ × 300 초의 조건으로 포스트베이크하였다.
다음으로, No. 1-7 에서는, 온도 40 ℃ 의 옥살산 에칭액 (옥살산 농도 4 질량％ 의 옥살산 수용액) 에 100 ∼ 400 초 침지시켜, 에칭을 실시하였다.
No. 8-14 에서는, 온도 40 ℃ 의 인산과 질산과 아세트산으로 이루어지는 혼산 (칸토 화학 주식회사 제조 ITO-02) 에 30 ∼ 80 초 침지시켜, 에칭을 실시하였다.
No. 15-21 에서는, 2 단계 에칭을 실시하였다. 먼저, 온도 40 ℃ 의 칸토 화학 주식회사 제조 ITO-07N 에 30 초 침지시켜, 투명 도전 산화물막의 에칭을 실시하였다. 그 후, 온도 40 ℃ 의 칸토 화학 주식회사 제조 SEA-5N 에 10 초 침지시켜, Ag 막의 에칭을 실시하였다.
상기 서술한 바와 같이 에칭 처리를 실시한 후, 순수에 침지시켜 초음파 세정을 1 분간 실시하여, No. 1-21 의 투명 도전 배선을 얻었다.
얻어진 투명 도전 배선에 대하여, 배선 단면을 관찰하기 위해서 기판을 벽개 (劈開) 하고, 그 단면을 전자 현미경을 사용하여 관찰하였다.
그리고, 전자 현미경 관찰로 확인된 투명 도전 산화물막과 Ag 막의 각각의 에칭 단부의 막에 대하여 평행한 방향에서의 위치의 차분을 「오버 에칭량」으로 하여 평가하였다. 평가 결과를 표 1 에 나타낸다.
Figure pct00001
인산과 질산과 아세트산으로 이루어지는 혼산을 사용하여 일괄 에칭을 실시한 No. 8-14 에 있어서는, 오버 에칭량이 커져 있는 것이 확인된다.
또, 2 단계 에칭을 실시한 No. 15-21 에 있어서는, 혼산을 사용하여 일괄 에칭을 실시한 No. 8-14 보다 억제되고 있지만, 오버 에칭량은 1 ㎛ 를 초과하였다.
이에 비하여, 옥살산 에칭액을 사용하여 일괄 에칭을 실시한 No. 1-7 에 있어서는, 오버 에칭량이 모두 1 ㎛ 이하로 억제되었다.
이상으로부터, 본 발명에 의하면, 투명 도전 산화물막에 대한 Ag 막의 오버 에칭량이 1 ㎛ 이하로 된 투명 도전 배선이 얻어지는 것이 확인되었다.
(실시예 2)
다음으로, 실시예 1 의 No. 1-7 과 동일한 방법에 의해, 표 2 에 나타내는 구조 (투명 도전 산화물막/Ag 막/투명 도전 산화물막의 3 층 구조) 의 투명 도전 배선을 제조하였다.
얻어진 투명 도전 배선에 대하여, 옥살산 에칭액에 의한 에칭 가부를 평가하였다. 또한, 에칭 후의 투명 도전 배선을 광학 현미경 관찰 및 SEM 관찰을 실시하여, 잔류물이 확인되지 않고, 오버 에칭량이 1 ㎛ 이하인 것을 「A」, 에칭은 가능했지만, 광학 현미경 관찰 및 SEM 관찰의 결과, 에칭 잔류물이 확인된 것을 「B」, 3 층 (투명 도전 산화물막/Ag 막/투명 도전 산화물막) 을 일괄로 에칭할 수 없었던 것, 혹은 오버 에칭량이 1 ㎛ 를 초과한 것을 「C」로 평가하였다. 평가 결과를 표 2 에 나타낸다.
Figure pct00002
Ag 막의 막두께가 본 발명의 범위보다 두껍게 형성된 No. 31, 32, 41, 42, 51, 52, 61, 62, 71, 72, 81, 82 에 있어서는, Ag 막을 충분히 에칭할 수 없었다.
한편, Ag 막의 막두께가 본 발명의 범위로 설정된 No. 33-35, 43-45, 53-55, 63-65, 73-75, 83-85 에 있어서는, 옥살산 에칭액을 사용한 경우라도, Ag 막을 충분히 에칭하는 것이 가능하였다.
이상의 실험 결과로부터, Ag 막의 막두께를 15 ㎚ 이하의 범위 내로 함으로써, 옥살산 에칭액에 의해 에칭 가능한 것이 확인되었다.
(실시예 3)
다음으로, 실시예 1 의 No. 1-7 과 동일한 방법에 의해, 표 3 에 나타내는 구조 (투명 도전 산화물막/Ag 막/투명 도전 산화물막의 3 층 구조) 의 투명 도전 배선을 제조하였다.
얻어진 투명 도전 배선에 대하여, 옥살산 에칭액에 의한 에칭 가부를 평가하였다. 평가 내용은, 실시예 2 와 동일하게 하였다. 평가 결과를 표 3 에 나타낸다.
Figure pct00003
에칭액으로서 옥살산 수용액을 사용한 경우에는, 투명 도전 산화물막으로서 결정질의 ITO 막을 형성한 No. 92 에 있어서는, 비정질의 ITO 막을 형성한 No. 91 에 비하여, 옥살산 수용액에 의한 에칭성이 떨어지는 것이 확인된다. 또한, 에칭액으로서 옥살산 수용액과 질산의 혼합액을 사용한 경우에는, 투명 도전 산화물막으로서 결정질의 ITO 막을 형성한 No. 93 에 있어서도, 에칭성이 양호하였다.
이상의 실험 결과로부터, 에칭액으로서 옥살산 수용액을 사용하는 경우에는, 투명 도전 산화물막을 비정질막으로 하는 것이 바람직한 것으로 확인되었다.
(실시예 4)
다음으로, 실시예 1 의 No. 1-7 과 동일한 방법에 의해, 표 4 에 나타내는 구조의 투명 도전 배선을 제조하였다. 또한, 이 실시예 4 에서는, 유리 기판 상에 투명 도전 산화물막을 성막하고, 그 위에 Ag 막을 성막한 2 층 구조로 하였다.
No. 101-117 에서는, 옥살산 에칭액에 의한 에칭 처리 후, 잔류물이 확인되지 않고, 오버 에칭량은 모두 1 ㎛ 이하였다.
얻어진 투명 도전 배선에 대하여, 시트 저항값을 측정하였다. 시트 저항값의 측정은, 표면 저항 측정기 (미츠비시 유화사 제조, Loresta AP MCP-T400) 를 사용하여 4 탐침법에 의해 측정하였다. 평가 결과를 표 4 에 나타낸다.
Figure pct00004
Ag 막을 구성하는 Ag 합금의 첨가 원소의 합계량이 10 원자％ 를 초과하는 No. 111-117 에 있어서는, 시트 저항값이 40 Ω/sq 를 크게 상회하였다. 한편, Ag 막을 구성하는 Ag 합금의 첨가 원소의 합계량이 10 원자％ 이하로 된 No. 101 ∼ 108 에 있어서는, 시트 저항값이 40 Ω/sq 이하였다.
이상의 실험 결과로부터, 특히 저저항의 투명 도전 배선을 얻기 위해서는, Ag 막을 구성하는 Ag 합금의 첨가 원소의 합계량을 10 원자％ 이하로 규정하는 것이 바람직한 것으로 확인되었다.
10, 110 투명 도전 배선
11, 111 Ag 막
12, 112A, 112B 투명 도전 산화물막

Claims (6)

  1. Ag 또는 Ag 합금으로 이루어지는 Ag 막과 이 Ag 막에 적층된 투명 도전 산화물막을 갖고, 에칭 처리에 의해 배선 패턴이 형성된 투명 도전 배선으로서,
    상기 Ag 막의 막두께가 15 ㎚ 이하의 범위 내로 되고,
    상기 투명 도전 산화물막에 대한 상기 Ag 막의 오버 에칭량이 1 ㎛ 이하로 되어 있는 것을 특징으로 하는 투명 도전 배선.
  2. 제 1 항에 있어서,
    상기 Ag 막은, 첨가 원소로서 Sn, In, Mg, Ti 의 어느 1 종 또는 2 종 이상의 원소를 합계로 0.05 원자％ 이상, 10.0 원자％ 이하의 범위로 포함하고, 잔부가 Ag 및 불가피 불순물로 이루어지는 조성의 Ag 합금으로 구성되어 있는 것을 특징으로 하는 투명 도전 배선.
  3. 제 2 항에 있어서,
    상기 Ag 막은, 첨가 원소로서 추가로 Sb : 0.01 원자％ 이상 및 Cu : 0.1 원자％ 이상의 어느 일방 또는 양방을 포함하고, 또한 전체 첨가 원소의 합계가 10.0 원자％ 이하로 되고, 잔부가 Ag 및 불가피 불순물로 이루어지는 조성의 Ag 합금으로 구성되어 있는 것을 특징으로 하는 투명 도전 배선.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 투명 도전 산화물막은, 비정질막으로 되어 있는 것을 특징으로 하는 투명 도전 배선.
  5. Ag 또는 Ag 합금으로 이루어지는 Ag 막과 이 Ag 막에 적층된 투명 도전 산화물막을 갖고, 배선 패턴이 형성된 투명 도전 배선의 제조 방법으로서,
    상기 Ag 막의 막두께를 15 ㎚ 이하의 범위 내로 하고,
    상기 Ag 막과 상기 투명 도전 산화물막을 갖는 적층막에 대하여 에칭 처리를 실시하여 배선 패턴을 형성하는 에칭 처리 공정을 갖고,
    이 에칭 처리 공정에서는, 옥살산 에칭액을 사용하여, 상기 투명 도전 산화물막 및 상기 Ag 막을 일괄로 용해시키는 것을 특징으로 하는 투명 도전 배선의 제조 방법.
  6. 제 5 항에 있어서,
    상기 옥살산 에칭액은, 옥살산 농도가 3 질량％ 이상 7 질량％ 이하의 범위 내로 된 옥살산 수용액으로 되어 있는 것을 특징으로 하는 투명 도전 배선의 제조 방법.
KR1020177004671A 2015-02-27 2016-02-26 투명 도전 배선 및 투명 도전 배선의 제조 방법 KR101777549B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2015037950 2015-02-27
JPJP-P-2015-037950 2015-02-27
JPJP-P-2015-217683 2015-11-05
JP2015217683 2015-11-05
JPJP-P-2016-034768 2016-02-25
JP2016034768A JP6020750B1 (ja) 2015-02-27 2016-02-25 透明導電配線、及び、透明導電配線の製造方法
PCT/JP2016/055855 WO2016136953A1 (ja) 2015-02-27 2016-02-26 透明導電配線、及び、透明導電配線の製造方法

Publications (2)

Publication Number Publication Date
KR20170030642A true KR20170030642A (ko) 2017-03-17
KR101777549B1 KR101777549B1 (ko) 2017-09-11

Family

ID=57216895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177004671A KR101777549B1 (ko) 2015-02-27 2016-02-26 투명 도전 배선 및 투명 도전 배선의 제조 방법

Country Status (4)

Country Link
JP (1) JP6020750B1 (ko)
KR (1) KR101777549B1 (ko)
CN (1) CN106796885B (ko)
TW (1) TWI591696B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6350754B1 (ja) * 2017-01-20 2018-07-04 凸版印刷株式会社 表示装置及び表示装置基板
CN108520856A (zh) * 2018-05-18 2018-09-11 中国科学院微电子研究所 一种ito薄膜的图案化方法
JP2020090708A (ja) 2018-12-05 2020-06-11 三菱マテリアル株式会社 金属膜、及び、スパッタリングターゲット
KR102134287B1 (ko) * 2020-01-30 2020-07-15 주식회사 비와이인더스트리 벨트 컨베이어의 언로딩 스크래퍼장치
KR102659176B1 (ko) 2020-12-28 2024-04-23 삼성디스플레이 주식회사 은 함유 박막의 식각 조성물, 이를 이용한 패턴 형성 방법 및 표시장치의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216266A (ja) 2005-02-01 2006-08-17 Kitagawa Ind Co Ltd 透明導電フィルム
JP2007007982A (ja) 2005-06-30 2007-01-18 Ulvac Seimaku Kk 増反射膜付きＡｇ又はＡｇ合金反射電極膜及びその製造方法
JP2008080743A (ja) 2006-09-28 2008-04-10 Optrex Corp タッチパネル装置
JP2009206462A (ja) 2008-02-29 2009-09-10 Tosoh Corp エッチング用組成物及びエッチング方法
JP2012054006A (ja) 2010-08-31 2012-03-15 Gunze Ltd 透明導電性ガスバリヤフィルム及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2839829B2 (ja) * 1993-10-18 1998-12-16 株式会社東芝 透明導電膜、その形成方法および透明導電膜の加工方法
JP2985763B2 (ja) * 1995-03-22 1999-12-06 凸版印刷株式会社 多層導電膜、並びにこれを用いた透明電極板および液晶表示装置
JPH11302876A (ja) * 1998-04-16 1999-11-02 Nippon Sheet Glass Co Ltd 透明導電膜の電極パターン加工方法
US7272008B2 (en) * 2004-03-09 2007-09-18 Intec, Inc. Portable power inverter with pass through device
JP2005250191A (ja) * 2004-03-05 2005-09-15 Idemitsu Kosan Co Ltd 半透過・半反射電極基板、及びその製造方法、及びその半透過・半反射電極基板を用いた液晶表示装置
JP5488849B2 (ja) * 2011-06-24 2014-05-14 三菱マテリアル株式会社 導電性膜およびその製造方法並びにこれに用いるスパッタリングターゲット
JP2015030896A (ja) * 2013-08-05 2015-02-16 出光興産株式会社 スパッタリングターゲット及び酸化物透明導電膜

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216266A (ja) 2005-02-01 2006-08-17 Kitagawa Ind Co Ltd 透明導電フィルム
JP2007007982A (ja) 2005-06-30 2007-01-18 Ulvac Seimaku Kk 増反射膜付きＡｇ又はＡｇ合金反射電極膜及びその製造方法
JP2008080743A (ja) 2006-09-28 2008-04-10 Optrex Corp タッチパネル装置
JP2009206462A (ja) 2008-02-29 2009-09-10 Tosoh Corp エッチング用組成物及びエッチング方法
JP2012054006A (ja) 2010-08-31 2012-03-15 Gunze Ltd 透明導電性ガスバリヤフィルム及びその製造方法

Also Published As

Publication number Publication date
JP2017091491A (ja) 2017-05-25
CN106796885B (zh) 2018-04-20
CN106796885A (zh) 2017-05-31
TWI591696B (zh) 2017-07-11
TW201703150A (zh) 2017-01-16
KR101777549B1 (ko) 2017-09-11
JP6020750B1 (ja) 2016-11-02

Similar Documents

Publication Publication Date Title
KR101777549B1 (ko) 투명 도전 배선 및 투명 도전 배선의 제조 방법
WO2016024615A1 (ja) 積層膜、積層配線膜及び積層配線膜の製造方法
KR102333536B1 (ko) 적층 투명 도전막, 적층 배선막 및 적층 배선막의 제조 방법
KR101358529B1 (ko) 전자부품용 적층 배선막 및 피복층 형성용 스퍼터링 타겟재
TWI627295B (zh) 保護膜形成用濺射靶及層疊配線膜
JP4655281B2 (ja) 薄膜配線層
KR20210010451A (ko) 적층막 및 Ag 합금 스퍼터링 타깃
JP2017128812A (ja) Ａｇ合金スパッタリングターゲット、Ａｇ合金スパッタリングターゲットの製造方法およびＡｇ合金膜の製造方法
KR102189087B1 (ko) 보호막 형성용 스퍼터링 타깃 및 적층 배선막
JP6870332B2 (ja) 積層透明導電膜、積層配線膜及び積層配線膜の製造方法
WO2016111202A1 (ja) 積層膜
KR101597018B1 (ko) 금속 박막 및 금속 박막 형성용 Mo 합금 스퍼터링 타깃재
JP6361957B2 (ja) 電子部品用積層配線膜および被覆層形成用スパッタリングターゲット材
WO2016136953A1 (ja) 透明導電配線、及び、透明導電配線の製造方法
KR20160046300A (ko) 스퍼터링 타깃 및 적층막
JP2016130010A (ja) 積層膜
JP2019131850A (ja) 積層膜、及び、Ａｇ合金スパッタリングターゲット
JP2007220965A (ja) 積層構造体を有する基板及びその製造方法
JP2005079130A (ja) 薄膜配線層
JP6850981B2 (ja) 酸化物スパッタリングターゲット
WO2017131183A1 (ja) 積層透明導電膜、積層配線膜及び積層配線膜の製造方法
JP6565666B2 (ja) 積層透明導電膜、積層配線膜及び積層配線膜の製造方法
JP6597284B2 (ja) 積層透明導電膜、積層配線膜及び積層配線膜の製造方法
JP2005091543A (ja) 薄膜配線層
WO2017164209A1 (ja) 積層透明導電膜、積層配線膜及び積層配線膜の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant