KR20170006976A - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20170006976A
KR20170006976A KR1020150098489A KR20150098489A KR20170006976A KR 20170006976 A KR20170006976 A KR 20170006976A KR 1020150098489 A KR1020150098489 A KR 1020150098489A KR 20150098489 A KR20150098489 A KR 20150098489A KR 20170006976 A KR20170006976 A KR 20170006976A
Authority
KR
South Korea
Prior art keywords
read
string
memory block
data storage
data
Prior art date
Application number
KR1020150098489A
Other languages
English (en)
Inventor
홍지만
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150098489A priority Critical patent/KR20170006976A/ko
Priority to US14/876,642 priority patent/US9570187B2/en
Publication of KR20170006976A publication Critical patent/KR20170006976A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

데이터 저장 장치는 메모리 블록을 포함하는 불휘발성 메모리 장치; 및 상기 메모리 블록에 대한 스트링 리드 동작이 수행되도록 상기 불휘발성 메모리 장치를 제어하고, 상기 스트링 리드 동작을 통해 획득된 스트링 리드 데이터에 근거하여 상기 메모리 블록의 데이터 저장률을 추정하도록 구성된 컨트롤러를 포함하되, 상기 불휘발성 메모리 장치는 상기 스트링 리드 동작을 수행할 때, 상기 메모리 블록에 포함된 복수의 워드라인들로 동일한 리드 전압을 동시에 인가하고 상기 리드 전압에 따라 상기 메모리 블록으로부터 리드된 상기 스트링 리드 데이터를 상기 컨트롤러로 전송한다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 데이터 저장 장치의 최초 소거된 페이지 추적 동작에 관한 것이다.
데이터 저장 장치는 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치는 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다. 외부 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 데이터 저장 장치는 외부 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 외부 장치에 연결됨으로써 동작할 수 있다.
데이터 저장 장치는 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 또는 SSD(Solid State Drive) 등으로 구성될 수 있다.
데이터 저장 장치는 데이터를 저장하기 위해 불휘발성 메모리 장치를 포함할 수 있다. 불휘발성 메모리 장치는 전원이 인가되지 않더라도 저장된 데이터를 유지할 수 있다. 불휘발성 메모리 장치는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다.
본 발명의 실시 예는 메모리 블록의 데이터 저장률을 추정하는 데이터 저장 장치를 제공하는 데 있다.
본 발명의 실시 예는 메모리 블록에서 최초 소거된 페이지를 신속하게 추적하는 데이터 저장 장치 및 그것의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 메모리 블록을 포함하는 불휘발성 메모리 장치; 및 상기 메모리 블록에 대한 스트링 리드 동작이 수행되도록 상기 불휘발성 메모리 장치를 제어하고, 상기 스트링 리드 동작을 통해 획득된 스트링 리드 데이터에 근거하여 상기 메모리 블록의 데이터 저장률을 추정하도록 구성된 컨트롤러를 포함하되, 상기 불휘발성 메모리 장치는 상기 스트링 리드 동작을 수행할 때, 상기 메모리 블록에 포함된 복수의 워드라인들로 동일한 리드 전압을 동시에 인가하고 상기 리드 전압에 따라 상기 메모리 블록으로부터 리드된 상기 스트링 리드 데이터를 상기 컨트롤러로 전송할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 메모리 블록을 포함하는 불휘발성 메모리 장치; 및 상기 메모리 블록에 대한 스트링 리드 동작이 수행되도록 상기 불휘발성 메모리 장치를 제어하고, 상기 스트링 리드 동작을 통해 획득된 스트링 리드 데이터에 근거하여 상기 메모리 블록에서 추적 영역을 선택하고, 상기 추적 영역에서 최초 소거된 페이지를 추적하도록 구성된 컨트롤러를 포함하되, 상기 불휘발성 메모리 장치는 상기 스트링 리드 동작을 수행할 때, 상기 메모리 블록에 포함된 복수의 워드라인들로 동일한 리드 전압을 동시에 인가하고 상기 리드 전압에 따라 상기 메모리 블록으로부터 리드된 상기 스트링 리드 데이터를 상기 컨트롤러로 전송할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 메모리 블록에 포함된 복수의 워드라인들로 동일한 리드 전압을 동시에 인가하는 단계; 및 상기 리드 전압에 따라 상기 메모리 블록으로부터 리드된 스트링 리드 데이터를 획득하는 단계를 포함하는 스트링 리드 동작을 수행하는 단계; 상기 스트링 리드 데이터에 근거하여 상기 메모리 블록에서 추적 영역을 선택하는 단계; 및 상기 추적 영역에서 최초 소거된 페이지를 추적하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 메모리 블록의 데이터 저장률을 추정할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치 및 그것의 동작 방법은 메모리 블록에서 최초 소거된 페이지를 신속하게 추적할 수 있다.
도1은 본 발명의 실시 예에 따른 데이터 저장 장치를 도시한 블록도,
도2a 및 도2b는 불휘발성 메모리 장치에 포함된 메모리 블록을 예시적으로 도시한 도면,
도3은 도1의 불휘발성 메모리 장치에 포함된 메모리 블록을 예시적으로 도시한 회로도,
도4는 도3의 메모리 셀들에 의해 형성되는 문턱 전압 분포들을 도시한 도면,
도5는 도3의 메모리 블록의 워드라인들로 동일한 리드 전압이 동시에 인가될 때의 메모리 블록의 등가적 메모리 블록을 도시한 회로도,
도6은 도5의 등가적 메모리 블록에 포함된 등가적 메모리 셀들에 의해 형성되는 문턱 전압 분포를 도시한 도면,
도7은 도3의 메모리 블록의 데이터 저장률에 따라 도5의 등가적 메모리 블록의 등가적 메모리 셀들에 의해 형성되는 문턱 전압 분포의 이동을 도시하는 도면,
도8은 도1의 컨트롤러가 불휘발성 메모리 장치의 스트링 리드 동작을 제어함으로써 메모리 블록의 데이터 저장률을 추정하는 방법을 설명하기 위한 도면,
도9는 도1의 컨트롤러가 불휘발성 메모리 장치의 스트링 리드 동작을 제어함으로써 메모리 블록의 데이터 저장률을 추정하는 방법을 설명하기 위한 도면,
도10은 도1의 데이터 저장 장치가 메모리 블록에 대한 최초 소거된 페이지 추적 동작을 수행하는 방법을 설명하기 위한 순서도,
도11은 도1의 데이터 저장 장치가 메모리 블록에 대한 최초 소거된 페이지 추적 동작을 수행하는 방법을 설명하기 위한 순서도,
도12는 본 발명의 실시 예에 따른 SSD를 도시하는 블록도,
도13은 본 발명의 실시 예에 따른 데이터 저장 장치가 적용된 데이터 처리 시스템을 도시하는 블록도이다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 데이터 저장 장치(10)를 도시한 블록도이다.
데이터 저장 장치(10)는 컨트롤러(100) 및 불휘발성 메모리 장치(200)를 포함할 수 있다.
컨트롤러(100)는 데이터 저장 장치(10)의 제반 동작을 제어할 수 있다. 컨트롤러(100)는 외부 장치로부터 전송된 라이트 요청에 응답하여 불휘발성 메모리 장치(200)에 데이터를 저장하기 위해 불휘발성 메모리 장치(200)의 라이트 동작을 제어할 수 있다. 컨트롤러(100)는 외부 장치로부터 전송된 리드 요청에 응답하여 불휘발성 메모리 장치(200)에 저장된 데이터를 리드하여 외부 장치로 출력하기 위해 불휘발성 메모리 장치(200)의 리드 동작을 제어할 수 있다.
불휘발성 메모리 장치(200)는 컨트롤러(100)의 제어에 따라, 데이터를 저장하기 위한 라이트 동작 및 데이터를 리드하기 위한 리드 동작을 수행할 수 있다. 불휘발성 메모리 장치(200)는 복수의 메모리 블록들을 포함할 수 있다.
도2a 및 도2b는 불휘발성 메모리 장치(200)에 포함된 메모리 블록(BLK1)을 예시적으로 도시한 도면이다. 메모리 블록(BLK1)은 복수의 워드라인들(WL1~WLn)에 각각 대응하는 복수의 페이지들(P1~Pn)을 포함할 수 있다.
도2a 및 도2b는 하나의 워드라인에 하나의 페이지가 대응하는 것으로 도시하나, 본 발명의 실시 예는 하나의 워드라인에 대응하는 페이지들의 개수를 특정 개수로 한정하지 않는다. 하나의 워드라인에 대응하는 페이지들의 개수는 하나의 워드라인에 연결된 메모리 셀들 각각에 몇 비트의 데이터가 저장되는지에 따라 달라질 수 있다.
페이지는, 예를 들어, 불휘발성 메모리 장치(200)가 라이트 동작 또는 리드 동작을 수행하는 단위일 수 있다. 불휘발성 메모리 장치(200)는 페이지에 대응하는 워드라인을 구동함으로써 페이지를 액세스하고, 페이지에 대해 라이트 동작 또는 리드 동작을 수행할 수 있다. 예를 들어, 도2a를 참조하면, 불휘발성 메모리 장치(200)는 워드라인(WL1)을 구동함으로써 페이지(P1)를 액세스할 수 있다. 불휘발성 메모리 장치(200)는, 예를 들어, 페이지(P1)부터 순차적으로 라이트 동작을 수행할 수 있다.
메모리 블록(BLK1)에서 페이지(P1)부터 페이지(P(k-2))까지 라이트 동작이 수행되었고, 페이지(P(k-1))에 대한 라이트 동작의 수행 중에 예상하지 못한 파워 공급 중단, 즉, 서든 파워 오프로 인하여 강제적으로 라이트 동작이 중단되었던 것으로 가정할 수 있다. 그 후, 파워가 다시 공급되면, 중단되었던 라이트 동작의 재개를 위해서 마지막으로 라이트된 페이지(P(k-1))에 후속하는 페이지, 즉, 최초 소거된 페이지(Pk)가 추적될 필요가 있다. 최초 소거된 페이지(Pk)가 마지막으로 라이트된 페이지(P(k-1))에 "후속한다"는 것은 메모리 블록(BLK1)에서 최초 소거된 페이지(Pk)가 마지막으로 라이트된 페이지(P(k-1))에 이어서 라이트될 페이지라는 것을 의미할 수 있다.
도2a를 참조하면, 메모리 블록(BLK1)에서 페이지(P1)부터 리드 동작이 순차적으로 수행됨으로써 최초 소거된 페이지(Pk)가 추적될 수 있다. 구체적으로, 우선, 페이지(P1)로부터 리드된 리드 데이터에 근거하여 페이지(P1)가 라이트된 페이지임이 식별될 수 있고, 이어서 페이지들(P2~P(k-1))로부터 리드된 리드 데이터에 근거하여 페이지들(P2~P(k-1))이 라이트된 페이지임이 순차적으로 식별될 수 있다. 이어서, 페이지(Pk)로부터 리드된 리드 데이터, 즉, 소거 데이터에 근거하여 페이지(Pk)가 소거된 페이지임이 식별될 수 있다.
도2b를 참조하면, 메모리 블록(BLK1)에서 마지막으로 라이트된 페이지(P(k-1))의 대략적인 위치가 추정됨으로써 추적 영역(SA)이 선택되고, 선택된 추적 영역(SA)에서 최초 소거된 페이지(Pk)가 추적될 수 있다. 예를 들어, 페이지(P(k-2))부터 리드 동작이 수행됨으로써 최초 소거된 페이지(Pk)가 추적될 수 있다. 예를 들어, 페이지(P(k+1))부터 리드 동작이 수행됨으로써 최초 소거된 페이지(Pk)가 추적될 수 있다. 도2a에 도시된 과정과 비교하면, 추적 영역(SA)에 포함되지 않은 페이지들(P1~P(k-3))에 대한 리드 동작은 수행되지 않으므로, 더 적은 시간 및 더 적은 소비 전력을 통해 최초 소거된 페이지(Pk)가 신속하게 추적될 수 있다.
다시 도1을 참조하면, 컨트롤러(100)는 메모리 블록에 대해 최초 소거된 페이지 추적 동작을 수행할 수 있다. 최초 소거된 페이지 추적 동작은 메모리 블록에서 마지막으로 라이트된 페이지를 추적하고, 추적된 마지막으로 라이트된 페이지에 후속하는 최초 소거된 페이지를 추적하기 위해서 수행될 수 있다. 컨트롤러(100)는 서든 파워 오프가 발생했던 것으로 판단하는 경우, 서든 파워 오프가 발생했을 때 라이트 동작이 수행되던 메모리 블록에 대해 최초 소거된 페이지 추적 동작을 수행할 수 있다. 컨트롤러(100)는 최초 소거된 페이지 추적 동작을 통해 추적된 최초 소거된 페이지부터 서든 파워 오프로 인해 중단되었던 라이트 동작을 재개할 수 있다.
컨트롤러(100)는 최초 소거된 페이지 추적 동작을 수행할 때, 메모리 블록에 대한 스트링 리드 동작이 수행되도록 불휘발성 메모리 장치(200)를 제어하고, 스트링 리드 동작을 통해 획득된 스트링 리드 데이터에 근거하여 메모리 블록에서 추적 영역을 선택하고, 추적 영역에서 최초 소거된 페이지를 추적할 수 있다. 추적 영역은 메모리 블록에서 마지막으로 라이트된 페이지가 포함된 것으로 추정되는 영역일 수 있다.
불휘발성 메모리 장치(200)는 컨트롤러(100)의 제어에 따라 메모리 블록에 대해 스트링 리드 동작을 수행할 수 있다. 불휘발성 메모리 장치(200)는 스트링 리드 동작을 수행할 때, 메모리 블록에 포함된 복수의 워드라인들로 동일한 리드 전압을 동시에 인가하고, 리드 전압에 따라 상기 메모리 블록으로부터 리드된 스트링 리드 데이터를 컨트롤러(100)로 전송할 수 있다.
컨트롤러(100)는 불휘발성 메모리 장치(200)로부터 전송된 스트링 리드 데이터에 근거하여 메모리 블록의 데이터 저장률, 즉, "메모리 블록에서 라이트된 페이지들의 개수/메모리 블록에 포함된 전체 페이지들의 개수"를 추정할 수 있다. 예를 들어, 도2b에서, 데이터 저장률은 (k-1)/n일 수 있다. 데이터 저장률을 추정한다는 것은 메모리 블록에서 마지막으로 라이트된 페이지 또는 최초 소거된 페이지의 위치를 추정한다는 것을 의미할 수 있다. 즉, 컨트롤러(100)는 스트링 리드 데이터에 근거하여 마지막으로 라이트된 페이지의 위치를 추정할 수 있다. 컨트롤러(100)는 메모리 블록에서 마지막으로 라이트된 페이지가 존재할 것으로 예상되는 일정 영역을 추적 영역으로 선택할 수 있다. 실시 예에 따라, 컨트롤러(100)는 스트링 리드 데이터가 제1 값을 포함하는지 여부에 따라 마지막으로 라이트된 페이지가 메모리 블록의 제1 영역에 존재하는지 여부를 추정하고, 추정 결과에 따라 추적 영역을 선택할 수 있다.
컨트롤러(100)는 선택된 추적 영역에 포함된 적어도 하나의 페이지에 대해 적어도 1회의 리드 동작이 수행되도록 불휘발성 메모리 장치(200)를 제어할 수 있다. 컨트롤러(100)는 적어도 1회의 리드 동작을 통해 획득된 적어도 하나의 리드 데이터에 근거하여, 상기 추적 영역 중 최초 소거된 페이지를 추적할 수 있다. 컨트롤러(100)가 추적 영역에서 최초 소거된 페이지를 추적하는 과정은 도2b를 참조하여 설명된 과정과 실질적으로 유사할 수 있다. 한편, 이하에서, 스트링 리드 동작과 구별하기 위해 불휘발성 메모리 장치(200)가 추적 영역에서 페이지에 대해 수행하는 리드 동작은 노멀 리드 동작이라고 지칭되고, 노멀 리드 동작을 통해 페이지로부터 리드된 리드 데이터는 노멀 리드 데이터라고 지칭될 수 있다.
실시 예에 따라, 컨트롤러(100)는 반복 조건이 성립하는지 여부를 판단함으로써 스트링 리드 동작이 새로운 리드 전압을 사용하여 반복적으로 수행되도록 제어하고, 스트링 리드 동작이 반복적으로 수행될 때마다, 사용된 리드 전압에 따른 새로운 스트링 리드 데이터를 획득할 수 있다. 예를 들어, 컨트롤러(100)는 스트링 리드 데이터가 제1 값을 포함하는지 여부를 판단하고, 판단 결과에 따라 스트링 리드 동작이 새로운 리드 전압을 사용하여 반복적으로 수행되도록 불휘발성 메모리 장치(200)를 제어할 수 있다. 예를 들어, 컨트롤러(100)는 사용 가능한 새로운 리드 전압이 리드 전압 목록에 존재하는지 여부를 판단하고, 판단 결과에 따라 스트링 리드 동작이 리드 전압 목록에서 새로운 리드 전압을 사용하여 반복적으로 수행되도록 불휘발성 메모리 장치(200)를 제어할 수 있다.
실시 예에 따라, 컨트롤러(100)는 리드 동작이 제1 리드 전압 및 제1 리드 전압보다 높은 제2 리드 전압들을 각각 사용하여 수행되도록 불휘발성 메모리 장치를 제어하고, 제1 리드 전압에 따른 제1 스트링 리드 데이터가 제1 값을 포함하는지 여부에 따라 마지막으로 라이트된 페이지가 메모리 블록의 제1 영역에 존재하는지 여부를 추정하고, 제2 리드 전압에 따른 제2 스트링 리드 데이터가 제1 값을 포함하는지 여부에 따라 마지막으로 라이트된 페이지가 메모리 블록의 제1 영역을 포함하는 제2 영역에 존재하는지 여부를 추정할 수 있다. 컨트롤러(100)는 제1 스트링 리드 데이터가 제1 값을 포함하고 제2 스트링 리드 데이터가 제1 값을 포함하지 않는 경우, 마지막으로 라이트된 페이지가 제2 영역에서 제1 영역을 제외한 영역에 존재하는 것으로 추정할 수 있다. 컨트롤러(100)는 추정 결과에 따라 추적 영역을 선택할 수 있다.
도3은 도1의 불휘발성 메모리 장치(200)에 포함된 메모리 블록(BLK)을 예시적으로 도시한 회로도이다.
메모리 블록(BLK)은, 예를 들어, 2차원 어레이로 구성될 수 있다. 그러나 본 발명의 실시 예에 따른 메모리 블록(BLK)은 2차원 어레이로 제한되지 않고, 3차원 어레이로 구성될 수도 있다.
메모리 블록(BLK)은 스트링들(ST1~STm)을 포함할 수 있다. 스트링들(ST1~STm)은 비트라인들(BL1~BLm)과 공통 소스 라인(CSL) 사이에 연결될 수 있다. 스트링들(ST1~STm) 각각은 대응하는 비트라인과 연결될 수 있다. 스트링들(ST1~STm)의 구성은 실질적으로 동일하기 때문에 스트링(ST1)의 구성이 예시적으로 설명될 것이다. 스트링(ST1)은 비트라인(BL1)과 공통 소스 라인(CSL) 사이에 연결될 수 있다. 스트링(ST1)은 드레인 선택 트렌지스터(DST), 소스 선택 트랜지스터(SST) 및 복수의 메모리 셀들(MC11~MCn1)을 포함할 수 있다. 드레인 선택 트렌지스터(DST)는 드레인 선택 라인(DSL)에 연결된 게이트와 비트 라인(BL1)에 연결된 드레인을 포함할 수 있다. 소스 선택 트렌지스터(SST)는 소스 선택 라인(SSL)에 연결된 게이트와 공통 소스 라인(CSL)에 연결된 소스를 포함할 수 있다. 복수의 메모리 셀들(MC11~MCn1)은 드레인 선택 트렌지스터(DST)와 소스 선택 트랜지스터(SST) 사이에 직렬로 연결될 수 있다. 복수의 메모리 셀들(MC11~MCn1) 각각은 대응하는 워드라인에 연결된 게이트를 포함할 수 있다.
하나의 워드라인에 연결된 메모리 셀들은 워드라인에 대응하는 페이지와 대응할 수 있다. 예를 들어, 워드라인(WL1)에 연결된 메모리 셀들(MC11~MC1m)은 워드라인(WL1)에 대응하는 페이지(예를 들어, 도2a의 P1)와 대응할 수 있다.
도4는 도3의 메모리 셀들(MC11~MCnm)에 의해 형성되는 문턱 전압 분포들(VD1, VD2)을 도시한 도면이다.
메모리 셀들(MC11~MCnm)은 자신에 저장된 데이터에 따라 일정한 문턱 전압을 가질 수 있고, 따라서, 문턱 전압 분포들(VD1, VD2)을 형성할 수 있다. 예를 들어, "1"이 저장된 메모리 셀(MC11)은 문턱 전압 분포(VD1)를 형성할 수 있고, "0"이 저장된 메모리 셀(MC12)은 문턱 전압 분포(VD2)를 형성할 수 있다.
노멀 리드 동작이 수행될 때, 메모리 셀에 저장된 데이터는 메모리 셀의 문턱 전압을 판별할 수 있는 리드 전압(VR)의 인가를 통해 메모리 셀로부터 리드될 수 있다. 구체적으로, 리드 전압(VR1)이 메모리 셀과 연결된 워드라인으로 인가될 때, 리드 전압(VR)보다 작은 문턱 전압을 가짐으로써 턴온된 메모리 셀, 예를 들어, 메모리 셀(MC11)로부터 "1"이 리드되고, 리드 전압(VR)보다 큰 문턱 전압을 가짐으로써 턴오프된 메모리 셀, 예를 들어, 메모리 셀(MC12)로부터 "0"이 리드될 수 있다.
다시 도3을 참조하면, 불휘발성 메모리 장치(200)는 다음의 과정을 통해 노멀 리드 동작을 수행할 수 있다. 우선, 불휘발성 메모리 장치(200)는 메모리 블록(BLK)에서, 예를 들어, 페이지(P1)에 대해 리드 동작을 수행할 때, 페이지(P1)에 대응하는 워드라인(WL1)으로 리드 전압(예를 들어, 도4의 VR)을 인가하고, 워드라인(WL1)을 제외한 나머지 워드라인들(WL2~WLn)로 리드 전압(VR)보다 높은 패스 전압을 인가할 수 있다. 워드라인(WL1)에 리드 전압(VR)이 인가되면, 메모리 셀들(MC11~MC1m)은 자신의 문턱 전압에 따라, 즉, 저장된 데이터에 따라 턴온/턴오프될 수 있다. 워드라인들(WL2~WLn)에 높은 레벨의 패스 전압이 인가되면, 메모리 셀들(MC21~MCnm)은 턴온될 수 있다. 불휘발성 메모리 장치(200)는 메모리 셀들(MC11~MC1m)이 저장된 데이터에 따라 턴온/턴오프되고 메모리 셀들(MC21~MCnm)이 턴온됨으로써 형성된 비트라인들(BL1~BLm) 각각의 전압을 감지하여 메모리 셀들(MC11~MC1m)에 저장된 데이터를 판단할 수 있다.
도5는 도3의 메모리 블록(BLK)의 워드라인들(WL1~WLn)로 동일한 리드 전압이 동시에 인가될 때의 메모리 블록(BLK)의 등가적 메모리 블록(EBLK)을 도시한 회로도이다.
등가적 메모리 블록(EBLK)은 등가적 스트링들(EST1~ESTm)을 포함할 수 있다. 등가적 스트링들(EST1~ESTm) 각각은 대응하는 비트라인과 연결될 수 있다. 등가적 스트링들(EST1~ESTm)의 구성은 실질적으로 동일하기 때문에 등가적 스트링(EST1)의 구성이 예시적으로 설명될 것이다. 등가적 스트링(EST1)은 비트라인(BL1)과 공통 소스 라인(CSL) 사이에 연결될 수 있다. 등가적 스트링(EST1)은 드레인 선택 트렌지스터(DST), 등가적 메모리 셀(EMC1) 및 소스 선택 트랜지스터(SST)를 포함할 수 있다. 드레인 선택 트렌지스터(DST)와 소스 선택 트랜지스터(SST)는 도3과 실질적으로 동일하게 구성될 수 있다. 등가적 메모리 셀(EMC1)은 드레인 선택 트렌지스터(DST)와 소스 선택 트랜지스터(SST) 사이에 연결되고 등가적 워드라인(EWL)에 연결된 게이트를 포함할 수 있다.
도3과 도5를 함께 참조하면, 동일한 리드 전압이 메모리 블록(BLK)에서 워드라인들(WL1~WLn)에 동시에 인가될 때, 스트링들(ST1~STm)은 등가적 스트링들(EST1~ESTm)과 각각 대응하고, 하나의 스트링에 포함된 메모리 셀들은 등가적 메모리 셀로 치환되고, 등가적 메모리 셀은 등가적 워드라인(EWL)으로 리드 전압을 인가받을 수 있다. 예를 들어, 스트링(ST1)은 등가적 스트링(EST1)과 대응하고, 스트링(ST1)에 포함된 메모리 셀들(MC11~MCn1)은 등가적 메모리 셀(EMC1)로 치환되고, 워드라인들(WL1~WLn)은 등가적 워드라인(EWL)으로 치환될 수 있다.
등가적 메모리 셀들(EMC1~EMCm) 각각의 문턱 전압은 대응하는 스트링에 포함된 메모리 셀들의 문턱 전압들에 따라 결정될 수 있다. 예를 들어, 스트링(ST1)에 포함된 메모리 셀들(MC11~MCn1)의 문턱 전압들이 높을 경우, 등가적 메모리 셀(EMC1)의 문턱 전압은 높을 수 있다.
도6은 도5의 등가적 메모리 블록(EBLK)에 포함된 등가적 메모리 셀들(EMC1~EMCm)에 의해 형성되는 문턱 전압 분포(EVD)를 도시한 도면이다.
도3의 메모리 블록(BLK)에서 데이터가 소정의 페이지들에 저장되었을 때, 등가적 메모리 셀들(EMC1~EMCm)은 일정한 범위 내에서 문턱 전압 분포(EVD)를 형성할 수 있다. 예를 들어, 스트링(ST1)에 포함된 메모리 셀들(MC11~MCn1)이 스트링(ST2)에 포함된 메모리 셀들(MC12~MCn2)보다 더 많은 "0"이 저장된 경우, 등가적 메모리 셀(EMC1)은 등가적 메모리 셀(EMC2)보다 더 높은 문턱 전압을 가질 수 있다.
도7은 도3의 메모리 블록(BLK)의 데이터 저장률에 따라 도5의 등가적 메모리 블록(EBLK)의 등가적 메모리 셀들(EMC1~EMCm)에 의해 형성되는 문턱 전압 분포(EVD0)의 이동을 도시하는 도면이다. 메모리 블록(BLK)의 데이터 저장률은 "메모리 블록(BLK)에서 라이트된 페이지들의 개수/메모리 블록(BLK)에 포함된 전체 페이지들의 개수"일 수 있다.
메모리 블록(BLK)의 데이터 저장률이 증가할 수록, 하나의 스트링에서 라이트된 메모리 셀들의 개수가 증가하므로 등가적 메모리 셀들(EMC1~EMCm)은 높은 문턱 전압을 가질 것이다. 따라서, 메모리 블록(BLK)의 데이터 저장률이 증가할 때, 등가적 메모리 셀들(EMC1~EMCm)의 문턱 전압 분포(EVD0)는 점차 오른쪽으로 이동할 수 있다.
예를 들어, 데이터 저장률이 0일 때, 즉, 데이터가 메모리 블록(BLK)에 아직 라이트되지 않았을 때, 등가적 메모리 셀들(EMC1~EMCm)은 문턱 전압 분포(EVD0)를 형성할 수 있다. 그리고, 데이터 저장률이 1/3일 때, 등가적 메모리 셀들(EMC1~EMCm)은 문턱 전압 분포(EVD1)를 형성할 수 있다. 그리고, 데이터 저장률이 2/3일 때, 등가적 메모리 셀들(EMC1~EMCm)은 문턱 전압 분포(EVD2)를 형성할 수 있다. 그리고, 데이터 저장률이 1일 때, 즉, 데이터가 메모리 블록(BLK)의 모든 페이지들에 라이트되었을 때, 등가적 메모리 셀들(EMC1~EMCm)은 문턱 전압 분포(EVD3)를 형성할 수 있다.
메모리 블록(BLK)의 데이터 저장률은 리드 전압들(VR1, VR2)을 사용하여 추정될 수 있다. 리드 전압들 각각은 문턱 전압 분포들(EVD1, EVD2) 각각의 라이트 엣지에 대응하는 문턱 전압일 수 있다. 리드 전압들(VR1, VR2)은 데이터 저장률 1/3 및 2/3에 각각 대응할 수 있다.
일단, 등가적 메모리 셀들(EMC1~EMCm)이 문턱 전압 분포(EVD1)를 형성하는 것으로 가정할 수 있다. 이때, 문턱 전압 분포(EVD1)를 형성하는 등가적 메모리 셀들(EMC1~EMCm)의 문턱 전압들은 리드 전압(VR1)보다 낮기 때문에, 등가적 메모리 블록(EBLK)의 등가적 워드라인(EWL)으로 리드 전압(VR1)이 인가되면 "1"만을 포함하는 데이터가 출력될 수 있다. 다른 말로 하면, 메모리 블록(BLK)의 모든 워드라인들(WL1~WLn)로 리드 전압(VR1)이 동시에 인가되면, 메모리 블록(BLK)으로부터 "1"만을 포함하는 스트링 리드 데이터가 출력될 수 있다. 스트링 리드 데이터는 메모리 블록(BLK)의 모든 워드라인들(WL1~WLn)로 소정의 리드 전압이 동시에 인가될 때, 스트링들(ST1~STm) 마다 비트라인들(BL1~BLm)로 출력되는 데이터일 수 있다.
등가적 메모리 셀들(EMC1~EMCm)이 문턱 전압 분포(EVD2)를 형성하는 것으로 가정할 수 있다. 이때, 문턱 전압 분포(EVD2)를 형성하는 등가적 메모리 셀들(EMC1~EMCm)의 문턱 전압들은 리드 전압(VR1)보다 낮거나 높기 때문에, 등가적 메모리 블록(EBLK)의 등가적 워드라인(EWL)으로 리드 전압(VR1)이 인가되면 "1" 및 "0"을 포함하는 데이터가 출력될 수 있다. 다른 말로 하면, 메모리 블록(BLK)의 모든 워드라인들(WL1~WLn)로 리드 전압(VR1)이 동시에 인가되면, 메모리 블록(BLK)으로부터 "1" 및 "0"을 포함하는 스트링 리드 데이터가 출력될 수 있다.
등가적 메모리 셀들(EMC1~EMCm)이 문턱 전압 분포(EVD3)를 형성하는 것으로 가정할 수 있다. 이때, 문턱 전압 분포(EVD3)를 형성하는 등가적 메모리 셀들(EMC1~EMCm)의 문턱 전압들은 리드 전압(VR1)보다 높기 때문에, 등가적 메모리 블록(EBLK)의 등가적 워드라인(EWL)으로 리드 전압(VR1)이 인가되면 "0"만을 포함하는 데이터가 출력될 수 있다. 다른 말로 하면, 메모리 블록(BLK)의 모든 워드라인들(WL1~WLn)로 리드 전압(VR1)이 동시에 인가되면, 메모리 블록(BLK)으로부터 "0"만을 포함하는 스트링 리드 데이터가 출력될 수 있다.
정리하면, 메모리 블록(BLK)으로 일정한 리드 전압이 인가될 때, 메모리 블록(BLK)으로부터 출력되는 스트링 리드 데이터는 메모리 블록(BLK)의 데이터 저장률에 따라 달라질 수 있다. 따라서, 메모리 블록(BLK)으로 일정한 리드 전압이 인가될 때, 스트링 리드 데이터를 참조하면 메모리 블록(BLK)의 데이터 저장률이 추정될 수 있다. 예를 들어, 메모리 블록(BLK)으로 특정 데이터 저장률, 예를 들어, 1/3에 대응하는 리드 전압, 예를 들어, VR1이 인가될 때, 스트링 리드 데이터가 "0"을 포함하지 않으면, 메모리 블록(BLK)의 데이터 저장률은 1/3보다 낮을 것으로 추정될 수 있다. 또한, 메모리 블록(BLK)으로 특정 데이터 저장률에 대응하는 리드 전압(예를 들어, VR1)이 인가될 때, 스트링 리드 데이터가 적어도 하나의 "0"을 포함하면 메모리 블록(BLK)의 데이터 저장률은 1/3보다 높을 것으로 추정될 수 있다.
한편, 데이터 저장률을 추정한다는 것은 메모리 블록(BLK)에서 마지막으로 라이트된 페이지 또는 최초 소거된 페이지가 존재하는 위치를 추정한다는 것을 의미할 수 있다. 예를 들어, 메모리 블록(BLK)의 데이터 저장률이 1/3보다 낮을 것으로 추정될 때, 마지막으로 라이트된 페이지는 페이지(P1)부터 전체 메모리 블록(BLK)의 1/3에 대응하는 영역에 존재할 것으로 추정될 수 있다. 예를 들어, 메모리 블록(BLK)의 데이터 저장률이 1/3보다 높을 것으로 추정될 때, 마지막으로 라이트된 페이지는 페이지(P1)부터 전체 메모리 블록(BLK)의 1/3에 대응하는 영역을 제외한 나머지 영역에 존재할 것으로 추정될 수 있다.
상술된 논리에 따라, 컨트롤러(100)는 불휘발성 메모리 장치(200)의 스트링 리드 동작을 제어함으로써 메모리 블록(BLK)의 데이터 저장률을 추정하고, 마지막으로 라이트된 페이지의 위치를 추정할 수 있다.
도8은 도1의 컨트롤러(100)가 불휘발성 메모리 장치(200)의 스트링 리드 동작을 제어함으로써 도3의 메모리 블록(BLK)의 데이터 저장률을 추정하는 방법을 설명하기 위한 도면이다. 도8을 설명함에 있어, 메모리 블록(BLK)의 데이터 저장률은 현재 1/2인 것으로 가정한다. 메모리 블록(BLK)의 데이터 저장률이 1/2일 때, 도5의 등가적 메모리 블록(EBLK)에 포함된 등가적 메모리 셀들(EMC1~EMCm)은 문턱 전압 분포들(EVD1, EVD2)의 사이에 위치한, 예를 들어, 문턱 전압 분포(ND1)를 형성할 수 있다.
도8에서 컨트롤러(100)는 데이터 저장률들 1/3 및 2/3에 각각 대응하는 리드 전압들(VR1, VR2)을 사용하여 적어도 1회의 스트링 리드 동작이 반복적으로 수행되도록 불휘발성 메모리 장치(200)를 제어할 수 있다. 그러나, 본 발명의 실시 예에 따르면, 스트링 리드 동작에서 사용되는 리드 전압들의 개수는 특정 개수로 제한되지 않는다. 스트링 리드 동작에서 사용되는 리드 전압들의 개수가 많을수록 메모리 블록(BLK)의 데이터 저장률은 더욱 근접하게 추정될 수 있을 것이다. 예를 들어, 컨트롤러(100)는 데이터 저장률을 1/10 단위로 추정하기 위해서, 이를 테면, 데이터 저장률이 3/10과 4/10사이라고 추정하기 위해서, 9개의 리드 전압들을 사용하여 적어도 1회의 스트링 리드 동작이 반복적으로 수행되도록 불휘발성 메모리 장치(200)를 제어할 수 있다. 리드 전압들(VR1, VR2)에 각각 대응하는 데이터 저장률들 1/3 및 2/3은 메모리 블록의 데이터 저장률을 추정하기 위한 기준 데이터 저장률들일 수 있다. 기준 데이터 저장률은, 대응하는 리드 전압이 메모리 블록(BLK)의 워드라인들(WL1~WLn)로 동시에 인가될 때, "0"을 포함하지 않는 스트링 리드 데이터가 출력되기 위한 데이터 저장률들 중 최댓값일 수 있다.
도8을 참조하면, 컨트롤러(100)는 스트링 리드 데이터가 "0"을 포함하지 않을 때까지 스트링 리드 동작이 새로운 리드 전압을 사용하여 반복적으로 수행되도록 불휘발성 메모리 장치(200)를 제어할 수 있다. 컨트롤러(100)는 스트링 리드 동작이 반복적으로 수행될 때마다 획득된 스트링 리드 데이터로 데이터 저장률을 추정할 수 있다. 우선, 컨트롤러(100)는 리드 전압(VR1)을 사용하여 스트링 리드 동작이 수행되도록 불휘발성 메모리 장치(200)를 제어할 수 있다. 불휘발성 메모리 장치(200)는 컨트롤러(100)의 제어에 따라, 메모리 블록(BLK)의 모든 워드라인들(WL1~WLn)로 리드 전압(VR1)을 동시에 인가하고, 리드 전압(VR1)에 따라 메모리 블록(BLK)으로부터 리드된 스트링 리드 데이터를 컨트롤러(100)로 전송할 수 있다. 문턱 전압 분포(ND1)를 형성하는 등가적 메모리 셀들(EMC1~EMCm)의 문턱 전압들은 리드 전압(VR1)보다 낮거나 높기 때문에, 스트링 리드 데이터는 "0" 및 "1"을 포함할 수 있다. 컨트롤러(100)는 스트링 리드 데이터에 근거하여, 메모리 블록(BLK)의 데이터 저장률이 1/3보다 높을 것으로 추정할 수 있다. 다른 말로 하면, 컨트롤러(100)는 메모리 블록(BLK)에서 마지막으로 라이트된 페이지가 메모리 블록(BLK)의 1/3에 대응하는 영역에 존재하지 않을 것으로 추정할 수 있다.
또한, 컨트롤러(100)는 리드 전압(VR2)을 사용하여 스트링 리드 동작이 수행되도록 불휘발성 메모리 장치(200)를 제어할 수 있다. 불휘발성 메모리 장치(200)는 컨트롤러(100)의 제어에 따라, 메모리 블록(BLK)의 모든 워드라인들(WL1~WLn)로 리드 전압(VR2)을 동시에 인가하고, 리드 전압(VR2)에 따라 메모리 블록(BLK)으로부터 리드된 스트링 리드 데이터를 컨트롤러(100)로 전송할 수 있다. 문턱 전압 분포(ND1)를 형성하는 등가적 메모리 셀들(EMC1~EMCm)의 문턱 전압들은 리드 전압(VR2)보다 낮기 때문에, 스트링 리드 데이터는 "1"만을 포함, 즉, "0"을 포함하지 않을 수 있다. 컨트롤러(100)는 스트링 리드 데이터에 근거하여, 메모리 블록(BLK)의 데이터 저장률이 2/3보다 낮을 것으로 추정할 수 있다. 다른 말로 하면, 컨트롤러(100)는 메모리 블록(BLK)에서 마지막으로 라이트된 페이지가 메모리 블록(BLK)의 2/3에 대응하는 영역에 존재할 것으로 추정할 수 있다.
따라서, 컨트롤러(100)는 리드 전압(VR1)에 따른 스트링 리드 데이터와 리드 전압(VR2)에 따른 스트링 리드 데이터에 근거하여, 메모리 블록(BLK)의 데이터 저장률이 1/3보다 높고 2/3보다 낮을 것으로 추정할 수 있다. 다른 말로 하면, 컨트롤러(100)는 메모리 블록(BLK)에서 마지막으로 라이트된 페이지가 페이지부터 메모리 블록(BLK)의 2/3에 대응하는 영역에서 1/3에 대응하는 영역을 제외한 나머지 영역에 존재할 것으로 추정할 수 있다.
도9는 도1의 컨트롤러(100)가 불휘발성 메모리 장치(200)의 스트링 리드 동작을 제어함으로써 도3의 메모리 블록(BLK)의 데이터 저장률을 추정하는 방법을 설명하기 위한 도면이다. 도9를 설명함에 있어, 메모리 블록(BLK)의 데이터 저장률은 현재 3/4인 것으로 가정한다. 메모리 블록(BLK)의 데이터 저장률이 3/4일 때, 등가적 메모리 블록(EBLK)에 포함된 등가적 메모리 셀들(EMC1~EMCm)은 문턱 전압 분포들(EVD2, EVD3)의 사이에 위치한, 예를 들어, 문턱 전압 분포(ND2)를 형성할 수 있다. 도9에서 컨트롤러(100)는 데이터 저장률들 1/3 및 2/3에 각각 대응하는 리드 전압들(VR1, VR2)을 사용하여 적어도 1회의 스트링 리드 동작이 수행되도록 불휘발성 메모리 장치(200)를 제어할 수 있다.
도9를 참조하면, 컨트롤러(100)는 리드 전압 목록에 포함된 복수의 리드 전압들이 복수의 스트링 리드 동작들에서 모두 사용될 때까지, 스트링 리드 동작이 리드 전압 목록에서 새로운 리드 전압을 사용하여 반복적으로 수행되도록 불휘발성 메모리 장치(200)를 제어할 수 있다.
우선, 컨트롤러(100)는 리드 전압(VR1)을 사용하여 스트링 리드 동작이 수행되도록 불휘발성 메모리 장치(200)를 제어할 수 있다. 불휘발성 메모리 장치(200)는 컨트롤러(100)의 제어에 따라, 메모리 블록(BLK)의 모든 워드라인들(WL1~WLn)로 리드 전압(VR1)을 동시에 인가하고, 리드 전압(VR1)에 따라 메모리 블록(BLK)으로부터 리드된 스트링 리드 데이터를 컨트롤러(100)로 전송할 수 있다. 문턱 전압 분포(ND2)를 형성하는 등가적 메모리 셀들(EMC1~EMCm)의 문턱 전압들은 리드 전압(VR1)보다 높기 때문에, 스트링 리드 데이터는 "0"만을 포함할 수 있다. 컨트롤러(100)는 스트링 리드 데이터에 근거하여, 메모리 블록(BLK)의 데이터 저장률이 1/3보다 높을 것으로 추정할 수 있다. 다른 말로 하면, 컨트롤러(100)는 메모리 블록(BLK)에서 마지막으로 라이트된 페이지가 메모리 블록(BLK)의 1/3에 대응하는 영역에 존재하지 않을 것으로 추정할 수 있다.
또한, 컨트롤러(100)는 리드 전압(VR2)을 사용하여 스트링 리드 동작이 수행되도록 불휘발성 메모리 장치(200)를 제어할 수 있다. 불휘발성 메모리 장치(200)는 컨트롤러(100)의 제어에 따라, 메모리 블록(BLK)의 모든 워드라인들(WL1~WLn)로 리드 전압(VR2)을 동시에 인가하고, 리드 전압(VR2)에 따라 메모리 블록(BLK)으로부터 리드된 스트링 리드 데이터를 컨트롤러(100)로 전송할 수 있다. 문턱 전압 분포(ND2)를 형성하는 등가적 메모리 셀들(EMC1~EMCm)의 문턱 전압들은 리드 전압(VR2)보다 낮거나 높기 때문에, 스트링 리드 데이터는 "1" 또는 "0"을 포함할 수 있다. 컨트롤러(100)는 스트링 리드 데이터에 근거하여, 메모리 블록(BLK)의 데이터 저장률이 2/3보다 높을 것으로 추정할 수 있다. 다른 말로 하면, 컨트롤러(100)는 메모리 블록(BLK)에서 마지막으로 라이트된 페이지가 메모리 블록(BLK)의 2/3에 대응하는 영역에 존재하지 않을 것으로 추정할 수 있다.
컨트롤러(100)는 리드 전압 목록에 포함된 리드 전압들(VR1, VR2)이 스트링 리드 동작들에서 모두 사용된 것으로 판단하고, 스트링 리드 동작이 다시 수행되도록 제어하지 않고 데이터 저장률을 추정할 수 있다. 컨트롤러(100)는 메모리 블록(BLK)의 데이터 저장률이 2/3보다 높을 것으로 추정할 수 있다.
도10은 도1의 데이터 저장 장치(10)가 메모리 블록에 대한 최초 소거된 페이지 추적 동작을 수행하는 방법을 설명하기 위한 순서도이다.
S110 단계에서, 불휘발성 메모리 장치(200)는 컨트롤러(200)의 제어에 따라 메모리 블록에 대한 스트링 리드 동작을 수행할 수 있다. 보다 구체적으로, S111 단계에서, 불휘발성 메모리 장치(200)는 메모리 블록에 포함된 복수의 워드라인들로 동일한 리드 전압을 동시에 인가할 수 있다. 그리고, S112 단계에서, 불휘발성 메모리 장치(200)는 리드 전압에 따라 메모리 블록으로부터 리드된 스트링 리드 데이터를 획득할 수 있다. 스트링 리드 데이터는 메모리 블록의 데이터 저장률에 따라 리드될 수 있다.
S120 단계에서, 컨트롤러(100)는 스트링 리드 데이터에 근거하여 메모리 블록에서 추적 영역을 선택할 수 있다. 컨트롤러(100)는 스트링 리드 데이터가 제1 값, 예를 들어, "0"을 포함하지 않는 경우 메모리 블록의 데이터 저장률이 리드 전압에 대응하는 기준 데이터 저장률보다 낮을 것으로 추정하고, 스트링 리드 데이터가 "0"을 포함하는 경우 메모리 블록의 데이터 저장률이 리드 전압에 대응하는 기준 데이터 저장률보다 높을 것으로 추정할 수 있다. 기준 데이터 저장률은, 대응하는 리드 전압이 메모리 블록의 워드라인들로 동시에 인가될 때, "0"을 포함하지 않는 스트링 리드 데이터가 출력되기 위한 데이터 저장률들 중 최댓값일 수 있다. 컨트롤러(100)는 추정된 데이터 저장률에 따라 추적 영역을 선택할 수 있다.
S130 단계에서, 컨트롤러(100)는 추적 영역에서 최초 소거된 페이지를 추적할 수 있다. 컨트롤러(100)는 추적 영역에 포함된 적어도 하나의 페이지에 대한 적어도 1회의 노멀 리드 동작을 제어하고, 적어도 1회의 노멀 리드 동작을 통해 획득된 노멀 리드 데이터에 근거하여, 최초 소거된 페이지를 추적할 수 있다.
도11은 도1의 데이터 저장 장치(10)가 메모리 블록에 대한 최초 소거된 페이지 추적 동작을 수행하는 방법을 설명하기 위한 순서도이다. 도11을 참조하면, 데이터 저장 장치(10)는 반복 조건이 성립하는지에 따라 새로운 리드 전압을 사용하여 스트링 리드 동작을 반복적으로 수행하고, 스트링 리드 동작이 반복적으로 수행될 때마다 획득된 스트링 리드 데이터에 근거하여 데이터 저장률을 보다 세밀하게 추정할 수 있다.
S210 단계에서, 불휘발성 메모리 장치(200)는 컨트롤러(200)의 제어에 따라 메모리 블록에 대한 스트링 리드 동작을 수행할 수 있다. 구체적으로, S211 단계에서, 불휘발성 메모리 장치(200)는 메모리 블록에 포함된 복수의 워드라인들로 동일한 리드 전압을 동시에 인가할 수 있다. 그리고, S212 단계에서, 불휘발성 메모리 장치(200)는 리드 전압에 따라 메모리 블록으로부터 리드된 스트링 리드 데이터를 획득할 수 있다. 스트링 리드 데이터는 메모리 블록의 데이터 저장률에 따라 리드될 수 있다.
S220 단계에서, 컨트롤러(100)는 스트링 리드 데이터가 제1 값, 예를 들어, "0"을 포함하는지 여부를 판단할 수 있다. 스트링 리드 데이터가 "0"을 포함하는 것으로 판단되는 경우(예), 절차는 S230 단계로 진행될 수 있다. 스트링 리드 데이터가 "0"을 포함하지 않는 것으로 판단되는 경우(아니오), 절차는 S250 단계로 진행될 수 있다.
S230 단계에서, 컨트롤러(100)는 사용 가능한 새로운 리드 전압이 리드 전압 목록에 존재하는지 여부를 판단할 수 있다. 리드 전압 목록은 스트링 리드 동작에서 사용될 수 있는 복수의 리드 전압들을 포함할 수 있다. 사용 가능한 새로운 리드 전압이 리드 전압 목록에 존재하는 것으로 판단되는 경우(예), 절차는 S240 단계로 진행될 수 있다. 사용 가능한 새로운 리드 전압이 리드 전압 목록에 존재하지 않는 것으로 판단되는 경우(아니오), 절차는 S250 단계로 진행될 수 있다.
S240 단계에서, 컨트롤러(100)는 리드 전압 목록에서 새로운 리드 전압을 사용하여 스트링 리드 동작이 수행되도록 불휘발성 메모리 장치(200)를 제어할 수 있다.
즉, 불휘발성 메모리 장치(200)는 스트링 리드 데이터가 "0"을 포함하지 않을 때 또는 리드 전압 목록에서 사용 가능한 새로운 리드 전압이 존재하지 않을 때까지, 새로운 리드 전압을 사용하여 스트링 리드 동작을 반복적으로 수행할 수 있다. 컨트롤러(100)는 새로운 리드 전압에 따라 스트링 리드 동작이 반복적으로 수행될 때마다 새로운 스트링 리드 데이터를 획득할 수 있다.
S250 단계에서, 컨트롤러(100)는 스트링 리드 데이터에 근거하여 메모리 블록에서 추적 영역을 선택할 수 있다. 컨트롤러(100)는 제1 리드 전압에 따른 제1 스트링 리드 데이터가 "0"을 포함하고, 제2 리드 전압에 따른 제2 스트링 리드 데이터가 "0"을 포함하지 않는 경우, 메모리 블록의 데이터 저장률이 제1 리드 전압에 대응하는 제1 기준 데이터 저장률과 제2 리드 전압에 대응하는 제2 기준 데이터 저장률의 사이일 것으로 추정할 수 있다.
S260 단계는 도10의 S130 단계와 실질적으로 유사할 수 있다.
도12는 본 발명의 실시 예에 따른 SSD(1000)를 도시하는 블록도이다.
SSD(1000)는 SSD 컨트롤러(1100)와 저장 매체(1200)를 포함할 수 있다.
SSD 컨트롤러(1100)는 호스트 장치(1500)와 저장 매체(1200) 사이의 데이터 교환을 제어할 수 있다. SSD 컨트롤러(1100)는 프로세서(1110), 램(1120), 롬(1130), ECC부(1140), 호스트 인터페이스부(1150) 및 스토리지 인터페이스부(1160)를 포함할 수 있다.
SSD 컨트롤러(1100)는 도1에 도시된 컨트롤러(100)와 실질적으로 유사하게 동작할 수 있다. SSD 컨트롤러(1100)는 저장 매체(1200)에 포함된 메모리 블록의 데이터 저장률을 추정할 수 있다. SSD 컨트롤러(1100)는 메모리 블록에서 최초 소거된 페이지를 신속하게 추적할 수 있다.
프로세서(1110)는 SSD 컨트롤러(1100)의 제반 동작을 제어할 수 있다. 프로세서(1110)는 호스트 장치(1500)의 요청에 따라 저장 매체(1200)에 데이터를 저장하고, 저장 매체(1200)로부터 저장된 데이터를 리드할 수 있다. 프로세서(1110)는 저장 매체(1200)를 효율적으로 관리하기 위해서, 머지 동작 및 웨어 레벨링 동작 등과 같은 SSD(1000)의 내부 동작을 제어할 수 있다.
램(1120)은 프로세서(1110)에 의해 사용되는 프로그램 및 프로그램 데이터를 저장할 수 있다. 램(1120)은 호스트 인터페이스부(1150)로부터 전송된 데이터를 저장 매체(1200)에 전달하기 전에 임시 저장할 수 있고. 저장 매체(1200)로부터 전송된 데이터를 호스트 장치(1500)로 전달하기 전에 임시 저장할 수 있다.
롬(1130)은 프로세서(1110)에 의해 리드되는 프로그램 코드를 저장할 수 있다. 프로그램 코드는 프로세서(1110)가 SSD 컨트롤러(1100)의 내부 유닛들을 제어하기 위해서 프로세서(1110)에 의해 처리되는 명령들을 포함할 수 있다.
ECC부(1140)는 저장 매체(1200)에 저장될 데이터를 인코딩하고, 저장 매체(1200)로부터 리드된 데이터를 디코딩할 수 있다. ECC부(1140)는 ECC 알고리즘에 따라 데이터에 발생된 에러를 검출하고 정정할 수 있다.
호스트 인터페이스부(1150)는 호스트 장치(1500)와 요청 및 데이터 등을 교환할 수 있다.
스토리지 인터페이스부(1160)는 저장 매체(1200)로 제어 신호 및 데이터를 전송할 수 있다. 스토리지 인터페이스부(1160)는 저장 매체(1200)로부터 데이터를 전송받을 수 있다. 스토리지 인터페이스부(1160)는 저장 매체(1200)와 복수의 채널들(CH0~CHn)을 통해 연결될 수 있다.
저장 매체(1200)는 복수의 불휘발성 메모리 장치들(NVM0~NVMn)을 포함할 수 있다. 복수의 불휘발성 메모리 장치들(NVM0~NVMn) 각각은 SSD 컨트롤러(1100)의 제어에 따라 라이트 동작 및 리드 동작을 수행할 수 있다. 복수의 불휘발성 메모리 장치들(NVM0~NVMn) 각각은 도1에 도시된 불휘발성 메모리 장치(200)와 실질적으로 유사하게 구성되고 동작할 수 있다.
도13은 본 발명의 실시 예에 따른 데이터 저장 장치(10)가 적용된 데이터 처리 시스템(2000)을 도시하는 블록도이다.
데이터 처리 시스템(2000)은 컴퓨터, 랩탑, 넷북, 스마트폰, 디지털 TV, 디지털 카메라, 네비게이션 등을 포함할 수 있다. 데이터 처리 시스템(2000)은 메인 프로세서(2100), 메인 메모리 장치(2200), 기억 장치(2300) 및 입출력 장치(2400)를 포함할 수 있다. 데이터 처리 시스템(2000)의 내부 유닛들은 시스템 버스(2500)를 통해서 데이터 및 제어 신호 등을 주고받을 수 있다.
메인 프로세서(2100)는 데이터 처리 시스템(2000)의 제반 동작을 제어할 수 있다. 메인 프로세서(2100)는, 예를 들어, 마이크로프로세서와 같은 중앙 처리 장치일 수 있다. 메인 프로세서(2100)는 운영 체제, 애플리케이션 및 장치 드라이버 등의 소프트웨어들을 메인 메모리 장치(2200) 상에서 수행할 수 있다.
메인 메모리 장치(2200)는 메인 프로세서(2100)에 의해 사용되는 프로그램 및 프로그램 데이터를 저장할 수 있다. 메인 메모리 장치(2200)는 기억 장치(2300) 및 입출력 장치(2400)로 전송될 데이터를 임시 저장할 수 있다.
기억 장치(2300)는 메모리 컨트롤러(2310) 및 저장 매체(2320)를 포함할 수 있다. 기억 장치(2300)는 도1의 데이터 저장 장치(10)와 실질적으로 유사하게 구성되고 동작할 수 있다.
입출력 장치(2400)는 사용자로부터 데이터 처리 시스템(2000)을 제어하기 위한 명령을 입력받거나 처리된 결과를 사용자에게 제공하는 등 사용자와 정보를 교환할 수 있는 키보드, 스캐너, 터치스크린 및 마우스 등을 포함할 수 있다.
실시 예에 따라, 데이터 처리 시스템(2000)은 LAN(Local Area Network), WAN(Wide Area Network) 및 무선 네트워크 등의 네트워크(2600)를 통해 적어도 하나의 서버(2700)와 통신할 수 있다. 데이터 처리 시스템(2000)은 네트워크(2600)에 접속하기 위해서 네트워크 인터페이스부(미도시)를 포함할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 데이터 저장 장치
100: 컨트롤러
200: 불휘발성 메모리 장치

Claims (20)

  1. 메모리 블록을 포함하는 불휘발성 메모리 장치; 및
    상기 메모리 블록에 대한 스트링 리드 동작이 수행되도록 상기 불휘발성 메모리 장치를 제어하고, 상기 스트링 리드 동작을 통해 획득된 스트링 리드 데이터에 근거하여 상기 메모리 블록의 데이터 저장률을 추정하도록 구성된 컨트롤러를 포함하되,
    상기 불휘발성 메모리 장치는 상기 스트링 리드 동작을 수행할 때, 상기 메모리 블록에 포함된 복수의 워드라인들로 동일한 리드 전압을 동시에 인가하고 상기 리드 전압에 따라 상기 메모리 블록으로부터 리드된 상기 스트링 리드 데이터를 상기 컨트롤러로 전송하는 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 컨트롤러는 상기 스트링 리드 데이터가 제1 값을 포함하는지 여부를 판단하고, 판단 결과에 따라 상기 스트링 리드 동작이 새로운 리드 전압을 사용하여 반복적으로 수행되도록 상기 불휘발성 메모리 장치를 제어하는 데이터 저장 장치.
  3. 제1항에 있어서,
    상기 컨트롤러는, 상기 스트링 리드 데이터가 제1 값을 포함하는지 여부에 따라, 상기 데이터 저장률이 상기 리드 전압에 대응하는 기준 데이터 저장률보다 높은지 여부를 추정하는 데이터 저장 장치.
  4. 제3항에 있어서,
    상기 기준 데이터 저장률은 상기 리드 전압이 상기 복수의 워드라인들로 동시에 인가될 때, 상기 제1 값을 포함하지 않는 스트링 리드 데이터가 출력되기 위한 데이터 저장률들 중 최댓값인 데이터 저장 장치.
  5. 제1항에 있어서,
    상기 컨트롤러는, 상기 스트링 리드 동작이 제1 리드 전압 및 상기 제1 리드 전압보다 높은 제2 리드 전압들을 각각 사용하여 수행되도록 상기 불휘발성 메모리 장치를 제어하고, 상기 제1 리드 전압에 따른 제1 스트링 리드 데이터가 제1 값을 포함하는지 여부에 따라 상기 데이터 저장률이 상기 제1 리드 전압에 대응하는 제1 기준 데이터 저장률보다 높은지 여부를 추정하고, 상기 제2 리드 전압에 따른 제2 스트링 리드 데이터가 상기 제1 값을 포함하는지 여부에 따라 상기 데이터 저장률이 상기 제1 기준 데이터 저장률보다 높고 상기 제2 리드 전압에 대응하는 제2 기준 데이터 저장률보다 높은지 여부를 추정하는 데이터 저장 장치.
  6. 제5항에 있어서,
    상기 컨트롤러는 상기 제1 스트링 리드 데이터가 상기 제1 값을 포함하고 상기 제2 스트링 리드 데이터가 상기 제1 값을 포함하지 않는 경우, 상기 데이터 저장률이 상기 제1 기준 데이터 저장률보다 높고, 상기 제2 기준 데이터 저장률보다 낮은 것으로 추정하는 데이터 저장 장치.
  7. 메모리 블록을 포함하는 불휘발성 메모리 장치; 및
    상기 메모리 블록에 대한 스트링 리드 동작이 수행되도록 상기 불휘발성 메모리 장치를 제어하고, 상기 스트링 리드 동작을 통해 획득된 스트링 리드 데이터에 근거하여 상기 메모리 블록에서 추적 영역을 선택하고, 상기 추적 영역에서 최초 소거된 페이지를 추적하도록 구성된 컨트롤러를 포함하되,
    상기 불휘발성 메모리 장치는 상기 스트링 리드 동작을 수행할 때, 상기 메모리 블록에 포함된 복수의 워드라인들로 동일한 리드 전압을 동시에 인가하고 상기 리드 전압에 따라 상기 메모리 블록으로부터 리드된 상기 스트링 리드 데이터를 상기 컨트롤러로 전송하는 데이터 저장 장치.
  8. 제7항에 있어서,
    상기 컨트롤러는 상기 스트링 리드 데이터가 제1 값을 포함하는지 여부를 판단하고, 판단 결과에 따라 상기 스트링 리드 동작이 새로운 리드 전압을 사용하여 반복적으로 수행되도록 상기 불휘발성 메모리 장치를 제어하는 데이터 저장 장치.
  9. 제7항에 있어서,
    상기 컨트롤러는 사용 가능한 새로운 리드 전압이 리드 전압 목록에 존재하는지 여부를 판단하고, 판단 결과에 따라 상기 스트링 리드 동작이 상기 새로운 리드 전압을 사용하여 반복적으로 수행되도록 상기 불휘발성 메모리 장치를 제어하는 데이터 저장 장치.
  10. 제7항에 있어서,
    상기 컨트롤러는, 상기 스트링 리드 데이터가 제1 값을 포함하는지 여부에 따라 마지막으로 라이트된 페이지가 상기 메모리 블록의 제1 영역에 존재하는지 여부를 추정하고, 추정 결과에 따라 상기 추적 영역을 선택하는 데이터 저장 장치.
  11. 제7항에 있어서,
    상기 컨트롤러는, 상기 스트링 리드 동작이 제1 리드 전압 및 상기 제1 리드 전압보다 높은 제2 리드 전압들을 각각 사용하여 수행되도록 상기 불휘발성 메모리 장치를 제어하고, 상기 제1 리드 전압에 따른 제1 스트링 리드 데이터가 제1 값을 포함하는지 여부에 따라 마지막으로 라이트된 페이지가 상기 메모리 블록의 제1 영역에 존재하는지 여부를 추정하고, 상기 제2 리드 전압에 따른 제2 스트링 리드 데이터가 상기 제1 값을 포함하는지 여부에 따라 상기 마지막으로 라이트된 페이지가 상기 메모리 블록의 상기 제1 영역을 포함하는 제2 영역에 존재하는지 여부를 추정하고, 추정 결과에 따라 상기 추적 영역을 선택하는 데이터 저장 장치.
  12. 제11항에 있어서,
    상기 컨트롤러는 상기 제1 스트링 리드 데이터가 상기 제1 값을 포함하고 상기 제2 스트링 리드 데이터가 상기 제1 값을 포함하지 않는 경우, 상기 마지막으로 라이트된 페이지가 상기 제2 영역에서 상기 제1 영역을 제외한 영역에 존재하는 것으로 추정하는 데이터 저장 장치.
  13. 제7항에 있어서,
    상기 컨트롤러는 상기 추적 영역에 포함된 적어도 하나의 페이지에 대한 적어도 1회의 노멀 리드 동작을 제어하고, 상기 적어도 1회의 노멀 리드 동작을 통해 획득된 노멀 리드 데이터에 근거하여, 상기 최초 소거된 페이지를 추적하는 데이터 저장 장치.
  14. 메모리 블록에 포함된 복수의 워드라인들로 동일한 리드 전압을 동시에 인가하는 단계; 및 상기 리드 전압에 따라 상기 메모리 블록으로부터 리드된 스트링 리드 데이터를 획득하는 단계를 포함하는 스트링 리드 동작을 수행하는 단계;
    상기 스트링 리드 데이터에 근거하여 상기 메모리 블록에서 추적 영역을 선택하는 단계; 및
    상기 추적 영역에서 최초 소거된 페이지를 추적하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  15. 제14항에 있어서,
    상기 스트링 리드 데이터가 제1 값을 포함하는지 여부를 판단하는 단계를 더 포함하되,
    판단 결과에 따라 상기 스트링 리드 동작은 새로운 리드 전압을 사용하여 반복적으로 수행되고,
    상기 추적 영역은 반복적으로 수행된 스트링 리드 동작들을 통해 획득된 스트링 리드 데이터에 근거하여 선택되는 데이터 저장 장치의 동작 방법.
  16. 제14항에 있어서,
    사용 가능한 새로운 리드 전압이 리드 전압 목록에 존재하는지 여부를 판단하는 단계를 더 포함하되,
    판단 결과에 따라 상기 스트링 리드 동작은 상기 새로운 리드 전압을 사용하여 반복적으로 수행되고,
    상기 추적 영역은 반복적으로 수행된 스트링 리드 동작들을 통해 획득된 스트링 리드 데이터에 근거하여 선택되는 데이터 저장 장치의 동작 방법.
  17. 제14항에 있어서,
    상기 추적 영역을 선택하는 단계는,
    상기 스트링 리드 데이터가 제1 값을 포함하는지 여부에 따라 마지막으로 라이트된 페이지가 상기 메모리 블록의 제1 영역에 존재하는지 여부를 추정하는 단계; 및
    추정 결과에 따라 상기 추적 영역을 선택하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  18. 제14항에 있어서,
    상기 스트링 리드 동작을 수행하는 단계는 제1 리드 전압에 따라 상기 메모리 블록으로부터 리드된 제1 스트링 리드 데이터를 획득하는 단계 및 상기 제1 리드 전압보다 높은 제2 리드 전압에 따라 상기 메모리 블록으로부터 리드된 제2 스트링 리드 데이터를 획득하는 단계를 포함하고,
    상기 추적 영역을 선택하는 단계는,
    상기 제1 스트링 리드 데이터가 제1 값을 포함하는지 여부에 따라 마지막으로 라이트된 페이지가 상기 메모리 블록의 제1 영역에 존재하는지 여부를 추정하는 단계;
    상기 제2 스트링 리드 데이터가 상기 제1 값을 포함하는지 여부에 따라 상기 마지막으로 라이트된 페이지가 상기 메모리 블록의 상기 제1 영역을 포함하는 제2 영역에 존재하는지 여부를 추정하는 단계; 및
    추정 결과에 따라 상기 추적 영역을 선택하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  19. 제18항에 있어서,
    상기 제1 스트링 리드 데이터가 상기 제1 값을 포함하고 상기 제2 스트링 리드 데이터가 상기 제1 값을 포함하지 않는 경우, 상기 마지막으로 라이트된 페이지는 상기 제2 영역에서 상기 제1 영역을 제외한 영역에 존재하는 것으로 추정되는 데이터 저장 장치의 동작 방법.
  20. 제14항에 있어서,
    상기 최초 소거된 페이지를 추적하는 단계는,
    상기 추적 영역에 포함된 적어도 하나의 페이지에 대한 적어도 1회의 노멀 리드 동작을 제어하는 단계;
    상기 적어도 1회의 노멀 리드 동작을 통해 획득된 노멀 리드 데이터에 근거하여, 상기 최초 소거된 페이지를 추적하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
KR1020150098489A 2015-07-10 2015-07-10 데이터 저장 장치 및 그것의 동작 방법 KR20170006976A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150098489A KR20170006976A (ko) 2015-07-10 2015-07-10 데이터 저장 장치 및 그것의 동작 방법
US14/876,642 US9570187B2 (en) 2015-07-10 2015-10-06 Data storage device and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150098489A KR20170006976A (ko) 2015-07-10 2015-07-10 데이터 저장 장치 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20170006976A true KR20170006976A (ko) 2017-01-18

Family

ID=57731321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150098489A KR20170006976A (ko) 2015-07-10 2015-07-10 데이터 저장 장치 및 그것의 동작 방법

Country Status (2)

Country Link
US (1) US9570187B2 (ko)
KR (1) KR20170006976A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10983726B2 (en) 2018-10-30 2021-04-20 SK Hynix Inc. Storage device and method of operating the same for detecting last programmed page
US11227661B2 (en) 2018-12-19 2022-01-18 SK Hynix Inc. Semiconductor memory device, an erased page search controller, storage device having the same, and operating method thereof

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11212147B2 (en) * 2015-10-23 2021-12-28 Huawei Technologies Co., Ltd. Systems and methods for configuring carriers using overlapping sets of candidate numerologies
KR20180054364A (ko) * 2016-11-15 2018-05-24 삼성전자주식회사 트레이스 데이터를 생성하는 스토리지 장치 및 상기 스토리지 장치의 동작 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8713380B2 (en) * 2011-05-03 2014-04-29 SanDisk Technologies, Inc. Non-volatile memory and method having efficient on-chip block-copying with controlled error rate
KR102025263B1 (ko) * 2012-10-05 2019-09-25 삼성전자주식회사 메모리 시스템 및 그것의 읽기 교정 방법
JP6087742B2 (ja) * 2013-06-14 2017-03-01 キヤノン株式会社 半導体装置、および、チップ識別子の設定方法
KR20150045747A (ko) 2013-10-21 2015-04-29 에스케이하이닉스 주식회사 데이터 저장 시스템 및 그것의 동작 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10983726B2 (en) 2018-10-30 2021-04-20 SK Hynix Inc. Storage device and method of operating the same for detecting last programmed page
US11227661B2 (en) 2018-12-19 2022-01-18 SK Hynix Inc. Semiconductor memory device, an erased page search controller, storage device having the same, and operating method thereof

Also Published As

Publication number Publication date
US20170011805A1 (en) 2017-01-12
US9570187B2 (en) 2017-02-14

Similar Documents

Publication Publication Date Title
US9575839B2 (en) Data storage device and operating method thereof
US9898199B2 (en) Data storage device and operating method thereof
US9646696B2 (en) Semiconductor memory device, erasing methods thereof, and data storage device including the same
KR20190076256A (ko) 가비지 컬렉션을 수행하는 스토리지 장치, 및 스토리지 장치의 가비지 컬렉션 방법
US10902924B2 (en) Memory system varying pass voltage based on erase count of target memory block and operating method thereof
KR102369307B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102513505B1 (ko) 비휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치의 동작 방법
CN109147854B (zh) 数据存储装置及其操作方法
KR20170006976A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20220055717A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US10026501B2 (en) Data storage device and operating method thereof
TWI693608B (zh) 資料儲存裝置及其操作方法
KR20160105100A (ko) 불휘발성 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치
KR20210157544A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR102500222B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US20160322087A1 (en) Data storage device and operating method thereof
KR20220079264A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210071314A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
US20240184486A1 (en) Storage device determining memory area to which data is written using write throughput and method of operation
US11404137B1 (en) Memory system and operating method of memory system
US20240078042A1 (en) Storage device determining a policy for fetching commands from a plurality of command queues, and method thereof
KR20230068712A (ko) 메모리 시스템의 성능 최적화 장치 및 그 방법
KR20230000731A (ko) 메모리 장치 및 메모리 장치의 동작 방법
KR20240082580A (ko) 라이트 스루풋을 기초로 데이터가 라이트될 메모리 영역을 결정하는 스토리지 장치 및 그 동작 방법
KR20210132806A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법